JP2015220362A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2015220362A JP2015220362A JP2014103432A JP2014103432A JP2015220362A JP 2015220362 A JP2015220362 A JP 2015220362A JP 2014103432 A JP2014103432 A JP 2014103432A JP 2014103432 A JP2014103432 A JP 2014103432A JP 2015220362 A JP2015220362 A JP 2015220362A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- cap layer
- composition
- doping concentration
- modification
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 129
- 239000000758 substrate Substances 0.000 claims abstract description 32
- 239000000203 mixture Substances 0.000 claims description 241
- 230000007423 decrease Effects 0.000 claims description 47
- 230000008859 change Effects 0.000 claims description 24
- 239000010410 layer Substances 0.000 description 690
- 230000004048 modification Effects 0.000 description 113
- 238000012986 modification Methods 0.000 description 113
- 230000004888 barrier function Effects 0.000 description 69
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 66
- 238000005036 potential barrier Methods 0.000 description 39
- 239000012535 impurity Substances 0.000 description 27
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 23
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 23
- 229910002704 AlGaN Inorganic materials 0.000 description 20
- 230000009467 reduction Effects 0.000 description 20
- 125000006850 spacer group Chemical group 0.000 description 19
- 238000013459 approach Methods 0.000 description 17
- 229910000673 Indium arsenide Inorganic materials 0.000 description 16
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 15
- 230000003071 parasitic effect Effects 0.000 description 14
- 238000010586 diagram Methods 0.000 description 13
- 238000004519 manufacturing process Methods 0.000 description 11
- 239000013078 crystal Substances 0.000 description 10
- 238000005530 etching Methods 0.000 description 10
- 238000005452 bending Methods 0.000 description 9
- 238000000034 method Methods 0.000 description 9
- 229910004298 SiO 2 Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000000463 material Substances 0.000 description 5
- 238000010030 laminating Methods 0.000 description 4
- KRKNYBCHXYNGOX-UHFFFAOYSA-N citric acid Chemical compound OC(=O)CC(O)(C(O)=O)CC(O)=O KRKNYBCHXYNGOX-UHFFFAOYSA-N 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 238000004904 shortening Methods 0.000 description 3
- 230000005533 two-dimensional electron gas Effects 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000010894 electron beam technology Methods 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 238000002109 crystal growth method Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
Description
HEMTの高速化には、ゲート長Lgの短縮が最も基本的かつ直接的な方法であり、これまでにLg=15nmまで短縮したものがある。
ゲート長Lgの短縮につれて、τex>Lg/νとなり、ゲート長Lgと電子速度νで決まる真性遅延時間Lg/νに比べて、寄生遅延時間τexの割合が大きくなる。このため、ゲート長Lgを短縮してもHEMTの高速化の程度が頭打ちになる傾向が現れる。
ここで、寄生遅延時間τexに影響を与える寄生成分に基づく遅延の一成分に、寄生抵抗による遅延がある。この寄生抵抗には、ソース電極及びドレイン電極のオーミックコンタクト抵抗が含まれる。
このため、例えばキャップ層に用いる混晶半導体の組成を変化させることで、オーミックコンタクト抵抗を低減することが考えられる。
そこで、より一層のオーミックコンタクト抵抗の低減を実現したい。
本実施形態にかかる半導体装置は、例えば通信に用いられる超高速トランジスタの一つであるInP系HEMTを備える。
つまり、本半導体装置は、例えば、InP基板上に、InAlAs/InGaAs系の化合物半導体を用いた半導体積層構造を有するInP系HEMTを備える。このInP系HEMTは、例えば、ミリ波(約30〜約300GHz)やサブミリ波(約300GHz〜約3THz)の領域で動作可能なトランジスタである。
本InP系HEMTは、図1に示すように、基板10と、基板10上に設けられた半導体積層構造22と、半導体積層構造22上に設けられたゲート電極33、ソース電極31及びドレイン電極32とを備える。
半導体積層構造22は、電子走行層13、電子供給層23及びキャップ層18を含む半導体積層構造である。ここでは、半導体積層構造22は、バッファ層11、下部バリア層12、電子走行層(チャネル層)13、電子供給層(上部バリア層)23、エッチング停止層17、キャップ層18を順に積層した構造になっている。
下部バリア層12は、InAlAs層である。ここでは、アンドープのInAlAs層である。例えば、i−In0.52Al0.48As層であり、その厚さは約200nmである。なお、バッファ層11を設けない場合には、この下部バリア層12がバッファ層としても機能することになる。
なお、電子走行層13としては、InPに格子整合するIn0.53Ga0.47As層でなくても良く、圧縮歪みの加わるIn0.7Ga0.3As層等、InAs組成を0.53よりも高くしても良い。
ここでは、電子供給層23は、アンドープのInAlAsスペーサ層14、Siをδドープしてn型導電性を付与したInAlAsによって形成されるSi−δドーピング層15、アンドープのInAlAsバリア層16を順に積層させた構造を有する。
なお、ここでは、バリア層16やスペーサ層14にInAlAsを用いているが、これに限られるものではなく、例えばInAlAsSbを用いても良い。
ここでは、アンドープのInP層、即ち、i−InP層であり、その厚さは、約3nmである。
なお、このエッチング停止層17は、InAlAs電子供給層23の酸化を防ぐ保護層としての機能も有する。
ここでは、キャップ層18は、Siを不純物としてドーピングしてn型導電性を付与し、そのドーピング濃度(n型ドーピング濃度)がオーミック電極31、32の側へ向けて増大するn型InAlGaAs傾斜組成キャップ層(n型InAlGaAsキャップ層)である。この場合、キャップ層18は不純物としてSiを含むことになる。
ここでは、n−In0.52Al0.48yGa0.48(1−y)As傾斜組成キャップ層18は、電子供給層23(ここではバリア層16)と同じ組成のIn0.52Al0.48As(即ち、y=1)からAl組成が徐々に減少してIn0.52Ga0.48As(即ち、y=0)となる傾斜組成(y=1→0;下部から上部へ向けてyの値が徐々に小さくなる)を有する。なお、この場合、In組成は固定(一定)である。
なお、傾斜組成キャップ層18の下部の組成は、電子供給層23と同じ組成でなくても良く、例えばIn0.53Al0.47Asのように、電子供給層23の組成とほぼ同じ組成であっても良い。この場合、傾斜組成キャップ層18の上部の組成は、In0.53Ga0.47Asとすれば良い。このように、傾斜組成キャップ層18は、n−In0.53Al0.47yGa0.47(1−y)As傾斜組成キャップ層としても良い。
このため、上述のn−In0.52Al0.48yGa0.48(1−y)As傾斜組成(y=1→0)キャップ層18のように、オーミック電極31、32の側へ向けてAl組成が減少すると、即ち、In0.52Al0.48As(即ち、y=1)からIn0.52Ga0.48As(即ち、y=0)へ組成変化すると、オーミック電極31、32の側へ向けてSiのドーピング濃度の上限値が大きくなる。
なお、図2では、伝導帯バンド構造のキャップ層部分には、本実施形態のドーピング濃度を表面に向かって増大させたn−In0.52Al0.48yGa0.48(1−y)As傾斜組成(y=1→0)キャップ層を用いた場合を実線Aで示し、比較として、ドーピング濃度一定のn−In0.52Al0.48yGa0.48(1−y)As傾斜組成(y=1→0)キャップ層を用いた場合を破線Bで示している。また、図2では、InP層は、伝導帯バンド構造上凹みとなるだけで、オーミックコンタクト抵抗の低減に影響を与えるものではないため、簡略化のため、図示していない。また、図2中、太い点線はこの部分にSi−δドーピングが施されていることを示している。
そして、このように構成される半導体積層構造22上に、ゲート電極33、ソース電極31及びドレイン電極32が設けられており、半導体積層構造22の表面はSiO2膜(絶縁膜)21によって覆われている。
つまり、キャップ層18と金属電極であるソース電極31及びドレイン電極32との接触がオーミックコンタクトとなるように、キャップ層18上に金属電極であるソース電極31及びドレイン電極32が設けられている。このため、ソース電極31及びドレイン電極32をオーミック電極という。
ところで、本実施形態において、キャップ層18を、上述のように構成しているのは、以下の理由による。
近年、ゲート長Lgの短縮(微細化)や電子走行層における電子の有効質量の低減によって、真性遅延時間Lg/νはかなり短縮されてきており、寄生遅延時間τexの短縮を行なわないと、これ以上の高速化は難しい状況になりつつある。
この寄生抵抗には、ソース電極及びドレイン電極のオーミックコンタクト抵抗が含まれる。
例えば、寄生抵抗には、ソース電極及びドレイン電極のオーミックコンタクト抵抗と、ソース電極・ゲート電極間及びゲート電極・ドレイン電極間のシート抵抗とが含まれる。
一方、オーミックコンタクト抵抗は、オーミック電極から2次元電子ガスが存在するチャネル領域までの間に設けられるキャップ層及び電子供給層のバンド構造の影響を受ける。
そこで、上述のように、キャップ層18を、その下部から上部へ向けてAl組成が減少するIn0.52Al0.48yGa0.48(1−y)As傾斜組成(y=1→0)キャップ層とすることで、キャップ層18の電子供給層23の側にポテンシャルバリアができないようにして、オーミックコンタクト抵抗を低減している。
そこで、本実施形態では、上述のように、キャップ層18を、その下部から上部へ向けてn型ドーピング濃度が増大するn型In0.52Al0.48yGa0.48(1−y)As傾斜組成(y=1→0)キャップ層とすることで、オーミック電極31、32とキャップ層18との接触部分のポテンシャルバリアを薄くし、トンネル電流を増加させて、より一層のオーミックコンタクト抵抗の低減を実現している。
次に、本実施形態にかかる半導体装置(InP系HEMT;InAlAs/InGaAs系HEMT)の製造方法について、図3〜図12を参照しながら説明する。
まず、図3に示すように、半絶縁性InP基板10上に、例えば分子線エピタキシー(Molecular Beam Epitaxy;MBE)法によって、バッファ層11、i−In0.52Al0.48As下部バリア層12、i−InGaAs電子走行層13、電子供給層23を構成するi−In0.52Al0.48Asスペーサ層14、Si−δドーピング層15、i−In0.52Al0.48Asバリア層16、i−InPエッチング停止層17、ドーピング濃度を表面に向かって増大させたn−In0.52Al0.48yGa0.48(1−y)As傾斜組成(y=1→0)キャップ層18を順に積層させて、半導体積層構造22を形成する。
ここでは、バッファ層11は、厚さを約1000nmとする。
また、i−In0.52Al0.48As下部バリア層12は、厚さを約200nmとする。
また、i−In0.52Al0.48Asスペーサ層14は、厚さを約3nmとする。
また、Si−δドーピング層15は、Siのδドーピング量を約1×1013cm−2程度とする。
また、i−In0.52Al0.48Asバリア層16は、厚さを約6nmとする。
また、n−In0.52Al0.48yGa0.48(1−y)As傾斜組成(y=1→0)キャップ層18は、厚さを約20nmとし、Al組成の変化に応じて、表面に向けて、Siドーピング濃度を約5×1018cm−3程度から約5×1019cm−3程度まで徐々に増やしたものとする。
これにより、ドーピング濃度を表面に向かって増大させたn−In0.52Al0.48yGa0.48(1−y)As傾斜組成(y=1→0)キャップ層18上にオーミック電極としてのソース電極31及びドレイン電極32が形成される。
次に、図6〜図12に示すように、T型ゲート電極33を形成する。
つまり、まず、図6に示すように、3層構造のレジスト膜41〜43を形成する。ここでは、ZEPレジスト(日本ゼオン製)、PMGI(Poly-dimethylglutarimide)レジスト、ZEPレジストを順に塗布して、ZEPレジスト膜41、PMGIレジスト膜42、ZEPレジスト膜43を順に積層させた3層構造のレジスト膜を形成する。
そして、キャップ層18を電気的に分離するために、例えばエッチング液としてクエン酸(C6H8O7)と過酸化水素水(H2O2)の混合溶液を用いてウェットエッチングを行なって、図10に示すように、リセスを形成する。
したがって、本実施形態にかかる半導体装置によれば、より一層のオーミックコンタクト抵抗の低減を実現できるという利点がある。
(第1変形例)
上述の実施形態では、キャップ層18を、傾斜状に組成が変化する傾斜組成キャップ層とする場合を例に挙げて説明しているが、これに限られるものではない。
例えば、キャップ層を、下部から上部へ向けて、Al組成が段階的に減少するように、階段状に組成が変化するn−In0.52Al0.48yGa0.48(1−y)As階段組成キャップ層18Aとしても良い。
この場合も、キャップ層18Aは、Siを不純物としてドーピングしてn型導電性を付与し、そのドーピング濃度(n型ドーピング濃度)がオーミック電極31、32の側へ向けて[即ち、下部から上部(表面)へ向けて]増大するn型InAlGaAsキャップ層(n型キャップ層)である。
また、キャップ層18Aは、Alを含み、Al組成がオーミック電極31、32の側へ向けて減少する半導体層であり、また、階段状に組成が変化し、かつ、組成の変化に応じてドーピング濃度が変化する。この場合、ドーピング濃度も階段状に変化することになる。
なお、階段組成キャップ層18Aの最下部の組成は、電子供給層23と同じ組成でなくても良く、例えばIn0.53Al0.47Asのように、電子供給層23の組成とほぼ同じ組成であっても良い。
また、積層数は何層でも良いが、積層数を多くすることで、よりオーミックコンタクト抵抗を低減することが可能となる。
このため、上述のn−In0.52Al0.48yGa0.48(1−y)As階段組成(y=1→0)キャップ層18Aのように、オーミック電極31、32の側へ向けてAl組成が減少すると、即ち、In0.52Al0.48As(即ち、y=1)からIn0.52Ga0.48As(即ち、y=0)へ組成変化すると、オーミック電極31、32の側へ向けてSiのドーピング濃度の上限値が大きくなる。
なお、図14では、伝導帯バンド構造のキャップ層部分には、本第1変形例のドーピング濃度を表面に向かって増大させたn−In0.52Al0.48yGa0.48(1−y)As階段組成(y=1→0)キャップ層18Aを用いた場合を実線Aで示し、比較として、ドーピング濃度一定のn−In0.52Al0.48yGa0.48(1−y)As階段組成(y=1→0)キャップ層を用いた場合を破線Bで示している。また、図14では、InP層は、伝導帯バンド構造上凹みとなるだけで、オーミックコンタクト抵抗の低減に影響を与えるものではないため、簡略化のため、図示していない。また、図14中、太い点線はこの部分にSi−δドーピングが施されていることを示している。
(第2変形例)
上述の実施形態では、キャップ層を、n−In0.52Al0.48yGa0.48(1−y)As傾斜組成(y=1→0)キャップ層18としているが、これに限られるものではなく、キャップ層は、ドーピング濃度がオーミック電極の側へ向けて増大するn型キャップ層であれば良い。
ここで、n−InxAly(1−x)Ga(1−x)(1−y)As傾斜組成キャップ層18Bは、例えば、電子供給層23(ここではバリア層16)と同じ組成のIn0.52Al0.48As(即ち、x=0.52、y=1)からIn組成が徐々に増加してInAs(即ち、x=1、y=1)となる傾斜組成(x=0.52→1、y=1;下部から上部へ向けてxの値が徐々に大きくなる)を有するものとすれば良い。
なお、ここでは、n−InxAly(1−x)Ga(1−x)(1−y)As傾斜組成キャップ層18Bにおいて、yの値を1にしているが、これに限られるものではなく、yの値、即ち、AlとGaの比は固定(一定)であれば良い。また、xの値をどのように変化させるかも、上述の変化のさせ方に限られるものではない。
また、キャップ層18Bは不純物としてSiを含むことになる。
この場合、ドーピング濃度も傾斜状に変化することになる。つまり、キャップ層18Bを構成する半導体層のIn組成がオーミック電極31、32の側へ向けて傾斜状に増加するにしたがって、ドーピング濃度がオーミック電極31、32の側へ向けて傾斜状に増大することになる。
このため、上述のn−InxAly(1−x)Ga(1−x)(1−y)As傾斜組成(x=0.52→1、y=1)キャップ層18Bのように、オーミック電極31、32の側へ向けてIn組成が増加すると、即ち、In0.52Al0.48As(即ち、x=0.52、y=1)からInAs(即ち、x=1、y=1)へ組成変化すると、オーミック電極31、32の側へ向けてSiのドーピング濃度の上限値が大きくなる。
なお、図16では、伝導帯バンド構造のキャップ層部分には、本第2変形例のドーピング濃度を表面に向かって増大させたn−InxAly(1−x)Ga(1−x)(1−y)As傾斜組成(x=0.52→1、y=1)キャップ層18Bを用いた場合を実線Aで示し、比較として、ドーピング濃度一定のn−InxAly(1−x)Ga(1−x)(1−y)As傾斜組成(x=0.52→1、y=1)キャップ層を用いた場合を破線Bで示している。また、図16では、InP層は、伝導帯バンド構造上凹みとなるだけで、オーミックコンタクト抵抗の低減に影響を与えるものではないため、簡略化のため、図示していない。また、図16中、太い点線はこの部分にSi−δドーピングが施されていることを示している。
また、この第2変形例のように、傾斜組成キャップ層18Bを用い、その下部を電子供給層23の組成と同じ又はほぼ同じ組成とすることで、オーミック電極31、32と電子走行層13の間のポテンシャルバリアを3個から2個に減らすことができるため、より一層のオーミックコンタクト抵抗の低減を実現することが可能である。
(第3変形例)
上述の実施形態のものと上述の第2変形例のものとを組み合わせても良い。つまり、キャップ層を、Al組成がオーミック電極の側へ向けて減少し、かつ、In組成がオーミック電極の側へ向けて増加するInAlGaAs層としても良い。これを第3変形例という。
ここで、n−InxAly(1−x)Ga(1−x)(1−y)As傾斜組成キャップ層18Cは、例えば、電子供給層23(ここではバリア層16)と同じ組成のIn0.52Al0.48As(即ち、x=0.52、y=1)から、Al組成が徐々に減少し(即ち、Ga組成が徐々に増加し)、かつ、In組成が徐々に増加して、InAs(即ち、x=1、y=0)となる傾斜組成(x=0.52→1、y=1→0;下部から上部へ向けて、xの値が徐々に大きくなり、かつ、yの値が徐々に小さくなる)を有するものとすれば良い。
なお、n−InxAly(1−x)Ga(1−x)(1−y)As傾斜組成キャップ層18Cにおいて、yの値、即ち、AlとGaの比をどのように変化させるかは、上述の変化のさせ方に限られるものではなく、Al組成が徐々に減少し、Ga組成が徐々に増加するようにすれば良い。また、xの値をどのように変化させるかも、上述の変化のさせ方に限られるものではない。
また、キャップ層18Cは不純物としてSiを含むことになる。
この場合、ドーピング濃度も傾斜状に変化することになる。つまり、キャップ層18Cを構成する半導体層のAl組成がオーミック電極31、32の側へ向けて傾斜状に減少し、かつ、In組成がオーミック電極31、32の側へ向けて傾斜状に増加するにしたがって、ドーピング濃度がオーミック電極の側へ向けて傾斜状に増大することになる。
このため、上述のn−InxAly(1−x)Ga(1−x)(1−y)As傾斜組成(x=0.52→1、y=1→0)キャップ層18Cのように、オーミック電極31、32の側へ向けて、Al組成が減少し、かつ、In組成が増加すると、即ち、In0.52Al0.48As(即ち、x=0.52、y=1)からInAs(即ち、x=1、y=0)へ組成変化すると、オーミック電極31、32の側へ向けてSiのドーピング濃度の上限値が大きくなる。
なお、図18では、伝導帯バンド構造のキャップ層部分には、本第3変形例のドーピング濃度を表面に向かって増大させたn−InxAly(1−x)Ga(1−x)(1−y)As傾斜組成(x=0.52→1、y=1→0)キャップ層18Cを用いた場合を実線Aで示し、比較として、ドーピング濃度一定のn−InxAly(1−x)Ga(1−x)(1−y)As傾斜組成(x=0.52→1、y=1→0)キャップ層を用いた場合を破線Bで示している。また、図18では、InP層は、伝導帯バンド構造上凹みとなるだけで、オーミックコンタクト抵抗の低減に影響を与えるものではないため、簡略化のため、図示していない。また、図18中、太い点線はこの部分にSi−δドーピングが施されていることを示している。
また、この第3変形例のように、傾斜組成キャップ層18Cを用い、その下部を電子供給層23の組成と同じ又はほぼ同じ組成とすることで、オーミック電極31、32と電子走行層13の間のポテンシャルバリアを3個から2個に減らすことができるため、より一層のオーミックコンタクト抵抗の低減を実現することが可能である。
(第4変形例)
上述の実施形態では、キャップ層を傾斜組成キャップ層とする場合を例に挙げて説明しているが、これに限られるものではなく、例えば、組成が変化しないキャップ層、即ち、組成一定のキャップ層としても良い。これを第4変形例という。
この場合も、キャップ層18Dは、Siを不純物としてドーピングしてn型導電性を付与し、そのドーピング濃度(n型ドーピング濃度)がオーミック電極31、32の側へ向けて[即ち、下部から上部(表面)へ向けて]増大するn型キャップ層である。また、キャップ層18Dは不純物としてSiを含むことになる。
なお、図20では、伝導帯バンド構造のキャップ層部分には、本第4変形例のドーピング濃度を表面に向かって増大させたn−In0.53Ga0.47Asキャップ層を用いた場合を実線Aで示し、比較として、ドーピング濃度一定のn−In0.53Ga0.47Asキャップ層を用いた場合を破線Bで示している。また、図20では、InP層は、伝導帯バンド構造上凹みとなるだけで、オーミックコンタクト抵抗の低減に影響を与えるものではないため、簡略化のため、図示していない。また、図20中、太い点線はこの部分にSi−δドーピングが施されていることを示している。
但し、上述の実施形態(図2参照)のように、傾斜組成キャップ層18を用い、その下部を電子供給層23の組成と同じ又はほぼ同じ組成とすることで、オーミック電極31、32と電子走行層13の間のポテンシャルバリアを3個から2個に減らすことができるため、より一層のオーミックコンタクト抵抗の低減を実現することが可能である。
(第5変形例)
上述の第4変形例では、組成が変化しないキャップ層を一層構造としているが、これに限られるものではなく、例えば、図21に示すように、n型InAlAs層とn型InGaAs層を積層した2層構造のキャップ層18Eとしても良い。これを第5変形例という。
この場合も、キャップ層18Eは、Siを不純物としてドーピングしてn型導電性を付与し、そのドーピング濃度(n型ドーピング濃度)がオーミック電極の側へ向けて[即ち、下部から上部(表面)へ向けて]増大するn型キャップ層である。また、キャップ層18Eは不純物としてSiを含むことになる。
なお、図22では、伝導帯バンド構造のキャップ層部分には、本第5変形例のドーピング濃度を表面に向かって増大させた2層構造のキャップ層18Eを用いた場合を実線Aで示し、比較として、ドーピング濃度一定の2層構造のキャップ層を用いた場合を破線Bで示している。また、図22では、InP層は、伝導帯バンド構造上凹みとなるだけで、オーミックコンタクト抵抗の低減に影響を与えるものではないため、簡略化のため、図示していない。また、図22中、太い点線はこの部分にSi−δドーピングが施されていることを示している。
なお、この第5変形例のものでは、上述の第4変形例のもの(図20参照)又は後述の第6変形例のもの(図24参照)よりもポテンシャルバリアの厚さを薄くすることができるため、上述の第4変形例のもの(図20参照)又は後述の第6変形例のもの(図24参照)よりもオーミックコンタクト抵抗を低減することが可能である。
(第6変形例)
また、キャップ層を、例えば図23に示すように、異なる組成を有するn型InGaAs層を積層した2層構造のキャップ層18Fとしても良い。これを第6変形例という。
この場合も、キャップ層18Fは、Siを不純物としてドーピングしてn型導電性を付与し、そのドーピング濃度(n型ドーピング濃度)がオーミック電極31、32の側へ向けて[即ち、下部から上部(表面)へ向けて]増大するn型キャップ層である。また、キャップ層18Fは不純物としてSiを含むことになる。
なお、図24では、伝導帯バンド構造のキャップ層部分には、本第6変形例のドーピング濃度を表面に向かって増大させた2層構造のキャップ層18Fを用いた場合を実線Aで示し、比較として、ドーピング濃度一定の2層構造のキャップ層を用いた場合を破線Bで示している。また、図24では、InP層は、伝導帯バンド構造上凹みとなるだけで、オーミックコンタクト抵抗の低減に影響を与えるものではないため、簡略化のため、図示していない。また、図24中、太い点線はこの部分にSi−δドーピングが施されていることを示している。
なお、この第6変形例のものでは、上述の第4変形例のもの(図20参照)よりもポテンシャルバリアの高さを低くすることができるため、上述の第4変形例のもの(図20参照)よりもオーミックコンタクト抵抗を低減することが可能である。
(第7変形例)
また、キャップ層を、例えば図25に示すように、n型InAlAs層、異なる組成を有するn型InGaAs層を積層した3層構造のキャップ層18Gとしても良い。これを第7変形例という。
この場合も、キャップ層18Gは、Siを不純物としてドーピングしてn型導電性を付与し、そのドーピング濃度(n型ドーピング濃度)がオーミック電極31、32の側へ向けて[即ち、下部から上部(表面)へ向けて]増大するn型キャップ層である。また、キャップ層18Gは不純物としてSiを含むことになる。
なお、図26では、伝導帯バンド構造のキャップ層部分には、本第7変形例のドーピング濃度を表面に向かって増大させた3層構造のキャップ層18Gを用いた場合を実線Aで示し、比較として、ドーピング濃度一定の3層構造のキャップ層を用いた場合を破線Bで示している。また、図26では、InP層は、伝導帯バンド構造上凹みとなるだけで、オーミックコンタクト抵抗の低減に影響を与えるものではないため、簡略化のため、図示していない。また、図26中、太い点線はこの部分にSi−δドーピングが施されていることを示している。
なお、この第7変形例のものでは、上述の第4〜6変形例のもの(図20、図22、図24参照)よりもポテンシャルバリアの厚さを薄く、高さを低くすることができるため、上述の第4〜6変形例のもの(図20、図22、図24参照)よりもオーミックコンタクト抵抗を低減することが可能である。
(第8変形例)
上述の第4変形例(図19参照)では、電子走行層13をInGaAs層としているが、これに限られるものではない。
具体的には、電子走行層13Xを、i−InGaAs層、i−InAs層、i−InGaAs層を積層させたものとすれば良い。この場合も、電子走行層13XはInGaAsを含むものである。
なお、図28では、伝導帯バンド構造のキャップ層部分には、本第8変形例のドーピング濃度を表面に向かって増大させたn−In0.53Ga0.47Asキャップ層18Dを用いた場合を実線Aで示し、比較として、ドーピング濃度一定のn−In0.53Ga0.47Asキャップ層を用いた場合を破線Bで示している。また、図28では、InP層は、伝導帯バンド構造上凹みとなるだけで、オーミックコンタクト抵抗の低減に影響を与えるものではないため、簡略化のため、図示していない。また、図28中、太い点線はこの部分にSi−δドーピングが施されていることを示している。
なお、この第8変形例では、上述の第4変形例(図19参照)の変形例として、即ち、上述の第4変形例のものに対して電子走行層の構成を変更する変形例として説明しているが、これに限られるものではない。
(第9変形例)
上述の第4変形例(図19参照)では、電子供給層23を、InAlAsスペーサ層14、Si−δドーピング層15、InAlAsバリア層16を順に積層させた構造としているが、これに限られるものではない。
例えば、電子供給層23Xを、アンドープのInPスペーサ層14X、Siをδドープしてn型導電性を付与したInPによって形成されるSi−δドーピング層15X、アンドープのInPバリア層16Xを順に積層させた構造とすれば良い。この場合も、電子供給層23XはInPを含むものものとなる。
なお、図30では、伝導帯バンド構造のキャップ層部分には、本第9変形例のドーピング濃度を表面に向かって増大させたn−In0.53Ga0.47Asキャップ層18Dを用いた場合を実線Aで示し、比較として、ドーピング濃度一定のn−In0.53Ga0.47Asキャップ層を用いた場合を破線Bで示している。また、図30中、太い点線はこの部分にSi−δドーピングが施されていることを示している。
なお、この第9変形例では、上述の第4変形例(図19参照)の変形例として、即ち、上述の第4変形例のものに対して電子供給層の構成を変更する変形例として説明しているが、これに限られるものではない。
(第10変形例)
上述の第4変形例(図19参照)のものにおいて、例えば図31に示すように、電子供給層23Yを、InAlAsスペーサ層14Y、Si−δドーピング層15Y、InAlAsバリア層16Y、InPバリア層17Yを順に積層させた構造としても良い。これを第10変形例という。
なお、図32では、伝導帯バンド構造のキャップ層部分には、本第10変形例のドーピング濃度を表面に向かって増大させたn−In0.53Ga0.47Asキャップ層18Dを用いた場合を実線Aで示し、比較として、ドーピング濃度一定のn−In0.53Ga0.47Asキャップ層を用いた場合を破線Bで示している。また、図32中、太い点線はこの部分にSi−δドーピングが施されていることを示している。
なお、この第10変形例では、上述の第4変形例(図19参照)の変形例として、即ち、上述の第4変形例のものに対して電子供給層の構成を変更する変形例として説明しているが、これに限られるものではない。
(第11変形例)
上述の実施形態及び各変形例では、InP系HEMT(InAlAs/InGaAs系HEMT)を例に挙げて説明しているが、材料系はこれに限られるものではない。
例えば図33に示すように、GaAs基板10A上に、AlGaAsバッファ層(下部バリア層)12A、GaAs電子走行層(チャネル層)13A、AlGaAs電子供給層(上部バリア層)23A、キャップ層18Hを順に積層した半導体積層構造22Aを備えるものとすれば良い。
この場合、電子供給層23Aは、AlGaAsスペーサ層14A、Si−δドーピング層15A、AlGaAsバリア層16Aを順に積層させた構造を有するものとすれば良い。
特に、キャップ層18Hは、上述の実施形態の場合と同様に、ドーピング濃度がソース電極31及びドレイン電極32(オーミック電極)の側へ向けて[即ち、下部から上部(表面)へ向けて]増大するn型キャップ層である。
具体的には、キャップ層18Hは、n−AlxGa1−xAs傾斜組成キャップ層とすれば良い。このn−AlxGa1−xAs傾斜組成キャップ層18Hは、下部から上部へ向けて、Al組成が徐々に減少するように、傾斜状に組成が変化するものとすれば良い。
そして、この組成変化に応じて、Siドーピング濃度(Siドーピング量)を約2×1018cm−3程度から約2×1019cm−3程度まで徐々に増やせば良い。
このため、上述のn−AlxGa1−xAs傾斜組成(x=0.3→0)キャップ層18Hのように、オーミック電極31、32の側へ向けてAl組成が減少すると、即ち、Al0.3Ga0.7As(即ち、x=0.3)からGaAs(即ち、x=0)へ組成変化すると、オーミック電極31、32の側へ向けてSiのドーピング濃度の上限値が大きくなる。
なお、図34では、伝導帯バンド構造のキャップ層部分には、本第11変形例のドーピング濃度を表面に向かって増大させたn−AlxGa1−xAs傾斜組成(x=0.3→0)キャップ層18Hを用いた場合を実線Aで示し、比較として、ドーピング濃度一定のn−AlxGa1−xAs傾斜組成(x=0.3→0)キャップ層を用いた場合を破線Bで示している。また、図34中、太い点線はこの部分にSi−δドーピングが施されていることを示している。
例えば、キャップ層を、ドーピング濃度がオーミック電極の側へ向けて増大するものとし、電子供給層の材料に応じて、n型AlxGa1−xAs[xの値は固定(一定);例えばx=0.3]層又はn型GaAs層とすることもできる。
(第12変形例)
また、例えば、AlGaN/GaN系HEMTに本発明を適用することもできる。これを第12変形例という。
例えば、SiC基板(半導体基板)10B上に、i−AlGaNバッファ層12B、i−GaAs電子走行層13B、i−AlGaN電子供給層23B、キャップ層18Iを順に積層した半導体積層構造22Bを備えるものとすれば良い。
そして、半導体積層構造22B上に、ゲート電極33、ソース電極31及びドレイン電極32を設け、半導体積層構造22Bの表面をSiO2膜(絶縁膜)21で覆うようにすれば良い。
具体的には、電子供給層23Bは、i−Al0.3Ga0.7Nスペーサ層14B、Si−δドーピング層15B、i−Al0.3Ga0.7Nバリア層16Bを順に積層させた構造を有するものとすれば良い。なお、電子供給層23Bを構成するバリア層16Bやスペーサ層14Bに傾斜組成AlGaN層を用いても良い。
例えば、キャップ層18Iは、Siを不純物としてドーピングしてn型導電性を付与し、そのドーピング濃度(n型ドーピング濃度)がオーミック電極31、32の側へ向けて増大するn型AlGaN傾斜組成キャップ層(n型AlGaNキャップ層)とすれば良い。この場合、キャップ層18Iは不純物としてSiを含むことになる。
つまり、n−AlxGa1−xN傾斜組成キャップ層18Iは、電子供給層23B(ここではバリア層16B)と同じ組成のAl0.3Ga0.7N(即ち、x=0.3)からAl組成が徐々に減少してGaN(即ち、x=0)となる傾斜組成(x=0.3→0;下部から上部へ向けてxの値が徐々に小さくなる)を有するものとすれば良い。
この場合も、上述の実施形態の場合と同様に、キャップ層18Iは、Alを含み、Al組成がオーミック電極31、32の側へ向けて減少する半導体層であり、また、傾斜状に組成が変化し、かつ、組成の変化に応じてドーピング濃度が変化することになる。この場合、ドーピング濃度も傾斜状に変化することになる。つまり、キャップ層18Iを構成する半導体層のAl組成がオーミック電極31、32の側へ向けて傾斜状に減少するにしたがって、ドーピング濃度がオーミック電極31、32の側へ向けて傾斜状に増大することになる。
このため、上述のn−AlxGa1−xN傾斜組成(x=0.3→0)キャップ層18Iのように、オーミック電極31、32の側へ向けてAl組成が減少すると、即ち、Al0.3Ga0.7N(即ち、x=0.3)からGaN(即ち、x=0)へ組成変化すると、オーミック電極31、32の側へ向けてSiのドーピング濃度の上限値が大きくなる。
なお、図36では、伝導帯バンド構造のキャップ層部分には、本第12変形例のドーピング濃度を表面に向かって増大させたn−AlxGa1−xN傾斜組成(x=0.3→0)キャップ層18Iを用いた場合を実線Aで示し、比較として、ドーピング濃度一定のn−AlxGa1−xN傾斜組成(x=0.3→0)キャップ層を用いた場合を破線Bで示している。また、図36中、太い点線はこの部分にSi−δドーピングが施されていることを示している。
また、この第12変形例では、上述の実施形態の場合と同様に、キャップ層を、Al組成がオーミック電極の側へ向けて傾斜状に減少するものとしているが、これに限られるものではなく、上述の第1〜10変形例の場合と同様に、この第12変形例を変形することも可能である。
(その他)
なお、本発明は、上述した実施形態及び各変形例に記載した構成に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々変形することが可能である。
(付記1)
基板の上方に少なくとも電子走行層、電子供給層及びキャップ層を含む半導体積層構造と、
前記キャップ層上に設けられたオーミック電極とを備え、
前記キャップ層は、ドーピング濃度が前記オーミック電極の側へ向けて増大するn型キャップ層であることを特徴とする半導体装置。
前記キャップ層は、傾斜状又は階段状に組成が変化し、かつ、組成の変化に応じてドーピング濃度が変化することを特徴とする、付記1に記載の半導体装置。
(付記3)
前記キャップ層は、不純物としてSiを含むことを特徴とする、付記1又は2に記載の半導体装置。
前記キャップ層は、Alを含み、Al組成が前記オーミック電極の側へ向けて減少する半導体層であることを特徴とする、付記1〜3のいずれか1項に記載の半導体装置。
(付記5)
前記キャップ層は、Inを含み、In組成が前記オーミック電極の側へ向けて増加する半導体層であることを特徴とする、付記1〜4のいずれか1項に記載の半導体装置。
前記電子走行層は、InGaAsを含み、
前記電子供給層は、InAlAs又はInPを含み、
前記キャップ層は、Al組成が前記オーミック電極の側へ向けて減少するInAlGaAs層であることを特徴とする、付記1〜3のいずれか1項に記載の半導体装置。
前記電子走行層は、InGaAsを含み、
前記電子供給層は、InAlAs又はInPを含み、
前記キャップ層は、In組成が前記オーミック電極の側へ向けて増加するInAlGaAs層であることを特徴とする、付記1〜3のいずれか1項に記載の半導体装置。
前記電子走行層は、InGaAsを含み、
前記電子供給層は、InAlAs又はInPを含み、
前記キャップ層は、Al組成が前記オーミック電極の側へ向けて減少し、かつ、In組成が前記オーミック電極の側へ向けて増加するInAlGaAs層であることを特徴とする、付記1〜3のいずれか1項に記載の半導体装置。
前記電子走行層は、GaAs又はInGaAsを含み、
前記電子供給層は、AlGaAsを含み、
前記キャップ層は、Al組成が前記オーミック電極の側へ向けて減少するAlGaAs層であることを特徴とする、付記1〜3のいずれか1項に記載の半導体装置。
前記電子走行層は、GaNを含み、
前記電子供給層は、AlGaN又はInAlNを含み、
前記キャップ層は、Al組成が前記オーミック電極の側へ向けて減少するAlGaN層であることを特徴とする、付記1〜3のいずれか1項に記載の半導体装置。
10A 基板(GaAs基板)
10B 基板(GaN基板)
11 バッファ層
12 InAlAs下部バリア層
12A AlGaAsバッファ層
12B AlGaNバッファ層
13 InGaAs電子走行層
13A GaAs(又はInGaAs)電子走行層
13B GaN電子走行層
14 InAlAsスペーサ層
14X InPスペーサ層
14Y InAlAsスペーサ層
14A AlGaAsスペーサ層
14B AlGaNスペーサ層
15、15X、15Y、15A、15B Si―δドーピング層
16 InAlAsバリア層
16X InPバリア層
16Y InAlAsバリア層
16A AlGaAsバリア層
16B AlGaNバリア層
17 InPエッチング停止層
17Y InPバリア層
18、18A〜18I キャップ層
21 SiO2膜
22、22A、22B 半導体積層構造
23、23A、23B、23X、23Y 電子供給層
31 ソース電極
32 ドレイン電極
33 ゲート電極
41 レジスト膜(ZEP)
42 レジスト膜(PMGI)
43 レジスト膜(ZEP)
Claims (4)
- 基板の上方に少なくとも電子走行層、電子供給層及びキャップ層を含む半導体積層構造と、
前記キャップ層上に設けられたオーミック電極とを備え、
前記キャップ層は、ドーピング濃度が前記オーミック電極の側へ向けて増大するn型キャップ層であることを特徴とする半導体装置。 - 前記キャップ層は、傾斜状又は階段状に組成が変化し、かつ、組成の変化に応じてドーピング濃度が変化することを特徴とする、請求項1に記載の半導体装置。
- 前記キャップ層は、Alを含み、Al組成が前記オーミック電極の側へ向けて減少する半導体層であることを特徴とする、請求項1又は2に記載の半導体装置。
- 前記キャップ層は、Inを含み、In組成が前記オーミック電極の側へ向けて増加する半導体層であることを特徴とする、請求項1〜3のいずれか1項に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014103432A JP6269315B2 (ja) | 2014-05-19 | 2014-05-19 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014103432A JP6269315B2 (ja) | 2014-05-19 | 2014-05-19 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015220362A true JP2015220362A (ja) | 2015-12-07 |
JP6269315B2 JP6269315B2 (ja) | 2018-01-31 |
Family
ID=54779502
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014103432A Expired - Fee Related JP6269315B2 (ja) | 2014-05-19 | 2014-05-19 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6269315B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019012783A (ja) * | 2017-06-30 | 2019-01-24 | 富士通株式会社 | 化合物半導体装置及びその製造方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0818034A (ja) * | 1994-06-27 | 1996-01-19 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP2005302916A (ja) * | 2004-04-09 | 2005-10-27 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置 |
JP2013211408A (ja) * | 2012-03-30 | 2013-10-10 | Sumitomo Electric Device Innovations Inc | 半導体装置 |
-
2014
- 2014-05-19 JP JP2014103432A patent/JP6269315B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0818034A (ja) * | 1994-06-27 | 1996-01-19 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP2005302916A (ja) * | 2004-04-09 | 2005-10-27 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置 |
JP2013211408A (ja) * | 2012-03-30 | 2013-10-10 | Sumitomo Electric Device Innovations Inc | 半導体装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019012783A (ja) * | 2017-06-30 | 2019-01-24 | 富士通株式会社 | 化合物半導体装置及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP6269315B2 (ja) | 2018-01-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104241350B (zh) | 用于常关化合物半导体晶体管的栅极堆叠 | |
CN111213244B (zh) | 具有厚度沿晶体管宽度变化的半导体层的高电子迁移率晶体管 | |
US8791505B2 (en) | Semiconductor device | |
CN111727507B (zh) | 高电子迁移率晶体管及用于制造高电子迁移率晶体管的方法 | |
JP2010525572A (ja) | キャリアの閉じ込めを改善するために複数の背面障壁層を有する半導体構造 | |
JP6597046B2 (ja) | 高電子移動度トランジスタ | |
JP2011238805A (ja) | 電界効果トランジスタ、電界効果トランジスタの製造方法および電子装置 | |
US11380767B2 (en) | High electron mobility transistor and fabrication method thereof | |
US9379205B2 (en) | Semiconductor device | |
US9786743B2 (en) | Semiconductor device with electron supply layer | |
WO2012029292A1 (ja) | 半導体基板、絶縁ゲート型電界効果トランジスタおよび半導体基板の製造方法 | |
JP5365062B2 (ja) | 半導体装置及びその製造方法 | |
JP5924640B2 (ja) | 半導体装置 | |
JP2014053418A (ja) | 半導体装置 | |
JP6269315B2 (ja) | 半導体装置 | |
JP6222231B2 (ja) | 電界効果型化合物半導体装置 | |
JP2014175339A (ja) | 半導体素子および電子機器 | |
JP5666992B2 (ja) | 電界効果型トランジスタおよびその製造方法 | |
JP5682601B2 (ja) | 化合物半導体装置 | |
JP2014157908A (ja) | 電界効果トランジスタ | |
JP6047998B2 (ja) | 半導体装置 | |
TWI794599B (zh) | 高電子遷移率電晶體及其製作方法 | |
JP6528545B2 (ja) | 半導体装置及びその製造方法 | |
CN114823887A (zh) | 高电子迁移率晶体管及其制作方法 | |
JP2003234358A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170206 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170808 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170927 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171205 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171218 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6269315 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |