JP5032638B2 - 高電子移動度トランジスタの製造方法 - Google Patents

高電子移動度トランジスタの製造方法 Download PDF

Info

Publication number
JP5032638B2
JP5032638B2 JP2010187972A JP2010187972A JP5032638B2 JP 5032638 B2 JP5032638 B2 JP 5032638B2 JP 2010187972 A JP2010187972 A JP 2010187972A JP 2010187972 A JP2010187972 A JP 2010187972A JP 5032638 B2 JP5032638 B2 JP 5032638B2
Authority
JP
Japan
Prior art keywords
layer
group
etch stopper
molecular beam
stopper layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010187972A
Other languages
English (en)
Other versions
JP2010278469A (ja
Inventor
操 ▲高▼草木
進 金井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JX Nippon Mining and Metals Corp
Original Assignee
JX Nippon Mining and Metals Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by JX Nippon Mining and Metals Corp filed Critical JX Nippon Mining and Metals Corp
Priority to JP2010187972A priority Critical patent/JP5032638B2/ja
Publication of JP2010278469A publication Critical patent/JP2010278469A/ja
Application granted granted Critical
Publication of JP5032638B2 publication Critical patent/JP5032638B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02392—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02543—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Physical Vapour Deposition (AREA)

Description

本発明は、ＩｎＰ等のＩＩＩ−Ｖ族系化合物半導体層をエッチストッパー層（エッチング制御層）として用いる高電子移動度トランジスタの製造方法に関する。
従来、高電子移動度トランジスタ（以下、ＨＥＭＴと略記する）構造のエピタキシャル結晶は、有機金属気層成長法（ＭＯＣＶＤ法）や分子線エピタキシャル成長法（ＭＢＥ法）により形成されたＩＩＩ−Ｖ族系化合物半導体薄膜で構成される。例えば、ＩｎＰ基板上にＩｎＡｌＡｓ層やＩｎＧａＡｓ層等の半導体層を積層して形成され、さらにＩｎＰ層をエッチストッパー層として形成した構造が提案されている。このＩｎＰ層からなるエッチストッパー層を有するＨＥＭＴ構造の基本的な構成を図６に示す。
図６に示すＨＥＭＴ構造は、ＩｎＰからなる半絶縁性基板１０１上に、ノンドープのＩｎＡｌＡｓ層（バッファ層）１０２、ノンドープのＩｎＧａＡｓ層（電子走行層）１０３、ノンドープのＩｎＡｌＡｓ層（スペーサ層）１０４、ｎ型不純物をドーピングしたＩｎＡｌＡｓ層（電子供給層）１０５、ノンドープのＩｎＡｌＡｓ層（スペーサ層）１０６、ノンドープのＩｎＰ層（エッチストッパー層）１０７、ｎ型不純物をドーピングしたＩｎＡｌＡｓ層（抵抗低減層）１０８、ｎ型不純物をドーピングしたＩｎＧａＡｓ層（抵抗低減層）１０９が積層されてなる。
なお、ｎ型ＩｎＡｌＡｓ層１０８およびｎ型ＩｎＧａＡｓ層１０９はエッチングにより分割され、エッチングされた領域からはＩｎＰ層１０７が露出する。また、分割されたＩｎＧａＡｓ層１０９上にはソース電極またはドレイン電極となるオーミック電極１１０、１１１が形成され、露呈されたＩｎＰ層１０７上にはゲート電極となるショットキー電極が形成されている。
上述したＨＥＭＴ構造において、ＩｎＰ層１０７のエッチング速度（燐酸系やクエン酸系のエッチャント）は、ＩｎＡｌＡｓ層１０８やＩｎＧａＡｓ層１０９のエッチング速度に比較して数１０分の１から数１００分の１であるため、エッチャントによる浸食は少なく非常に高い選択性が得られる。したがって、ＩｎＰ層１０７より下のＩｎＡｌＡｓ層１０５、１０６までエッチングが進行してしまい、ＨＥＭＴの高周波特性などのデバイス特性が低下するのを防止する役割を果たしている。
また、上述したＨＥＭＴ構造においては、ＩｎＡｌＡｓ層１０６、１０８とＩｎＰ層１０７の境界で、Ｖ族元素の異なるヘテロ接合界面（以下、ヘテロ界面と称する）が形成されることとなる。このようなヘテロ接合を利用したデバイスでは、そのヘテロ界面における原子の組成分布の急峻性および平坦性がデバイス特性を大きく左右する。例えば、このヘテロ界面を形成するにあたり、形成条件が悪く、ＩｎＰ層１０７にＡｓが混入したり、界面にＡｓとＰの混合した遷移層が形成されたりすると、エッチストッパー層としてのＩｎＰ層１０７の選択性が著しく低下してしまうことがある。
また、ＩｎＰ層１０７をエッチストッパー層として用いる場合は、ＩｎＰ層１０７の膜厚は薄いほどよく、通常３〜６ｎｍ程度の膜厚とされる。このようにＩｎＰ層１０７を非常に薄く形成する場合は、特にヘテロ界面の形成条件がＩｎＰ層１０７の選択性に及ぼす影響が大きくなるため、ヘテロ界面の形成条件を最適化することが重要となる。
そこで、ＭＯＣＶＤ法によるＨＥＭＴの形成については、ＩｎＡｌＡｓ層１０７やＩｎＧａＡｓ層１０８等をエッチングする際にＩｎＰ層１０７のエッチングされる密度が所定値以下となるように、ＩｎＰ層１０７を成長させる際の原料ガスの供給量を調整するようにしている（例えば、特許文献１）。
特開平１１−２６６００９号公報
ところで、ＭＢＥ法によるＨＥＭＴの形成では、分子線源に設けられたシャッターおよびバルブのＯＮ／ＯＦＦにより、各半導体層の形成に応じて原料となる元素の分子線の照射を制御している。図７は、従来のエピタキシャル成長方法によりＩｎＡｌＡｓ層とＩｎＰ層とのヘテロ界面を形成するときの原料供給手順を示すタイミングチャートである。工程ＡでＩｎ、Ａｌ、Ａｓの分子線を照射することでＩｎＡｌＡｓ層を形成し、工程ＢでＩｎ、Ｐの分子線を照射することでＩｎＰ層を形成する。なお、Ｉｎ分子線は停止することなく照射され、Ａｓ分子線とＰ分子線の照射を同時に切り替えることで、ＩｎＡｌＡｓ層とＩｎＰ層とを連続して形成している。
このとき、ＭＢＥ法ではＭＯＣＶＤ法のようなガスの流れがないことから、供給される分子線の切り替えは瞬時にできているものと考えられている。実際に、ＩＩＩ族元素の分子線（例えばＡｌ分子線）について見ると、工程Ｂにおいて基板に供給される分子線強度はシャッターの駆動時間（通常１秒以下）に対応して１％以下となることが確認されている。
これに対して、Ｖ族元素（Ａｓ）はＩＩＩ族元素に比べると蒸気圧が高いため、分子線の供給を停止した後も成長室内にその分子が残留し、ヘテロ界面を形成する際に元素の混合が起こりやすいことが判明した。しかしながら、この残留Ｖ族分子を考慮して成長条件（ヘテロ界面の形成条件）を決めていないため、分子線源のバルブの開閉速度やシャッターの動作状態が変わると、残留Ｖ族元素の量（残留Ｖ族元素の分子線強度）に対応してＩｎＡｌＡｓ層やＩｎＧａＡｓ層とＩｎＰ層とのヘテロ界面の特性が微妙に変化した。また、このようにしてＨＥＭＴのエッチストッパー層としてのＩｎＰ層を形成すると、選択性が低下してしまうという不具合があった。
本発明は、上記課題を解決するために、ＭＢＥ法によるエピタキシャル成長におけるＶ族元素の切り替え時の残留Ｖ族元素量に着目してなされたもので、安定した特性を有するヘテロ界面の形成、ひいては高い選択性を持ったＩｎＰエッチストッパー層の形成を実現する高電子移動度トランジスタの製造方法を提案することを目的とする。
請求項１に記載の発明は、基板上に、ＩＩＩ−Ｖ族系化合物半導体からなる電子走行層、電子供給層、エッチストッパー層、及び抵抗低減層を分子線エピタキシャル成長法により順次形成し、前記エッチストッパー層のエッチング速度が前記抵抗低減層のエッチング速度の数十分の一から数百分の一であるエッチャントを用いて前記抵抗低減層をエッチングして前記エッチストッパー層の一部を露出させ、前記エッチングにより分割された前記抵抗低減層上にソース電極又はドレイン電極となるオーミック電極を形成するとともに、前記エッチングにより露出した前記エッチストッパー層上にゲート電極を形成する高電子移動度トランジスタの製造方法であって、
少なくとも一種類以上のＩＩＩ族元素の分子線と第１のＶ族元素の分子線とを照射して前記電子供給層を形成する第１の工程と、
前記エッチストッパー層に混入する前記第１のＶ族元素の量が組成にして０．０５以下となるように、前記ＩＩＩ族元素の分子線と前記第１のＶ族元素の分子線の照射を停止し、前記第１のＶ族元素の供給量が前記第１の工程における供給量の１／１０以下となるまで成長を中断する第２の工程と、
少なくとも一種類以上のＩＩＩ族元素の分子線と第２のＶ族元素の分子線とを照射して前記電子供給層上に前記エッチストッパー層を形成する第３の工程と、を備え、
前記エッチストッパー層が、前記抵抗低減層をエッチングする際に前記電子供給層へのエッチングの進行を防止することを特徴とする。
これにより、エッチストッパー層への第１のＶ族元素の混入量を所定値以下（例えば組成にして０．０５以下）とすることができる。
請求項２に記載の発明は、基板上に、ＩＩＩ−Ｖ族系化合物半導体からなる電子走行層、電子供給層、エッチストッパー層、及び抵抗低減層を分子線エピタキシャル成長法により順次形成し、前記エッチストッパー層のエッチング速度が前記抵抗低減層のエッチング速度の数十分の一から数百分の一であるエッチャントを用いて前記抵抗低減層をエッチングして前記エッチストッパー層の一部を露出させ、前記抵抗低減層上にソース電極及びドレイン電極を形成するとともに、露出した前記エッチストッパー層上にゲート電極を形成する高電子移動度トランジスタの製造方法であって、
少なくとも一種類以上のＩＩＩ族元素の分子線と第１のＶ族元素の分子線とを照射して前記電子供給層を形成する第１の工程と、
前記エッチストッパー層に混入する前記第１のＶ族元素の量が組成にして０．０５以下となるように、前記ＩＩＩ族元素の分子線と前記第１のＶ族元素の分子線の照射を停止するとともに、第２のＶ族元素の分子線を照射し、前記第１のＶ族元素の供給量が前記第１の工程における供給量の１／１０以下となるまで成長を中断する第２の工程と、
さらに、少なくとも一種類以上のＩＩＩ族元素の分子線を照射して前記電子供給層上に前記エッチストッパー層を形成する第３の工程と、を備え、
前記エッチストッパー層が、前記抵抗低減層をエッチングする際に前記電子供給層へのエッチングの進行を防止することを特徴とする。
これにより、第３の工程でエッチストッパー層の形成を開始する当初から第２のＶ族元素を所望の分子線強度で供給することができるので、第２の化合物半導体層への第１のＶ族元素の混入量をさらに低減できる。
請求項３に記載の発明は、請求項１または２に記載の高電子移動度トランジスタの製造方法において、前記電子供給層はＩｎＡｌＡｓ層またはＩｎＧａＡｓ層であり、前記エッチストッパー層はＩｎＰ層またはＩｎＧａＰ層であることを特徴とする。
請求項４に記載の発明は、請求項１から３の何れか一項に記載の高電子移動度トランジスタの製造方法において、前記エッチャントが、燐酸系のエッチャントであることを特徴とする。
以下に、本発明を完成するに至った経緯について、ＩｎＡｌＡｓ層上にＩｎＰ層を形成する場合を例に挙げて説明する。
初めに、ＩｎＰ基板上にＩｎＡｌＡｓ層を成長させた後、成長室内に残留したバックグランドのＡｓ分子が、ＩｎＰ層を成長させる際にＩｎＰ層へ取り込まれることに着目し、取り込まれたＡｓの量とＩｎＰ層（Ａｓが混入している）のエッチング速度の関係を調べた。具体的には、Ａｓ分子線源のバルブを閉めるときの開度（バルブの開閉速度）を調整することによりバックグランドに対応するＡｓの分子線強度を変えてＩｎＰ層を成長させ、そのときのＡｓ混入量とＩｎＰ（Ａｓ混入）層の燐酸系のエッチャントに対するエッチング速度の関係を調べた。
図３にＡｓ混入量とＩｎＰ層のエッチング速度の関係を示す。例えば、３ｎｍ厚のＩｎＰ層をエッチストッパー層として用いる場合、燐酸系エッチャントに対する耐性を３０秒以上得ようとすると、エッチング速度は０．１ｎｍ／秒よりも低いことが要求される。この場合、図３よりＩｎＰ層に混入されるＡｓの量としては組成にして０．０５以下としなければならないこととなる。望ましくは、ＩｎＰ層に混入されるＡｓの量を０．０２以下とすればエッチング速度は０．０５ｎｍ／秒以下となるので、ＩｎＰ層をエッチストッパー層として用いたときにより高い選択性を得ることができる。
次に、ＭＢＥ装置のシャッターおよびバルブの開閉にともなう、ＡｓおよびＰの分子線強度の変化を調べた。図４はＡｓ分子線を供給・停止したときの分子線強度の変化を示す説明図で、図５はＰ分子線を供給・停止したときの分子線強度の変化を示す説明図である。なお、時間軸の１０ｓｅｃにおいてシャッターおよびバルブを開いて分子線の供給を開始し、３０ｓｅｃにおいてシャッターおよびバルブを閉じて分子線の供給を停止している。
図４からＡｓ分子線の強度は分子線の供給を停止した後約１ｓｅｃで約１／１４となり、約１０ｓｅｃで１／５０以下となる。一方、図５からＰ分子線の強度は分子線の供給を停止した後約１ｓｅｃで約１／７となり、約１０ｓｅｃで１／１００以下となる。これより、Ｖ族元素は蒸気圧が高いために分子線の供給を停止した後も成長室内にその分子が成長時の供給量に対して数％残留し、ヘテロ界面を形成する際に元素の混合が起こりやすいことがわかる。また、Ｐ分子線の供給においては、所望の分子線強度となるまでに数ｓｅｃを要している。
さらに、ＩｎＡｌＡｓ層上にＩｎＰ層を形成する場合のプロセスを検討して、ヘテロ界面の遷移層の厚さとＡｓ混入量の関係を実験により解析して、最適のヘテロ界面形成プロセスを求めることを目的として実験を行った。そして、Ａｓ分子線強度がＩｎＡｌＡｓ層成長時の供給量に対して１／１０以下となった後にＩｎＰ層の成長を開始することでＡｓ混入量は組成にして０．０５以下となることを突き止め、本発明を完成するに至った。
本発明によれば、エッチストッパー層への第１のＶ族元素の混入量を所定値以下（例えば組成にして０．０５以下）とすることができ、非常に高い選択性が得られるので、ＨＥＭＴを製造する際に精細なエッチングが可能となる。
本実施形態に係るヘテロ接合界面を形成したエピタキシャル成長層の断面構造図である。 本発明に係るエピタキシャル成長方法による原料供給手順を示すタイミングチャートである。 Ａｓ混入量とＩｎＰ層のエッチング速度の関係を示す説明図である。 Ａｓ分子線を供給・停止したときの分子線強度の変化を示す説明図である。 Ｐ分子線を供給・停止したときの分子線強度の変化を示す説明図である。 一般的なＨＥＭＴ構造の断面図である。 従来技術に係るエピタキシャル成長方法による原料供給手順を示すタイミングチャートである。
以下に本発明の好適な実施形態を図面に基づいて具体的に説明する。
図１は、本実施形態に係る半導体薄膜であり、ＭＢＥ法によりＩｎＰ基板１０上にＩｎＡｌＡｓ層２０を成長させ、さらにその上にＩｎＰ層３０を成長させて形成される。このＩｎＡｌＡｓ層２０とＩｎＰ層とのヘテロ界面は、図６に示すＨＥＭＴ構造のＩｎＡｌＡｓ層１０６とＩｎＰ層１０７とのヘテロ界面に相当する。
図２は本発明に係るエピタキシャル成長方法による原料供給手順を示すタイミングチャートである。まず、タイミングＴ０でＩｎ、Ａｌ、Ａｓ分子線の照射を開始してＩｎＰ基板１０上にＩｎＡｌＡｓ層２０を成長させ、タイミングＴ１でＩｎ、Ａｌ、Ａｓ分子線の照射を停止して２００ｎｍ厚のＩｎＡｌＡｓ層２０を形成した（工程ａ）。
次いで、タイミングＴ１でＩｎ、Ａｌ、Ａｓ分子線の照射を停止すると同時にＰ分子線の照射を開始し、Ａｓ分子線強度が工程ａにおけるＡｓ分子線強度の１／１０となる時間（例えば３０ｓｅｃ）だけ成長を中断した（工程ｂ）。この工程ｂにおいては、Ｐ分子線は照射されているがＩｎ分子線は照射されていないのでＩｎＰ層３０は形成されない。また、図５よりＰの供給量が所望の分子線強度となるまでに数ｓｅｃを要するが、Ａｓ分子線の停止と同時にＰ分子線の照射を開始することで工程ｃでは開始当初から所望の分子線強度でＰ分子線を供給することができる。
次いで、タイミングＴ２でＩｎ分子線の照射を開始することでＩｎＰ層３０の成長を開始し、タイミングＴ３でＩｎ、Ｐ分子線の照射を停止して３．０ｎｍ厚のＩｎＰ層３０を形成した（工程ｃ）。
上述した方法により得られた半導体薄膜について、燐酸系のエッチャントを用いてエッチング処理を行い、ＩｎＰ層３０がなくなるまでのエッチング時間を測定してＩｎＰ層３０のエッチング耐性を評価した。その結果、４０秒まではＩｎＰ層３０の表面に変化がなく、４５秒で表面が白濁して、５０秒で完全に除去された。すなわち、本実施形態に係るＩｎＰ層３０のエッチング速度は０．０６ｎｍ／ｓｅｃであり、図３よりＩｎＰ層３０へのＡｓ混入量は組成にして０．０２５程度と推定された。このように、本発明に係るエピタキシャル成長方法によれば、ＩｎＰ層３０へのＡｓ混入量がＩｎＰ層３０のエッチング耐性に影響を与えない程度まで低減されるので、エッチストッパー層としてのＩｎＰ層３０は非常に高い選択性を有するようになる。
次に、比較例として、従来技術により形成された半導体薄膜について説明する。図７は従来技術に係るエピタキシャル成長方法による原料供給手順を示すタイミングチャートである。
まず、タイミングｔ０でＩｎ、Ａｌ、Ａｓ分子線の照射を開始してＩｎＰ基板１０上にＩｎＡｌＡｓ層２０を成長させ、タイミングｔ１でＡｌ、Ａｓ分子線の照射を停止して２００ｎｍ厚のＩｎＡｌＡｓ層２０を形成した（工程Ａ）。このとき、Ｉｎ分子線は停止することなく連続して照射される。
次いで、タイミングｔ１でＡｌ、Ａｓ分子線の照射を停止すると同時にＰ分子線の照射を開始してＩｎＰ層３０を成長させ、タイミングｔ２でＩｎ、Ｐ分子線の照射を停止して３．０ｎｍ厚のＩｎＰ層３０を形成した（工程Ｂ）。
上述した方法により得られた半導体薄膜について、燐酸系のエッチャントを用いてエッチング処理を行い、ＩｎＰ層３０がなくなるまでのエッチング時間を測定してエッチング耐性を評価した。その結果、２０秒のエッチングによりＩｎＰ層３０は完全に除去された。すなわち、比較例に係るＩｎＰ層のエッチング速度は０．１５ｎｍ／ｓｅｃであり、図３よりＩｎＰ層３０へのＡｓ混入量は組成にして０．０８４程度と推定された。これより、従来技術では、Ｉｎ分子線の供給を停止することなく、Ａｓ分子線の照射を停止した直後にＰ分子線の照射を開始してＩｎＡｌＡｓ層２０とＩｎＰ層３０を連続して成長させたために、成長室内に残留したＡｓがＩｎＰ層３０へ混入してしまいＩｎＰ層３０のエッチング耐性が低下したものと考えられた。
上述したように、本発明ではＩｎＡｌＡｓ層とＩｎＰ層のヘテロ界面を形成する時に、Ａｓ分子線強度の減衰に応じてエピタキシャル成長を一時停止することにより、ＩｎＰ層に不要なＶ族元素（Ａｓ）が混入するのを抑えることができるので、急峻なヘテロ界面の形成が可能となる。したがって、ＩｎＰ層をエッチストッパー層として用いる際、非常に薄くＩｎＰ層を形成してもその特性（エッチング耐性）が低下することはなく、高い選択性を有することとなる。
以上、本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明は上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で変更可能である。
例えば、本実施形態ではＩｎＡｌＡｓ層上にＩｎＰ層を形成する場合について述べたが、ＩｎＡｌＡｓ層の代わりにＩｎＧａＡｓ層とし、ＩｎＰ層の代わりＩｎＧａＰ層としても同様の効果が得られる。また、形成する層構造が逆、例えばＩｎＰ層またはＩｎＧａＰ層上にＩｎＡｌＡｓ層またはＩｎＧａＡｓ層を形成する場合であっても同様の効果が得られる。
本発明は、Ｖ族元素の異なるヘテロ界面を有するＩＩＩ−Ｖ族系化合物半導体薄膜を形成する技術、例えば、ＩｎＰ層をエッチストッパー層（エッチング制御層）として用いる高電子移動度トランジスタ（ＨＥＭＴ）の製造に利用することができる。
１０ ＩｎＰ基板
２０ ＩｎＡｌＡｓ層
３０ ＩｎＰ層
１０１ ＩｎＰ半絶縁性基板
１０２ ノンドープＩｎＡｌＡｓ層（バッファ層）
１０３ ノンドープＩｎＧａＡｓ層（電子走行層）
１０４ ノンドープＩｎＡｌＡｓ層（スペーサ層）
１０５ ｎ型ＩｎＡｌＡｓ層（電子供給層）
１０６ ノンドープＩｎＡｌＡｓ層（スペーサ層）
１０７ ノンドープＩｎＰ層（エッチストッパー層）
１０８ ｎ型ＩｎＡｌＡｓ層（抵抗低減層）
１０９ ｎ型ＩｎＧａＡｓ層（抵抗低減層）
１１０、１１１ オーミック電極

Claims (3)

  1. 基板上に、ＩＩＩ−Ｖ族系化合物半導体からなる電子走行層、電子供給層、エッチストッパー層、及び抵抗低減層を分子線エピタキシャル成長法により順次形成し、前記エッチストッパー層のエッチング速度が前記抵抗低減層のエッチング速度の数十分の一から数百分の一であるエッチャントを用いて前記抵抗低減層をエッチングして前記エッチストッパー層の一部を露出させ、前記エッチングにより分割された前記抵抗低減層上にソース電極又はドレイン電極となるオーミック電極を形成するとともに、前記エッチングにより露出した前記エッチストッパー層上にゲート電極を形成する高電子移動度トランジスタの製造方法であって、
    少なくとも一種類以上のＩＩＩ族元素の分子線と第１のＶ族元素の分子線とを照射して前記電子供給層を形成する第１の工程と、
    前記エッチストッパー層に混入する前記第１のＶ族元素の量が組成にして０．０５以下となるように、前記ＩＩＩ族元素の分子線と前記第１のＶ族元素の分子線の照射を停止し、前記第１のＶ族元素の供給量が前記第１の工程における供給量の１／１０以下となるまで成長を中断する第２の工程と、
    少なくとも一種類以上のＩＩＩ族元素の分子線と第２のＶ族元素の分子線とを照射して前記電子供給層上に前記エッチストッパー層を形成する第３の工程と、を備え、
    前記電子供給層はＩｎＡｌＡｓ層であり、前記エッチストッパー層はＩｎＰ層であり、前記第１のＶ族元素はＡｓであり、前記第２のＶ族元素はＰであり、前記ＩＩＩ族元素はＩｎ及びＡｌであり、
    前記エッチャントを用いた場合の前記第１のＶ族元素混入量（組成比）と前記エッチストッパー層（前記第１のＶ族元素が混入した層）のエッチング速度の関係が、少なくとも前記第１のＶ族元素混入量が組成にして０．０２５〜０．０８４である範囲において所定の一次関数にしたがって変化するものであり、当該所定の一次関数と所望する前記エッチストッパー層の前記エッチャントに対する耐性（秒数）とに基づいて前記エッチストッパー層の厚さを決定し、当該エッチストッパー層によって、前記抵抗低減層をエッチングする際に前記電子供給層へのエッチングの進行を防止することを特徴とする高電子移動度トランジスタの製造方法。
  2. 基板上に、ＩＩＩ−Ｖ族系化合物半導体からなる電子走行層、電子供給層、エッチストッパー層、及び抵抗低減層を分子線エピタキシャル成長法により順次形成し、前記エッチストッパー層のエッチング速度が前記抵抗低減層のエッチング速度の数十分の一から数百分の一であるエッチャントを用いて前記抵抗低減層をエッチングして前記エッチストッパー層の一部を露出させ、前記抵抗低減層上にソース電極及びドレイン電極を形成するとともに、露出した前記エッチストッパー層上にゲート電極を形成する高電子移動度トランジスタの製造方法であって、
    少なくとも一種類以上のＩＩＩ族元素の分子線と第１のＶ族元素の分子線とを照射して前記電子供給層を形成する第１の工程と、
    前記エッチストッパー層に混入する前記第１のＶ族元素の量が組成にして０．０５以下となるように、前記ＩＩＩ族元素の分子線と前記第１のＶ族元素の分子線の照射を停止するとともに、第２のＶ族元素の分子線を照射し、前記第１のＶ族元素の供給量が前記第１の工程における供給量の１／１０以下となるまで成長を中断する第２の工程と、
    さらに、少なくとも一種類以上のＩＩＩ族元素の分子線を照射して前記電子供給層上に前記エッチストッパー層を形成する第３の工程と、を備え、
    前記電子供給層はＩｎＡｌＡｓ層であり、前記エッチストッパー層はＩｎＰ層であり、前記第１のＶ族元素はＡｓであり、前記第２のＶ族元素はＰであり、前記ＩＩＩ族元素はＩｎ及びＡｌであり、
    前記エッチャントを用いた場合の前記第１のＶ族元素混入量（組成比）と前記エッチストッパー層（前記第１のＶ族元素が混入した層）のエッチング速度の関係が、少なくとも前記第１のＶ族元素混入量が組成にして０．０２５〜０．０８４である範囲において所定の一次関数にしたがって変化するものであり、当該所定の一次関数と所望する前記エッチストッパー層の前記エッチャントに対する耐性（秒数）とに基づいて前記エッチストッパー層の厚さを決定し、当該エッチストッパー層によって、前記抵抗低減層をエッチングする際に前記電子供給層へのエッチングの進行を防止することを特徴とする高電子移動度トランジスタの製造方法。
  3. 前記エッチャントが、燐酸系のエッチャントであり、
    前記所定の一次関数は前記第１のＶ族元素の分子線強度を変えて前記エッチストッパー層を成長させたときの前記第１のＶ族元素混入量と前記エッチストッパー層の燐酸系エッチャントに対するエッチング速度の関係を調べることにより求めたものであることを特徴とする請求項１又は請求項２に記載の高電子移動度トランジスタの製造方法。



JP2010187972A 2003-07-15 2010-08-25 高電子移動度トランジスタの製造方法 Expired - Fee Related JP5032638B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010187972A JP5032638B2 (ja) 2003-07-15 2010-08-25 高電子移動度トランジスタの製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003274441 2003-07-15
JP2003274441 2003-07-15
JP2010187972A JP5032638B2 (ja) 2003-07-15 2010-08-25 高電子移動度トランジスタの製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2005511461A Division JP4714583B2 (ja) 2003-07-15 2004-04-28 エピタキシャル成長方法

Publications (2)

Publication Number Publication Date
JP2010278469A JP2010278469A (ja) 2010-12-09
JP5032638B2 true JP5032638B2 (ja) 2012-09-26

Family

ID=34056074

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2005511461A Expired - Fee Related JP4714583B2 (ja) 2003-07-15 2004-04-28 エピタキシャル成長方法
JP2010187972A Expired - Fee Related JP5032638B2 (ja) 2003-07-15 2010-08-25 高電子移動度トランジスタの製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2005511461A Expired - Fee Related JP4714583B2 (ja) 2003-07-15 2004-04-28 エピタキシャル成長方法

Country Status (6)

Country Link
US (1) US8231728B2 (ja)
EP (1) EP1646078A4 (ja)
JP (2) JP4714583B2 (ja)
CN (1) CN100472715C (ja)
TW (1) TW200507070A (ja)
WO (1) WO2005006421A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2601577A1 (en) 2005-03-15 2006-09-21 Allergan, Inc. Modified clostridial toxins with altered targeting capabilities for clostridial toxin target cells
CN102130158B (zh) * 2011-01-05 2012-07-25 西安电子科技大学 阶梯型凹槽栅高电子迁移率晶体管
CN104073876B (zh) * 2014-06-05 2017-01-04 中国科学院上海微系统与信息技术研究所 一种提高异质材料界面质量的分子束外延生长方法
CN106486366B (zh) * 2015-08-26 2019-09-27 中芯国际集成电路制造(北京)有限公司 减薄磷化铟层的方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2535560B2 (ja) * 1987-09-16 1996-09-18 富士通株式会社 分子線結晶成長方法
JPH01315128A (ja) 1988-06-15 1989-12-20 Nec Corp 半導体異種接合作製方法
JPH04252019A (ja) 1991-01-28 1992-09-08 Fujitsu Ltd ヘテロエピタキシアル結晶成長方法
JP2790006B2 (ja) 1992-07-30 1998-08-27 日本電気株式会社 ヘテロ界面形成方法
JPH0786162A (ja) 1993-09-13 1995-03-31 Hitachi Ltd ヘテロ構造薄膜の成長方法およびその装置
JPH0817739A (ja) * 1994-06-24 1996-01-19 Nippon Telegr & Teleph Corp <Ntt> 結晶成長方法
JP3555717B2 (ja) * 1996-05-09 2004-08-18 シャープ株式会社 半導体製造方法
JP3416051B2 (ja) 1998-03-18 2003-06-16 日本電信電話株式会社 Ｉｉｉ−ｖ族化合物半導体装置の製造方法
JP3177962B2 (ja) * 1998-05-08 2001-06-18 日本電気株式会社 プレーナ型アバランシェフォトダイオード
JP3783485B2 (ja) 1999-09-21 2006-06-07 日立電線株式会社 化合物半導体多層薄膜の製造方法
TWI288435B (en) * 2000-11-21 2007-10-11 Matsushita Electric Ind Co Ltd Semiconductor device and equipment for communication system

Also Published As

Publication number Publication date
JPWO2005006421A1 (ja) 2006-08-24
TWI331359B (ja) 2010-10-01
WO2005006421A1 (ja) 2005-01-20
US20060178000A1 (en) 2006-08-10
US8231728B2 (en) 2012-07-31
EP1646078A4 (en) 2009-09-02
TW200507070A (en) 2005-02-16
JP2010278469A (ja) 2010-12-09
CN100472715C (zh) 2009-03-25
EP1646078A1 (en) 2006-04-12
JP4714583B2 (ja) 2011-06-29
CN1833311A (zh) 2006-09-13

Similar Documents

Publication Publication Date Title
EP0064370B1 (en) High electron mobility semiconductor device
US20100117118A1 (en) High electron mobility heterojunction device
DE60217927T2 (de) Verfahren zur herstellung einer oxidschicht auf einer gaas-basierenden halbleiterstruktur
JP2011023677A (ja) 化合物半導体エピタキシャルウェハおよびその製造方法
JP5032638B2 (ja) 高電子移動度トランジスタの製造方法
WO2019106843A1 (ja) 半導体装置の製造方法、半導体装置
US20040169194A1 (en) Semiconductor device
CN102265474A (zh) 氮化物半导体装置及其制造方法
JPH10256154A (ja) 半導体ヘテロ構造およびその製造方法並びに半導体装置
US9337281B2 (en) Planar semiconductor growth on III-V material
JP2000068497A (ja) ＧａＮ系化合物半導体装置
JP3416051B2 (ja) Ｉｉｉ−ｖ族化合物半導体装置の製造方法
JP3783485B2 (ja) 化合物半導体多層薄膜の製造方法
JP3330731B2 (ja) 半導体装置及びその製造方法
JP2010021233A (ja) 半導体装置およびその製造方法
CN117790307A (zh) 原位钝化的超宽禁带高电子迁移率晶体管及其制作方法
JP2844853B2 (ja) 半導体装置の製造方法
KR20240043176A (ko) 금속산화물반도체 고전자 이동도 트랜지스터의 제조방법 및 이에 의해 제조된 금속산화물반도체 고전자 이동도 트랜지스터
JPH04199507A (ja) ３―Ｖ族化合物半導体へのｎ型不純物固相拡散方法
JP3945085B2 (ja) 半導体装置
JP3121671B2 (ja) 半導体装置の製造方法
JPH0982640A (ja) 化合物半導体基板とその製造方法
JPS6321354B2 (ja)
JPH0883903A (ja) 化合物半導体装置およびその製造方法
JPH11163315A (ja) 高周波回路用エピタキシャル基板及びその製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100902

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100924

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100924

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111026

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111101

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120522

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120531

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120626

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120628

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150706

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees