CN1833311A - 外延生长法 - Google Patents

外延生长法 Download PDF

Info

Publication number
CN1833311A
CN1833311A CNA2004800203848A CN200480020384A CN1833311A CN 1833311 A CN1833311 A CN 1833311A CN A2004800203848 A CNA2004800203848 A CN A2004800203848A CN 200480020384 A CN200480020384 A CN 200480020384A CN 1833311 A CN1833311 A CN 1833311A
Authority
CN
China
Prior art keywords
molecular beam
layer
compound semiconductor
mentioned
family element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004800203848A
Other languages
English (en)
Other versions
CN100472715C (zh
Inventor
高草木操
金井进
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JX Nippon Mining and Metals Corp
Original Assignee
Nikko Materials Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nikko Materials Co Ltd filed Critical Nikko Materials Co Ltd
Publication of CN1833311A publication Critical patent/CN1833311A/zh
Application granted granted Critical
Publication of CN100472715C publication Critical patent/CN100472715C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02392—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02543—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Inorganic Chemistry (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

一种外延生长方法，是采用分子束外延生长法形成具有III－V族系化合物半导体的异质结的半导体薄膜的外延生长方法，具备下述工序：照射至少一种以上的III族元素的分子束和第1V族元素的分子束，形成第1化合物半导体层的第1工序；停止上述III族元素的分子束和上述第1V族元素的分子束的照射，中断生长直到上述第1V族元素的供给量变为上述第1工序中的供给量的1/10以下的第2工序；和照射至少一种以上的III族元素的分子束和第2V族元素的分子束，在上述第1化合物半导体层上形成与上述第1化合物半导体不同的第2化合物半导体层的第3工序。

Description

外延生长法
技术领域
本发明涉及具有异质结界面的III-V族系化合物半导体薄膜的形成方法，特别涉及适合于制造将InP层作为蚀刻阻止层(蚀刻控制层)使用的高电子迁移率晶体管(HEMT)的外延生长方法。
背景技术
过去，高电子迁移率晶体管(以下简记为HEMT)结构的外延晶体，采用利用有机金属气相生长法(MOCVD法)或分子束外延生长法(MBE法)形成的III-V族系化合物半导体薄膜构成。例如，提出了：在InP衬底上层叠形成InAlAs层、InGaAs层等半导体层，再形成InP层作为蚀刻阻止层的结构。图6表示出这种具有由InP层构成的蚀刻阻止层的HEMT结构的基本结构。
图6所示的HEMT结构，在由InP构成的半绝缘性衬底101上层叠非掺杂的InAlAs层(缓冲层)102、非掺杂的InGaAs层(电子渡越层)103、非掺杂的InAlAs层(间隔层)104、掺杂了n型杂质的InAlAs层(电子供给层)105、非掺杂的InAlAs层(间隔层)106、非掺杂的InP层(蚀刻阻止层)107、掺杂了n型杂质的InAlAs层(电阻降低层)108、掺杂了n型杂质的InGaAs层(电阻降低层)109而构成。
n型InAlAs层108及n型InGaAs层109通过蚀刻被分割，InP层107从被蚀刻的区域露出。另外，在被分割的InGaAs层109上形成成为源电极或漏电极的欧姆电极110、111，在露出的InP层107上形成成为栅电极的肖特基电极。
在上述HEMT结构中，InP层107的蚀刻速度(磷酸系或柠檬酸系的蚀刻剂)与InAlAs层108或InGaAs层109的蚀刻速度比较，是几十分之一至几百分之一，因此蚀刻剂的浸蚀少，可得到非常高的选择性。因此，蚀刻进行到InP层107之下的InAlAs层105、106，起到防止HEMT的高频特性等器件特性降低的作用。
另外，在上述的HEMT结构中，在InAlAs层106、108和InP层107的边界形成不同V族元素的异质结界面(以下称为异质界面)。在利用了这样的异质结的器件中，其异质界面上原子的组成分布的陡度及平坦性大大左右器件特性。例如，在形成该异质界面时，当形成条件差，As混入InP层107，或在界面形成混合了As和P的迁移层时，作为蚀刻阻止层的InP层107的选择性会显著降低。
另外，将InP层107作为蚀刻阻止层使用的场合，InP层107的膜厚越薄越好，通常定为3-6nm左右的膜厚。这样非常薄地形成InP层107的场合，特别是异质界面的形成条件对InP层107的选择性的影响大，因此将异质界面的形成条件最优化变得重要。
于是，关于采用MOCVD法形成HEMT而言，调整使InP层107生长时的原料气体的供给量，以使得在蚀刻InAlAs层107或InGaAs层108等时，InP层107的被蚀刻的密度达到所规定值以下(例如特开平11-266009号公报)。
在采用MBE法形成HEMT时，通过设置在分子束源的快门和阀的ON/OFF，相应于各半导体层的形成而控制原料元素的分子束的照射。图7是表示采用以往的外延生长法形成InAlAs层与InP层的异质界面时的原料供给顺序的时间图。在工序A中，通过照射In、Al、As的分子束来形成InAlAs层，在工序B中，通过照射In、P的分子束来形成InP层。再者，通过不停止地照射In分子束，并同时切换As分子束和P分子束的照射，就连续地形成InAlAs层和InP层。
此时，在MBE法中，由于没有象MOCVD法那样的气体流动，因此认为所供给的分子束的切换能够瞬时地完成。实际上，就III族元素的分子束(例如Al分子束)来看，确认了在工序B中对衬底供给的分子束强度对应于快门的驱动时间(通常1秒以下)为1％以下。
与之相对，判明：由于V族元素(As)与III族元素比，蒸气压高，因此停止了分子束的供给后也在生长室内残留该分子，在形成异质界面时易引起元素的混合。可是，由于未考虑该残留V族分子来确定生长条件(异质界面的形成条件)，因此当分子束源的阀的开关速度或快门的工作状态变化时，与残留V族元素的量(残留V族元素的分子束强度)对应，InAlAs层或InGaAs与InP层的异质界面的特性微妙地变化。另外，当这样地形成作为HEMT的蚀刻阻止层的InP层时，发生选择性降低的不良情况。
本发明为了解决上述课题，着眼于MBE法的外延生长中的V族元素切换时的残留V族元素量而完成，因此其目的是提供实现形成具有稳定特性的异质界面，进而实现形成具有高选择性的InP蚀刻阻止层的外延生长方法。
发明内容
本发明是采用分子束外延生长法形成具有III-V族系化合物半导体的异质结的半导体薄膜的外延生长方法，具备下述工序：照射至少一种以上的III族元素的分子束和第1V族元素的分子束，形成第1化合物半导体层的第1工序；停止上述III族元素的分子束和上述第1V族元素的分子束的照射，中断生长直到上述第1V族元素的供给量变为上述第1工序中的供给量的1/10以下的第2工序；和照射至少一种以上的III族元素的分子束和第2V族元素的分子束，在上述第1化合物半导体层上形成与上述第1化合物半导体不同的第2化合物半导体层的第3工序。据此，能够使第1V族元素在第2化合物半导体层中的混入量为所规定的值以下(例如按组成计为0.05以下)。
另外，本发明是采用分子束外延生长法形成具有III-V族系化合物半导体的异质结的半导体薄膜的外延生长方法，具备下述工序：照射至少一种以上的III族元素的分子束和第1V族元素的分子束，形成第1化合物半导体层的第1工序；在停止上述III族元素的分子束和上述第1V族元素的分子束的照射的同时，照射第2V族元素的分子束，中断生长直到上述第1V族元素的供给量变为上述第1工序中的供给量的1/10以下的第2工序；和进一步照射至少一种以上的III族元素的分子束，在上述第1化合物半导体层上形成与上述第1化合物半导体不同的第2化合物半导体层的第3工序。在此，在第2工序中，由于照射了V族元素的分子束，但未照射III族元素的分子束，因此外延层的生长被中断。据此，在第3工序中，从开始第2化合物半导体层的形成之初就能够以所要求的分子束强度供给第2V族元素，因此能够进一步降低第1V族元素在第2化合物半导体层中的混入量。
另外，以上述第1化合物半导体层为InAlAs层或InGaAs层，以上述第2化合物半导体层为InP层或InGaP层。即，对在InAlAs层或InGaAs层上形成作为蚀刻阻止层的InP层从而作成HEMT的场合有效。另外，也能够适用于使形成的化合物半导体层相反，以上述第1化合物半导体层为InP层或InGaP层，以上述第2化合物半导体层为InAlAs层或InGaAs层的情况。
以下关于完成本发明的情况，举出例子说明在InAlAs层上形成InP层的情况。
起初，着眼于在InP衬底上使InAlAs层生长后，残留在生长室内的本底As分子在使InP层生长时进入到InP层中的情况，调查了所进入的As量与InP层(As混入着)的蚀刻速度的关系。具体讲，通过调整关闭As分子束源的阀时的开度(阀的开关速度)，改变与本底对应的As的分子束强度，使InP层生长，调查了那时的As混入量和InP(As混入)层针对磷酸系蚀刻剂的蚀刻速度的关系。
图3表示出As混入量和InP层的蚀刻速度的关系。例如，使用3nm厚的InP层作为蚀刻阻止层的场合，当要得到30秒以上的对磷酸系蚀刻剂的抗性时，要求蚀刻速度低于0.1nm/秒。此时，从图3看，作为混入到InP层中的As量，按组成计必须为0.05以下。优选混入到InP层中的As量为0.02以下，如果这样，则蚀刻速度变为0.05nm/秒以下，因此在使用InP层作为蚀刻阻止层时，能够得到更高的选择性。
接着，调查了伴随MBE装置的快门和阀的开闭的As和P的分子束强度的变化。图4是表示供给·停止As分子束时分子束强度变化的说明图，图5是表示供给·停止P分子束时分子束强度变化的说明图。在时间坐标的10秒时，打开快门和阀开始分子束的供给，在30秒时关闭快门和阀停止分子束的供给。
从图4看，As分子束的强度在停止分子束的供给后约1秒变成约1/14，约10秒变成1/50以下。另一方面，从图5看，P分子束的强度在停止分子束的供给后约1秒变成约1/7，约10秒变成1/100以下。据此可知，V族元素由于蒸气压高，因此停止分子束的供给后也在生长室内残留相对于生长时的供给量为百分之几的该分子，在形成异质界面时易引起元素的混合。另外，在供给P分子束时，在达到所要求的分子束强度之前需要几秒钟。
进而研讨在InAlAs层上形成InP层时的工艺，通过实验解析异质界面的迁移层厚度和As混入量的关系，探求最佳的异质界面形成工艺，以此为目的进行了实验。发现：相对于InAlAs层生长时的供给量，As分子束强度变为1/10以下之后，开始InP层的生长，由此As混入量按组成计为0.05以下，从而完成了本发明。
根据本发明，涉及一种外延生长方法，是采用分子束外延生长法形成具有III-V族系化合物半导体的异质结的半导体薄膜的外延生长方法，具备下述工序：照射至少一种以上的III族元素的分子束和第1V族元素的分子束，形成第1化合物半导体层的第1工序；停止上述III族元素的分子束和上述第1V族元素的分子束的照射，中断生长直到上述第1V族元素的供给量变为上述第1工序中的供给量的1/10以下的第2工序；照射至少一种以上的III族元素的分子束和第2V族元素的分子束，在上述第1化合物半导体层上形成与上述第1化合物半导体不同的第2化合物半导体层的第3工序，因此，能够使第1V族元素在第2化合物半导体层中的混入量为所规定的值以下(例如按组成计为0.05以下)。
因此，采用本发明的外延生长方法，形成作为HEMT结构中的蚀刻阻止层的InP层的场合，得到非常高的选择性，因此能够实现精细的蚀刻。
附图说明
图1是本实施方案的形成了异质结界面的外延生长层的截面结构图。
图2是表示本发明的外延生长方法的原料供给顺序的时间图。
图3是表示As混入量与InP层的蚀刻速度的关系的说明图。
图4是表示供给·停止As分子束时分子束强度变化的说明图。
图5是表示供给·停止P分子束时分子束强度变化的说明图。
图6是普通的HEMT结构的截面图。
图7是表示现有技术的外延生长方法的原料供给顺序的时间图。
具体实施方式
以下基于附图具体说明本发明的优选实施方案。
图1是本实施方案的半导体薄膜，采用MBE法在InP衬底10上使InAlAs层20生长，再在其上面生长InP层30从而形成。该InAlAs层20与InP层的异质界面相当于图6所示的HEMT结构的InAlAs层106与InP层107的异质界面。
图2是表示本发明的外延生长方法的原料供给顺序的时间图。首先，在定时T0开始In、Al、As分子束的照射，在InP衬底10上使InAlAs层20生长，在定时T1停止In、Al、As分子束的照射，形成了200nm厚的InAlAs层20(工序a)。
接着，在定时T1停止In、Al、As分子束的照射的同时，开始P分子束的照射，只As分子束强度变为工序a中的As分子束强度的1/10的时间(例如30秒)中断生长(工序b)。在该工序b中，虽照射了P分子束，但未照射In分子束，因此未形成InP层30。另外，从图5看，在P的供给量达到所要求的分子束强度之前需要几秒钟，但通过在As分子束停止的同时开始P分子束的照射，在工序c中从开始之初就能够以所要求的分子束强度供给P分子束。
接着，通过在定时T2开始In分子束的照射，开始InP层30的生长，在定时T3停止In、P分子束的照射，形成了3.0nm厚的InP层30(工序c)。
关于采用上述的方法得到的半导体薄膜，使用磷酸系蚀刻剂进行蚀刻处理，测定直到InP层30消失的蚀刻时间，评价了InP层30的抗蚀刻性。其结果，直到40秒时InP层30的表面没有变化，在45秒时表面白色混浊，在50秒时被完全去除了。即，本实施方案的InP层30的蚀刻速度是0.06nm/秒，从图3推定As在InP层30中的混入量按组成计为0.025左右。这样，根据本发明的外延生长方法，As在InP层30中的混入量被降低到不给予InP层30的抗蚀刻性以影响的程度，因此作为蚀刻阻止层的InP层30具有非常高的选择性。
接着，作为比较例，说明采用现有技术形成的半导体薄膜。图7是表示现有技术的外延生长方法的原料供给顺序的时间图。
首先，在定时t0开始In、Al、As分子束的照射，在InP衬底10上使InAlAs层20生长，在定时t1停止Al、As分子束的照射，形成了200nm厚的InAlAs层20(工序A)。此时，不停止In分子束而是连续地照射。
接着，在定时t1停止Al、As分子束的照射的同时，开始P分子束的照射，使InP层30生长，在定时t2停止In、P分子束的照射，形成了3.0nm厚的InP层30(工序B)。
关于采用上述的方法得到的半导体薄膜，使用磷酸系蚀刻剂进行蚀刻处理，测定直到InP层30消失的蚀刻时间，评价了抗蚀刻性。其结果，通过20秒的蚀刻，InP层30被完全去除了。即，比较例的InP层的蚀刻速度是0.15nm/秒，从图3推定As在InP层30中的混入量按组成计为0.084左右。据此认为，在现有技术中，由于不停止In分子束的供给，并在刚停止As分子束的照射后就开始P分子束的照射，使InAlAs层20和InP层30连续生长，因此残留在生长室内的As混入到InP层30中，InP层30的抗蚀刻性降低。
如上述，在本发明中，在形成InAlAs层与InP层的异质界面时，通过相应于As分子束强度的衰减，暂时停止外延生长，由此能够抑制不需要的V族元素(As)混入到InP层30中，因此能够形成陡的异质界面。因此，将InP层作为蚀刻阻止层使用时，即使非常薄地形成InP层，其特性(抗蚀刻性)也不会降低，并具有高选择性。
以上基于实施方案具体说明了本发明人完成的发明，但本发明并不限定于上述实施方案，在不脱离其要旨的范围能够进行变更。例如，在本实施方案中，叙述了在InAlAs层上形成InP层的情况，但用InGaAs层代替InAlAs层，用InGaP层代替InP层也得到同样的效果。另外，形成的层结构相反，例如即使是在InP层或InGaP层上形成InAlAs层或InGaAs层的情况也得到同样的效果。
产业实用性
本发明能够用于形成具有不同V族元素的异质界面的III-V族系化合物半导体薄膜的技术、例如将InP层作为蚀刻阻止层(蚀刻控制层)使用的高电子迁移率晶体管(HEMT)的制造。

Claims (4)

1.一种外延生长方法，是采用分子束外延生长法形成具有III-V族系化合物半导体的异质结的半导体薄膜的外延生长方法，其特征在于，具备：
照射至少一种以上的III族元素的分子束和第1V族元素的分子束，形成第1化合物半导体层的第1工序；
停止上述III族元素的分子束和上述第1V族元素的分子束的照射，中断生长直到上述第1V族元素的供给量变为上述第1工序中的供给量的1/10以下的第2工序；和
照射至少一种以上的III族元素的分子束和第2V族元素的分子束，在上述第1化合物半导体层上形成与上述第1化合物半导体不同的第2化合物半导体层的第3工序。
2.一种外延生长方法，是采用分子束外延生长法形成具有III-V族系化合物半导体的异质结的半导体薄膜的外延生长方法，其特征在于，具备：
照射至少一种以上的III族元素的分子束和第1V族元素的分子束，形成第1化合物半导体层的第1工序；
在停止上述III族元素的分子束和上述第1V族元素的分子束的照射的同时，照射第2V族元素的分子束，中断生长直到上述第1V族元素的供给量变为上述第1工序中的供给量的1/10以下的第2工序；和
进一步照射至少一种以上的III族元素的分子束，在上述第1化合物半导体层上形成与上述第1化合物半导体不同的第2化合物半导体层的第3工序。
3.根据权利要求1或2所述的外延生长方法，其特征在于，上述第1化合物半导体层为InAlAs层或InGaAs层，上述第2化合物半导体层为InP层或InGaP层。
4.根据权利要求1或2所述的外延生长方法，其特征在于，上述第1化合物半导体层为InP层或InGaP层，上述第2化合物半导体层为InAlAs层或InGaAs层。
CNB2004800203848A 2003-07-15 2004-04-28 外延生长法 Expired - Fee Related CN100472715C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP274441/2003 2003-07-15
JP2003274441 2003-07-15

Publications (2)

Publication Number Publication Date
CN1833311A true CN1833311A (zh) 2006-09-13
CN100472715C CN100472715C (zh) 2009-03-25

Family

ID=34056074

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004800203848A Expired - Fee Related CN100472715C (zh) 2003-07-15 2004-04-28 外延生长法

Country Status (6)

Country Link
US (1) US8231728B2 (zh)
EP (1) EP1646078A4 (zh)
JP (2) JP4714583B2 (zh)
CN (1) CN100472715C (zh)
TW (1) TW200507070A (zh)
WO (1) WO2005006421A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008532549A (ja) 2005-03-15 2008-08-21 アラーガン、インコーポレイテッド 内因性クロストリジウム毒素受容体系に対する増大した標的能力を有する修飾クロストリジウム毒素
CN102130158B (zh) * 2011-01-05 2012-07-25 西安电子科技大学 阶梯型凹槽栅高电子迁移率晶体管
CN104073876B (zh) * 2014-06-05 2017-01-04 中国科学院上海微系统与信息技术研究所 一种提高异质材料界面质量的分子束外延生长方法
CN106486366B (zh) * 2015-08-26 2019-09-27 中芯国际集成电路制造(北京)有限公司 减薄磷化铟层的方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2535560B2 (ja) * 1987-09-16 1996-09-18 富士通株式会社 分子線結晶成長方法
JPH01315128A (ja) 1988-06-15 1989-12-20 Nec Corp 半導体異種接合作製方法
JPH04252019A (ja) 1991-01-28 1992-09-08 Fujitsu Ltd ヘテロエピタキシアル結晶成長方法
JP2790006B2 (ja) 1992-07-30 1998-08-27 日本電気株式会社 ヘテロ界面形成方法
JPH0786162A (ja) 1993-09-13 1995-03-31 Hitachi Ltd ヘテロ構造薄膜の成長方法およびその装置
JPH0817739A (ja) * 1994-06-24 1996-01-19 Nippon Telegr & Teleph Corp <Ntt> 結晶成長方法
JP3555717B2 (ja) * 1996-05-09 2004-08-18 シャープ株式会社 半導体製造方法
JP3416051B2 (ja) 1998-03-18 2003-06-16 日本電信電話株式会社 Ｉｉｉ−ｖ族化合物半導体装置の製造方法
JP3177962B2 (ja) * 1998-05-08 2001-06-18 日本電気株式会社 プレーナ型アバランシェフォトダイオード
JP3783485B2 (ja) 1999-09-21 2006-06-07 日立電線株式会社 化合物半導体多層薄膜の製造方法
TWI288435B (en) * 2000-11-21 2007-10-11 Matsushita Electric Ind Co Ltd Semiconductor device and equipment for communication system

Also Published As

Publication number Publication date
JP5032638B2 (ja) 2012-09-26
EP1646078A1 (en) 2006-04-12
US8231728B2 (en) 2012-07-31
EP1646078A4 (en) 2009-09-02
TW200507070A (en) 2005-02-16
JP2010278469A (ja) 2010-12-09
WO2005006421A1 (ja) 2005-01-20
TWI331359B (zh) 2010-10-01
JPWO2005006421A1 (ja) 2006-08-24
CN100472715C (zh) 2009-03-25
US20060178000A1 (en) 2006-08-10
JP4714583B2 (ja) 2011-06-29

Similar Documents

Publication Publication Date Title
US6624452B2 (en) Gallium nitride-based HFET and a method for fabricating a gallium nitride-based HFET
US7485512B2 (en) Method of manufacturing an adaptive AIGaN buffer layer
US10985259B2 (en) GaN HEMT device structure and method of fabrication
DE102013102156B4 (de) Verbundschichtstapelung für Enhancement Mode-Transistor
EP2602827A2 (en) Enhancement mode III-nitride device and method for manufacturing thereof
EP0592064A2 (en) Field effect transistor and method of production
US5538910A (en) Method of making a narrow gate electrode for a field effect transistor
EP2768027A1 (en) Layer structure for a group-III-nitride normally-off transistor
CN101276792A (zh) 半导体外延衬底、化合物半导体器件及其制造方法
CN1618122A (zh) Gaas基半导体结构上的氧化层及其形成方法
US20210217884A1 (en) GaN HEMT DEVICE STRUCTURE AND METHOD OF FABRICATION
US6489639B1 (en) High electron mobility transistor
US20200006521A1 (en) Process of forming an electronic device including an access region
CN111406306A (zh) 半导体装置的制造方法、半导体装置
DE102015213196A1 (de) Halbleiterkomponente, die ein mit Kohlenstoff dotiertes Substrat aufweist
CN1833311A (zh) 外延生长法
US20040169194A1 (en) Semiconductor device
WO2012010816A1 (en) Method of fabrication of semiconductor device
US8288260B1 (en) Field effect transistor with dual etch-stop layers for improved power, performance and reproducibility
CN1314081C (zh) 在硅衬底上生长无裂纹三族氮化物薄膜的方法
US7842587B2 (en) III-V MOSFET fabrication and device
EP3063781A1 (de) Halbleiterbauelement sowie ein verfahren zur erzeugung eines halbleiterbauelementes in einem eine kristallographische (100)-orientierung aufweisenden substrat
CN115440592B (zh) 一种高电子迁移率晶体管及其制作方法
Knauer et al. Interlayer formation due to group V-hydride stabilization during interruptions of MOVPE growth of InGaP
CN117790562A (zh) 具有阶梯式欧姆金属的氮化镓hemt器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: JX NIPPON MINING + METALS CORPORATION

Free format text: FORMER NAME: NIPPON MINING + METALS CO., LTD.

CP01 Change in the name or title of a patent holder

Address after: Tokyo, Japan, Japan

Patentee after: JX Nippon Mining & Metals Corporation

Address before: Tokyo, Japan, Japan

Patentee before: Nippon Mining & Metals Co., Ltd.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090325

Termination date: 20160428