JP3416051B2 - Ｉｉｉ−ｖ族化合物半導体装置の製造方法 - Google Patents
Ｉｉｉ−ｖ族化合物半導体装置の製造方法Info
- Publication number
- JP3416051B2 JP3416051B2 JP06837398A JP6837398A JP3416051B2 JP 3416051 B2 JP3416051 B2 JP 3416051B2 JP 06837398 A JP06837398 A JP 06837398A JP 6837398 A JP6837398 A JP 6837398A JP 3416051 B2 JP3416051 B2 JP 3416051B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- iii
- compound semiconductor
- layer
- group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、Ｖ族元素としてＰ
を含む化合物半導体からなるエッチストッパー層を、Ｖ
族元素としてＡｓを含む化合物半導体層で挟む半導体積
層構造を有する III−Ｖ族化合物半導体装置の製造方法
に関する。
を含む化合物半導体からなるエッチストッパー層を、Ｖ
族元素としてＡｓを含む化合物半導体層で挟む半導体積
層構造を有する III−Ｖ族化合物半導体装置の製造方法
に関する。
【０００２】
【従来の技術】一般に、 III−Ｖ族化合物半導体装置
は、 III−Ｖ族化合物半導体の基板上に形成される。最
近では、高速動作を実現するために、基板にＩｎＰを用
い、このＩｎＰ基板上にＩｎＡｌＡｓ、ＩｎＧａＡｓ、
ＩｎＰ等の半導体層を積層して形成する高電子移動度ト
ランジスター（以下、ＨＥＭＴ(high electron mobilit
ytransistor) と略記する）が提案されている。
は、 III−Ｖ族化合物半導体の基板上に形成される。最
近では、高速動作を実現するために、基板にＩｎＰを用
い、このＩｎＰ基板上にＩｎＡｌＡｓ、ＩｎＧａＡｓ、
ＩｎＰ等の半導体層を積層して形成する高電子移動度ト
ランジスター（以下、ＨＥＭＴ(high electron mobilit
ytransistor) と略記する）が提案されている。
【０００３】図６は、ＩｎＰからなるリセスエッチスト
ッパー層を有するＨＥＭＴの基本的な構成を示す断面図
である。図６に示したＨＥＭＴは、ＩｎＰからなる半絶
縁性基板１０１上に、ノンドープのＩｎＡｌＡｓ半導体
層１０２、ノンドープのＩｎＧａＡｓ半導体層１０３、
ノンドープのＩｎＡｌＡｓ半導体層１０４、ｎ型不純物
をドーピングしたＩｎＡｌＡｓ半導体層１０５、ノンド
ープのＩｎＡｌＡｓ半導体層１０６、ノンドープのＩｎ
Ｐ半導体層１０７、ｎ型不純物をドーピングしたＩｎＡ
ｌＡｓ半導体層１０８及びｎ型不純物をドーピングした
ＩｎＧａＡｓ半導体層１０９が積層されている。
ッパー層を有するＨＥＭＴの基本的な構成を示す断面図
である。図６に示したＨＥＭＴは、ＩｎＰからなる半絶
縁性基板１０１上に、ノンドープのＩｎＡｌＡｓ半導体
層１０２、ノンドープのＩｎＧａＡｓ半導体層１０３、
ノンドープのＩｎＡｌＡｓ半導体層１０４、ｎ型不純物
をドーピングしたＩｎＡｌＡｓ半導体層１０５、ノンド
ープのＩｎＡｌＡｓ半導体層１０６、ノンドープのＩｎ
Ｐ半導体層１０７、ｎ型不純物をドーピングしたＩｎＡ
ｌＡｓ半導体層１０８及びｎ型不純物をドーピングした
ＩｎＧａＡｓ半導体層１０９が積層されている。
【０００４】ただし、ｎ型ＩｎＡｌＡｓ半導体層１０８
及びｎ型ＩｎＧａＡｓ半導体層１０９は、ノンドープの
ＩｎＰ半導体層１０７上で、リセス溝１１２によって２
つの領域に分割されている。さらに、分割された各ｎ型
ＩｎＧａＡｓ半導体層１０９上にはそれぞれオーミック
電極１１０及び１１１が形成され、ノンドープのＩｎＰ
半導体層１０７上にはショットキー電極１１３が形成さ
れている。
及びｎ型ＩｎＧａＡｓ半導体層１０９は、ノンドープの
ＩｎＰ半導体層１０７上で、リセス溝１１２によって２
つの領域に分割されている。さらに、分割された各ｎ型
ＩｎＧａＡｓ半導体層１０９上にはそれぞれオーミック
電極１１０及び１１１が形成され、ノンドープのＩｎＰ
半導体層１０７上にはショットキー電極１１３が形成さ
れている。
【０００５】このような層構成の場合、ノンドープＩｎ
ＡｌＡｓ半導体層１０２はバッファ層、ノンドープＩｎ
ＧａＡｓ半導体層１０３は電子走行層、ノンドープＩｎ
ＡｌＡｓ半導体層１０４及び１０６はｎ型ＩｎＡｌＡｓ
半導体層１０５の成長に際して選択不純物ドーピングを
より効果的に行なうためのスペーサー層、当該ｎ型Ｉｎ
ＡｌＡｓ半導体層１０５は電子供給層、ノンドープＩｎ
Ｐ半導体層１０７はリセスエッチストッパー層、ｎ型Ｉ
ｎＡｌＡｓ半導体層１０８及びｎ型ＩｎＧａＡｓ半導体
層１０９は抵抗低減層としてそれぞれに作用する。ま
た、各オーミック電極１１０及び１１１はそれぞれソー
ス電極及びドレイン電極となり、ショットキー電極１１
３はゲート電極となる。
ＡｌＡｓ半導体層１０２はバッファ層、ノンドープＩｎ
ＧａＡｓ半導体層１０３は電子走行層、ノンドープＩｎ
ＡｌＡｓ半導体層１０４及び１０６はｎ型ＩｎＡｌＡｓ
半導体層１０５の成長に際して選択不純物ドーピングを
より効果的に行なうためのスペーサー層、当該ｎ型Ｉｎ
ＡｌＡｓ半導体層１０５は電子供給層、ノンドープＩｎ
Ｐ半導体層１０７はリセスエッチストッパー層、ｎ型Ｉ
ｎＡｌＡｓ半導体層１０８及びｎ型ＩｎＧａＡｓ半導体
層１０９は抵抗低減層としてそれぞれに作用する。ま
た、各オーミック電極１１０及び１１１はそれぞれソー
ス電極及びドレイン電極となり、ショットキー電極１１
３はゲート電極となる。
【０００６】図６に示したＨＥＭＴでは、ノンドープＩ
ｎＧａＡｓ半導体層１０３とノンドープＩｎＡｌＡｓ半
導体層１０４とのヘテロ界面に、２次元電子ガス層１１
４が形成される。ソース電極１１０とドレイン電極１１
１との間に電圧を印加すると、２次元電子ガス層１１４
を通して電流が流れる。そして、ゲート電極１１２に電
圧を印加することにより、ゲート下の２次元電子ガス濃
度が変化して、トランジスタ動作を行なうことができ
る。
ｎＧａＡｓ半導体層１０３とノンドープＩｎＡｌＡｓ半
導体層１０４とのヘテロ界面に、２次元電子ガス層１１
４が形成される。ソース電極１１０とドレイン電極１１
１との間に電圧を印加すると、２次元電子ガス層１１４
を通して電流が流れる。そして、ゲート電極１１２に電
圧を印加することにより、ゲート下の２次元電子ガス濃
度が変化して、トランジスタ動作を行なうことができ
る。
【０００７】ゲート下から電子走行層までの半導体層
（図６に示したＨＥＭＴの場合、ノンドープＩｎＡｌＡ
ｓ半導体層１０４からノンドープＩｎＰ半導体層１０７
までの半導体層）におけるｎ型不純物濃度が一定の場
合、ＨＥＭＴのしきい値電圧は、前記した半導体層の膜
厚の２乗に比例して変化することが知られている。この
ため、リセス溝１１２の深さをいかに精度よく形成する
かが、ＨＥＭＴの特性を向上させる上での最大のキーポ
イントとなる。そこで、図６に示したＨＥＭＴでは、ｎ
型ＩｎＧａＡｓ半導体層１０９及びｎ型ＩｎＡｌＡｓ半
導体層１０８を部分的にエッチングしてリセス溝１１２
を形成する工程で、ノンドープＩｎＰ半導体層１０７の
表面でエッチングの進行が停止するように、ノンドープ
ＩｎＰ半導体層１０７が挿入されている。図６に示した
ＨＥＭＴは、特願平４−２９０９１７に記載されてい
る。
（図６に示したＨＥＭＴの場合、ノンドープＩｎＡｌＡ
ｓ半導体層１０４からノンドープＩｎＰ半導体層１０７
までの半導体層）におけるｎ型不純物濃度が一定の場
合、ＨＥＭＴのしきい値電圧は、前記した半導体層の膜
厚の２乗に比例して変化することが知られている。この
ため、リセス溝１１２の深さをいかに精度よく形成する
かが、ＨＥＭＴの特性を向上させる上での最大のキーポ
イントとなる。そこで、図６に示したＨＥＭＴでは、ｎ
型ＩｎＧａＡｓ半導体層１０９及びｎ型ＩｎＡｌＡｓ半
導体層１０８を部分的にエッチングしてリセス溝１１２
を形成する工程で、ノンドープＩｎＰ半導体層１０７の
表面でエッチングの進行が停止するように、ノンドープ
ＩｎＰ半導体層１０７が挿入されている。図６に示した
ＨＥＭＴは、特願平４−２９０９１７に記載されてい
る。
【０００８】
【発明が解決しようとする課題】化合物半導体の結晶成
長には、通常、有機金属気相成長（ＭＯＣＶＤ）法及び
分子線エピタキシャル成長（ＭＢＥ）法が用いられる。
ただし、Ｐを含む結晶材料の成長が必要な場合には、一
般に、ＭＯＣＶＤ法が用いられることが多い。このＭＯ
ＣＶＤ法を用いて図６に示したＨＥＭＴを形成する場
合、ＭＯＣＶＤ法では成長温度が高温であるため、各工
程で反応炉内に付着した堆積物からＡｓの再蒸発が起こ
る。
長には、通常、有機金属気相成長（ＭＯＣＶＤ）法及び
分子線エピタキシャル成長（ＭＢＥ）法が用いられる。
ただし、Ｐを含む結晶材料の成長が必要な場合には、一
般に、ＭＯＣＶＤ法が用いられることが多い。このＭＯ
ＣＶＤ法を用いて図６に示したＨＥＭＴを形成する場
合、ＭＯＣＶＤ法では成長温度が高温であるため、各工
程で反応炉内に付着した堆積物からＡｓの再蒸発が起こ
る。
【０００９】ノンドープＩｎＰ半導体層１０７を形成す
るときには、原料ガスであるフォスフィンガスの流量を
数十〜数百ｓｃｃｍ（standard cubic centimeter/minu
te：１０００ｓｃｃｍ＝１ｓｌｍ）としてＩｎＰを成長
する。しかし、このとき、再蒸発したＡｓがＩｎＰに混
入する。つまり、リセスエッチストッパー層として形成
されたノンドープＩｎＰ半導体層１０７にＡｓが混入し
てしまう。
るときには、原料ガスであるフォスフィンガスの流量を
数十〜数百ｓｃｃｍ（standard cubic centimeter/minu
te：１０００ｓｃｃｍ＝１ｓｌｍ）としてＩｎＰを成長
する。しかし、このとき、再蒸発したＡｓがＩｎＰに混
入する。つまり、リセスエッチストッパー層として形成
されたノンドープＩｎＰ半導体層１０７にＡｓが混入し
てしまう。
【００１０】一方、ｎ型ＩｎＧａＡｓ半導体層１０９及
びｎ型ＩｎＡｌＡｓ半導体層１０８をエッチングしてリ
セス溝１１２を形成するために、Ａｓ系半導体に対する
エッチングレイトがＰ系半導体に対するエッチングレイ
トに比べて格段に速い選択性の高いエッチャントが用い
られる。しかし、前述したようにリセスエッチストッパ
ー層としてのノンドープＩｎＰ半導体層１０７にもＡｓ
が混入しているので、リセス溝１１２を形成する工程
で、エッチングがＩｎＰ半導体層１０７で停止しないと
いうことが多かった。ＩｎＰ層１０７のエッチング抜け
は通常、ピンホール状に起きる。
びｎ型ＩｎＡｌＡｓ半導体層１０８をエッチングしてリ
セス溝１１２を形成するために、Ａｓ系半導体に対する
エッチングレイトがＰ系半導体に対するエッチングレイ
トに比べて格段に速い選択性の高いエッチャントが用い
られる。しかし、前述したようにリセスエッチストッパ
ー層としてのノンドープＩｎＰ半導体層１０７にもＡｓ
が混入しているので、リセス溝１１２を形成する工程
で、エッチングがＩｎＰ半導体層１０７で停止しないと
いうことが多かった。ＩｎＰ層１０７のエッチング抜け
は通常、ピンホール状に起きる。
【００１１】このとき、ｎ型ＩｎＡｌＡｓ層１０５まで
エッチングされる場合がある。ｎ型ＩｎＡｌＡｓ層１０
５は電子供給層であり、この電子供給層がピンホール状
にエッチングされると、ピンホール近傍からは２次元電
子ガス層１１４に電子が供給されなくなる。つまり、２
次元電子ガス層１１４に供給される電子が減少するの
で、２次元電子ガス層１１４の抵抗値が大きくなる。こ
の結果、ＨＥＭＴのしきい値電圧が変化し、またＨＥＭ
Ｔの高周波特性も劣化して、所望のデバイス特性が得ら
れなくなる。
エッチングされる場合がある。ｎ型ＩｎＡｌＡｓ層１０
５は電子供給層であり、この電子供給層がピンホール状
にエッチングされると、ピンホール近傍からは２次元電
子ガス層１１４に電子が供給されなくなる。つまり、２
次元電子ガス層１１４に供給される電子が減少するの
で、２次元電子ガス層１１４の抵抗値が大きくなる。こ
の結果、ＨＥＭＴのしきい値電圧が変化し、またＨＥＭ
Ｔの高周波特性も劣化して、所望のデバイス特性が得ら
れなくなる。
【００１２】さらに、電子供給層のエッチングはエッチ
ング抜けが電子供給層に達した場合にのみ起こるので、
同一ウェハーに形成されたＨＥＭＴでもデバイス特性に
ばらつきが生じる。このように、リセスエッチストッパ
ー層を有する III−Ｖ族化合物半導体装置の従来の製造
方法では、半導体装置製造上の歩留りが低いという問題
があった。
ング抜けが電子供給層に達した場合にのみ起こるので、
同一ウェハーに形成されたＨＥＭＴでもデバイス特性に
ばらつきが生じる。このように、リセスエッチストッパ
ー層を有する III−Ｖ族化合物半導体装置の従来の製造
方法では、半導体装置製造上の歩留りが低いという問題
があった。
【００１３】本発明はこのような課題を解決するために
なされたものであり、その目的は、リセスエッチストッ
パー層を有する III−Ｖ族化合物半導体装置の歩留りを
向上させることにある。
なされたものであり、その目的は、リセスエッチストッ
パー層を有する III−Ｖ族化合物半導体装置の歩留りを
向上させることにある。
【００１４】
【課題を解決するための手段】このような目的を達成す
るために、本発明は、 III−Ｖ族化合物半導体基板上に
有機金属気相成長法によりＡｓを含む第１の原料ガスを
供給して第１の III−Ｖ族化合物半導体層を形成する第
１の工程と、第１の III−Ｖ族化合物半導体層上に有機
金属気相成長法によりＰを含むとともにＡｓを含まない
第２の原料ガスを供給して第２の III−Ｖ族化合物半導
体層を形成する第２の工程と、第２の III−Ｖ族化合物
半導体層上に有機金属気相成長法によりＡｓを含む第３
の原料ガスを供給して第３の III−Ｖ族化合物半導体層
を形成する第３の工程と、Ａｓを含む III−Ｖ族化合物
半導体を選択的にエッチングするエッチャントを用いて
第３の III−Ｖ族化合物半導体層を部分的にエッチング
して第２の III−Ｖ族化合物半導体層の表面を露出させ
る第４の工程とを備えた III−Ｖ族化合物半導体装置の
製造方法において、第１の III−Ｖ族化合物半導体層を
ＩｎＡｌＡｓ層とし、第２の III−Ｖ族化合物半導体層
をＩｎＰ層とし、第２の原料ガスをフォスフィンガスと
し、第４の工程で第２の III−Ｖ族化合物半導体層に発
生するピンホール状のエッチング抜け密度が３０００ｃ
ｍ-2以下となるように第２の工程で６１０℃から６７０
℃の温度範囲で第２の原料ガスの供給量を１ｓｌｍから
５ｓｌｍ（ｓｔａｎｄａｒｄ ｌｉｔｔｅｒ／ｍｉｎｕ
ｔｅ）に調節する。あるいは、第１の III−Ｖ族化合物
半導体層をＩｎＡｌＡｓ層とし、第２の III−Ｖ族化合
物半導体層をＩｎＧａＰ層又はＩｎＡｌＰ層とし、第２
の原料ガスをフォスフィンガスとし、第４の工程で第２
の III−Ｖ族化合物半導体層に発生するピンホール状の
エッチング抜け密度が３０００ｃｍ -2 以下となるように
第２の工程で６１０℃から６７０℃の温度範囲で第２の
原料ガスの供給量を１ｓｌｍから５ｓｌｍ（ｓｔａｎｄ
ａｒｄ ｌｉｔｔｅｒ／ｍｉｎｕｔｅ）に調節する。ま
た、 III−Ｖ族化合物半導体基板をＩｎＰ基板またはＧ
ａＡｓ基板とする。
るために、本発明は、 III−Ｖ族化合物半導体基板上に
有機金属気相成長法によりＡｓを含む第１の原料ガスを
供給して第１の III−Ｖ族化合物半導体層を形成する第
１の工程と、第１の III−Ｖ族化合物半導体層上に有機
金属気相成長法によりＰを含むとともにＡｓを含まない
第２の原料ガスを供給して第２の III−Ｖ族化合物半導
体層を形成する第２の工程と、第２の III−Ｖ族化合物
半導体層上に有機金属気相成長法によりＡｓを含む第３
の原料ガスを供給して第３の III−Ｖ族化合物半導体層
を形成する第３の工程と、Ａｓを含む III−Ｖ族化合物
半導体を選択的にエッチングするエッチャントを用いて
第３の III−Ｖ族化合物半導体層を部分的にエッチング
して第２の III−Ｖ族化合物半導体層の表面を露出させ
る第４の工程とを備えた III−Ｖ族化合物半導体装置の
製造方法において、第１の III−Ｖ族化合物半導体層を
ＩｎＡｌＡｓ層とし、第２の III−Ｖ族化合物半導体層
をＩｎＰ層とし、第２の原料ガスをフォスフィンガスと
し、第４の工程で第２の III−Ｖ族化合物半導体層に発
生するピンホール状のエッチング抜け密度が３０００ｃ
ｍ-2以下となるように第２の工程で６１０℃から６７０
℃の温度範囲で第２の原料ガスの供給量を１ｓｌｍから
５ｓｌｍ（ｓｔａｎｄａｒｄ ｌｉｔｔｅｒ／ｍｉｎｕ
ｔｅ）に調節する。あるいは、第１の III−Ｖ族化合物
半導体層をＩｎＡｌＡｓ層とし、第２の III−Ｖ族化合
物半導体層をＩｎＧａＰ層又はＩｎＡｌＰ層とし、第２
の原料ガスをフォスフィンガスとし、第４の工程で第２
の III−Ｖ族化合物半導体層に発生するピンホール状の
エッチング抜け密度が３０００ｃｍ -2 以下となるように
第２の工程で６１０℃から６７０℃の温度範囲で第２の
原料ガスの供給量を１ｓｌｍから５ｓｌｍ（ｓｔａｎｄ
ａｒｄ ｌｉｔｔｅｒ／ｍｉｎｕｔｅ）に調節する。ま
た、 III−Ｖ族化合物半導体基板をＩｎＰ基板またはＧ
ａＡｓ基板とする。
【００１５】第２の工程でも、反応炉内に付着した堆積
物からＡｓが蒸発する。しかし、このＡｓの蒸発量は温
度によって決定されるから、温度が一定であれば、雰囲
気中のＡｓ量は一定であると考えてよい。したがって、
Ｐを含むがＡｓを含まない第２の原料ガスの供給量を調
節することによって、雰囲気中のＰ／Ａｓの分圧比を制
御することができる。一方、第２の III−Ｖ族化合物半
導体成長時には、第２の原料ガスの分解によって生成し
たＰと蒸発したＡｓとが取り込まれる。したがって、第
２の原料ガスの供給量を増やして、Ｐ／Ａｓの分圧比を
増加させることによって、第２の III−Ｖ族化合物半導
体に混入するＡｓ量を低減させることができる。第２の
III−Ｖ族化合物半導体層に含まれるＡｓの量が減少す
れば、第４の工程で第３の III−Ｖ族化合物半導体層を
選択エッチングしても、第２の III−Ｖ族化合物半導体
層におけるエッチング抜けの発生を抑えることができ
る。そして、このエッチング抜けの発生を抑えられれ
ば、第２の III−Ｖ族化合物半導体層の下層に形成され
た半導体層へのエッチングの進行を抑制することができ
る。特に、第２の III−Ｖ族化合物半導体層のエッチン
グ抜け密度を３０００ｃｍ-2以下とすることによって、
デバイス特性のばらつきが許容範囲内の III−Ｖ族化合
物半導体装置を形成することができる。
物からＡｓが蒸発する。しかし、このＡｓの蒸発量は温
度によって決定されるから、温度が一定であれば、雰囲
気中のＡｓ量は一定であると考えてよい。したがって、
Ｐを含むがＡｓを含まない第２の原料ガスの供給量を調
節することによって、雰囲気中のＰ／Ａｓの分圧比を制
御することができる。一方、第２の III−Ｖ族化合物半
導体成長時には、第２の原料ガスの分解によって生成し
たＰと蒸発したＡｓとが取り込まれる。したがって、第
２の原料ガスの供給量を増やして、Ｐ／Ａｓの分圧比を
増加させることによって、第２の III−Ｖ族化合物半導
体に混入するＡｓ量を低減させることができる。第２の
III−Ｖ族化合物半導体層に含まれるＡｓの量が減少す
れば、第４の工程で第３の III−Ｖ族化合物半導体層を
選択エッチングしても、第２の III−Ｖ族化合物半導体
層におけるエッチング抜けの発生を抑えることができ
る。そして、このエッチング抜けの発生を抑えられれ
ば、第２の III−Ｖ族化合物半導体層の下層に形成され
た半導体層へのエッチングの進行を抑制することができ
る。特に、第２の III−Ｖ族化合物半導体層のエッチン
グ抜け密度を３０００ｃｍ-2以下とすることによって、
デバイス特性のばらつきが許容範囲内の III−Ｖ族化合
物半導体装置を形成することができる。
【００１６】
【発明の実施の形態】以下、本発明による III−Ｖ族化
合物半導体装置の製造方法を、リセスエッチストッパー
層を有するＨＥＭＴの製造方法を例にして詳細に説明す
る。図１及び図２は、このＨＥＭＴを製造する際の主要
な工程を示す断面図である。
合物半導体装置の製造方法を、リセスエッチストッパー
層を有するＨＥＭＴの製造方法を例にして詳細に説明す
る。図１及び図２は、このＨＥＭＴを製造する際の主要
な工程を示す断面図である。
【００１７】まず、ＩｎＰからなる半絶縁性基板（ III
−Ｖ族化合物半導体基板）１上に、ノンドープのＩｎＡ
ｌＡｓ半導体層（例えば、キャリア濃度１０15ｃｍ-3，
厚さ０．２μｍ）２、ノンドープのＩｎＧａＡｓ半導体
層（例えば、キャリア濃度１０15ｃｍ-3，厚さ０．０１
５μｍ）３、ノンドープのＩｎＡｌＡｓ半導体層（例え
ば、キャリア濃度１０15ｃｍ-3，厚さ０．００３μｍ）
４、ｎ型不純物をドーピングしたＩｎＡｌＡｓ半導体層
（例えば、キャリア濃度４．５×１０18ｃｍ-3，厚さ
０．０１４μｍ：第１の III−Ｖ族化合物半導体層）
５、ノンドープのＩｎＡｌＡｓ半導体層（例えば、キャ
リア濃度１０15ｃｍ-3，厚さ０．００５μｍ）６、ノン
ドープのＩｎＰ半導体層（例えば、キャリア濃度１０15
ｃｍ-3，厚さ０．００５μｍ：第２の III−Ｖ族化合物
半導体層）７、ｎ型不純物をドーピングしたＩｎＡｌＡ
ｓ半導体層（例えば、キャリア濃度１０15ｃｍ-3，厚さ
０．０２μｍ：第３の III−Ｖ族化合物半導体層）８及
びｎ型不純物をドーピングしたＩｎＧａＡｓ半導体層
（例えば、キャリア濃度１０15ｃｍ-3，厚さ０．０１μ
ｍ）９を順次に結晶成長させて積層する（図１（Ａ）参
照）。
−Ｖ族化合物半導体基板）１上に、ノンドープのＩｎＡ
ｌＡｓ半導体層（例えば、キャリア濃度１０15ｃｍ-3，
厚さ０．２μｍ）２、ノンドープのＩｎＧａＡｓ半導体
層（例えば、キャリア濃度１０15ｃｍ-3，厚さ０．０１
５μｍ）３、ノンドープのＩｎＡｌＡｓ半導体層（例え
ば、キャリア濃度１０15ｃｍ-3，厚さ０．００３μｍ）
４、ｎ型不純物をドーピングしたＩｎＡｌＡｓ半導体層
（例えば、キャリア濃度４．５×１０18ｃｍ-3，厚さ
０．０１４μｍ：第１の III−Ｖ族化合物半導体層）
５、ノンドープのＩｎＡｌＡｓ半導体層（例えば、キャ
リア濃度１０15ｃｍ-3，厚さ０．００５μｍ）６、ノン
ドープのＩｎＰ半導体層（例えば、キャリア濃度１０15
ｃｍ-3，厚さ０．００５μｍ：第２の III−Ｖ族化合物
半導体層）７、ｎ型不純物をドーピングしたＩｎＡｌＡ
ｓ半導体層（例えば、キャリア濃度１０15ｃｍ-3，厚さ
０．０２μｍ：第３の III−Ｖ族化合物半導体層）８及
びｎ型不純物をドーピングしたＩｎＧａＡｓ半導体層
（例えば、キャリア濃度１０15ｃｍ-3，厚さ０．０１μ
ｍ）９を順次に結晶成長させて積層する（図１（Ａ）参
照）。
【００１８】これらの各層は、ＭＯＣＶＤ法を用いて結
晶成長させる。成長温度は６１０〜６７０℃に設定され
る。III族の原料ガスには、トリメチルインジウム（Ｔ
ＭＩ）、トリエチルインジウム（ＴＥＩ）、トリメチル
アルミニウム（ＴＭＡ）、トリエチルアルミニウム（Ｔ
ＥＡ）、トリメチルガリウム（ＴＭＧ）、トリエチルガ
リウム（ＴＥＧ）の有機金属が用いられる。また、Ｖ族
の原料ガスには、アルシン（ＡｓＨ3 ）、フォスフィン
（ＰＨ3 ）の水素化物等が用いられる。
晶成長させる。成長温度は６１０〜６７０℃に設定され
る。III族の原料ガスには、トリメチルインジウム（Ｔ
ＭＩ）、トリエチルインジウム（ＴＥＩ）、トリメチル
アルミニウム（ＴＭＡ）、トリエチルアルミニウム（Ｔ
ＥＡ）、トリメチルガリウム（ＴＭＧ）、トリエチルガ
リウム（ＴＥＧ）の有機金属が用いられる。また、Ｖ族
の原料ガスには、アルシン（ＡｓＨ3 ）、フォスフィン
（ＰＨ3 ）の水素化物等が用いられる。
【００１９】特に、ｎ型ＩｎＡｌＡｓ半導体層５の原料
ガスとしては、トリメチルインジウム又はトリエチルイ
ンジウムと、トリメチルアルミニウム又はトリエチルア
ルミニウムと、第１の原料ガスであるアルシンとの混合
ガスが使用される。また、ノンドープＩｎＰ半導体層７
の原料ガスとしては、トリメチルインジウム又はトリエ
チルインジウムと、第２の原料ガスであるフォスフィン
との混合ガスが使用される。また、ｎ型ＩｎＡｌＡｓ半
導体層９の原料ガスとしては、トリメチルインジウム又
はトリエチルインジウムと、トリメチルアルミニウム又
はトリエチルアルミニウムと、第３の原料ガスであるア
ルシンとの混合ガスが使用される。
ガスとしては、トリメチルインジウム又はトリエチルイ
ンジウムと、トリメチルアルミニウム又はトリエチルア
ルミニウムと、第１の原料ガスであるアルシンとの混合
ガスが使用される。また、ノンドープＩｎＰ半導体層７
の原料ガスとしては、トリメチルインジウム又はトリエ
チルインジウムと、第２の原料ガスであるフォスフィン
との混合ガスが使用される。また、ｎ型ＩｎＡｌＡｓ半
導体層９の原料ガスとしては、トリメチルインジウム又
はトリエチルインジウムと、トリメチルアルミニウム又
はトリエチルアルミニウムと、第３の原料ガスであるア
ルシンとの混合ガスが使用される。
【００２０】図３は、ノンドープＩｎＰ半導体層７を結
晶成長するときの最適条件を示す図である。縦軸はフォ
スフィン流量を示しており、横軸は成長温度を示してい
る。直線Ａ、直線Ｂ及び曲線Ｃによって囲まれた斜線領
域が最適条件を示している。この最適条件を満たすよう
に、６１０〜６７０℃の温度範囲で、フォスフィン流量
を１〜５ｓｌｍとして、ノンドープＩｎＰ半導体層７を
結晶成長する。
晶成長するときの最適条件を示す図である。縦軸はフォ
スフィン流量を示しており、横軸は成長温度を示してい
る。直線Ａ、直線Ｂ及び曲線Ｃによって囲まれた斜線領
域が最適条件を示している。この最適条件を満たすよう
に、６１０〜６７０℃の温度範囲で、フォスフィン流量
を１〜５ｓｌｍとして、ノンドープＩｎＰ半導体層７を
結晶成長する。
【００２１】次に、図１（Ａ）に示した工程に引き続
き、最上層のｎ型ＩｎＧａＡｓ半導体層９上に、２個の
オーミック電極１０及び１１を離間して形成する（図１
（Ｂ）参照）。各オーミック電極１０及び１１はＴｉ／
Ｐｔ／Ａｕを蒸着した後、リフトオフして形成する。
き、最上層のｎ型ＩｎＧａＡｓ半導体層９上に、２個の
オーミック電極１０及び１１を離間して形成する（図１
（Ｂ）参照）。各オーミック電極１０及び１１はＴｉ／
Ｐｔ／Ａｕを蒸着した後、リフトオフして形成する。
【００２２】次に、２個のオーミック電極１０及び１１
に挟まれた領域にあるｎ型ＩｎＧａＡｓ半導体層９及び
ｎ型ＩｎＡｌＡｓ半導体層８を、選択的に順次ウエット
エッチングして、ノンドープＩｎＰ半導体層７の表面を
部分的に露出させる。こうしてリセス溝１２を形成する
（図２（Ａ）参照）。ここではエッチャントとして、Ａ
ｓ系半導体に対するエッチングレイトがＰ系半導体に対
するエッチングレイトに比べて格段に速い、選択性の高
いエッチャントが用いられる。例えば、硫酸系又はクエ
ン酸系のエッチャントを使用することができる。
に挟まれた領域にあるｎ型ＩｎＧａＡｓ半導体層９及び
ｎ型ＩｎＡｌＡｓ半導体層８を、選択的に順次ウエット
エッチングして、ノンドープＩｎＰ半導体層７の表面を
部分的に露出させる。こうしてリセス溝１２を形成する
（図２（Ａ）参照）。ここではエッチャントとして、Ａ
ｓ系半導体に対するエッチングレイトがＰ系半導体に対
するエッチングレイトに比べて格段に速い、選択性の高
いエッチャントが用いられる。例えば、硫酸系又はクエ
ン酸系のエッチャントを使用することができる。
【００２３】次に、露出したノンドープＩｎＰ半導体層
７の表面上にショットキー電極１３を形成する（図２
（Ｂ）参照）。このショットキー電極１３はＷＳｉＮ／
Ｔｉ／Ｐｔ／Ａｕを蒸着した後、リフトオフして形成す
る。このようにしてＨＥＭＴが完成する。
７の表面上にショットキー電極１３を形成する（図２
（Ｂ）参照）。このショットキー電極１３はＷＳｉＮ／
Ｔｉ／Ｐｔ／Ａｕを蒸着した後、リフトオフして形成す
る。このようにしてＨＥＭＴが完成する。
【００２４】図２（Ｂ）に示した層構成にあっても、ノ
ンドープＩｎＡｌＡｓ半導体層２はバッファ層、ノンド
ープＩｎＧａＡｓ半導体層３は電子走行層、ノンドープ
ＩｎＡｌＡｓ半導体層４及び６はｎ型ＩｎＡｌＡｓ半導
体層５の成長に際して選択不純物ドーピングをより効果
的に行なうためのスペーサー層、当該ｎ型ＩｎＡｌＡｓ
半導体層５は電子供給層、ノンドープＩｎＰ半導体層７
はリセスエッチストッパー層、ｎ型ＩｎＡｌＡｓ半導体
層８及びｎ型ＩｎＧａＡｓ半導体層９は抵抗低減層とし
てそれぞれに作用する。また、各オーミック電極１０及
び１１はそれぞれソース電極及びドレイン電極となり、
ショットキー電極１３はゲート電極となる。
ンドープＩｎＡｌＡｓ半導体層２はバッファ層、ノンド
ープＩｎＧａＡｓ半導体層３は電子走行層、ノンドープ
ＩｎＡｌＡｓ半導体層４及び６はｎ型ＩｎＡｌＡｓ半導
体層５の成長に際して選択不純物ドーピングをより効果
的に行なうためのスペーサー層、当該ｎ型ＩｎＡｌＡｓ
半導体層５は電子供給層、ノンドープＩｎＰ半導体層７
はリセスエッチストッパー層、ｎ型ＩｎＡｌＡｓ半導体
層８及びｎ型ＩｎＧａＡｓ半導体層９は抵抗低減層とし
てそれぞれに作用する。また、各オーミック電極１０及
び１１はそれぞれソース電極及びドレイン電極となり、
ショットキー電極１３はゲート電極となる。
【００２５】また、ノンドープＩｎＧａＡｓ半導体層３
とノンドープＩｎＡｌＡｓ半導体層４とのヘテロ界面に
は、２次元電子ガス層１４が形成される。したがって、
ソース電極１０とドレイン電極１１との間に電圧を印加
すると、２次元電子ガス層１４を通して電流が流れる。
そして、ゲート電極１２に電圧を印加することにより、
ゲート下の２次元電子ガス濃度が変化して、トランジス
タ動作を行なうことができる。
とノンドープＩｎＡｌＡｓ半導体層４とのヘテロ界面に
は、２次元電子ガス層１４が形成される。したがって、
ソース電極１０とドレイン電極１１との間に電圧を印加
すると、２次元電子ガス層１４を通して電流が流れる。
そして、ゲート電極１２に電圧を印加することにより、
ゲート下の２次元電子ガス濃度が変化して、トランジス
タ動作を行なうことができる。
【００２６】次に、リセスエッチストッパー層として作
用するノンドープＩｎＰ半導体層７について、さらに説
明する。図３に示した最適条件を満たすようにＩｎＰ半
導体層７を形成することによって、このＩｎＰ半導体層
７のリセスエッチストッパー層としての性能は著しく向
上する。このことを以下の実験結果で示す。
用するノンドープＩｎＰ半導体層７について、さらに説
明する。図３に示した最適条件を満たすようにＩｎＰ半
導体層７を形成することによって、このＩｎＰ半導体層
７のリセスエッチストッパー層としての性能は著しく向
上する。このことを以下の実験結果で示す。
【００２７】まず、フォスフィン流量を０．２〜５ｓｌ
ｍの範囲で変化させ、各フォスフィン流量で成長したＩ
ｎＰ半導体層７を有するＨＥＭＴを形成した。成長温度
は６１０℃である。各ＩｎＰ半導体層７のエッチストッ
パーとしての性能評価は、次のようにして行われた。ま
ず、クエン酸系のエッチャントを用いてｎ型ＩｎＧａＡ
ｓ半導体層９及びｎ型ＩｎＡｌＡｓ層８を除去する。引
き続き、同エッチャントを用いて更に２分間、ＩｎＰ半
導体層７のエッチングを行う。そして、エッチング後の
ＩｎＰ半導体層７の表面を顕微鏡で観察して、ピンホー
ル状のエッチング抜け密度を観測した。
ｍの範囲で変化させ、各フォスフィン流量で成長したＩ
ｎＰ半導体層７を有するＨＥＭＴを形成した。成長温度
は６１０℃である。各ＩｎＰ半導体層７のエッチストッ
パーとしての性能評価は、次のようにして行われた。ま
ず、クエン酸系のエッチャントを用いてｎ型ＩｎＧａＡ
ｓ半導体層９及びｎ型ＩｎＡｌＡｓ層８を除去する。引
き続き、同エッチャントを用いて更に２分間、ＩｎＰ半
導体層７のエッチングを行う。そして、エッチング後の
ＩｎＰ半導体層７の表面を顕微鏡で観察して、ピンホー
ル状のエッチング抜け密度を観測した。
【００２８】図４は、このときのフォスフィン流量とエ
ッチング抜け密度との関係を示す図である。縦軸はエッ
チング抜け密度であり、横軸はフォスフィン流量であ
る。フォスフィン流量を増大させると、急激にエッチン
グ抜け密度が低減していくことがわかる。具体的には、
フォスフィン流量１ｓｌｍでのエッチング抜け密度は３
０００ｃｍ-2程度であり、さらに流量を増加させると、
エッチング抜け密度は６００ｃｍ-2まで低減した。Ｉｎ
Ｐ基板のエッチピット密度（ＥＤＰ）が１００００ｃｍ
-2程度であることから考えても、フォスフィン流量１ｓ
ｌｍのエッチング抜け密度の値は実用上問題ないレベル
であるといえる。
ッチング抜け密度との関係を示す図である。縦軸はエッ
チング抜け密度であり、横軸はフォスフィン流量であ
る。フォスフィン流量を増大させると、急激にエッチン
グ抜け密度が低減していくことがわかる。具体的には、
フォスフィン流量１ｓｌｍでのエッチング抜け密度は３
０００ｃｍ-2程度であり、さらに流量を増加させると、
エッチング抜け密度は６００ｃｍ-2まで低減した。Ｉｎ
Ｐ基板のエッチピット密度（ＥＤＰ）が１００００ｃｍ
-2程度であることから考えても、フォスフィン流量１ｓ
ｌｍのエッチング抜け密度の値は実用上問題ないレベル
であるといえる。
【００２９】従来、ＩｎＰ半導体層７の成長時に供給さ
れていたフォスフィン流量は数十〜数百ｓｃｃｍであっ
た。このフォスフィン流量を従来より増大させて１ｓｌ
ｍ以上にすることによって、ＩｎＰ半導体層７のリセス
エッチストッパー層としての性能を格段に向上させるこ
とができる。
れていたフォスフィン流量は数十〜数百ｓｃｃｍであっ
た。このフォスフィン流量を従来より増大させて１ｓｌ
ｍ以上にすることによって、ＩｎＰ半導体層７のリセス
エッチストッパー層としての性能を格段に向上させるこ
とができる。
【００３０】フォスフィン流量を増大させるとエッチン
グ抜け密度が低減するのは、次のような理由からであ
る。Ａｓの蒸発量は成長温度によって決定されるから、
成長温度が一定であれば、雰囲気中のＡｓ量は一定であ
ると考えてよい。したがって、フォスフィン流量を増大
させることによって、雰囲気中のＰ／Ａｓの分圧比が高
くなる。一方、ＩｎＰ成長時には、フォスフィンの分解
によって生成したＰと蒸発したＡｓとが取り込まれる。
このため、フォスフィン流量を増やして、Ｐ／Ａｓの分
圧比が高くなれば、ＩｎＰ半導体層７に混入するＡｓ量
が減少する。ＩｎＰ半導体層７に含まれるＡｓの量が減
少すれば、Ａｓ系半導体を選択的にエッチングするエッ
チャントでエッチングしても、ＩｎＰ半導体層７がエッ
チングされる密度を抑えることができるのである。
グ抜け密度が低減するのは、次のような理由からであ
る。Ａｓの蒸発量は成長温度によって決定されるから、
成長温度が一定であれば、雰囲気中のＡｓ量は一定であ
ると考えてよい。したがって、フォスフィン流量を増大
させることによって、雰囲気中のＰ／Ａｓの分圧比が高
くなる。一方、ＩｎＰ成長時には、フォスフィンの分解
によって生成したＰと蒸発したＡｓとが取り込まれる。
このため、フォスフィン流量を増やして、Ｐ／Ａｓの分
圧比が高くなれば、ＩｎＰ半導体層７に混入するＡｓ量
が減少する。ＩｎＰ半導体層７に含まれるＡｓの量が減
少すれば、Ａｓ系半導体を選択的にエッチングするエッ
チャントでエッチングしても、ＩｎＰ半導体層７がエッ
チングされる密度を抑えることができるのである。
【００３１】次に、成長温度を１０℃きざみで上昇さ
せ、各成長温度で成長したＩｎＰ半導体層７に対して、
上記と同様の評価を実施した。図３に示した曲線ｃは、
各成長温度で成長したＩｎＰ半導体層７に発生したピン
ホール状のエッチング抜け密度が３０００ｃｍ-2程度と
なるフォスフィン流量を示している。この曲線ｃから、
成長温度の上昇にともなって、エッチング抜け密度が３
０００ｃｍ-2程度となるフォスフィン流量が増加してい
ることがわかる。また、成長温度が６７０℃では、エッ
チング抜け密度を３０００ｃｍ-2程度とするために、フ
ォスフィン流量を５ｓｌｍとする必要がある。
せ、各成長温度で成長したＩｎＰ半導体層７に対して、
上記と同様の評価を実施した。図３に示した曲線ｃは、
各成長温度で成長したＩｎＰ半導体層７に発生したピン
ホール状のエッチング抜け密度が３０００ｃｍ-2程度と
なるフォスフィン流量を示している。この曲線ｃから、
成長温度の上昇にともなって、エッチング抜け密度が３
０００ｃｍ-2程度となるフォスフィン流量が増加してい
ることがわかる。また、成長温度が６７０℃では、エッ
チング抜け密度を３０００ｃｍ-2程度とするために、フ
ォスフィン流量を５ｓｌｍとする必要がある。
【００３２】成長温度が上昇すると、反応炉内の堆積物
から蒸発するＡｓ量が増加する。このため、Ｐ／Ａｓの
分圧比を一定に保つためには、フォスフィン流量を増加
させる必要があるのである。しかし、成長温度が６１０
〜６７０℃の範囲では、フォスフィン流量を曲線ｃで示
される流量よりも多くすることによって、エッチング抜
け密度を３０００ｃｍ-2以下することができる。
から蒸発するＡｓ量が増加する。このため、Ｐ／Ａｓの
分圧比を一定に保つためには、フォスフィン流量を増加
させる必要があるのである。しかし、成長温度が６１０
〜６７０℃の範囲では、フォスフィン流量を曲線ｃで示
される流量よりも多くすることによって、エッチング抜
け密度を３０００ｃｍ-2以下することができる。
【００３３】次に、各成長温度で成長したＩｎＰ半導体
層７を有するＨＥＭＴに対して、ホール測定を実施し
た。６１０〜６７０℃の成長では、移動度は９０００ｃ
ｍ2 Ｖ-1ｓ-1程度（シートキャリア濃度が約２×１０12
ｃｍ-2での値）で、ほぼ一定であった。しかし、６７０
℃以上の成長では、移動度が急激に減少した。この理由
は、成長温度の高温化によって、成長した層構造界面で
の相互拡散が起こり、ヘテロ界面の急峻性が劣化したか
らだと考えられる。また、電子供給層であるｎ型ＩｎＡ
ｌＡｓ半導体層５の不純物が、高温成長によって電子走
行層であるノンドープＩｎＧａＡｓ半導体層３まで拡散
した可能性もある。いずれにせよ、６７０℃以上の成長
では移動度が急激に減少するため、ＨＥＭＴのような高
速動作が要求されるデバイスの成長には適さない。
層７を有するＨＥＭＴに対して、ホール測定を実施し
た。６１０〜６７０℃の成長では、移動度は９０００ｃ
ｍ2 Ｖ-1ｓ-1程度（シートキャリア濃度が約２×１０12
ｃｍ-2での値）で、ほぼ一定であった。しかし、６７０
℃以上の成長では、移動度が急激に減少した。この理由
は、成長温度の高温化によって、成長した層構造界面で
の相互拡散が起こり、ヘテロ界面の急峻性が劣化したか
らだと考えられる。また、電子供給層であるｎ型ＩｎＡ
ｌＡｓ半導体層５の不純物が、高温成長によって電子走
行層であるノンドープＩｎＧａＡｓ半導体層３まで拡散
した可能性もある。いずれにせよ、６７０℃以上の成長
では移動度が急激に減少するため、ＨＥＭＴのような高
速動作が要求されるデバイスの成長には適さない。
【００３４】一方、６１０℃以下の成長温度で図２
（Ｂ）に示したＨＥＭＴを形成すると、ＩｎＡｌＡｓ結
晶が３次元成長してしまう。これは、ＩｎＡｌＡｓ結晶
が III族結晶として表面での拡散長が短いＡｌを含むた
めに起こる。実際に、６１０℃以下で成長したＩｎＡｌ
Ａｓ結晶の表面を原子間力顕微鏡で観察すると、その表
面には１０ｎｍ以上の凹凸が観察された。６１０℃以下
でＩｎＡｌＡｓ半導体層６を成長した場合には、このよ
うな表面上にＩｎＰ結晶を成長して、ＩｎＰ半導体層７
を形成することになる。
（Ｂ）に示したＨＥＭＴを形成すると、ＩｎＡｌＡｓ結
晶が３次元成長してしまう。これは、ＩｎＡｌＡｓ結晶
が III族結晶として表面での拡散長が短いＡｌを含むた
めに起こる。実際に、６１０℃以下で成長したＩｎＡｌ
Ａｓ結晶の表面を原子間力顕微鏡で観察すると、その表
面には１０ｎｍ以上の凹凸が観察された。６１０℃以下
でＩｎＡｌＡｓ半導体層６を成長した場合には、このよ
うな表面上にＩｎＰ結晶を成長して、ＩｎＰ半導体層７
を形成することになる。
【００３５】しかし、ＩｎＰ半導体層７はリセスエッチ
ストッパー層であるから、ＨＥＭＴを高速動作させるた
めに５ｎｍ程度の膜厚で設計される。また、ＩｎＰ成長
の場合には、表面での原子の拡散長がＩｎＡｌＡｓと比
較して大きい。このことから、ＩｎＡｌＡｓの突起物を
ＩｎＰ半導体層７が完全に被覆できない状態や、ＩｎＰ
半導体層７の膜厚が面内で分布してしまう状態が発生す
る。したがって、６１０℃以下で成長すると、ＩｎＰ半
導体層７のリセスエッチストッパー層としての性能が低
下したり、所望のトランジスター特性を得ることができ
ない等の問題が起こる。
ストッパー層であるから、ＨＥＭＴを高速動作させるた
めに５ｎｍ程度の膜厚で設計される。また、ＩｎＰ成長
の場合には、表面での原子の拡散長がＩｎＡｌＡｓと比
較して大きい。このことから、ＩｎＡｌＡｓの突起物を
ＩｎＰ半導体層７が完全に被覆できない状態や、ＩｎＰ
半導体層７の膜厚が面内で分布してしまう状態が発生す
る。したがって、６１０℃以下で成長すると、ＩｎＰ半
導体層７のリセスエッチストッパー層としての性能が低
下したり、所望のトランジスター特性を得ることができ
ない等の問題が起こる。
【００３６】以上説明したように、成長温度を６１０〜
６７０℃とすることによって、トランジスター特性の劣
化を防止することができるとともに、所望のトランジス
ター特性を得ることができる。
６７０℃とすることによって、トランジスター特性の劣
化を防止することができるとともに、所望のトランジス
ター特性を得ることができる。
【００３７】前記したように、６７０℃でリセスエッチ
ストッパー層として十分な性能をもつＩｎＰ半導体層７
を成長するには、５ｓｌｍ以上のフォスフィン流量が必
要であった。これに対して、本実施の形態の検討を行う
ために用いたＭＯＣＶＤ装置の最適水素キャリアガス流
量は、１８ｓｌｍであった。また、水素キャリアガス流
量は、一般的に、１０〜５０ｓｌｍ程度の流量範囲内で
膜厚及び組成の均一性が最適となる条件に設定されてい
る。
ストッパー層として十分な性能をもつＩｎＰ半導体層７
を成長するには、５ｓｌｍ以上のフォスフィン流量が必
要であった。これに対して、本実施の形態の検討を行う
ために用いたＭＯＣＶＤ装置の最適水素キャリアガス流
量は、１８ｓｌｍであった。また、水素キャリアガス流
量は、一般的に、１０〜５０ｓｌｍ程度の流量範囲内で
膜厚及び組成の均一性が最適となる条件に設定されてい
る。
【００３８】したがって、あまり多量のフォスフィンを
供給することは、キャリアガス自体を変化させ、均一性
の最適条件を変える可能性があり、望ましくない。実際
に、図２（Ｂ）に示したＨＥＭＴの場合には、６ｓｌｍ
以上のフォスフィン流量で影響がみられた。以上のこと
から、実用的なフォスフィン流量も１〜５ｓｌｍ程度と
考えられる。
供給することは、キャリアガス自体を変化させ、均一性
の最適条件を変える可能性があり、望ましくない。実際
に、図２（Ｂ）に示したＨＥＭＴの場合には、６ｓｌｍ
以上のフォスフィン流量で影響がみられた。以上のこと
から、実用的なフォスフィン流量も１〜５ｓｌｍ程度と
考えられる。
【００３９】次に、フォスフィン流量を１〜５ｓｌｍの
範囲で変化させ、各フォスフィン流量で成長したＩｎＰ
半導体層７を有するＨＥＭＴを形成し、ゲート加工を行
ってトランジスター特性を評価した。成長温度は６５０
℃である。図５は、このときのフォスフィン流量としき
い値電圧の分布との関係を示す図である。縦軸はしきい
値電圧であり、横軸はフォスフィン流量である。なお、
設計しきい値電圧は−０．５Ｖである。
範囲で変化させ、各フォスフィン流量で成長したＩｎＰ
半導体層７を有するＨＥＭＴを形成し、ゲート加工を行
ってトランジスター特性を評価した。成長温度は６５０
℃である。図５は、このときのフォスフィン流量としき
い値電圧の分布との関係を示す図である。縦軸はしきい
値電圧であり、横軸はフォスフィン流量である。なお、
設計しきい値電圧は−０．５Ｖである。
【００４０】図３によれば、ピンホール状のエッチング
抜け密度が３０００ｃｍ-2以下となるフォスフィン流量
は、３ｓｌｍ付近である。このフォスフィン流量は、図
５においてしきい値の分布が急激に少なくなる流量と一
致している。これにより、リセスエッチストッパー層と
して作用するＩｎＰ半導体層７のエッチング抜け密度を
３０００ｃｍ-2以下にすることによって、設計通りのト
ランジスター特性をもつＨＥＭＴを形成できることがわ
かる。したがって、図３に示した最適条件を満たしてＩ
ｎＰ半導体層７を形成することによって、このＩｎＰ半
導体層７のリセスエッチストッパー層としての性能が飛
躍的に向上するので、製造上の歩留まりを向上させるこ
とができる。
抜け密度が３０００ｃｍ-2以下となるフォスフィン流量
は、３ｓｌｍ付近である。このフォスフィン流量は、図
５においてしきい値の分布が急激に少なくなる流量と一
致している。これにより、リセスエッチストッパー層と
して作用するＩｎＰ半導体層７のエッチング抜け密度を
３０００ｃｍ-2以下にすることによって、設計通りのト
ランジスター特性をもつＨＥＭＴを形成できることがわ
かる。したがって、図３に示した最適条件を満たしてＩ
ｎＰ半導体層７を形成することによって、このＩｎＰ半
導体層７のリセスエッチストッパー層としての性能が飛
躍的に向上するので、製造上の歩留まりを向上させるこ
とができる。
【００４１】なお、ここではリセスエッチストッパー層
をＩｎＰで形成した場合について説明したが、他の III
−Ｖ族化合物半導体、例えばＩｎＧａＰ及びＩｎＡｌＰ
をエッチング抜け密度が３０００ｃｍ-2以下となるよう
に成長すれば、これらはリセスエッチストッパー層とし
てＩｎＰと同等の効果を奏す。また、図２（Ｂ）に示し
たＨＥＭＴはＩｎＰ基板１上に成長したが、ＧａＡｓ基
板上に成長した場合も同様である。また、本実施の形態
では、ＩｎＰ半導体層７をリセスエッチング時のストッ
パー層として用いているが、他の目的で行われるエッチ
ングのストッパーとして用いることもできることはいう
までもない。
をＩｎＰで形成した場合について説明したが、他の III
−Ｖ族化合物半導体、例えばＩｎＧａＰ及びＩｎＡｌＰ
をエッチング抜け密度が３０００ｃｍ-2以下となるよう
に成長すれば、これらはリセスエッチストッパー層とし
てＩｎＰと同等の効果を奏す。また、図２（Ｂ）に示し
たＨＥＭＴはＩｎＰ基板１上に成長したが、ＧａＡｓ基
板上に成長した場合も同様である。また、本実施の形態
では、ＩｎＰ半導体層７をリセスエッチング時のストッ
パー層として用いているが、他の目的で行われるエッチ
ングのストッパーとして用いることもできることはいう
までもない。
【００４２】ところで、リセスエッチング時のＩｎＰ半
導体層７の選択比の低下は、ＩｎＰ成長時のＡｓの混入
によって起こることは先に述べた通りである。一方、反
応炉内に付着した堆積物からのＡｓの離脱は、反応炉内
の温度が６００℃以上になったときに顕著になる。した
がって、ＩｎＰ半導体層７中へのＡｓの混入を抑制する
ためには、成長温度を低温化することも効果的だと考え
られる。しかしながら、ＭＯＣＶＤ法では有機金属ガス
を III族の原料ガスとして用いているため、高純度結晶
を成長するためには高温成長が不可欠である。また、特
に、ＩｎＡｌＡｓ結晶は低温では３次元成長してしま
う。このため、成長温度を低温化すると、前述したよう
に、ＩｎＰ半導体層７のリセスエッチストッパー層とし
ての性能が低下したり、所望の半導体特性を得ることが
できない等の問題が起こる。
導体層７の選択比の低下は、ＩｎＰ成長時のＡｓの混入
によって起こることは先に述べた通りである。一方、反
応炉内に付着した堆積物からのＡｓの離脱は、反応炉内
の温度が６００℃以上になったときに顕著になる。した
がって、ＩｎＰ半導体層７中へのＡｓの混入を抑制する
ためには、成長温度を低温化することも効果的だと考え
られる。しかしながら、ＭＯＣＶＤ法では有機金属ガス
を III族の原料ガスとして用いているため、高純度結晶
を成長するためには高温成長が不可欠である。また、特
に、ＩｎＡｌＡｓ結晶は低温では３次元成長してしま
う。このため、成長温度を低温化すると、前述したよう
に、ＩｎＰ半導体層７のリセスエッチストッパー層とし
ての性能が低下したり、所望の半導体特性を得ることが
できない等の問題が起こる。
【００４３】また、ＩｎＡｌＡｓ結晶を６１０℃以上の
高温で成長し、一旦、成長温度をＡｓの蒸発が起こらな
い程度まで下げてからＩｎＰ結晶成長を行い、再び、温
度を上げてＩｎＡｌＡｓ結晶を成長する方法も考えられ
る。しかしながら、ＭＯＣＶＤ法で基板温度を変化、安
定させるには、最低でも数分〜十数分程度の時間がかか
る。そして、この間、成長結晶の表面を保護するため
に、Ｖ族原料ガスを供給し続ける必要がある。
高温で成長し、一旦、成長温度をＡｓの蒸発が起こらな
い程度まで下げてからＩｎＰ結晶成長を行い、再び、温
度を上げてＩｎＡｌＡｓ結晶を成長する方法も考えられ
る。しかしながら、ＭＯＣＶＤ法で基板温度を変化、安
定させるには、最低でも数分〜十数分程度の時間がかか
る。そして、この間、成長結晶の表面を保護するため
に、Ｖ族原料ガスを供給し続ける必要がある。
【００４４】しかし、Ｖ族原料ガスであるアルシンやフ
ォスフィン中にも微量の不純物が混入している。このた
め、長時間の成長中断によって、成長表面に不純物が吸
着する恐れがある。また、成長中断の間には成長表面か
ら III族原子の蒸発が起こるため、表面状態が経時変化
する。これらの現象を制御することは困難であり、成長
中断を用いる方法で再現性よく所望の特性の半導体装置
を製造することは難しい。
ォスフィン中にも微量の不純物が混入している。このた
め、長時間の成長中断によって、成長表面に不純物が吸
着する恐れがある。また、成長中断の間には成長表面か
ら III族原子の蒸発が起こるため、表面状態が経時変化
する。これらの現象を制御することは困難であり、成長
中断を用いる方法で再現性よく所望の特性の半導体装置
を製造することは難しい。
【００４５】これに対して、本実施の形態では、成長温
度を６１０〜６７０℃の高温に設定することができ、し
かも成長中断をする必要がないので、上記の問題は発生
しない。したがって、本実施の形態によれば、上記の方
法を使用するよりも、半導体装置製造上の歩留まりを高
めることができる。
度を６１０〜６７０℃の高温に設定することができ、し
かも成長中断をする必要がないので、上記の問題は発生
しない。したがって、本実施の形態によれば、上記の方
法を使用するよりも、半導体装置製造上の歩留まりを高
めることができる。
【００４６】
【発明の効果】以上説明したように、本発明では、第３
の III−Ｖ族化合物半導体層をエッチングする工程で、
第２の III−Ｖ族化合物半導体層のエッチング抜け密度
が３０００ｃｍ-2以下となるように、６１０℃から６７
０℃の温度範囲でフォスフィンガスの供給量を１ｓｌｍ
から５ｓｌｍ（ｓｔａｎｄａｒｄ ｌｉｔｔｅｒ／ｍｉ
ｎｕｔｅ）に調節して第２の III−Ｖ族化合物半導体層
を形成する。これによって、ウェットエッチング技術の
安定化を図ることができるので、所望のデバイス特性を
もつ III−Ｖ族化合物半導体装置を再現性よく製造する
ことができる。つまり、本発明によれば、設計通りの I
II−Ｖ族化合物半導体装置を歩留りよく製造することが
できる。
の III−Ｖ族化合物半導体層をエッチングする工程で、
第２の III−Ｖ族化合物半導体層のエッチング抜け密度
が３０００ｃｍ-2以下となるように、６１０℃から６７
０℃の温度範囲でフォスフィンガスの供給量を１ｓｌｍ
から５ｓｌｍ（ｓｔａｎｄａｒｄ ｌｉｔｔｅｒ／ｍｉ
ｎｕｔｅ）に調節して第２の III−Ｖ族化合物半導体層
を形成する。これによって、ウェットエッチング技術の
安定化を図ることができるので、所望のデバイス特性を
もつ III−Ｖ族化合物半導体装置を再現性よく製造する
ことができる。つまり、本発明によれば、設計通りの I
II−Ｖ族化合物半導体装置を歩留りよく製造することが
できる。
【図１】 リセスエッチストッパー層を有するＨＥＭＴ
を製造する際の主要な工程を示す断面図である。
を製造する際の主要な工程を示す断面図である。
【図２】 図１に引き続く工程を示す断面図である。
【図３】 ノンドープＩｎＰ半導体層を結晶成長すると
きの最適条件を示す図である。
きの最適条件を示す図である。
【図４】 異なるフォスフィン流量で成長したノンドー
プＩｎＰ半導体層をエッチングしたときのフォスフィン
流量とエッチング抜け密度との関係を示す図である。
プＩｎＰ半導体層をエッチングしたときのフォスフィン
流量とエッチング抜け密度との関係を示す図である。
【図５】 異なるフォスフィン流量で成長したノンドー
プＩｎＰ半導体層を有するＨＥＭＴのフォスフィン流量
としきい値電圧の分布との関係を示す図である。
プＩｎＰ半導体層を有するＨＥＭＴのフォスフィン流量
としきい値電圧の分布との関係を示す図である。
【図６】 リセスエッチストッパー層を有するＨＥＭＴ
の基本的な構成を示す断面図である。
の基本的な構成を示す断面図である。
１…ＩｎＰからなる半絶縁性基板、２…ノンドープのＩ
ｎＡｌＡｓ半導体層、３…ノンドープのＩｎＧａＡｓ半
導体層、４…ノンドープのＩｎＡｌＡｓ半導体層、５…
ｎ型の不純物をドーピングしたＩｎＡｌＡｓ半導体層、
６…ノンドープのＩｎＡｌＡｓ半導体層、７…ノンドー
プのＩｎＰ半導体層、８…ｎ型の不純物をドーピングし
たＩｎＡｌＡｓ半導体層、９…ｎ型の不純物をドーピン
グしたＩｎＧａＡｓ半導体層、１０，１１…オーミック
電極、１２…リセス溝、１３…ショットキー電極、１４
…２次元電子ガス層。
ｎＡｌＡｓ半導体層、３…ノンドープのＩｎＧａＡｓ半
導体層、４…ノンドープのＩｎＡｌＡｓ半導体層、５…
ｎ型の不純物をドーピングしたＩｎＡｌＡｓ半導体層、
６…ノンドープのＩｎＡｌＡｓ半導体層、７…ノンドー
プのＩｎＰ半導体層、８…ｎ型の不純物をドーピングし
たＩｎＡｌＡｓ半導体層、９…ｎ型の不純物をドーピン
グしたＩｎＧａＡｓ半導体層、１０，１１…オーミック
電極、１２…リセス溝、１３…ショットキー電極、１４
…２次元電子ガス層。
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 榎木 孝知
東京都新宿区西新宿三丁目19番２号 日
本電信電話株式会社内
(56)参考文献 特開 平６−120258（ＪＰ，Ａ)
特開 平５−160161（ＪＰ，Ａ)
特開 平７−38091（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 21/338
H01L 29/778
H01L 29/812
H01L 21/205
Claims (3)
- 【請求項１】 III−Ｖ族化合物半導体基板上に有機金
属気相成長法によりＡｓを含む第１の原料ガスを供給し
て第１の III−Ｖ族化合物半導体層を形成する第１の工
程と、 前記第１の III−Ｖ族化合物半導体層上に有機金属気相
成長法によりＰを含むとともにＡｓを含まない第２の原
料ガスを供給して第２の III−Ｖ族化合物半導体層を形
成する第２の工程と、 前記第２の III−Ｖ族化合物半導体層上に有機金属気相
成長法によりＡｓを含む第３の原料ガスを供給して第３
の III−Ｖ族化合物半導体層を形成する第３の工程と、 Ａｓを含む III−Ｖ族化合物半導体を選択的にエッチン
グするエッチャントを用いて前記第３の III−Ｖ族化合
物半導体層を部分的にエッチングして前記第２の III−
Ｖ族化合物半導体層の表面を露出させる第４の工程とを
備えた III−Ｖ族化合物半導体装置の製造方法におい
て、前記第１の III−Ｖ族化合物半導体層をＩｎＡｌＡｓ層
とし、 前記第２の III−Ｖ族化合物半導体層をＩｎＰ層とし、 前記第２の原料ガスをフォスフィンガスとし、 前記第４の工程で前記第２の III−Ｖ族化合物半導体層
に発生するピンホール状のエッチング抜け密度が３００
０ｃｍ-2以下となるように前記第２の工程で６１０℃か
ら６７０℃の温度範囲で前記第２の原料ガスの供給量を
１ｓｌｍから５ｓｌｍ（ｓｔａｎｄａｒｄ ｌｉｔｔｅ
ｒ／ｍｉｎｕｔｅ）に調節することを特徴とする III−
Ｖ族化合物半導体装置の製造方法。 - 【請求項２】 III−Ｖ族化合物半導体基板上に有機金
属気相成長法によりＡｓを含む第１の原料ガスを供給し
て第１の III−Ｖ族化合物半導体層を形成する第１の工
程と、 前記第１の III−Ｖ族化合物半導体層上に有機金属気相
成長法によりＰを含むとともにＡｓを含まない第２の原
料ガスを供給して第２の III−Ｖ族化合物半導体層を形
成する第２の工程と、 前記第２の III−Ｖ族化合物半導体層上に有機金属気相
成長法によりＡｓを含 む第３の原料ガスを供給して第３
の III−Ｖ族化合物半導体層を形成する第３の工程と、 Ａｓを含む III−Ｖ族化合物半導体を選択的にエッチン
グするエッチャントを用いて前記第３の III−Ｖ族化合
物半導体層を部分的にエッチングして前記第２の III−
Ｖ族化合物半導体層の表面を露出させる第４の工程とを
備えた III−Ｖ族化合物半導体装置の製造方法 におい
て、 前記第１の III−Ｖ族化合物半導体層をＩｎＡｌＡｓ層
とし、 前記第２の III−Ｖ族化合物半導体層をＩｎＧａＰ層又
はＩｎＡｌＰ層とし、 前記第２の原料ガスをフォスフィンガスとし、 前記第４の工程で前記第２の III−Ｖ族化合物半導体層
に発生するピンホール状のエッチング抜け密度が３００
０ｃｍ -2 以下となるように前記第２の工程で６１０℃か
ら６７０℃の温度範囲で前記第２の原料ガスの供給量を
１ｓｌｍから５ｓｌｍ（ｓｔａｎｄａｒｄ ｌｉｔｔｅ
ｒ／ｍｉｎｕｔｅ）に調節する ことを特徴とする III−
Ｖ族化合物半導体装置の製造方法。 - 【請求項３】 請求項１または２において、前記 III−Ｖ族化合物半導体基板をＩｎＰ基板またはＧ
ａＡｓ基板 とすることを特徴とする III−Ｖ族化合物半
導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06837398A JP3416051B2 (ja) | 1998-03-18 | 1998-03-18 | Ｉｉｉ−ｖ族化合物半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06837398A JP3416051B2 (ja) | 1998-03-18 | 1998-03-18 | Ｉｉｉ−ｖ族化合物半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11266009A JPH11266009A (ja) | 1999-09-28 |
| JP3416051B2 true JP3416051B2 (ja) | 2003-06-16 |
Family
ID=13371894
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06837398A Expired - Lifetime JP3416051B2 (ja) | 1998-03-18 | 1998-03-18 | Ｉｉｉ−ｖ族化合物半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3416051B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1646078A4 (en) | 2003-07-15 | 2009-09-02 | Nippon Mining Co | EPITAXIAL GROWTH PROCESS |
| JP5331978B2 (ja) * | 2007-09-03 | 2013-10-30 | 旭化成エレクトロニクス株式会社 | 電界効果トランジスタの製造方法及びその電界効果トランジスタ |
| US11011614B2 (en) * | 2018-06-29 | 2021-05-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | High electron mobility transistor (HEMT) device and method of forming same |
-
1998
- 1998-03-18 JP JP06837398A patent/JP3416051B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11266009A (ja) | 1999-09-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2817995B2 (ja) | ▲ｉｉｉ▼―▲ｖ▼族化合物半導体ヘテロ構造基板および▲ｉｉｉ▼―▲ｖ▼族化合物ヘテロ構造半導体装置 | |
| JP3093904B2 (ja) | 化合物半導体結晶の成長方法 | |
| US5682040A (en) | Compound semiconductor device having a reduced resistance | |
| US5834362A (en) | Method of making a device having a heteroepitaxial substrate | |
| JP5427623B2 (ja) | 半導体基板の製造方法および半導体基板 | |
| US5330932A (en) | Method for fabricating GaInP/GaAs structures | |
| JP3158651B2 (ja) | 化合物半導体及びその製造方法 | |
| JP3326704B2 (ja) | Ｉｉｉ／ｖ系化合物半導体装置の製造方法 | |
| JP3416051B2 (ja) | Ｉｉｉ−ｖ族化合物半導体装置の製造方法 | |
| JP3547320B2 (ja) | ＧａＮ系化合物半導体装置 | |
| US6465816B2 (en) | Semiconductor device and manufacturing method of the same | |
| JP3189061B2 (ja) | 化合物半導体装置の製造方法 | |
| JP3670130B2 (ja) | Ｉｉｉ−ｖ族化合物半導体装置の製造方法 | |
| JPH06267867A (ja) | 化合物半導体の結晶成長法およびこれを用いたオーミックコンタクトの形成法 | |
| JP3783485B2 (ja) | 化合物半導体多層薄膜の製造方法 | |
| JP2007235062A (ja) | エピタキシャルウェハ及び電子デバイス並びにｉｉｉ−ｖ族化合物半導体結晶の気相エピタキシャル成長法 | |
| JPH06333832A (ja) | 化合物半導体薄膜の製造方法 | |
| JPH11121470A (ja) | 電界効果トランジスタおよびその製造方法 | |
| JP3057503B2 (ja) | 化合物半導体の成長方法 | |
| JPH04199507A (ja) | ３―Ｖ族化合物半導体へのｎ型不純物固相拡散方法 | |
| JPH03236224A (ja) | 半導体装置の製造方法 | |
| JP3487555B2 (ja) | 半導体装置の製造方法およびｉｉｉ−ｖ族化合物半導体装置 | |
| KR20220083619A (ko) | 고전자이동도 트랜지스터 및 그 제조방법 | |
| JP2000133654A (ja) | バイポーラトランジスタの製造方法 | |
| JP2001308315A (ja) | Ｉｉｉ−ｖ族化合物半導体エピタキシャルウェハ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090404 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090404 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100404 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110404 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120404 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130404 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140404 Year of fee payment: 11 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |