JP3487555B2 - 半導体装置の製造方法およびｉｉｉ−ｖ族化合物半導体装置 - Google Patents
半導体装置の製造方法およびｉｉｉ−ｖ族化合物半導体装置Info
- Publication number
- JP3487555B2 JP3487555B2 JP29968792A JP29968792A JP3487555B2 JP 3487555 B2 JP3487555 B2 JP 3487555B2 JP 29968792 A JP29968792 A JP 29968792A JP 29968792 A JP29968792 A JP 29968792A JP 3487555 B2 JP3487555 B2 JP 3487555B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- layer
- gas
- compound
- group iii
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Chemical Vapour Deposition (AREA)
- ing And Chemical Polishing (AREA)
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、より詳しくは、有機金属気相成長法を用いた半
導体装置の製造方法に関する。
に関し、より詳しくは、有機金属気相成長法を用いた半
導体装置の製造方法に関する。
【０００２】
【従来の技術】従来半導体装置の電極は、ＡｕやＡｕＧ
ｅＮｉの合金等が用いられており、これを半導体の表面
層上に積層し、合金化処理を行うことによりオーミック
接触となるようにしている。この例を図９に示すパレブ
スキー（ＰＡＬＥＶＳＫＹ）が発表した（例えばＥｌｅ
ｃｔｒｏｎ Ｄｅｖｉｃｅ Ｌｅｔｔｅｒｓ，ＥＤＩ，
１１（１９９０），５３５〜５３７）電界効果トランジ
スタ（ＦＥＴ）を例にして説明する。
ｅＮｉの合金等が用いられており、これを半導体の表面
層上に積層し、合金化処理を行うことによりオーミック
接触となるようにしている。この例を図９に示すパレブ
スキー（ＰＡＬＥＶＳＫＹ）が発表した（例えばＥｌｅ
ｃｔｒｏｎ Ｄｅｖｉｃｅ Ｌｅｔｔｅｒｓ，ＥＤＩ，
１１（１９９０），５３５〜５３７）電界効果トランジ
スタ（ＦＥＴ）を例にして説明する。
【０００３】まず、分子線エピタキシー法（ＭＢＥ）に
より高電子移動度トランジスタ（ＨＥＭＴ）のエピタキ
シャル基板を用意する。この基板は半絶縁性ＧａＡｓ基
板１、ｉｎｔｒｉｓｉｃ（アンドープ）ＧａＡｓ層２、
スペーサ層であるｉｎｔｒｉｎｓｉｃ（アンドープ）Ａ
ｌ0.3 Ｇａ0.7 Ａｓ層３ー１、電子供給層であるＳｉド
ープＡｌ0.3 Ｇａ0.7 Ａｓ層３ー２からなり、この基板
に窒化シリコン（Ｓｉ 3 Ｎ4 ）及び窒化タングステン
（ＷＮ）の薄膜を堆積し、フォトリソグラフィーにより
フォトレジストにゲートパターンを形成した後、ＣＦ4
ガスを用いた反応性イオンエッチング（ＲＩＥ）でゲー
トパターンをＳｉ3 Ｎ4 ／ＷＮ層に転写し、全面にさら
にＳｉ3 Ｎ4 の薄膜を堆積し、ＣＣｌ2 Ｆ4 ／Ｈｅガス
を用いたＲＩＥにより全面エッチングを施しＷＮ４の上
面及び側面をＳｉ3 Ｎ4 ５で覆った構造を作製する。
より高電子移動度トランジスタ（ＨＥＭＴ）のエピタキ
シャル基板を用意する。この基板は半絶縁性ＧａＡｓ基
板１、ｉｎｔｒｉｓｉｃ（アンドープ）ＧａＡｓ層２、
スペーサ層であるｉｎｔｒｉｎｓｉｃ（アンドープ）Ａ
ｌ0.3 Ｇａ0.7 Ａｓ層３ー１、電子供給層であるＳｉド
ープＡｌ0.3 Ｇａ0.7 Ａｓ層３ー２からなり、この基板
に窒化シリコン（Ｓｉ 3 Ｎ4 ）及び窒化タングステン
（ＷＮ）の薄膜を堆積し、フォトリソグラフィーにより
フォトレジストにゲートパターンを形成した後、ＣＦ4
ガスを用いた反応性イオンエッチング（ＲＩＥ）でゲー
トパターンをＳｉ3 Ｎ4 ／ＷＮ層に転写し、全面にさら
にＳｉ3 Ｎ4 の薄膜を堆積し、ＣＣｌ2 Ｆ4 ／Ｈｅガス
を用いたＲＩＥにより全面エッチングを施しＷＮ４の上
面及び側面をＳｉ3 Ｎ4 ５で覆った構造を作製する。
【０００４】このときゲート側端エッチングファセット
が傾斜面をしていると、界面準位が大きく、界面の面積
が大きいために電子トラップ量が大きくなるので、これ
を垂直面になるように極く僅か約２０ｎｍ〜５０ｎｍの
Ａｒイオンミリングを行ってＨＥＭＴの電子供給層であ
るＡｌＧａＡｓ層３ー２の下までエッチングする。次い
で、さらに、ウェットエッチングを軽く行ってＡｒイオ
ンミリングによるダメージを除去した後、ジエチルガリ
ウムクロライドを用いた有機金属気相成長法（ＭＯＶＰ
Ｅ）でｎ+ ＧａＡｓ層を３００ｎｍ〜４００ｎｍ（５×
１０18ｃｍ-3；Ｓｎドープ）選択再成長してソース領域
６、ドレイン領域７を形成し、これらの上にＡｕ／Ｇｅ
／Ｎｉ電極８、９を真空蒸着により形成した後合金化処
理を行なっている。
が傾斜面をしていると、界面準位が大きく、界面の面積
が大きいために電子トラップ量が大きくなるので、これ
を垂直面になるように極く僅か約２０ｎｍ〜５０ｎｍの
Ａｒイオンミリングを行ってＨＥＭＴの電子供給層であ
るＡｌＧａＡｓ層３ー２の下までエッチングする。次い
で、さらに、ウェットエッチングを軽く行ってＡｒイオ
ンミリングによるダメージを除去した後、ジエチルガリ
ウムクロライドを用いた有機金属気相成長法（ＭＯＶＰ
Ｅ）でｎ+ ＧａＡｓ層を３００ｎｍ〜４００ｎｍ（５×
１０18ｃｍ-3；Ｓｎドープ）選択再成長してソース領域
６、ドレイン領域７を形成し、これらの上にＡｕ／Ｇｅ
／Ｎｉ電極８、９を真空蒸着により形成した後合金化処
理を行なっている。
【０００５】この方法で、ＨＥＭＴのゲート下チャンネ
ルの二次元電子ガス（２ＤＥＧ）とソース並びにドレイ
ン領域とが電気的に接続され、かつ電気的欠陥の少ない
接続が可能となった。この方法によるＨＥＭＴの特性と
しては図１０に示すようなものになる。
ルの二次元電子ガス（２ＤＥＧ）とソース並びにドレイ
ン領域とが電気的に接続され、かつ電気的欠陥の少ない
接続が可能となった。この方法によるＨＥＭＴの特性と
しては図１０に示すようなものになる。
【０００６】
【発明が解決しようとする課題】しかしながらかかる半
導体装置において、合金化処理により電極を作成する
と、合金化の際の加熱により電極表面のモホロジーを悪
化させてしまう可能性があると共に、その接触抵抗や高
温試験における電極劣化特性には未だ改良の余地があ
る。
導体装置において、合金化処理により電極を作成する
と、合金化の際の加熱により電極表面のモホロジーを悪
化させてしまう可能性があると共に、その接触抵抗や高
温試験における電極劣化特性には未だ改良の余地があ
る。
【０００７】
【課題を解決するための手段】そこで本発明者らは鋭意
検討の結果、かかる課題がある特定の製法によるＡｌ層
を用いることにより、合金化処理の不要な半導体装置が
得られることを見いだし本発明に到達した。すなわち本
発明の目的は、合金化処理不要なオーミック電極を持つ
半導体装置を提供することにあり、そして本発明の他の
目的はオーミック特性に従来より優れた電極を有する半
導体装置を提供することであり、さらに本発明のその他
の目的は、当業者にとり、明細書中の記述より明らかで
あろう。
検討の結果、かかる課題がある特定の製法によるＡｌ層
を用いることにより、合金化処理の不要な半導体装置が
得られることを見いだし本発明に到達した。すなわち本
発明の目的は、合金化処理不要なオーミック電極を持つ
半導体装置を提供することにあり、そして本発明の他の
目的はオーミック特性に従来より優れた電極を有する半
導体装置を提供することであり、さらに本発明のその他
の目的は、当業者にとり、明細書中の記述より明らかで
あろう。
【０００８】そしてかかる本発明の目的は、III−Ｖ族
化合物半導体層表面に金属アルミニウム層を形成しその
上にＡｕまたはＡｕ合金からなる電極を形成したIII−
Ｖ族化合物半導体装置の製造方法において、該金属アル
ミニウム層をハロゲン化水素ガスと有機アルミニウム化
合物を含むガスを同時に流すことにより成長させること
を特徴とするIII−Ｖ族化合物半導体装置の製造方法、
好ましくは、該金属アルミニウム層の成長前に、該アル
ミニウム層を成長させる表面を、ハロゲン水素ガスと有
機III 族化合物ガスとを同時に流すことによりエッチン
グする請求項１記載の半導体装置の製造方法により容易
に達成される。
化合物半導体層表面に金属アルミニウム層を形成しその
上にＡｕまたはＡｕ合金からなる電極を形成したIII−
Ｖ族化合物半導体装置の製造方法において、該金属アル
ミニウム層をハロゲン化水素ガスと有機アルミニウム化
合物を含むガスを同時に流すことにより成長させること
を特徴とするIII−Ｖ族化合物半導体装置の製造方法、
好ましくは、該金属アルミニウム層の成長前に、該アル
ミニウム層を成長させる表面を、ハロゲン水素ガスと有
機III 族化合物ガスとを同時に流すことによりエッチン
グする請求項１記載の半導体装置の製造方法により容易
に達成される。
【０００９】以下本発明をより詳細に説明する。本発明
の半導体装置の製造方法の特徴は、有機金属気相成長方
法による半導体装置を製造する際に、その電極設置部分
にアルミニウムの薄膜をハロゲン化水素ガスとアルミニ
ウムを含む有機金属ガスを同時に流すことにより成長さ
せることを特徴としている。
の半導体装置の製造方法の特徴は、有機金属気相成長方
法による半導体装置を製造する際に、その電極設置部分
にアルミニウムの薄膜をハロゲン化水素ガスとアルミニ
ウムを含む有機金属ガスを同時に流すことにより成長さ
せることを特徴としている。
【００１０】具体的なエッチングの方法としては、該電
極を設置する下の層が III−Ｖ族化合物半導体であれ
ば、該下の層に含まれるIII族元素の有機金属ガスとハ
ロゲン化水素ガスとを同時に流すことが好ましい。
極を設置する下の層が III−Ｖ族化合物半導体であれ
ば、該下の層に含まれるIII族元素の有機金属ガスとハ
ロゲン化水素ガスとを同時に流すことが好ましい。
【００１１】本発明においてはアルミニウムの薄膜をハ
ロゲン化水素ガスとアルミニウムを含む有機金属ガスを
同時に流すことにより成長させることにより、電極設置
の際に合金化処理を行う必要がないことをその最大の特
徴としている。このことにより、アルミニウム層は、該
アルミニウム層の下の層に対し、半導体素子内の各層と
同様に接触することになり、かつアルミニウムであるの
で、金等の電極に対して当然オーミック性を持ち、合金
化処理が不要になるのである。
ロゲン化水素ガスとアルミニウムを含む有機金属ガスを
同時に流すことにより成長させることにより、電極設置
の際に合金化処理を行う必要がないことをその最大の特
徴としている。このことにより、アルミニウム層は、該
アルミニウム層の下の層に対し、半導体素子内の各層と
同様に接触することになり、かつアルミニウムであるの
で、金等の電極に対して当然オーミック性を持ち、合金
化処理が不要になるのである。
【００１２】本発明に用いられる半導体装置は、その電
極設置部分以外はIII−Ｖ族化合物半導体よりなる。そ
して III−Ｖ族化合物半導体としてはＡｌＧａＡｓ、Ａ
ｌＩｎＰ、ＧａＩｎＡｓ、ＩｎＰ等を使用するのが好ま
しく、有機 III族化合物ガスとしては有機化合物ガリウ
ム化合物ガス、有機インジウム化合物ガスを使用するの
が酸化が起こりにくく、不必要な結晶成長核の形成が生
じないために、埋め込み再成長のときに好ましい。この
場合、III−Ｖ族化合物半導体がＡｌＧａＡｓ、ＡｌＩ
ｎＰの場合には、有機 III族化合物ガスとしては有機ガ
リウム化合物ガス、例えばトリメチルガリウム、トリエ
チルガリウム、トリブチルガリウムの少なくとも一種の
ガスを使用するのが好ましい。
極設置部分以外はIII−Ｖ族化合物半導体よりなる。そ
して III−Ｖ族化合物半導体としてはＡｌＧａＡｓ、Ａ
ｌＩｎＰ、ＧａＩｎＡｓ、ＩｎＰ等を使用するのが好ま
しく、有機 III族化合物ガスとしては有機化合物ガリウ
ム化合物ガス、有機インジウム化合物ガスを使用するの
が酸化が起こりにくく、不必要な結晶成長核の形成が生
じないために、埋め込み再成長のときに好ましい。この
場合、III−Ｖ族化合物半導体がＡｌＧａＡｓ、ＡｌＩ
ｎＰの場合には、有機 III族化合物ガスとしては有機ガ
リウム化合物ガス、例えばトリメチルガリウム、トリエ
チルガリウム、トリブチルガリウムの少なくとも一種の
ガスを使用するのが好ましい。
【００１３】また、 III−Ｖ族化合物半導体がＧａＩｎ
Ａｓ、ＩｎＰの場合には、有機 III族化合物ガスとして
は有機ガリウム化合物ガス、例えばトリメチルガリウ
ム、トリエチルガリウム、トリブチルガリウム、有機イ
ンジウム化合物ガス、例えばトリメチルインジウム、ト
リエチルインジウム、トリブチルインジウムの少なくと
も一種のガスを使用するのが好ましい。なお、本明細書
において、ガスとはその物質の蒸気を含有する気体を言
うものとする。
Ａｓ、ＩｎＰの場合には、有機 III族化合物ガスとして
は有機ガリウム化合物ガス、例えばトリメチルガリウ
ム、トリエチルガリウム、トリブチルガリウム、有機イ
ンジウム化合物ガス、例えばトリメチルインジウム、ト
リエチルインジウム、トリブチルインジウムの少なくと
も一種のガスを使用するのが好ましい。なお、本明細書
において、ガスとはその物質の蒸気を含有する気体を言
うものとする。
【００１４】そして本発明はレーザーダイオード、ＬＥ
Ｄ、ＦＥＴ等の各種素子に適用できるが、以下本発明を
従来技術の一例として説明に用いたＦＥＴを例にとり実
施例にて説明する。尚、以下本発明を実施例を用いて説
明するが、本発明はその要旨を超えない限り、実施例に
限定されるものではない。
Ｄ、ＦＥＴ等の各種素子に適用できるが、以下本発明を
従来技術の一例として説明に用いたＦＥＴを例にとり実
施例にて説明する。尚、以下本発明を実施例を用いて説
明するが、本発明はその要旨を超えない限り、実施例に
限定されるものではない。
【００１５】
〔実施例１〕ＦＥＴがＨＥＭＴの場合
図１に断面構造を示すように、まずＭＢＥ法により、Ｈ
ＥＭＴの基板を成長する。典型的な層構造としては、半
絶縁性ＧａＡｓ基板１１上に順次アンドープＧａＡｓバ
ッファ層１２（キャリア濃度１×１０16ｃｍ-3以下、厚
み１μｍ）、アンドープＡｌ0.25Ｇａ0.75Ａｓ層（５×
１０16ｃｍ-3以下、２ｎｍ）／ｎ型Ａｌ 0.25Ｇａ0.75Ａ
ｓ層（２．０×１０18ｃｍ-3、４０ｎｍ）／ｎ型ＧａＡ
ｓ（１×１０18ｃｍ-3、１０ｎｍ）層からなるアクティ
ブ層１３を積層する。そのエピタキシャル基板上にさら
に窒化タングステン（ＷＮ）１４と二酸化ケイ素（Ｓｉ
Ｏ 2 ）１５を順次積層し、フォトリソグラフィーでゲー
トのパターニングし、次いでフォトレジストをマスクに
ＳｉＯ2 ／ＷＮをエッチングし、ゲートパターンを転写
する。なお、ゲート長は２μｍ、ゲート幅は２０μｍと
した。
ＥＭＴの基板を成長する。典型的な層構造としては、半
絶縁性ＧａＡｓ基板１１上に順次アンドープＧａＡｓバ
ッファ層１２（キャリア濃度１×１０16ｃｍ-3以下、厚
み１μｍ）、アンドープＡｌ0.25Ｇａ0.75Ａｓ層（５×
１０16ｃｍ-3以下、２ｎｍ）／ｎ型Ａｌ 0.25Ｇａ0.75Ａ
ｓ層（２．０×１０18ｃｍ-3、４０ｎｍ）／ｎ型ＧａＡ
ｓ（１×１０18ｃｍ-3、１０ｎｍ）層からなるアクティ
ブ層１３を積層する。そのエピタキシャル基板上にさら
に窒化タングステン（ＷＮ）１４と二酸化ケイ素（Ｓｉ
Ｏ 2 ）１５を順次積層し、フォトリソグラフィーでゲー
トのパターニングし、次いでフォトレジストをマスクに
ＳｉＯ2 ／ＷＮをエッチングし、ゲートパターンを転写
する。なお、ゲート長は２μｍ、ゲート幅は２０μｍと
した。
【００１６】さらにフォトレジストを落とした後、全面
に窒化ケイ素（ＳｉＮ）膜を堆積し、ソース・ドレイン
領域となる部分以外をマスクしてＳｉＮ膜を除去する。
この段階でＷＮが上面をＳｉＯ2 １５、側面をＳｉＮ１
６で覆われた構造となる。また平面的にはソース・ドレ
イン領域のみ下地エピタキシャル基板の表面があらわに
なっていて他の表面はＳｉＮで全面覆われているパター
ンとなる。この基板をＭＯＶＰＥ成長炉中に導入し、塩
化水素ガスとトリメチルガリウム（ＴＭＧ）ガスとを流
し、ソースドレイン領域を０．１μｍの深さにエッチン
グする。このとき、ゲート側端ファセットは必ずしも垂
直面になるとは限らない。
に窒化ケイ素（ＳｉＮ）膜を堆積し、ソース・ドレイン
領域となる部分以外をマスクしてＳｉＮ膜を除去する。
この段階でＷＮが上面をＳｉＯ2 １５、側面をＳｉＮ１
６で覆われた構造となる。また平面的にはソース・ドレ
イン領域のみ下地エピタキシャル基板の表面があらわに
なっていて他の表面はＳｉＮで全面覆われているパター
ンとなる。この基板をＭＯＶＰＥ成長炉中に導入し、塩
化水素ガスとトリメチルガリウム（ＴＭＧ）ガスとを流
し、ソースドレイン領域を０．１μｍの深さにエッチン
グする。このとき、ゲート側端ファセットは必ずしも垂
直面になるとは限らない。
【００１７】エッチング中の典型的な温度は６５０℃
で、エッチングレートは０．２μｍ／ｍｉｎになるよう
塩化水素ガスとＴＭＧの流量を決定した。そのエッチン
グの後大気に曝すことなく同じ成長炉中でｎ+ ＧａＡｓ
（Ｓｉドープ／３×１０18ｃｍ-3）０．３μｍ及び、Ｉ
ｎx Ｇａ1-x Ａｓ２１（Ｓｉドープ／３×１０18ｃ
ｍ-3、Ｘ≧０．５）０．０１μｍ成長させ、ソース・ド
レイン領域１７、１８に埋め込む。さらに連続して塩化
水素ガスとＴＭＡｌを同時に流し、金属Ａｌ２２を選択
的に０．１μｍ埋め込み成長させこれを成長炉から取り
出した後、ＡｕＧｅＮｉ系電極１９、２０を形成してプ
ロセスを終了する。こうして形成したデバイス特性とし
て図２に示すようなものが得られた。エッチング深さは
もちろんもっと浅くても可能であるし、再成長ＧａＡｓ
の厚みも深さに応じて変えて良い。また、ゲート長もさ
らに短くすればよりデバイス特性が向上することはいう
までもない。
で、エッチングレートは０．２μｍ／ｍｉｎになるよう
塩化水素ガスとＴＭＧの流量を決定した。そのエッチン
グの後大気に曝すことなく同じ成長炉中でｎ+ ＧａＡｓ
（Ｓｉドープ／３×１０18ｃｍ-3）０．３μｍ及び、Ｉ
ｎx Ｇａ1-x Ａｓ２１（Ｓｉドープ／３×１０18ｃ
ｍ-3、Ｘ≧０．５）０．０１μｍ成長させ、ソース・ド
レイン領域１７、１８に埋め込む。さらに連続して塩化
水素ガスとＴＭＡｌを同時に流し、金属Ａｌ２２を選択
的に０．１μｍ埋め込み成長させこれを成長炉から取り
出した後、ＡｕＧｅＮｉ系電極１９、２０を形成してプ
ロセスを終了する。こうして形成したデバイス特性とし
て図２に示すようなものが得られた。エッチング深さは
もちろんもっと浅くても可能であるし、再成長ＧａＡｓ
の厚みも深さに応じて変えて良い。また、ゲート長もさ
らに短くすればよりデバイス特性が向上することはいう
までもない。
【００１８】〔実施例２〕ヘテロバッファーＭＥＳＦＥ
Ｔの場合 まず、ＭＯＣＶＤ法もしくはＭＢＥ法により半絶縁性Ｇ
ａＡｓ基板３１上に、順次アンドープＧａＡｓバッファ
層３２（キャリア濃度５×１０16ｃｍ-3以下／厚み０．
５μｍ）、アンドープＡｌ0.4 Ｇａ0.6 Ａｓバッファ層
３３（５×１０ 16ｃｍ-3以下Ｐ型０．５μｍ）、ｎ型Ｇ
ａＡｓ活性層３４（２×１０17ｃｍ-3、０．０８μｍ）
を積層する。
Ｔの場合 まず、ＭＯＣＶＤ法もしくはＭＢＥ法により半絶縁性Ｇ
ａＡｓ基板３１上に、順次アンドープＧａＡｓバッファ
層３２（キャリア濃度５×１０16ｃｍ-3以下／厚み０．
５μｍ）、アンドープＡｌ0.4 Ｇａ0.6 Ａｓバッファ層
３３（５×１０ 16ｃｍ-3以下Ｐ型０．５μｍ）、ｎ型Ｇ
ａＡｓ活性層３４（２×１０17ｃｍ-3、０．０８μｍ）
を積層する。
【００１９】そのエピタキシャル基板上に、実施例１の
ときと同じように上面及び側面を絶縁物で覆われた耐熱
性ゲート３５を形成し、ＭＯＣＶＤ成長炉中に導入す
る。エッチング温度６５０℃で塩化水素ガスとＴＭＧを
同時に流し、深さ０．１μｍエッチングし、続けて０．
３μｍのｎ+ ＧａＡｓ（Ｓｉドープ３×１０18ｃｍ-3）
及びｎ+ −Ｉｎx Ｇａ1-x Ａｓ層４０（Ｓｉドープ３×
１０18ｃｍ-3Ｘ≧０．５）さらに連続して塩化水素ガス
とトリメチルアルミニウムを同時に流し、厚さ０．１μ
ｍの金属アルミニウム層４１を埋め込み成長させ、ソー
ス・ドレイン領域３６、３７に埋め込む。これを成長炉
から取り出した後ＡｕＧｅＮｉ系電極３８、３９を形成
してプロセスを終了する。この終了したヘテロバッファ
ＭＥＳＦＥＴの断面構造を図３に、その特性を図４に示
す。なお、ゲート長、ゲート幅ともに実施例１と同じで
ある。
ときと同じように上面及び側面を絶縁物で覆われた耐熱
性ゲート３５を形成し、ＭＯＣＶＤ成長炉中に導入す
る。エッチング温度６５０℃で塩化水素ガスとＴＭＧを
同時に流し、深さ０．１μｍエッチングし、続けて０．
３μｍのｎ+ ＧａＡｓ（Ｓｉドープ３×１０18ｃｍ-3）
及びｎ+ −Ｉｎx Ｇａ1-x Ａｓ層４０（Ｓｉドープ３×
１０18ｃｍ-3Ｘ≧０．５）さらに連続して塩化水素ガス
とトリメチルアルミニウムを同時に流し、厚さ０．１μ
ｍの金属アルミニウム層４１を埋め込み成長させ、ソー
ス・ドレイン領域３６、３７に埋め込む。これを成長炉
から取り出した後ＡｕＧｅＮｉ系電極３８、３９を形成
してプロセスを終了する。この終了したヘテロバッファ
ＭＥＳＦＥＴの断面構造を図３に、その特性を図４に示
す。なお、ゲート長、ゲート幅ともに実施例１と同じで
ある。
【００２０】〔比較例１〕ｎ+ −Ｉｎx Ｇａ1-x Ａｓ層
２１、金属Ａｌ層２２を用いない以外は実施例１と同様
にＨＥＭＴのＦＥＴを作製した。この装置の断面構造を
図５に示す。こうして形成したデバイス特性としては、
図６に示すようなものが得られた。 〔比較例２〕ｎ+ −Ｉｎx Ｇａ1-x Ａｓ層４０、金属Ａ
ｌ層４１を用いない以外は実施例２と同様にして、ヘテ
ロバッファＭＥＳＦＥＴを得た。この断面構造を図７
に、デバイス特性を図８に示す。
２１、金属Ａｌ層２２を用いない以外は実施例１と同様
にＨＥＭＴのＦＥＴを作製した。この装置の断面構造を
図５に示す。こうして形成したデバイス特性としては、
図６に示すようなものが得られた。 〔比較例２〕ｎ+ −Ｉｎx Ｇａ1-x Ａｓ層４０、金属Ａ
ｌ層４１を用いない以外は実施例２と同様にして、ヘテ
ロバッファＭＥＳＦＥＴを得た。この断面構造を図７
に、デバイス特性を図８に示す。
【００２１】
【発明の効果】本発明により、金属アルミニウム層が、
オーミック接触層として自己整合的に形成されることに
なり、電極抵抗が大幅に低減され、また電極の合金化処
理の際の加熱による表面モホロジー劣化がなく、電極の
抵抗を大幅に低減することができるので、素子特性及び
寿命試験等による信頼性が改善される。
オーミック接触層として自己整合的に形成されることに
なり、電極抵抗が大幅に低減され、また電極の合金化処
理の際の加熱による表面モホロジー劣化がなく、電極の
抵抗を大幅に低減することができるので、素子特性及び
寿命試験等による信頼性が改善される。
【図１】本発明の選択エッチング及び選択再成長法を用
いて作製したＨＥＭＴの断面図である。
いて作製したＨＥＭＴの断面図である。
【図２】図１に示すＨＥＭＴの特性を示す図である。
【図３】本発明の選択エッチング及び選択再成長法を用
いて作製したヘテロバッファーＭＥＳＦＥＴの断面図で
ある。
いて作製したヘテロバッファーＭＥＳＦＥＴの断面図で
ある。
【図４】図３に示すＦＥＴの特性を示す図である。
【図５】本明細書比較例１のＨＥＭＴの断面図である。
【図６】図５に示すＨＥＭＴの特性を示す図である。
【図７】本明細書比較例２のＭＥＳＦＥＴの断面図であ
る。
る。
【図８】図７に示すＭＥＳＦＥＴの特性を示す図であ
る。
る。
【図９】従来のＨＥＭＴの断面図である。
【図１０】図９に示すＨＥＭＴの特性を示す図である。
１１…半絶縁性ＧａＡｓ基板、１２…アンドープＧａＡ
ｓバッファ層、１３…アクティブ層１３、１４…窒化タ
ングステン（ＷＮ）、１５…二酸化ケイ素（ＳｉＯ
2 ）、１６…ＳｉＮ、１７…ソース領域、１８…ドレイ
ン領域、１９，２０電極、２１…ｎ+ −Ｉｎx Ｇａ1-x
Ａｓ層、２２…金属アルミニウム層。
ｓバッファ層、１３…アクティブ層１３、１４…窒化タ
ングステン（ＷＮ）、１５…二酸化ケイ素（ＳｉＯ
2 ）、１６…ＳｉＮ、１７…ソース領域、１８…ドレイ
ン領域、１９，２０電極、２１…ｎ+ −Ｉｎx Ｇａ1-x
Ａｓ層、２２…金属アルミニウム層。
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ
Ｈ０１Ｌ 29/778 Ｈ０１Ｌ 29/80 Ｈ
29/812
(72)発明者 後藤秀樹
茨城県牛久市東猯穴町1000番地 三菱化
成株式会社筑波工場内
Claims (2)
- 【請求項１】 III−Ｖ族化合物半導体層表面に金属ア
ルミニウム層を形成しその上にＡｕまたはＡｕ合金から
なる電極を形成したIII−Ｖ族化合物半導体装置の製造
方法において、該金属アルミニウム層をハロゲン化水素
ガスと有機アルミニウム化合物を含むガスを同時に流す
ことにより成長させることを特徴とするIII−Ｖ族化合
物半導体装置の製造方法。 - 【請求項２】 該金属アルミニウム層の成長前に、該ア
ルミニウム層を成長させる表面を、ハロゲン水素ガスと
有機III 族化合物ガスとを同時に流すことによりエッチ
ングする請求項１記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29968792A JP3487555B2 (ja) | 1992-11-10 | 1992-11-10 | 半導体装置の製造方法およびｉｉｉ−ｖ族化合物半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29968792A JP3487555B2 (ja) | 1992-11-10 | 1992-11-10 | 半導体装置の製造方法およびｉｉｉ−ｖ族化合物半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06151466A JPH06151466A (ja) | 1994-05-31 |
| JP3487555B2 true JP3487555B2 (ja) | 2004-01-19 |
Family
ID=17875752
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29968792A Expired - Fee Related JP3487555B2 (ja) | 1992-11-10 | 1992-11-10 | 半導体装置の製造方法およびｉｉｉ−ｖ族化合物半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3487555B2 (ja) |
-
1992
- 1992-11-10 JP JP29968792A patent/JP3487555B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06151466A (ja) | 1994-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2817995B2 (ja) | ▲ｉｉｉ▼―▲ｖ▼族化合物半導体ヘテロ構造基板および▲ｉｉｉ▼―▲ｖ▼族化合物ヘテロ構造半導体装置 | |
| US8134180B2 (en) | Nitride semiconductor device with a vertical channel and method for producing the nitride semiconductor device | |
| US7550784B2 (en) | Nitride-based transistors and methods of fabrication thereof using non-etched contact recesses | |
| US4111725A (en) | Selective lift-off technique for fabricating gaas fets | |
| US8264005B2 (en) | Compound semiconductor device including AIN layer of controlled skewness | |
| US6566231B2 (en) | Method of manufacturing high performance semiconductor device with reduced lattice defects in the active region | |
| JP4507285B2 (ja) | 半導体装置及びその製造方法 | |
| JP3286920B2 (ja) | 半導体装置の製造方法 | |
| JP2000277724A (ja) | 電界効果トランジスタとそれを備えた半導体装置及びその製造方法 | |
| JP3478005B2 (ja) | 窒化物系化合物半導体のエッチング方法および半導体装置の製造方法 | |
| JPH09307097A (ja) | 半導体装置 | |
| US5272095A (en) | Method of manufacturing heterojunction transistors with self-aligned metal contacts | |
| JP3158651B2 (ja) | 化合物半導体及びその製造方法 | |
| US5751028A (en) | Semiconductor device formed on a substrate having an off-angle surface | |
| JP3326704B2 (ja) | Ｉｉｉ／ｖ系化合物半導体装置の製造方法 | |
| JP3487555B2 (ja) | 半導体装置の製造方法およびｉｉｉ−ｖ族化合物半導体装置 | |
| JP2000068497A (ja) | ＧａＮ系化合物半導体装置 | |
| JP3180734B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPH0661268A (ja) | 選択再成長領域を有する化合物半導体装置及びその製造方法 | |
| JP4073555B2 (ja) | 化合物半導体装置及びその製造方法 | |
| JPH09172165A (ja) | 電界効果トランジスタおよびその製造方法 | |
| JPH03159135A (ja) | 半導体装置及びその製造方法 | |
| JPH07105490B2 (ja) | 半導体装置 | |
| JPH0878665A (ja) | 電界効果トランジスタ | |
| JPH0737900A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071031 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081031 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |