JPH07105490B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH07105490B2 JPH07105490B2 JP61220384A JP22038486A JPH07105490B2 JP H07105490 B2 JPH07105490 B2 JP H07105490B2 JP 61220384 A JP61220384 A JP 61220384A JP 22038486 A JP22038486 A JP 22038486A JP H07105490 B2 JPH07105490 B2 JP H07105490B2
- Authority
- JP
- Japan
- Prior art keywords
- dimensional
- region
- layer
- electron gas
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 〔概要〕 この発明は、空間分離ドーピングと界面量子化による電
子ガスをチャネルとする電解効果トランジスタにかか
り、 チャネル領域のヘテロ接合界面を複数の相互に平行なス
トライプ状に成形して、ストライプ相互間で分離された
１次元量子化に準ずる電子ガスを生成することにより、 電子の移動度を高めて、半導体装置の高速化を進めるも
のである。
子ガスをチャネルとする電解効果トランジスタにかか
り、 チャネル領域のヘテロ接合界面を複数の相互に平行なス
トライプ状に成形して、ストライプ相互間で分離された
１次元量子化に準ずる電子ガスを生成することにより、 電子の移動度を高めて、半導体装置の高速化を進めるも
のである。
本発明は半導体装置、特に空間分離ドーピングと界面量
子化による１次元に準ずる高移動度の電子ガスをチャネ
ルとする半導体装置に関する。
子化による１次元に準ずる高移動度の電子ガスをチャネ
ルとする半導体装置に関する。
従来知られている高電子移動度電界効果トランジスタ
（HEMT）は２次元量子化された電子ガスをチャネルとし
ているが、この２次元量子化状態を１次元量子化状態に
近づけた更に高電子移動度の半導体装置の実現が要望さ
れている。
（HEMT）は２次元量子化された電子ガスをチャネルとし
ているが、この２次元量子化状態を１次元量子化状態に
近づけた更に高電子移動度の半導体装置の実現が要望さ
れている。
従来のHEMTの一例の模式側断面図を第３図に示す。本従
来例では半絶縁性砒化ガリウム（GaAs）基板21上に、ノ
ンドープのｉ形GaAs層22と、これより電子親和力が小さ
く例えば濃度２×1018cm-3程度にドナー不純物がドープ
されたｎ型砒化アルミニウムガリウム（AlxGa1-xAs）層
23と、これと同程度以上にドナー不純物がドープされた
ｎ型GaAs層24とが設けられ、ｎ型AlGaAs層23からｉ形Ga
As層22へ遷移した電子によってヘテロ接合界面近傍に２
次元電子ガス22eが形成される。
来例では半絶縁性砒化ガリウム（GaAs）基板21上に、ノ
ンドープのｉ形GaAs層22と、これより電子親和力が小さ
く例えば濃度２×1018cm-3程度にドナー不純物がドープ
されたｎ型砒化アルミニウムガリウム（AlxGa1-xAs）層
23と、これと同程度以上にドナー不純物がドープされた
ｎ型GaAs層24とが設けられ、ｎ型AlGaAs層23からｉ形Ga
As層22へ遷移した電子によってヘテロ接合界面近傍に２
次元電子ガス22eが形成される。
この半導体基板のｎ型GaAs層24上に例えば金ゲルマニウ
ム／金（AuGe/Au）を用いてソース、ドレイン電極26を
設け、ｎ型AlGaAs電子供給層23上に例えばチタン／白金
／金（Ti/Pt/Au）又はアルミニウム（Al）等を用いてゲ
ート電極27を設ける。なお26Aはソース、ドレイン電極2
6と半導体基体との間に形成された合金化領域である。
ム／金（AuGe/Au）を用いてソース、ドレイン電極26を
設け、ｎ型AlGaAs電子供給層23上に例えばチタン／白金
／金（Ti/Pt/Au）又はアルミニウム（Al）等を用いてゲ
ート電極27を設ける。なお26Aはソース、ドレイン電極2
6と半導体基体との間に形成された合金化領域である。
ゲート電極27によるショットキ空乏層で２次元電子ガス
22eの面密度を制御してトランジスタ動作が行われる
が、この２次元電子ガス22eは不純物散乱による移動度
低下が殆どなく、格子散乱が低下する例えば77K程度以
下の低温において最も高い移動度が得られる。この場合
の電子移動度は通常１〜10×104cm2/V.s、例えば６×10
4cm2/V.s程度であり、不純物をドープしたGaAs単結晶内
の電子移動度が１×104cm2/V.s以下であるのに比較すれ
ば遥かに高い値が得られている。
22eの面密度を制御してトランジスタ動作が行われる
が、この２次元電子ガス22eは不純物散乱による移動度
低下が殆どなく、格子散乱が低下する例えば77K程度以
下の低温において最も高い移動度が得られる。この場合
の電子移動度は通常１〜10×104cm2/V.s、例えば６×10
4cm2/V.s程度であり、不純物をドープしたGaAs単結晶内
の電子移動度が１×104cm2/V.s以下であるのに比較すれ
ば遥かに高い値が得られている。
上述の様に、２次元電子ガスをチャネルとするHEMTは従
来の電界効果トランジスタ中でキャリアの移動度が最も
高く、ゲート長の短縮と相俟って、半導体装置の高速化
の代表的な例となっている。
来の電界効果トランジスタ中でキャリアの移動度が最も
高く、ゲート長の短縮と相俟って、半導体装置の高速化
の代表的な例となっている。
しかしながらパターンの微細化、ゲート長の短縮にも限
界があり、電子の１次元電子化或いはこれに準ずる状態
によってキャリア移動度を更に高めた電界効果トランジ
スタを具体的に実現することが要望されている。
界があり、電子の１次元電子化或いはこれに準ずる状態
によってキャリア移動度を更に高めた電界効果トランジ
スタを具体的に実現することが要望されている。
前記問題点は、ノンドープの第１の半導体層と、該第１
の半導体層より電子親和力が小さくドナー不純物を含む
第２の半導体層とのヘテロ接合を備え、該ヘテロ接合に
接してソース領域、ドレイン領域及びその中間にチャネ
ル領域を有し、該チャネル領域の該ヘテロ接合界面が、
該ソース領域とドレイン領域を結ぶ方向に平行な複数の
相互に平行で且つ分離されたストライプ状に成形されて
該ヘテロ接合界面に１次元もしくは次元に準ずる量子化
された電子ガスを形成し、該ストライプに交差して配設
されたゲート電極により該電子ガスを制御する半導体装
置により解決される。
の半導体層より電子親和力が小さくドナー不純物を含む
第２の半導体層とのヘテロ接合を備え、該ヘテロ接合に
接してソース領域、ドレイン領域及びその中間にチャネ
ル領域を有し、該チャネル領域の該ヘテロ接合界面が、
該ソース領域とドレイン領域を結ぶ方向に平行な複数の
相互に平行で且つ分離されたストライプ状に成形されて
該ヘテロ接合界面に１次元もしくは次元に準ずる量子化
された電子ガスを形成し、該ストライプに交差して配設
されたゲート電極により該電子ガスを制御する半導体装
置により解決される。
本発明によれば、空間分離ドーピングされたヘテロ接合
界面のチャネル領域を、複数の相互に平行で幅が狭いス
トライプ状に成形し、該界面に垂直方向については従来
の２次元電子ガスと同様に量子化され、ストライプ幅方
向についてはストライプ相互間で分離され、量子化され
ないまでも１次元量子に準ずる散乱作用が少ない電子ガ
スを生成させて、その電子移動度を従来の２次元電子ガ
スより高くする。
界面のチャネル領域を、複数の相互に平行で幅が狭いス
トライプ状に成形し、該界面に垂直方向については従来
の２次元電子ガスと同様に量子化され、ストライプ幅方
向についてはストライプ相互間で分離され、量子化され
ないまでも１次元量子に準ずる散乱作用が少ない電子ガ
スを生成させて、その電子移動度を従来の２次元電子ガ
スより高くする。
１次元量子化に到達するためにはストライプの幅方向を
電子のドゥ・ブロイー波長（GaAsでは約30mm）以下にす
ることが必要であり、リソグラフィーエッチング法等に
よるパターン形成でこれを実現することは困難である
が、その10倍程度以下として２次元電子ガスより散乱作
用を減少させ、移動度を増大することは可能である。
電子のドゥ・ブロイー波長（GaAsでは約30mm）以下にす
ることが必要であり、リソグラフィーエッチング法等に
よるパターン形成でこれを実現することは困難である
が、その10倍程度以下として２次元電子ガスより散乱作
用を減少させ、移動度を増大することは可能である。
なおこの寸法にばらつきを生じてゲート長短縮の場合の
様に特性が大幅に変動することはない。更に複数のスト
ライプが並列接続されるために、単に電流を増大するの
みでなく、ばらつきが平均化される効果が得られてい
る。
様に特性が大幅に変動することはない。更に複数のスト
ライプが並列接続されるために、単に電流を増大するの
みでなく、ばらつきが平均化される効果が得られてい
る。
以下本発明を実施例により具体的に説明する。
第１図は本発明の実施例の模式図であり、図（ａ）はそ
の平面図、図（ｂ）はＸ−Ｘ′断面図、図（ｃ）はＹ−
Ｙ′断面図を示し、第２図（１）乃至（３）は本実施例
の製造工程中のＹ−Ｙ′断面図である。
の平面図、図（ｂ）はＸ−Ｘ′断面図、図（ｃ）はＹ−
Ｙ′断面図を示し、第２図（１）乃至（３）は本実施例
の製造工程中のＹ−Ｙ′断面図である。
図において、１は半絶縁性GaAs基板、２は例えばシリコ
ン（Si）を濃度２×1018cm-3程度にドープしたｎ型AlxG
a1-xAs（ｘ＝0.3）層、３はノンドープのｉ型GaAs層、
４は例えばSiを注入したｎ型ソース・ドレインコンタク
ト領域、５は例えばSiO2からなる保護絶縁膜、６は例え
ばAuGe/Auからなるソース、ドレイン電極、6Aはソー
ス、ドレイン電極６と半導体基体との間に形成された合
金化領域、７は例えばAlからなるゲート電極であり、ｎ
型AlGaAs層２からｉ形GaAs層３へ遷移した電子によっ
て、電子ガス3eがストライプ状にパターン化された各ヘ
テロ接合界面近傍に形成されている。
ン（Si）を濃度２×1018cm-3程度にドープしたｎ型AlxG
a1-xAs（ｘ＝0.3）層、３はノンドープのｉ型GaAs層、
４は例えばSiを注入したｎ型ソース・ドレインコンタク
ト領域、５は例えばSiO2からなる保護絶縁膜、６は例え
ばAuGe/Auからなるソース、ドレイン電極、6Aはソー
ス、ドレイン電極６と半導体基体との間に形成された合
金化領域、７は例えばAlからなるゲート電極であり、ｎ
型AlGaAs層２からｉ形GaAs層３へ遷移した電子によっ
て、電子ガス3eがストライプ状にパターン化された各ヘ
テロ接合界面近傍に形成されている。
本実施例は例えば下記の様に製造される。
第２図（１）参照：半絶縁性GaAs基板１上に、例えば分
子線エピタキシャル成長方法により、前記ｎ型AlxGa1-x
As層２とノンドープのｉ型GaAs層３とを、例えば厚さそ
れぞれ100mmにエピタキシャル成長する。
子線エピタキシャル成長方法により、前記ｎ型AlxGa1-x
As層２とノンドープのｉ型GaAs層３とを、例えば厚さそ
れぞれ100mmにエピタキシャル成長する。
ｉ型GaAs層３上に例えばSiO2膜を設け、そのチャネル領
域上の部分に例えばマスク幅w1＝0.4μｍ、開口幅w2＝
0.4μｍのストライプ状パターンを形成して、マスク11
とする。
域上の部分に例えばマスク幅w1＝0.4μｍ、開口幅w2＝
0.4μｍのストライプ状パターンを形成して、マスク11
とする。
第２図（２）参照：このマスク11を用いて、例えば２塩
化２弗化炭素（CCl2F2）によるリアクティブイオンエッ
チング法により、ｉ型GaAs層３をエッチングする。この
エッチング法ではGaAs層３がAlGaAs層２に対して選択的
にエッチングされ、サイドエッチング効果によりｉ型Ga
As層３をマスク幅w1より狭いストライプ幅ｗ≒0.1〜0.2
μｍ程度とする。
化２弗化炭素（CCl2F2）によるリアクティブイオンエッ
チング法により、ｉ型GaAs層３をエッチングする。この
エッチング法ではGaAs層３がAlGaAs層２に対して選択的
にエッチングされ、サイドエッチング効果によりｉ型Ga
As層３をマスク幅w1より狭いストライプ幅ｗ≒0.1〜0.2
μｍ程度とする。
第２図（３）参照：マスク11を除去してSiO2膜５を堆積
し、更にレジスト等の膜12を被着してその上表面を平坦
にし、例えば４弗化炭素（CF4）に酸素（O2）を加えた
ドライエッチングにより、SiO2膜５間にｉ型GaAs層３の
ストライプ状パターンが表出する平坦面を形成する。
し、更にレジスト等の膜12を被着してその上表面を平坦
にし、例えば４弗化炭素（CF4）に酸素（O2）を加えた
ドライエッチングにより、SiO2膜５間にｉ型GaAs層３の
ストライプ状パターンが表出する平坦面を形成する。
第１図（ａ）、（ｂ）参照：このエッチング処理により
ソース・ドレインコンタクト領域４とするGaAs層３も表
出する。この領域のGaAs層３に、例えばSiをエネルギー
100keV程度でドーズ量１×1013cm-2程度イオン注入し、
活性化熱処理を行ってｎ型ソース・ドレインコンタクト
領域４を形成して、例えばAuGe/Auからなるソース、ド
レイン電極６を配設し、合金化熱処理を行う。
ソース・ドレインコンタクト領域４とするGaAs層３も表
出する。この領域のGaAs層３に、例えばSiをエネルギー
100keV程度でドーズ量１×1013cm-2程度イオン注入し、
活性化熱処理を行ってｎ型ソース・ドレインコンタクト
領域４を形成して、例えばAuGe/Auからなるソース、ド
レイン電極６を配設し、合金化熱処理を行う。
第１図（ａ）、（ｃ）参照：例えばAlからなるゲート電
極７を配設する。
極７を配設する。
本実施例では例えば温度77Kにおいて、電子移動度が約
１×106cm2/V.sであり、従来の２次元量子化HEMTの電子
移動度が１〜10×104cm2/V.s、例えば６×104cm2/V.s程
度であるのに比較して、明らかな増大が実証されてい
る。
１×106cm2/V.sであり、従来の２次元量子化HEMTの電子
移動度が１〜10×104cm2/V.s、例えば６×104cm2/V.s程
度であるのに比較して、明らかな増大が実証されてい
る。
前記実施例ではｎ型AlGaAs層を基板側としているが、例
えばノンドープのｉ型GaAs層を基板側としｎ型AlGaAs層
をその上に成長して、電子供給層をストライプ状にパタ
ーニングしても同様の効果を得ることができる。また本
発明はGaAs/AlGaAs系に限られず、例えばInGaAs/InAlAs
等を用いた半導体装置に適用し得ることは明らかであ
る。
えばノンドープのｉ型GaAs層を基板側としｎ型AlGaAs層
をその上に成長して、電子供給層をストライプ状にパタ
ーニングしても同様の効果を得ることができる。また本
発明はGaAs/AlGaAs系に限られず、例えばInGaAs/InAlAs
等を用いた半導体装置に適用し得ることは明らかであ
る。
以上説明した如く本発明によれば、空間分離ドーピング
と１次元に準ずる界面量子化により、電子移動度が従来
のHEMTより更に増大されて半導体装置の高速化が一層推
進され、例えば次世代の電子計算システム等に大きい効
果を与える。
と１次元に準ずる界面量子化により、電子移動度が従来
のHEMTより更に増大されて半導体装置の高速化が一層推
進され、例えば次世代の電子計算システム等に大きい効
果を与える。
第１図は本発明の実施例の模式図、 第２図はその製造工程中のＹ−Ｙ′断面図、 第３図は従来例の模式側断面図である。 図において、 １は半絶縁性GaAs基板、 ２はｎ型AlxGa1-xAs層、 ３はノンドープのｉ型GaAs層、 3eは電子ガス、 ４はｎ型ソース・ドレインコンタクト領域、 ５は保護絶縁膜、 ６はソース、ドレイン電極、 6Aは合金化領域、 ７はゲート電極、 11はマスク、 12はレジスト等の膜を示す。
Claims (1)
- 【請求項１】ノンドープの第１の半導体層と、該第１の
半導体層より電子親和力が小さくドナー不純物を含む第
２の半導体層とのヘテロ接合を備え、 該ヘテロ接合にしてソース領域、ドレイン領域及びその
中間にチャネル領域を有し、該チャネル領域の該ヘテロ
接合界面が、該ソース領域とドレイン領域を結ぶ方向に
平行な複数の相互に平行で且つ分離されたストライプ状
に成形されて該ヘテロ接合界面に１次元もしくは１次元
に準ずる量子化された電子ガスを形成し、 該ストライプに交差して配設されたゲート電極により該
電子ガスを制御することを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61220384A JPH07105490B2 (ja) | 1986-09-18 | 1986-09-18 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61220384A JPH07105490B2 (ja) | 1986-09-18 | 1986-09-18 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6376380A JPS6376380A (ja) | 1988-04-06 |
| JPH07105490B2 true JPH07105490B2 (ja) | 1995-11-13 |
Family
ID=16750277
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61220384A Expired - Lifetime JPH07105490B2 (ja) | 1986-09-18 | 1986-09-18 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07105490B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2545956B2 (ja) * | 1988-11-15 | 1996-10-23 | 日本電気株式会社 | 電界効果トランジスタ |
| US6242765B1 (en) * | 1991-05-21 | 2001-06-05 | Nec Corporation | Field effect transistor and its manufacturing method |
| CN103400856B (zh) * | 2013-07-04 | 2016-03-02 | 西安电子科技大学 | 选区外延的一维电子气GaN基HEMT器件及制备方法 |
| CN103383959B (zh) * | 2013-07-04 | 2015-10-28 | 西安电子科技大学 | 横向过生长一维电子气GaN基HEMT器件及制备方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61170070A (ja) * | 1985-01-23 | 1986-07-31 | Sony Corp | 半導体装置 |
-
1986
- 1986-09-18 JP JP61220384A patent/JPH07105490B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6376380A (ja) | 1988-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4111725A (en) | Selective lift-off technique for fabricating gaas fets | |
| GB2295488A (en) | Semiconductor device | |
| JP2554433B2 (ja) | 半導体装置およびその製造方法 | |
| JP3177951B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
| EP0397148B1 (en) | Heterostructure device and production method thereof | |
| JPH0324782B2 (ja) | ||
| JPH0684957A (ja) | 高電子移動度電界効果半導体装置 | |
| JPH07105490B2 (ja) | 半導体装置 | |
| EP0602671B1 (en) | Heterojunction field effect transistor having an improved transistor characteristic | |
| US6242765B1 (en) | Field effect transistor and its manufacturing method | |
| JPH08213594A (ja) | 電界効果トランジスタ | |
| JPH0793428B2 (ja) | 半導体装置及びその製造方法 | |
| JPH07307462A (ja) | 半導体装置およびその製造方法 | |
| JPH02189978A (ja) | 細線電界効果トランジスタ及びその製造方法 | |
| JP3038737B2 (ja) | 量子細線半導体装置およびその製造方法 | |
| JPH05235055A (ja) | 化合物半導体装置 | |
| JPH0684959A (ja) | 高電子移動度電界効果半導体装置 | |
| JPH04369843A (ja) | 半導体装置およびその製造方法 | |
| JP3304343B2 (ja) | 電界効果トランジスタ | |
| JP2708492B2 (ja) | 半導体装置の製造方法 | |
| JP2503594B2 (ja) | 半導体集積装置及びその製造方法 | |
| JP2658513B2 (ja) | 電界効果トランジスタ | |
| JPH0671012B2 (ja) | 半導体装置の製造方法 | |
| JPH08264558A (ja) | 化合物半導体装置とその製造方法 | |
| JPH05190576A (ja) | 半導体装置 |