CN103400856B - 选区外延的一维电子气GaN基HEMT器件及制备方法 - Google Patents
选区外延的一维电子气GaN基HEMT器件及制备方法 Download PDFInfo
- Publication number
- CN103400856B CN103400856B CN201310280177.7A CN201310280177A CN103400856B CN 103400856 B CN103400856 B CN 103400856B CN 201310280177 A CN201310280177 A CN 201310280177A CN 103400856 B CN103400856 B CN 103400856B
- Authority
- CN
- China
- Prior art keywords
- bar
- layer
- masking layer
- dimensional electron
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Abstract
本发明公开了一种选区外延的一维电子气GaN基HEMT器件及制备方法，主要解决现有一维电子气器件高温高压特性、频率特性及功率特性较差的问题。该器件自下而上包括衬底、缓冲层、钝化层和保护层；缓冲层采用GaN，该缓冲层上设有按周期性间隔排列的势垒层条和掩蔽层条；势垒层条上的两端分别为源极和漏极；钝化层位于势垒层条和掩蔽层条上，该钝化层上开有栅槽，栅槽中设有栅极；势垒层条采用AlGaN，每条势垒层条的宽度为纳米量级，以形成一维电子气。本发明与Si基和GaAs基一维电子气器件相比，由于采用材料特性突出的宽禁带半导体GaN，故具有很好的高温高压特性、频率特性和功率特性，可制作超高速低功耗的一维电子气器件。
Description
技术领域
本发明属于微电子技术领域，涉及半导体器件，特别是基于GaN半导体材料异质结结构的一维电子气HEMT器件，可作为微波、毫米波通讯系统以及雷达系统的基本器件。
背景技术
III-V族化合物半导体材料是十多年来迅速发展起来的第三代半导体材料，如GaN基、GaAs基、InP基等半导体材料，它们的禁带宽度很大，并且可以与InN、AlN等形成合金半导体，使其禁带宽度可调。人们通常利用这些III-V族化合物半导体材料形成各种异质结结构，由于异质结界面两侧的III-V族化合物半导体材料的禁带宽度存在较大的差异，使异质结界面附近产生了一个量子势阱。人们通过对材料进行掺杂或利用材料的极化效应等特性，可以在量子势阱中产生高浓度的二维电子气。这种二维电子气被束缚在量子势阱中，实现了载流子与电离杂质在空间上的分离，大大降低了载流子和离化施主之间的散射，从而大大提高了电子迁移率。如果把平行于半导体表面（x-y平面）的二维电子气在y方向进一步压缩，使其封闭于长为Lx，宽为Ly的细丝内，当Ly的大小同Lz的一样，都与电子波长差不多时，则称该细丝为量子线。量子线的宽度为纳米量级。若Ly和Lz足够小，则量子化的能级间距较大，在细丝内只可能存在少数几个量子状态。这时电子的运动仅沿着细丝的x方向，其能量仅由x方向的的波数kx来决定，这种量子线中的电子体系即为一维电子气。
一维电子气具有若干特殊的输运性质。首先，因为一维电子气能量的量子化显著，则电子数目越多，总能量就越高，从而速度vx也就越高。这就是说，电子浓度N越高，电子的速度vx就越大。同时迁移率μ也将随着电子浓度的增高而增大。预期电子的迁移率可增高到107cm2/v·s；其次，因为一维电子气不易改变运动方向，即使存在有弹性散射，只有背散射，概率也极小，因而能量再高也不可能发射光学波声子而跃迁到低能态，则非弹性散射概率也很小。所以一维电子气遭受各种散射的概率很小。正因为如此，在高电场下速度vx也不饱和，这就是说，在高电场下一维电子气也具有很高的速度；最后，因为一维电子气只有一个自由度，故不产生Hall效应。
1987年，荷兰科学家BartJ.VanWees和HenkVanHouten首先报道了利用GaAs/AlGaAs高电子迁移率晶体管在形成金属分裂栅结构条件下形成的准一维电子气沟道，并观察到准一维量子线负栅压下的量子电导现象，参见“Quantizedconductanceofpointcontactsinatwo-dimensionalelectrongas”，BartJ.VanWees，PhysicalReviewLetters，Volume60，Number9，February1988。
1987年，ToshiroHiramoto等人报道了利用聚焦离子注入的方法制备一维GaAs量子线。首先在半绝缘的GaAs衬底上进行聚焦Si离子束注入形成宽度为20μm的导电层，然后进行半径为0.1μm的聚焦Si离子注入形成高阻区，使导电层形成一个很窄的导电沟道，从而获得量子线。参见“One-dimensionalGaAswiresfabricatedbyfocusedionbeamimplantation”，ToshiroHiramoto，AppliedPhysicsLetters，Volume51，Number20，November1987。
1993年，K.Eberl和P.Grambow等人在光刻成型的AlGaAs缓冲层上利用分子束外延二次生长技术制备了量子线结构。分子束外延生长时，Ga原子在刻蚀台面的不同面上具有不同的扩散速度。Ga原子在侧壁面上的扩散速度很高，很容易移动到顶层上，因而GaAs在侧壁的生长速度很慢，生长的GaAs层很薄。侧壁上薄的GaAs层为台面较厚的GaAs层区域提供了额外的横向运动维度的限制，产生了量子线效应。参见“QuantumwirespreparedbymolecularbeamepitaxyregrowthonpatternedAlGaAsbufferlayers”，K.Eberl，AppliedPhysicsLetters，Volume63，Number8，August1993。
1995年，施毅和郑友斗等人发表了一种利用SiGe/Si异质结构制备硅量子线的方法，其特征是在硅单晶上生长Si/SiGe/Si异质薄膜，采用光刻和反应离子刻蚀技术形成沟槽，采用选择化学腐蚀去除SiGe层并形成硅线，通过低温热氧化过程对硅线进行细化和光滑达到最终所希望的尺寸，同时获得高质量的Si/SiO2异质界面。参见施毅，郑友斗等“一种用SiGe/Si异质结构制备硅量子线的方法”，中国，1146639，1997-04-02。
1996年，M.L.Osowski等人发表了利用选区金属有机物化学气相沉积技术制备InGaAs–GaAs量子线阵列结构。选区外延技术与刻蚀和二次生长技术相比的优势主要来源于可以调整半导体生长参数来获得窗口区域上的高质量埋层的位置。这使得纳米结构可以通过单步生长获得，并且生长的晶体特性使得我们可以控制横向的晶体尺寸。参见“LateralinhomogeneityinInGaAs–GaAsquantumwirearraysbyselective-areametalorganicchemicalvapordeposition”，M.L.Osowski，AppliedPhysicsLetters，Volume68，Number8，February1996。
目前制备量子线的工艺方法主要有以下几种，参见阎发旺、张文俊等“分子束外延自组织生长量子线结构材料制备方法”中国，1312583,2001-09-12：
⑴以二维材料为基础，利用磁场对载流子进行另一维限制；
⑵分裂栅技术，通过栅电极加负偏压耗尽载流子实现；
⑶以二维材料为基础，在生长时对二维材料进行解理，然后在断面上进行二次外延形成“T型”量子线结构；
⑷在外延生长前，利用电子束光刻干法刻蚀，对要生长的衬底表面“预加工”出一定的形状；
⑸在小偏角衬底上自组织方法生长；
⑹利用分子束外延技术和高面指数衬底本身不平整性的特点，在分子束外延设备中自组织一次外延制备量子线结构材料。
综上所述，当前国内外对一维电子气的研究和制备都是基于第一代半导体Si或第二代半导体GaAs材料。由于Si和GaAs半导体其自身的材料性能较差，一维电子气特性要远远低于理想情况，主要表现如下：
一．由于Si和GaAs半导体材料的禁带宽度较小，因而本征载流子浓度较高并且击穿电场较小，使得制备的Si基和GaAs基器件的高温高压特性较差，抗辐照能力很弱；
二．由于Si和GaAs半导体材料的电子输运特性较差，使得制备的Si基和GaAs基器件频率特性较差；
三．由于Si和GaAs半导体材料在形成异质结时其极化特性较差，电子浓度受到很大的限制，使得制备的Si基和GaAs基器件功率特性也较差。
发明内容
本发明目的在于针对上述已有技术的不足，提出一种选区外延的一维电子气GaN基HEMT器件及制备方法，以提高一维电子气器件的高温高压特性、频率特性以及功率特性。
本发明的技术方案是这样实现的：
一、技术原理
根据第三代半导体材料GaN相比第一代半导体材料Si和第二代半导体材料GaAs具有更大优势的特点，本发明利用AlGaN/GaN异质结制备一维电子气，以获得高的电子迁移率和高的电子浓度，使器件工作在更高的频率和功率范围，同时为研制新结构的一维电子气器件提供必要手段。当缓冲层采用GaN半导体材料，势垒层采用AlGaN半导体材料时，由于GaN和AlGaN具有不同的禁带宽度，可以在界面处形成AlGaN/GaN异质结结构，在常规的AlGaN/GaN异质结中存在高浓度的二维电子气导电沟道。在衬底上外延GaN缓冲层后，先在GaN缓冲层淀积一层SiN或SiO2掩蔽层，然后利用光刻和刻蚀技术，形成周期性排列的GaN窗口和掩蔽层条，然后再外延AlGaN势垒层，由于AlGaN材料在SiN或SiO2掩蔽层条与GaN窗口之间的生长具有很好的选择性，AlGaN优先在GaN窗口上生长，这种生长势垒层的方法称为选区外延。在刻蚀SiN或SiO2掩蔽层条时，使周期性排列的GaN窗口宽度为纳米量级，生长AlGaN势垒层后，掩蔽层条横向隔断二维电子气导电沟道，在GaN窗口正上方的异质结中形成一维电子气。
二、技术方案
1.一维电子气GaN基HEMT器件结构：
根据上述原理，本发明的一维电子气GaN基HEMT器件，其结构自下而上包括衬底1、缓冲层2、钝化层8和保护层9，其特征在于：
所述的缓冲层2采用GaN半导体材料，该缓冲层2上设有按周期性间隔排列的势垒层条3和掩蔽层条4；势垒层条3上的两端分别为源极6和漏极7；
钝化层8位于势垒层条3和掩蔽层条4上，该钝化层8上开有栅槽，栅槽中设有栅极5；
所述的势垒层条3，采用AlGaN半导体材料，每条势垒层条3的宽度为纳米量级，以形成一维电子气。
上述一维电子气GaN基HEMT器件，其特征在于每个掩蔽层条4的宽度均为50nm～500nm，每个势垒层条3的宽度均为10nm～100nm。
2.制备一维电子气GaN基HEMT器件的方法：
根据上述原理，本发明的一维电子气GaN基HEMT器件的制备方法，包括以下步骤：
A．外延GaN缓冲层：
采用金属有机物化学气相淀积MOCVD或分子束外延MBE或氢化物气相外延HVPE在衬底1上外延厚度为1～5μm的GaN半导体材料，作为缓冲层2；
B．淀积掩蔽层，刻蚀掩蔽层条：
B1）采用化学气相淀积或蒸发或原子层淀积或溅射或分子束外延在缓冲层2上淀积一层厚度为10～50nm的SiN或SiO2掩蔽层；
B2）在掩蔽层上涂电子光刻胶，并采用电子束光刻出所需要的量子线图形；
B3）采用反应离子刻蚀方法或感应耦合等离子体刻蚀方法刻蚀掩蔽层形成周期性排列的掩蔽层条4，每两条之间露出缓冲层窗口；每条掩蔽层条4的宽度均为50nm～500nm，每个缓冲层窗口的宽度均为10nm～100nm；
C．淀积AlGaN势垒层：
采用金属有机物化学气相淀积MOCVD或分子束外延MBE或氢化物气相外延HVPE在缓冲层窗口上淀积厚度为10～50nm的AlGaN半导体材料，作为势垒层条3，其中AlGaN材料的Al组分为15%～30%；
D．制作源极和漏极：
D1）在势垒层条3和掩蔽层条4上第一次制作掩膜，以进行源极和漏极光刻；
D2）用电子束蒸发技术或溅射技术在势垒层条3的两端淀积金属，分别制作源极6和漏极7；
E．台面光刻和刻蚀：
E1）在势垒层条3和掩蔽层条4上第二次制作掩膜，以进行台面光刻；
E2）采用反应离子刻蚀方法或感应耦合等离子体刻蚀方法进行台面刻蚀，将二维电子气导电沟道完全刻断以实现对器件的隔离；
F．淀积钝化层：
采用化学气相淀积或蒸发或原子层淀积或溅射或分子束外延在源极6和漏极7的上部以及势垒层条3和掩蔽层条4上的其它区域淀积钝化层8；
G．制作栅极：
G1）在钝化层8上制作掩膜，以进行栅槽光刻；
G2）采用反应离子刻蚀方法或感应耦合等离子体刻蚀方法在钝化层8上刻蚀出栅槽；
G3）使用电子束蒸发技术或溅射技术在栅槽中淀积金属，制作栅极5；
H．淀积保护层：
采用化学气相淀积或蒸发或原子层淀积或溅射或分子束外延在栅极5和钝化层8的上部淀积保护层9；
I．蒸发互连金属：
I1）在钝化层8和保护层9上先进行互连开孔光刻；
I2）采用反应离子刻蚀方法或感应耦合等离子体刻蚀方法进行互连开孔刻蚀；
I3）采用电子束蒸发技术或溅射技术进行互连金属蒸发，完成整个器件制作。
本发明器件与现有的一维电子气器件比较具有以下优点：
1．进一步提高了一维电子气器件的高温高压特性、抗辐照特性和频率特性。
本发明采用GaN半导体材料，由于第三代半导体材料GaN相比第一代半导体材料Si和第二代半导体材料GaAs具有更大的禁带宽度，因而本征载流子浓度较低并且击穿电场较大，使得制备的一维电子气GaN基HEMT器件的高温高压特性较好，抗辐照能力很强；同时由于GaN材料具有优异的电子输运特性，使得制备的一维电子气GaN基HEMT器件可工作于高频率范围。
2．进一步提高了一维电子气器件的功率特性。
本发明的缓冲层采用GaN半导体材料，势垒层采用AlGaN半导体材料，GaN和AlGaN具有不同的禁带宽度，可以在界面处形成AlGaN/GaN异质结结构，由于GaN材料极强的压电极化和自发极化电场的存在，即使在没有任何掺杂的情况下也可在异质结界面形成高浓度的二维电子气，进而获得比第二代化合物半导体异质结器件中更高的一维电子气浓度，使得制备的一维电子气GaN基HEMT器件具有较好的功率特性。
3.进一步提高了一维电子气的均匀性。
本发明采用选区外延方法，这使得一维电子气可以通过单步生长获得，并且可以控制横向的晶体尺寸，实现极细的和高密度的量子线的生长，保证了一维电子气具有足够的均匀性。
以下结合附图和实施例进一步说明本发明的技术内容和效果。
附图说明
图1是本发明器件的结构示意图；
图2是本发明器件的结构正视剖面图；
图3是本发明器件的结构侧视剖面图；
图4是本发明器件的制作工艺流程图。
具体实施方式
参照图1、图2和图3，本发明的一维电子气GaN基HEMT器件，包括衬底1、缓冲层2、势垒层条3、掩蔽层条4、栅极5、源极6、漏极7、钝化层8和保护层9。其中缓冲层2位于衬底1上；势垒层条3和掩蔽层条4按周期排列在缓冲层2上；势垒层条3的一端引出源极6，另一端引出漏极7；钝化层8位于势垒层条3和掩蔽层条4上；该钝化层8上开有栅槽，栅极5位于栅槽中；保护层9位于钝化层8上。缓冲层2采用GaN半导体材料；势垒层条3采用AlGaN半导体材料，每个势垒层条3的宽度为纳米量级，以形成一维电子气。每个掩蔽层条4的宽度均为50nm～500nm，每个势垒层条3的宽度均为10nm～100nm。
本发明的实施例给出了六种器件结构，其中：
实施例1的器件结构为：衬底1为蓝宝石，缓冲层2为GaN，势垒层条3为AlGaN，钝化层8为SiN，保护层9为SiN，掩蔽层条4为SiN，掩蔽层条4的厚度为10nm，宽度为50nm，势垒层条3的宽度为10nm，且掩蔽层条4与势垒层条3为周期性间隔排列；
实施例2的器件结构为：衬底1为碳化硅，缓冲层2为GaN，势垒层条3为AlGaN，钝化层8为SiN，保护层9为SiO2，掩蔽层条4为SiN，掩蔽层条4的厚度为30nm，宽度为250nm，势垒层条3的宽度为50nm，且掩蔽层条4与势垒层条3为周期性间隔排列；
实施例3的器件结构为：衬底1为硅，缓冲层2为GaN，势垒层3为AlGaN，钝化层8为SiO2，保护层9为SiN，掩蔽层条4为SiN，掩蔽层条4的厚度为50nm，宽度为500nm，势垒层条3的宽度为100nm，且掩蔽层条4与势垒层条3为周期性间隔排列；
实施例4的器件结构为：衬底1为蓝宝石，缓冲层2为GaN，势垒层条3为AlGaN，钝化层8为SiN，保护层9为SiN，掩蔽层条4为SiO2，掩蔽层条4的厚度为10nm，宽度为50nm，势垒层条3的宽度为10nm，且掩蔽层条4与势垒层条3为周期性间隔排列；
实施例5的器件结构为：衬底1为碳化硅，缓冲层2为GaN，势垒层条3为AlGaN，钝化层8为SiN，保护层9为SiO2，掩蔽层条4为SiO2，掩蔽层条4的厚度为30nm，宽度为250nm，势垒层条3的宽度为50nm，且掩蔽层条4与势垒层条3为周期性间隔排列；
实施例6的器件结构为：衬底1为硅，缓冲层2为GaN，势垒层条3为AlGaN，钝化层8为SiO2，保护层9为SiN，掩蔽层条4为SiO2，掩蔽层条4的厚度为50nm，宽度为500nm，势垒层条3的宽度为100nm，且掩蔽层条4与势垒层条3为周期性间隔排列。
参照图4，本发明给出制作一维电子气GaN基HEMT器件的如下步骤：
实施例1，制作衬底1为蓝宝石，缓冲层2为GaN，势垒层条3为AlGaN，钝化层8为SiN，保护层9为SiN，掩蔽层条4为SiN，掩蔽层条4的厚度为10nm，宽度为50nm，势垒层条3的宽度为10nm，且掩蔽层条4与势垒层条3为周期性间隔排列的一维电子气GaN基HEMT。
步骤1，采用金属有机物化学气相淀积MOCVD在蓝宝石衬底1上外延厚度为1μm的GaN半导体材料，作为缓冲层2；外延GaN缓冲层2的工艺条件为：温度为1020℃，压力为200Torr，氢气流量为4600sccm，氨气流量为4600sccm，镓源流量为200μmol/min。
步骤2，先采用等离子体增强化学气相淀积PECVD在GaN缓冲层2上淀积一层厚度为10nm的SiN掩蔽层；再在SiN掩蔽层上涂电子光刻胶，采用电子束光刻出所需要的量子线图形；然后采用反应离子刻蚀方法刻蚀SiN掩蔽层形成周期性排列的掩蔽层条4，每两条之间露出缓冲层窗口，其中掩蔽层条4的宽度均为50nm，缓冲层窗口的宽度均为10nm。
淀积SiN掩蔽层的工艺条件为：气体2%SiH4/N2的流量为200sccm，气体NH3的流量为2sccm，气体N2的流量为0sccm，气体He的流量为200sccm，压强为600mTorr，温度为250℃，功率为22W；刻蚀SiN掩蔽层的工艺条件为：反应气体为CF4，CF4的流量为10sccm，压力为5mT，功率为50W。
步骤3，采用金属有机物化学气相淀积MOCVD在缓冲层窗口上淀积厚度为10nm的AlGaN半导体材料，作为势垒层条3，该AlGaN材料的Al组分为15%；淀积AlGaN势垒层条3的工艺条件为：温度为1050℃，压力为200Torr，氢气流量为4600sccm，氨气流量为4600sccm，镓源流量为28μmol/min，铝源流量为5μmol/min。
步骤4，在势垒层条3和掩蔽层条4上第一次制作掩膜，以进行源极和漏极光刻，并使用电子束蒸发技术在势垒层条3的两端淀积金属，再在N2气氛中进行快速热退火，分别制作源极6和漏极7，其中所淀积的金属为Ti/Al/Ni/Au金属组合，Ti的厚度为0.01μm，Al的厚度为0.05μm，Ni的厚度为0.03μm，Au的厚度为0.02μm。
淀积金属的工艺条件为：真空度小于2.0×10-6Torr，功率为200W，蒸发速率小于快速热退火的工艺条件为：温度为870℃，时间为30s。
步骤5，在势垒层条3和掩蔽层条4上第二次制作掩膜，以进行台面光刻，并采用反应离子刻蚀方法进行台面刻蚀，刻蚀深度为100nm，台面间距为3μm。
刻蚀台面的工艺条件为：反应气体为Cl2，Cl2的流量为15sccm，压力为10mT，功率为100W。
步骤6，使用等离子体增强化学气相淀积PECVD，在源极6和漏极7的上部以及势垒层条3和掩蔽层条4上的其它区域淀积厚度为40nm的SiN钝化层8。
淀积钝化层8的工艺条件为：气体2%SiH4/N2的流量为200sccm，气体NH3的流量为2sccm，气体N2的流量为0sccm，气体He的流量为200sccm，压强为600mTorr，温度为250℃，功率为22W。
步骤7，在钝化层8上制作掩膜，进行栅槽光刻，并采用反应离子刻蚀方法在钝化层8上刻蚀出栅槽，然后采用电子束蒸发在栅槽中淀积金属，制作栅极5，其中所淀积的金属采用Ni/Au/Ni金属组合，且第一层Ni的厚度为0.01μm，Au的厚度为0.08μm，第二层Ni的厚度为0.01μm。
刻蚀栅槽的工艺条件为：反应气体为CF4，CF4的流量为20sccm，压力为5mT，功率为50W；淀积金属的工艺条件为：真空度小于2.0×10-6Torr，功率为500W，蒸发速率小于
步骤8，使用等离子体增强化学气相淀积PECVD，在栅极6和钝化层8的上部淀积厚度为200nm的SiN保护层9。
淀积保护层9的工艺条件为：气体2%SiH4/N2的流量为200sccm，气体NH3的流量为2sccm，气体N2的流量为0sccm，气体He的流量为200sccm，压强为600mTorr，温度为250℃，功率为22W。
步骤9，在钝化层8和保护层9上进行互连开孔光刻和刻蚀，并蒸发互连金属。
首先，在钝化层8和保护层9上进行互连开孔光刻；
其次，采用反应离子刻蚀方法进行互连开孔刻蚀，互连开孔刻蚀的工艺条件为：反应气体为CF4和O2，CF4的流量为45sccm，O2的流量为5sccm，压力为10mT，功率为100W；
然后，采用电子束蒸发技术进行互连金属蒸发，所蒸发的金属采用Ti/Au金属组合，其中Ti的厚度为0.02μm，Au的厚度为0.1μm；互连金属蒸发的工艺条件为：真空度小于2.0×10-6Torr，功率为200W，蒸发速率小于
实施例2，制作衬底1为碳化硅，缓冲层2为GaN，势垒层条3为AlGaN，钝化层8为SiN，保护层9为SiO2，掩蔽层条4为SiN，掩蔽层条4的厚度为30nm，宽度为250nm，势垒层条3的宽度为50nm，且掩蔽层条4与势垒层条3为周期性间隔排列的一维电子气GaN基HEMT。
步骤一，在碳化硅衬底1上外延厚度为3μm的GaN缓冲层2。
使用金属有机物化学气相淀积MOCVD设备在温度为1020℃，压力为200Torr，氢气流量为5000sccm，氨气流量为5000sccm，镓源流量为220μmol/min的工艺条件下，在碳化硅衬底1上外延厚度为3μm的GaN缓冲层2。
步骤二，在GaN缓冲层2淀积厚度为30nm的SiN掩蔽层，然后光刻出所需要的量子线图形，再刻蚀SiN掩蔽层形成周期性排列的掩蔽层条4。
(2a)采用等离子体增强化学气相淀积PECVD，在压强为600mTorr，温度为250℃，功率为22W，气体2%SiH4/N2的流量为200sccm，气体NH3的流量为2sccm，气体N2的流量为0sccm，气体He的流量为200sccm的工艺条件下，在GaN缓冲层2上淀积一层厚度为30nm的SiN掩蔽层；
(2b)在SiN掩蔽层上涂电子光刻胶，采用电子束光刻出所需要的量子线图形；
(2c)采用反应离子刻蚀方法在压力为10mT，功率为100W，反应气体CF4的流量为30sccm的工艺条件下，刻蚀SiN掩蔽层形成周期性排列的掩蔽层条4，每两条之间露出缓冲层窗口，其中掩蔽层条4的宽度均为250nm，缓冲层窗口的宽度均为50nm。
步骤三，在缓冲层窗口上淀积厚度为30nm的AlGaN势垒层条3。
使用金属有机物化学气相淀积MOCVD设备在温度为1080℃，压力为200Torr，氢气流量为5000sccm，氨气流量为5000sccm，镓源流量为19μmol/min，铝源流量为7μmol/min的工艺条件下，在缓冲层窗口上淀积厚度为30nm的AlGaN势垒层条3，该AlGaN材料的Al组分为27%。
步骤四，在势垒层条3和掩蔽层条4上第一次制作掩膜，并在势垒层条3的两端淀积金属，分别制作源极6和漏极7。
(4a)在势垒层条3和掩蔽层条4上第一次制作掩膜，以进行源极和漏极光刻；
(4b)使用电子束蒸发技术在真空度小于2.0×10-6Torr，功率为500W，蒸发速率小于的工艺条件下，在势垒层条3的两端淀积Ti/Al/Ni/Au金属组合，分别制作源极6和漏极7，其中Ti的厚度为0.022μm，Al的厚度为0.14μm，Ni的厚度为0.055μm，Au厚度的为0.045μm；
(4c)在气氛为N2，温度为870℃，时间为30s的工艺条件下进行快速热退火。
步骤五，在势垒层条3和掩蔽层条4上第二次制作掩膜，进行台面光刻和刻蚀。
(5a)在势垒层条3和掩蔽层条4上第二次制作掩膜，以进行台面光刻；
(5b)采用反应离子刻蚀方法在压力为10mT，功率为100W，反应气体Cl2的流量为15sccm的工艺条件下进行台面刻蚀，刻蚀深度为200nm，台面间距为5μm。
步骤六，在源极6和漏极7的上部以及势垒层条3和掩蔽层条4上的其它区域淀积厚度为100nm的SiN钝化层8。
使用等离子体增强化学气相淀积PECVD在压强为600mTorr，温度为250℃，功率为22W，气体2%SiH4/N2的流量为200sccm，气体NH3的流量为2sccm，气体N2的流量为0sccm，气体He的流量为200sccm的工艺条件下，在源极6和漏极7的上部以及势垒层条3和掩蔽层条4上的其它区域淀积厚度为100nm的SiN钝化层8。
步骤七，在钝化层8上制作掩膜，进行栅槽光刻和刻蚀，并在栅槽中淀积金属，制作栅极5。
(7a)在钝化层8上制作掩膜，进行栅槽光刻；
(7b)采用反应离子刻蚀方法在压力为5mT，功率为50W，反应气体CF4的流量为20sccm的工艺条件下，在钝化层8上刻蚀出栅槽；
(7c)使用电子束蒸发技术在真空度小于2.0×10-6Torr，功率为500W，蒸发速率小于的工艺条件下，在栅槽中淀积Ni/Au/Ni金属组合，制作栅极5，其中第一层Ni的厚度为0.05μm，Au的厚度为0.2μm，第二层Ni的厚度为0.03μm。
步骤八，在栅极5和钝化层8的上部淀积厚度为500nm的SiO2保护层9。
使用等离子体增强化学气相淀积PECVD在压强为1000mTorr，温度为250℃，功率为25W，气体N2O的流量为800sccm，气体SiH4的流量150sccm的工艺条件下，在栅极5和钝化层8的上部淀积厚度为500nm的SiO2保护层9。
步骤九，在钝化层8和保护层9上进行互连开孔光刻和刻蚀，并蒸发互连金属。
(9a)在钝化层8和保护层9上进行互连开孔光刻；
(9b)采用反应离子刻蚀方法在压力为10mT，功率为100W，反应气体CF4的流量为45sccm，O2的流量为5sccm的工艺条件下进行互连开孔刻蚀。
(9c)采用电子束蒸发技术在真空度小于2.0×10-6Torr，功率为500W，蒸发速率小于的工艺条件下进行互连金属蒸发，所蒸发的金属采用Ti/Au金属组合，其中Ti的厚度为0.02μm，Au的厚度为0.1μm。
实施例3，制作衬底1为硅，缓冲层2为GaN，势垒层条3为AlGaN，钝化层8为SiO2，保护层9为SiN，掩蔽层条4为SiN，掩蔽层条4的厚度为50nm，宽度为500nm，势垒层条3的宽度为100nm，且掩蔽层条4与势垒层条3为周期性间隔排列的一维电子气GaN基HEMT。
步骤A，在硅衬底1上外延厚度为5μm的GaN缓冲层2。
使用金属有机物化学气相淀积MOCVD设备在硅衬底1上外延厚度为5μm的GaN缓冲层2；外延GaN缓冲层2的工艺条件为：温度为1060℃，压力为200Torr，氢气流量为5200sccm，氨气流量为5200sccm，镓源流量为240μmol/min。
步骤B，在GaN缓冲层2上淀积厚度为50nm的SiN掩蔽层，然后光刻出所需要的量子线图形，再刻蚀SiN掩蔽层形成周期性排列的掩蔽层条4。
B1）采用等离子体增强化学气相淀积PECVD在GaN缓冲层2上淀积一层厚度为50nm的SiN掩蔽层，淀积SiN掩蔽层的工艺条件为：气体2%SiH4/N2的流量为200sccm，气体NH3的流量为2sccm，气体N2的流量为0sccm，气体He的流量为200sccm，压强为600mTorr，温度为250℃，功率为22W。
B2）在SiN掩蔽层上涂电子光刻胶，采用电子束光刻出所需要的量子线图形；
B3）采用反应离子刻蚀方法刻蚀SiN掩蔽层形成周期性排列的掩蔽层条4，每两条之间露出缓冲层窗口，其中掩蔽层条4的宽度均为500nm，缓冲层窗口的宽度均为100nm；刻蚀掩蔽层的工艺条件为：反应气体为CF4，CF4的流量为50sccm，压力为20mT，功率为200W。
步骤C，在缓冲层窗口上淀积厚度为50nm的AlGaN势垒层条3。
使用金属有机物化学气相淀积MOCVD设备在缓冲层窗口上淀积厚度为50nm的AlGaN势垒层条3，该AlGaN材料的Al组分为30%；淀积AlGaN势垒层条3的工艺条件为：温度为1100℃，压力为200Torr，氢气流量为5200sccm，氨气流量为5200sccm，镓源流量为18μmol/min，铝源流量为8μmol/min。
步骤D，在势垒层条3和掩蔽层条4上第一次制作掩膜，并在势垒层条3的两端淀积金属，分别制作源极6和漏极7。
D1）在势垒层条3和掩蔽层条4上第一次制作掩膜，以进行源极和漏极光刻；
D2）使用电子束蒸发技术在真空度小于2.0×10-6Torr，功率为500W，蒸发速率小于的工艺条件下，在势垒层条3的两端淀积Ti/Al/Ni/Au金属组合，分别制作源极6和漏极7，其中Ti的厚度为0.04μm，Al的厚度为0.2μm，Ni的厚度为0.15μm，Au厚度的为0.1μm；
D3）在气氛为N2，温度为870℃，时间为30s的工艺条件下进行快速热退火。
步骤E，在势垒层条3和掩蔽层条4上第二次制作掩膜，进行台面光刻和刻蚀。
E1）在势垒层条3和掩蔽层条4上第二次制作掩膜，进行台面光刻；
E2）采用反应离子刻蚀方法进行台面刻蚀，刻蚀深度为300nm，台面间距为8μm。刻蚀台面的工艺条件为：反应气体为Cl2，Cl2的流量为15sccm，压力为10mT，功率为100W。
步骤F，使用等离子体增强化学气相淀积PECVD在源极6和漏极7的上部以及势垒层条3和掩蔽层条4上的其它区域淀积厚度为0.6μm的SiO2钝化层8。
使用等离子体增强化学气相淀积PECVD在源极6和漏极7的上部以及势垒层条3和掩蔽层条4上的其它区域淀积厚度为0.6μm的SiO2钝化层8。淀积SiO2钝化层8的工艺条件为：气体N2O的流量为800sccm，气体SiH4的流量为150sccm，压强为1000mTorr，温度为250℃，功率为25W。
步骤G，在钝化层8上制作掩膜，进行栅槽光刻和刻蚀，并在栅槽中淀积金属制作栅极5。
G1）在钝化层8上制作掩膜，以进行栅槽光刻；
G2）采用反应离子刻蚀方法在压力为5mT，功率为50W，反应气体CF4的流量为20sccm的工艺条件下，在钝化层8上刻蚀出栅槽；
G3）使用电子束蒸发技术在栅槽中淀积Ni/Au/Ni金属组合，制作栅极5，其中第一层Ni的厚度为0.1μm，Au的厚度为0.4μm，第二层Ni的厚度为0.1μm。淀积Ni/Au/Ni金属组合的工艺条件为：真空度小于2.0×10-6Torr，功率为500W，蒸发速率小于
步骤H，使用等离子体增强化学气相淀积在栅极5和钝化层8的上部淀积厚度为3.0μm的SiN保护层9。
使用等离子体增强化学气相淀积在栅极5和钝化层8的上部淀积厚度为3.0μm的SiN保护层9。淀积SiN保护层9的工艺条件为：气体2%SiH4/N2的流量为200sccm，气体NH3的流量为2sccm，气体N2的流量为0sccm，气体He的流量为200sccm，压强为600mTorr，温度为250℃，功率为22W。
步骤I，在钝化层8和保护层9上进行互连开孔光刻和刻蚀，并蒸发互连金属。
I1）在钝化层8和保护层9上先进行互连开孔光刻；
I2）再采用反应离子刻蚀方法在压力为10mT，功率为100W，反应气体CF4的流量为45sccm，O2的流量为5sccm的工艺条件下进行互连开孔刻蚀。
I3）采用电子束蒸发技术在真空度小于2.0×10-6Torr，功率为700W，蒸发速率小于的工艺条件下进行互连金属蒸发，所蒸发的金属采用Ti/Au金属组合，其中Ti的厚度为0.02μm，Au的厚度为0.1μm。
实施例4，制作衬底1为蓝宝石，缓冲层2为GaN，势垒层条3为AlGaN，钝化层8为SiN，保护层9为SiN，掩蔽层条4为SiO2，掩蔽层条4的厚度为10nm，宽度为50nm，势垒层条3的宽度为10nm，且掩蔽层条4与势垒层条3为周期性间隔排列的一维电子气GaN基HEMT。
第1步，与实施例1的步骤1相同；
第2步，首先采用等离子体增强化学气相淀积PECVD在GaN缓冲层2上淀积一层厚度为10nm的SiO2掩蔽层；再在SiO2掩蔽层上涂电子光刻胶，采用电子束光刻出所需要的量子线图形；然后采用感应耦合等离子体刻蚀方法刻蚀SiO2掩蔽层形成周期性排列的掩蔽层条4，每两条之间露出缓冲层窗口，其中掩蔽层条4的宽度均为50nm，缓冲层窗口的宽度均为10nm。
淀积SiO2掩蔽层的工艺条件为：气体N2O的流量为800sccm，气体SiH4的流量为150sccm，压强为1000mTorr，温度为250℃，功率为25W；刻蚀SiO2掩蔽层的工艺条件为：反应气体为CF4，CF4的流量为5sccm，压力为1Pa，功率为100W。
第3步，与实施例1的步骤3相同；
第4步，与实施例1的步骤4相同；
第5步，与实施例1的步骤5相同；
第6步，与实施例1的步骤6相同；
第7步，与实施例1的步骤7相同；
第8步，与实施例1的步骤8相同；
第9步，与实施例1的步骤9相同。
实施例5，制作衬底1为碳化硅，缓冲层2为GaN，势垒层条3为AlGaN，钝化层8为SiN，保护层9为SiO2，掩蔽层条4为SiO2，掩蔽层条4的厚度为30nm，宽度为250nm，势垒层条3的宽度为50nm，且掩蔽层条4与势垒层条3为周期性间隔排列的一维电子气GaN基HEMT。
第一步，与实施例2的步骤一相同；
第二步，在GaN缓冲层2淀积厚度为30nm的SiO2掩蔽层，然后光刻出所需要的量子线图形，再刻蚀SiO2掩蔽层形成周期性排列的掩蔽层条4。
(2a)采用等离子体增强化学气相淀积PECVD在压强为1000mTorr，温度为250℃，功率为25W，气体N2O的流量为800sccm，气体SiH4的流量为150sccm的工艺条件下，在GaN缓冲层2上淀积一层厚度为30nm的SiO2掩蔽层；
(2b)在SiO2掩蔽层上涂电子光刻胶，采用电子束光刻出所需要的量子线图形；
(2c)采用感应耦合等离子体刻蚀方法在压力为2Pa，功率为200W，反应气体CF4的流量为10sccm的工艺条件下，刻蚀SiO2掩蔽层形成周期性排列的掩蔽层条4，每两条之间露出缓冲层窗口，其中掩蔽层条4的宽度均为250nm，缓冲层窗口的宽度均为50nm。
第三步，与实施例2的步骤三相同；
第四步，与实施例2的步骤四相同；
第五步，与实施例2的步骤五相同；
第六步，与实施例2的步骤六相同；
第七步，与实施例2的步骤七相同；
第八步，与实施例2的步骤八相同；
第九步，与实施例2的步骤九相同。
实施例6，制作衬底1为硅，缓冲层2为GaN，势垒层条3为AlGaN，钝化层8为SiO2，保护层9为SiN，掩蔽层条4为SiO2，掩蔽层条4的厚度为50nm，宽度为500nm，势垒层条3的宽度为100nm，且掩蔽层条4与势垒层条3为周期性间隔排列的一维电子气GaN基HEMT。
第A步，与实施例3的步骤A相同；
第B步，在GaN缓冲层2淀积厚度为50nm的SiO2掩蔽层，然后光刻出所需要的量子线图形，再刻蚀SiO2掩蔽层形成周期性排列的掩蔽层条4。
B1）采用等离子体增强化学气相淀积PECVD在GaN缓冲层2上淀积一层厚度为50nm的SiO2掩蔽层，淀积SiO2掩蔽层的工艺条件为：气体N2O的流量为800sccm，气体SiH4的流量为150sccm，压强为1000mTorr，温度为250℃，功率为25W；
B2）在SiO2掩蔽层上涂电子光刻胶，采用电子束光刻出所需要的量子线图形；
B3）采用感应耦合等离子体刻蚀方法刻蚀SiO2掩蔽层形成周期性排列的掩蔽层条4，每两条之间露出缓冲层窗口，其中掩蔽层条4的宽度均为500nm，缓冲层窗口的宽度均为100nm；刻蚀掩蔽层的工艺条件为：反应气体为CF4，CF4的流量为30sccm，压力为3Pa，功率为500W。
第C步，与实施例3的步骤C相同；
第D步，与实施例3的步骤D相同；
第E步，与实施例3的步骤E相同；
第F步，与实施例3的步骤F相同；
第G步，与实施例3的步骤G相同；
第H步，与实施例3的步骤H相同；
第I步，与实施例3的步骤I相同。
在上述的实施例中，钝化层8和保护层9采用SiO2或SiN或Al2O3或Sc2O3或HfO2或TiO2或其他绝缘介质材料。
以上描述仅是本发明的几个具体实例，不构成对本发明的任何限制。显然对于本领域的专业人员来说，在了解了本发明内容和原理后，都可能在不背离本发明的原理、结构的情况下，进行形式和细节上的各种修正和改变，但是这些基于本发明的修正和改变仍在本发明的权利要求保护范围之内。
Claims (8)
1.一种选区外延的一维电子气GaN基HEMT器件的制备方法，包括以下步骤：
A.外延GaN缓冲层：
采用金属有机物化学气相淀积MOCVD或分子束外延MBE或氢化物气相外延HVPE在衬底(1)上外延厚度为1～5μm的GaN半导体材料，作为缓冲层(2)；
B.淀积掩蔽层，刻蚀掩蔽层条：
B1)采用化学气相淀积或蒸发或原子层淀积或溅射或分子束外延在缓冲层(2)上淀积一层厚度为10～50nm的SiN或SiO2掩蔽层；
B2)在掩蔽层上涂电子光刻胶，并采用电子束光刻出所需要的量子线图形；
B3)采用反应离子刻蚀方法或感应耦合等离子体刻蚀方法刻蚀掩蔽层形成周期性排列的掩蔽层条(4)，每两条之间露出缓冲层窗口；每条掩蔽层条(4)的宽度均为50nm～500nm，每个缓冲层窗口的宽度均为10nm～100nm；
C.淀积AlGaN势垒层：
采用金属有机物化学气相淀积MOCVD或分子束外延MBE或氢化物气相外延HVPE在缓冲层窗口上淀积厚度为10～50nm的AlGaN半导体材料，作为势垒层条(3)，其中AlGaN材料的Al组分为15％～30％；
D.制作源极和漏极：
D1)在势垒层条(3)和掩蔽层条(4)上第一次制作掩膜，以进行源极和漏极光刻；
D2)用电子束蒸发技术或溅射技术在势垒层条(3)的两端淀积金属，分别制作源极(6)和漏极(7)；
E.台面光刻和刻蚀：
E1)在势垒层条(3)和掩蔽层条(4)上第二次制作掩膜，以进行台面光刻；
E2)采用反应离子刻蚀方法或感应耦合等离子体刻蚀方法进行台面刻蚀，将二维电子气导电沟道完全刻断以实现对器件的隔离；
F.淀积钝化层：
采用化学气相淀积或蒸发或原子层淀积或溅射或分子束外延在源极(6)和漏极(7)的上部以及势垒层条(3)和掩蔽层条(4)上的其它区域淀积钝化层(8)；
G.制作栅极：
G1)在钝化层(8)上制作掩膜，以进行栅槽光刻；
G2)采用反应离子刻蚀方法或感应耦合等离子体刻蚀方法在钝化层(8)上刻蚀出栅槽；
G3)使用电子束蒸发技术或溅射技术在栅槽中淀积金属，制作栅极(5)；
H.淀积保护层：
采用化学气相淀积或蒸发或原子层淀积或溅射或分子束外延在栅极(5)和钝化层(8)的上部淀积保护层(9)；
I.蒸发互连金属：
I1)在钝化层(8)和保护层(9)上先进行互连开孔光刻；
I2)采用反应离子刻蚀方法或感应耦合等离子体刻蚀方法进行互连开孔刻蚀；
I3)采用电子束蒸发技术或溅射技术进行互连金属蒸发，完成整个器件制作。
2.根据权利要求1所述的一维电子气GaN基HEMT器件的制备方法，其特征在于衬底(1)采用蓝宝石衬底或碳化硅衬底或硅衬底材料。
3.根据权利要求1所述的一维电子气GaN基HEMT器件的制备方法，其特征在于步骤B采用反应离子刻蚀方法刻蚀掩蔽层的工艺条件为：反应气体为CF4，CF4的流量为10～50sccm，压力为5～20mT，功率为50～200W。
4.根据权利要求1所述的一维电子气GaN基HEMT器件的制备方法，其特征在于步骤B采用感应耦合等离子体刻蚀方法刻蚀掩蔽层的工艺条件为：反应气体为CF4，CF4的流量为5～30sccm，压力为1～3Pa，功率为100～500W。
5.根据权利要求1所述的一维电子气GaN基HEMT器件的制备方法，其特征在于步骤D所述在势垒层条(3)两端淀积的金属，采用Ti/Al/Ni/Au金属组合，其中Ti的厚度为0.01～0.04μm，Al的厚度为0.05～0.2μm，Ni的厚度为0.03～0.15μm，Au的厚度为0.02～0.1μm。
6.根据权利要求1所述的一维电子气GaN基HEMT器件的制备方法，其特征在于步骤E所述的台面刻蚀，其深度为100～300nm，台面间距为3～8μm。
7.根据权利要求1所述的一维电子气GaN基HEMT器件的制备方法，其特征在于所述步骤F淀积的钝化层(8)，其厚度为0.04～0.6μm；所述第H步淀积的保护层(9)，其厚度为0.2～3.0μm。
8.根据权利要求1所述的一维电子气GaN基HEMT器件的制备方法，其特征在于步骤G所述在栅槽中淀积的金属，采用Ni/Au/Ni金属组合，其中第一层Ni的厚度为0.01～0.1μm，Au的厚度为0.08～0.4μm，第二层Ni的厚度为0.01～0.1μm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310280177.7A CN103400856B (zh) | 2013-07-04 | 2013-07-04 | 选区外延的一维电子气GaN基HEMT器件及制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310280177.7A CN103400856B (zh) | 2013-07-04 | 2013-07-04 | 选区外延的一维电子气GaN基HEMT器件及制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103400856A CN103400856A (zh) | 2013-11-20 |
| CN103400856B true CN103400856B (zh) | 2016-03-02 |
Family
ID=49564448
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310280177.7A Active CN103400856B (zh) | 2013-07-04 | 2013-07-04 | 选区外延的一维电子气GaN基HEMT器件及制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103400856B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103762235B (zh) * | 2014-01-22 | 2016-06-29 | 西安电子科技大学 | 基于超结漏场板的AlGaN/GaN高压器件及其制作方法 |
| CN106981415A (zh) * | 2017-04-19 | 2017-07-25 | 华南理工大学 | GaN高电子迁移率晶体管的氮化镓薄膜及其纳米外延过生长方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6355532B1 (en) * | 1999-10-06 | 2002-03-12 | Lsi Logic Corporation | Subtractive oxidation method of fabricating a short-length and vertically-oriented channel, dual-gate, CMOS FET |
| CN1419713A (zh) * | 2000-02-04 | 2003-05-21 | 美商克立光学公司 | 具减低捕捉之三族氮化物基础场效晶体管和高电子移动晶体管及其制造方法 |
| CN102290345A (zh) * | 2011-09-21 | 2011-12-21 | 西安电子科技大学 | 深亚微米栅长AlGaN/GaN HEMT制作方法 |
| CN102651395A (zh) * | 2011-02-24 | 2012-08-29 | 富士通株式会社 | 半导体装置以及用于制造半导体装置的方法 |
| CN102938413A (zh) * | 2012-11-21 | 2013-02-20 | 西安电子科技大学 | AlGaN/GaN异质结增强型器件及其制作方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07105490B2 (ja) * | 1986-09-18 | 1995-11-13 | 富士通株式会社 | 半導体装置 |
| JPH01238176A (ja) * | 1988-03-18 | 1989-09-22 | Nec Corp | 化合物半導体電界効果トランジスタおよびその製造方法 |
| JPH08148674A (ja) * | 1994-11-22 | 1996-06-07 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
| US8685823B2 (en) * | 2011-11-09 | 2014-04-01 | International Business Machines Corporation | Nanowire field effect transistor device |
-
2013
- 2013-07-04 CN CN201310280177.7A patent/CN103400856B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6355532B1 (en) * | 1999-10-06 | 2002-03-12 | Lsi Logic Corporation | Subtractive oxidation method of fabricating a short-length and vertically-oriented channel, dual-gate, CMOS FET |
| CN1419713A (zh) * | 2000-02-04 | 2003-05-21 | 美商克立光学公司 | 具减低捕捉之三族氮化物基础场效晶体管和高电子移动晶体管及其制造方法 |
| CN102651395A (zh) * | 2011-02-24 | 2012-08-29 | 富士通株式会社 | 半导体装置以及用于制造半导体装置的方法 |
| CN102290345A (zh) * | 2011-09-21 | 2011-12-21 | 西安电子科技大学 | 深亚微米栅长AlGaN/GaN HEMT制作方法 |
| CN102938413A (zh) * | 2012-11-21 | 2013-02-20 | 西安电子科技大学 | AlGaN/GaN异质结增强型器件及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103400856A (zh) | 2013-11-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10749021B2 (en) | Semiconductor device and method for manufacturing the same | |
| CN103137681B (zh) | 具有位于源极和漏极之间的岛状件的电路结构 | |
| US7253454B2 (en) | High electron mobility transistor | |
| US20110241017A1 (en) | Field effect transistor | |
| CN102130159B (zh) | 高电子迁移率晶体管 | |
| CN103367416B (zh) | 离子注入的一维电子气GaN基HEMT器件及制备方法 | |
| JP2007165431A (ja) | 電界効果型トランジスタおよびその製造方法 | |
| CN102148157A (zh) | 制作带有自对准场板的增强型hemt的方法 | |
| CN103367428B (zh) | 基于刻蚀的一维电子气GaN基HEMT器件及制备方法 | |
| CN106876443A (zh) | 高击穿电压的氮化镓高电子迁移率晶体管及其形成方法 | |
| CN115472689A (zh) | 一种具有超结结构的高电子迁移率晶体管及其制备方法 | |
| CN103367429B (zh) | 二次生长的一维电子气GaN基HEMT器件及制备方法 | |
| CN108417627A (zh) | 一种用于制备GaN基高频微波器件的方法 | |
| CN113178480B (zh) | 具有栅漏复合阶梯场板结构的增强型hemt射频器件及其制备方法 | |
| CN110444599A (zh) | GaN基异质结场效应晶体管及其制造方法 | |
| CN103400856B (zh) | 选区外延的一维电子气GaN基HEMT器件及制备方法 | |
| CN103383959B (zh) | 横向过生长一维电子气GaN基HEMT器件及制备方法 | |
| CN108598147B (zh) | 渐变组分漂移层垂直型功率二极管及其制作方法 | |
| CN106449406B (zh) | 一种垂直结构GaN基增强型场效应晶体管及其制造方法 | |
| CN106910770B (zh) | 氮化镓基反相器芯片及其形成方法 | |
| CN111739947B (zh) | 一种横向结构impatt二极管及其制备方法 | |
| CN107170804B (zh) | 复合源场板电流孔径异质结场效应晶体管 | |
| CN112635552A (zh) | 多栅极场板结构hemt器件及其制备方法 | |
| CN112054056A (zh) | 具有栅极静电防护结构的高电子迁移率晶体管及制作方法 | |
| US20190198655A1 (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20170725 Address after: 650221 Yunnan city of Kunming province Dabanqiao Street office office building No. 7 room 7-114 Patentee after: Yunnan Hui Hui Electronic Technology Co., Ltd. Address before: Xi'an City, Shaanxi province Taibai Road 710071 No. 2 Patentee before: Xidian University |
|
| TR01 | Transfer of patent right |