JPH05235055A - 化合物半導体装置 - Google Patents
化合物半導体装置Info
- Publication number
- JPH05235055A JPH05235055A JP4073167A JP7316792A JPH05235055A JP H05235055 A JPH05235055 A JP H05235055A JP 4073167 A JP4073167 A JP 4073167A JP 7316792 A JP7316792 A JP 7316792A JP H05235055 A JPH05235055 A JP H05235055A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- epitaxial layer
- semiconductor device
- compound semiconductor
- gaas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 150000001875 compounds Chemical class 0.000 title claims abstract description 16
- 239000004065 semiconductor Substances 0.000 title claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 230000000694 effects Effects 0.000 abstract description 7
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 28
- 238000000034 method Methods 0.000 description 18
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 13
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 8
- 230000007423 decrease Effects 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000000969 carrier Substances 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 3
- 229910018885 Pt—Au Inorganic materials 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- 230000005533 two-dimensional electron gas Effects 0.000 description 2
- 108091006149 Electron carriers Proteins 0.000 description 1
- 241000700560 Molluscum contagiosum virus Species 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
- H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【目的】ゲート長Ｌgを短くしても所謂短チャンネル効
果が生じ難い、高特性の化合物半導体装置を提供する。 【構成】本発明の化合物半導体装置は、（イ）基板１０
上に形成され、ドナー濃度が、１×１０15≦ｐ≦１×１
０16（ｃｍ-3）である第１のエピタキシャル層１２と、
（ロ）該第１のエピタキシャル層１２上に形成され、ド
ナー濃度が、ｎ≦１×１０14（ｃｍ-3）であり、且つ、
ｐ≦１×１０14（ｃｍ-3）である、２次元電子が走行す
る第２のエピタキシャル層１４、から成る。
果が生じ難い、高特性の化合物半導体装置を提供する。 【構成】本発明の化合物半導体装置は、（イ）基板１０
上に形成され、ドナー濃度が、１×１０15≦ｐ≦１×１
０16（ｃｍ-3）である第１のエピタキシャル層１２と、
（ロ）該第１のエピタキシャル層１２上に形成され、ド
ナー濃度が、ｎ≦１×１０14（ｃｍ-3）であり、且つ、
ｐ≦１×１０14（ｃｍ-3）である、２次元電子が走行す
る第２のエピタキシャル層１４、から成る。
Description
【０００１】
【産業上の利用分野】本発明は、化合物半導体装置、更
に詳しくは、高電子移動度トランジスタ（High Electro
n Mobility Transistor、以下、ＨＥＭＴと略す）に関
する。
に詳しくは、高電子移動度トランジスタ（High Electro
n Mobility Transistor、以下、ＨＥＭＴと略す）に関
する。
【０００２】
【従来の技術】ＦＥＴの一種であり、ＧａＡｓ／ｎ−Ａ
ｌＧａＡｓ選択ドープヘテロ接合を用いたＨＥＭＴが、
超高速コンピュータや高速信号処理システムの実現に向
けて開発されている。ＨＥＭＴにおいては、電子が走行
する結晶領域（例えば、アンドープＧａＡｓ）と電子を
供給する結晶領域（例えば、Ｓｉドープｎ−ＡｌＧａＡ
ｓ）とをヘテロ接合によって分離し、電子がドナー不純
物によって散乱されることを減少させることにより電子
移動度を増大させ、高速性を向上させている。
ｌＧａＡｓ選択ドープヘテロ接合を用いたＨＥＭＴが、
超高速コンピュータや高速信号処理システムの実現に向
けて開発されている。ＨＥＭＴにおいては、電子が走行
する結晶領域（例えば、アンドープＧａＡｓ）と電子を
供給する結晶領域（例えば、Ｓｉドープｎ−ＡｌＧａＡ
ｓ）とをヘテロ接合によって分離し、電子がドナー不純
物によって散乱されることを減少させることにより電子
移動度を増大させ、高速性を向上させている。
【０００３】従来のＧａＡｓ／ＡｌＧａＡｓ系ＨＥＭＴ
のデバイス構造の概要を図２に示す。半絶縁性のＧａＡ
ｓ基板１０の上には、能動層としてアンドープＧａＡｓ
層３０が形成され、更にその上には、電子供給層として
Ｓｉドープｎ−ＡｌＧａＡｓ層３２が形成された構造と
なっている。かかるｎ−ＡｌＧａＡｓ層３２の上にはＳ
ｉドープｎ−ＧａＡｓ層３４が形成され、更に、ゲート
電極部３６、ソース電極部３８及びドレイン電極部４０
が形成されている。図２中、斜線を付した部分はオーミ
ック領域である。
のデバイス構造の概要を図２に示す。半絶縁性のＧａＡ
ｓ基板１０の上には、能動層としてアンドープＧａＡｓ
層３０が形成され、更にその上には、電子供給層として
Ｓｉドープｎ−ＡｌＧａＡｓ層３２が形成された構造と
なっている。かかるｎ−ＡｌＧａＡｓ層３２の上にはＳ
ｉドープｎ−ＧａＡｓ層３４が形成され、更に、ゲート
電極部３６、ソース電極部３８及びドレイン電極部４０
が形成されている。図２中、斜線を付した部分はオーミ
ック領域である。
【０００４】ＦＥＴ動作を実現する電流チャンネル（図
２中、破線で示す）の形成は、電子供給層であるｎ−Ａ
ｌＧａＡｓ層３２に添加されたドナー不純物から供給さ
れた電子が能動層であるアンドープＧａＡｓ層３０に移
動し、ｎ−ＡｌＧａＡｓ層３２とアンドープＧａＡｓ層
３０の接合界面近傍のアンドープＧａＡｓ層３０に蓄積
するという現象に基づいている。この電流チャンネル
は、所謂２次元電子チャンネルである。
２中、破線で示す）の形成は、電子供給層であるｎ−Ａ
ｌＧａＡｓ層３２に添加されたドナー不純物から供給さ
れた電子が能動層であるアンドープＧａＡｓ層３０に移
動し、ｎ−ＡｌＧａＡｓ層３２とアンドープＧａＡｓ層
３０の接合界面近傍のアンドープＧａＡｓ層３０に蓄積
するという現象に基づいている。この電流チャンネル
は、所謂２次元電子チャンネルである。
【０００５】ＨＥＭＴの高性能化のために、ゲート長Ｌ
gが益々短くなる傾向にある。しかしながら、ゲート長
Ｌgを短くしていくと、２次元電子が基板側に滲み出し
て相互コンダクタンスｇmが低下し、ＨＥＭＴの特性が
低下するという、所謂短チャンネル効果が問題となる。
この短チャンネル効果を防ぐために、従来、以下の３つ
の技術が検討されている。 （Ａ）能動層を、アンドープＧａＡｓ層からｐ-−Ｇａ
Ａｓ層に置き換える。 （Ｂ）能動層をＩｎＧａＡｓ歪み層チャンネルにする。 （Ｃ）能動層であるアンドープＧａＡｓ層の中にｉ−Ａ
ｌＧａＡｓ層を設け、ヘテロ接合を形成する。
gが益々短くなる傾向にある。しかしながら、ゲート長
Ｌgを短くしていくと、２次元電子が基板側に滲み出し
て相互コンダクタンスｇmが低下し、ＨＥＭＴの特性が
低下するという、所謂短チャンネル効果が問題となる。
この短チャンネル効果を防ぐために、従来、以下の３つ
の技術が検討されている。 （Ａ）能動層を、アンドープＧａＡｓ層からｐ-−Ｇａ
Ａｓ層に置き換える。 （Ｂ）能動層をＩｎＧａＡｓ歪み層チャンネルにする。 （Ｃ）能動層であるアンドープＧａＡｓ層の中にｉ−Ａ
ｌＧａＡｓ層を設け、ヘテロ接合を形成する。
【０００６】
【発明が解決しようとする課題】上記（Ａ）の技術にお
いては、能動層中に存在する不純物のために、電子は散
乱を受け、電子移動度が低下するという問題がある。ま
た、２次元電子キャリア数が低下するという問題もあ
る。
いては、能動層中に存在する不純物のために、電子は散
乱を受け、電子移動度が低下するという問題がある。ま
た、２次元電子キャリア数が低下するという問題もあ
る。
【０００７】上記（Ｂ）の技術においては、ＩｎＧａＡ
ｓ層とｎ−ＡｌＧａＡｓ層の格子定数が異なり、ＩｎＧ
ａＡｓ層が厚くなる程、ＩｎＧａＡｓ層の歪みが大きく
なる。その結果、ＩｎＧａＡｓ層中の結晶欠陥が増加
し、電子移動度が低下するという問題がある。従って、
ＩｎＧａＡｓ層の厚さは１５乃至２０ｎｍの臨界膜厚に
制限され、ＩｎＧａＡｓ層を厚くすることができない。
しかるに、この程度の厚さのＩｎＧａＡｓ層では、２次
元電子のキャリア数が低下するという問題がある。
ｓ層とｎ−ＡｌＧａＡｓ層の格子定数が異なり、ＩｎＧ
ａＡｓ層が厚くなる程、ＩｎＧａＡｓ層の歪みが大きく
なる。その結果、ＩｎＧａＡｓ層中の結晶欠陥が増加
し、電子移動度が低下するという問題がある。従って、
ＩｎＧａＡｓ層の厚さは１５乃至２０ｎｍの臨界膜厚に
制限され、ＩｎＧａＡｓ層を厚くすることができない。
しかるに、この程度の厚さのＩｎＧａＡｓ層では、２次
元電子のキャリア数が低下するという問題がある。
【０００８】上記（Ｃ）の技術においては、２次元電子
ガスがアンドープＧａＡｓ層とｉ−ＡｌＧａＡｓ層のヘ
テロ接合界面近傍で散乱を受け、電子移動度が低下し、
雑音発生の原因となるという問題がある。
ガスがアンドープＧａＡｓ層とｉ−ＡｌＧａＡｓ層のヘ
テロ接合界面近傍で散乱を受け、電子移動度が低下し、
雑音発生の原因となるという問題がある。
【０００９】従って、本発明の目的は、ゲート長Ｌgを
短くしても所謂短チャンネル効果が生じ難い、高特性の
化合物半導体装置を提供することにある。
短くしても所謂短チャンネル効果が生じ難い、高特性の
化合物半導体装置を提供することにある。
【００１０】
【課題を解決するための手段】上記の目的は、（イ）基
板上に形成され、ドナー濃度が、１×１０15≦ｐ≦１×
１０16（ｃｍ-3）である第１のエピタキシャル層と、
（ロ）該第１のエピタキシャル層上に形成され、ドナー
濃度が、ｎ≦１×１０14（ｃｍ-3）であり、且つ、ｐ≦
１×１０14（ｃｍ-3）である、２次元電子が走行する第
２のエピタキシャル層、から成ることを特徴とする本発
明の化合物半導体装置によって達成される。
板上に形成され、ドナー濃度が、１×１０15≦ｐ≦１×
１０16（ｃｍ-3）である第１のエピタキシャル層と、
（ロ）該第１のエピタキシャル層上に形成され、ドナー
濃度が、ｎ≦１×１０14（ｃｍ-3）であり、且つ、ｐ≦
１×１０14（ｃｍ-3）である、２次元電子が走行する第
２のエピタキシャル層、から成ることを特徴とする本発
明の化合物半導体装置によって達成される。
【００１１】第１のエピタキシャル層の厚さは５００〜
１０００ｎｍであることが、そして第２のエピタキシャ
ル層の厚さは２０〜１００ｎｍであることが望ましい。
１０００ｎｍであることが、そして第２のエピタキシャ
ル層の厚さは２０〜１００ｎｍであることが望ましい。
【００１２】
【作用】本発明の化合物半導体装置においては、第２の
エピタキシャル層を走行する２次元電子は、不純物によ
る散乱を僅かしか受けない。従って、高電子移動度を達
成することができる。また、第１のエピタキシャル層が
設けられているので、第１のエピタキシャル層と第２の
エピタキシャル層とのヘテロ接合界面において効果的に
２次元電子を閉じ込めることができる。それ故、所謂短
チャンネル効果が発生し難い。しかも、２次元電子は、
第１のエピタキシャル層から離れた第２のエピタキシャ
ル層中を走行するので、第１のエピタキシャル層中のア
クセプタによるキャリア数の低下が発生しない。従っ
て、高いシートキャリア濃度が得られる。
エピタキシャル層を走行する２次元電子は、不純物によ
る散乱を僅かしか受けない。従って、高電子移動度を達
成することができる。また、第１のエピタキシャル層が
設けられているので、第１のエピタキシャル層と第２の
エピタキシャル層とのヘテロ接合界面において効果的に
２次元電子を閉じ込めることができる。それ故、所謂短
チャンネル効果が発生し難い。しかも、２次元電子は、
第１のエピタキシャル層から離れた第２のエピタキシャ
ル層中を走行するので、第１のエピタキシャル層中のア
クセプタによるキャリア数の低下が発生しない。従っ
て、高いシートキャリア濃度が得られる。
【００１３】
【実施例】以下、本発明の化合物半導体装置を、図面を
参照して、実施例に基づき説明する。
参照して、実施例に基づき説明する。
【００１４】ＭＯＣＶＤ法によって、図１に模式的な断
面構造を示す化合物半導体装置、具体的にはＨＥＭＴを
作製する。半絶縁性のＧａＡｓ基板１０の上に第１のエ
ピタキシャル層１２を形成する。第１のエピタキシャル
層１２は、ｐ-−ＧａＡｓから成り、厚さは５００ｎｍ
である。ドナー濃度は、ｐ＝５×１０15（ｃｍ-3）であ
る。尚、第１のエピタキシャル層１２において、ドナー
濃度は一定でもよいし、ドナー濃度に勾配を付けてもよ
い。
面構造を示す化合物半導体装置、具体的にはＨＥＭＴを
作製する。半絶縁性のＧａＡｓ基板１０の上に第１のエ
ピタキシャル層１２を形成する。第１のエピタキシャル
層１２は、ｐ-−ＧａＡｓから成り、厚さは５００ｎｍ
である。ドナー濃度は、ｐ＝５×１０15（ｃｍ-3）であ
る。尚、第１のエピタキシャル層１２において、ドナー
濃度は一定でもよいし、ドナー濃度に勾配を付けてもよ
い。
【００１５】次に、第１のエピタキシャル層１２上に第
２のエピタキシャル層１４を形成する。第２のエピタキ
シャル層１４は、ｉ−ＧａＡｓから成り、ドナー濃度
は、ｎ＝１×１０14（ｃｍ-3）であり、且つ、ｐ＝１×
１０14（ｃｍ-3）である。アンドープ第２のエピタキシ
ャル層１４の厚さを５０ｎｍとした。
２のエピタキシャル層１４を形成する。第２のエピタキ
シャル層１４は、ｉ−ＧａＡｓから成り、ドナー濃度
は、ｎ＝１×１０14（ｃｍ-3）であり、且つ、ｐ＝１×
１０14（ｃｍ-3）である。アンドープ第２のエピタキシ
ャル層１４の厚さを５０ｎｍとした。
【００１６】第１のエピタキシャル層１２及び第２のエ
ピタキシャル層１４は、ＭＯＣＶＤ法により、ＡｓＨ3
とＧａ（ＣＨ3）3の割合を制御することによって形成す
ることができる。
ピタキシャル層１４は、ＭＯＣＶＤ法により、ＡｓＨ3
とＧａ（ＣＨ3）3の割合を制御することによって形成す
ることができる。
【００１７】次いで、第２のエピタキシャル層１４の上
にｉ−Ａｌ0.3Ｇａ0.7Ａｓ層１６を形成し、更にその上
にｎ−Ａｌ0.3Ｇａ0.7Ａｓ層１８を形成する。次いで、
その上にｎ−ＧａＡｓ層２０を形成する。そして、従来
のＨＥＭＴ製作プロセスに基づき、ｎ−ＧａＡｓ層２０
及びｎ−Ａｌ0.3Ｇａ0.7Ａｓ層１８を、図１に示すよう
にメサエッチングする。このメサエッチングの代わり
に、Ｏ+イオン注入による活性領域の電気的分離を行っ
てもよい。次に、ソース・ドレイン電極金属（Ａｕ・Ｇ
ｅ／Ａｕ）をｎ−ＧａＡｓ層２０上に真空蒸着し、第２
のエピタキシャル層１４とオーミック接触を得るための
合金化を行う。続いて、ｎ−Ａｌ0.3Ｇａ0 .7Ａｓ層１８
にショットキ障壁を形成するためにゲート電極金属（Ｔ
ｉ−Ｐｔ−Ａｕ又はＡｌ）を真空蒸着し、パターニング
を行った、Ｌg＝０．１５μｍのＴ字型のゲート電極部
２２、及びソース電極部２４、ドレイン電極部２６を形
成し、低雑音ＨＥＭＴを完成させる。尚、２次元電子チ
ャンネルは、第２のエピタキシャル層１４中の、第２の
エピタキシャル層とｉ−Ａｌ0.3Ｇａ0.7Ａｓ層１６との
界面から約１０ｎｍの所までに形成された。
にｉ−Ａｌ0.3Ｇａ0.7Ａｓ層１６を形成し、更にその上
にｎ−Ａｌ0.3Ｇａ0.7Ａｓ層１８を形成する。次いで、
その上にｎ−ＧａＡｓ層２０を形成する。そして、従来
のＨＥＭＴ製作プロセスに基づき、ｎ−ＧａＡｓ層２０
及びｎ−Ａｌ0.3Ｇａ0.7Ａｓ層１８を、図１に示すよう
にメサエッチングする。このメサエッチングの代わり
に、Ｏ+イオン注入による活性領域の電気的分離を行っ
てもよい。次に、ソース・ドレイン電極金属（Ａｕ・Ｇ
ｅ／Ａｕ）をｎ−ＧａＡｓ層２０上に真空蒸着し、第２
のエピタキシャル層１４とオーミック接触を得るための
合金化を行う。続いて、ｎ−Ａｌ0.3Ｇａ0 .7Ａｓ層１８
にショットキ障壁を形成するためにゲート電極金属（Ｔ
ｉ−Ｐｔ−Ａｕ又はＡｌ）を真空蒸着し、パターニング
を行った、Ｌg＝０．１５μｍのＴ字型のゲート電極部
２２、及びソース電極部２４、ドレイン電極部２６を形
成し、低雑音ＨＥＭＴを完成させる。尚、２次元電子チ
ャンネルは、第２のエピタキシャル層１４中の、第２の
エピタキシャル層とｉ−Ａｌ0.3Ｇａ0.7Ａｓ層１６との
界面から約１０ｎｍの所までに形成された。
【００１８】以上の実施例においては、各層をＭＯＣＶ
Ｄ法で形成したが、代わりにＭＢＥ法で形成することも
できる。半絶縁性の基板と第１のエピタキシャル層の間
にバッファ層を形成することができる。また、本発明の
化合物半導体装置を、ＧａＡｓ／ＡｌＧａＡｓ系ヘテロ
接合を形成するＨＥＭＴに関する実施例に基づき説明し
たが、ＩｎＧａＡｓ／ＩｎＡｌＡｓ系ヘテロ接合が形成
され、ＩｎＧａＡｓ層が、特許請求の範囲において述べ
られた特徴を有する第１及び第２のエピタキシャル層か
ら成るＨＥＭＴも、本発明の化合物半導体装置に包含さ
れる。
Ｄ法で形成したが、代わりにＭＢＥ法で形成することも
できる。半絶縁性の基板と第１のエピタキシャル層の間
にバッファ層を形成することができる。また、本発明の
化合物半導体装置を、ＧａＡｓ／ＡｌＧａＡｓ系ヘテロ
接合を形成するＨＥＭＴに関する実施例に基づき説明し
たが、ＩｎＧａＡｓ／ＩｎＡｌＡｓ系ヘテロ接合が形成
され、ＩｎＧａＡｓ層が、特許請求の範囲において述べ
られた特徴を有する第１及び第２のエピタキシャル層か
ら成るＨＥＭＴも、本発明の化合物半導体装置に包含さ
れる。
【００１９】
【発明の効果】本発明の化合物半導体装置においては、
短チャンネル効果を抑止しつつ、２次元電子ガスの高い
移動度及び高い電子濃度が得られ、高い相互コンダクタ
ンスｇmを得ることができる。また、ゲート長Ｌgの短縮
によるＣgsの低減ができるので、化合物半導体装置は優
れた低雑音特性を有する。更に、ＩｎＧａＡｓ歪み層チ
ャンネルのように臨界膜厚が存在しないので、２層のエ
ピタキシャル層の設定を最適化することができるし、能
動層であるアンドープＧａＡｓ層の中にｉ−ＡｌＧａＡ
ｓ層を設けた場合に見られるヘテロ接合界面による雑音
の発生もない。
短チャンネル効果を抑止しつつ、２次元電子ガスの高い
移動度及び高い電子濃度が得られ、高い相互コンダクタ
ンスｇmを得ることができる。また、ゲート長Ｌgの短縮
によるＣgsの低減ができるので、化合物半導体装置は優
れた低雑音特性を有する。更に、ＩｎＧａＡｓ歪み層チ
ャンネルのように臨界膜厚が存在しないので、２層のエ
ピタキシャル層の設定を最適化することができるし、能
動層であるアンドープＧａＡｓ層の中にｉ−ＡｌＧａＡ
ｓ層を設けた場合に見られるヘテロ接合界面による雑音
の発生もない。
【図１】本発明の化合物半導体装置の模式的な断面図で
ある。
ある。
【図２】従来のＨＥＭＴの模式的な断面図である。
１０ 半絶縁性基板 １２ 第１のエピタキシャル層 １４ 第２のエピタキシャル層 １６ ｉ−Ａｌ0.3Ｇａ0.7Ａｓ層 １８ ｎ−Ａｌ0.3Ｇａ0.7Ａｓ層 ２０ ｎ−ＧａＡｓ層 ２２ ゲート電極部 ２４ ソース電極部２４ ２６ ドレイン電極部
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成４年１１月３０日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正内容】
【０００７】上記（Ｂ）の技術においては、ＩｎＧａＡ
ｓ層とｎ−ＧａＡｓ層の格子定数が異なり、ＩｎＧａＡ
ｓ層が厚くなる程、ＩｎＧａＡｓ層の歪みが大きくな
る。その結果、ＩｎＧａＡｓ層中の格子欠陥が増加し、
電子移動度が低下するという問題がある。従って、Ｉｎ
ＧａＡｓ歪み層の厚さは１５乃至２０ｎｍの臨界膜厚に
制限され、ＩｎＧａＡｓ層を厚くすることができない。
しかるに、この程度の厚さのＩｎＧａＡｓ層では、２次
元電子のキャリア数が低下するという問題がある。
ｓ層とｎ−ＧａＡｓ層の格子定数が異なり、ＩｎＧａＡ
ｓ層が厚くなる程、ＩｎＧａＡｓ層の歪みが大きくな
る。その結果、ＩｎＧａＡｓ層中の格子欠陥が増加し、
電子移動度が低下するという問題がある。従って、Ｉｎ
ＧａＡｓ歪み層の厚さは１５乃至２０ｎｍの臨界膜厚に
制限され、ＩｎＧａＡｓ層を厚くすることができない。
しかるに、この程度の厚さのＩｎＧａＡｓ層では、２次
元電子のキャリア数が低下するという問題がある。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１６
【補正方法】変更
【補正内容】
【００１６】第１のエピタキシャル層１２及び第２のエ
ピタキシャル層１４は、例えばＭＯＣＶＤ法では、Ａｓ
Ｈ３とＧａ（ＣＨ３）３の割合を制御することによって
形成することができる。
ピタキシャル層１４は、例えばＭＯＣＶＤ法では、Ａｓ
Ｈ３とＧａ（ＣＨ３）３の割合を制御することによって
形成することができる。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１７
【補正方法】変更
【補正内容】
【００１７】次いで、第２のエピタキシャル層１４の上
にｉ−Ａｌ０．３Ｇａ０．７Ａｓ層１６を形成し、更に
その上にｎ−Ａｌ０．３Ｇａ０．７Ａｓ層１８を形成す
る。次いで、その上にｎ−ＧａＡｓ層２０を形成する。
そして、従来のＨＥＭＴ製作プロセスに基づき、素子分
離を行い、次に、ソース・ドレイン電極金属（Ａｕ・Ｇ
ｅ／Ｎｉ）をｎ−ＧａＡｓ層２０上に真空蒸着し、第２
のエピタキシャル層１４とオーミック接触を得るための
合金化を行う。次いで、全面にフォトレジストを塗布し
た後、Ｔゲート電極のパターンをフォトレジストに形成
する。次いで、ｎ−ＧａＡｓ層２０及びｎ−Ａｌ０．３
Ｇａ０．７Ａｓ層１８を、図１に示すようにリセスエッ
チングする。続いて、ｎ−Ａｌ０．３Ｇａ０．７Ａｓ層
１８にゲート電極金属（Ｔｉ−Ｐｔ−Ａｕ又はＡｌ）を
真空蒸着し、Ｌｇ＝０．１５μｍのＴ字型のゲート電極
部２２及びソース電極部２４、ドレイン電極部２６を形
成し、低雑音ＨＥＭＴを完成させる。尚、２次元電子チ
ャンネルは、第２のエピタキシャル層１４中の、第２の
エピタキシャル層とｉ−Ａｌ０．３Ｇａ０．７Ａｓ層１
６との界面から約１０ｎｍの所を中心に形成された。
にｉ−Ａｌ０．３Ｇａ０．７Ａｓ層１６を形成し、更に
その上にｎ−Ａｌ０．３Ｇａ０．７Ａｓ層１８を形成す
る。次いで、その上にｎ−ＧａＡｓ層２０を形成する。
そして、従来のＨＥＭＴ製作プロセスに基づき、素子分
離を行い、次に、ソース・ドレイン電極金属（Ａｕ・Ｇ
ｅ／Ｎｉ）をｎ−ＧａＡｓ層２０上に真空蒸着し、第２
のエピタキシャル層１４とオーミック接触を得るための
合金化を行う。次いで、全面にフォトレジストを塗布し
た後、Ｔゲート電極のパターンをフォトレジストに形成
する。次いで、ｎ−ＧａＡｓ層２０及びｎ−Ａｌ０．３
Ｇａ０．７Ａｓ層１８を、図１に示すようにリセスエッ
チングする。続いて、ｎ−Ａｌ０．３Ｇａ０．７Ａｓ層
１８にゲート電極金属（Ｔｉ−Ｐｔ−Ａｕ又はＡｌ）を
真空蒸着し、Ｌｇ＝０．１５μｍのＴ字型のゲート電極
部２２及びソース電極部２４、ドレイン電極部２６を形
成し、低雑音ＨＥＭＴを完成させる。尚、２次元電子チ
ャンネルは、第２のエピタキシャル層１４中の、第２の
エピタキシャル層とｉ−Ａｌ０．３Ｇａ０．７Ａｓ層１
６との界面から約１０ｎｍの所を中心に形成された。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１９
【補正方法】変更
【補正内容】
【００１９】
【発明の効果】本発明の化合物半導体装置においては、
ゲート長Ｌｇの短縮による短チャンネル効果を仰止しつ
つＣｇｓの低滅ができるので、高い相互コンダクタンス
ｇｍが得られ、優れた低雑音特性を有する。更に、Ｉｎ
ＧａＡｓ歪み層チャンネルのように臨界膜厚が存在しな
いので、２層のエピタキシャル層の設定を最適化するこ
とができるし、能動層であるアンドープＧａＡｓ層の中
にｉ−ＡｌＧａＡｓ層を設けた場合に見られるヘテロ接
合界面による雑音の発生もない。
ゲート長Ｌｇの短縮による短チャンネル効果を仰止しつ
つＣｇｓの低滅ができるので、高い相互コンダクタンス
ｇｍが得られ、優れた低雑音特性を有する。更に、Ｉｎ
ＧａＡｓ歪み層チャンネルのように臨界膜厚が存在しな
いので、２層のエピタキシャル層の設定を最適化するこ
とができるし、能動層であるアンドープＧａＡｓ層の中
にｉ−ＡｌＧａＡｓ層を設けた場合に見られるヘテロ接
合界面による雑音の発生もない。
Claims (1)
- 【請求項１】（イ）基板上に形成され、ドナー濃度が、
１×１０15≦ｐ≦１×１０16（ｃｍ-3）である第１のエ
ピタキシャル層と、 （ロ）該第１のエピタキシャル層上に形成され、ドナー
濃度が、 ｎ≦１×１０14（ｃｍ-3） であり、且つ、 ｐ≦１×１０14（ｃｍ-3） である、２次元電子が走行する第２のエピタキシャル
層、 から成ることを特徴とする化合物半導体装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4073167A JPH05235055A (ja) | 1992-02-25 | 1992-02-25 | 化合物半導体装置 |
| KR1019930002360A KR100286093B1 (ko) | 1992-02-25 | 1993-02-20 | 화합물반도체장치 |
| TW082101245A TW210399B (ja) | 1992-02-25 | 1993-02-22 | |
| DE69317925T DE69317925T2 (de) | 1992-02-25 | 1993-02-25 | Transistor mit hoher Elektronengeschwindigkeit |
| EP93102986A EP0558011B1 (en) | 1992-02-25 | 1993-02-25 | High electron mobility transistor |
| US08/230,871 US5406099A (en) | 1992-02-25 | 1994-04-20 | High electron mobility transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4073167A JPH05235055A (ja) | 1992-02-25 | 1992-02-25 | 化合物半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05235055A true JPH05235055A (ja) | 1993-09-10 |
Family
ID=13510334
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4073167A Pending JPH05235055A (ja) | 1992-02-25 | 1992-02-25 | 化合物半導体装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5406099A (ja) |
| EP (1) | EP0558011B1 (ja) |
| JP (1) | JPH05235055A (ja) |
| KR (1) | KR100286093B1 (ja) |
| DE (1) | DE69317925T2 (ja) |
| TW (1) | TW210399B (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5668387A (en) * | 1995-10-26 | 1997-09-16 | Trw Inc. | Relaxed channel high electron mobility transistor |
| JP3123940B2 (ja) * | 1997-03-27 | 2001-01-15 | 日本電気株式会社 | 電界効果トランジスタおよびその製造方法 |
| US5981319A (en) * | 1997-09-22 | 1999-11-09 | Lucent Technologies Inc. | Method of forming a T-shaped gate |
| US6150680A (en) * | 1998-03-05 | 2000-11-21 | Welch Allyn, Inc. | Field effect semiconductor device having dipole barrier |
| RU2597677C1 (ru) * | 2015-05-21 | 2016-09-20 | федеральное государственное автономное образовательное учреждение высшего образования "Южный федеральный университет" (Южный федеральный университет) | Четырехконтактный элемент интегрального коммутатора |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62298179A (ja) * | 1986-06-18 | 1987-12-25 | Hitachi Ltd | 半導体装置 |
| US4788156A (en) * | 1986-09-24 | 1988-11-29 | Microwave Technology, Inc. | Subchannel doping to reduce short-gate effects in field effect transistors |
| JPH02192737A (ja) * | 1989-01-20 | 1990-07-30 | Nec Corp | 電界効果トランジスタ |
| US5028968A (en) * | 1990-01-02 | 1991-07-02 | The Aerospace Corporation | Radiation hard GaAs high electron mobility transistor |
-
1992
- 1992-02-25 JP JP4073167A patent/JPH05235055A/ja active Pending
-
1993
- 1993-02-20 KR KR1019930002360A patent/KR100286093B1/ko not_active IP Right Cessation
- 1993-02-22 TW TW082101245A patent/TW210399B/zh active
- 1993-02-25 EP EP93102986A patent/EP0558011B1/en not_active Expired - Lifetime
- 1993-02-25 DE DE69317925T patent/DE69317925T2/de not_active Expired - Fee Related
-
1994
- 1994-04-20 US US08/230,871 patent/US5406099A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR930018757A (ko) | 1993-09-22 |
| DE69317925T2 (de) | 1998-11-19 |
| EP0558011A3 (en) | 1993-12-08 |
| EP0558011B1 (en) | 1998-04-15 |
| US5406099A (en) | 1995-04-11 |
| EP0558011A2 (en) | 1993-09-01 |
| DE69317925D1 (de) | 1998-05-20 |
| TW210399B (ja) | 1993-08-01 |
| KR100286093B1 (ko) | 2001-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2676442B2 (ja) | ヘテロ接合電界効果トランジスタおよびその製造方法 | |
| WO2001061733A2 (en) | Double recessed transistor | |
| US6919589B2 (en) | HEMT with a graded InGaAlP layer separating ohmic and Schottky contacts | |
| US5104825A (en) | Method of producing a semiconductor device | |
| JPH11103046A (ja) | 電界効果トランジスタおよびその製造方法 | |
| JPH05235055A (ja) | 化合物半導体装置 | |
| KR100548047B1 (ko) | 전계효과트랜지스터 | |
| JP2581455B2 (ja) | 負性微分抵抗ｆｅｔ | |
| JPH0964340A (ja) | 電界効果トランジスタ及びその製造方法 | |
| JPS63278277A (ja) | 化合物半導体装置 | |
| JPH11220121A (ja) | ヘテロ接合電界効果トランジスタ | |
| JPH11214676A (ja) | 半導体装置 | |
| JP2994863B2 (ja) | ヘテロ接合半導体装置 | |
| JP2500459B2 (ja) | ヘテロ接合電界効果トランジスタ | |
| JPH0684959A (ja) | 高電子移動度電界効果半導体装置 | |
| JP3505884B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
| JP2708492B2 (ja) | 半導体装置の製造方法 | |
| JP3423812B2 (ja) | Ｈｅｍｔ素子およびその製造方法 | |
| JPH09260643A (ja) | 高電子移動度トランジスタ | |
| JPH04129231A (ja) | ヘテロ接合電界効果トランジスタ | |
| JP2002190588A (ja) | ヘテロ接合電界効果トランジスタ | |
| JPH0485939A (ja) | 電界効果半導体装置 | |
| JPH06163598A (ja) | 高電子移動度トランジスタ | |
| JPH06252175A (ja) | 高電子移動度トランジスタ | |
| JPH09246529A (ja) | 電界効果トランジスタ及びその製造方法 |