JP2000277724A - 電界効果トランジスタとそれを備えた半導体装置及びその製造方法 - Google Patents
電界効果トランジスタとそれを備えた半導体装置及びその製造方法Info
- Publication number
- JP2000277724A JP2000277724A JP11084933A JP8493399A JP2000277724A JP 2000277724 A JP2000277724 A JP 2000277724A JP 11084933 A JP11084933 A JP 11084933A JP 8493399 A JP8493399 A JP 8493399A JP 2000277724 A JP2000277724 A JP 2000277724A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- effect transistor
- electrode
- normally
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 ソース電極−ゲート電極間及びドレイン電極
−ゲート電極間の寄生抵抗、及びソース電極及びドレイ
ン電極における接触抵抗を低減することができ、しきい
値電圧の異なるノーマリオン型とノーマリオフ型を同一
基板上に形成することができる電界効果トランジスタと
それを備えた半導体装置及びその製造方法を提供する。 【解決手段】 基板１上に窒化ガリウム系の化合物半導
体からなるチャネル層２３を備え、チャネル層２３上に
ソース電極２５、ドレイン電極２６及びゲート電極２７
を備えてなる電界効果トランジスタにおいて、チャネル
層２３上に、チャネル層２３より不純物濃度の高い窒化
ガリウム系の化合物半導体からなるコンタクト層２４を
連続して形成してなることを特徴とする。
−ゲート電極間の寄生抵抗、及びソース電極及びドレイ
ン電極における接触抵抗を低減することができ、しきい
値電圧の異なるノーマリオン型とノーマリオフ型を同一
基板上に形成することができる電界効果トランジスタと
それを備えた半導体装置及びその製造方法を提供する。 【解決手段】 基板１上に窒化ガリウム系の化合物半導
体からなるチャネル層２３を備え、チャネル層２３上に
ソース電極２５、ドレイン電極２６及びゲート電極２７
を備えてなる電界効果トランジスタにおいて、チャネル
層２３上に、チャネル層２３より不純物濃度の高い窒化
ガリウム系の化合物半導体からなるコンタクト層２４を
連続して形成してなることを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、電界効果トランジ
スタとそれを用いた半導体装置及びその製造方法に関
し、特に、窒化ガリウム系化合物半導体を用いることに
より高速・高温で動作可能な電界効果トランジスタとそ
れを備えた半導体装置及びその製造方法に関するもので
ある。
スタとそれを用いた半導体装置及びその製造方法に関
し、特に、窒化ガリウム系化合物半導体を用いることに
より高速・高温で動作可能な電界効果トランジスタとそ
れを備えた半導体装置及びその製造方法に関するもので
ある。
【０００２】
【従来の技術】近年、ＧａＮ（窒化ガリウム）系化合物
半導体を用いたＭＥＳＦＥＴ（MetalSemiconductor Fie
ld Effect Transistor）や高電子移動度トランジスタ
（ＨＥＭＴ：High Electron Mobility Transistor）等
の電界効果トランジスタ（以下、ＦＥＴと称する）の開
発が盛んに行われている。このＦＥＴは、Ｓｉに比べて
電子移動度及び飽和速度が大きいために高速動作が可
能、高温でも安定した動作が可能等の優れた特徴があ
る。
半導体を用いたＭＥＳＦＥＴ（MetalSemiconductor Fie
ld Effect Transistor）や高電子移動度トランジスタ
（ＨＥＭＴ：High Electron Mobility Transistor）等
の電界効果トランジスタ（以下、ＦＥＴと称する）の開
発が盛んに行われている。このＦＥＴは、Ｓｉに比べて
電子移動度及び飽和速度が大きいために高速動作が可
能、高温でも安定した動作が可能等の優れた特徴があ
る。
【０００３】図１３は、従来のＧａＮ系化合物半導体を
用いたＭＥＳＦＥＴを示す断面図であり、Ｍ．Ａｓｉｆ
Ｋｈａｎ等により提案されたものである（参考文献
１；M.Asif Khan, J.N.Kuznia, A.R.Bhattarai and D.
T.Olson: Appl. Phys. Lett. Vol.62, No.15, 12April,
1786(1993)）。このＭＥＳＦＥＴは、サファイア基板
１上に、ＡｌＮバッファ層２、膜厚が０．６μｍで不純
物濃度が１×１０17ｃｍ-3のｎ−ＧａＮチャネル層３が
順次積層され、ｎ−ＧａＮチャネル層３上に、オーム性
電極ＴｉＡｕからなるソース電極４及びドレイン電極
５、及びショットキー性電極Ａｇからなるゲート電極６
が形成されている。
用いたＭＥＳＦＥＴを示す断面図であり、Ｍ．Ａｓｉｆ
Ｋｈａｎ等により提案されたものである（参考文献
１；M.Asif Khan, J.N.Kuznia, A.R.Bhattarai and D.
T.Olson: Appl. Phys. Lett. Vol.62, No.15, 12April,
1786(1993)）。このＭＥＳＦＥＴは、サファイア基板
１上に、ＡｌＮバッファ層２、膜厚が０．６μｍで不純
物濃度が１×１０17ｃｍ-3のｎ−ＧａＮチャネル層３が
順次積層され、ｎ−ＧａＮチャネル層３上に、オーム性
電極ＴｉＡｕからなるソース電極４及びドレイン電極
５、及びショットキー性電極Ａｇからなるゲート電極６
が形成されている。
【０００４】次に、このＭＥＳＦＥＴの製造方法につい
て説明する。低圧有機金属気相成長法（low-pressure
ＭＯＣＶＤ）を用いて、サファイア基板１上にＡｌＮバ
ッファ層２、ｎ−ＧａＮチャネル層３を順次成長した
後、標準的なフォトリソグラフィ技術及びイオンインプ
ランテーションを用いて素子間分離を行う。次いで、真
空蒸着法により、ｎ−ＧａＮチャネル層３上のソース領
域及びドレイン領域にオーム性電極ＴｉＡｕを形成し、
その後、２５０℃で３０秒アニールを行い、ソース電極
４及びドレイン電極５とする。次いで、真空蒸着法によ
り、ｎ−ＧａＮチャネル層３上のゲート領域にショット
キー性電極Ａｇを形成し、ゲート電極６とする。
て説明する。低圧有機金属気相成長法（low-pressure
ＭＯＣＶＤ）を用いて、サファイア基板１上にＡｌＮバ
ッファ層２、ｎ−ＧａＮチャネル層３を順次成長した
後、標準的なフォトリソグラフィ技術及びイオンインプ
ランテーションを用いて素子間分離を行う。次いで、真
空蒸着法により、ｎ−ＧａＮチャネル層３上のソース領
域及びドレイン領域にオーム性電極ＴｉＡｕを形成し、
その後、２５０℃で３０秒アニールを行い、ソース電極
４及びドレイン電極５とする。次いで、真空蒸着法によ
り、ｎ−ＧａＮチャネル層３上のゲート領域にショット
キー性電極Ａｇを形成し、ゲート電極６とする。
【０００５】図１４は、従来のＧａＮ系化合物半導体を
用いた絶縁ゲート型ＨＦＥＴ（Heterostructure Field
Effect Transistor）を示す断面図であり、Ｈ．Ｋａｗ
ａｉ等により提案されたものである（参考文献２；H.Ka
wai, M.Hara, F.Nakamura and S.Imanaga:Electron. Le
tt. Vol.34, No.6, 19th March, 592(1998)）。このＨ
ＦＥＴは、サファイア基板１の（０００１）面上に、膜
厚が３０ｎｍのＧａＮバッファ層１１、膜厚が２．５μ
ｍのアンドープＡｌ0.15Ｇａ0.85Ｎ層１２、膜厚が１５
ｎｍのＳｉドープｎ+−ＧａＮチャネル層１３が順次積
層され、ｎ+−ＧａＮチャネル層１３上のゲート領域に
膜厚が４ｎｍのアンドープＡｌＮ絶縁層１４が形成され
るとともに、ソース領域及びドレイン領域に膜厚が１５
０ｎｍのＳｉドープｎ+−ＧａＮコンタクト層１５が形
成され、このｎ+−ＧａＮコンタクト層１５上にオーム
性電極Ｔｉ／Ａｌ／Ａｕからなるソース電極１６及びド
レイン電極１７が形成され、アンドープＡｌＮ絶縁層１
４上にショットキー性電極Ａｌ／Ｐｔ／Ａｕからなるゲ
ート電極１８が形成されている。
用いた絶縁ゲート型ＨＦＥＴ（Heterostructure Field
Effect Transistor）を示す断面図であり、Ｈ．Ｋａｗ
ａｉ等により提案されたものである（参考文献２；H.Ka
wai, M.Hara, F.Nakamura and S.Imanaga:Electron. Le
tt. Vol.34, No.6, 19th March, 592(1998)）。このＨ
ＦＥＴは、サファイア基板１の（０００１）面上に、膜
厚が３０ｎｍのＧａＮバッファ層１１、膜厚が２．５μ
ｍのアンドープＡｌ0.15Ｇａ0.85Ｎ層１２、膜厚が１５
ｎｍのＳｉドープｎ+−ＧａＮチャネル層１３が順次積
層され、ｎ+−ＧａＮチャネル層１３上のゲート領域に
膜厚が４ｎｍのアンドープＡｌＮ絶縁層１４が形成され
るとともに、ソース領域及びドレイン領域に膜厚が１５
０ｎｍのＳｉドープｎ+−ＧａＮコンタクト層１５が形
成され、このｎ+−ＧａＮコンタクト層１５上にオーム
性電極Ｔｉ／Ａｌ／Ａｕからなるソース電極１６及びド
レイン電極１７が形成され、アンドープＡｌＮ絶縁層１
４上にショットキー性電極Ａｌ／Ｐｔ／Ａｕからなるゲ
ート電極１８が形成されている。
【０００６】次に、このＨＦＥＴの製造方法について説
明する。低圧有機金属気相成長法（low-pressure ＭＯ
ＣＶＤ）を用いて、サファイア基板１の（０００１）面
上に、ＧａＮバッファ層１１、アンドープＡｌ0.15Ｇａ
0.85Ｎ層１２、ｎ+−ＧａＮチャネル層１３、アンドー
プＡｌＮ絶縁層１４を順次成長する。その後、ＭＯＣＶ
Ｄ装置から取り出してゲート領域をＳｉＯ2膜でマスク
し、ウエットエッチングによりアンドープＡｌＮ絶縁層
１４を部分的に除去し、さらにＭＯＣＶＤ装置を用いて
この上に膜厚１５０ｎｍのｎ+−ＧａＮコンタクト層１
５を選択的に再成長させる。
明する。低圧有機金属気相成長法（low-pressure ＭＯ
ＣＶＤ）を用いて、サファイア基板１の（０００１）面
上に、ＧａＮバッファ層１１、アンドープＡｌ0.15Ｇａ
0.85Ｎ層１２、ｎ+−ＧａＮチャネル層１３、アンドー
プＡｌＮ絶縁層１４を順次成長する。その後、ＭＯＣＶ
Ｄ装置から取り出してゲート領域をＳｉＯ2膜でマスク
し、ウエットエッチングによりアンドープＡｌＮ絶縁層
１４を部分的に除去し、さらにＭＯＣＶＤ装置を用いて
この上に膜厚１５０ｎｍのｎ+−ＧａＮコンタクト層１
５を選択的に再成長させる。
【０００７】その後、反応性イオンエッチング（ＲＩ
Ｅ）により素子間分離を行い、真空蒸着法により、ｎ+
−ＧａＮコンタクト層１５上のソース領域及びドレイン
領域にオーム性電極Ｔｉ／Ａｌ／Ａｕを形成し、その
後、Ｎ2中で９００℃、３０秒の条件にてアニールを行
い、ソース電極１６及びドレイン電極１７とする。次い
で、真空蒸着法により、アンドープＡｌＮ絶縁層１４上
にショットキー性電極Ａｌ／Ｐｔ／Ａｕを形成し、ゲー
ト電極１８とする。
Ｅ）により素子間分離を行い、真空蒸着法により、ｎ+
−ＧａＮコンタクト層１５上のソース領域及びドレイン
領域にオーム性電極Ｔｉ／Ａｌ／Ａｕを形成し、その
後、Ｎ2中で９００℃、３０秒の条件にてアニールを行
い、ソース電極１６及びドレイン電極１７とする。次い
で、真空蒸着法により、アンドープＡｌＮ絶縁層１４上
にショットキー性電極Ａｌ／Ｐｔ／Ａｕを形成し、ゲー
ト電極１８とする。
【０００８】
【発明が解決しようとする課題】ところで、上述したＭ
ＥＳＦＥＴでは、ゲート領域にアンドープＡｌＮ絶縁層
１４を形成しているために、ソース電極４とゲート電極
６との間及びドレイン電極５とゲート電極６との間の寄
生抵抗が大きくなってしまうという問題点があった。ま
た、オーム性電極にＴｉＡｕを用いているために、ソー
ス電極４及びドレイン電極５における接触抵抗が大きく
なってしまい、相互コンダクダンスが低下したり、発生
した熱によりトランジスタ特性が劣化する等の問題点が
あった。
ＥＳＦＥＴでは、ゲート領域にアンドープＡｌＮ絶縁層
１４を形成しているために、ソース電極４とゲート電極
６との間及びドレイン電極５とゲート電極６との間の寄
生抵抗が大きくなってしまうという問題点があった。ま
た、オーム性電極にＴｉＡｕを用いているために、ソー
ス電極４及びドレイン電極５における接触抵抗が大きく
なってしまい、相互コンダクダンスが低下したり、発生
した熱によりトランジスタ特性が劣化する等の問題点が
あった。
【０００９】また、上述したＨＦＥＴでは、オーム性電
極にＴｉ／Ａｌ／Ａｕを用いていることから、ソース電
極１６及びドレイン電極１７の接触抵抗を低減すること
ができるものの、製造工程が複雑になるために製造コス
トが高くなってしまうという問題点があった。また、ｎ
+−ＧａＮチャネル層１３の厚みは、成膜時の厚みで決
まってしまい、後工程でこの厚みを変えることはできな
い。したがって、このｎ+−ＧａＮコンタクト層１５の
厚みを所望の厚みに制御することが困難であり、ＨＦＥ
Ｔとしての特性が十分に改善されていない等の問題点が
あった。
極にＴｉ／Ａｌ／Ａｕを用いていることから、ソース電
極１６及びドレイン電極１７の接触抵抗を低減すること
ができるものの、製造工程が複雑になるために製造コス
トが高くなってしまうという問題点があった。また、ｎ
+−ＧａＮチャネル層１３の厚みは、成膜時の厚みで決
まってしまい、後工程でこの厚みを変えることはできな
い。したがって、このｎ+−ＧａＮコンタクト層１５の
厚みを所望の厚みに制御することが困難であり、ＨＦＥ
Ｔとしての特性が十分に改善されていない等の問題点が
あった。
【００１０】また、ＦＥＴには、しきい値電圧の違いに
よりノーマリオン型（しきい値電圧が負）とノーマリオ
フ型（しきい値電圧が正）の２種類があるが、従来の製
造方法では、ノーマリオン型とノーマリオフ型の両方を
同一基板上に形成することは不可能である。
よりノーマリオン型（しきい値電圧が負）とノーマリオ
フ型（しきい値電圧が正）の２種類があるが、従来の製
造方法では、ノーマリオン型とノーマリオフ型の両方を
同一基板上に形成することは不可能である。
【００１１】本発明は、上記の事情に鑑みてなされたも
のであって、ソース電極−ゲート電極間及びドレイン電
極−ゲート電極間の寄生抵抗、及びソース電極及びドレ
イン電極における接触抵抗を低減することができ、その
結果、電界効果トランジスタとしての特性及び信頼性を
向上させることができ、さらに、しきい値電圧の異なる
ノーマリオン型とノーマリオフ型を同一基板上に形成す
ることができる電界効果トランジスタとそれを備えた半
導体装置及びその製造方法を提供することを目的とす
る。
のであって、ソース電極−ゲート電極間及びドレイン電
極−ゲート電極間の寄生抵抗、及びソース電極及びドレ
イン電極における接触抵抗を低減することができ、その
結果、電界効果トランジスタとしての特性及び信頼性を
向上させることができ、さらに、しきい値電圧の異なる
ノーマリオン型とノーマリオフ型を同一基板上に形成す
ることができる電界効果トランジスタとそれを備えた半
導体装置及びその製造方法を提供することを目的とす
る。
【００１２】
【課題を解決するための手段】上記課題を解決するため
に、本発明は次の様な電界効果トランジスタとそれを備
えた半導体装置及びその製造方法を提供した。すなわ
ち、請求項１記載の電界効果トランジスタは、基板上に
窒化ガリウム系の化合物半導体からなるチャネル層を備
え、該チャネル層上にソース電極、ドレイン電極及びゲ
ート電極を備えてなる電界効果トランジスタにおいて、
前記チャネル層上に、該チャネル層より不純物濃度の高
い窒化ガリウム系の化合物半導体からなるコンタクト層
を連続して形成してなることを特徴としている。
に、本発明は次の様な電界効果トランジスタとそれを備
えた半導体装置及びその製造方法を提供した。すなわ
ち、請求項１記載の電界効果トランジスタは、基板上に
窒化ガリウム系の化合物半導体からなるチャネル層を備
え、該チャネル層上にソース電極、ドレイン電極及びゲ
ート電極を備えてなる電界効果トランジスタにおいて、
前記チャネル層上に、該チャネル層より不純物濃度の高
い窒化ガリウム系の化合物半導体からなるコンタクト層
を連続して形成してなることを特徴としている。
【００１３】請求項２記載の電界効果トランジスタは、
請求項１記載の電界効果トランジスタにおいて、前記コ
ンタクト層が選択除去されて前記チャネル層のゲート領
域が露出され、このゲート領域にゲート電極が形成され
ていることを特徴としている。
請求項１記載の電界効果トランジスタにおいて、前記コ
ンタクト層が選択除去されて前記チャネル層のゲート領
域が露出され、このゲート領域にゲート電極が形成され
ていることを特徴としている。
【００１４】請求項３記載の電界効果トランジスタは、
請求項２記載の電界効果トランジスタにおいて、前記チ
ャネル層の膜厚を制御することにより、しきい値電圧が
負であるノーマリオン型またはしきい値電圧が正である
ノーマリオフ型のいずれかとしたことを特徴としてい
る。
請求項２記載の電界効果トランジスタにおいて、前記チ
ャネル層の膜厚を制御することにより、しきい値電圧が
負であるノーマリオン型またはしきい値電圧が正である
ノーマリオフ型のいずれかとしたことを特徴としてい
る。
【００１５】請求項４記載の電界効果トランジスタは、
基板上に窒化ガリウム系の化合物半導体からなるアンド
ープ層及び電子供給層を備え、前記アンドープ層内に二
次元電子ガス層を形成するとともに、前記電子供給層上
にソース電極、ドレイン電極及びゲート電極を備えてな
る電界効果トランジスタにおいて、前記電子供給層上
に、該電子供給層より不純物濃度の高い窒化ガリウム系
の化合物半導体からなるコンタクト層を連続して形成し
てなることを特徴としている。
基板上に窒化ガリウム系の化合物半導体からなるアンド
ープ層及び電子供給層を備え、前記アンドープ層内に二
次元電子ガス層を形成するとともに、前記電子供給層上
にソース電極、ドレイン電極及びゲート電極を備えてな
る電界効果トランジスタにおいて、前記電子供給層上
に、該電子供給層より不純物濃度の高い窒化ガリウム系
の化合物半導体からなるコンタクト層を連続して形成し
てなることを特徴としている。
【００１６】請求項５記載の電界効果トランジスタは、
請求項４記載の電界効果トランジスタにおいて、前記コ
ンタクト層が選択除去されて前記電子供給層のゲート領
域が露出され、このゲート領域にゲート電極が形成され
ていることを特徴としている。
請求項４記載の電界効果トランジスタにおいて、前記コ
ンタクト層が選択除去されて前記電子供給層のゲート領
域が露出され、このゲート領域にゲート電極が形成され
ていることを特徴としている。
【００１７】請求項６記載の電界効果トランジスタは、
請求項５記載の電界効果トランジスタにおいて、前記電
子供給層の膜厚を制御することにより、しきい値電圧が
負であるノーマリオン型またはしきい値電圧が正である
ノーマリオフ型のいずれかとしたことを特徴としてい
る。
請求項５記載の電界効果トランジスタにおいて、前記電
子供給層の膜厚を制御することにより、しきい値電圧が
負であるノーマリオン型またはしきい値電圧が正である
ノーマリオフ型のいずれかとしたことを特徴としてい
る。
【００１８】請求項７記載の電界効果トランジスタは、
基板上に窒化ガリウム系の化合物半導体からなる電子供
給層及びアンドープ層を備え、内部に二次元電子ガス層
を形成した該アンドープ層上にソース電極、ドレイン電
極及びゲート電極を備えてなる電界効果トランジスタに
おいて、前記アンドープ層上に、該アンドープ層より不
純物濃度の高い窒化ガリウム系の化合物半導体からなる
コンタクト層を連続して形成してなることを特徴として
いる。
基板上に窒化ガリウム系の化合物半導体からなる電子供
給層及びアンドープ層を備え、内部に二次元電子ガス層
を形成した該アンドープ層上にソース電極、ドレイン電
極及びゲート電極を備えてなる電界効果トランジスタに
おいて、前記アンドープ層上に、該アンドープ層より不
純物濃度の高い窒化ガリウム系の化合物半導体からなる
コンタクト層を連続して形成してなることを特徴として
いる。
【００１９】請求項８記載の電界効果トランジスタは、
請求項７記載の電界効果トランジスタにおいて、前記コ
ンタクト層が選択除去されて前記アンドープ層のゲート
領域が露出され、このゲート領域にゲート電極が形成さ
れていることを特徴としている。
請求項７記載の電界効果トランジスタにおいて、前記コ
ンタクト層が選択除去されて前記アンドープ層のゲート
領域が露出され、このゲート領域にゲート電極が形成さ
れていることを特徴としている。
【００２０】請求項９記載の電界効果トランジスタは、
請求項８記載の電界効果トランジスタにおいて、前記ア
ンドープ層の膜厚を制御することにより、しきい値電圧
が負であるノーマリオン型またはしきい値電圧が正であ
るノーマリオフ型のいずれかとしたことを特徴としてい
る。
請求項８記載の電界効果トランジスタにおいて、前記ア
ンドープ層の膜厚を制御することにより、しきい値電圧
が負であるノーマリオン型またはしきい値電圧が正であ
るノーマリオフ型のいずれかとしたことを特徴としてい
る。
【００２１】請求項１０記載の半導体装置は、基板上
に、請求項１ないし９のいずれか１項記載の電界効果ト
ランジスタを複数個備え、各電界効果トランジスタは、
前記コンタクト層の下に連続して形成されたチャネル
層、電子供給層またはアンドープ層の膜厚が制御される
ことにより、しきい値電圧が負であるノーマリオン型ま
たはしきい値電圧が正であるノーマリオフ型のいずれか
とされていることを特徴としている。
に、請求項１ないし９のいずれか１項記載の電界効果ト
ランジスタを複数個備え、各電界効果トランジスタは、
前記コンタクト層の下に連続して形成されたチャネル
層、電子供給層またはアンドープ層の膜厚が制御される
ことにより、しきい値電圧が負であるノーマリオン型ま
たはしきい値電圧が正であるノーマリオフ型のいずれか
とされていることを特徴としている。
【００２２】請求項１１記載の電界効果トランジスタの
製造方法は、基板上に、窒化ガリウム系の化合物半導体
のチャネル層、電子供給層、アンドープ層のいずれか１
種からなる半導体層を備え、該半導体層上にソース電
極、ドレイン電極及びゲート電極を備えてなる電界効果
トランジスタの製造方法において、前記半導体層の上
に、該半導体層より不純物濃度の高い窒化ガリウム系の
化合物半導体からなるコンタクト層を連続して成長させ
ることを特徴としている。
製造方法は、基板上に、窒化ガリウム系の化合物半導体
のチャネル層、電子供給層、アンドープ層のいずれか１
種からなる半導体層を備え、該半導体層上にソース電
極、ドレイン電極及びゲート電極を備えてなる電界効果
トランジスタの製造方法において、前記半導体層の上
に、該半導体層より不純物濃度の高い窒化ガリウム系の
化合物半導体からなるコンタクト層を連続して成長させ
ることを特徴としている。
【００２３】請求項１２記載の電界効果トランジスタの
製造方法は、請求項１１記載の電界効果トランジスタの
製造方法において、前記コンタクト層のゲート領域を選
択除去して前記半導体層のゲート領域を露出させ、次い
で、該ゲート領域を膜厚方向に部分的に除去して所望の
膜厚とし、このゲート領域にゲート電極を形成すること
により、しきい値電圧が負であるノーマリオン型または
しきい値電圧が正であるノーマリオフ型のいずれかとす
ることを特徴としている。
製造方法は、請求項１１記載の電界効果トランジスタの
製造方法において、前記コンタクト層のゲート領域を選
択除去して前記半導体層のゲート領域を露出させ、次い
で、該ゲート領域を膜厚方向に部分的に除去して所望の
膜厚とし、このゲート領域にゲート電極を形成すること
により、しきい値電圧が負であるノーマリオン型または
しきい値電圧が正であるノーマリオフ型のいずれかとす
ることを特徴としている。
【００２４】請求項１３記載の電界効果トランジスタの
製造方法は、請求項１２記載の電界効果トランジスタの
製造方法において、前記半導体層のゲート領域を膜厚方
向に部分的に除去し、その後前記コンタクト層上に形成
されたソース電極とドレイン電極との間の電流−電圧特
性を測定する、という操作を繰り返し、前記半導体層の
膜厚を所望の膜厚に制御することを特徴としている。
製造方法は、請求項１２記載の電界効果トランジスタの
製造方法において、前記半導体層のゲート領域を膜厚方
向に部分的に除去し、その後前記コンタクト層上に形成
されたソース電極とドレイン電極との間の電流−電圧特
性を測定する、という操作を繰り返し、前記半導体層の
膜厚を所望の膜厚に制御することを特徴としている。
【００２５】本発明の請求項１記載の電界効果トランジ
スタでは、チャネル層上に、該チャネル層より不純物濃
度の高い窒化ガリウム系の化合物半導体からなるコンタ
クト層を連続して形成したことにより、チャネル層と各
電極との間にチャネル層より低抵抗のコンタクト層を介
在させることで、ソース電極−ゲート電極間及びドレイ
ン電極−ゲート電極間の寄生抵抗、及びソース電極及び
ドレイン電極における接触抵抗が低減する。これによ
り、金属−半導体電界効果トランジスタ（ＭＥＳＦＥ
Ｔ）としての特性が向上する。
スタでは、チャネル層上に、該チャネル層より不純物濃
度の高い窒化ガリウム系の化合物半導体からなるコンタ
クト層を連続して形成したことにより、チャネル層と各
電極との間にチャネル層より低抵抗のコンタクト層を介
在させることで、ソース電極−ゲート電極間及びドレイ
ン電極−ゲート電極間の寄生抵抗、及びソース電極及び
ドレイン電極における接触抵抗が低減する。これによ
り、金属−半導体電界効果トランジスタ（ＭＥＳＦＥ
Ｔ）としての特性が向上する。
【００２６】請求項４記載の電界効果トランジスタで
は、電子供給層上に、該電子供給層より不純物濃度の高
い窒化ガリウム系の化合物半導体からなるコンタクト層
を連続して形成したことにより、電子供給層と各電極と
の間に電子供給層より低抵抗のコンタクト層を介在させ
ることで、ソース電極−ゲート電極間及びドレイン電極
−ゲート電極間の寄生抵抗、及びソース電極及びドレイ
ン電極における接触抵抗が低減する。これにより、順構
造高電子移動度トランジスタ（順ＨＥＭＴ）としての特
性及び信頼性が向上する。
は、電子供給層上に、該電子供給層より不純物濃度の高
い窒化ガリウム系の化合物半導体からなるコンタクト層
を連続して形成したことにより、電子供給層と各電極と
の間に電子供給層より低抵抗のコンタクト層を介在させ
ることで、ソース電極−ゲート電極間及びドレイン電極
−ゲート電極間の寄生抵抗、及びソース電極及びドレイ
ン電極における接触抵抗が低減する。これにより、順構
造高電子移動度トランジスタ（順ＨＥＭＴ）としての特
性及び信頼性が向上する。
【００２７】請求項７記載の電界効果トランジスタで
は、アンドープ層上に、該アンドープ層より不純物濃度
の高い窒化ガリウム系の化合物半導体からなるコンタク
ト層を連続して形成したことにより、アンドープ層と各
電極との間にアンドープ層より低抵抗のコンタクト層を
介在させることで、ソース電極−ゲート電極間及びドレ
イン電極−ゲート電極間の寄生抵抗、及びソース電極及
びドレイン電極における接触抵抗が低減する。これによ
り、逆構造高電子移動度トランジスタ（逆ＨＥＭＴ）と
しての特性及び信頼性が向上する。
は、アンドープ層上に、該アンドープ層より不純物濃度
の高い窒化ガリウム系の化合物半導体からなるコンタク
ト層を連続して形成したことにより、アンドープ層と各
電極との間にアンドープ層より低抵抗のコンタクト層を
介在させることで、ソース電極−ゲート電極間及びドレ
イン電極−ゲート電極間の寄生抵抗、及びソース電極及
びドレイン電極における接触抵抗が低減する。これによ
り、逆構造高電子移動度トランジスタ（逆ＨＥＭＴ）と
しての特性及び信頼性が向上する。
【００２８】請求項１０記載の半導体装置では、基板上
に形成された各電界効果トランジスタのコンタクト層の
下に連続して形成されたチャネル層、電子供給層または
アンドープ層の膜厚を制御することにより、それぞれの
電界効果トランジスタはしきい値電圧が負であるノーマ
リオン型またはしきい値電圧が正であるノーマリオフ型
のいずれかとなる。これにより、同一基板上にノーマリ
オン型とノーマリオフ型の電界効果トランジスタを設け
ることが可能になり、半導体装置としての機能が大幅に
拡大する。また、従来の製造工程を変更する必要がほと
んど無いので、製造コストが増大する虞も無い。
に形成された各電界効果トランジスタのコンタクト層の
下に連続して形成されたチャネル層、電子供給層または
アンドープ層の膜厚を制御することにより、それぞれの
電界効果トランジスタはしきい値電圧が負であるノーマ
リオン型またはしきい値電圧が正であるノーマリオフ型
のいずれかとなる。これにより、同一基板上にノーマリ
オン型とノーマリオフ型の電界効果トランジスタを設け
ることが可能になり、半導体装置としての機能が大幅に
拡大する。また、従来の製造工程を変更する必要がほと
んど無いので、製造コストが増大する虞も無い。
【００２９】請求項１１記載の電界効果トランジスタの
製造方法では、半導体層上に、該半導体層より不純物濃
度の高い窒化ガリウム系の化合物半導体からなるコンタ
クト層を連続して成長させるので、半導体層上に形成さ
れた該半導体層より低抵抗のコンタクト層により、ソー
ス電極−ゲート電極間及びドレイン電極−ゲート電極間
の寄生抵抗、及びソース電極及びドレイン電極における
接触抵抗を低減することが可能になる。これにより、特
性・信頼性の向上した電界効果トランジスタが得られ
る。
製造方法では、半導体層上に、該半導体層より不純物濃
度の高い窒化ガリウム系の化合物半導体からなるコンタ
クト層を連続して成長させるので、半導体層上に形成さ
れた該半導体層より低抵抗のコンタクト層により、ソー
ス電極−ゲート電極間及びドレイン電極−ゲート電極間
の寄生抵抗、及びソース電極及びドレイン電極における
接触抵抗を低減することが可能になる。これにより、特
性・信頼性の向上した電界効果トランジスタが得られ
る。
【００３０】請求項１２記載の電界効果トランジスタの
製造方法では、コンタクト層のゲート領域を選択除去し
て半導体層のゲート領域を露出させ、次いで、該ゲート
領域を膜厚方向に部分的に除去して所望の膜厚とし、こ
のゲート領域にゲート電極を形成することにより、ノー
マリオン型とノーマリオフ型の電界効果トランジスタを
同一基板上に形成することが可能になる。
製造方法では、コンタクト層のゲート領域を選択除去し
て半導体層のゲート領域を露出させ、次いで、該ゲート
領域を膜厚方向に部分的に除去して所望の膜厚とし、こ
のゲート領域にゲート電極を形成することにより、ノー
マリオン型とノーマリオフ型の電界効果トランジスタを
同一基板上に形成することが可能になる。
【００３１】請求項１３記載の電界効果トランジスタの
製造方法では、半導体層のゲート領域を膜厚方向に部分
的に除去し、その後コンタクト層上に形成されたソース
電極とドレイン電極との間の電流−電圧特性を測定す
る、という操作を繰り返すことにより、前記半導体層の
ゲート領域の膜厚を高精度で制御することが可能にな
り、その結果、得られた電界効果トランジスタの特性・
信頼性が大幅に向上する。
製造方法では、半導体層のゲート領域を膜厚方向に部分
的に除去し、その後コンタクト層上に形成されたソース
電極とドレイン電極との間の電流−電圧特性を測定す
る、という操作を繰り返すことにより、前記半導体層の
ゲート領域の膜厚を高精度で制御することが可能にな
り、その結果、得られた電界効果トランジスタの特性・
信頼性が大幅に向上する。
【００３２】
【発明の実施の形態】本発明の電界効果トランジスタと
それを備えた半導体装置及びその製造方法の各実施形態
について、図面に基づき説明する。 ［第１の実施形態］図１は本発明の第１の実施形態のＧ
ａＮ系化合物半導体を用いたＭＥＳＦＥＴを示す断面図
である。このＭＥＳＦＥＴは、ノーマリオン型のもの
で、サファイア基板１の（０００１）面上に、膜厚が３
０ｎｍの低温ＧａＮバッファ層２１、膜厚が２．４μｍ
のアンドープＧａＮ層２２、膜厚が０．２μｍで不純物
濃度が２×１０17ｃｍ-3のＳｉドープｎ−ＧａＮチャネ
ル層２３、膜厚が２０ｎｍで不純物濃度がｎ−ＧａＮチ
ャネル層２３より高い２×１０18ｃｍ-3のＳｉドープｎ
+−ＧａＮコンタクト層２４が順次積層されている。
それを備えた半導体装置及びその製造方法の各実施形態
について、図面に基づき説明する。 ［第１の実施形態］図１は本発明の第１の実施形態のＧ
ａＮ系化合物半導体を用いたＭＥＳＦＥＴを示す断面図
である。このＭＥＳＦＥＴは、ノーマリオン型のもの
で、サファイア基板１の（０００１）面上に、膜厚が３
０ｎｍの低温ＧａＮバッファ層２１、膜厚が２．４μｍ
のアンドープＧａＮ層２２、膜厚が０．２μｍで不純物
濃度が２×１０17ｃｍ-3のＳｉドープｎ−ＧａＮチャネ
ル層２３、膜厚が２０ｎｍで不純物濃度がｎ−ＧａＮチ
ャネル層２３より高い２×１０18ｃｍ-3のＳｉドープｎ
+−ＧａＮコンタクト層２４が順次積層されている。
【００３３】このｎ+−ＧａＮコンタクト層２４上には
オーム性電極のソース電極２５及びドレイン電極２６が
形成されている。また、ゲート領域直下のｎ+−ＧａＮ
コンタクト層２４が除去されてｎ−ＧａＮチャネル層２
３のゲート領域が露出され、このゲート領域にはショッ
トキー電極のゲート電極２７が形成されている。オーム
性電極としては、Ｔｉを２５ｎｍ、Ａｌを１５０ｎｍ順
次積層したＴｉ／Ａｌが好適に用いられる。ショットキ
ー電極としては、Ｐｔを１０ｎｍ、Ｔｉを４０ｎｍ、Ａ
ｕを１００ｎｍ順次積層したＰｔ／Ｔｉ／Ａｕが好適に
用いられる。
オーム性電極のソース電極２５及びドレイン電極２６が
形成されている。また、ゲート領域直下のｎ+−ＧａＮ
コンタクト層２４が除去されてｎ−ＧａＮチャネル層２
３のゲート領域が露出され、このゲート領域にはショッ
トキー電極のゲート電極２７が形成されている。オーム
性電極としては、Ｔｉを２５ｎｍ、Ａｌを１５０ｎｍ順
次積層したＴｉ／Ａｌが好適に用いられる。ショットキ
ー電極としては、Ｐｔを１０ｎｍ、Ｔｉを４０ｎｍ、Ａ
ｕを１００ｎｍ順次積層したＰｔ／Ｔｉ／Ａｕが好適に
用いられる。
【００３４】次に、このＭＥＳＦＥＴの製造方法につい
て説明する。ＭＯＣＶＤを用いて、サファイア基板１の
（０００１）面上に、５５０℃の成長温度で低温ＧａＮ
バッファ層２１を成長させる。次いで、この低温ＧａＮ
バッファ層２１上に、１０８０℃の成長温度でアンドー
プＧａＮ層２２、ｎ−ＧａＮチャネル層２３、ｎ+−Ｇ
ａＮコンタクト層２４を順次成長させる。次いで、この
ｎ+−ＧａＮコンタクト層２４上にソース電極２５及び
ドレイン電極２６を形成し、ゲート領域直下のｎ+−Ｇ
ａＮコンタクト層２４をエッチングしてｎ−ＧａＮチャ
ネル層２３のゲート領域を露出させ、このゲート領域に
ゲート電極２７を形成し、ＭＥＳＦＥＴとする。
て説明する。ＭＯＣＶＤを用いて、サファイア基板１の
（０００１）面上に、５５０℃の成長温度で低温ＧａＮ
バッファ層２１を成長させる。次いで、この低温ＧａＮ
バッファ層２１上に、１０８０℃の成長温度でアンドー
プＧａＮ層２２、ｎ−ＧａＮチャネル層２３、ｎ+−Ｇ
ａＮコンタクト層２４を順次成長させる。次いで、この
ｎ+−ＧａＮコンタクト層２４上にソース電極２５及び
ドレイン電極２６を形成し、ゲート領域直下のｎ+−Ｇ
ａＮコンタクト層２４をエッチングしてｎ−ＧａＮチャ
ネル層２３のゲート領域を露出させ、このゲート領域に
ゲート電極２７を形成し、ＭＥＳＦＥＴとする。
【００３５】本実施形態のＭＥＳＦＥＴによれば、ｎ−
ＧａＮチャネル層２３上に、不純物濃度がｎ−ＧａＮチ
ャネル層２３より高いｎ+−ＧａＮコンタクト層２４を
形成したので、ソース電極２５−ゲート電極２７間及び
ドレイン電極２６−ゲート電極２７間の寄生抵抗、及び
ソース電極２５及びドレイン電極２６における接触抵抗
を低減することができ、ＭＥＳＦＥＴとしての特性及び
信頼性を向上させることができる。
ＧａＮチャネル層２３上に、不純物濃度がｎ−ＧａＮチ
ャネル層２３より高いｎ+−ＧａＮコンタクト層２４を
形成したので、ソース電極２５−ゲート電極２７間及び
ドレイン電極２６−ゲート電極２７間の寄生抵抗、及び
ソース電極２５及びドレイン電極２６における接触抵抗
を低減することができ、ＭＥＳＦＥＴとしての特性及び
信頼性を向上させることができる。
【００３６】また、本実施形態のＭＥＳＦＥＴの製造方
法によれば、ｎ−ＧａＮチャネル層２３上に、不純物濃
度がｎ−ＧａＮチャネル層２３より高いｎ+−ＧａＮコ
ンタクト層２４を連続して形成するので、特性及び信頼
性に優れたＭＥＳＦＥＴを作製することができる。ま
た、従来の製造工程を殆ど変更することなく用いること
ができるので、製造工程が複雑になる虞が無く、製造コ
ストが高くなってしまうことも無い。なお、本実施形態
では、ノーマリオン型のＭＥＳＦＥＴとしたが、ｎ−Ｇ
ａＮチャネル層２３のゲート領域の膜厚を変えることに
より、ノーマリオフ型のＭＥＳＦＥＴとすることもでき
る。
法によれば、ｎ−ＧａＮチャネル層２３上に、不純物濃
度がｎ−ＧａＮチャネル層２３より高いｎ+−ＧａＮコ
ンタクト層２４を連続して形成するので、特性及び信頼
性に優れたＭＥＳＦＥＴを作製することができる。ま
た、従来の製造工程を殆ど変更することなく用いること
ができるので、製造工程が複雑になる虞が無く、製造コ
ストが高くなってしまうことも無い。なお、本実施形態
では、ノーマリオン型のＭＥＳＦＥＴとしたが、ｎ−Ｇ
ａＮチャネル層２３のゲート領域の膜厚を変えることに
より、ノーマリオフ型のＭＥＳＦＥＴとすることもでき
る。
【００３７】［第２の実施形態］図２は本発明の第２の
実施形態のＧａＮ系化合物半導体を用いた順ＨＥＭＴを
示す断面図であり、二次元電子ガスの濃度を制御するた
めのゲート電極をＡｌＧａＮ／ＧａＮヘテロ接合のＡｌ
ＧａＮ側に形成した構造である。この順ＨＥＭＴは、ノ
ーマリオン型のもので、サファイア基板１の（０００
１）面上に、膜厚が３０ｎｍの低温ＧａＮバッファ層２
１、膜厚が２．４μｍのアンドープＧａＮ層２２、膜厚
が５０ｎｍで不純物濃度が１×１０18ｃｍ-3のＳｉドー
プｎ−ＡｌxＧａ1-xＮ電子供給層３１（０≦ｘ≦１）、
膜厚が２０ｎｍで不純物濃度がｎ−ＡｌxＧａ1-xＮ電子
供給層３１より高い５×１０18ｃｍ-3でありかつＡｌ組
成比がｎ−ＡｌxＧａ1-xＮ電子供給層３１より小さいＳ
ｉドープｎ+−ＡｌyＧａ1-yＮコンタクト層３２（０≦
ｙ≦１、ｙ≦ｘ）が順次積層されている。なお、３３は
アンドープＧａＮ層２２中に形成される二次元電子ガス
層である。
実施形態のＧａＮ系化合物半導体を用いた順ＨＥＭＴを
示す断面図であり、二次元電子ガスの濃度を制御するた
めのゲート電極をＡｌＧａＮ／ＧａＮヘテロ接合のＡｌ
ＧａＮ側に形成した構造である。この順ＨＥＭＴは、ノ
ーマリオン型のもので、サファイア基板１の（０００
１）面上に、膜厚が３０ｎｍの低温ＧａＮバッファ層２
１、膜厚が２．４μｍのアンドープＧａＮ層２２、膜厚
が５０ｎｍで不純物濃度が１×１０18ｃｍ-3のＳｉドー
プｎ−ＡｌxＧａ1-xＮ電子供給層３１（０≦ｘ≦１）、
膜厚が２０ｎｍで不純物濃度がｎ−ＡｌxＧａ1-xＮ電子
供給層３１より高い５×１０18ｃｍ-3でありかつＡｌ組
成比がｎ−ＡｌxＧａ1-xＮ電子供給層３１より小さいＳ
ｉドープｎ+−ＡｌyＧａ1-yＮコンタクト層３２（０≦
ｙ≦１、ｙ≦ｘ）が順次積層されている。なお、３３は
アンドープＧａＮ層２２中に形成される二次元電子ガス
層である。
【００３８】このｎ+−ＡｌyＧａ1-yＮコンタクト層３
２上にはソース電極２５及びドレイン電極２６が形成さ
れ、ゲート領域直下のｎ+−ＡｌyＧａ1-yＮコンタクト
層３２が除去されてｎ−ＡｌxＧａ1-xＮ電子供給層３１
のゲート領域が露出され、このゲート領域にはゲート電
極２７が形成されている。ソース電極２５、ドレイン電
極２６及びゲート電極２７それぞれの組成は、上述した
第１の実施形態の組成と全く同様である。
２上にはソース電極２５及びドレイン電極２６が形成さ
れ、ゲート領域直下のｎ+−ＡｌyＧａ1-yＮコンタクト
層３２が除去されてｎ−ＡｌxＧａ1-xＮ電子供給層３１
のゲート領域が露出され、このゲート領域にはゲート電
極２７が形成されている。ソース電極２５、ドレイン電
極２６及びゲート電極２７それぞれの組成は、上述した
第１の実施形態の組成と全く同様である。
【００３９】次に、この順ＨＥＭＴの製造方法について
説明する。ＭＯＣＶＤを用いて、サファイア基板１の
（０００１）面上に、５５０℃の成長温度で低温ＧａＮ
バッファ層２１を成長させる。次いで、この低温ＧａＮ
バッファ層２１上に、１０８０℃の成長温度でアンドー
プＧａＮ層２２、ｎ−ＡｌxＧａ1-xＮ電子供給層３１、
ｎ+−ＡｌyＧａ1-yＮコンタクト層３２を順次成長させ
る。次いで、このｎ+−ＡｌyＧａ1-yＮコンタクト層３
２上にソース電極２５及びドレイン電極２６を形成し、
ゲート領域直下のｎ+−ＡｌyＧａ1-yＮコンタクト層３
２をエッチングしてｎ−ＡｌxＧａ1-xＮ電子供給層３１
のゲート領域を露出させ、このゲート領域にゲート電極
２７を形成し、順ＨＥＭＴとする。
説明する。ＭＯＣＶＤを用いて、サファイア基板１の
（０００１）面上に、５５０℃の成長温度で低温ＧａＮ
バッファ層２１を成長させる。次いで、この低温ＧａＮ
バッファ層２１上に、１０８０℃の成長温度でアンドー
プＧａＮ層２２、ｎ−ＡｌxＧａ1-xＮ電子供給層３１、
ｎ+−ＡｌyＧａ1-yＮコンタクト層３２を順次成長させ
る。次いで、このｎ+−ＡｌyＧａ1-yＮコンタクト層３
２上にソース電極２５及びドレイン電極２６を形成し、
ゲート領域直下のｎ+−ＡｌyＧａ1-yＮコンタクト層３
２をエッチングしてｎ−ＡｌxＧａ1-xＮ電子供給層３１
のゲート領域を露出させ、このゲート領域にゲート電極
２７を形成し、順ＨＥＭＴとする。
【００４０】本実施形態の順ＨＥＭＴによれば、ｎ−Ａ
ｌxＧａ1-xＮ電子供給層３１上に、不純物濃度がｎ−Ａ
ｌxＧａ1-xＮ電子供給層３１より高いｎ+−ＡｌyＧａ
1-yＮコンタクト層３２を形成したので、ソース電極−
ゲート電極間及びドレイン電極−ゲート電極間の寄生抵
抗、及びソース電極及びドレイン電極における接触抵抗
を低減することができ、順ＨＥＭＴとしての特性及び信
頼性を向上させることができる。
ｌxＧａ1-xＮ電子供給層３１上に、不純物濃度がｎ−Ａ
ｌxＧａ1-xＮ電子供給層３１より高いｎ+−ＡｌyＧａ
1-yＮコンタクト層３２を形成したので、ソース電極−
ゲート電極間及びドレイン電極−ゲート電極間の寄生抵
抗、及びソース電極及びドレイン電極における接触抵抗
を低減することができ、順ＨＥＭＴとしての特性及び信
頼性を向上させることができる。
【００４１】また、本実施形態の順ＨＥＭＴの製造方法
によれば、ｎ−ＡｌxＧａ1-xＮ電子供給層３１上に、不
純物濃度がｎ−ＡｌxＧａ1-xＮ電子供給層３１より高い
ｎ+−ＡｌyＧａ1-yＮコンタクト層３２を連続して形成
するので、特性及び信頼性に優れた順ＨＥＭＴを作製す
ることができる。また、従来の製造工程を殆ど変更する
ことなく用いることができるので、製造工程が複雑にな
る虞が無く、製造コストが高くなってしまうことも無
い。なお、本実施形態では、ノーマリオン型の順ＨＥＭ
Ｔとしたが、ｎ−ＡｌxＧａ1-xＮ電子供給層３１のゲー
ト領域の膜厚を変えることにより、ノーマリオフ型の順
ＨＥＭＴとすることもできる。
によれば、ｎ−ＡｌxＧａ1-xＮ電子供給層３１上に、不
純物濃度がｎ−ＡｌxＧａ1-xＮ電子供給層３１より高い
ｎ+−ＡｌyＧａ1-yＮコンタクト層３２を連続して形成
するので、特性及び信頼性に優れた順ＨＥＭＴを作製す
ることができる。また、従来の製造工程を殆ど変更する
ことなく用いることができるので、製造工程が複雑にな
る虞が無く、製造コストが高くなってしまうことも無
い。なお、本実施形態では、ノーマリオン型の順ＨＥＭ
Ｔとしたが、ｎ−ＡｌxＧａ1-xＮ電子供給層３１のゲー
ト領域の膜厚を変えることにより、ノーマリオフ型の順
ＨＥＭＴとすることもできる。
【００４２】［第３の実施形態］図３は本発明の第３の
実施形態のＧａＮ系化合物半導体を用いた逆ＨＥＭＴを
示す断面図であり、二次元電子ガスの濃度を制御するた
めのゲート電極をＡｌＧａＮ／ＧａＮヘテロ接合のＧａ
Ｎ側に形成した構造である。この逆ＨＥＭＴは、ノーマ
リオン型のもので、サファイア基板１の（０００１）面
上に、膜厚が３０ｎｍの低温ＧａＮバッファ層２１、膜
厚が５０ｎｍで不純物濃度が２×１０18ｃｍ-3のＳｉド
ープｎ−ＡｌxＧａ1-xＮ電子供給層３１（０≦ｘ≦
１）、膜厚が５０ｎｍのアンドープＧａＮ層４１、膜厚
が２０ｎｍで不純物濃度がアンドープＧａＮ層４１より
高い２×１０18ｃｍ-3のＳｉドープｎ+−ＧａＮコンタ
クト層４２が順次積層されている。なお、４３はアンド
ープＧａＮ層４１中に形成される二次元電子ガス層であ
る。
実施形態のＧａＮ系化合物半導体を用いた逆ＨＥＭＴを
示す断面図であり、二次元電子ガスの濃度を制御するた
めのゲート電極をＡｌＧａＮ／ＧａＮヘテロ接合のＧａ
Ｎ側に形成した構造である。この逆ＨＥＭＴは、ノーマ
リオン型のもので、サファイア基板１の（０００１）面
上に、膜厚が３０ｎｍの低温ＧａＮバッファ層２１、膜
厚が５０ｎｍで不純物濃度が２×１０18ｃｍ-3のＳｉド
ープｎ−ＡｌxＧａ1-xＮ電子供給層３１（０≦ｘ≦
１）、膜厚が５０ｎｍのアンドープＧａＮ層４１、膜厚
が２０ｎｍで不純物濃度がアンドープＧａＮ層４１より
高い２×１０18ｃｍ-3のＳｉドープｎ+−ＧａＮコンタ
クト層４２が順次積層されている。なお、４３はアンド
ープＧａＮ層４１中に形成される二次元電子ガス層であ
る。
【００４３】このｎ+−ＧａＮコンタクト層４２上には
ソース電極２５及びドレイン電極２６が形成され、ゲー
ト領域直下のｎ+−ＧａＮコンタクト層４２が除去され
てアンドープＧａＮ層４１のゲート領域が露出され、こ
のゲート領域にはゲート電極２７が形成されている。ソ
ース電極２５、ドレイン電極２６及びゲート電極２７そ
れぞれの組成は、上述した第１の実施形態の組成と全く
同様である。
ソース電極２５及びドレイン電極２６が形成され、ゲー
ト領域直下のｎ+−ＧａＮコンタクト層４２が除去され
てアンドープＧａＮ層４１のゲート領域が露出され、こ
のゲート領域にはゲート電極２７が形成されている。ソ
ース電極２５、ドレイン電極２６及びゲート電極２７そ
れぞれの組成は、上述した第１の実施形態の組成と全く
同様である。
【００４４】次に、この逆ＨＥＭＴの製造方法について
説明する。ＭＯＣＶＤを用いて、サファイア基板１の
（０００１）面上に、５５０℃の成長温度で低温ＧａＮ
バッファ層２１を成長させる。次いで、この低温ＧａＮ
バッファ層２１上に、１０８０℃の成長温度でｎ−Ａｌ
xＧａ1-xＮ電子供給層３１、アンドープＧａＮ層４１、
ｎ+−ＧａＮコンタクト層４２を順次成長させる。次い
で、このｎ+−ＧａＮコンタクト層４２上にソース電極
２５及びドレイン電極２６を形成し、ゲート領域直下の
ｎ+−ＧａＮコンタクト層４２をエッチングしてアンド
ープＧａＮ層４１のゲート領域を露出させ、このゲート
領域にゲート電極２７を形成し、逆ＨＥＭＴとする。
説明する。ＭＯＣＶＤを用いて、サファイア基板１の
（０００１）面上に、５５０℃の成長温度で低温ＧａＮ
バッファ層２１を成長させる。次いで、この低温ＧａＮ
バッファ層２１上に、１０８０℃の成長温度でｎ−Ａｌ
xＧａ1-xＮ電子供給層３１、アンドープＧａＮ層４１、
ｎ+−ＧａＮコンタクト層４２を順次成長させる。次い
で、このｎ+−ＧａＮコンタクト層４２上にソース電極
２５及びドレイン電極２６を形成し、ゲート領域直下の
ｎ+−ＧａＮコンタクト層４２をエッチングしてアンド
ープＧａＮ層４１のゲート領域を露出させ、このゲート
領域にゲート電極２７を形成し、逆ＨＥＭＴとする。
【００４５】本実施形態においても、第２の実施形態の
順ＨＥＭＴと同様に、ソース電極２５−ゲート電極２７
間及びドレイン電極２６−ゲート電極２７間の寄生抵
抗、及びソース電極２５及びドレイン電極２６における
接触抵抗を低減することができ、逆ＨＥＭＴとしての特
性及び信頼性を向上させることができる。また、従来の
製造工程を殆ど変更することなく用いることができるの
で、製造工程が複雑になる虞が無く、製造コストが高く
なってしまうことも無い。
順ＨＥＭＴと同様に、ソース電極２５−ゲート電極２７
間及びドレイン電極２６−ゲート電極２７間の寄生抵
抗、及びソース電極２５及びドレイン電極２６における
接触抵抗を低減することができ、逆ＨＥＭＴとしての特
性及び信頼性を向上させることができる。また、従来の
製造工程を殆ど変更することなく用いることができるの
で、製造工程が複雑になる虞が無く、製造コストが高く
なってしまうことも無い。
【００４６】［第４の実施形態］図４は本発明の第４の
実施形態のＧａＮ系化合物半導体を用いたＭＥＳＦＥＴ
が複数個形成された半導体デバイス（半導体装置）を示
す断面図であり、本実施形態のＭＥＳＦＥＴが上述した
第１の実施形態のＭＥＳＦＥＴと異なる点は、サファイ
ア基板１上に複数個（図４では２個）のノーマリオン型
ＭＥＳＦＥＴ５１、５２を形成し、これらＭＥＳＦＥＴ
５１、５２が形成される部分以外を選択的にアンドープ
ＧａＮ層２２の途中までエッチング５３することにより
素子間分離を行った点である。ソース電極２５、ドレイ
ン電極２６及びゲート電極２７の構造及び組成は、上述
した第１の実施形態と全く同様である。なお、５４はＳ
ｉＯ2絶縁膜である。
実施形態のＧａＮ系化合物半導体を用いたＭＥＳＦＥＴ
が複数個形成された半導体デバイス（半導体装置）を示
す断面図であり、本実施形態のＭＥＳＦＥＴが上述した
第１の実施形態のＭＥＳＦＥＴと異なる点は、サファイ
ア基板１上に複数個（図４では２個）のノーマリオン型
ＭＥＳＦＥＴ５１、５２を形成し、これらＭＥＳＦＥＴ
５１、５２が形成される部分以外を選択的にアンドープ
ＧａＮ層２２の途中までエッチング５３することにより
素子間分離を行った点である。ソース電極２５、ドレイ
ン電極２６及びゲート電極２７の構造及び組成は、上述
した第１の実施形態と全く同様である。なお、５４はＳ
ｉＯ2絶縁膜である。
【００４７】次に、この半導体デバイスの製造方法につ
いて図４及び図５に基づき説明する。第１の実施形態の
ＭＥＳＦＥＴと同様に、サファイア基板１上に、低温Ｇ
ａＮバッファ層２１〜ｎ+−ＧａＮコンタクト層２４を
順次成長させた後に、ｎ+−ＧａＮコンタクト層２４の
全面に膜厚が約１００ｎｍのＳｉＯ2絶縁膜５４を形成
する（図５（ａ））。次いで、通常のホトリソグラフィ
ーと三塩化ホウ素（ＢＣｌ3）を用いた反応性イオンエ
ッチング（ＲＩＥ）（圧力：３Ｐａ）により、ＦＥＴが
形成される部分以外を選択的にアンドープＧａＮ層２２
の途中までエッチング５３し、素子間分離を行う（図５
（ｂ））。
いて図４及び図５に基づき説明する。第１の実施形態の
ＭＥＳＦＥＴと同様に、サファイア基板１上に、低温Ｇ
ａＮバッファ層２１〜ｎ+−ＧａＮコンタクト層２４を
順次成長させた後に、ｎ+−ＧａＮコンタクト層２４の
全面に膜厚が約１００ｎｍのＳｉＯ2絶縁膜５４を形成
する（図５（ａ））。次いで、通常のホトリソグラフィ
ーと三塩化ホウ素（ＢＣｌ3）を用いた反応性イオンエ
ッチング（ＲＩＥ）（圧力：３Ｐａ）により、ＦＥＴが
形成される部分以外を選択的にアンドープＧａＮ層２２
の途中までエッチング５３し、素子間分離を行う（図５
（ｂ））。
【００４８】次いで、ｎ+−ＧａＮコンタクト層２４上
にソース電極２５及びドレイン電極２６を形成する。こ
こでは、ホトリソグラフィーにより、全面に塗布したホ
トレジストを露光して所定のパターンとし、このパター
ンをマスクとしてフッ酸系のウエットエッチングにより
ＳｉＯ2絶縁膜５４を選択的に完全に除去する。次い
で、電子ビームを用いた真空蒸着法（真空度：１×１０
-6Torr以下）によりｎ+−ＧａＮコンタクト層２４の上
にオーム性電極Ｔｉ／Ａｌ（２５ｎｍ／１５０ｎｍ）を
蒸着・リフトオフし、Ｎ2雰囲気中で９００℃、３０秒
間アニールし、ソース電極２５及びドレイン電極２６を
形成する（図５（ｃ））。
にソース電極２５及びドレイン電極２６を形成する。こ
こでは、ホトリソグラフィーにより、全面に塗布したホ
トレジストを露光して所定のパターンとし、このパター
ンをマスクとしてフッ酸系のウエットエッチングにより
ＳｉＯ2絶縁膜５４を選択的に完全に除去する。次い
で、電子ビームを用いた真空蒸着法（真空度：１×１０
-6Torr以下）によりｎ+−ＧａＮコンタクト層２４の上
にオーム性電極Ｔｉ／Ａｌ（２５ｎｍ／１５０ｎｍ）を
蒸着・リフトオフし、Ｎ2雰囲気中で９００℃、３０秒
間アニールし、ソース電極２５及びドレイン電極２６を
形成する（図５（ｃ））。
【００４９】次いで、ｎ−ＧａＮチャネル層２３の上に
ゲート電極２７を形成する。ここでは、ホトリソグラフ
ィーにより、再度全面に塗布されたホトレジストを露光
して所定のパターンを形成し、このパターンをマスクと
してフッ酸系のウエットエッチングによりＳｉＯ2絶縁
膜５４を選択的に完全に除去する。次いで、三塩化ホウ
素（ＢＣｌ3）を用いたＲＩＥ（圧力：３Ｐａ）により
ゲート領域直下のｎ+−ＧａＮコンタクト層２４を除去
してｎ−ＧａＮチャネル層２３のゲート領域を露出さ
せ、電子ビームを用いた真空蒸着法（真空度：１×１０
-6Torr以下）により該ゲート領域上にショットキー電極
Ｐｔ／Ｔｉ／Ａｕ（１０ｎｍ／４０ｎｍ／１００ｎｍ）
を蒸着・リフトオフし、ゲート電極２７を形成する（図
４）。
ゲート電極２７を形成する。ここでは、ホトリソグラフ
ィーにより、再度全面に塗布されたホトレジストを露光
して所定のパターンを形成し、このパターンをマスクと
してフッ酸系のウエットエッチングによりＳｉＯ2絶縁
膜５４を選択的に完全に除去する。次いで、三塩化ホウ
素（ＢＣｌ3）を用いたＲＩＥ（圧力：３Ｐａ）により
ゲート領域直下のｎ+−ＧａＮコンタクト層２４を除去
してｎ−ＧａＮチャネル層２３のゲート領域を露出さ
せ、電子ビームを用いた真空蒸着法（真空度：１×１０
-6Torr以下）により該ゲート領域上にショットキー電極
Ｐｔ／Ｔｉ／Ａｕ（１０ｎｍ／４０ｎｍ／１００ｎｍ）
を蒸着・リフトオフし、ゲート電極２７を形成する（図
４）。
【００５０】本実施形態においても、第１の実施形態の
ＭＥＳＦＥＴと同様に、ソース電極２５−ゲート電極２
７間及びドレイン電極２６−ゲート電極２７間の寄生抵
抗、及びソース電極２５及びドレイン電極２６における
接触抵抗を低減することができ、ＭＥＳＦＥＴ５１、５
２としての特性及び信頼性を向上させることができる。
したがって、ＭＥＳＦＥＴ５１、５２の特性及び信頼性
が優れた半導体デバイスを提供することができる。
ＭＥＳＦＥＴと同様に、ソース電極２５−ゲート電極２
７間及びドレイン電極２６−ゲート電極２７間の寄生抵
抗、及びソース電極２５及びドレイン電極２６における
接触抵抗を低減することができ、ＭＥＳＦＥＴ５１、５
２としての特性及び信頼性を向上させることができる。
したがって、ＭＥＳＦＥＴ５１、５２の特性及び信頼性
が優れた半導体デバイスを提供することができる。
【００５１】しかも、サファイア基板１上にＭＥＳＦＥ
Ｔ５１、５２を形成し、アンドープＧａＮ層２２の途中
までエッチング５３することによりＭＥＳＦＥＴ５１、
５２各々を素子間分離したので、同一のサファイア基板
１上にノーマリオン型のＭＥＳＦＥＴ５１、５２を形成
することができ、半導体デバイスとしての機能を大幅に
拡大することができる。
Ｔ５１、５２を形成し、アンドープＧａＮ層２２の途中
までエッチング５３することによりＭＥＳＦＥＴ５１、
５２各々を素子間分離したので、同一のサファイア基板
１上にノーマリオン型のＭＥＳＦＥＴ５１、５２を形成
することができ、半導体デバイスとしての機能を大幅に
拡大することができる。
【００５２】また、この半導体デバイスの製造方法は、
従来の製造工程を変更する必要がほとんど無いので、製
造コストが増大する虞も無い。なお、本実施形態では、
ノーマリオン型のＭＥＳＦＥＴ５１、５２としたが、ｎ
−ＧａＮチャネル層２３のゲート領域の膜厚を変えるこ
とにより、ノーマリオフ型のＭＥＳＦＥＴとすることも
できる。
従来の製造工程を変更する必要がほとんど無いので、製
造コストが増大する虞も無い。なお、本実施形態では、
ノーマリオン型のＭＥＳＦＥＴ５１、５２としたが、ｎ
−ＧａＮチャネル層２３のゲート領域の膜厚を変えるこ
とにより、ノーマリオフ型のＭＥＳＦＥＴとすることも
できる。
【００５３】［第５の実施形態］図６は本発明の第５の
実施形態のＧａＮ系化合物半導体を用いたＭＥＳＦＥＴ
が複数個形成された半導体デバイス（半導体装置）を示
す断面図であり、本実施形態のＭＥＳＦＥＴが上述した
第４の実施形態のＭＥＳＦＥＴと異なる点は、第４の実
施形態のＭＥＳＦＥＴでは、同一のサファイア基板１上
に複数のノーマリオン型のＭＥＳＦＥＴ５１、５２を形
成したのに対し、本実施形態のＭＥＳＦＥＴでは、ノー
マリオン型のＭＥＳＦＥＴ５１とノーマリオフ型のＭＥ
ＳＦＥＴ６１を同一のサファイア基板１上に形成した点
である。
実施形態のＧａＮ系化合物半導体を用いたＭＥＳＦＥＴ
が複数個形成された半導体デバイス（半導体装置）を示
す断面図であり、本実施形態のＭＥＳＦＥＴが上述した
第４の実施形態のＭＥＳＦＥＴと異なる点は、第４の実
施形態のＭＥＳＦＥＴでは、同一のサファイア基板１上
に複数のノーマリオン型のＭＥＳＦＥＴ５１、５２を形
成したのに対し、本実施形態のＭＥＳＦＥＴでは、ノー
マリオン型のＭＥＳＦＥＴ５１とノーマリオフ型のＭＥ
ＳＦＥＴ６１を同一のサファイア基板１上に形成した点
である。
【００５４】次に、この半導体デバイスの製造方法につ
いて図６〜図１０に基づき説明する。まず、図７（ａ）
に示すように、第１の実施形態のＭＥＳＦＥＴと同様
に、サファイア基板１上に、低温ＧａＮバッファ層２１
〜ｎ+−ＧａＮコンタクト層２４を順次成長させた後
に、ｎ+−ＧａＮコンタクト層２４の全面に膜厚が約１
００ｎｍのＳｉＯ2絶縁膜５４を形成する。次いで、ホ
トリソグラフィーと三塩化ホウ素（ＢＣｌ3）を用いた
反応性イオンエッチング（ＲＩＥ）（圧力：３Ｐａ）に
より、ＦＥＴが形成される部分以外を選択的にアンドー
プＧａＮ層２２の途中までエッチング５３し、素子間分
離を行う。
いて図６〜図１０に基づき説明する。まず、図７（ａ）
に示すように、第１の実施形態のＭＥＳＦＥＴと同様
に、サファイア基板１上に、低温ＧａＮバッファ層２１
〜ｎ+−ＧａＮコンタクト層２４を順次成長させた後
に、ｎ+−ＧａＮコンタクト層２４の全面に膜厚が約１
００ｎｍのＳｉＯ2絶縁膜５４を形成する。次いで、ホ
トリソグラフィーと三塩化ホウ素（ＢＣｌ3）を用いた
反応性イオンエッチング（ＲＩＥ）（圧力：３Ｐａ）に
より、ＦＥＴが形成される部分以外を選択的にアンドー
プＧａＮ層２２の途中までエッチング５３し、素子間分
離を行う。
【００５５】次いで、ｎ+−ＧａＮコンタクト層２４上
にソース電極２５及びドレイン電極２６を形成する。通
常のホトリソグラフィーにより、全面に塗布されたホト
レジストを露光して所定のパターンとし、このパターン
をマスクとしてフッ酸系のウエットエッチングによりＳ
ｉＯ2絶縁膜５４を選択的に完全に除去する。次いで、
電子ビームを用いた真空蒸着法（真空度：１×１０-6To
rr以下）によりｎ+−ＧａＮコンタクト層２４の上にオ
ーム性電極Ｔｉ／Ａｌ（２５ｎｍ／１５０ｎｍ）を蒸着
・リフトオフし、Ｎ2雰囲気中で９００℃、３０秒間ア
ニールし、ソース電極２５及びドレイン電極２６を形成
する。
にソース電極２５及びドレイン電極２６を形成する。通
常のホトリソグラフィーにより、全面に塗布されたホト
レジストを露光して所定のパターンとし、このパターン
をマスクとしてフッ酸系のウエットエッチングによりＳ
ｉＯ2絶縁膜５４を選択的に完全に除去する。次いで、
電子ビームを用いた真空蒸着法（真空度：１×１０-6To
rr以下）によりｎ+−ＧａＮコンタクト層２４の上にオ
ーム性電極Ｔｉ／Ａｌ（２５ｎｍ／１５０ｎｍ）を蒸着
・リフトオフし、Ｎ2雰囲気中で９００℃、３０秒間ア
ニールし、ソース電極２５及びドレイン電極２６を形成
する。
【００５６】次いで、図７（ａ）中左側のＭＥＳＦＥＴ
のｎ−ＧａＮチャネル層２３の上にゲート電極２７を形
成し、ノーマリオン型ＭＥＳＦＥＴ５１とする。ホトリ
ソグラフィーにより、全面に塗布されたホトレジスト６
２を露光して所定のパターンを形成し、このパターンを
マスクとしてフッ酸系のウエットエッチングによりＳｉ
Ｏ2絶縁膜５４を選択的に完全に除去し、さらに三塩化
ホウ素（ＢＣｌ3）を用いたＲＩＥ（圧力：３Ｐａ）に
よりゲート領域直下のｎ+−ＧａＮコンタクト層２４を
除去する。
のｎ−ＧａＮチャネル層２３の上にゲート電極２７を形
成し、ノーマリオン型ＭＥＳＦＥＴ５１とする。ホトリ
ソグラフィーにより、全面に塗布されたホトレジスト６
２を露光して所定のパターンを形成し、このパターンを
マスクとしてフッ酸系のウエットエッチングによりＳｉ
Ｏ2絶縁膜５４を選択的に完全に除去し、さらに三塩化
ホウ素（ＢＣｌ3）を用いたＲＩＥ（圧力：３Ｐａ）に
よりゲート領域直下のｎ+−ＧａＮコンタクト層２４を
除去する。
【００５７】次いで、（１）ＲＩＥを用いてゲート領域
直下のｎ−ＧａＮチャネル層２３をその膜厚方向にエッ
チングする、（２）ソース電極２５とドレイン電極２６
との間の電流−電圧特性を測定する、という操作を繰り
返し、ｎ−ＧａＮチャネル層２３を所望の厚みまでエッ
チングする。図８は、このノーマリオン型ＭＥＳＦＥＴ
のソース電極２５とドレイン電極２６との間の電流−電
圧特性を示す特性図であり、ソース・ドレイン電流が正
の値（しきい値電圧は負の値）を有し、かつ飽和特性を
示している。
直下のｎ−ＧａＮチャネル層２３をその膜厚方向にエッ
チングする、（２）ソース電極２５とドレイン電極２６
との間の電流−電圧特性を測定する、という操作を繰り
返し、ｎ−ＧａＮチャネル層２３を所望の厚みまでエッ
チングする。図８は、このノーマリオン型ＭＥＳＦＥＴ
のソース電極２５とドレイン電極２６との間の電流−電
圧特性を示す特性図であり、ソース・ドレイン電流が正
の値（しきい値電圧は負の値）を有し、かつ飽和特性を
示している。
【００５８】ソース電極２５とドレイン電極２６との間
の電流−電圧の測定は、図９に示すように、ホトレジス
ト６２の上からプローブ６３、６４を任意の１つのノー
マリオン型ＭＥＳＦＥＴのソース電極２５及びドレイン
電極２６それぞれに接触させて行う。なお、図９では、
ノーマリオン型ＭＥＳＦＥＴの測定法について説明して
いるが、この測定法はノーマリオフ型ＭＥＳＦＥＴに対
しても全く同様に適用することができる。次いで、電子
ビームを用いた真空蒸着法（真空度：１×１０-6Torr以
下）により、ショットキー電極Ｐｔ／Ｔｉ／Ａｕ（１０
ｎｍ／４０ｎｍ／１００ｎｍ）をｎ−ＧａＮチャネル層
２３の上に蒸着・リフトオフし、ゲート電極２７を形成
する。その後、再度全面にホトレジスト６５を塗布す
る。
の電流−電圧の測定は、図９に示すように、ホトレジス
ト６２の上からプローブ６３、６４を任意の１つのノー
マリオン型ＭＥＳＦＥＴのソース電極２５及びドレイン
電極２６それぞれに接触させて行う。なお、図９では、
ノーマリオン型ＭＥＳＦＥＴの測定法について説明して
いるが、この測定法はノーマリオフ型ＭＥＳＦＥＴに対
しても全く同様に適用することができる。次いで、電子
ビームを用いた真空蒸着法（真空度：１×１０-6Torr以
下）により、ショットキー電極Ｐｔ／Ｔｉ／Ａｕ（１０
ｎｍ／４０ｎｍ／１００ｎｍ）をｎ−ＧａＮチャネル層
２３の上に蒸着・リフトオフし、ゲート電極２７を形成
する。その後、再度全面にホトレジスト６５を塗布す
る。
【００５９】次いで、図７（ｂ）中右側のＭＥＳＦＥＴ
のｎ−ＧａＮチャネル層２３の上にゲート電極２７を形
成し、ノーマリオフ型ＭＥＳＦＥＴ６１とする。ホトリ
ソグラフィーにより、全面に塗布されたホトレジスト６
５を露光して所定のパターンを形成し、このパターンを
マスクとしてフッ酸系のウエットエッチングによりＳｉ
Ｏ2絶縁膜５４を選択的に完全に除去し、さらに三塩化
ホウ素（ＢＣｌ3）を用いたＲＩＥ（圧力：３Ｐａ）に
よりゲート領域直下のｎ+−ＧａＮコンタクト層２４を
除去する。
のｎ−ＧａＮチャネル層２３の上にゲート電極２７を形
成し、ノーマリオフ型ＭＥＳＦＥＴ６１とする。ホトリ
ソグラフィーにより、全面に塗布されたホトレジスト６
５を露光して所定のパターンを形成し、このパターンを
マスクとしてフッ酸系のウエットエッチングによりＳｉ
Ｏ2絶縁膜５４を選択的に完全に除去し、さらに三塩化
ホウ素（ＢＣｌ3）を用いたＲＩＥ（圧力：３Ｐａ）に
よりゲート領域直下のｎ+−ＧａＮコンタクト層２４を
除去する。
【００６０】次いで、（１）ＲＩＥを用いてゲート領域
直下のｎ−ＧａＮチャネル層２３をその膜厚方向にエッ
チングし、（２）ソース電極２５とドレイン電極２６と
の間の電流−電圧特性を測定する、という操作を繰り返
し、ｎ−ＧａＮチャネル層２３を所望の厚みまでエッチ
ングする。図１０は、このノーマリオフ型ＭＥＳＦＥＴ
のソース電極２５とドレイン電極２６との間の電流−電
圧特性を示す特性図であり、ソース・ドレイン電流が零
付近の値（しきい値電圧は正の値）を有し、かつ飽和特
性を示している。
直下のｎ−ＧａＮチャネル層２３をその膜厚方向にエッ
チングし、（２）ソース電極２５とドレイン電極２６と
の間の電流−電圧特性を測定する、という操作を繰り返
し、ｎ−ＧａＮチャネル層２３を所望の厚みまでエッチ
ングする。図１０は、このノーマリオフ型ＭＥＳＦＥＴ
のソース電極２５とドレイン電極２６との間の電流−電
圧特性を示す特性図であり、ソース・ドレイン電流が零
付近の値（しきい値電圧は正の値）を有し、かつ飽和特
性を示している。
【００６１】ソース電極２５とドレイン電極２６との間
の電流−電圧の測定は、ノーマリオン型ＭＥＳＦＥＴ５
１と同様に、ホトレジスト６２の上からプローブ６３、
６４を任意の１つのノーマリオフ型ＭＥＳＦＥＴのソー
ス電極２５及びドレイン電極２６それぞれに接触させて
行う。次いで、電子ビームを用いた真空蒸着法（真空
度：１×１０-6Torr以下）により、ショットキー電極Ｐ
ｔ／Ｔｉ／Ａｕ（１０ｎｍ／４０ｎｍ／１００ｎｍ）を
ｎ−ＧａＮチャネル層２３の上に蒸着・リフトオフし、
ゲート電極２７を形成する。
の電流−電圧の測定は、ノーマリオン型ＭＥＳＦＥＴ５
１と同様に、ホトレジスト６２の上からプローブ６３、
６４を任意の１つのノーマリオフ型ＭＥＳＦＥＴのソー
ス電極２５及びドレイン電極２６それぞれに接触させて
行う。次いで、電子ビームを用いた真空蒸着法（真空
度：１×１０-6Torr以下）により、ショットキー電極Ｐ
ｔ／Ｔｉ／Ａｕ（１０ｎｍ／４０ｎｍ／１００ｎｍ）を
ｎ−ＧａＮチャネル層２３の上に蒸着・リフトオフし、
ゲート電極２７を形成する。
【００６２】このように、ノーマリオン型及びノーマリ
オフ型のＭＥＳＦＥＴのしきい値電圧は、ＲＩＥを用い
たゲート領域直下のｎ−ＧａＮチャネル層２３のエッチ
ング量、つまりソース電極２５とドレイン電極２６との
間の電流を測定することにより、調整することができ
る。
オフ型のＭＥＳＦＥＴのしきい値電圧は、ＲＩＥを用い
たゲート領域直下のｎ−ＧａＮチャネル層２３のエッチ
ング量、つまりソース電極２５とドレイン電極２６との
間の電流を測定することにより、調整することができ
る。
【００６３】本実施形態においても、第１及び第４の実
施形態のＭＥＳＦＥＴと同様に、ＭＥＳＦＥＴとしての
特性及び信頼性を向上させることができる。さらに、ゲ
ート領域直下のｎ−ＧａＮチャネル層２３をその膜厚方
向に所望の厚みまでエッチングし、厚みが制御されたｎ
−ＧａＮチャネル層２３上にゲート電極２７を形成した
ので、ノーマリオン型ＭＥＳＦＥＴ５１とノーマリオフ
型ＭＥＳＦＥＴ６１を同一のサファイア基板１上に形成
することができ、半導体デバイスの機能を大幅に拡大す
ることができる。
施形態のＭＥＳＦＥＴと同様に、ＭＥＳＦＥＴとしての
特性及び信頼性を向上させることができる。さらに、ゲ
ート領域直下のｎ−ＧａＮチャネル層２３をその膜厚方
向に所望の厚みまでエッチングし、厚みが制御されたｎ
−ＧａＮチャネル層２３上にゲート電極２７を形成した
ので、ノーマリオン型ＭＥＳＦＥＴ５１とノーマリオフ
型ＭＥＳＦＥＴ６１を同一のサファイア基板１上に形成
することができ、半導体デバイスの機能を大幅に拡大す
ることができる。
【００６４】［第６の実施形態］図１１は本発明の第６
の実施形態のＧａＮ系化合物半導体を用いた順ＨＥＭＴ
が複数個形成された半導体デバイスを示す断面図であ
り、本実施形態の順ＨＥＭＴが上述した第２の実施形態
の順ＨＥＭＴと異なる点は、サファイア基板１上に複数
個（図１１では２個）のノーマリオン型順ＨＥＭＴ７
１、７２を形成し、これらノーマリオン型順ＨＥＭＴ７
１、７２が形成される部分以外を選択的にアンドープＧ
ａＮ層２２の途中までエッチング５３することにより素
子間分離を行った点である。ソース電極２５、ドレイン
電極２６及びゲート電極２７の構造及び組成は、上述し
た第２の実施形態と全く同様である。
の実施形態のＧａＮ系化合物半導体を用いた順ＨＥＭＴ
が複数個形成された半導体デバイスを示す断面図であ
り、本実施形態の順ＨＥＭＴが上述した第２の実施形態
の順ＨＥＭＴと異なる点は、サファイア基板１上に複数
個（図１１では２個）のノーマリオン型順ＨＥＭＴ７
１、７２を形成し、これらノーマリオン型順ＨＥＭＴ７
１、７２が形成される部分以外を選択的にアンドープＧ
ａＮ層２２の途中までエッチング５３することにより素
子間分離を行った点である。ソース電極２５、ドレイン
電極２６及びゲート電極２７の構造及び組成は、上述し
た第２の実施形態と全く同様である。
【００６５】この順ＨＥＭＴを作製するには、サファイ
ア基板１上に、低温ＧａＮバッファ層２１〜ｎ+−Ａｌy
Ｇａ1-yＮコンタクト層３２を順次成長させた後に、ｎ+
−ＡｌyＧａ1-yＮコンタクト層３２の全面にＳｉＯ2絶
縁膜５４を形成し、ＲＩＥにより素子間分離を行い、ｎ
+−ＡｌyＧａ1-yＮコンタクト層３２上にソース電極２
５及びドレイン電極２６を形成し、ＲＩＥによりゲート
領域直下のｎ+−ＡｌyＧａ1-yＮコンタクト層３２を除
去してｎ−ＡｌxＧａ1-xＮ電子供給層３１のゲート領域
を露出させ、このゲート領域の上にゲート電極２７を形
成する。
ア基板１上に、低温ＧａＮバッファ層２１〜ｎ+−Ａｌy
Ｇａ1-yＮコンタクト層３２を順次成長させた後に、ｎ+
−ＡｌyＧａ1-yＮコンタクト層３２の全面にＳｉＯ2絶
縁膜５４を形成し、ＲＩＥにより素子間分離を行い、ｎ
+−ＡｌyＧａ1-yＮコンタクト層３２上にソース電極２
５及びドレイン電極２６を形成し、ＲＩＥによりゲート
領域直下のｎ+−ＡｌyＧａ1-yＮコンタクト層３２を除
去してｎ−ＡｌxＧａ1-xＮ電子供給層３１のゲート領域
を露出させ、このゲート領域の上にゲート電極２７を形
成する。
【００６６】本実施形態の順ＨＥＭＴにおいても、第２
の実施形態の順ＨＥＭＴと同様に、ソース電極２５−ゲ
ート電極２７間及びドレイン電極２６−ゲート電極２７
間の寄生抵抗、及びソース電極２５及びドレイン電極２
６における接触抵抗を低減することができ、順ＨＥＭＴ
としての特性及び信頼性を向上させることができる。ま
た、本実施形態の順ＨＥＭＴの製造方法によれば、ゲー
ト領域直下のｎ+−ＡｌyＧａ1-yＮコンタクト層３２を
除去してｎ−ＡｌxＧａ1-xＮ電子供給層３１のゲート領
域を露出させ、このゲート領域の上にゲート電極２７を
形成するので、特性及び信頼性の向上した順ＨＥＭＴを
作製することができる。なお、本実施形態では、ノーマ
リオン型順ＨＥＭＴ７１、７２としたが、ｎ−ＡｌxＧ
ａ1-xＮ電子供給層３１のゲート領域の膜厚を変えるこ
とにより、ノーマリオフ型の順ＨＥＭＴとすることもで
きる。
の実施形態の順ＨＥＭＴと同様に、ソース電極２５−ゲ
ート電極２７間及びドレイン電極２６−ゲート電極２７
間の寄生抵抗、及びソース電極２５及びドレイン電極２
６における接触抵抗を低減することができ、順ＨＥＭＴ
としての特性及び信頼性を向上させることができる。ま
た、本実施形態の順ＨＥＭＴの製造方法によれば、ゲー
ト領域直下のｎ+−ＡｌyＧａ1-yＮコンタクト層３２を
除去してｎ−ＡｌxＧａ1-xＮ電子供給層３１のゲート領
域を露出させ、このゲート領域の上にゲート電極２７を
形成するので、特性及び信頼性の向上した順ＨＥＭＴを
作製することができる。なお、本実施形態では、ノーマ
リオン型順ＨＥＭＴ７１、７２としたが、ｎ−ＡｌxＧ
ａ1-xＮ電子供給層３１のゲート領域の膜厚を変えるこ
とにより、ノーマリオフ型の順ＨＥＭＴとすることもで
きる。
【００６７】［第７の実施形態］図１２は本発明の第７
の実施形態のＧａＮ系化合物半導体を用いた逆ＨＥＭＴ
が複数個形成された半導体デバイスを示す断面図であ
り、本実施形態の逆ＨＥＭＴが上述した第３の実施形態
の逆ＨＥＭＴと異なる点は、サファイア基板１上に複数
個（図１２では２個）のノーマリオン型逆ＨＥＭＴ８
１、８２を形成し、これらノーマリオン型逆ＨＥＭＴ８
１、８２が形成される部分以外を選択的にアンドープＧ
ａＮ層２２の途中までエッチング５３することにより素
子間分離を行った点である。ソース電極２５、ドレイン
電極２６及びゲート電極２７の構造及び組成は、上述し
た第３の実施形態と全く同様である。
の実施形態のＧａＮ系化合物半導体を用いた逆ＨＥＭＴ
が複数個形成された半導体デバイスを示す断面図であ
り、本実施形態の逆ＨＥＭＴが上述した第３の実施形態
の逆ＨＥＭＴと異なる点は、サファイア基板１上に複数
個（図１２では２個）のノーマリオン型逆ＨＥＭＴ８
１、８２を形成し、これらノーマリオン型逆ＨＥＭＴ８
１、８２が形成される部分以外を選択的にアンドープＧ
ａＮ層２２の途中までエッチング５３することにより素
子間分離を行った点である。ソース電極２５、ドレイン
電極２６及びゲート電極２７の構造及び組成は、上述し
た第３の実施形態と全く同様である。
【００６８】このノーマリオン型逆ＨＥＭＴ８１、８２
を作製するには、サファイア基板１上に、低温ＧａＮバ
ッファ層２１〜ｎ+−ＧａＮコンタクト層４２を順次成
長させた後に、ｎ+−ＧａＮコンタクト層４２の全面に
ＳｉＯ2絶縁膜５４を形成し、ＲＩＥにより素子間分離
を行い、ｎ+−ＧａＮコンタクト層４２上にソース電極
２５及びドレイン電極２６を形成し、ＲＩＥによりゲー
ト領域直下のｎ+−ＧａＮコンタクト層４２を除去して
アンドープＧａＮ層４１のゲート領域を露出させ、この
ゲート領域の上にゲート電極２７を形成する。
を作製するには、サファイア基板１上に、低温ＧａＮバ
ッファ層２１〜ｎ+−ＧａＮコンタクト層４２を順次成
長させた後に、ｎ+−ＧａＮコンタクト層４２の全面に
ＳｉＯ2絶縁膜５４を形成し、ＲＩＥにより素子間分離
を行い、ｎ+−ＧａＮコンタクト層４２上にソース電極
２５及びドレイン電極２６を形成し、ＲＩＥによりゲー
ト領域直下のｎ+−ＧａＮコンタクト層４２を除去して
アンドープＧａＮ層４１のゲート領域を露出させ、この
ゲート領域の上にゲート電極２７を形成する。
【００６９】本実施形態の逆ＨＥＭＴにおいても、第３
の実施形態の逆ＨＥＭＴと同様に、ソース電極２５−ゲ
ート電極２７間及びドレイン電極２６−ゲート電極２７
間の寄生抵抗、及びソース電極２５及びドレイン電極２
６における接触抵抗を低減することができ、逆ＨＥＭＴ
としての特性及び信頼性を向上させることができる。ま
た、ゲート領域直下のｎ+−ＧａＮコンタクト層４２を
除去してアンドープＧａＮ層４１のゲート領域を露出さ
せ、このゲート領域の上にゲート電極２７を形成するの
で、特性及び信頼性の向上した逆ＨＥＭＴを作製するこ
とができる。なお、本実施形態では、ノーマリオン型逆
ＨＥＭＴ８１、８２としたが、アンドープＧａＮ層４１
のゲート領域の膜厚を変えることにより、ノーマリオフ
型の逆ＨＥＭＴとすることもできる。
の実施形態の逆ＨＥＭＴと同様に、ソース電極２５−ゲ
ート電極２７間及びドレイン電極２６−ゲート電極２７
間の寄生抵抗、及びソース電極２５及びドレイン電極２
６における接触抵抗を低減することができ、逆ＨＥＭＴ
としての特性及び信頼性を向上させることができる。ま
た、ゲート領域直下のｎ+−ＧａＮコンタクト層４２を
除去してアンドープＧａＮ層４１のゲート領域を露出さ
せ、このゲート領域の上にゲート電極２７を形成するの
で、特性及び信頼性の向上した逆ＨＥＭＴを作製するこ
とができる。なお、本実施形態では、ノーマリオン型逆
ＨＥＭＴ８１、８２としたが、アンドープＧａＮ層４１
のゲート領域の膜厚を変えることにより、ノーマリオフ
型の逆ＨＥＭＴとすることもできる。
【００７０】［第８の実施形態］本実施形態の半導体デ
バイスは、第６の実施形態の半導体デバイスにおいて、
ゲート領域直下のｎ−ＡｌxＧａ1-xＮ電子供給層３１を
所望の厚みにエッチングし、厚みが制御されたｎ−Ａｌ
xＧａ1-xＮ電子供給層３１上にゲート電極２７を形成
し、順ＨＥＭＴとしたものである。本実施形態の順ＨＥ
ＭＴでは、厚みが制御されたｎ−ＡｌxＧａ1-xＮ電子供
給層３１上にゲート電極２７を形成したので、ノーマリ
オン型あるいはノーマリオフ型の順ＨＥＭＴを同一サフ
ァイア基板１上に形成することができ、半導体デバイス
の機能を大幅に拡大することができる。
バイスは、第６の実施形態の半導体デバイスにおいて、
ゲート領域直下のｎ−ＡｌxＧａ1-xＮ電子供給層３１を
所望の厚みにエッチングし、厚みが制御されたｎ−Ａｌ
xＧａ1-xＮ電子供給層３１上にゲート電極２７を形成
し、順ＨＥＭＴとしたものである。本実施形態の順ＨＥ
ＭＴでは、厚みが制御されたｎ−ＡｌxＧａ1-xＮ電子供
給層３１上にゲート電極２７を形成したので、ノーマリ
オン型あるいはノーマリオフ型の順ＨＥＭＴを同一サフ
ァイア基板１上に形成することができ、半導体デバイス
の機能を大幅に拡大することができる。
【００７１】［第９の実施形態］本実施形態の半導体デ
バイスは、第７の実施形態の半導体デバイスにおいて、
ゲート領域直下のアンドープＧａＮ層４１を所望の厚み
にエッチングし、厚みが制御されたアンドープＧａＮ層
４１上にゲート電極２７を形成し、逆ＨＥＭＴとしたも
のである。本実施形態の逆ＨＥＭＴでは、厚みが制御さ
れたアンドープＧａＮ層４１上にゲート電極２７を形成
したので、ノーマリオン型あるいはノーマリオフ型の逆
ＨＥＭＴを同一サファイア基板１上に形成することがで
き、半導体デバイスの機能を大幅に拡大することができ
る。
バイスは、第７の実施形態の半導体デバイスにおいて、
ゲート領域直下のアンドープＧａＮ層４１を所望の厚み
にエッチングし、厚みが制御されたアンドープＧａＮ層
４１上にゲート電極２７を形成し、逆ＨＥＭＴとしたも
のである。本実施形態の逆ＨＥＭＴでは、厚みが制御さ
れたアンドープＧａＮ層４１上にゲート電極２７を形成
したので、ノーマリオン型あるいはノーマリオフ型の逆
ＨＥＭＴを同一サファイア基板１上に形成することがで
き、半導体デバイスの機能を大幅に拡大することができ
る。
【００７２】以上、本発明の実施形態について図面に基
づき説明してきたが、具体的な構成は本実施形態に限定
されるものではなく、本発明の要旨を逸脱しない範囲で
設計の変更等が可能である。例えば、第５の実施形態で
は、ノーマリオン型を形成した後に、ノーマリオフ型を
形成する構成としたが、ノーマリオン型及びノーマリオ
フ型の形成順序は上記実施形態に限定されるものではな
く、先にノーマリオフ型を形成し、後からノーマリオン
型を形成する構成としてもかまわない。また、ソース電
極２５、ドレイン電極２６及びゲート電極２７の構造及
び組成においても、上述した各実施形態に限定されず、
適宜変更可能である。
づき説明してきたが、具体的な構成は本実施形態に限定
されるものではなく、本発明の要旨を逸脱しない範囲で
設計の変更等が可能である。例えば、第５の実施形態で
は、ノーマリオン型を形成した後に、ノーマリオフ型を
形成する構成としたが、ノーマリオン型及びノーマリオ
フ型の形成順序は上記実施形態に限定されるものではな
く、先にノーマリオフ型を形成し、後からノーマリオン
型を形成する構成としてもかまわない。また、ソース電
極２５、ドレイン電極２６及びゲート電極２７の構造及
び組成においても、上述した各実施形態に限定されず、
適宜変更可能である。
【００７３】
【発明の効果】以上説明した様に、本発明の請求項１記
載の電界効果トランジスタによれば、チャネル層上に、
該チャネル層より不純物濃度の高い窒化ガリウム系の化
合物半導体からなるコンタクト層を連続して形成したの
で、ソース電極−ゲート電極間及びドレイン電極−ゲー
ト電極間の寄生抵抗、及びソース電極及びドレイン電極
における接触抵抗を低減することができ、電界効果トラ
ンジスタとしての特性を向上させることができる。
載の電界効果トランジスタによれば、チャネル層上に、
該チャネル層より不純物濃度の高い窒化ガリウム系の化
合物半導体からなるコンタクト層を連続して形成したの
で、ソース電極−ゲート電極間及びドレイン電極−ゲー
ト電極間の寄生抵抗、及びソース電極及びドレイン電極
における接触抵抗を低減することができ、電界効果トラ
ンジスタとしての特性を向上させることができる。
【００７４】請求項４記載の電界効果トランジスタによ
れば、電子供給層上に、該電子供給層より不純物濃度の
高い窒化ガリウム系の化合物半導体からなるコンタクト
層を連続して形成したので、ソース電極−ゲート電極間
及びドレイン電極−ゲート電極間の寄生抵抗、及びソー
ス電極及びドレイン電極における接触抵抗を低減するこ
とができ、順構造高電子移動度トランジスタとしての特
性を向上させることができる。
れば、電子供給層上に、該電子供給層より不純物濃度の
高い窒化ガリウム系の化合物半導体からなるコンタクト
層を連続して形成したので、ソース電極−ゲート電極間
及びドレイン電極−ゲート電極間の寄生抵抗、及びソー
ス電極及びドレイン電極における接触抵抗を低減するこ
とができ、順構造高電子移動度トランジスタとしての特
性を向上させることができる。
【００７５】請求項７記載の電界効果トランジスタによ
れば、アンドープ層上に、該アンドープ層より不純物濃
度の高い窒化ガリウム系の化合物半導体からなるコンタ
クト層を連続して形成したので、ソース電極−ゲート電
極間及びドレイン電極−ゲート電極間の寄生抵抗、及び
ソース電極及びドレイン電極における接触抵抗を低減す
ることができ、逆構造高電子移動度トランジスタとして
の特性を向上させることができる。
れば、アンドープ層上に、該アンドープ層より不純物濃
度の高い窒化ガリウム系の化合物半導体からなるコンタ
クト層を連続して形成したので、ソース電極−ゲート電
極間及びドレイン電極−ゲート電極間の寄生抵抗、及び
ソース電極及びドレイン電極における接触抵抗を低減す
ることができ、逆構造高電子移動度トランジスタとして
の特性を向上させることができる。
【００７６】請求項１０記載の半導体装置によれば、基
板上に形成された各電界効果トランジスタを、コンタク
ト層の下に連続して形成されたチャネル層、電子供給層
またはアンドープ層の膜厚を制御することで、しきい値
電圧が負であるノーマリオン型またはしきい値電圧が正
であるノーマリオフ型のいずれかとしたので、同一基板
上にノーマリオン型とノーマリオフ型の電界効果トラン
ジスタを形成することができ、半導体装置の機能を大幅
に拡大することができる。また、従来の製造工程を殆ど
変更することなく用いることができるので、製造工程が
複雑になる虞が無く、製造コストが高くなってしまうこ
とも無い。
板上に形成された各電界効果トランジスタを、コンタク
ト層の下に連続して形成されたチャネル層、電子供給層
またはアンドープ層の膜厚を制御することで、しきい値
電圧が負であるノーマリオン型またはしきい値電圧が正
であるノーマリオフ型のいずれかとしたので、同一基板
上にノーマリオン型とノーマリオフ型の電界効果トラン
ジスタを形成することができ、半導体装置の機能を大幅
に拡大することができる。また、従来の製造工程を殆ど
変更することなく用いることができるので、製造工程が
複雑になる虞が無く、製造コストが高くなってしまうこ
とも無い。
【００７７】請求項１１記載の電界効果トランジスタの
製造方法によれば、窒化ガリウム系の化合物半導体のチ
ャネル層、電子供給層、アンドープ層のいずれか１種か
らなる半導体層上に、該半導体層より不純物濃度の高い
窒化ガリウム系の化合物半導体からなるコンタクト層を
連続して成長させるので、ソース電極−ゲート電極間及
びドレイン電極−ゲート電極間の寄生抵抗、及びソース
電極及びドレイン電極における接触抵抗を低減させるこ
とができ、特性・信頼性の向上した電界効果トランジス
タを作製することができる。
製造方法によれば、窒化ガリウム系の化合物半導体のチ
ャネル層、電子供給層、アンドープ層のいずれか１種か
らなる半導体層上に、該半導体層より不純物濃度の高い
窒化ガリウム系の化合物半導体からなるコンタクト層を
連続して成長させるので、ソース電極−ゲート電極間及
びドレイン電極−ゲート電極間の寄生抵抗、及びソース
電極及びドレイン電極における接触抵抗を低減させるこ
とができ、特性・信頼性の向上した電界効果トランジス
タを作製することができる。
【００７８】請求項１２記載の電界効果トランジスタの
製造方法によれば、コンタクト層のゲート領域を選択除
去して半導体層のゲート領域を露出させ、次いで、該ゲ
ート領域を上方から膜厚方向に除去して所望の膜厚と
し、このゲート領域にゲート電極を形成するので、ノー
マリオン型とノーマリオフ型の電界効果トランジスタを
同一基板上に形成することができる。
製造方法によれば、コンタクト層のゲート領域を選択除
去して半導体層のゲート領域を露出させ、次いで、該ゲ
ート領域を上方から膜厚方向に除去して所望の膜厚と
し、このゲート領域にゲート電極を形成するので、ノー
マリオン型とノーマリオフ型の電界効果トランジスタを
同一基板上に形成することができる。
【００７９】請求項１３記載の電界効果トランジスタの
製造方法によれば、半導体層のゲート領域を膜厚方向に
部分的に除去し、その後コンタクト層上に形成されたソ
ース電極とドレイン電極との間の電流−電圧特性を測定
する、という操作を繰り返すので、前記半導体層のゲー
ト領域の膜厚を高精度で制御することができ、特性・信
頼性が大幅に向上した電界効果トランジスタを作製する
ことができる。
製造方法によれば、半導体層のゲート領域を膜厚方向に
部分的に除去し、その後コンタクト層上に形成されたソ
ース電極とドレイン電極との間の電流−電圧特性を測定
する、という操作を繰り返すので、前記半導体層のゲー
ト領域の膜厚を高精度で制御することができ、特性・信
頼性が大幅に向上した電界効果トランジスタを作製する
ことができる。
【図１】 本発明の第１の実施形態のＭＥＳＦＥＴを示
す断面図である。
す断面図である。
【図２】 本発明の第２の実施形態の順ＨＥＭＴを示す
断面図である。
断面図である。
【図３】 本発明の第３の実施形態の逆ＨＥＭＴを示す
断面図である。
断面図である。
【図４】 本発明の第４の実施形態の半導体デバイスを
示す断面図である。
示す断面図である。
【図５】 本発明の第４の実施形態の半導体デバイスの
製造方法を示す過程図である。
製造方法を示す過程図である。
【図６】 本発明の第５の実施形態の半導体デバイスを
示す断面図である。
示す断面図である。
【図７】 本発明の第５の実施形態の半導体デバイスの
製造方法を示す過程図である。
製造方法を示す過程図である。
【図８】 ノーマリオン型ＭＥＳＦＥＴのソース電極と
ドレイン電極との間の電流−電圧特性を示す特性図であ
る。
ドレイン電極との間の電流−電圧特性を示す特性図であ
る。
【図９】 ノーマリオン型ＭＥＳＦＥＴのソース電極と
ドレイン電極との間の電流−電圧特性の測定法を示す説
明図である。
ドレイン電極との間の電流−電圧特性の測定法を示す説
明図である。
【図１０】 ノーマリオフ型ＭＥＳＦＥＴのソース電極
とドレイン電極との間の電流−電圧特性を示す特性図で
ある。
とドレイン電極との間の電流−電圧特性を示す特性図で
ある。
【図１１】 本発明の第６の実施形態の半導体デバイス
を示す断面図である。
を示す断面図である。
【図１２】 本発明の第７の実施形態の半導体デバイス
を示す断面図である。
を示す断面図である。
【図１３】 従来のＧａＮ系化合物半導体を用いたＭＥ
ＳＦＥＴを示す断面図である。
ＳＦＥＴを示す断面図である。
【図１４】 従来のＧａＮ系化合物半導体を用いた絶縁
ゲート型ＨＦＥＴを示す断面図である。
ゲート型ＨＦＥＴを示す断面図である。
１ サファイア基板 ２ ＡｌＮバッファ層 ３ ｎ−ＧａＮチャネル層 ４ ソース電極 ５ ドレイン電極 ６ ゲート電極 １１ ＧａＮバッファ層 １２ アンドープＡｌ0.15Ｇａ0.85Ｎ層 １３ ｎ+−ＧａＮチャネル層 １４ アンドープＡｌＮ絶縁層 １５ ｎ+−ＧａＮコンタクト層 １６ ソース電極 １７ ドレイン電極 １８ ゲート電極 ２１ 低温ＧａＮバッファ層 ２２ アンドープＧａＮ層 ２３ ｎ−ＧａＮチャネル層 ２４ ｎ+−ＧａＮコンタクト層 ２５ ソース電極 ２６ ドレイン電極 ２７ ゲート電極 ３１ ｎ−ＡｌxＧａ1-xＮ電子供給層 ３２ ｎ+−ＡｌyＧａ1-yＮコンタクト層 ３３ 二次元電子ガス層 ４１ アンドープＧａＮ層 ４２ ｎ+−ＧａＮコンタクト層 ４３ 二次元電子ガス層 ５１、５２ ノーマリオン型のＭＥＳＦＥＴ ５３ エッチング ５４ ＳｉＯ2絶縁膜 ６１ ノーマリオフ型のＭＥＳＦＥＴ ６２、６５ ホトレジスト ６３、６４ プローブ ７１、７２ ノーマリオン型の順ＨＥＭＴ ８１、８２ ノーマリオン型の逆ＨＥＭＴ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 石川 博康 愛知県名古屋市昭和区御器所町 名古屋工 業大学内 (72)発明者 梅野 正義 愛知県名古屋市昭和区御器所町 名古屋工 業大学内 (72)発明者 阿久津 仲男 東京都港区西新橋１丁目16番７号 日本酸 素株式会社内 (72)発明者 松本 功 東京都港区西新橋１丁目16番７号 日本酸 素株式会社内 Ｆターム(参考） 5F004 BA04 DA11 DB03 DB19 EA10 EA17 EB02 EB04 FA01 5F102 FA03 FA09 GA02 GB01 GC01 GD01 GJ10 GK04 GL04 GM04 GN04 GQ01 GR01 GS02 GT03 GV07 HC01 HC11 HC15 HC19
Claims (13)
- 【請求項１】 基板上に窒化ガリウム系の化合物半導体
からなるチャネル層を備え、該チャネル層上にソース電
極、ドレイン電極及びゲート電極を備えてなる電界効果
トランジスタにおいて、 前記チャネル層上に、該チャネル層より不純物濃度の高
い窒化ガリウム系の化合物半導体からなるコンタクト層
を連続して形成してなることを特徴とする電界効果トラ
ンジスタ。 - 【請求項２】 前記コンタクト層が選択除去されて前記
チャネル層のゲート領域が露出され、このゲート領域に
ゲート電極が形成されていることを特徴とする請求項１
記載の電界効果トランジスタ。 - 【請求項３】 前記チャネル層の膜厚を制御することに
より、しきい値電圧が負であるノーマリオン型またはし
きい値電圧が正であるノーマリオフ型のいずれかとした
ことを特徴とする請求項２記載の電界効果トランジス
タ。 - 【請求項４】 基板上に窒化ガリウム系の化合物半導体
からなるアンドープ層及び電子供給層を備え、前記アン
ドープ層内に二次元電子ガス層を形成するとともに、前
記電子供給層上にソース電極、ドレイン電極及びゲート
電極を備えてなる電界効果トランジスタにおいて、 前記電子供給層上に、該電子供給層より不純物濃度の高
い窒化ガリウム系の化合物半導体からなるコンタクト層
を連続して形成してなることを特徴とする電界効果トラ
ンジスタ。 - 【請求項５】 前記コンタクト層が選択除去されて前記
電子供給層のゲート領域が露出され、このゲート領域に
ゲート電極が形成されていることを特徴とする請求項４
記載の電界効果トランジスタ。 - 【請求項６】 前記電子供給層の膜厚を制御することに
より、しきい値電圧が負であるノーマリオン型またはし
きい値電圧が正であるノーマリオフ型のいずれかとした
ことを特徴とする請求項５記載の電界効果トランジス
タ。 - 【請求項７】 基板上に窒化ガリウム系の化合物半導体
からなる電子供給層及びアンドープ層を備え、内部に二
次元電子ガス層を形成した該アンドープ層上にソース電
極、ドレイン電極及びゲート電極を備えてなる電界効果
トランジスタにおいて、 前記アンドープ層上に、該アンドープ層より不純物濃度
の高い窒化ガリウム系の化合物半導体からなるコンタク
ト層を連続して形成してなることを特徴とする電界効果
トランジスタ。 - 【請求項８】 前記コンタクト層が選択除去されて前記
アンドープ層のゲート領域が露出され、このゲート領域
にゲート電極が形成されていることを特徴とする請求項
７記載の電界効果トランジスタ。 - 【請求項９】 前記アンドープ層の膜厚を制御すること
により、しきい値電圧が負であるノーマリオン型または
しきい値電圧が正であるノーマリオフ型のいずれかとし
たことを特徴とする請求項８記載の電界効果トランジス
タ。 - 【請求項１０】 基板上に、請求項１ないし９のいずれ
か１項記載の電界効果トランジスタを複数個備え、 各電界効果トランジスタは、前記コンタクト層の下に連
続して形成されたチャネル層、電子供給層またはアンド
ープ層の膜厚が制御されることにより、しきい値電圧が
負であるノーマリオン型またはしきい値電圧が正である
ノーマリオフ型のいずれかとされていることを特徴とす
る半導体装置。 - 【請求項１１】 基板上に、窒化ガリウム系の化合物半
導体のチャネル層、電子供給層、アンドープ層のいずれ
か１種からなる半導体層を備え、該半導体層上にソース
電極、ドレイン電極及びゲート電極を備えてなる電界効
果トランジスタの製造方法において、 前記半導体層の上に、該半導体層より不純物濃度の高い
窒化ガリウム系の化合物半導体からなるコンタクト層を
連続して成長させることを特徴とする電界効果トランジ
スタの製造方法。 - 【請求項１２】 前記コンタクト層のゲート領域を選択
除去して前記半導体層のゲート領域を露出させ、次い
で、該ゲート領域を膜厚方向に部分的に除去して所望の
膜厚とし、このゲート領域にゲート電極を形成すること
により、しきい値電圧が負であるノーマリオン型または
しきい値電圧が正であるノーマリオフ型のいずれかとす
ることを特徴とする請求項１１記載の電界効果トランジ
スタの製造方法。 - 【請求項１３】 前記半導体層のゲート領域を膜厚方向
に部分的に除去し、その後前記コンタクト層上に形成さ
れたソース電極とドレイン電極との間の電流−電圧特性
を測定する、という操作を繰り返し、前記半導体層の膜
厚を所望の膜厚に制御することを特徴とする請求項１２
記載の電界効果トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11084933A JP2000277724A (ja) | 1999-03-26 | 1999-03-26 | 電界効果トランジスタとそれを備えた半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11084933A JP2000277724A (ja) | 1999-03-26 | 1999-03-26 | 電界効果トランジスタとそれを備えた半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000277724A true JP2000277724A (ja) | 2000-10-06 |
Family
ID=13844493
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11084933A Pending JP2000277724A (ja) | 1999-03-26 | 1999-03-26 | 電界効果トランジスタとそれを備えた半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000277724A (ja) |
Cited By (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6531718B2 (en) | 2000-01-13 | 2003-03-11 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device |
| WO2003107431A1 (ja) * | 2002-06-17 | 2003-12-24 | 日本電気株式会社 | ショットキー接合電極を有する半導体装置 |
| JP2004273486A (ja) * | 2003-03-05 | 2004-09-30 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JP2005086171A (ja) * | 2003-09-11 | 2005-03-31 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP2005129696A (ja) * | 2003-10-23 | 2005-05-19 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP2005183733A (ja) * | 2003-12-19 | 2005-07-07 | Furukawa Electric Co Ltd:The | 高電子移動度トランジスタ |
| JP2005243727A (ja) * | 2004-02-24 | 2005-09-08 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JP2006032650A (ja) * | 2004-07-16 | 2006-02-02 | Toshiba Corp | 半導体装置 |
| JP2006156429A (ja) * | 2004-11-25 | 2006-06-15 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
| JP2006517726A (ja) * | 2002-07-16 | 2006-07-27 | クリー インコーポレイテッド | 窒化物ベースのトランジスタ及びその製造方法 |
| JP2006261179A (ja) * | 2005-03-15 | 2006-09-28 | Hitachi Cable Ltd | 半導体ウェハー及びその製造方法 |
| JP2006269939A (ja) * | 2005-03-25 | 2006-10-05 | Nichia Chem Ind Ltd | 電界効果トランジスタ及びその製造方法 |
| JP2007067240A (ja) * | 2005-08-31 | 2007-03-15 | Toshiba Corp | 窒化物系半導体装置 |
| US7217960B2 (en) | 2005-01-14 | 2007-05-15 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device |
| JP2007522677A (ja) * | 2004-02-12 | 2007-08-09 | インターナショナル・レクチファイヤー・コーポレーション | 集積型ｉｉｉ族−窒化物電力デバイス |
| JP2007526633A (ja) * | 2004-02-12 | 2007-09-13 | インターナショナル レクティファイアー コーポレイション | Ｉｉｉ族窒化膜双方向スイッチ |
| JP2007534163A (ja) * | 2004-01-23 | 2007-11-22 | インターナショナル・レクチファイヤー・コーポレーション | エンハンスメント型ｉｉｉ族窒化物デバイス |
| JP2008187167A (ja) * | 2006-12-11 | 2008-08-14 | Internatl Rectifier Corp | パワー管理装置 |
| JP2009503810A (ja) * | 2005-07-06 | 2009-01-29 | インターナショナル レクティファイアー コーポレイション | 第ｉｉｉ族窒化物エンハンスメント型デバイス |
| JP2009515320A (ja) * | 2005-10-03 | 2009-04-09 | インターナショナル レクティファイアー コーポレイション | Ｉｉｉ族窒化物半導体素子の製造 |
| EP2124258A2 (en) | 2008-05-22 | 2009-11-25 | Sharp Kabushiki Kaisha | Mos field effect transistor and manufacturing method for the same |
| JP2010522993A (ja) * | 2007-09-18 | 2010-07-08 | インターナショナル レクティフィアー コーポレイション | ゲートとドレイン間に減少した電界を有するｉｉｉ−族窒化物半導体デバイス |
| JP2011023735A (ja) * | 2010-09-08 | 2011-02-03 | Panasonic Corp | 半導体装置及びその製造方法 |
| WO2011094382A2 (en) * | 2010-01-27 | 2011-08-04 | National Semiconductor Corporation | Normally-off gallium nitride-based semiconductor devices |
| JP2012010582A (ja) * | 2010-05-26 | 2012-01-12 | Semiconductor Energy Lab Co Ltd | 光電変換装置 |
| JP2012080111A (ja) * | 2004-01-16 | 2012-04-19 | Cree Inc | 保護層および低損傷陥凹部を備える窒化物ベースのトランジスタならびにその製作方法 |
| JP2012104801A (ja) * | 2010-11-12 | 2012-05-31 | Jiaotong Univ | ＧａＮベースの薄膜トランジスタの製造方法 |
| JP2012156332A (ja) * | 2011-01-26 | 2012-08-16 | Toshiba Corp | 半導体素子 |
| JP2012204577A (ja) * | 2011-03-25 | 2012-10-22 | Nippon Telegr & Teleph Corp <Ntt> | 窒化物半導体装置およびその製造方法 |
| US8803198B2 (en) | 2005-03-15 | 2014-08-12 | Cree, Inc. | Group III nitride field effect transistors (FETS) capable of withstanding high temperature reverse bias test conditions |
| JP2015162641A (ja) * | 2014-02-28 | 2015-09-07 | 株式会社豊田中央研究所 | 絶縁ゲート型窒化物半導体トランジスタ |
| JP2017228577A (ja) * | 2016-06-20 | 2017-12-28 | 株式会社アドバンテスト | 化合物半導体装置の製造方法 |
| US10505013B2 (en) | 2017-07-21 | 2019-12-10 | Sumitomo Electric Industries, Ltd. | Process of forming epitaxial substrate having N-polar gallium nitride |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60244075A (ja) * | 1984-05-18 | 1985-12-03 | Fujitsu Ltd | Ｅ／ｄ構成集積回路の製造方法 |
| JPH10261614A (ja) * | 1997-03-19 | 1998-09-29 | Sony Corp | 窒化物系化合物半導体の選択エッチング方法および半導体装置 |
| JPH10270461A (ja) * | 1997-03-26 | 1998-10-09 | Oki Electric Ind Co Ltd | 化合物半導体装置及びその特性の制御方法 |
| JPH10335637A (ja) * | 1997-05-30 | 1998-12-18 | Sony Corp | ヘテロ接合電界効果トランジスタ |
| JP2000031164A (ja) * | 1998-07-08 | 2000-01-28 | Showa Denko Kk | Ｉｉｉ族窒化物半導体素子 |
-
1999
- 1999-03-26 JP JP11084933A patent/JP2000277724A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60244075A (ja) * | 1984-05-18 | 1985-12-03 | Fujitsu Ltd | Ｅ／ｄ構成集積回路の製造方法 |
| JPH10261614A (ja) * | 1997-03-19 | 1998-09-29 | Sony Corp | 窒化物系化合物半導体の選択エッチング方法および半導体装置 |
| JPH10270461A (ja) * | 1997-03-26 | 1998-10-09 | Oki Electric Ind Co Ltd | 化合物半導体装置及びその特性の制御方法 |
| JPH10335637A (ja) * | 1997-05-30 | 1998-12-18 | Sony Corp | ヘテロ接合電界効果トランジスタ |
| JP2000031164A (ja) * | 1998-07-08 | 2000-01-28 | Showa Denko Kk | Ｉｉｉ族窒化物半導体素子 |
Cited By (49)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6531718B2 (en) | 2000-01-13 | 2003-03-11 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device |
| US7071526B2 (en) | 2002-06-17 | 2006-07-04 | Nec Corporation | Semiconductor device having Schottky junction electrode |
| WO2003107431A1 (ja) * | 2002-06-17 | 2003-12-24 | 日本電気株式会社 | ショットキー接合電極を有する半導体装置 |
| CN100380678C (zh) * | 2002-06-17 | 2008-04-09 | 日本电气株式会社 | 具有肖特基结电极的半导体装置 |
| JP2006517726A (ja) * | 2002-07-16 | 2006-07-27 | クリー インコーポレイテッド | 窒化物ベースのトランジスタ及びその製造方法 |
| JP2004273486A (ja) * | 2003-03-05 | 2004-09-30 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JP2005086171A (ja) * | 2003-09-11 | 2005-03-31 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP2005129696A (ja) * | 2003-10-23 | 2005-05-19 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP2005183733A (ja) * | 2003-12-19 | 2005-07-07 | Furukawa Electric Co Ltd:The | 高電子移動度トランジスタ |
| JP2012080111A (ja) * | 2004-01-16 | 2012-04-19 | Cree Inc | 保護層および低損傷陥凹部を備える窒化物ベースのトランジスタならびにその製作方法 |
| US11316028B2 (en) | 2004-01-16 | 2022-04-26 | Wolfspeed, Inc. | Nitride-based transistors with a protective layer and a low-damage recess |
| JP2008270847A (ja) * | 2004-01-23 | 2008-11-06 | Internatl Rectifier Corp | 半導体デバイスの製造方法 |
| JP2007534163A (ja) * | 2004-01-23 | 2007-11-22 | インターナショナル・レクチファイヤー・コーポレーション | エンハンスメント型ｉｉｉ族窒化物デバイス |
| JP2007522677A (ja) * | 2004-02-12 | 2007-08-09 | インターナショナル・レクチファイヤー・コーポレーション | 集積型ｉｉｉ族−窒化物電力デバイス |
| JP2007526633A (ja) * | 2004-02-12 | 2007-09-13 | インターナショナル レクティファイアー コーポレイション | Ｉｉｉ族窒化膜双方向スイッチ |
| JP2005243727A (ja) * | 2004-02-24 | 2005-09-08 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JP2006032650A (ja) * | 2004-07-16 | 2006-02-02 | Toshiba Corp | 半導体装置 |
| JP4607506B2 (ja) * | 2004-07-16 | 2011-01-05 | 株式会社東芝 | 半導体装置 |
| JP2006156429A (ja) * | 2004-11-25 | 2006-06-15 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
| US7217960B2 (en) | 2005-01-14 | 2007-05-15 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device |
| US7528423B2 (en) | 2005-01-14 | 2009-05-05 | Panasonic Corporation | Semiconductor device |
| US8803198B2 (en) | 2005-03-15 | 2014-08-12 | Cree, Inc. | Group III nitride field effect transistors (FETS) capable of withstanding high temperature reverse bias test conditions |
| JP2006261179A (ja) * | 2005-03-15 | 2006-09-28 | Hitachi Cable Ltd | 半導体ウェハー及びその製造方法 |
| JP2006269939A (ja) * | 2005-03-25 | 2006-10-05 | Nichia Chem Ind Ltd | 電界効果トランジスタ及びその製造方法 |
| JP2009503810A (ja) * | 2005-07-06 | 2009-01-29 | インターナショナル レクティファイアー コーポレイション | 第ｉｉｉ族窒化物エンハンスメント型デバイス |
| US10453926B2 (en) | 2005-08-31 | 2019-10-22 | Kabushiki Kaisha Toshiba | Nitride-based semiconductor device and method of manufacturing the same |
| US11393904B2 (en) | 2005-08-31 | 2022-07-19 | Kabushiki Kaisha Toshiba | Nitride-based semiconductor device and method of manufacturing the same |
| JP2007067240A (ja) * | 2005-08-31 | 2007-03-15 | Toshiba Corp | 窒化物系半導体装置 |
| JP2009515320A (ja) * | 2005-10-03 | 2009-04-09 | インターナショナル レクティファイアー コーポレイション | Ｉｉｉ族窒化物半導体素子の製造 |
| JP2008187167A (ja) * | 2006-12-11 | 2008-08-14 | Internatl Rectifier Corp | パワー管理装置 |
| JP2010522993A (ja) * | 2007-09-18 | 2010-07-08 | インターナショナル レクティフィアー コーポレイション | ゲートとドレイン間に減少した電界を有するｉｉｉ−族窒化物半導体デバイス |
| DE112008001039B4 (de) * | 2007-09-18 | 2019-05-16 | Infineon Technologies Americas Corp. | III-Nitrid-Halbleitervorrichtung mit reduziertem elektrischen Feld zwischen Gate und Drain |
| US8791503B2 (en) | 2007-09-18 | 2014-07-29 | International Rectifier Corporation | III-nitride semiconductor device with reduced electric field between gate and drain and process for its manufacture |
| US9252257B2 (en) | 2007-09-18 | 2016-02-02 | Infineon Technologies Americas Corp. | III-nitride semiconductor device with reduced electric field between gate and drain |
| US9252256B2 (en) | 2007-09-18 | 2016-02-02 | Infineon Technologies Americas Corp. | III-nitride semiconductor device with reduced electric field |
| EP2124258A2 (en) | 2008-05-22 | 2009-11-25 | Sharp Kabushiki Kaisha | Mos field effect transistor and manufacturing method for the same |
| WO2011094382A3 (en) * | 2010-01-27 | 2011-11-17 | National Semiconductor Corporation | Normally-off gallium nitride-based semiconductor devices |
| WO2011094382A2 (en) * | 2010-01-27 | 2011-08-04 | National Semiconductor Corporation | Normally-off gallium nitride-based semiconductor devices |
| US8802516B2 (en) | 2010-01-27 | 2014-08-12 | National Semiconductor Corporation | Normally-off gallium nitride-based semiconductor devices |
| US9385199B2 (en) | 2010-01-27 | 2016-07-05 | National Semiconductor Corporation | Normally-off gallium nitride-based semiconductor devices |
| JP2012010582A (ja) * | 2010-05-26 | 2012-01-12 | Semiconductor Energy Lab Co Ltd | 光電変換装置 |
| JP2011023735A (ja) * | 2010-09-08 | 2011-02-03 | Panasonic Corp | 半導体装置及びその製造方法 |
| JP2012104801A (ja) * | 2010-11-12 | 2012-05-31 | Jiaotong Univ | ＧａＮベースの薄膜トランジスタの製造方法 |
| JP2012156332A (ja) * | 2011-01-26 | 2012-08-16 | Toshiba Corp | 半導体素子 |
| JP2012204577A (ja) * | 2011-03-25 | 2012-10-22 | Nippon Telegr & Teleph Corp <Ntt> | 窒化物半導体装置およびその製造方法 |
| JP2015162641A (ja) * | 2014-02-28 | 2015-09-07 | 株式会社豊田中央研究所 | 絶縁ゲート型窒化物半導体トランジスタ |
| JP2017228577A (ja) * | 2016-06-20 | 2017-12-28 | 株式会社アドバンテスト | 化合物半導体装置の製造方法 |
| JP7028547B2 (ja) | 2016-06-20 | 2022-03-02 | 株式会社アドバンテスト | 化合物半導体装置の製造方法 |
| US10505013B2 (en) | 2017-07-21 | 2019-12-10 | Sumitomo Electric Industries, Ltd. | Process of forming epitaxial substrate having N-polar gallium nitride |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000277724A (ja) | 電界効果トランジスタとそれを備えた半導体装置及びその製造方法 | |
| US7550784B2 (en) | Nitride-based transistors and methods of fabrication thereof using non-etched contact recesses | |
| US7432142B2 (en) | Methods of fabricating nitride-based transistors having regrown ohmic contact regions | |
| US7244973B2 (en) | Field-effect semiconductor device and method for making the same | |
| JPH10223901A (ja) | 電界効果型トランジスタおよびその製造方法 | |
| JP2001230407A (ja) | 半導体装置 | |
| JP2004327892A (ja) | 化合物半導体ｆｅｔ | |
| US20070194295A1 (en) | Semiconductor device of Group III nitride semiconductor having oxide protective insulating film formed on part of the active region | |
| US10340376B2 (en) | Heterojunction field-effect transistor having germanium-doped source and drain regions | |
| JP4906023B2 (ja) | ＧａＮ系半導体装置 | |
| JP5520432B2 (ja) | 半導体トランジスタの製造方法 | |
| JP2005235935A (ja) | 高電子移動度トランジスタ | |
| JP5101143B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
| JPH10189944A (ja) | 高電子移動度トランジスタ | |
| JP2000174261A (ja) | 化合物半導体装置 | |
| JP2003273130A (ja) | 半導体装置及びその製造方法 | |
| JP2003197645A (ja) | ヘテロ接合電界効果トランジスタ及びその製造方法 | |
| JPH0260222B2 (ja) | ||
| JP2006261474A (ja) | 窒化物系半導体デバイス | |
| JP2000208753A (ja) | 半導体装置とその製造方法 | |
| JP2003188190A (ja) | ヘテロ接合電界効果トランジスタ及びその製造方法 | |
| JP3164150B2 (ja) | 電界効果型トランジスタの製造方法 | |
| JP2728121B2 (ja) | 電界効果トランジスタ、及びその製造方法 | |
| JP2001267554A (ja) | 電界効果トランジスタ及びその製造方法 | |
| JPH09172165A (ja) | 電界効果トランジスタおよびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20060221 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060228 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060523 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20060523 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090526 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100209 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100608 |