CN100380678C - 具有肖特基结电极的半导体装置 - Google Patents

具有肖特基结电极的半导体装置 Download PDF

Info

Publication number
CN100380678C
CN100380678C CNB038195194A CN03819519A CN100380678C CN 100380678 C CN100380678 C CN 100380678C CN B038195194 A CNB038195194 A CN B038195194A CN 03819519 A CN03819519 A CN 03819519A CN 100380678 C CN100380678 C CN 100380678C
Authority
CN
China
Prior art keywords
layer
metal
constitutes
semiconductor
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB038195194A
Other languages
English (en)
Other versions
CN1675775A (zh
Inventor
安藤裕二
宫本广信
冈本康宏
笠原健资
中山达峰
葛原正明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1675775A publication Critical patent/CN1675775A/zh
Application granted granted Critical
Publication of CN100380678C publication Critical patent/CN100380678C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H01L29/475—Schottky barrier electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7781—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with inverted single heterostructure, i.e. with active layer formed on top of wide bandgap layer, e.g. IHEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明提供一种改善了肖特基结电极的耐热性并且功率性能和可靠性优良的GaN系半导体装置。在具有与AlGaN电子供给层(14)接触的肖特基性栅电极(17)的半导体装置中，栅电极(17)为由Ni、Pt、Pd中任一种所形成的第一金属层(171)、由Mo、Pt、W、Ti、Ta、MoSi、PtSi、WSi、TiSi、TaSi、MoN、WN、TiN、TaN的任何一种所形成的第二金属层(172)、由Au、Cu、Al、Pt中任一种所形成的第三金属层的层叠结构。由于第二金属层的材料是高熔点的，其对第一金属层金属和第三金属层金属的相互扩散起阻挡层作用，并抑制因高温动作导致的栅极特性恶化。由于与AlGaN电子供给层(14)连接的第一金属层金属的功函数大，其肖特基势垒高，能够获得良好的肖特基接触。

Description

具有肖特基结电极的半导体装置
技术领域
本发明涉及包含以GaN为主体材料的在微波频带下使用的高输出半导体装置，特别涉及耐热性、功率性能优良的半导体装置中使用的肖特基结电极。
为了更充分地说明与本发明有关的当代技术水平，通过在这里参照本申请引用或者选定的全部专利、专利申请、专利公报、科学论文等而引入所有它们的说明。
背景技术
图1是具有现有技术的肖特基结电极之半导体装置的部分纵向剖面图。这种半导体装置例如由Mishra(U.K.Mishra)等在文献IEEE TransMicrowave Theory Tech.中公开(第46卷第6号第756页，1998年)。
如图1所示，半导体装置是异质结场效应晶体管，具有在蓝宝石基板上形成的多个氮化物半导体层的多层结构。具体地，在蓝宝石基板61上顺次形成氮化铝(AlN)缓冲层62、氮化镓(GaN)沟道层63、氮化铝镓(AlGaN)电子供给层64，在该蓝宝石基板61上构成了氮化物系化合物半导体的层叠体。
接着，通过连接到AlGaN电子供给层64、形成源电极6S和漏电极6D，该源电极6S和漏电极6D与AlGaN电子供给层64构成欧姆接触。另外，形成隔离开源电极6S和漏电极6D的并且与AlGaN电子供给层64连接的栅电极67，该栅电极67与AlGaN电子供给层64构成肖特基接触。即，栅电极67是肖特基栅电极。这里，栅电极67由与AlGaN电子供给层64相接的Ni层671以及与该Ni层671相接的Au层672的2层层叠结构构成的。
在GaN、AlGaN等GaN系半导体的肖特基界面中，由于费米能级的阻塞(pinning)的影响小，势垒高度(ΦB)由金属的功函数(Wm)和半导体的电子亲和势(χs)的差决定。
ΦB＝Wm-χs(1)
因此，现有技术的半导体装置的肖特基结电极67由金属层671构成，该金属层671连接到AlGaN层64并且由功函数大的金属例如Ni、Pt、Pd等构成。Au层672被形成在该金属层671上，用于降低电极的电阻。
如用Ni、Pt、Pd构成肖特基结电极67，则在得到高的肖特基势垒的同时，却存在例如由于Ni的转移温度为353℃很低等热量不稳定之类的问题。在将GaN作为主要材料的半导体装置中，由于能获得高电流密度(～1A/mm)以及高耐压(100V)，而能在高功率密度(1～1W/mm)下工作。在这种工作状态下，伴随自身发热使栅电极附近的温度升高达到400℃或者以上，因此使与GaN系半导体进行肖特基接触的Ni、Pt、Pd的热扩散以及使在Ni、Pt、Pd和构成金属层672的Au之间的合金化反应显著。
为了对上述问题进行确认，对于图1所示现有技术之半导体装置，在500℃温度下进行15分钟的热处理。图2是表示图1所示半导体装置在热处理前和热处理后测量的反向栅极电流-电压特性的示意图。图2中，纵轴表示栅电流(A/mm)，横轴表示栅极-漏极电压(V)。根据图2可确认图1所示现有技术半导体装置中由于热处理，相对源极-漏极电压的反向栅极电流升高了1位左右。
另外，使用俄歇光谱分析，研究图1所示现有技术半导体装置在热处理前和热处理后构成元素的深度方向的分布。图3是表示图1所示现有技术半导体装置在热处理前的俄歇分布图。图4是表示图1所示现有技术半导体装置在热处理后的俄歇分布图。在图3和图4中，纵轴表示俄歇强度(a.u)，横轴表示溅射时间(分钟)。通过将图3和图4比较，可以确认图1所示现有技术半导体装置，由于500℃的热处理而发生了Ni和Au的相互扩散。因此，如图2所示那样因热处理导致反向栅极电流增加的原因可以考虑是：因产生了如图3和图4所示那样Ni和Au的相互扩散，由此促进Ni和Au的合金化，由于NiAu合金的功函数比Ni的功函数小，使得其与AlGaN电子供给层64的界面的肖特基势垒降低了。而且，在高温下，因产生构成肖特基结电极671的Ni向AlGaN电子供给层64的热扩散而形成深的能级，存在元件特性不稳定之类的问题。
发明内容
本发明是鉴于上述现有技术问题而提出的。因此，本发明目的是提供一种能够改善肖特基电极之耐热性并且功率性能和可靠性优良的以GaN作为主材料的半导体装置。
本发明的第一方面是一种半导体装置，其包括：由以GavAl1-v(其中，0≤v≤1)为III族元素的主要成分和以N为V族元素的主要成分的化合物半导体构成的半导体层和与该半导体层接触的肖特基结金属层，所述肖特基结金属层由包含：与前述半导体层接触的第一金属层、与该第一金属层接触的第二金属层以及与该第二金属层接触的第三金属层的层叠结构构成的，所述第二金属层由比所述第一金属层和所述第三金属层更高熔点的金属材料构成，所述第三金属层由比所述第一金属层和所述第二金属层更低电阻率的金属材料构成。所述第一金属层可以通过从由Ni、Pt、Pd、NizSi1 -z、PtzSi1-z、PdzSi1-z、NizN1-z、PdzN1-z(其中，0＜z＜1)构成的组中所选择的任意一个金属材料构成，所述第二金属层可以通过从由Mo、Pt、W、Ti、Ta、MoxSi1-x、PtxSi1-x、WxSi1-x、TixSi1-x、TaxSi1-x、MoxN1-x、WxN1-x、TixN1-x、TaxN1-x(其中，0＜x＜1)构成的组中所选择的任意一个金属材料构成。
另外，所述第三金属层可以通过从由Au、Cu、Al、Pt构成的组中所选择的任意一个金属材料构成。
其中，优选为，所述第一金属层可以通过从由Niz1Si1-z1(其中，0.4≤z1≤0.75)、Ptz2Si1-z2(其中，0.5≤z2≤0.75)、Pdz3Si1-z3(其中，0.5≤z3≤0.85)、Niz4N1-z4(其中，0.5≤z4≤0.85)、Pdz5N1-z5(其中，0.5≤z5≤0.85)构成的组中所选择的任意一个金属材料构成，所述第二金属层可以通过从由Mo、Pt、W、Ti、Ta、MoxSi1-x、PtxSi1-x、WxSi1-x、TixSi1-x、TaxSi1-x、MoxN1 -x、WxN1-x、TixN1-x、TaxN1-x(其中，0＜x＜1)构成的组中所选择的任意一个金属材料构成。另外，所述第三金属层可以通过从由Au、Cu、Al、Pt构成的组中所选择的任意一个金属材料构成。
所述第一金属层可由比所述第二金属层更大功函数的金属材料构成。另外，所述第一金属层能由比所述第二金属层再加上所述第三金属层更大功函数的金属材料构成。
所述第二金属层的熔点优选为1000℃以上，更进一步优选为1500℃以上。
所述半导体层可以形成在由在基板上所形成的多个化合物半导体层构成的多层结构上。
所述基板可从由蓝宝石基板、SiC基板、GaN基板构成的组中所选择的任意一个基板构成。
所述半导体层可由AluGa1-uN层(其中，0≤u≤1)构成。
所述半导体层可由在GaN系化合物半导体沟道层上所形成的GaN系化合物半导体电子供给层构成。
所述GaN系化合物半导体沟道层可从由GaN和InGaN构成的组中选择的化合物半导体构成，所述GaN系化合物半导体电子供给层能由AlGaN构成。
所述半导体层可由在GaN系化合物半导体电子供给层上所形成的GaN系化合物半导体沟道层构成。
所述GaN系化合物半导体沟道层可从由GaN和InGaN构成的组中所选择的化合物半导体构成，所述GaN系化合物半导体电子供给层能由AlGaN构成。
所述半导体层可由n型GaN沟道层构成。
本发明的第二个方面是一种半导体装置，其包括由以GavAl1-v(其中，0≤v≤1)为III族元素主要成分和以N为V族元素主要成分的化合物半导体构成的半导体层和与该半导体层接触的肖特基结金属层，所述肖特基结金属层由包含与所述半导体层接触的第一金属层、以及与该第一金属层接触的第二金属层的层叠结构构成，所述第一金属层由比所述第二金属层更高熔点的金属材料构成，所述第二金属层由比所述第一金属层更低电阻率的金属材料构成。
所述第一金属层可从由NiySi1-y、PtySi1-y、PdySi1-y、NiyN1-y、PdyN1 -y(其中，0＜y＜1)构成的组中所选择的任何一个金属材料构成。另外，所述第二金属层可从由Au、Cu、Al、Pt构成的组中选择的任何一个金属材料构成。
更为优选的是，所述第一金属层可从由Niy1Si1-y1(其中，0.4≤y1≤0.75)、Pty2Si1-y2(其中，0.5≤y2≤0.75)、Pdy3Si1-y3(其中，0.5≤y3≤0.85)、Niy4N1-y4(其中，0.5≤y4≤0.85)、Pdy5N1-y5(其中，0.5≤y5≤0.85)构成的组中所选择的任何一个金属材料构成。另外，所述第二金属层通过从由Au、Cu、Al、Pt构成的组中所选择的任何一个金属材料构成。
所述第一金属层可由比所述第二金属层更大功函数的金属材料构成。
所述第一金属层的熔点优先为1000℃以上，更进一步优选为1500℃以上。
所述半导体层可形成在由形成于基板上的多个化合物半导体层构成的多层结构上。
所述基板可从由蓝宝石基板、SiC基板、GaN基板构成的组中所选择的任何一个基板构成。
所述半导体层可由AluGa1-uN层(其中，0≤u≤1)构成。
所述半导体层是由形成在GaN系化合物半导体沟道层上的GaN系化合物半导体电子供给层构成。
所述GaN系化合物半导体沟道层可从由GaN和InGaN构成的组中所选择的化合物半导体构成，所述GaN系化合物半导体电子供给层可由AlGaN构成。
所述半导体层可由形成在GaN系化合物半导体电子供给层上的GaN系化合物半导体沟道层构成。
所述GaN系化合物半导体沟道层可从由GaN和InGaN构成的组中所选择的化合物半导体构成，所述GaN系化合物半导体电子供给层可由AlGaN构成。
所述半导体层可由n型GaN沟道层构成。
本发明的第三方面是一种半导体装置，其包括由以GavAl1-v(其中，0≤v≤1)为III族元素主要成分和以N为V族元素主要成分的化合物半导体构成的半导体层和与该半导体层接触的肖特基结电极，所述肖特基结电极由包含与前述半导体层接触的第一金属层、与该第一金属层接触的第二金属层以及与该第二金属层接触的第三金属层的层叠结构构成，所述第一金属层通过从由Ni、Pt、Pd、NizSi1-z、PtzSi1-z、PdzSi1-z、NizN1-z、PdzN1 -z(其中，0＜z＜1)构成的组中所选择的任何一个金属材料构成，所述第二金属层通过从由Mo、Pt、W、Ti、Ta、MoxSi1-x、PtxSi1-x、WxSi1-x、TixSi1 -x、TaxSi1-x、MoxN1-x、WxN1-x、TixN1-x、TaxN1-x(其中，0＜x＜1)构成的组中所选择的任何一个金属材料构成，所述第三金属层通过从由Au、Cu、Al、Pt构成的组中所选择的任何一个金属材料构成。
本发明的第四方面是一种半导体装置，其包括由以GavAl1-v(其中，0≤v≤1)为III族元素主要成分和以N为V族元素主要成分的化合物半导体构成的半导体层和与该半导体层接触的肖特基结电极，所述肖特基结电极由包含与所述半导体层接触的第一金属层、以及与该第一金属层接触的第二金属层的层叠结构构成，所述第一金属层通过从由NiySi1-y、PtySi1-y、PdySi1-y、NiyN1-y、PayN1-y(其中，0＜y＜1)构成的组中所选择的任何一个金属材料构成，所述第二金属层通过从由Au、Cu、Al、Pt构成的组中所选择的任何一个金属材料构成。
本发明的第五方面是一种半导体装置，其包括由以GavAl1-v(其中，0≤v≤1)为III族元素主要成分和以N为V族元素主要成分的化合物半导体构成的半导体层和与该半导体层接触的肖特基结电极，所述肖特基结电极由包含与所述半导体层接触的第一金属层、与该第一金属层接触的第二金属层以及与该第二金属层接触的第三金属层的层叠结构构成，所述第一金属层通过从由Niz1Si1-z1(其中，0.4≤z1≤0.75)、Ptz2Si1-z2(其中，0.5≤z2≤0.75)、Pdz3Si1-z3(其中，0.5≤z3≤0.85)、Niz4N1-z4(其中，0.5≤z4≤0.85)、Pdz5N1-z5(其中，0.5≤z5≤0.85)构成的组中所选择的任何一个金属材料构成，所述第二金属层通过从由Mo、Pt、W、Ti、Ta、MoxSi1-x、PtxSi1-x、WxSi1-x、TixSi1-x、TaxSi1-x、MoxN1-x、WxN1-x、TixN1-x、TaxN1-x(其中，0＜x＜1)构成的组中所选择的任何一个金属材料构成，所述第三金属层通过从由Au、Cu、Al、Pt构成的组中所选择的任何一个金属材料构成。
本发明的第六方面是一种半导体装置，其包括由以GavAl1-v(其中，0≤v≤1)为III族元素主要成分和以N为V族元素主要成分的化合物半导体构成的半导体层和与该半导体层接触的肖特基结电极，所述肖特基结电极由包含与前述半导体层接触的第一金属层、以及与该第一金属层接触的第二金属层的层叠结构构成，所述第一金属层通过从由Niy1Si1-y1(其中，0.4≤y1≤0.75)、Pty2Si1-y2(其中，0.5≤y2≤0.75)、Pdy3Si1-y3(其中，0.5≤y3≤0.85)、Niy4N1-y4(其中，0.5≤y4≤0.85)、Pdy5N1-y5(其中，0.5≤y5≤0.85)构成的组中所选择的任何一个金属材料构成，所述第二金属层通过从由Au、Cu、Al、Pt构成的组中所选择的任何一个金属材料构成。
附图说明：
图1是具有现有技术肖特基结电极的半导体装置的部分纵向剖面图。
图2是表示图1所示半导体装置在热处理前和热处理后测量的反向栅极电流-电压特性的图。
图3是表示图1所示现有技术的半导体装置在热处理前的俄歇图谱。
图4是表示图1所示现有技术的半导体装置在热处理后的俄歇图谱。
图5是表示本发明第一实施方式的AlGaN/GaN系异质结场效应晶体管的主要结构的部分纵向剖面图。
图6是表示本发明第一实施方式的半导体装置在热处理前和热处理后的反向栅极电流-电压特性的图。
图7是表示现有技术半导体装置和本发明第一实施方式的半导体装置的饱和输出密度与栅极宽度之依赖关系的特性图。
图8是表示本发明第二实施方式的AlGaN/GaN系异质结场效应晶体管的主要结构的部分纵向剖面图。
图9是表示本发明第三实施方式的AlGaN/GaN系异质结场效应晶体管的主要结构的部分纵向剖面图。
图10是表示本发明第四实施方式的GaN系金属-半导体场效应晶体管的主要结构的部分纵向剖面图。
图11是表示本发明第五实施方式的GaN系金属-半导体场效应晶体管的主要结构的部分纵向剖面图。
图12是表示本发明第六实施方式的GaN系金属-半导体场效应晶体管的主要结构的部分纵向剖面图。
图13是表示本发明第七实施方式的GaN/AlGaN系异质结场效应晶体管的主要结构的部分纵向剖面图。
图14是表示本发明第八实施方式的GaN/AlGaN系异质结场效应晶体管的主要结构的部分纵向剖面图。
图15是表示本发明第九实施方式的GaN/AlGaN系异质结场效应晶体管的主要结构的部分纵向剖面图。
具体实施方式
本发明的最佳实施方式
下面，参考附图根据实施方式来说明本发明的实施方式。
(第一实施方式)
参考图5、图6和图7来说明本发明第一实施方式。
图5是表示本发明第一实施方式的AlGaN/GaN系异质结场效应晶体管(Hetero-Junction Field Effect Transistor：HJFET)主要结构的部分纵向剖面图。该晶体管形成在蓝宝石基板11上。图5中，不掺杂的AlN缓冲层12形成在该蓝宝石基板11上。不掺杂的GaN沟道层13形成在该不掺杂的AlN缓冲层12上。不掺杂的AlGaN电子供给层14形成在该不掺杂的GaN沟道层13上。然后，通过与该AlGaN电子供给层14的上表面连接、形成源电极6S和漏电极6D。源电极6S和漏电极6D与该AlGaN电子供给层14构成欧姆接触。
另外，通过与AlGaN电子供给层14的上表面连接还形成栅电极17。该栅电极17将源电极6S和漏电极6D分开，该栅电极17与AlGaN电子供给层14构成肖特基接触。该栅电极17具有层叠层结构。即，该3层层叠结构由与该AlGaN电子供给层14的上表面连接的Ni层171、与该Ni层171的上表面连接的Mo层172以及与该Mo层172的上表面连接的Au层173构成。该Ni层171与AlGaN电子供给层14构成肖特基接触。
伴随着因GaN/AlGaN晶格常数的差导致的压电极化效应和自发性极化效应，GaN沟道层13中在与AlGaN电子供给层14之间界面附近的区域上形成2维电子气。异质结场效应晶体管(HJFET)通过用栅电极17的电位调制2维电子气的浓度来作为晶体管工作。
本实施方式的半导体装置可以按下述制作。在具有(0001)面的蓝宝石基板11上，通过例如分子束外延生长(Molecular Beam Epitaxy；简称为MBE)法顺次生长膜厚20nm的上述未掺杂AlN缓冲层12、膜厚2μm的未掺杂GaN沟道层13以及膜厚30nm的未掺杂Al0.3Ga0.7N电子供给层14。
这里，尽管AIGaN/GaN晶格常数不同，但未掺杂Al0.3Ga0.7N层14的膜厚30nm是在位错发生的临界膜厚之下。
接着，在AlGaN电子供给层14上通过进行例如蒸镀、合金处理Ti/Al等金属来分别形成源电极6S和漏电极6D，并且源电极6S和漏电极6D与AlGaN电子供给层14构成欧姆接触。最后，在AlGaN电子供给层14上例如通过蒸镀/剥离(lift off)法按下面所示的顺序和膜厚顺次形成金属层，进而形成肖特基栅电极17。在AlGaN电子供给层14上形成有厚度15nm的由Ni构成的第一金属层171，在第一金属层171上形成有厚度15nm的由Mo构成的第二金属层172，在第二金属层172上形成有厚度200nm的由Au构成的第三金属层173。这样，可制成了图5所示的半导体装置。
本实施方式的重要方面在于肖特基栅电极17是通过由高功函数的金属Ni构成的第一金属层171、由高熔点的金属Mo构成的第二金属层172、以及由低电阻率的金属Au构成的第三金属层173的3层层叠结构构成。即，为了在半导体层和肖特基栅电极17之间的界面上形成高的肖特基势垒，第一金属层171由具有大功函数的金属构成，另一方面，为了降低肖特基栅电极17的电阻，第三金属层173由具有低电阻率的金属构成。另外，为了防止高温下第一金属层171的金属和第三金属层173的金属之间的相互扩散，在第一金属层171和第三金属层173之间存在由具有高熔点的金属构成的第二金属层172。因此，由于肖特基栅电极17不仅具有高的肖特基势垒和低的电阻还具有高的耐热性，因此能够提高半导体装置的高温特性和改善高功率特性。
即，与第一金属层171的金属材料Ni和第三金属层173的金属材料Au比较，第二金属层172的金属材料Mo由于其熔点高达2630℃，而作为对Ni和Au的相互扩散的阻挡层。换言之，存在于第一金属层171和第三金属层173之间的第二金属层172由于具有比第一金属层171和第三金属层173更高的熔点，因此即使当肖特基栅电极17处于高温时，也可抑制第一金属层171的金属和第三金属层173的金属之间的相互扩散，由此也可抑制这些金属之间的合金化。第一金属层171由功函数大的金属构成，但通过如前述抑制合金化，即使在高温下也能够抑制AlGaN电子供给层14和第一金属层171之间界面的肖特基势垒的降低，以及在高温下也能够抑制反向栅极电流的增加。由此，抑制了高温下的栅极漏电流，改善了肖特基栅电极17的耐热性，结果，提高了元件的可靠性。
构成与AlGaN电子供给层14连接的第一金属层171的Ni由于其功函数高达4.6eV，因此肖特基势垒提高，并得到良好的肖特基接触。另外，构成第三金属层173的Au的电阻率低。因此，由于肖特基栅电极17不仅具有高的肖特基势垒和低的电阻还具有高的耐热性，因此能够提高该半导体装置的高温特性和改善高功率性能。
为了对上述进行验证，对于本实施方式的半导体装置，在500℃温度下进行15分钟的热处理。然后测量热处理前和热处理后半导体装置的反向栅极电流-电压特性。图6是表示本发明第一实施方式半导体装置在热处理前和热处理后的反向栅极电流-电压特性的示意图。图6中，纵轴表示栅电流(A/mm)，横轴表示栅极-漏极电压(V)。虚线表示热处理前的反向栅极电流-电压特性，实线表示热处理后的反向栅极电流-电压特性。几乎看不见热处理前和热处理后反向栅极电流的变化，即，由于将熔点高的Mo层插入在Ni层和Au层之间，可确认肖特基栅电极17的耐热性改善的效果。
图7是表示现有技术半导体装置和本发明第一实施方式的半导体装置的饱和输出密度与栅极宽度的依赖关系的特性图。图7的纵轴表示饱和功率(W/mm)，横轴表示半导体装置的栅极宽(mm)。虚线表示现有技术半导体装置饱和输出密度与栅极宽的依赖关系，实线表示本实施方式半导体装置饱和输出密度与栅极宽的依赖关系。对于现有技术来说，在栅极宽为32mm以上的大型元件中，观测到因自身发热导致的饱和输出密度的大幅度下降。另一方面，在本实施方式中，伴随着栅极宽的增加，输出密度的降低变小，可确认出因肖特基栅电极的耐热性提高而使功率性能改善。
在本实施方式中，尽管例示出Mo作为构成第二金属层172的具有高熔点之金属元素的一个典型例子，但是用例如其他具有高熔点的金属元素来置换Mo也可获得上述效果。构成第二金属层172的具有高熔点之金属元素的其他典型例子包括Pt、W、Ti和Ta，但也未必限定于这些。即，可以用Pt层、W层、Ti层和Ta层的任意一个来替换由Mo构成的第二金属层172。
代替前述具有高熔点的金属元素，即使通过具有高熔点且热稳定的金属硅化物或者金属氮化物等金属化合物来替换作为构成第二金属层172的金属材料也可获得与上述效果相同的效果。例如，可以通过MoxSi1-x层(其中，0＜x＜1)、PtxSi1-x层(其中，0＜x＜1)、WxSi1-x层(其中，0＜x＜1)、TixSi1 -x层(其中，0＜x＜1)、TaxSi1-x层(其中，0＜x＜1)、MoxN1-x层(其中，0＜x＜1)、WxN1-x层(其中，0＜x＜1)、TixN1-x层(其中，0＜x＜1)、TaxN1-x层(其中，0＜x＜1)的任意一个来替换作为可用于构成第二金属层172的金属材料。构成第二金属层172的金属元素或者金属硅化物或金属氮化物等金属化合物的熔点如果为1000℃以上，则可获得上述效果。另外，优选为熔点为1500℃以上。
此外，在本实施方式中，尽管例示出Ni作为构成第一金属层171的具有高功函数之金属元素的一个典型例子，但是用例如其他具有高功函数的金属元素来置换Ni也可获得上述效果。构成第一金属层171的具有高功函数之金属元素的其他典型例子包括Pt和Pd，但也未必限定于这些。即，可以用Pt层和Pd层的任意一个来替换由Ni构成的第一金属层171。
另外，在本实施方式中，尽管例示出Au作为构成第三金属层173的具有低电阻率之金属元素的一个典型例子，但是用例如其他具有低电阻率的金属元素来置换Au也可获得上述效果。构成第三金属层173的具有低电阻率之金属元素的其他典型例子包括Cu、Al、Pt，但也未必限定于这些。即，可以用Cu层、Al层、Pt层的任意一个来替换由Au构成的第三金属层173。还有，如前述，由于第三金属层173是设置的用于降低肖特基栅电极电阻的层，因此只要适合于这个目的，就没有必要对该材料进行限制。
此外，在本实施方式中，尽管用AlGaN层来构成肖特基结电极所接触的半导体层，但即使在与GaN层、InAlN层、InGaN层、InAlGaN层、AlN层构成肖特基接触之肖特基结电极上应用上述结构，也能够获得与上述效果相同的效果。而且，即使在与包括GaN层、AlGaN层、InAlN层、InGaN层、InAlGaN层、AlN层之中至少一层的超晶格层构成肖特基接触之肖特基结电极上应用上述结构，也能够获得与上述效果相同的效果。就是说，即使在以GavAl1-v(0≤v≤1)为III族元素主要成分和N为V族元素主要成分的化合物半导体构成的半导体层构成为肖特基接触之肖特基结电极上应用上述结构，，也能够获得与上述效果相同的效果。
在本实施方式中，尽管将具有使源电极、栅电极、漏电极形成在同一半导体层上之平面结构的半导体装置作为例子进行了说明，但即使在具有其他结构的半导体装置中的肖特基结电极上应用上述结构，也能够获得与上述效果相同的效果。作为平面结构之外其他结构的典型例子，可以是在源电极和漏电极下选择地形成由n型半导体构成之复盖(cap)层的凹槽(recess)结构，或者是使栅电极嵌入到GaN、AlGaN等半导体层内的嵌入栅极结构。
(第二实施方式)
下面，参考图8说明本发明第二实施方式。
图8是表示本发明第二实施方式的AlGaN/GaN系异质结场效应晶体管(HJFET)的主要结构的部分纵向剖面图。该晶体管形成在蓝宝石基板21上。图8中，膜厚20nm不掺杂的AlN缓冲层22形成在该蓝宝石基板21上。膜厚2μm不掺杂的GaN沟道层23形成在该AlN缓冲层22上。膜厚30nm的由不掺杂的Al0.3Ga0.7N构成的AlGaN电子供给层24形成在该GaN沟道层23上。然后，通过与AlGaN电子供给层24的上表面连接、形成源电极6S和漏电极6D。源电极6S和漏电极6D与该AlGaN电子供给层24构成欧姆接触。
通过与AlGaN电子供给层24的上表面连接还形成栅电极27。该栅电极27将源电极6S和漏电极6D分开，该栅电极27与AlGaN电子供给层24构成肖特基接触。该栅电极27具有2层层叠结构。即，该2层层叠结构由与AlGaN电子供给层14的上表面连接的膜厚15nm的由Ni0.7Si0.3层271构成的第一金属层以及与该第一金属层的上表面连接的膜厚200nm的由Au层272构成的第二金属层构成。该Ni0.7Si0.3层271与AlGaN电子供给层24构成肖特基接触。
另外，伴随着因GaN和AlGaN晶格常数的差导致的压电极化效应和自发性极化效应，GaN沟道层23中在与AlGaN电子供给层24之间界面附近的区域上形成2维电子气。异质结场效应晶体管(HJFET)通过用栅电极27的电位调制2维电子气的浓度来作为晶体管工作。
本实施方式的重要方面在于肖特基栅电极27是通过由作为具有高功函数和高熔点之金属材料即NiySi1-y(其中，0＜y＜1)构成的第一金属层271以及由具有低电阻率的金属Au构成的第二金属层272的2层层叠结构而构成的。作为金属硅化物的一个例子的NiySi1-y(其中，0＜y＜1)由于Ni-Si之间的耦合力强，因此高温下比Ni单质更稳定。其中优选为，0.4≤y≤0.75。特别是，当0.65≤y≤0.75时，其熔点非常高，达到1200℃以上，而且与Ni比较，电阻率增加也很小，故更为优选。因此，能够抑制高温下第一金属层271的金属向肖特基栅电极27接触的半导体层的热扩散。而且，还能够抑制高温下在第二金属层272的金属和第一金属层271的金属之间的相互扩散。结果，元件的可靠性提高。
即，为了降低肖特基栅电极27的电阻，第二金属层272由具有低电阻率的金属构成。另一方面，为了在半导体层和肖特基栅电极27之间的界面上形成高的肖特基势垒的同时又能抑制高温下与第二金属层272的金属之间的相互扩散以及金属向第一金属层271接触的半导体层的热扩散，第一金属层271由具有大的功函数且具有高熔点的金属构成。由此，由于肖特基栅电极27不仅具有高的肖特基势垒和低的电阻而且具有高的耐热性，因此能够提高该半导体装置的高温特性以及改善高功率性能。
即，第一金属层271的金属材料NiSi与第二金属层272的金属材料Au比较，由于其熔点高，因此其在抑制NiSi和Au之间相互扩散的同时又抑制金属向第一金属层271接触的半导体层的热扩散。换言之，由于第一金属层271由具有大的功函数且具有高熔点的金属构成，因此其仅在半导体层和肖特基栅电极27之间的界面上形成高的肖特基势垒，而且即使在肖特基栅电极27处于高温时，也能够抑制第一金属层271的金属和第二金属层272的金属之间的相互扩散，由此也可抑制这些金属之间的合金化。而且还抑制金属向第一金属层271接触的半导体层的热扩散。虽然第一金属层271由功函数大的金属构成，但通过如前所述合金化的抑制，即使在高温下也能够抑制AlGaN电子供给层24与第一金属层271之间界面的肖特基势垒的降低，并在高温下也能够抑制反向栅极电流的增加。由此，抑制了高温下的栅极漏电流，改善了肖特基栅电极27的耐热性，结果，提高了元件的可靠性。因此，由于肖特基栅电极27不仅具有高的肖特基势垒和低的电阻而且具有高的耐热性，因此能够提高该半导体装置的高温特性以及改善高功率性能。
在本实施方式中，尽管例示出NiSi作为构成第一金属层271的具有高功函数和高熔点的金属化合物的一个典型例子，但是用例如其他具有高功函数和高熔点的金属化合物来置换NiSi也可获得上述效果。构成第一金属层271的具有高功函数和高熔点之金属化合物的其他典型例子包括PtSi、PdSi、NiN、PdN等其他金属硅化物或者金属氮化物，但也未必限定于这些。即，可以用PtySi1-y(其中，0.5≤y≤0.75)、PdySi1-y(其中，0.5≤y≤0.85)、NiyN1-y(其中，0.5≤y≤0.85)、PdyN1-y(其中，0.5≤y≤0.85)的任何一个来替换构成第一金属层271的NiSi。构成第一金属层271的金属硅化物或者金属氮化物等金属化合物的熔点如果为1000℃以上，则可获得上述效果。另外，更优选熔点为1500℃以上。
再有，在本实施方式中，尽管例示出Au作为构成第二金属层272的具有低电阻率之金属元素的一个典型例子，但是用例如其他具有低电阻率的金属元素来置换Au也可获得上述效果。构成第二金属层272具有低电阻率之金属元素的其他典型例子包括Cu、Al、Pt，但也未必限定于这些。即，可以用Cu层、Al层、Pt层的任何一个来替换由Au构成的第二金属层272。此外，如前所述，由于第二金属层272是设置以用于降低肖特基栅电极电阻的层，因此只要适合于这个目的，就没有必要对其材料进行限制。
另外，在本实施方式中，尽管用AlGaN层来构成肖特基结电极所接触的半导体层，但即使在与GaN层、InAlN层、InGaN层、InAlGaN层、AlN层构成肖特基接触之肖特基结电极中使用上述结构，也能够获得与上述效果相同的效果。而且，即使在与包括GaN层、AlGaN层、InAlN层、InGaN层、InAlGaN层、AlN层之至少一层的超晶格层之间构成肖特基接触之肖特基结电极中使用上述结构，也能够获得与上述效果相同的效果。就是说，即使在与以GavAl1-v(0≤v≤1)为III族元素主要成分和以N作为V族元素主要成分的化合物半导体构成的半导体层之间构成为肖特基接触之肖特基结电极中使用上述结构，，也能够获得与上述效果相同的效果。
此外，在本实施方式中，尽管将具有使源电极、栅电极、漏电极形成在同一半导体层上之平面结构的半导体装置作为例子进行了说明，但即使在具有其他结构的半导体装置中使用肖特基结电极的上述结构，也能够获得与上述效果相同的效果。作为平面结构之外的其他结构的典型例子，可以是在源电极和漏电极之下选择性地形成由N型半导体构成的复盖(cap)层的凹槽(recess)结构，或者是使栅电极嵌入到GaN、AlGaN等半导体层内的嵌入栅极结构。
(第三实施方式)
下面，参考图9说明本发明第三实施方式。
图9是表示本发明第三实施方式的AlGaN/GaN系异质结场效应晶体管(HJFET)的主要结构的部分纵向剖面图。该晶体管形成在SiC基板31上。图9中，不掺杂的AlN缓冲层32形成在该SiC基板31上。膜厚2μm的不掺杂的GaN缓冲层33形成在该未掺杂的AlN缓冲层32上。膜厚15nm的由不掺杂In0.1Ga0.9N构成InGaN的沟道层34形成在该未掺杂的GaN缓冲层33上。膜厚40nm的由不掺杂Al0.2Ga0.8N构成的AlGaN电子供给层35形成在该InGaN沟道层34上。
通过与AlGaN电子供给层35的上表面连接、形成源电极6S和漏电极6D。该源电极6S和该漏电极6D与该AlGaN电子供给层35构成欧姆接触。
另外，通过与AlGaN电子供给层35的上表面连接、还形成栅电极37。该栅电极37将源电极6S和漏电极6D分开，该栅电极37与AlGaN电子供给层35构成肖特基接触。该栅电极37具有3层层叠结构。即，该3层层叠结构由与AlGaN电子供给层35的上表面连接的由Ni0.7Si0.3层371构成的第一金属层、与该第一金属层的上表面连接的由Mo层372构成的第二金属层以及与该第二金属层的上表面连接的由Au层373构成的第三金属层构成。由Ni0.7Si0.3层371构成的第一金属层与AlGaN电子供给层35构成肖特基接触。
还有，伴随着因InGaN和AlGaN的晶格常数的差导致的压电极化效应和自发性极化效应，InGaN沟道层34中的与AlGaN电子供给层35之间界面附近的区域上形成2维电子气。异质结场效应晶体管(HJFET)通过用栅电极37的电位调制2维电子气的浓度来作为晶体管工作。
本实施方式的重要方面在于肖特基栅电极37是通过由作为具有高功函数和高熔点之金属材料的NiySi1-y(其中，0＜y＜1)构成的第一金属层371、由具有比第一金属层371更高熔点的金属的Mo构成的第二金属层372、以及由具有低电阻率的金属的Au构成的第三金属层373的3层层叠结构构成。就是说，作为金属硅化物的一个例子的NiySi1-y(其中，0＜y＜1)由于Ni-Si之间的结合力强，因此高温下比Ni单体更稳定。其中优选为0.4≤y≤0.75。特别是，当0.65≤y≤0.75时，其熔点非常高，达到1200℃以上，而且与Ni比较，电阻率增加也很小，故更为优选。因此，能够抑制高温下第一金属层371的金属向肖特基栅电极37接触的半导体层的热扩散。而且，还能够抑制高温下在第二金属层372的金属和第一金属层371的金属之间的相互扩散。结果，元件的可靠性提高。
即，为了降低肖特基栅电极37的电阻，第三金属层373由具有低电阻率的金属构成。另一方面，为了在半导体层和肖特基栅电极37之间的界面上形成高的肖特基势垒的同时又能抑制高温下与第三金属层373的金属之间的相互扩散以及金属向第一金属层371接触的半导体层的热扩散，第一金属层371由具有大功函数且具有高熔点的金属构成。
另外，为了更可靠地防止高温下第一金属层371的金属和第三金属层373的金属之间的相互扩散，在第一金属层371和第三金属层373之间介入了由具有比第一金属层371更高熔点的金属构成的第二金属层372。因此，由于肖特基栅电极37不仅具有高的肖特基势垒和低的电阻还具有非常高的耐热性，因此能够提高该半导体装置的高温特性和改善高功率特性。
即，与第一金属层371的金属材料NiSi和第三金属层373的金属材料Au比较，第二金属层372的金属材料Mo由于其熔点高达2630℃，其对Ni和Au的相互扩散起阻挡层作用。换言之，介入第一金属层371和第三金属层373之间的第二金属层372由于具有比第一金属层371和第三金属层373更高的熔点，即使当肖特基栅电极37变为高温时，也可抑制第一金属层371的金属和第三金属层373的金属之间的相互扩散，由此可抑制这些金属之间的合金化。第一金属层371由功函数大的金属构成，通过如前所述合金化的抑制，即使在高温下也能够抑制AlGaN电子供给层35和第一金属层371的界面的肖特基势垒的降低，并在高温下也能够抑制反向栅极电流的增加。由此，抑制了高温下的栅极漏电流，改善了肖特基栅电极37的耐热性，结果，提高了元件的可靠性。因此，由于肖特基栅电极37不仅具有高的肖特基势垒和低的电阻而且具有高的耐热性，因此能够提高半导体装置的高温特性以及改善高功率性能。
在本实施方式中，尽管例示出NiSi作为构成第一金属层371的具有高功函数和高熔点之金属化合物的一个典型例子，但是用例如其他具有高功函数和高熔点的金属化合物来置换NiSi也可获得上述效果。构成第一金属层371的具有高功函数和高熔点之金属化合物的其他典型例子包括PtSi、PdSi、NiN、PdN等其他金属硅化物或者金属氮化物，但也未必限定于这些。即，可以用PtySi1-y(其中，0.5≤y≤0.75)、PdySi1-y(其中，0.5≤y≤0.85)、NiyN1-y(其中，0.5≤y≤0.85)、PdyN1-y(其中，0.5≤y≤0.85)的任何一个来替换构成第一金属层371的NiSi。构成第一金属层371的金属硅化物或者金属氮化物等金属化合物的熔点如果为1000℃以上，则可获得上述效果。其中，优选熔点为1500℃以上。
在本实施方式中，尽管例示出Mo作为构成第二金属层372具有高熔点之金属元素的一个典型例子，但是用例如其他具有高熔点的金属元素来置换Mo也可获得上述效果。构成第二金属层372的具有高熔点之金属元素的其他典型例子包括Pt、W、Ti和Ta，但也未必限定于这些。即，可以用Pt层、W层、Ti层和Ta层的任何一个来替换由Mo构成的第二金属层372。
代替前述具有高熔点的金属元素，作为构成第二金属层372的金属材料，即使通过具有高熔点且热稳定的金属硅化物或者金属氮化物等金属化合物来替换，也可获得与上述效果相同的效果。例如，可以通过MoxSi1-x层(其中，0＜x＜1)、PtxSi1-x层(其中，0＜x＜1)、WxSi1-x层(其中，0＜x＜1)、TixSi1-x层(其中，0＜x＜1)、TaxSi1-x层(其中，0＜x＜1)、MoxN1-x层(其中，0＜x＜1)、WxN1-x层(其中，0＜x＜1)、TixN1-x层(其中，0＜x＜1)、TaxN1 -x层(其中，0＜x＜1)的任何一个来替换作为可用于构成第二金属层372的金属材料。构成第二金属层372的金属元素或者金属硅化物或金属氮化物等金属化合物的熔点如果为1000℃以上，则可获得上述效果。其中优选熔点为1500℃以上。
另外，在本实施方式中，尽管例示出Au作为构成第三金属层373的具有低电阻率之金属元素的一个典型例子，但是用例如其他具有低电阻率的金属元素来置换Au也可获得上述效果。构成第三金属层373的具有低电阻率之金属元素的其他典型例子包括Cu、Al、Pt，但也未必限定于这些。即，可以用Cu层、Al层、Pt层的任何一个来替换由Au构成的第三金属层373。此外，，由于第三金属层373是如前所述设置用于降低肖特基栅电极电阻的层，因此只要适合于这个目的，就没有必要对其材料进行限制。
还有，在本实施方式中，尽管用AlGaN层来构成肖特基结电极所接触的半导体层，但即使在与GaN层、InAlN层、InGaN层、InAlGaN层、AlN层之间构成肖特基接触之肖特基结电极中使用上述结构，也能够获得与上述效果相同的效果。而且，即使在与包括GaN层、AlGaN层、InAlN层、InGaN层、InAlGaN层、AlN层的至少一层的超晶格层之间构成肖特基接触之肖特基结电极中使用上述结构，也能够获得与上述效果相同的效果。就是说，即使在与由以GavAl1-v(其中，0≤v≤1)为III族元素主要成分和以N为V族元素主要成分的化合物半导体构成的半导体层构成肖特基接触的肖特基结电极中使用上述结构，，也能够获得与上述效果相同的效果。
此外，尽管将具有使源电极、栅电极、漏电极形成在同一半导体层上之平面结构的半导体装置作为例子对本实施方式进行了说明，但即使在具有其他结构的半导体装置的肖特基结电极中使用上述结构，也能够获得与上述效果相同的效果。作为平面结构之外其他结构的典型例子，可以是在源电极和漏电极之下选择性地形成由N型半导体构成的复盖(cap)层的凹槽(recess)结构，或者是使栅电极嵌入到GaN、AlGaN等半导体层内的嵌入栅极结构。
(第四实施方式)
下面，参考图10说明本发明第四实施方式。
图10是表示本发明第四实施方式的GaN系金属-半导体场效应晶体管(MESFET)的主要结构的部分纵向剖面图。该晶体管形成在SiC基板41上。图10中，不掺杂的AlN缓冲层42形成在该SiC基板41上。膜厚1μm的不掺杂的GaN缓冲层43形成在该未掺杂的AlN缓冲层42上。杂质浓度2×1017/cm3且膜厚为150nm的n型GaN沟道层44形成在该未掺杂的GaN缓冲层43上。
通过与n型GaN沟道层44的上表面连接、形成源电极6S和漏电极6D。源电极6S和漏电极6D与该n型GaN沟道层44构成欧姆接触。
另外，通过与n型GaN沟道层44的上表面连接、还形成栅电极47。该栅电极47将源电极6S和漏电极6D分开。该栅电极47与n型GaN沟道层44构成肖特基接触。该栅电极47具有3层层叠结构。即，该3层层叠结构由与该n型GaN沟道层44的上表面连接的Ni层471、与该Ni层471的上表面连接的Mo层472以及与该Mo层472的上表面连接的Au层473构成。该Ni层471与n型GaN沟道层44构成肖特基接触。
在n型GaN沟道层44中的与栅电极47界面附近的区域形成耗尽层。金属-半导体场效应晶体管(MESFET)通过用栅电极47的电位调制耗尽层厚度来作为晶体管工作。
在本实施方式中，尽管沟道层由n型GaN构成，但其也可被替换成n型InGaN。
在本实施方式中，栅电极47的结构是与图5所示第一实施方式的栅电极结构17相同。换言之，本实施方式是将图5所示第一实施方式的栅电极结构17应用在GaN系金属-半导体场效应晶体管(MESFET)中。因此，能够获得与第一实施方式中说明的相同的作用效果。
本实施方式的重要方面在于肖特基栅电极47是通过由具有高功函数的金属Ni构成的第一金属层471、由具有高熔点的金属Mo构成的第二金属层472、以及由具有低电阻率的金属Au构成的第三金属层473这3层层叠结构构成。即，为了在半导体层和肖特基栅电极47之间的界面上形成高的肖特基势垒，第一金属层471由具有大功函数的金属构成，另一方面，为了降低肖特基栅电极47的电阻，第三金属层473由具有低电阻率的金属构成。并且，为了防止高温下第一金属层471的金属和第三金属层473的金属之间的相互扩散，在第一金属层471和第三金属层473之间介入了由具有高熔点的金属构成的第二金属层472。因此，由于肖特基栅电极47不仅具有高的肖特基势垒和低的电阻还具有高的耐热性，因此能够提高该半导体装置的高温特性和改善高功率特性。
即，与第一金属层41的金属材料Ni和第三金属层43的金属材料Au比较，第二金属层472的金属材料Mo由于其熔点高达2630℃，其对Ni和Au的相互扩散起阻挡层作用。换言之，介入第一金属层471和第三金属层473之间的第二金属层472由于具有比第一金属层471和第三金属层473更高的熔点，即使当肖特基栅电极47变为高温时，也可抑制第一金属层471的金属和第三金属层473的金属之间的相互扩散，由此也可抑制这些金属之间的合金化。第一金属层471由功函数大的金属构成，但通过如前所述合金化的抑制，即使在高温下也能够抑制n型GaN沟道层44和第一金属层471之间界面的肖特基势垒的降低，以及在高温下也能够抑制反向栅极电流的增加。由此，抑制了高温下的栅极漏电流，改善了肖特基栅电极47的耐热性，结果，提高了元件的可靠性。因此，由于肖特基栅电极47不仅具有高的肖特基势垒和低的电阻而且具有高的耐热性，因此能够提高该半导体装置的高温特性以及改善高功率性能。
在本实施方式中，尽管例示出Mo作为构成第二金属层472的具有高熔点之金属元素的一个典型例子，但是用例如其他具有高熔点的金属元素来置换Mo也可获得上述效果。构成第二金属层472的具有高熔点之金属元素的其他典型例子包括Pt、W、Ti和Ta，但也未必限定于这些。即，可以用Pt层、W层、Ti层和Ta层的任何一个来替换由Mo构成的第二金属层472。
代替前述具有高熔点的金属元素，即使通过具有高熔点且热稳定的金属硅化物或者金属氮化物等金属化合物来替换作为构成第二金属层472的金属材料也可获得与上述效果相同的效果。例如，可以通过MoxSi1-x层(其中，0＜x＜1)、PtxSi1-x层(其中，0＜x＜1)、WxSi1-x层(其中，0＜x＜1)、TixSi1 -x层(其中，0＜x＜1)、TaxSi1-x层(其中，0＜x＜1)、MoxN1-x层(其中，0＜x＜1)、WxN1-x层(其中，0＜x＜1)、TixN1-x层(其中，0＜x＜1)、TaxN1-x层(其中，0＜x＜1)的任何一个来替换作为可用于构成第二金属层472的金属材料。构成第二金属层472的金属元素或者金属硅化物或金属氮化物等金属化合物的熔点如果为1000℃以上，则可获得上述效果。其中，优选熔点为1500℃以上。
另外，在本实施方式中，尽管例示出Ni作为构成第一金属层471的具有高功函数之金属元素的一个典型例子，但是用例如其他具有高功函数的金属元素来置换Ni也可获得上述效果。构成第一金属层471的具有高功函数之金属元素的其他典型例子包括Pt和Pd，但也未必限定于这些。即，可以用Pt层和Pd层的任何一个来替换由Ni构成的第一金属层471。
还有，在本实施方式中，尽管例示出Au作为构成第三金属层473的具有低电阻率之金属元素的一个典型例子，但是用例如其他具有低电阻率的金属元素来置换Au也可获得上述效果。构成第三金属层473的具有低电阻率之金属元素的其他典型例子包括Cu、Al、Pt，但也未必限定于这些。即，可以用Cu层、Al层、Pt层的任何一个来替换由Au构成的第三金属层473。由于第三金属层473是如前所述设置用于降低肖特基栅电极电阻的层，因此只要适合于这个目的，就没有必要对其材料进行限制。
(第五实施方式)
下面，参考图11说明本发明第五实施方式。
图11是表示本发明第五实施方式的GaN系金属-半导体场效应晶体管(MESFET)的主要结构的部分纵向剖面图。本实施方式除了将图10所示第四实施方式之栅电极47替换成图8所示第二实施方式之栅电极27之外，其余是与第四实施方式的GaN系金属-半导体场效应晶体管(MESFET)的结构相同。因此，由于涉及图8所示第二实施方式之栅电极27所带来前述作用效果的详细说明也适用于本实施方式，因此省略重复说明。而且，由于作为栅电极结构27能够替换的其他金属材料的说明也适用于本实施方式，因此省略重复说明。
(第六实施方式)
下面，参考图12说明本发明第六实施方式。
图12是表示本发明第六实施方式的GaN系金属-半导体场效应晶体管(MESFET)的主要结构的部分纵向剖面图。本实施方式除了将图10所示第四实施方式之栅电极47替换成图9所示第三实施方式之栅电极37之外，其余是与第四实施方式之GaN系金属-半导体场效应晶体管(MESFET)的结构相同。因此，由于涉及图9所示第三实施方式之栅电极37所带来前述作用效果的详细说明也适用于本实施方式，因此省略重复说明。而且，由于作为栅电极结构37能够替换的其他金属材料的说明也适用于本实施方式，因此省略重复说明。
(第七实施方式)
下面，参考图13说明本发明第七实施方式。
图13是表示本发明第七实施方式的GaN/AlGaN系异质结场效应晶体管(HJFET)的主要结构的部分纵向剖面图。该晶体管形成在GaN基板51上。图13中，不掺杂的AlN缓冲层52形成在该GaN基板51上。膜厚1μm的不掺杂的GaN沟道层53形成在该未掺杂的AlN缓冲层52上。由具有杂质浓度2×1018/cm3及膜厚30nm的n型Al0.2Ga0.8N构成的n型AlGaN电子供给层54形成在该未掺杂GaN沟道层53上。未掺杂的GaN沟道层55形成在该n型AlGaN电子供给层54上。
通过与GaN沟道层55的上表面连接、形成源电极6S和漏电极6D。该源电极6S和漏电极6D与该GaN沟道层55构成欧姆接触。
另外，通过与GaN沟道层55的上表面连接还形成栅电极57。该栅电极57将源电极6S和漏电极6D分开，该栅电极57与GaN沟道层55构成肖特基接触。该栅电极57具有2层层叠结构。即，该2层层叠结构由与该n型GaN沟道层44的上表面连接的由Ni0.5Si0.5层571构成的第一金属层以及与该第一金属层的上表面连接的由Au层572构成的第二金属层构成。该Ni0.5Si0.5层571与GaN沟道层55构成肖特基接触。
GaN沟道层55中的与AlGaN电子供给层54之间的界面附近形成2维电子气。异质结场效应晶体管(HJFET)通过用栅电极57的电位调制2维电子气的浓度来作为晶体管工作。
在本实施方式中，尽管沟道层由GaN构成，但这可被替换成InGaN。
本实施方式中，栅电极57的结构是与图8所示第二实施方式的栅电极结构27相同。换言之，本实施方式是将图8所示第二实施方式之栅电极结构27应用到GaN/AlGaN系异质结场效应晶体管(HJFET)中，因此，能够获得与第一实施方式中说明的相同的作用效果。
本实施方式的重要方面在于肖特基栅电极57是通过由作为具有高功函数和高熔点之金属材料NiySi1-y(其中，0＜y＜1)构成的第一金属层571以及由具有低电阻率的金属Au构成的第二金属层572的2层层叠结构构成。作为金属硅化物的一个例子的NiySi1-y(其中，0＜y＜1)由于Ni-Si之间的结合力强，因此高温下比Ni单体更稳定。其中优选为0.4≤y≤0.75。特别是，当0.65≤y≤0.75时，其熔点非常高，达到1200℃以上，而且与Ni比较，电阻率增加也很小，故更为优选。因此，能够抑制高温下第一金属层571的金属向肖特基栅电极57接触的半导体层的热扩散。而且，还能够抑制高温下在第二金属层572的金属和第一金属层571的金属之间的相互扩散。结果，元件的可靠性提高。
即，为了降低肖特基栅电极57的电阻，第二金属层572由具有低电阻率的金属构成。另一方面，为了在半导体层和肖特基栅电极57之间的界面上形成高的肖特基势垒的同时又能抑制高温下与第二金属层572的金属之间的相互扩散以及金属向第一金属层571接触的半导体层的热扩散，第一金属层571由具有大功函数且具有高熔点的金属构成。由此，由于肖特基栅电极57不仅具有高的肖特基势垒和低的电阻而且具有高的耐热性，因此能够提高半导体装置的高温特性以及改善高功率性能。
即，第一金属层571的金属材料NiSi与第二金属层272的金属材料Au比较，由于其熔点高，因此能抑制NiSi和Au之间相互扩散的同时又抑制金属向第一金属层571接触的半导体层的热扩散。换言之，由于第一金属层571由具有大功函数且具有高熔点的金属构成，因此其不仅在半导体层和肖特基栅电极57之间的界面上形成高的肖特基势垒，而且即使在肖特基栅电极57变为高温时，也能够抑制第一金属层571的金属和第二金属层572的金属之间的相互扩散，由此也可抑制这些金属之间的合金化。而且还抑制金属向第一金属层571接触的半导体层的热扩散。第一金属层571由功函数大的金属构成，通过如前所述合金化的抑制，即使在高温下也能够抑制GaN沟道层55和第一金属层571之间界面的肖特基势垒的降低，以及在高温下也能够抑制反向栅极电流的增加。由此，抑制了高温下的栅极漏电流，改善了肖特基栅电极57的耐热性，结果，提高了元件的可靠性。因此，由于肖特基栅电极57不仅具有高的肖特基势垒和低的电阻而且具有高的耐热性，因此能够提高该半导体装置的高温特性以及改善高功率性能。
在本实施方式中，尽管例示出NiSi作为构成第一金属层571的具有高功函数和高熔点之金属化合物的一个典型例子，但是用例如其他具有高功函数和高熔点的金属化合物来置换NiSi也可获得上述效果。构成第一金属层571的具有高功函数和高熔点之金属化合物的其他典型例子包括PtSi、PdSi、NiN、PdN等其他金属硅化物或者金属氮化物，但也未必限定于这些。即，可以用PtySi1-y(其中，0.5≤y≤0.75)、PdySi1-y(其中，0.5≤y≤0.85)、NiyN1-y(其中，0.5≤y≤0.85)、PdyN1-y(其中，0.5≤y≤0.85)的任何一个来替换构成第一金属层571的NiSi。构成第一金属层571的金属硅化物或者金属氮化物等金属化合物的熔点如果为1000℃以上，则可获得上述效果。另外优选熔点为1500℃以上。
另外，在本实施方式中，尽管例示出Au作为构成第二金属层572的具有低电阻率之金属元素的一个典型例子，但是用例如其他具有低电阻率的金属元素来置换Au也可获得上述效果。构成第二金属层572的具有低电阻率之金属元素的其他典型例子包括Cu、Al、Pt，但也未必限定于这些。即，可以用Cu层、Al层、Pt层的任何一个来替换由Au构成的第二金属层572。此外，由于第二金属层572是如前所述，设置用于降低肖特基栅电极电阻的层，因此只要适合于这个目的，就没有必要对其材料等进行限制。
(第八实施方式)
下面，参考图14说明本发明第八实施方式。
图14是表示本发明第八实施方式的GaN/AlGaN系异质结场效应晶体管(HJFET)的主要结构的部分纵向剖面图。本实施方式除了将图13所示第七实施方式之栅电极57替换成图5所示第一实施方式之栅电极17之外，其余是与第七实施方式的GaN/AlGaN系异质结场效应晶体管(HJFET)的结构相同。因此，由于涉及图5所示第一实施方式之栅电极17所带来前述作用效果的详细说明也适用于本实施方式，因此省略重复说明。而且，由于能够作为栅电极结构17替换的其他金属材料的说明也适用于本实施方式，因此省略重复说明。
(第九实施方式)
下面，参考图15说明本发明第九实施方式。
图15是表示本发明第九实施方式的GaN/AlGaN系异质结场效应晶体管(HJFET)的主要结构的部分纵向剖面图。本实施方式除了将图13所示第七实施方式之栅电极57替换成图9所示第三实施方式之栅电极37之外，其余是与第七实施方式之GaN/AlGaN系异质结场效应晶体管(HJFET)的结构相同。因此，由于涉及图9所示第三实施方式之栅电极结构37所带来前述作用效果的详细说明也适用于本实施方式，因此省略重复说明。而且，由于能够作为栅电极结构37替换的其他金属材料的说明也适用于本实施方式，因此省略重复说明。
上面，根据本发明，在GaN系半导体装置中，肖特基结电极通过由Ni、Pt、Pd的任何一个所形成的第一金属层、由Mo、Pt、W、Ti、Ta、MoxSi1-x、PtxSi1-x、WxSi1-x、TixSi1-x、TaxSi1-x、MoxN1-x、WxN1-x、TixN1 -x、TaxN1-x(其中，0＜x＜1)中的任何一个所形成的第二金属层、由Au、Cu、Al、Pt中的任何一个所形成的第三金属层的3层层叠结构构成。由此，抑制了第一金属和第三金属的相互扩散并提高了可靠性。而且，由于第一金属的功函数大，其肖特基势垒高，能够获得良好的肖特基接触。
另外，如果肖特基结电极通过由NiySi1-y、PtySi1-y、PdySi1-y、NiyN1- y、PdyN1-y(其中，0＜y＜1)中的任何一个所形成的第一金属层和由Au、Cu、Al、Pt中的任何一个所形成的第二金属层的2层层叠结构构成，则能够抑制第一金属向GaN系半导体层的热扩散，并且提高可靠性。由此，对半导体装置的高温特性和功率性能将有很大贡献。
通过关联几个优选实施方式和实施例说明了本发明，但是，应当理解，这些实施方式和实施例是仅仅作为例子来说明本发明的，并不具有限定的意义。显而易见，如果读过本说明书之后，本领域技术人员能够通过等价的构成要素或技术容易地进行多种变化和替换，应当明白，这种变化和替换应当在所附权利要求的真正的范围和精神之内。
工业实用性
通过前述说明知道，本发明改进的肖特基结结构能够应用于具有肖特基结的所有GaN系化合物半导体装置中，尤其适用于在微波频带下使用的高输出半导体装置中，特别优选的是适用于要求高耐热性及优良功率性能的半导体装置中。

Claims (54)

1.一种半导体装置，包括由以GavAl1-v为III族元素主要成分和以N为V族元素主要成分的化合物半导体构成的半导体层和与该半导体层接触的肖特基结金属层，其中，0≤v≤1；
所述肖特基结金属层由包含与所述半导体层接触的第一金属层、与该第一金属层接触的第二金属层以及与该第二金属层接触的第三金属层的层叠结构构成的，
所述第二金属层由比所述第一金属层和所述第三金属层更高熔点的金属材料构成，
所述第三金属层由比所述第一金属层和所述第二金属层更低电阻率的金属材料构成，
所述第一金属层通过从由Ni、Pt、Pd、NizSi1-z、PtzSi1-z、PdzSi1-z、NizN1-z、PdzN1-z构成的组中所选择的任何一个金属材料构成，其中，0＜z＜1，
所述第二金属层通过从由Mo、W、Ta、MoxSi1-x、PtxSi1-x、WxSi1-x、TixSi1-x、TaxSi1-x、MoxN1-x、WxN1-x、TixN1-x、TaxN1-x构成的组中所选择的任何一个金属材料构成，其中，0＜x＜1。
2.根据权利要求1所述的半导体装置，其特征在于，
所述第三金属层通过从由Au、Cu、Al、Pt构成的组中所选择的任何一个金属材料构成。
3.根据权利要求1所述的半导体装置，其特征在于，
所述第一金属层由比所述第二金属层更大功函数的金属材料构成。
4.根据权利要求3所述的半导体装置，其特征在于，
所述第一金属层由还比所述第三金属层更大功函数的金属材料构成。
5.根据权利要求1所述的半导体装置，其特征在于，
所述第二金属层的熔点为1000℃以上。
6.根据权利要求1所述的半导体装置，其特征在于，
所述半导体层形成在由形成于基板上的多个化合物半导体层构成的多层结构上。
7.根据权利要求6所述的半导体装置，其特征在于：
所述基板通过从由蓝宝石基板、SiC基板、GaN基板构成的组中所选择的任何一个基板构成。
8.根据权利要求1所述的半导体装置，其特征在于，
所述半导体层由AluGa1-uN层构成，其中，0≤u≤1。
9.根据权利要求1所述的半导体装置，其特征在于，
所述半导体层是形成在GaN系化合物半导体沟道层上的GaN系化合物半导体电子供给层。
10.根据权利要求9所述的半导体装置，其特征在于，
所述GaN系化合物半导体沟道层通过从由GaN和InGaN构成的组中所选择的化合物半导体构成，所述GaN系化合物半导体电子供给层由AlGaN构成。
11.根据权利要求1所述的半导体装置，其特征在于，
所述半导体层是形成在GaN系化合物半导体电子供给层上的GaN系化合物半导体沟道层。
12.根据权利要求11所述的半导体装置，其特征在于，
所述GaN系化合物半导体沟道层通过从由GaN和InGaN构成的组中所选择的化合物半导体构成，所述GaN系化合物半导体电子供给层由AlGaN构成。
13.根据权利要求1所述的半导体装置，其特征在于，
所述半导体层是n型GaN沟道层。
14.一种半导体装置，包括由以GavAl1-v为III族元素主要成分和以N为V族元素主要成分的化合物半导体构成的半导体层和与该半导体层接触的肖特基结金属层，其中，0≤v≤1；
所述肖特基结金属层由包含与所述半导体层接触的第一金属层、与该第一金属层接触的第二金属层以及与该第二金属层接触的第三金属层的层叠结构构成，
所述第二金属层由比所述第一金属层和所述第三金属层更高熔点的金属材料构成，
所述第三金属层由比所述第一金属层和所述第二金属层更低电阻率的金属材料构成，
所述第一金属层通过从由Niz1Si1-z1、Ptz2Si1-z2、Pdz3Si1-z3、Niz4N1-z4、Pdz5N1-z5构成的组中所选择的任何一个金属材料构成，其中，0.4≤z1≤0.75，0.5≤z2≤0.75，0.5≤z3≤0.85，0.5≤z4≤0.85，0.5≤z5≤0.85，
所述第二金属层通过从由Mo、W、Ta、MoxSi1-x、PtxSi1-x、WxSi1-x、TixSi1-x、TaxSi1-x、MoxN1-x、WxN1-x、TixN1-x、TaxN1-x构成的组中所选择的任何一个金属材料构成，其中，0＜x＜1。
15.根据权利要求14所述的半导体装置，其特征在于，
所述第三金属层通过从由Au、Cu、Al、Pt构成的组中所选择的任何一个金属材料构成。
16.根据权利要求14所述的半导体装置，其特征在于，
所述第一金属层由比所述第二金属层更大功函数的金属材料构成。
17.根据权利要求16所述的半导体装置，其特征在于，
所述第一金属层由还比所述第三金属层更大功函数的金属材料构成。
18.根据权利要求14所述的半导体装置，其特征在于，
所述第二金属层的熔点为1000℃以上。
19.根据权利要求14所述的半导体装置，其特征在于，
所述半导体层形成在由形成于基板上的多个化合物半导体层构成的多层结构上。
20.根据权利要求19所述的半导体装置，其特征在于，
所述基板通过从由蓝宝石基板、SiC基板、GaN基板构成的组中所选择的任何一个基板构成。
21.根据权利要求14所述的半导体装置，其特征在于，
所述半导体层由AluGa1-uN层构成，其中，0≤u≤1。
22.根据权利要求14所述的半导体装置，其特征在于，
所述半导体层是形成在GaN系化合物半导体沟道层上的GaN系化合物半导体电子供给层。
23.根据权利要求22所述的半导体装置，其特征在于，
所述GaN系化合物半导体沟道层通过从由GaN和InGaN构成的组中所选择的化合物半导体构成，所述GaN系化合物半导体电子供给层由AlGaN构成。
24.根据权利要求14所述的半导体装置，其特征在于，
所述半导体层是形成在GaN系化合物半导体电子供给层上的GaN系化合物半导体沟道层。
25.根据权利要求24所述的半导体装置，其特征在于，
所述GaN系化合物半导体沟道层通过从由GaN和InGaN构成的组中所选择的化合物半导体构成，所述GaN系化合物半导体电子供给层由AlGaN构成。
26.根据权利要求14所述的半导体装置，其特征在于，
所述半导体层是n型GaN沟道层。
27.一种半导体装置，包括由以GavAl1-v为III族元素主要成分和以N为V族元素主要成分的化合物半导体构成的半导体层和与该半导体层接触的肖特基结金属层，其中，0≤v≤1；
所述肖特基结金属层由包含与所述半导体层接触的第一金属层、以及与该第一金属层接触的第二金属层的层叠结构构成，
所述第一金属层由比所述第二金属层更高熔点的金属材料构成，
所述第二金属层由比所述第一金属层更低电阻率的金属材料构成，
所述第一金属层通过从由NiyN1-y、PdyN1-y构成的组中所选择的任何一个金属材料构成，其中，0＜y＜1。
28.根据权利要求27所述的半导体装置，其特征在于，
所述第二金属层通过从由Au、Cu、Al、Pt构成的组中所选择的任何一个金属材料构成。
29.根据权利要求27所述的半导体装置，其特征在于，
所述第一金属层比所述第二金属层功函数大。
30.根据权利要求27所述的半导体装置，其特征在于，
所述第一金属层的熔点为1000℃以上。
31.根据权利要求27所述的半导体装置，其特征在于，
所述半导体层形成在由形成于基板上的多个化合物半导体层构成的多层结构上。
32.根据权利要求31所述的半导体装置，其特征在于，
所述基板通过从由蓝宝石基板、SiC基板、GaN基板构成的组中所选择的任何一个基板构成。
33.根据权利要求27所述的半导体装置，其特征在于，
所述半导体层由AluGa1-uN层构成，其中，0≤u≤1。
34.根据权利要求27所述的半导体装置，其特征在于，
所述半导体层是形成在GaN系化合物半导体沟道层上的GaN系化合物半导体电子供给层。
35.根据权利要求34所述的半导体装置，其特征在于，
所述GaN系化合物半导体沟道层通过从由GaN和InGaN构成的组中所选择的化合物半导体构成，所述GaN系化合物半导体电子供给层由AlGaN构成。
36.根据权利要求27所述的半导体装置，其特征在于，
所述半导体层是形成在GaN系化合物半导体电子供给层上的GaN系化合物半导体沟道层。
37.根据权利要求36所述的半导体装置，其特征在于，
所述GaN系化合物半导体沟道层通过从由GaN和InGaN构成的组中所选择的化合物半导体构成，所述GaN系化合物半导体电子供给层由AlGaN构成。
38.根据权利要求27所述的半导体装置，其特征在于，
所述半导体层是n型GaN沟道层。
39.一种半导体装置，包括由以GavAl1-v为III族元素主要成分和以N为V族元素主要成分的化合物半导体构成的半导体层和与该半导体层接触的肖特基结金属层，其中，0≤v≤1；
所述肖特基结金属层由包含与所述半导体层接触的第一金属层、以及与该第一金属层接触的第二金属层的叠层结构构成，
所述第一金属层由比所述第二金属层更高熔点的金属材料构成，
所述第二金属层由比所述第一金属层更低电阻率的金属材料构成，
所述第一金属层通过从由Niy4N1-y4、Pdy5N1-y5构成的组中所选择的任何一个金属材料构成，其中，0.5≤y4≤0.85，0.5≤y5≤0.85。
40.根据权利要求39所述的半导体装置，其特征在于，
所述第二金属层通过从由Au、Cu、Al、Pt构成的组中所选择的任何一个金属材料构成。
41.根据权利要求39所述的半导体装置，其特征在于，
所述第一金属层比所述第二金属层功函数大。
42.根据权利要求39所述的半导体装置，其特征在于，
所述第一金属层的熔点为1000℃以上。
43.根据权利要求39所述的半导体装置，其特征在于，
所述半导体层形成在由形成于基板上的多个化合物半导体层构成的多层结构上。
44.根据权利要求43所述的半导体装置，其特征在于，
所述基板通过从由蓝宝石基板、SiC基板、GaN基板构成的组中所选择的任何一个基板构成。
45.根据权利要求39所述的半导体装置，其特征在于，
所述半导体层由AluGa1-uN层构成，其中，0≤u≤1。
46.根据权利要求39所述的半导体装置，其特征在于，
所述半导体层是形成在GaN系化合物半导体沟道层上的GaN系化合物半导体电子供给层。
47.根据权利要求46所述的半导体装置，其特征在于，
所述GaN系化合物半导体沟道层通过从由GaN和InGaN构成的组中所选择的化合物半导体构成，所述GaN系化合物半导体电子供给层由AlGaN构成。
48.根据权利要求39所述的半导体装置，其特征在于，
所述半导体层是形成在GaN系化合物半导体电子供给层上的GaN系化合物半导体沟道层。
49.根据权利要求48所述的半导体装置，其特征在于，
所述GaN系化合物半导体沟道层通过从由GaN和InGaN构成的组中所选择的化合物半导体构成，所述GaN系化合物半导体电子供给层由AlGaN构成。
50.根据权利要求39所述的半导体装置，其特征在于，
所述半导体层是n型GaN沟道层。
51.一种半导体装置，包括由以GavAl1-v为III族元素主要成分和以N为V族元素主要成分的化合物半导体构成的半导体层和与该半导体层接触的肖特基结电极，其中，0≤v≤1；
所述肖特基结电极由包含与所述半导体层接触的第一金属层、与该第一金属层接触的第二金属层以及与该第二金属层接触的第三金属层的层叠结构构成，
所述第一金属层通过从由Ni、Pt、Pd、NizSi1-z、PtzSi1-z、PdzSi1-z、NizN1-z、PdzN1-z构成的组中所选择的任何一个金属材料构成，其中，0＜z＜1，
所述第二金属层通过从由Mo、W、Ta、MoxSi1-x、PtxSi1-x、WxSi1-x、TixSi1-x、TaxSi1-x、MoxN1-x、WxN1-x、TixN1-x、TaxN1-x构成的组中所选择的任何一个金属材料构成，其中，0＜x＜1，
所述第三金属层通过从由Au、Cu、Al、Pt构成的组中所选择的任何一个金属材料构成。
52.一种半导体装置，包括由以GavAl1-v为III族元素主要成分和以N为V族元素主要成分的化合物半导体构成的半导体层和与该半导体层接触的肖特基结电极，其中，0≤v≤1；
所述肖特基结电极由包含与所述半导体层接触的第一金属层、以及与该第一金属层接触的第二金属层的层叠结构构成，
所述第一金属层通过从由NiyN1-y、PdyN1-y构成的组中所选择的任何一个金属材料构成，其中，0＜y＜1，
所述第二金属层通过从由Au、Cu、Al、Pt构成的组中所选择的任何一个金属材料构成。
53.一种半导体装置，包括由以GavAl1-v为III族元素主要成分和以N为V族元素主要成分的化合物半导体构成的半导体层和与该半导体层接触的肖特基结电极，其中，0≤v≤1；
所述肖特基结电极由包含与所述半导体层接触的第一金属层、与该第一金属层接触的第二金属层以及与该第二金属层接触的第三金属层的层叠结构构成，
所述第一金属层通过从由Niz1Si1-z1、Ptz2Si1-z2、Pdz3Si1-z3、Niz4N1-z4、Pdz5N1-z5构成的组中所选择的任何一个金属材料构成，其中，0.4≤z1≤0.75，0.5≤z2≤0.75，0.5≤z3≤0.85，0.5≤z4≤0.85，0.5≤z5≤0.85，
所述第二金属层通过从由Mo、W、Ta、MoxSi1-x、PtxSi1-x、WxSi1-x、TixSi1-x、TaxSi1-x、MoxN1-x、WxN1-x、TixN1-x、TaxN1-x构成的组中所选择的任何一个金属材料构成，其中，0＜x＜1，
所述第三金属层通过从由Au、Cu、Al、Pt构成的组中所选择的任何一个金属材料构成。
54.一种半导体装置，包括由以GavAl1-v为III族元素主要成分和以N为V族元素主要成分的化合物半导体构成的半导体层和与该半导体层接触的肖特基结电极，其中，0≤v≤1；
所述肖特基结电极由包含与所述半导体层接触的第一金属层、以及与该第一金属层接触的第二金属层的层叠结构构成，
所述第一金属层通过从由Niy4N1-y4、Pdy5N1-y5构成的组中所选择的任何一个金属材料构成，其中，0.5≤y4≤0.85，0.5≤y5≤0.85，
所述第二金属层通过从由Au、Cu、Al、Pt构成的组中所选择的任何一个金属材料构成。
CNB038195194A 2002-06-17 2003-06-17 具有肖特基结电极的半导体装置 Expired - Fee Related CN100380678C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP175243/2002 2002-06-17
JP2002175243A JP4221697B2 (ja) 2002-06-17 2002-06-17 半導体装置

Publications (2)

Publication Number Publication Date
CN1675775A CN1675775A (zh) 2005-09-28
CN100380678C true CN100380678C (zh) 2008-04-09

Family

ID=29728025

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB038195194A Expired - Fee Related CN100380678C (zh) 2002-06-17 2003-06-17 具有肖特基结电极的半导体装置

Country Status (4)

Country Link
US (1) US7071526B2 (zh)
JP (1) JP4221697B2 (zh)
CN (1) CN100380678C (zh)
WO (1) WO2003107431A1 (zh)

Families Citing this family (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7400112B2 (en) * 2001-06-20 2008-07-15 Helen Of Troy Limited Autoilluminating rechargeable lamp system
AU2002357640A1 (en) 2001-07-24 2003-04-22 Cree, Inc. Insulting gate algan/gan hemt
US7166867B2 (en) * 2003-12-05 2007-01-23 International Rectifier Corporation III-nitride device with improved layout geometry
JP4888115B2 (ja) * 2004-02-20 2012-02-29 日本電気株式会社 電界効果トランジスタ
US7417266B1 (en) 2004-06-10 2008-08-26 Qspeed Semiconductor Inc. MOSFET having a JFET embedded as a body diode
WO2005122232A1 (en) * 2004-06-11 2005-12-22 Ammono Sp. Z O.O. High electron mobility transistor (hemt) made of layers of group xiii element nitrides and manufacturing method thereof.
JP4345626B2 (ja) * 2004-09-27 2009-10-14 豊田合成株式会社 半導体素子及びその製造方法。
US7288803B2 (en) * 2004-10-01 2007-10-30 International Rectifier Corporation III-nitride power semiconductor device with a current sense electrode
US7236053B2 (en) 2004-12-31 2007-06-26 Cree, Inc. High efficiency switch-mode power amplifier
JP4866007B2 (ja) * 2005-01-14 2012-02-01 富士通株式会社 化合物半導体装置
JP2006310769A (ja) * 2005-02-02 2006-11-09 Internatl Rectifier Corp Ｉｉｉ族窒化物一体化ショットキおよび電力素子
JP2006223016A (ja) * 2005-02-08 2006-08-24 Renesas Technology Corp 電源システム、マルチチップモジュール、システムインパッケージ、および非絶縁型ｄｃ／ｄｃコンバータ
US7737522B2 (en) * 2005-02-11 2010-06-15 Alpha & Omega Semiconductor, Ltd. Trench junction barrier controlled Schottky device with top and bottom doped regions for enhancing forward current in a vertical direction
JPWO2007007589A1 (ja) * 2005-07-08 2009-01-29 日本電気株式会社 電界効果トランジスタおよびその製造方法
JP2007048878A (ja) 2005-08-09 2007-02-22 Mitsubishi Electric Corp 半導体装置
CN100381609C (zh) * 2005-11-03 2008-04-16 上海交通大学 铜互连阻挡层材料TaWN薄膜
US8026568B2 (en) * 2005-11-15 2011-09-27 Velox Semiconductor Corporation Second Schottky contact metal layer to improve GaN Schottky diode performance
KR100662850B1 (ko) * 2006-02-02 2007-01-02 삼성전자주식회사 복수 개의 금속층을 적층한 반도체 소자
EP1883141B1 (de) * 2006-07-27 2017-05-24 OSRAM Opto Semiconductors GmbH LD oder LED mit Übergitter-Mantelschicht
PL1883119T3 (pl) * 2006-07-27 2016-04-29 Osram Opto Semiconductors Gmbh Półprzewodnikowa struktura warstwowa z supersiecią
EP1883140B1 (de) * 2006-07-27 2013-02-27 OSRAM Opto Semiconductors GmbH LD oder LED mit Übergitter-Mantelschicht und Dotierungsgradienten
US7692263B2 (en) 2006-11-21 2010-04-06 Cree, Inc. High voltage GaN transistors
DE102007003541A1 (de) * 2007-01-24 2008-07-31 Robert Bosch Gmbh Elektronisches Bauteil
US8212290B2 (en) * 2007-03-23 2012-07-03 Cree, Inc. High temperature performance capable gallium nitride transistor
JP2010219130A (ja) * 2009-03-13 2010-09-30 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
CN101527174B (zh) * 2009-04-10 2012-01-25 中国科学院苏州纳米技术与纳米仿生研究所 肖特基型核电池及其制备方法
JP5144585B2 (ja) * 2009-05-08 2013-02-13 住友電気工業株式会社 半導体装置およびその製造方法
KR101774933B1 (ko) * 2010-03-02 2017-09-06 삼성전자 주식회사 듀얼 디플리션을 나타내는 고 전자 이동도 트랜지스터 및 그 제조방법
US9142631B2 (en) * 2010-03-17 2015-09-22 Cree, Inc. Multilayer diffusion barriers for wide bandgap Schottky barrier devices
JP5343910B2 (ja) * 2010-04-09 2013-11-13 富士通株式会社 化合物半導体装置の製造方法
US8896122B2 (en) 2010-05-12 2014-11-25 Cree, Inc. Semiconductor devices having gates including oxidized nickel
JP2012227228A (ja) * 2011-04-15 2012-11-15 Advanced Power Device Research Association 半導体デバイスおよび半導体デバイスの製造方法
US9111904B2 (en) 2011-11-29 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate breakdown voltage improvement for group III-nitride on a silicon substrate
US8633094B2 (en) 2011-12-01 2014-01-21 Power Integrations, Inc. GaN high voltage HFET with passivation plus gate dielectric multilayer structure
US8940620B2 (en) 2011-12-15 2015-01-27 Power Integrations, Inc. Composite wafer for fabrication of semiconductor devices
US9640627B2 (en) * 2012-03-07 2017-05-02 Cree, Inc. Schottky contact
JP5995309B2 (ja) * 2012-03-28 2016-09-21 住友電工デバイス・イノベーション株式会社 半導体装置及びその製造方法
CN102664197B (zh) * 2012-06-05 2014-08-06 长安大学 Jfet及其制造方法以及使用该jfet的微型逆变器
JP5777586B2 (ja) * 2012-09-20 2015-09-09 株式会社東芝 半導体装置及びその製造方法
US9202703B2 (en) 2012-11-05 2015-12-01 Cree, Inc. Ni-rich Schottky contact
US8928037B2 (en) 2013-02-28 2015-01-06 Power Integrations, Inc. Heterostructure power transistor with AlSiN passivation layer
CN103219239B (zh) * 2013-03-27 2015-05-27 中国电子科技集团公司第五十五研究所 AlGaN/GaN HEMT制造法
JP6156038B2 (ja) * 2013-10-03 2017-07-05 富士通株式会社 半導体装置の製造方法
CN103745922A (zh) * 2013-12-09 2014-04-23 中国电子科技集团公司第五十五研究所 GaN高电子迁移率晶体管复合介质绝缘栅的制造方法
JP2015167220A (ja) * 2014-02-12 2015-09-24 三菱電機株式会社 半導体装置及びその製造方法
WO2015191065A1 (en) * 2014-06-11 2015-12-17 Hrl Laboratories, Llc Ta based ohmic contact
JP6237553B2 (ja) * 2014-09-24 2017-11-29 豊田合成株式会社 半導体装置およびその製造方法
CN105097910B (zh) * 2015-07-14 2018-11-13 工业和信息化部电子第五研究所 氮化镓基高电子迁移率晶体管的栅电极
JP6398909B2 (ja) * 2015-08-20 2018-10-03 豊田合成株式会社 ショットキーバリアダイオード及びその製造方法
JP2017163050A (ja) * 2016-03-10 2017-09-14 株式会社東芝 半導体装置
JP6724685B2 (ja) * 2016-09-23 2020-07-15 住友電気工業株式会社 半導体装置
US10026823B1 (en) * 2017-03-08 2018-07-17 Raytheon Company Schottky contact structure for semiconductor devices and method for forming such schottky contact structure
CN109659361B (zh) 2017-10-12 2022-03-04 电力集成公司 用于异质结器件的栅极堆叠体
US20190148498A1 (en) * 2017-11-13 2019-05-16 Win Semiconductors Corp. Passivation Structure For GaN Field Effect Transistor
JP6997002B2 (ja) 2018-02-19 2022-01-17 住友電気工業株式会社 半導体装置及びその製造方法
CN108550622A (zh) * 2018-03-16 2018-09-18 扬州科讯威半导体有限公司 一种氮化镓肖特基势垒二极管及其制造方法
JP7047615B2 (ja) 2018-06-13 2022-04-05 住友電工デバイス・イノベーション株式会社 半導体デバイスの製造方法
CN111293179A (zh) * 2018-12-10 2020-06-16 黄山学院 一种硅基氮化镓肖特基二极管及其制备方法
IT201800011065A1 (it) * 2018-12-13 2020-06-13 St Microelectronics Srl Transistore hemt includente una regione di porta perfezionata e relativo procedimento di fabbricazione
CN112216739B (zh) * 2020-08-25 2022-08-12 西安电子科技大学 低热阻硅基氮化镓微波毫米波器件材料结构及制备方法
CN113257893A (zh) * 2021-04-30 2021-08-13 北海惠科半导体科技有限公司 一种肖特基二极管及其制作方法和芯片

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11354817A (ja) * 1998-06-03 1999-12-24 Furukawa Electric Co Ltd:The ショットキー障壁形成用電極とその製造方法
JP2000277724A (ja) * 1999-03-26 2000-10-06 Nagoya Kogyo Univ 電界効果トランジスタとそれを備えた半導体装置及びその製造方法
JP2001156081A (ja) * 1999-09-16 2001-06-08 Matsushita Electronics Industry Corp 半導体装置およびその製造方法
CN1352807A (zh) * 1999-05-28 2002-06-05 Hrl实验室有限公司 具有低开启电压的磷化铟肖特基装置及其制造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61117868A (ja) * 1984-11-14 1986-06-05 Toshiba Corp 半導体装置及びその製造方法
JP3512659B2 (ja) * 1998-12-28 2004-03-31 シャープ株式会社 窒化物系ｉｉｉ−ｖ族化合物半導体装置
US6774449B1 (en) * 1999-09-16 2004-08-10 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for fabricating the same
JP2003209124A (ja) * 2001-11-06 2003-07-25 Sony Corp 電界効果半導体素子の製造方法及び電界効果半導体素子

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11354817A (ja) * 1998-06-03 1999-12-24 Furukawa Electric Co Ltd:The ショットキー障壁形成用電極とその製造方法
JP2000277724A (ja) * 1999-03-26 2000-10-06 Nagoya Kogyo Univ 電界効果トランジスタとそれを備えた半導体装置及びその製造方法
CN1352807A (zh) * 1999-05-28 2002-06-05 Hrl实验室有限公司 具有低开启电压的磷化铟肖特基装置及其制造方法
JP2001156081A (ja) * 1999-09-16 2001-06-08 Matsushita Electronics Industry Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP4221697B2 (ja) 2009-02-12
CN1675775A (zh) 2005-09-28
JP2004022773A (ja) 2004-01-22
US7071526B2 (en) 2006-07-04
US20050151255A1 (en) 2005-07-14
WO2003107431A1 (ja) 2003-12-24

Similar Documents

Publication Publication Date Title
CN100380678C (zh) 具有肖特基结电极的半导体装置
JP5160791B2 (ja) 電荷移動誘起エネルギー障壁を有する窒化物へテロ接合トランジスタおよびその製造方法
JP5580602B2 (ja) デプレッションモードＧａＮベースＦＥＴを使用したカスコード回路
CN100440542C (zh) 半导体装置
JP6014023B2 (ja) 酸化ニッケルを含むゲートを有する半導体デバイス及びその作製方法
US9214352B2 (en) Ohmic contact to semiconductor device
JP2007329350A (ja) 半導体装置
US8859345B2 (en) Method for fabrication of III-nitride heterojunction semiconductor device
JP2004363563A (ja) 半導体装置
JP2001196575A (ja) 半導体装置
JP2007201093A (ja) 窒化物半導体装置
WO2009147774A1 (ja) 半導体装置
JP6244557B2 (ja) 窒化物半導体デバイス
US9024327B2 (en) Metallization structure for high power microelectronic devices
JP2008166639A (ja) 整流素子およびそれを用いた電力変換装置
JP4327114B2 (ja) 窒化物半導体装置
JP5415668B2 (ja) 半導体素子
JP4869564B2 (ja) 窒化物半導体装置及びその製造方法
JP6213520B2 (ja) ヘテロ接合半導体装置及びその製造方法
JP5100002B2 (ja) 窒化物半導体装置
JP5113375B2 (ja) 窒化物半導体装置
JP4925596B2 (ja) 窒化物半導体装置
JP2009060065A (ja) 窒化物半導体装置
JP2016207890A (ja) ヘテロ接合半導体装置
CN100544024C (zh) 氮化物半导体器件的肖特基电极及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080409

Termination date: 20150617

EXPY Termination of patent right or utility model