WO2003107431A1 - ショットキー接合電極を有する半導体装置 - Google Patents

ショットキー接合電極を有する半導体装置 Download PDF

Info

Publication number
WO2003107431A1
WO2003107431A1 PCT/JP2003/007676 JP0307676W WO03107431A1 WO 2003107431 A1 WO2003107431 A1 WO 2003107431A1 JP 0307676 W JP0307676 W JP 0307676W WO 03107431 A1 WO03107431 A1 WO 03107431A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
metal layer
metal
semiconductor
semiconductor device
Prior art date
Application number
PCT/JP2003/007676
Other languages
English (en)
French (fr)
Inventor
安藤　裕二
宮本　広信
岡本　康宏
笠原　健資
中山　達峰
葛原　正明
Original Assignee
日本電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本電気株式会社 filed Critical 日本電気株式会社
Priority to US10/518,602 priority Critical patent/US7071526B2/en
Publication of WO2003107431A1 publication Critical patent/WO2003107431A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H01L29/475—Schottky barrier electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7781—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with inverted single heterostructure, i.e. with active layer formed on top of wide bandgap layer, e.g. IHEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Definitions

  • the present invention relates to a high-output semiconductor device containing GaN as a main material and used in a microwave band, and more particularly to a Schottky junction electrode used for a semiconductor device having excellent heat resistance and power performance.
  • FIG. 1 is a partial longitudinal sectional view of a conventional semiconductor device having a Schottky junction electrode.
  • This semiconductor device is disclosed, for example, by M. Mishra et al. In the literature I-Transactions-on-Microwave, "Theory” and “Technics” (IEEE Trans. M). ic ave ave Theory Technology (vol. 46, No. 6, p. 756, 1998).
  • the semiconductor device is a heterojunction field-effect transistor and has a multilayer structure of a plurality of nitride-based compound semiconductor layers formed on a sapphire substrate.
  • a buffer layer 62 made of aluminum nitride (A 1 N), a gallium nitride (GaN) channel layer 63, and an aluminum gallium nitride (A 1 GaN) electron supply layer 64 are sequentially formed on a sapphire substrate 61.
  • a laminate of a nitride-based compound semiconductor is formed on the sapphire substrate 61.
  • a source electrode 6 S and a drain electrode 6 D are formed in contact with the A 1 GaN electron supply layer 64, and the source electrode 6 S and the drain electrode 6 D have ohmic contact with the A 1 GaN electron supply layer 64.
  • source electrode 6 S and A gate electrode 67 is formed so as to be separated from the drain electrode 6D and to be in contact with the A1 GaN electron supply layer 64, and the gate electrode 67 is in Schottky contact with the A1 GaN electron supply layer 64.
  • the gate electrode 67 is a Schottky gate electrode.
  • the gate electrode 67 has a two-layer structure of an Ni layer 671 in contact with the A 1 GaN electron supply layer 64 and an Au layer 672 in contact with the Ni layer 671.
  • the Schottky junction electrode 67 of the semiconductor device according to the prior art is constituted by a metal layer 671 which is in contact with the A 1 GaN layer 64 and has a large work function, for example, Ni, Pt, Pd or the like.
  • the Au layer 672 is formed on the metal layer 671 in order to reduce the resistance of the electrode.
  • a Schottky junction electrode 67 is composed of Ni, Pt, and Pd
  • Ni is thermally unstable, for example, the transition point is as low as about 353 ° C.
  • High current density ( ⁇ lA / "mm) and high withstand voltage ( ⁇ 100V) can be obtained in semiconductor devices mainly composed of GaN, so operation at high power density (l ⁇ 10W / mm) is possible.
  • the temperature near the gate electrode rises to 400 ° C or more due to self-heating, so that the heat of Ni, Pt :, and Pd that make Schottky contact with the GaN-based semiconductor is obtained. Diffusion and alloying reaction between Ni, Pt, and Pd and Au constituting the metal layer 672 were remarkable.
  • FIG. 2 is a diagram showing reverse gate current-voltage characteristics measured before and after heat treatment of the semiconductor device shown in FIG.
  • the vertical axis shows the gate current (AZmm)
  • the horizontal axis shows the gate drain voltage (V).
  • the conventional semiconductor device shown in FIG. It was confirmed that the reverse gate current for one drain voltage increased by about one digit.
  • FIG. 3 is a diagram showing an Auger profile of the conventional semiconductor device shown in FIG. 1 before heat treatment.
  • FIG. 4 is a view showing an Auger profile of the conventional semiconductor device shown in FIG. 1 after heat treatment. 3 and 4, the ordinate represents the Auger intensity (a.u.) and the abscissa represents the sputtering time (min).
  • FIG. 3 it was confirmed that in the conventional semiconductor device shown in FIG. 1, mutual diffusion of Ni and Au occurs by the heat treatment at 500 ° C. Therefore, the increase in the reverse gate current due to the heat treatment as shown in Fig.
  • an object of the present invention is to improve the heat resistance of a Schottky junction electrode, and to provide a semiconductor device mainly composed of GaN which is excellent in power performance and reliability.
  • the first aspect of the present invention G a v A li - consisting v (however, 0 ⁇ 1) compound semiconductor as a main component of the group V side elements of N as a main component of the Group III-side elemental the A semiconductor device comprising: a semiconductor layer; and a Schottky junction metal layer in contact with the semiconductor layer, wherein the Schottky junction metal layer includes a first metal layer in contact with the semiconductor layer; It has a laminated structure including a second metal layer in contact with the first metal layer and a third metal layer in contact with the second metal layer, and the second metal layer has a melting point higher than that of the first metal layer and the third metal layer.
  • the third metal layer is made of a high metal material, ⁇ A semiconductor device made of a metal material having a lower resistivity than the second metal layer.
  • the second metal layer may be made of any metal material selected from the group consisting of N i -z (however, 0, z, and 1), and the second metal layer is made of Mo, Pt :, W, T i , Ta, Mo x S ii- x , P t X S i ⁇ - x, W x S ii- x, T i x S ii- x, Ta x S ii - x Mo x N i - x, W X N i _ x, T i X N i _ x, T a X N i _x ( where, 0 ⁇ x ⁇ 1) may be composed
  • the first metal layer is N i z i S i ⁇ — z ] _ (provided that 0.4 ⁇ 1 ⁇ 0.75), ⁇ t ⁇ 2 S i 1- ⁇ 2 (where 0 5 ⁇ ⁇ 2 ⁇ 0.75), Pd z 3 S ii- z 3 (0.5.5 ⁇ 3 ⁇ 085), ⁇ i ⁇ 4 ⁇ 1- ⁇ 4 (0.5.5 ⁇ ⁇ 4 ⁇ 0.85), Pd z 5 N i- ⁇ 5 (However, 0.5 ⁇ ⁇ 5 ⁇ 0.85) the second metal layer, Mo, P t ;, W, T i, Ta, Mo x S ii - x, P t X S ii - x, W X S ii_ x, T i x S ii _ x, T a x S i ⁇ _ x , Mo X N i- x , W X N i _ x , T i
  • the first metal layer may be made of a metal material having a higher work function than the second metal layer. Further, the first metal layer may have a higher work function than the third metal layer in addition to the second metal layer, and may be made of a metal material.
  • the melting point of the second metal layer is preferably 1000 or more, more preferably 150 ° C. or more.
  • the semiconductor layer may be formed on a multilayer structure including a plurality of compound semiconductor layers formed on a substrate.
  • the substrate may be composed of any substrate selected from the group consisting of a sapphire substrate, a SiC substrate, and a GaN substrate.
  • the semiconductor layer may be composed of an AlGa-uN layer (where 0 ⁇ u ⁇ l).
  • the semiconductor layer may be constituted by a GaN-based compound semiconductor electron supply layer formed on the GaN-based compound semiconductor channel layer.
  • the GaN-based compound semiconductor channel layer is composed of a compound semiconductor selected from the group consisting of GaN and InGaN, and the GaN-based compound semiconductor electron supply layer is formed of A1Gan. Can be configured.
  • the semiconductor layer may be composed of a GaN-based compound semiconductor channel layer formed on the GaN-based compound semiconductor electron supply layer.
  • the GaN-based compound semiconductor channel layer is composed of a compound semiconductor selected from the group consisting of GaN and InGaN, and the GaN-based compound semiconductor electron supply layer is formed of A1Gan. Can be configured.
  • the semiconductor layer may be composed of an n-type GaN channel layer.
  • a second aspect of the present invention is a semiconductor comprising a compound semiconductor in which Ga v Ali _ v (where 0 ⁇ ⁇ 1) is a main component of a group III element and N is a main component of a group V element.
  • a semiconductor device comprising: a first metal layer in contact with the semiconductor layer; and a Schottky junction metal layer in contact with the first metal layer.
  • the first metal layer is made of a metal material having a melting point higher than that of the second metal layer, and the second metal layer has a resistivity higher than that of the first metal layer.
  • This is a semiconductor device made of a low metal material.
  • the second metal layer may be made of any metal material selected from the group consisting of Au, Cu, Al, and Pt.
  • the first metal layer may be made of a metal material having a higher work function than the second metal layer.
  • the melting point of the first metal layer is preferably at least 1000 ° C, more preferably at least 1500 ° C.
  • the semiconductor layer can be formed on a multilayer structure including a plurality of compound semiconductor layers formed on a substrate.
  • the substrate may be composed of any substrate selected from the group consisting of a sapphire substrate, a SiC substrate, and a GaN substrate.
  • the semiconductor layer A l u Ga; be configured in L-U N layer (where, O u ⁇ l).
  • the semiconductor layer may be constituted by a GaN-based compound semiconductor electron supply layer formed on the GaN-based compound semiconductor channel layer.
  • the GaN-based compound semiconductor channel layer may be composed of a compound semiconductor selected from the group consisting of GaN and InGaN, and the GaN-based compound semiconductor electron supply layer may be composed of A1GaN.
  • the semiconductor layer may be composed of a GaN-based compound semiconductor channel layer formed on the GaN-based compound semiconductor electron supply layer.
  • the GaN-based compound semiconductor channel layer may be composed of a compound semiconductor selected from the group consisting of GaN and InGaN, and the GaN-based compound semiconductor electron supply layer may be composed of A 1 GaN.
  • the semiconductor layer may be composed of an n-type GaN channel layer.
  • a third aspect of the present invention is a semiconductor layer comprising a compound semiconductor containing Ga v AI! -V (where 0 v ⁇ l) as a main component of a group III element and N as a main component of a group V element.
  • a Schottky junction electrode in contact with the semiconductor layer wherein the Schottky junction electrode comprises: a first metal layer in contact with the semiconductor layer; It has a laminated structure including a second metal layer in contact with the metal layer and a third metal layer in contact with the second metal layer, wherein the first metal layer has Ni, Pt, Pd, Ni2S i ⁇ - z, one of P t z S i preparative z, Pd z S ii one z, N i z Ni_ z, Pd z Ni- z ( and however, 0 ⁇ ⁇ 1) is selected from the group consisting of consists of metal material, before Symbol the second metal layer, Mo, P t, W, T i, Ta, Mo x
  • a fourth aspect of the present invention is a compound semiconductor comprising Ga v Al 1 -V (where 0 ⁇ 1> is a main component of a group III element and N is a main component of a group V element.
  • a semiconductor device comprising: a semiconductor layer; and a Schottky junction electrode in contact with the semiconductor layer, wherein the Schottky junction electrode is in contact with a first metal layer in contact with the semiconductor layer, and in contact with the first metal layer.
  • P d y N i _ y (however, 0 ⁇ y ⁇ l), made of any metal material selected from the group consisting of Au, Cu, A and Pt
  • the semiconductor device is made of any one of the following metal materials.
  • the fifth aspect of the present invention is Ga v Al!
  • a Schottky junction electrode comprising: a first metal layer in contact with the semiconductor layer; a second metal layer in contact with the first metal layer; and a second metal layer in contact with the second metal layer.
  • the second metal layer is made of Mo, Pt, W, Ti, Ta, Mo x S i _ _ x > P t x S il-x, W X S ii- x, T i X S ii _ x, Ta x S i i_ x, Mo x N 1- x, W x Ni- x, T i x Ni one x, Ta x Ni_ x (where 0 ⁇ X ⁇ 1), made of any metal material selected from the group consisting of: Au, Cu, A, and Pt It is a semiconductor device made of any one of metal materials.
  • a sixth aspect of the present invention is a compound semiconductor comprising Ga v Al 1 -V (where 0 ⁇ 1) as a main component of a Group III element and N as a main component of a Group V element.
  • a semiconductor device comprising: a semiconductor layer; and a Schottky junction electrode in contact with the semiconductor layer, wherein the Schottky junction electrode is in contact with a first metal layer in contact with the semiconductor layer, and in contact with the first metal layer.
  • a second metal layer wherein the first metal layer is composed of N i, y 1 S i 1- y 1 (where 0.4 ⁇ yl ⁇ 0.75), and P t y 2 S i ⁇ _ y 2 ( ⁇ , 0.5 ⁇ y2 ⁇ 70.5), P d y 3 S ii _ y 3 (but 0.5 ⁇ y 3 ⁇ 0.85), N i y 4 N!- y 4 (however, 0. 5 ⁇ y4 0. 85), Pdy 5 Ni _ y 5 ( however, 0. 5 ⁇ y 5 ⁇ 0. 85) consists either of a metal material selected from the group consisting of
  • the second metal layer is a semiconductor device made of any metal material selected from the group consisting of Au, Cu, Al, and Pt.
  • FIG. 1 is a partial longitudinal sectional view of a conventional semiconductor device having a Schottky junction electrode.
  • FIG. 2 is a diagram showing reverse gate current-voltage characteristics measured before and after heat treatment of the semiconductor device shown in FIG.
  • FIG. 3 is a diagram showing an Auger profile of the conventional semiconductor device shown in FIG. 1 before heat treatment.
  • FIG. 4 is a view showing an Auger profile of the conventional semiconductor device shown in FIG. 1 after heat treatment.
  • FIG. 5 is a partial longitudinal sectional view showing a main structure of an A 1 GaN / GaN heterojunction field effect transistor according to the first embodiment of the present invention.
  • FIG. 6 is a diagram showing a reverse gate current-voltage characteristic before and after heat treatment of the semiconductor device according to the first embodiment of the present invention.
  • FIG. 7 is a characteristic diagram showing the gate width dependence of the saturation output density between the semiconductor device of the related art and the semiconductor device according to the first embodiment of the present invention.
  • FIG. 8 is a partial vertical cross-sectional view showing a main structure of an A 1 G a NZ G a N heterojunction field effect transistor according to the second embodiment of the present invention.
  • FIG. 9 is a partial longitudinal sectional view showing a main structure of an A 1 GaN / GaN heterojunction field effect transistor according to the third embodiment of the present invention.
  • FIG. 10 is a partial longitudinal sectional view showing a main structure of a GaN-based metal-semiconductor field effect transistor according to a fourth embodiment of the present invention.
  • FIG. 11 is a partial longitudinal sectional view showing a main structure of a GaN-based metal-semiconductor field effect transistor according to a fifth embodiment of the present invention.
  • FIG. 12 is a partial longitudinal sectional view showing a main structure of a GaN-based metal-semiconductor field effect transistor according to a sixth embodiment of the present invention.
  • FIG. 13 is a partial longitudinal sectional view showing a main structure of a GaN / A1 GaN system heterojunction field effect transistor according to a seventh embodiment of the present invention.
  • FIG. 14 is a partial longitudinal sectional view showing a main structure of a NZA1 GaN system heterojunction field effect transistor according to an eighth embodiment of the present invention.
  • FIG. 15 is a partial longitudinal sectional view showing a main structure of a NZA1 GaN system heterojunction field effect transistor according to a ninth embodiment of the present invention.
  • FIG. 5 shows an A 1 G a N / G a N system heterojunction according to the first embodiment of the present invention.
  • FIG. 2 is a partial vertical cross-sectional view showing a main structure of a combined field effect transistor (HJFET). This transistor is formed on a sapphire substrate 11. In FIG. 5, on the sapphire substrate 11, an A1N buffer layer 12 of an amplifier is formed. An undoped GaN channel layer 13 is formed on the A 1 N buffer layer 12 of the AND. On the undoped GaN channel layer 13, an undoped A 1 GaN electron supply layer 14 is formed. Then, a source electrode 6 S and a drain electrode 6 D are formed in contact with the upper surface of the A 1 GaN electron supply layer 14. The source electrode 6 S and the drain electrode 6 D make ohmic contact with the A 10 & electron supply layer 14.
  • HJFET combined field effect transistor
  • a gate electrode 17 is formed in contact with the upper surface of the A 1 GaN electron supply layer 14.
  • the gate electrode 17 is separated from the source electrode 6S and the drain electrode 6D.
  • the gate electrode 17 makes Schottky contact with the A 1 GaN electron supply layer 14.
  • the gate electrode 17 has a three-layer structure. That is, the three-layer laminated structure is composed of the Ni layer 171 in contact with the upper surface of the A 1 & 3? ⁇ Electron supply layer 14, the Mo layer 172 in contact with the upper surface of the Ni layer 171, and the upper surface of the Mo layer 172. It consists of an Au layer 173 in contact with the surface.
  • the Ni layer 17 1 makes Schottky contact with the A 1 GaN electron supply layer 14.
  • HJFETs Heterojunction field-effect transistors
  • the semiconductor device of this embodiment can be manufactured as follows.
  • the undoped A 1 N buffer layer 1 having a thickness of 20 nm is formed on a sapphire substrate 11 having a (0001) plane, for example, by molecular beam epitaxy (abbreviated as MBE).
  • MBE molecular beam epitaxy
  • An undoped GaN channel layer 13 having a thickness of 2 m and an undoped A10.3GaQ.7N electron supply layer 14 having a thickness of 30 nm are sequentially grown.
  • a l GaN and G a N are have different lattice constants, and one-flop A 1 0. 3 G a 0. thickness 30 nm of 7N layer 14 is below the critical thickness for the occurrence of dislocation.
  • a source electrode 6 S and a drain electrode 6 D are formed on the A 1 GaN electron supply layer 14 by, for example, evaporating and alloying a metal such as Ti / Al.
  • the source electrode 6 S and the drain electrode 6 D make ohmic contact with the AlGaN electron supply layer 14.
  • a metal layer is sequentially formed on the A 1 GaN electron supply layer 14 in the following order and film thickness by, for example, a vapor deposition / lift-off method to form the Schottky gate electrode 17.
  • a first metal layer 171 made of Ni with a thickness of 15 nm is formed on the Al GaN electron supply layer 14, and a second metal layer 17 made of Mo with a thickness of 15 nm is formed on the first metal layer 171.
  • a metal layer 172 is formed, and a third metal layer 173 made of Au having a thickness of 200 nm is formed on the second metal layer 1-2.
  • the Schottky gate electrode 17 is composed of a first metal layer 17 1 made of Ni, which is a metal having a large work function, and a second metal layer 17 made of Mo, which is a metal having a high melting point. It has a three-layer structure of a metal layer 172 and a third metal layer 173 made of Au which is a metal having low resistivity. That is, in order to form a high Schottky barrier at the interface between the semiconductor layer and the Schottky gate electrode 17, the first metal layer 17 1 is made of a metal having a large work function. In order to reduce the resistance of the key gate electrode 17, the third metal layer 173 is made of a metal having a low resistivity.
  • a second metal layer 172 made of a metal having a high melting point is interposed. This allows the Schottky gate electrode 17 not only to have a high Schottky barrier and a low resistance but also to have a high heat resistance, thereby improving the high-temperature characteristics and the high power performance of the semiconductor device. .
  • the second metal layer 172 interposed between the first metal layer 171 and the third metal layer 173 is higher than the first metal layer 171 and the third metal layer 173 Since it has a melting point, even when the Schottky gate electrode 17 is heated to a high temperature, interdiffusion between the metal of the first metal layer 17 1 and the metal of the third metal layer 17 3 is suppressed. Thus, alloying between these metals is suppressed.
  • the first metal layer 17 1 is composed of a metal having a large work function, but as described above, the A 1 G a N electron supply layer l 4 and the first metal layer 17 1 Thus, it is possible to suppress a reduction in the Schottky barrier at the interface with the gate electrode, and to suppress an increase in the reverse gate current even at a high temperature. As a result, the gate leakage current was suppressed even at a high temperature, and the heat resistance of the Schottky gate electrode 17 was improved. As a result, the reliability of the device was improved. Also, Ni constituting the first metal layer 171, which is in contact with A10 & ⁇ electron supply layer 14, has a large Schottky barrier because its work function is as large as about 4.6 eV.
  • the Schottky gate electrode 17 not only has a high Schottky barrier and low resistance but also has high heat resistance, so that the high temperature characteristics and the high power performance of the semiconductor device can be improved.
  • FIG. 6 is a diagram showing the reverse gate current-voltage characteristics before and after the heat treatment of the semiconductor device according to the first embodiment of the present invention.
  • the vertical axis shows the gate current (A / mm)
  • the horizontal axis shows the gate-drain voltage (V).
  • the broken line shows the reverse gate current-voltage characteristics before the heat treatment
  • the solid line shows the reverse gate current-voltage characteristics after the heat treatment.
  • FIG. 7 is a characteristic diagram showing the gate width dependence of the saturation output density between the semiconductor device of the related art and the semiconductor device according to the first embodiment of the present invention.
  • Figure 7 The vertical axis shows the saturation power (W / mm), and the horizontal axis shows the gate width (mm) of the semiconductor device.
  • the broken line indicates the gate width dependence of the saturation output density of the conventional semiconductor device, and the solid line indicates the gate width dependence of the saturation output density of the semiconductor device of the present embodiment.
  • the conventional technology a large decrease in the saturation power density due to self-heating was observed for large devices with a gate width of 32 mm or more.
  • the decrease in the output density due to the increase in the gate width was small, and it was confirmed that the power performance was improved by improving the heat resistance of the Schottky gate electrode.
  • Mo is exemplified as a typical example of the metal element having a high melting point that constitutes the second metal layer 172.However, for example, Mo is replaced by another metal element having a high melting point. The above effects can also be obtained.
  • Other typical examples of the metal element having a high melting point that constitutes the second metal layer 172 include, but are not necessarily limited to, Pt, W, Ti, and Ta. That is, the second metal layer 172 made of Mo can be replaced with any of a Pt layer, a W layer, a Ti layer, and a Ta layer.
  • the metal material constituting the second metal layer 172 is replaced with an intermetallic compound such as a metal silicide or a metal nitride having a high melting point and being thermally stable. The same effect as described above can be obtained.
  • a Mo x S ii— x layer (however, 0 ⁇ ⁇ 1) and a P t X S i ⁇ —x layer (where 0 ⁇ x1 ), 3: 1 1 - layer (where, 0 ⁇ x ⁇ 1), T ix S ii- x layer (where, 0 ⁇ ⁇ 1), Ta x S ii one x layer (where, 0 ⁇ chi ⁇ 1 ), ⁇ ⁇ — x layer (however, 0 ⁇ ⁇ 1), W X N; L— x layer (however, 0 ⁇ ⁇ 1), T i xN i — x layer (however, 0 ⁇ x ⁇ 1 ), T a x N: [ _ x layer (provided, however, may be replaced with either 0 ⁇ ⁇ 1) of the.
  • the melting point of the metal element or the intermetallic compound such as metal silicide or metal nitride constituting the second metal layer 17 2 is 100 ° C. or higher. . It is more preferable that the melting point be 150 ° C. or higher.
  • Ni has been exemplified as a typical example of the metal element having a high work function constituting the first metal layer 171, but, for example, another metal element having a high work function may be used.
  • the above effect can be obtained even if Ni is replaced by The first metal layer 1 7 1
  • Other typical examples of high work function metal elements that may be formed include, but are not necessarily limited to, Pt and Pd. That is, the first metal layer 171 made of Ni can be replaced with either the Pt layer or the Pd layer.
  • Au is exemplified as a typical example of the metal element having a low resistivity constituting the third metal layer 173.
  • Au is used as another metal element having a low resistivity.
  • Other typical examples of the metal element having a low resistivity that constitutes the third metal layer 173 include, but are not necessarily limited to, Cu, A, and Pt. That is, the third metal layer 173 made of Au can be replaced with any one of 11 layers, A1 layer, and Pt layer. Since the third metal layer 173 is provided to reduce the resistance of the Schottky gate electrode as described above, there is no need to limit the material and the like as long as it meets this purpose.
  • the semiconductor layer contacting the Schottky junction electrode is constituted by the A 1 GaN layer, but the GaN layer, the InA IN layer, the InGaN layer, the InA1 GaN layer, the A 1 N Even when the above structure is applied to a Schottky junction electrode that makes a Schottky contact with a layer, the same effect as the above effect can be obtained.
  • Schottky with a superlattice layer including at least one of a GaN layer, an AlGaN layer, an InAlN layer, an InGaN layer, an InAlGaN layer, and an AlN layer.
  • the present embodiment has been described with reference to a semiconductor device having a planar structure in which a source electrode, a gate electrode, and a drain electrode are formed on the same semiconductor layer, the present invention is applied to a semiconductor device having another structure. Even if the above structure is applied to the Schottky junction electrode, the same effect as the above effect can be obtained.
  • a recess structure in which a cap layer made of an N-type semiconductor is selectively formed under the source electrode and the drain electrode may be used. May be a buried gate structure buried in a semiconductor layer such as GaN or AlGaN.
  • FIG. 8 is a partial longitudinal sectional view showing a main structure of an A 1 GaNZGaN heterojunction field effect transistor (HJFET) according to the second embodiment of the present invention.
  • This transistor is formed on the sapphire substrate 21.
  • a 20 nm-thick A1N buffer layer 22 having a thickness of 20 nm is formed on the sapphire substrate 21.
  • Chi Yaneru layer 23 is formed, the G a N having a thickness of 3 onm on the channel layer 23 and -.
  • flop ⁇ 1 0 a 1 GaN electron supply layer 24 composed of 3 Ga 0. 7 N is formed.
  • the source electrode 6 S and the drain electrode 6 D are formed in contact with the upper surface of the A 1 GaN electron supply layer 24.
  • the source electrode 6 S and the drain electrode 6 D make ohmic contact with the A 1 GaN electron supply layer 24.
  • a gate electrode 27 is formed in contact with the upper surface of the A 1 GaN electron supply layer 24.
  • the gate electrode 27 is separated from the source electrode 6S and the drain electrode 6D.
  • the gate electrode 27 makes Schottky contact with the A 1 GaN electron supply layer 24.
  • the gate electrode 27 has a two-layer structure. That is, the two stratification layer structure includes a first metal layer made of the A 1 GaN N i 0 on the surface in contact film thickness 15 nm of the electron supply layer 14. 7 S i 0. 3 layer 271, said 1) A second metal layer made of an Au layer 272 having a thickness of 200 nm in contact with the upper surface of the metal layer.
  • the Ni 0.7 Sio. 3 layer 271 makes Schottky contact with the A 1 GaN electron supply layer 24.
  • the region near the interface with the A 1 GaN electron supply layer 24 in the GaN channel layer 23 has two-dimensional electron Gas is formed.
  • the heterojunction field-effect transistor operates as a transistor by modulating the two-dimensional electron gas concentration with the potential of the gate electrode 27.
  • the Schottky gate electrode 27 is made of a metal material having a large work function and a high melting point, such as Ni y S i — y (where 0 ⁇ y ⁇ l ) And a second metal layer 272 made of Au which is a metal having low resistivity.
  • N i y .S i] _— y (where 0 ⁇ y ⁇ l), which is an example of a metal silicide, is more stable at higher temperatures than N i alone because of the strong bonding force between N i and S i .
  • 0.4 ⁇ y ⁇ 0.75 Preferably, 0.4 ⁇ y ⁇ 0.75.
  • the melting point is as high as about 1200 ° C. or more, and the increase in resistivity is smaller than that of Ni. Therefore, even at a high temperature, thermal diffusion of the metal of the first metal layer 271 to the semiconductor layer in contact with the Schottky gate electrode 27 is suppressed. Furthermore, interdiffusion at high temperature between the metal of the second metal layer 272 and the metal of the first metal layer 271 is also suppressed. As a result, the reliability of the device is improved.
  • the second metal layer 272 is made of a metal having a low resistivity.
  • a high Schottky barrier is formed at the interface between the semiconductor layer and the Schottky gate electrode 27, and the interdiffusion between the metal of the second metal layer 27
  • the first metal layer 271 is made of a metal having a large work function and a high melting point in order to suppress thermal diffusion of the metal to the semiconductor layer with which the metal layer 71 contacts. This allows the Schottky gate electrode 27 not only to have a high Schottky barrier and low resistance but also to have high heat resistance, thereby improving the high temperature characteristics and the high power performance of the semiconductor device. enable.
  • Ni S i which is the metal material of the first metal layer 271
  • Au which is the metal material of the second metal layer 272.
  • the mutual diffusion of Au and Au is suppressed, and the thermal diffusion of the metal to the semiconductor layer in contact with the first metal layer 271 is suppressed.
  • the first metal layer 27 1 is composed of a metal having a large work function and a high melting point, a high Schottky barrier is formed at the interface between the semiconductor layer and the Schottky gate electrode 27.
  • the metal of the first metal layer 27 1 and the second metal Interdiffusion between the metals of the layer 272 and the metal is suppressed, and thus alloying between these metals is suppressed. Further, thermal diffusion of the metal to the semiconductor layer with which the first metal layer 271 contacts is suppressed.
  • the first metal layer 271 is composed of a metal having a large work function, but as described above, due to the suppression of alloying, the Schottky at the interface between the A 1 GaN electron supply layer 24 and the first metal layer 271 even at high temperatures. One barrier can be suppressed from being reduced, and an increase in the reverse gate current can be suppressed even at a high temperature.
  • the gate leak current is suppressed even at a high temperature, and the heat resistance of the Schottky gate electrode 27 is improved. As a result, the reliability of the device is improved. Therefore, since the Schottky gate electrode 27 has not only a high Schottky barrier and a low resistance but also a high heat resistance, it is possible to improve the high temperature characteristics and the high power performance of the semiconductor device.
  • NiSi is exemplified as a typical example of an intermetallic compound having a high work function and a high melting point that constitutes the first metal layer 271.
  • the above effect can be obtained even if NiSi is substituted with an intermetallic compound having
  • Other typical examples of the intermetallic compound having a high work function and a high melting point that constitute the first metal layer 271 include other metals such as PtSi, PdSi, NiN, and PdN. Including but not limited to nitrides.
  • N i S i constituting the first metal layer 271 is represented by P t y S i 1 ⁇ y (however, 0.5 ⁇ y ⁇ 0.75), P d y S ii- y (where 0. . 5 y ⁇ 0 85), N i y N -!.. y ( however, 0. 5 ⁇ y ⁇ 0 85), Pd y Ni_ y ( however, 0. 5 ⁇ y ⁇ 0 85) in one of the Can be replaced.
  • the melting point of the intermetallic compound such as a metal silicide or a metal nitride constituting the first metal layer 271 is 1000 ° C. or more. It is more preferable that the melting point is 1500 ° C or more.
  • Au is exemplified as a typical example of the metal element having a low resistivity that constitutes the second metal layer 272.However, for example, Au is replaced with another metal element having a low resistivity. The above effects can also be obtained.
  • Other typical examples of the metal element having a low resistivity that constitutes the second metal layer 272 include Cu, A and Pt, but need to include them.
  • the present invention is not limited to these. That is, the second metal layer 272 made of Au can be replaced with any of a Cu layer, an A1 layer, and a Pt layer. Since the second metal layer 272 is provided to reduce the resistance of the Schottky gate electrode as described above, there is no need to limit the material and the like as long as the purpose is met.
  • the semiconductor layer contacting the Schottky junction electrode is formed of the A1GaN layer, but the GaN layer, the InA1N layer, the InGaN layer, the InA1GaN layer, Even if the above structure is applied to a Schottky junction electrode that makes a Schottky contact with the 1N layer, the same effect as the above effect can be obtained. Also, a Schottky contact with a superlattice layer including at least one of a GaN layer, an AlGaN layer, an InA IN layer, an InGaN layer, an InAl GaN layer, and an A1N layer. Even if the above structure is applied to one junction electrode, the same effect as the above effect can be obtained.
  • the present embodiment has been described with reference to a semiconductor device having a planar structure in which a source electrode, a gate electrode, and a drain electrode are formed on the same semiconductor layer, the present invention is applied to a semiconductor device having another structure. Even if the above structure is applied to the Schottky junction electrode, the same effect as the above effect can be obtained.
  • a recess structure in which a cap layer made of an N-type semiconductor is selectively formed below the source electrode and the drain electrode may be used. It may have a buried gate structure buried in a semiconductor layer of N, A1GaN or the like.
  • FIG. 9 is a partial longitudinal sectional view showing a main structure of an A 1 GaNZGaN-based heterojunction field effect transistor (HJFET) according to the third embodiment of the present invention.
  • This transistor is formed on a SiC substrate 31.
  • an undoped A1N buffer layer 32 is formed on the SiC substrate 31, and a 2 m-thick undoped GaN buffer layer 3 is formed on the undoped A1N buffer layer 32. 3 is formed, and an InGaN channel layer 34 of 15 nm thick In 0.1 Ga 0.9 N is formed on the GaN buffer layer 33 of the amplifier.
  • the I the InGaN channel layer 34 on the film thickness 40 nm of the aND one flop a 1 o. 2 G a 0 . a 1 G a N electron supply layer 35 composed of 8 N is formed.
  • a source electrode 6 S and a drain electrode 6 D are formed in contact with the upper surface of the A 1 GaN electron supply layer 35.
  • the source electrode 6 S and the drain electrode 6 D make a uniform contact with the A 1 GaN electron supply layer 35.
  • a gate electrode 37 is formed in contact with the upper surface of the A 1 GaN electron supply layer 35.
  • the gate electrode 37 is separated from the source electrode 6S and the drain electrode 6D.
  • the gate electrode 37 makes Schottky contact with the A 1 GaN electron supply layer 35.
  • the gate electrode 37 has a three-layer structure. That is, the three-layer structure includes a first metal layer made of N i 0. 7 S i 0. 3 -layer 371 in contact with the upper surface of the A 1 GaN electron supply layer 35, on the upper surface of the first metal layer A second metal layer made of an Mo layer 372 in contact with the third metal layer made of an Au layer 373 in contact with the upper surface of the second metal layer.
  • N i 0. 7 S i 0. first metal layer consisting of three layers 371 takes a Schottky one contacts with the A 1 G a N electron supply layer 35.
  • the heterojunction field-effect transistor operates as a transistor by modulating the two-dimensional electron gas concentration with the potential of the gate electrode 37.
  • the Schottky gate electrode 37 is made of a metal material having a large work function and a high melting point, such as Ni y S i ⁇ _ y (where 0 ⁇ y ⁇ l 371), a second metal layer 372 of Mo which is a metal having a higher melting point than the first metal layer 371, and a low resistivity. And a third metal layer 373 made of Au as a metal. That is, Ni y S i y (where 0 ⁇ y ⁇ l), which is an example of a metal silicide, is stable at a higher temperature than Ni alone because of the strong bonding force between Ni and S i. Preferably, 0.4 ⁇ y ⁇ 0.75.
  • the melting point is very high at about 1200 ° C. or higher, and the increase in resistivity is smaller than that of Ni. Therefore, even at a high temperature, thermal diffusion of the metal of the first metal layer 371 to the semiconductor layer in contact with the Schottky gate electrode 37 is suppressed. Furthermore, interdiffusion at high temperature between the metal of the second metal layer 372 and the metal of the first metal layer 371 is also suppressed. As a result, the reliability of the device is improved.
  • the third metal layer 373 is made of a metal having a low resistivity.
  • a high Schottky barrier is formed at the interface between the semiconductor layer and the Schottky gate electrode 37, and the interdiffusion between the third metal layer 373 and the metal at a high temperature and the first metal layer 3
  • the first metal layer 371 is made of a metal having a large work function and a high melting point.
  • a second metal layer 372 made of a metal having a melting point higher than that of the first metal layer 371 is interposed between the metal layer 373 and the metal layer 373. This allows the Schottky gate electrode 37 to have not only a high Schottky barrier and low resistance but also extremely high heat resistance, thereby improving the high-temperature characteristics and the high power performance of the semiconductor device. I do.
  • the metal material of the second metal layer Certain Mo has a melting point as high as about 263 Ot, and thus acts as a barrier layer against the interdiffusion of Ni and Au.
  • the second metal layer 372 interposed between the first metal layer 371 and the third metal layer 373 is higher than the first metal layer 371 and the third metal layer 373. Even when the Schottky gate electrode 37 becomes hot, Interdiffusion between the metal of the first metal layer 371 and the metal of the third metal layer 373 is suppressed, and thus alloying between these metals is suppressed.
  • the first metal layer 371 is composed of a metal having a large work function, as described above, the interface between the A 1 GaN electron supply layer 35 and the first metal layer 371 can be formed even at a high temperature by suppressing alloying.
  • the reduction of the Schottky barrier can be suppressed, and the increase in the reverse gate current can be suppressed even at a high temperature.
  • the gate leakage current was suppressed even at a high temperature, and the heat resistance of the shot key gate electrode 37 was improved.
  • the reliability of the device was improved. Therefore, since the Schottky gate electrode 37 not only has a high Schottky barrier and low resistance but also has high heat resistance, it is possible to improve the high temperature characteristics and the high power performance of the semiconductor device.
  • NiSi is exemplified as a typical example of an intermetallic compound having a high work function and a high melting point that forms the first metal layer 371.
  • the above effect can be obtained even if NiSi is substituted with an intermetallic compound having
  • Other typical examples of the intermetallic compound having a high work function and a high melting point constituting the first metal layer 371 include other metal silicides or metal nitrides such as PtSi, PdSi, NiN, and PdN. Including, but not necessarily limited to.
  • N i S i that constitutes the first metal layer 371 is represented by P t y S ii-y (provided that 0.5 ⁇ y ⁇ 0.75), P d y S i 1- y (provided that 0. 5 ⁇ y ⁇ 0.85), N i y N i- y (0.5.5 ⁇ y ⁇ 0.85), Pd y Ni- y (0.5.y ⁇ 0.8.85)
  • P t y S ii-y provided that 0.5 ⁇ y ⁇ 0.75
  • P d y S i 1- y provided that 0. 5 ⁇ y ⁇ 0.85)
  • N i y N i- y (0.5.5 ⁇ y ⁇ 0.85)
  • Pd y Ni- y 0.5.y ⁇ 0.8.85
  • Mo is exemplified as a typical example of the metal element having a high melting point that forms the second metal layer 372.However, even if Mo is replaced with another metal element having a high melting point, The effect is obtained.
  • Other typical examples of the metal element having a high melting point that constitutes the second metal layer 372 include, but are not necessarily limited to, Pt, W, Ti, and Ta. That is, the second metal layer 372 made of Mo is It can be replaced with any of the t layer, W layer, Ti layer, and Ta layer.
  • the metal material constituting the second metal layer 372 is replaced with an intermetallic compound having a high melting point and being thermally stable such as metal silicide or metal nitride.
  • an intermetallic compound having a high melting point and being thermally stable such as metal silicide or metal nitride.
  • a metal material that can constitute the second metal layer 372 a Mo x S ii— layer (however, 0 ⁇ X 1), a Pt X S i] _— x layer (where 0 ⁇ 1), ⁇ ⁇ 3!
  • 1 1 — ⁇ layer (however, 0 ⁇ x ⁇ 1), T i x S i] L— x layer (however, 0 ⁇ ⁇ 1), Ta x S i; L— x layer ( However, 0 ⁇ ⁇ 1), MO X N; L- x layer (however, 0 ⁇ ⁇ 1), WxNi— x layer (however, 0 ⁇ ⁇ 1), T x N: L— x layer (However, 0 and ⁇ ⁇ 1), ⁇ ⁇ — It can be replaced with any of x layers (and 0 ⁇ ⁇ 1).
  • the melting point of the metal element or the intermetallic compound such as metal silicide or metal nitride forming the second metal layer 372 is 1000 ° C. or higher. It is more preferable that the melting point is 1,500 or more.
  • Au is illustrated as a typical example of the metal element having low resistivity that forms the third metal layer 373.
  • Au is replaced with another metal element having low resistivity.
  • Other typical examples of the metal element having a low resistivity that forms the third metal layer 373 include, but are not necessarily limited to, Cu, Al, and Pt. That is, the third metal layer 373 made of AU can be replaced with any one of 11 layers, A1 layer, and Pt layer. Since the third metal layer 373 is a layer provided to reduce the resistance of the Schottky gate electrode as described above, there is no need to limit the material and the like as long as it meets this purpose.
  • the semiconductor layer that is in contact with the Schottky junction electrode is constituted by the A 1 GaN layer, but the GaN layer, the InA IN layer, the InGaN layer, the InA 1 GaN layer, Even if the above structure is applied to a Schottky junction electrode that makes a Schottky contact with the N layer, the same effect as the above effect can be obtained. Also, a Schottky contact is made with a superlattice layer including at least one of a GaN layer, an AlGaN layer, an InA IN layer, an InGaN layer, an InAl GaN layer, and an A1N layer. Even if the above structure is applied to one junction electrode, the same effect as the above effect can be obtained.
  • the present embodiment has been described with reference to a semiconductor device having a planar structure in which a source electrode, a gate electrode, and a drain electrode are formed on the same semiconductor layer
  • the present invention is applied to a semiconductor device having another structure. Even when the above structure is applied to the bonding electrode, the same effect as the above effect can be obtained.
  • a recess structure in which a cap layer made of an N-type semiconductor is selectively formed under the source electrode and the drain electrode may be used.
  • a buried gate structure embedded in a semiconductor layer such as A 1 GaN.
  • FIG. 10 is a partial longitudinal sectional view showing a main structure of a GaN-based metal-semiconductor field effect transistor (MESFET) according to a fourth embodiment of the present invention.
  • This transistor is formed on a SiC substrate 41.
  • an undoped A 1 N buffer layer 42 is formed on the SiC substrate 41, and an undoped GaN buffer layer 43 having a thickness of 1 m is formed on the undoped A 1 N buffer layer 42.
  • An n-type GaN channel layer 44 having an impurity concentration of 2 ⁇ 10 17 cm 3 and a thickness of 150 nm is formed on the undoped GaN buffer layer 43.
  • a source electrode 6S and a drain electrode 6D are formed in contact with the upper surface of the n-type GaN channel layer 44.
  • the source electrode 6S and the drain electrode 6D make uniform contact with the n-type GaN channel layer 44.
  • a gate electrode 47 is formed in contact with the upper surface of n-type GaN channel layer 44.
  • the gate electrode 47 is separated from the source electrode 6S and the drain electrode 6D.
  • the gate electrode 47 has a Schottky contact with the n-type GaN channel layer 44. Make sexual contact.
  • the gate electrode 47 has a three-layer structure. That is, the three-layer laminated structure includes the Ni layer 4.71 in contact with the upper surface of the n-type GaN channel layer 44, the Mo layer 472 in contact with the upper surface of the Ni layer 471, and the upper surface of the Mo layer 472. It consists of Au layer 473.
  • the Ni layer 471 makes Schottky contact with the n-type GaN channel layer 44.
  • a depletion layer is formed in a region near the interface with the gate electrode 47 in the n-type GaN channel layer 44.
  • the metal-semiconductor field effect transistor operates as a transistor by modulating the depletion layer thickness with the potential of the gate electrode 47.
  • the channel layer is made of n-type GaN, but this may be replaced with n-type InGaN.
  • the structure of the gate electrode 47 is the same as the gate electrode structure 17 in the first embodiment shown in FIG.
  • the gate electrode structure 17 in the first embodiment shown in FIG. 5 is applied to a GaN-based metal-semiconductor field effect transistor (MESFET). Therefore, the same functions and effects as described in the first embodiment can be obtained.
  • the Schottky gate electrode 47 has a first metal layer 471 made of Ni, which is a metal having a large work function, and a second metal layer made of Mo, which is a metal having a high melting point. It has a three-layer structure of a layer 472 and a third metal layer 473 made of Au which is a metal having low resistivity.
  • the first metal layer 471 is made of a metal having a large work function.
  • the third metal layer 473 is made of a metal having a low resistivity.
  • a high melting point is provided between the first metal layer 471 and the third metal layer 473.
  • a second metal layer 472 made of a metal having the compound is interposed.
  • the high temperature characteristics and the high power performance of the semiconductor device can be improved. That is, compared with Ni as the metal material of the first metal layer 471, and Au as the metal material of the third metal layer 473, M as the metal material of the second metal layer 472 O acts as a barrier layer against the interdiffusion between Ni and Au because its melting point is as high as about 2663 Ot.
  • the second metal layer 472 interposed between the first metal layer 471 and the third metal layer 473 is higher than the first metal layer 471 and the third metal layer 473 Because of the melting point, even when the Schottky gate electrode 47 is heated to a high temperature, the interdiffusion between the metal of the first metal layer 471 and the metal of the third metal layer 473 is suppressed.
  • the first metal layer 471 is composed of a metal having a large work function, the n-type GaN channel layer 44 and the first metal layer 4 Thus, it is possible to suppress a decrease in the Schottky barrier at the interface, and to suppress an increase in the reverse gate current even at a high temperature. As a result, the gate current is suppressed even at a high temperature, and the heat resistance of the Schottky gate electrode 47 is improved. As a result, the reliability of the device is improved. Accordingly, not only because the Schottky gate electrode 47 has a high Schottky barrier and a low resistance but also has a high heat resistance, it is possible to improve the high temperature characteristics and the high power performance of the semiconductor device. enable.
  • Mo has been exemplified as a typical example of the metal element having a high melting point that constitutes the second metal layer 472.However, for example, Mo is replaced with another metal element having a high melting point. The above effects can also be obtained.
  • Other typical examples of the metal element having a high melting point that constitutes the second metal layer 472 include, but are not necessarily limited to, Pt, W, Ti, and Ta. That is, the second metal layer 472 made of Mo can be replaced with any of a Pt layer, a W layer, a Ti layer, and a Ta layer.
  • the metal material constituting the second metal layer 472 is replaced with an intermetallic compound such as a metal silicide or a metal nitride having a high melting point and being thermally stable.
  • an intermetallic compound such as a metal silicide or a metal nitride having a high melting point and being thermally stable.
  • the melting point of the metal element or the intermetallic compound such as metal silicide or metal nitride constituting the second metal layer 472 is 1,000 ° C. or higher. It is more preferable that the melting point is 1500 ° C. or higher.
  • Ni has been exemplified as a typical example of a metal element having a high work function that constitutes the first metal layer 471, but, for example, another metal element having a high work function may be used.
  • the above effects can be obtained even if Ni is replaced.
  • Other typical examples of the metal element having a high work function that forms the first metal layer 471 include, but are not necessarily limited to, Pt and Pd. That is, the first metal layer 471 made of Ni can be replaced with either a Pt layer or a Pd layer.
  • Au is illustrated as a typical example of the metal element having low resistivity that forms the third metal layer 473.However, for example, Au is replaced by another metal element having low resistivity. However, the above effect can be obtained.
  • Other typical examples of the metal element having a low resistivity that forms the third metal layer 473 include, but are not necessarily limited to, Cu, Al, and Pt. That is, the third metal layer 473 made of Au can be replaced with any of the Cu layer, the A1 layer, and the Pt layer. Note that the third metal layer 473 is a layer provided to reduce the resistance of the Schottky gate electrode as described above, and therefore, there is no need to limit the material and the like as long as it meets this purpose.
  • FIG. 11 is a partial longitudinal sectional view showing a main structure of a GaN-based metal-semiconductor field effect transistor (MESFET) according to a fifth embodiment of the present invention.
  • This embodiment is similar to the fourth embodiment except that the gate electrode 47 in the fourth embodiment shown in FIG. 10 is replaced with the gate electrode 27 in the second embodiment shown in FIG.
  • the structure is the same as that of the GaN metal-semiconductor field effect transistor (MESFET) in the embodiment. Therefore, the detailed description of the above-described operation and effect provided by the gate electrode structure 27 in the second embodiment shown in FIG. 8 is also applied to this embodiment, and redundant description will be omitted.
  • the description of other metal materials that can be replaced as the gate electrode structure 27 is also applied to the present embodiment, and redundant description is omitted.
  • FIG. 12 is a partial vertical sectional view showing a main structure of a GaN-based metal-semiconductor field effect transistor (MESFET) according to a sixth embodiment of the present invention.
  • This embodiment is similar to the fourth embodiment except that the gate electrode 47 in the fourth embodiment shown in FIG. 10 is replaced with the gate electrode 37 in the third embodiment shown in FIG.
  • the structure is the same as that of the GaN-based metal-semiconductor field-effect transistor (MES FET) in the form described above. Therefore, the detailed description of the above-described operation and effect provided by the gate electrode structure 37 in the third embodiment shown in FIG. 9 is also applied to this embodiment, and redundant description will be omitted. Note that the description of other metal materials that can be replaced as the gate electrode structure 37 is also applied to this embodiment, and redundant description is omitted.
  • MES FET GaN-based metal-semiconductor field effect transistor
  • FIG. 13 is a partial longitudinal sectional view showing a main structure of a GaN / heterojunction field effect transistor (HJFET) according to a seventh embodiment of the present invention.
  • This transistor is formed on a GaN substrate 51.
  • an undoped A1N buffer layer 52 is formed on the GaN substrate 51, and a 1 / im-thick GaN channel layer 53 having a thickness of 1 / im is formed on the undoped A1N buffer layer 52.
  • 2 Ga 0. 8 n -type A 1 G a N electron supply layer 54 made of N is formed, the n-type A 1 G a N electron supply
  • An undoped GaN channel layer 55 is formed on layer 54.
  • a source electrode 6S and a drain electrode 6D are formed in contact with the upper surface of the GaN channel layer 55.
  • the source electrode 6S and the drain electrode 6D make ohmic contact with the GaN channel layer 55.
  • gate electrode 57 is formed in contact with the upper surface of GaN channel layer 55.
  • the gate electrode 57 is separated from the source electrode 6S and the drain electrode 6D.
  • the gate electrode 57 makes Schottky contact with the GaN channel layer 55.
  • the gate electrode 57 has a two-layer structure.
  • the two-layer stacked structure includes a first metal layer composed of a Ni5Sio.5 layer 571 in contact with the upper surface of the n-type GaN channel layer 44, and a first metal layer in contact with the upper surface of the first metal layer. It is composed of the second metal layer composed of the Au layer 572.
  • the Ni 0.5 Si 0.5 layer 571 makes Schottky contact with the GaN channel layer 55.
  • a two-dimensional electron gas is formed in the GaN channel layer 55 near the interface with the A 1 GaN electron supply layer 54.
  • the heterojunction field effect transistor operates as a transistor by modulating the two-dimensional electron gas concentration with the potential of the gate electrode 57.
  • the channel layer is made of GaN, but this may be replaced with InGaN.
  • the structure of the gate electrode 57 is the same as the gate electrode structure 27 in the second embodiment shown in FIG.
  • the gate electrode structure 27 in the second embodiment shown in FIG. 8 is applied to a GaN / A 1 GaN-based heterojunction field effect transistor (HJ FET). Therefore, the same functions and effects as described in the first embodiment can be obtained.
  • HJ FET heterojunction field effect transistor
  • the Schottky gate electrode 57 is made of a metal material having a large work function and a high melting point, such as N i y S i y— y (where And a two-layer structure of a first metal layer 571 of 0 ⁇ y ⁇ l) and a second metal layer 572 of Au, which is a metal having low resistivity.
  • N i y si ⁇ - y where, 0 ⁇ y ⁇ l
  • N i alone is stable at high temperatures.
  • 0.4 ⁇ y ⁇ 0.75 is preferred.
  • the melting point is as high as about 1200 or higher, and the increase in resistivity is smaller than that of Ni. Therefore, even at a high temperature, thermal diffusion of the metal of the first metal layer 571 to the semiconductor layer in contact with the Schottky gate electrode 57 is suppressed. Further, interdiffusion at a high temperature between the metal of the second metal layer 572 and the metal of the first metal layer 571 is also suppressed. As a result, the reliability of the device is improved.
  • the second metal layer 572 is made of a metal having a low resistivity.
  • a high Schottky barrier is formed at the interface between the semiconductor layer and the Schottky gate electrode 57, and the interdiffusion between the metal of the second metal layer 572 and the first metal layer 57
  • the first metal layer 571 is made of a metal having a large work function and a high melting point in order to suppress thermal diffusion of the metal to the semiconductor layer with which the metal layer 71 contacts. This allows the Schottky gate electrode 57 not only to have a high Schottky barrier and a low resistance but also to have a high heat resistance, so that the high temperature characteristics and the high power performance of the semiconductor device can be improved.
  • Ni S i which is the metal material of the first metal layer 571
  • Au which is the metal material of the second metal layer 572.
  • the mutual diffusion of Al and Au is suppressed, and the thermal diffusion of the metal to the semiconductor layer in contact with the first metal layer 571 is suppressed.
  • the first metal layer 57 1 is made of a metal having a large work function and a high melting point, a high Schottky barrier is formed at the interface between the semiconductor layer and the Schottky gate electrode 57.
  • the Schottky gate electrode 57 In addition to the formation, even when the Schottky gate electrode 57 becomes hot, the interdiffusion between the metal of the first metal layer 571 and the metal of the second metal layer 572 is suppressed, and Alloying between these metals is suppressed. Furthermore, thermal diffusion of metal to the semiconductor layer with which the first metal layer 5 Is suppressed.
  • the first metal layer 57 1 is composed of a metal having a large work function, as described above, the interface between the GaN channel layer 55 and the first metal layer 57 The reduction of the Schottky barrier can be suppressed, and the increase in the reverse gate current can be suppressed even at a high temperature.
  • the gate leakage current is suppressed even at a high temperature, and the heat resistance of the Schottky gate electrode 57 is improved, and as a result, the reliability of the device is improved. Therefore, the Schottky gate electrode 27 not only has a high Schottky barrier and low resistance but also has high heat resistance, so that the high-temperature characteristics and the high power performance of the semiconductor device can be improved.
  • NiSi has been exemplified as a typical example of an intermetallic compound having a high work function and a high melting point which constitutes the first metal layer 571.
  • the above effect can be obtained even if NiSi is replaced by an intermetallic compound having a melting point.
  • Other typical examples of the intermetallic compound having a high work function and a high melting point constituting the first metal layer 571 include other metals such as PtSi, PdSi, NiN, and PdN. Including but not limited to silicide or metal nitride.
  • N i S i that constitutes the first metal layer 5 71 is represented by P t yS i — y (0.5 ⁇ y ⁇ 0.75), P d y S ii- v (0 5 ⁇ y ⁇ 0.85), N i y N! _ R (where, 0. 5 ⁇ y ⁇ 0 85.), P d V N i - y ( where, 0. 5 ⁇ y ⁇ 0. 8 5) may be replaced with either.
  • the melting point of the intermetallic compound such as metal silicide or metal nitride constituting the first metal layer 571 is 100 or more. It is more preferable that the melting point is 150 ° C. or higher.
  • Au is exemplified as a typical example of the metal element having a low resistivity constituting the second metal layer 572, but for example, Au is replaced with another metal element having a low resistivity.
  • Other typical examples of the metal element having low resistivity that constitutes the second metal layer 572 include, but are not necessarily limited to, Cu, A and Pt. That is, the second metal layer 572 made of Au can be replaced with any of the ⁇ 311 layer, the A1 layer, and the Pt layer.
  • the second metal layer 5 Since the layer 72 is provided to reduce the resistance of the Schottky gate electrode as described above, there is no need to control the material and the like as long as it meets this purpose.
  • FIG. 14 is a partial vertical cross-sectional view showing the main structure of a Ga G1 GaN-based heterojunction field effect transistor (HJFET) according to the eighth embodiment of the present invention.
  • HJFET Ga G1 GaN-based heterojunction field effect transistor
  • This embodiment is different from the first embodiment in that the gate electrode 57 in the seventh embodiment shown in FIG. 13 is replaced with the gate electrode 17 in the first embodiment shown in FIG.
  • the structure is the same as that of the GaN / heterojunction field effect transistor (HJFET) according to the seventh embodiment. Therefore, by applying the 'detailed description of the above-described operation and effect provided by the gate electrode structure 17 in the first embodiment shown in FIG. 5 to this embodiment as well, repeated description will be omitted.
  • the description of other metal materials that can be substituted for the gate electrode structure 17 is also applied to the present embodiment, and redundant description is omitted.
  • FIG. 15 is a partial vertical cross-sectional view showing a main structure of a GaNZA1GaN based heterojunction field effect transistor (HJFET) according to a ninth embodiment of the present invention.
  • This embodiment is similar to the seventh embodiment except that the gate electrode 57 in the seventh embodiment shown in FIG. 13 is replaced with the gate electrode 37 in the third embodiment shown in FIG.
  • the structure is the same as that of the GaN / A 1 GaN system heterojunction field-effect transistor (HJFET). Therefore, the detailed description of the above-described operation and effect provided by the gate electrode structure 37 in the third embodiment shown in FIG. 9 is also applied to this embodiment, and redundant description will be omitted.
  • the Schottky junction electrode is formed of any one of Ni, Pt, and Pd, the first metal layer, Mo, Pt, W, Ti, Ta, Mo x S i ⁇ _ x P t X S i i- x , W X S i i_ x , T i x S ii- x , Ta x S ii- x , Mo x Ni- x , W x Ni_ x , T i x N i- x > T a X N i- x (however, 0 x x 1), the second metal layer formed of any of Au, Cu, A and Pt It is constituted by a three-layer laminated structure of the third metal layer formed by any of them.
  • a two-layer structure of a second metal layer formed of any of Cu, Al, and Pt thermal diffusion of the first metal to the GaN-based semiconductor is suppressed, and reliability is improved. Is improved. This greatly contributes to the high-temperature characteristics and power performance of the semiconductor device.
  • the improved Schottky junction structure of the present invention can be applied to any GaN-based compound semiconductor device having a Schottky junction, but in particular, a high-power semiconductor device used in a microwave band. In particular, it is preferably applied to a semiconductor device that requires high heat resistance and excellent power performance.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

ショットキー接合電極の耐熱性を改善し、パワー性能、信頼性に優れたＧａＮ系半導体装置を提供する。ＡｌＧａＮ電子供給層１４に接触したショットキー性のゲート電極１７を有する半導体装置において、ゲート電極１７をＮｉ、Ｐｔ、Ｐｄの何れかにより形成された第１金属層１７１、Ｍｏ、Ｐｔ、Ｗ、Ｔｉ、Ｔａ、ＭｏＳｉ、ＰｔＳｉ、ＷＳｉ、ＴｉＳｉ、ＴａＳｉ、ＭｏＮ、ＷＮ、ＴｉＮ、ＴａＮの何れかにより形成された第２金属層１７２、Ａｕ、Ｃｕ、Ａｌ、Ｐｔの何れかにより形成された第３金属層の積層構造とする。第２金属層の材料は高融点であるため第１金属層金属と第３金属層金属の相互拡散に対するバリヤとして働き、高温動作によるゲート特性劣化が抑制される。ＡｌＧａＮ電子供給層１４と接する第１金属層金属は仕事関数が大きいためショットキー障壁が高く良好なショットキー接触が得られる。

Description

ショットキ一接合電極を有する半導体装置 技術分野
本発明は、 GaNを主材料として含む、 マイクロ波帯で使用される高出力半 導体装置に関し、 特に、 耐熱性、 パワー性能に優れた半導体装置に用いるショ ットキ一接合電極に関するものである。
本発明に関する現時点での技術水準をより十分に説明する目的で、 本願で引 用され或いは特定される特許、 特許出願、 特許公報、 科学論文等の全てを、 こ こに、 参照することでそれらの全ての説明を取り入れる。 背景技術
図 1は、 従来のショットキ一接合電極を有する半導体装置の部分縦断面図で ある。 この半導体装置は、 例えば、 ミシユラ （U. K. M i s h r a) らによ り、 文献アイ -ィ一ィ Γ— · トランザクションズ ·オン ·マイクロゥェ 一ブ'セオリ一 'アンド 'テクニクス（ I EEE Tr an s. M i c r ow a v e Th e o r y T e c h. ) 、 第 46巻、 第 6号、 756頁、 1998 年に報告されている。
図 1に示すように、 半導体装置は、 ヘテロ接合電界効果トランジスタであり、 サファイア基板上に形成された複数の窒化物系化合物半導体層の多層構造を有 している。 具体的には、 サファイア基板 61上に、 窒化アルミニウム （A 1 N) からなるバッファ層 62、 窒化ガリウム （GaN) チャネル層 63、 窒化アル ミニゥム ·ガリウム （A 1 GaN) 電子供給層 64が順次形成されて、 該サフ アイァ基板 61上に窒化物系化合物半導体の積層体を構成している。
そして、 A 1 GaN電子供給層 64に接してソース電極 6 S及びドレイン電 極 6 Dが形成され、 これらソース電極 6 S及びドレイン電極 6 Dは A 1 GaN 電子供給層 64とのオーム性接触がとられている。 さらに、 ソース電極 6 S及 びドレイン電極 6Dとは離間し、 且つ、 A 1 GaN電子供給層 64に接するよ うゲ一ト電極 67が形成され、 ゲート電極 67は A 1 GaN電子供給層 64と のショットキ一性接触がとられている。 すなわち、 ゲート電極 67は、 ショッ トキ一ゲート電極である。 ここでゲート電極 67は、 A 1 GaN電子供給層 6 4に接する N i層 671と、 該 N i層 671に接する A u層 672との 2層積 層構造からなる。
GaN、 A 1 GaN等の GaN系半導体のショットキ一界面においては、 フ ェルミレベルのピニングの影響が小さいため、 障壁高さ （ΦΒ) が金属の仕事 関数 （Wm) と半導体の電子親和力 （x s) の差で決定される。
B=Wm- χ s · · · (1)
このため、 従来技術による半導体装置のショットキー接合電極 67は、 A 1 GaN層 64に接し、 且つ、 仕事関数が大きい金属、 例えば、 N i、 P t、 P d等からなる金属層 671で構成していた。 また、 A u層 672は、 電極の抵 抗を低減するためにこの金属層 671上に形成される。
N i、 P t、 P dでショットキ一接合電極 67を構成すると、 高いショット キー障壁が得られる反面、 例えば、 N iは転移点が約 353°Cと低いなど、 熱 的に不安定であるという問題がある。 G a Nを主たる材料とする半導体装置で は、 高電流密度 （〜lA/"mm) 及び高耐圧 （〜100V) が得られるため、 高電力密度 （l〜10W/mm) での動作が可能になる。 そのような動作状態 では、 自己発熱に伴いゲート電極近傍の温度が 400°C以上まで上昇するため、 GaN系半導体とのショットキー性接触をとる N i、 P t：、 Pdの熱拡散およ び、 N i、 P t、 P dと金属層 672を構成する Auとの間の合金化反応が顕 著であった。
このことを確認するために、 図 1に示す従来の半導体装置に対し、 500°C の温度で 1 5分間熱処理を施した。 図 2は、 図 1に示す半導体装置の熱処理前 及び熱処理後に測定した逆方向ゲ一卜電流—電圧特性を示す図である。 図 2で は、 縦軸にゲート電流 （AZmm) を示し、 横軸にゲ一トードレイン電圧 （V) を示す。 図 2によると、 図 1に示す従来の半導体装置では熱処理によりゲート 一ドレイン電圧に対する逆方向ゲー卜電流が 1桁程度上昇することが確認され た。
さらに、 ォ一ジヱ分光分析を用いて、 図 1に示す従来の半導体装置の熱処理 前及び熱処理後における構成元素の深さ方向分布を調べた。 図 3は、 図 1に示 す従来の半導体装置の熱処理前のォージェ ·プロファイルを示す図である。 図 4は、 図 1に示す従来の半導体装置の熱処理後のォージェ ·プロファイルを示 す図である。 図 3及び図 4では、 縦軸にォージェ強度 （a . u . ) を示し、 横軸 にスパッタ時間 （分） を示す。 図 3と図 4とを比較することで、 図 1に示す従 来の半導体装置では 5 0 0 °Cの熱処理により N iと A uの相互拡散が生じるこ とが確認された。 従って、 図 2に示すように熱処理により逆方向ゲート電流が 増加したのは、 図 3と図 4とに示すように N iと A uの相互拡散が生じ、 これ により N iと A uの合金化が促進され、 N i A u合金の仕事関数が N iの仕事 関数より小さいために A 1 G a N電子供給層 6 4との界面のショットキ一障壁 が低下したものと考えられる。 また、 高温ではショットキ一接合電極 6 7 1を 構成する N iの A 1 G a N電子供給層 6 4への熱拡散が生じ、 深い準位が形成 されて、 素子特性が不安定になるという問題があつた。 発明の開示
本発明は、 上述した従来技術の問題点に鑑みてなされたものである。 従って、 本発明の目的は、 ショットキー接合電極の耐熱性を向上させ、 電力性能、 信頼 性に優れた G a Nを主材料とする半導体装置を提供することにある。
本発明の第一の側面は、 G a v A l i - v (但し、 0≤ν≤1 ) を III族側元 素の主成分とし Nを V族側元素の主成分とする化合物半導体からなる半導体層 と、 該半導体層に接触するショットキ一接合金属層とを含む半導体装置であつ て、 前記ショットキー接合金属層は、 前記半導体層に接触する第 1金属層と、 該第 1金属層に接触する第 2金属層と、 該第 2金属層に接触する第 3金属層と を含む積層構造からなり、 前記第 2金属層は、 前記第 1金属層及び前記第 3金 属層より融点が高い金属材料からなり、 前記第 3金属層は、 前記第 1金属層及 ぴ前記第 2金属層より抵抗率が低い金属材料からなる半導体装置である。
前記第 1金属層は、 N i、 P t、 P d、 N i Z S i i - z, P t z S i i - z、 Pd z S i i一 z、 N i zN丄— z、 P d z N i - z (但し、 0く zく 1) よりなる群から選択されたいずれかの金属材料で構成してもよく、 前記第 2金 属層は、 Mo、 P t：、 W、 T i、 Ta、 MoxS i i— x、 P t XS i χ -x, WxS i i— x、 T i xS i i— x、 TaxS i i -x MoxN i -x, W XN i _x、 T i XN i _x, T a XN i _x (但し、 0<x< 1) よりなる 群から選択されたいずれかの金属材料で構成してもよい。 更に、 前記第 3金属 層は、 Au、 Cu、 Aし P tよりなる群から選択されたいずれかの金属材料 で構成してもよい。
好ましくは、 前記第 1金属層は、 N i z i S i 丄— z ]_ (但し、 0· 4≤ζ 1≤ 0. 75) 、 Ρ t ζ 2 S i 1 - ζ 2 (但し、 0. 5≤ ζ 2≤0. 75)、 Pd z 3 S i i -z 3 (但し、 0. 5≤ζ 3≤0· 85) 、 Ν i ζ 4^ 1 - ζ 4 (但し、 0. 5≤ζ 4≤0. 85) 、 Pd z 5N i— ζ 5 (但し、 0. 5≤ ζ 5≤0. 85) よりなる群から選択されたいずれかの金属材料で構成しても よく、 前記第 2金属層は、 Mo、 P t；、 W、 T i、 Ta、 MoxS i i -x, P t XS i i -x, WXS i i_x, T i x S i i _x, T a x S i χ _x, Mo XN i -x, WXN i _x, T i XN i -x T a XN χ -x (但し、 0 <χ<1) よりなる群から選択されたいずれかの金属材料で構成してもよい。 更に、 前記第 3金属層は、 Au、 Cu、 A l、 P tよりなる群から選択された いずれかの金属材料で構成してもよい。
前記第 1金属層は、 前記第 2金属層より仕事関数が大きい金属材料から構成 し得る。 更に、 前記第 1金属層は、 前記第 2金属層に加え前記第 3金属層より 仕事関数が大きし ^金属材料から構成し得る。
前記第 2金属層の融点は、 好ましくは 1000 以上、 より好ましくは 1 5 0 o°c以上である。
前記半導体層は、 基板上に形成された複数の化合物半導体層からなる多層構 造上に形成されてもよい。 前記基板は、 サフアイャ基板、 S i C基板、 G a N基板よりなる群から選択 されたいずれかの基板から構成し得る。
前記半導体層は、 A l uGa —uN層 （但し、 0≤u≤ l) で構成し得る。 前記半導体層は、 G a N系化合物半導体チャネル層上に形成された G a N系 化合物半導体電子供給層で構成し得る。
前記 G a N系化合物半導体チャネル層は G a N及び I n G a Nよりなる群か ら選択される化合物半導体で構成し、 前記 G a N系化合物半導体電子供給層は A 1 G a Nで構成し得る。
前記半導体層は、 G a N系化合物半導体電子供給層上に形成された G a N系 化合物半導体チャネル層で構成し得る。
前記 G a N系化合物半導体チャネル層は G a N及び I n G a Nよりなる群か ら選択される化合物半導体で構成し、 前記 G a N系化合物半導体電子供給層は A 1 G a Nで構成し得る。
前記半導体層は、 n型 GaNチャネル層で構成し得る。
本発明の第二の側面は、 Ga vA l i _v (但し、 0≤ν^ 1) を III族側元 素の主成分とし Nを V族側元素の主成分とする化合物半導体からなる半導体層 と、 該半導体層に接触するショットキ一接合金属層とを含む半導体装置であつ て、 前記ショットキ一接合金属層は、 前記半導体層に接触する第 1金属層と、 該第 1金属層に接触する第 2金属層とを含む積層構造からなり、 前記第 1金属 層は、 前記第 2金属層より融点が高い金属材料からなり、 前記第 2金属層は、 前記第 1金属層より抵抗率が低い金属材料からなる半導体装置である。
前記第 1金属層は、 N i y S i ;L—y、 P t y S i i一 y、 P d y S i i - v、 N i VN ! _y, P dyN i -y (但し、 0く y<l) よりなる群から選 択されたいずれかの金属材料で構成し得る。 更に、 前記第 2金属層は、 Au、 Cu、 A l、 P tよりなる群から選択されたいずれかの金属材料で構成し得る。 より好ましくは、 前記第 1金属層は、 N i y ;L S i 丄— y 丄 （但し、 0. 4 ≤y l≤0. 7 5) 、 P t y 2 S i i -y 2 (但し、 0. 5≤y 2≤7 0. 5)、 P d y 3 S i χ _γ 3 (但し、 0· 5 y 3≤0. 8 5) 、 i γ ! _γ 4 (但し、 0. 5≤y4≤0. 85) 、 Pdy 5Ni— y 5 (但し、 0. 5≤ y 5≤0. 85) よりなる群から選択されたいずれかの金属材料で構成し得る。 更に、 前記第 2金属層は、 Au、 Cu、 A l、 P tよりなる群から選択された いずれかの金属材料で構成し得る。
前記第 1金属層は、 前記第 2金属層より仕事関数が大きい金属材料から構成 し得る。
前記第 1金属層の融点は、 好ましくは 1000°C以上、 より好ましくは 15 00°C以上である。
前記半導体層は、 基板上に形成された複数の化合物半導体層からなる多層構 造上に形成し得る。
前記基板は、 サフアイャ基板、 S i C基板、 GaN基板よりなる群から選択 されたいずれかの基板から構成し得る。
前記半導体層は、 A l uGa ;L— UN層 （但し、 O u^l) で構成し得る。 前記半導体層は、 G a N系化合物半導体チャネル層上に形成された G a N系 化合物半導体電子供給層で構成し得る。
前記 G a N系化合物半導体チャネル層は G aN及び I nGaNよりなる群か ら選択される化合物半導体で構成し、 前記 G a N系化合物半導体電子供給層は A 1 GaNで構成し得る。
前記半導体層は、 G a N系化合物半導体電子供給層上に形成された G a N系 化合物半導体チャネル層で構成し得る。
前記 G a N系化合物半導体チャネル層は G a N及び I n G a Nよりなる群か ら選択される化合物半導体で構成し、 前記 GaN系化合物半導体電子供給層は A 1 GaNで構成し得る。
前記半導体層は、 n型 GaNチャネル層で構成し得る。
本発明の第三の側面は、 GavA I !-v (但し、 0 v≤l) を III族側元 素の主成分とし Nを V族側元素の主成分とする化合物半導体からなる半導体層 と、 該半導体層に接触するショットキ一接合電極とを含む半導体装置であって、 前記ショットキー接合電極は、 前記半導体層に接触する第 1金属層と、 該第 1 金属層に接触する第 2金属層と、 該第 2金属層に接触する第 3金属層とを含む 積層構造からなり、 前記第 1金属層は、 N i、 P t、 Pd、 N i 2 S i 丄— z、 P t z S i ト z、 Pd z S i i一 z、 N i zNi_z, Pd zNi-z (但 し、 0<ζ<1) よりなる群から選択されたいずれかの金属材料からなり、 前 記第 2金属層は、 Mo、 P t、 W、 T i、 Ta、 Mo x S i χ -x, P t x S i 1 -x wxS i.i—x、 T i x S i i -x, T a x S i i -x Mo XN 1一 x、 WxNi-x, T i xNi— x、 Ta χΝχ _x (但し、 0く xく 1) よりなる群から選択されたいずれかの金属材料からなり、 前記第 3金属層は、 Au、 Cu、 Aし P tよりなる群から選択されたいずれかの金属材料からな る半導体装置である。
本発明の第四の側面は、 GavA l 1 - V (但し、 0≤ν≤1〉 を III族側元 素の主成分とし Nを V族側元素の主成分とする化合物半導体からなる半導体層 と、 該半導体層に接触するショットキ一接合電極とを含む半導体装置であって、 前記ショットキー接合電極は、 前記半導体層に接触する第 1金属層と、 該第 1 金属層に接触する第 2金属層とを含む積層構造からなり、 前記第 1金属層は、
N i yS i l一 y、 P t yS i l一 y、 PdyS ΐ χ _y Ν i yN 1 -y,
P d yN i _y (但し、 0<y<l) よりなる群から選択されたいずれかの金 属材料からなり、 前記第 2金属層は、 Au、 Cu、 Aし P tよりなる群から 選択されたいずれかの金属材料からなる半導体装置である。
本発明の第五の側面は、 GavA l ！ -V (但し、 0≤ν≤1) を III族側元 素の主成分とし Nを V族側元素の主成分とする化合物半導体からなる半導体層 と、 該半導体層に接触するショットキ一接合電極とを含む半導体装置であって、 前記ショットキ一接合電極は、 前記半導体層に接触する第 1金属層と、 該第 1 金属層に接触する第 2金属層と、 該第 2金属層に接触する第 3金属層とを含む 積層構造からなり、 前記第 1金属層は、 N i z i S i 丄 -z ：[ (但し、 0. 4 ≤z 1≤0. 75) 、 P t z 2 S i ! _ z 2 (但し、 0. 5≤z 2≤0. 75)、 P d z 3s i l -z 3 (但し、 0. 5≤z 3≤0. 85) 、 N i z 4N ! - z 4 (但し、 0. 5≤z 4≤0. 85) 、 Pd z 5N !-z 5 (但し、 0· 5≤ z 5≤0. 85) よりなる群から選択されたいずれかの金属材料からなり、 前 記第 2金属層は、 Mo、 P t、 W、 T i、 Ta、 Mo x S i χ _x> P t xS i l—x、 WXS i i— x、 T i XS i i _x、 TaxS i i_x、 MoxN 1— x、 WxNi— x、 T i xNi一 x、 TaxNi_x (但し、 0<X<1) よりなる群から選択されたいずれかの金属材料からなり、 前記第 3金属層は、 Au、 Cu、 Aし P tよりなる群から選択されたいずれかの金属材料からな る半導体装置である。
本発明の第六の側面は、 GavA l 1 -V (但し、 0≤ν≤1) を III族側元 素の主成分とし Nを V族側元素の主成分とする化合物半導体からなる半導体層 と、 該半導体層に接触するショットキ一接合電極とを含む半導体装置であって、 前記ショットキー接合電極は、 前記半導体層に接触する第 1金属層と、 該第 1 金属層に接触する第 2金属層とを含む積層構造からなり、 前記第 1金属層は、 N i ,y 1 S i 1 - y 1 (但し、 0. 4≤y l≤0. 75) 、 P t y 2 S i χ _ y 2 (伹し、 0. 5≤y2≤70. 5), P d y 3 S i i _y 3 (但し、 0. 5 ≤y 3≤0. 85) , N i y 4N ! -y 4 (但し、 0. 5≤y4 0. 85) 、 Pdy 5Ni _y 5 (但し、 0. 5≤y 5≤0. 85) よりなる群から選択さ れたいずれかの金属材料からなり、 前記第 2金属層は、 Au、 Cu、 A l、 P tよりなる群から選択されたいずれかの金属材料からなる半導体装置である。 図面の簡単な説明
図 1は、 従来のショットキ一接合電極を有する半導体装置の部分縦断面図で ある。
図 2は、 図 1に示す半導体装置の熱処理前及び熱処理後に測定した逆方向ゲ 一ト電流一電圧特性を示す図である。
図 3は、 図 1に示す従来の半導体装置の熱処理前のォージェ ·プロファイル を示す図である。
図 4は、 図 1に示す従来の半導体装置の熱処理後のォージェ ·プロファイル を示す図である。 図 5は、 本発明の第 1の実施の形態における A 1 G a N/G a N系へテロ接 合電界効果トランジス夕の主要構造を示す部分縦断面図である。
図 6は、 本発明に係る第 1の実施の形態における半導体装置の熱処理前及び 熱処理後の逆方向ゲー卜電流一電圧特性を示す図である。
図 7は、 従来技術の半導体装置と、 本発明に係る第 1の実施の形態における 半導体装置との、 飽和出力密度のゲート幅依存性を示す特性図である。
図 8は、 本発明の第 2の実施の形態における A 1 G a NZ G a N系へテロ接 合電界効果トランジス夕の主要構造を示す部分縦断面図である。
図 9は、 本発明の第 3の実施の形態における A 1 G a N/ G a N系へテロ接 合電界効果トランジスタの主要構造を示す部分縦断面図である。
図 1 0は、 本発明の第 4の実施の形態における G a N系金属一半導体電界効 果トランジス夕の主要構造を示す部分縦断面図である。
図 1 1は、 本発明の第 5の実施の形態における G a N系金属一半導体電界効 果トランジスタの主要構造を示す部分縦断面図である。
図 1 2は、 本発明の第 6の実施の形態における G a N系金属一半導体電界効 果トランジスタの主要構造を示す部分縦断面図である。
図 1 3は、 本発明の第 7の実施の形態における G a N/A 1 G a N系へテロ 接合電界効果トランジスタの主要構造を示す部分縦断面図である。
図 1 4は、 本発明の第 8の実施の形態における G a NZA 1 G a N系へテロ 接合電界効果トランジス夕の主要構造を示す部分縦断面図である。
図 1 5は、 本発明の第 9の実施の形態における G a NZA 1 G a N系へテロ 接合電界効果トランジス夕の主要構造を示す部分縦断面図である。 発明を実施するための最良の形態
以下、 図面を参照しながら実施の形態に則して発明の実施の形態を説明する。 (第 1の実施の形態）
図 5、 図 6および図 Ίを参照して本発明の第 1の実施の形態を説明する。 図 5は、 本発明の第 1の実施の形態における A 1 G a N/G a N系へテロ接 合電界効果トランジスタ （Hetero-Junction Field Effect Transistor ； H J FE T) の主要構造を示す部分縦断面図である。 このトランジスタは、 サファイア 基板 11上に形成される。 図 5において、 該サファイア基板 11上に、 アンド —プの A 1 Nバッファ層 1 2が形成される。 該アンド一プの A 1 Nバッファ層 12上にはアンドープの G a Nチャネル層 13が形成される。 該アンドープの GaNチャネル層 13上にはアンドープの A 1 G a N電子供給層 14が形成さ れる。 そして、 該 A 1 GaN電子供給層 14の上表面に接してソ一ス電極 6 S 及びドレイン電極 6 Dが形成される。 該ソース電極 6 S及び該ドレイン電極 6 Dは、 該 A 10& 電子供給層14とのオーム性接触をとる。
さらに、 該 A 1 G a N電子供給層 14の上表面に接してゲート電極 17が形 成される。 該ゲート電極 17は、 ソース電極 6 S及びドレイン電極 6Dから離 間している。 該ゲート電極 1 7は、 A 1 G a N電子供給層 14とのショットキ 一性接触をとる。 該ゲ一ト電極 17は 3層積層構造を有する。 すなわち、 該 3 層積層構造は、 該 A 1 &3?^電子供給層14の上表面に接する N i層 171、 該 N i層 171の上表面に接する Mo層 172、 及び該 Mo層 172の上表面 に接する Au層 1 73からなる。 該 N i層 1 7 1が、 A 1 G a N電子供給層 1 4とのショットキ一性接触をとる。
更に、 GaNと A 1 GaNの格子定数差に起因するピエゾ分極効果および自 発性分極効果に伴い、 G a Nチャネル層 1 3中の A 1 G a N電子供給層 14と の界面近傍の領域には 2次元電子ガスが形成'される。 へテ口接合電界効果トラ ンジス夕 （HJFET) は、 ゲート電極 1 7の電位で 2次元電子ガスの濃度を 変調することにより、 トランジスタとして動作する。
この実施の形態の半導体装置は、 以下のようにして作製することが可能であ る。 （ 0001)面を有するサファイア基板 11上に、 例えば分子線ェピ夕キシ ャル成長 （Molecular Beam Epitaxy； MB Eと略する） 法により、 膜厚 20 n mの上記アンドープの A 1 Nバッファ層 1 2、 膜厚 2 mのアンドープの G a Nチャネル層 13及び膜厚 30 nmのアンドープの A 1 0. 3 G a Q. 7 N電 子供給層 14を順次成長させる。 ここで、 A l GaNと G a Nは格子定数が異なるが、 アンド一プ A 1 0. 3 G a 0. 7N層14の膜厚30 nmは、 転位発生の臨界膜厚以下である。
次に、 A 1 GaN電子供給層 14上には、 例えば、 T i/A lなどの金属を蒸 着、 ァロイ処理することにより、 ソース電極 6 S、 ドレイン電極 6 Dをそれぞ れ形成し、 これらソース電極 6 S及びドレイン電極 6 Dは、 A l GaN電子供 給層 14とのオーム性接触をとる。 最後に、 A 1 GaN電子供給層 14上に、 例えば、 蒸着 · リフトオフ法により、 次に示す順序および膜厚で金属層を順次 形成し、 ショットキーゲート電極 1 7を形成する。 A l GaN電子供給層 14 上に、 厚さ 1 5 nmの N iからなる第 1金属層 17 1を形成し、 該第 1金属層 171上に、 厚さ 1 5 nmの Moからなる第 2金属層 172を形成し、 該第 2 金属層 1 Ί 2上に、 厚さ 200 nmの Auからなる第 3金属層 1 73を形成す る。 このようにして、 図 5に示す半導体装置を作製し得る。
この実施の形態において重要な点は、 ショットキ一ゲート電極 17が、 大き な仕事関数を有する金属である N iからなる第 1金属層 17 1、 高い融点を有 する金属である Moからなる第 2金属層 1 72、 及び低抵抗率を有する金属で ある Auからなる第 3金属層 1 73の 3層積層構造からなることである。 すな わち、 半導体層とショットキーゲート電極 1 7との界面に高いショットキ一障 壁を形成するために、 第 1金属層 1 7 1は大きな仕事関数を有する金属で構成 し、 一方、 ショットキーゲート電極 1 7の抵抗を低減するため、 第 3金属層 1 73は低抵抗率を有する金属で構成する。 そして、 第 1金属層 1 71の金属と 第 3金属層 1 73の金属との間における高温での相互拡散を防止するため、 第 1金属層 1 7 1と第 3金属層 1 73との間に、 高い融点を有する金属で構成す る第 2金属層 1 72を介在させる。 これにより、 ショットキーゲ一卜電極 1 7 が高いショットキ一障壁及び低い抵抗を有するだけでなく高い耐熱性を有する ことで、 該半導体装置の高温特性の向上及び高電力性能の向上を可能にする。 すなわち、 第 1金属層 1 7 1の金属材料である N i及び第 3金属層 1 73の 金属材料である Auと比較しても、 第 2金属層 1 72の金属材料である Moは、 その融点が約 2630°Cと高いため、 N iと Auの相互拡散に対するバリヤ層 として働く。 換言すると、 第 1金属層 1 7 1と第 3金属層 1 7 3との間に介在 する第 2金属層 1 7 2が、 第 1金属層 1 7 1と第 3金属層 1 7 3より高い融点 を有するため、 ショットキーゲート電極 1 7が高温になった際でも、 第 1金属 層 1 7 1の金属と第 3金属層 1 7 3の金属との間の相互拡散が抑制され、 よつ てこれら金属間の合金化が抑制される。 第 1金属層 1 7 1は仕事関数が大きい 金属で構成されるが、 前述のように合金化の抑制により、 高温においても A 1 G a N電子供給層l 4と第 1金属層 1 7 1との界面のショットキ一障壁の低下 を抑制することができ、 高温においても逆方向ゲート電流の増加を抑制するこ とができる。 このため、 高温においてもゲートリーク電流が抑制され、 ショッ トキ一ゲート電極 1 7の耐熱性が向上し、 その結果、 素子の信頼性が向上した。 また、 A 1 0 & ^^電子供給層1 4に接する第 1金属層 1 7 1を構成する N i は、 仕事関数が約 4. 6 e Vと大きいため、 ショットキー障壁が高く、 良好な ショットキー接触が得られる。 更に、 第 3金属層 1 7 3を構成する A uは抵抗 率が低い。 従って、 ショットキーゲート電極 1 7が高いショットキ一障壁及び 低い抵抗を有するだけでなく高い耐熱性を有することで、 該半導体装置の高温 特性の向上及び高電力性能の向上を可能にする。
前述のことを検証するため、 本実施の形態における半導体装置に対して 5 0 0 °Cの温度で 1 5分間熱処理を施した。 そして熱処理前及び熱処理後の半導体 装置の逆方向ゲート電流一電圧特性を測定した。 図 6は、 本発明に係る第 1の 実施の形態における半導体装置の熱処理前及び熱処理後の逆方向ゲート電流一 電圧特性を示す図である。 図 6において、 縦軸にゲート電流 （A/mm) を示 し、 横軸にゲート一ドレイン電圧 （V) を示す。 破線は熱処理前の逆方向ゲ一 ト電流一電圧特性を示し、 実線は熱処理後の逆方向ゲート電流一電圧特性を示 す。 熱処理前と熱処理後で逆方向ゲート電流の変化は殆ど見られず、 すなわち 融点の高い M o層を N i層と A u層との間に揷入することで、 ショッ卜キーゲ 一ト電極 1 7の耐熱性の向上の効果が確認された。
図 7は、 従来技術の半導体装置と、 本発明に係る第 1の実施の形態における 半導体装置との、 飽和出力密度のゲート幅依存性を示す特性図である。 図 7の 縦軸に飽和電力 （W/mm) を示し、 横軸に半導体装置のゲート幅 （mm) を 示す。 破線は従来技術の半導体装置の飽和出力密度のゲ一ト幅依存性を示し、 実線は本実施の形態の半導体装置の飽和出力密度のゲート幅依存性を示す。 従 来技術において、 ゲート幅が 3 2 mm以上の大型素子では、 自己発熱による飽 和出力密度の大幅な低下が観測された。 一方、 この実施の形態ではゲート幅の 増加に伴う出力密度の低下は小さく、 ショットキ一ゲート電極の耐熱性向上に よるパヮ一性能の改善が確認された。
本実施の形態では、 第 2金属層 1 7 2を構成する高融点を有する金属元素の 一典型例として M oを例示したが、 例えば他の高融点を有する金属元素で M o を置換しても上記効果が得られる。 第 2金属層 1 7 2を構成する高融点を有す る金属元素の他の典型例は、 P t、 W、 T i及び T aを含むが必ずしもこれら に限定されるものではない。 すなわち、 Moからなる第 2金属層 1 7 2を、 P t層、 W層、 T i層、 T a層のいずれかで置換し得る。
前述した高融点を有する金属元素に代え、 第 2金属層 1 7 2を構成する金属 材料として、 高融点を有し且つ熱的に安定な金属珪化物や金属窒化物等の金属 間化合物で置換しても上記効果と同様な効果が得られる。 例えば、 第 2金属層 1 7 2を構成し得る金属材料として、 Mo x S i i— x層 （但し、 0<χ< 1)、 P t X S i 丄— x層 （但し、 0< く1)、 3：1 1— 層 （但し、 0<x< 1)、 T i x S i i— x層 （但し、 0<χ< 1)、 TaxS i i一 x層 （但し、 0<χ< 1)、 Μθ χΝ — x層 （但し、 0<χ<1)、 WXN ;L— x層 （但し、 0く χ< 1)、 T i xN i— x層 （但し、 0<xく 1)、 T a xN :[ _x層 （但 し、 0<χ< 1) のいずれかで置換し得る。 第 2金属層 1 7 2を構成する金属 元素或いは金属珪化物や金属窒化物等の金属間化合物の融点は、 1 0 0 0°C以 上であれば、 上記効果を得ることが可能である。 尚、 融点が 1 5 0 0°C以上で あるとより好ましい。
更に、 本実施の形態では、 第 1金属層 1 7 1を構成する高い仕事関数を有す る金属元素の一典型例として N iを例示したが、 例えば他の高い仕事関数を有 する金属元素で N iを置換しても上記効果が得られる。 第 1金属層 1 7 1を構 成する高い仕事関数を有する金属元素の他の典型例は、 P t及び Pdを含むが 必ずしもこれらに限定されるものではない。 すなわち、 N iからなる第 1金属 層 171を、 P t層及び P d層のいずれかで置換し得る。
更に、 本実施の形態では、 第 3金属層 173を構成する低い抵抗率を有する 金属元素の一典型例として A uを例示したが、 例えば他の低レ ^抵抗率を有する 金属元素で Auを置換しても上記効果が得られる。 第 3金属層 173を構成す る低い抵抗率を有する金属元素の他の典型例は、 Cu、 Aし P tを含むが必 ずしもこれらに限定されるものではない。 すなわち、 Auからなる第 3金属層 173をじ11層、 A 1層、 P t層のいずれかで置換し得る。 尚、 第 3金属層 1 73は、 前述したようにショットキ一ゲート電極の抵抗を低減するために設け られる層であるため、 この目的に適合する限りその材料等の制限は必要ない。 更に、 本実施の形態においては、 ショットキー接合電極が接触する半導体層 が A 1 GaN層で構成されたが、 GaN層、 I nA I N層、 I nGaN層、 I nA 1 GaN層、 A 1 N層とのショットキ一接触をとるショットキ一接合電極 に上記構造を適用しても、 上記効果と同様の効果を得ることが可能である。 ま た、 GaN層、 A l GaN層、 I n A 1 N層、 I n G a N層、 I nA l GaN 層、 A 1 N層の内の少なくとも 1層を含む超格子層とのショットキ一接触をと るショットキ一接合電極に上記構造を適用しても、 上記効果と同様の効果を得 ることが可能である。 すなわち、 GavA l ！ - V (但し、 0≤ν≤1) を III 族側元素の主成分とし Nを V族側元素の主成分とする化合物半導体からなる半 導体層とのショットキ一接触をとるショットキ一接合電極に上記構造を適用し ても、 上記効果と同様の効果を得ることが可能である。
更に、 本実施の形態を、 ソース電極、 ゲート電極、 ドレイン電極が同一半導 体層上に形成されたプレ一ナ構造を有する半導体装置を例にとって説明したが、 他の構造を有する半導体装置にショットキ一接合電極に上記構造を適用しても、 上記効果と同様の効果を得ることが可能である。 プレーナ構造以外の他の構造 の典型例として、 ソース電極およびドレイン電極の下に選択的に N形半導体か らなるキャップ層が形成されたリセス構造であってもよく、 また、 ゲート電極 が GaN、 A 1 G a N等の半導体層内に埋め込まれた埋め込みゲート構造であ つてもよい。
(第 2の実施の形態）
次に、 図 8を参照して本発明の第 2の実施の形態を説明する。
図 8は、 本発明の第 2の実施の形態における A 1 GaNZG aN系へテロ接 合電界効果トランジスタ （HJ FET) の主要構造を示す部分縦断面図である。 この卜ランジス夕は、 サファイア基板 21上に形成される。 図 8において、 該 サファイア基板 21上に、 膜厚 20 nmのアンド一プの A 1 Nバッファ層 22 が形成され、 該 A 1 Nバッファ層 22上に膜厚 2 のアンド一プの G a Nチ ャネル層 23が形成され、 該 G a Nチャネル層 23上に膜厚 3 Onmのアンド —プ Α 1 0. 3Ga 0. 7 Nからなる A 1 GaN電子供給層 24が形成される。
A 1 G a N電子供給層 24の上表面に接してソース電極 6 S及びドレイン電 極 6Dが形成される。 該ソース電極 6 S及び該ドレイン電極 6 Dは、 該 A 1 G a N電子供給層 24とのオーム性接触をとる。
さらに A 1 GaN電子供給層 24の上表面に接してゲート電極 27が形成さ れる。 該ゲート電極 27は、 ソース電極 6 S及びドレイン電極 6 Dから離間し ている。 該ゲ一ト電極 27は、 A 1 G a N電子供給層 24とのショットキ一性 接触をとる。 該ゲ一卜電極 27は 2層積層構造を有する。 すなわち、 該 2層積 層構造は、 該 A 1 GaN電子供給層 14の上表面に接し膜厚 15 nmのN i 0. 7 S i 0. 3層 271からなる第 1金属層と、 該第 1金属層の上表面に接し膜 厚 200 nmの Au層 272からなる第 2金属層とからなる。 該 N i 0. 7 S i o. 3層 271が A 1 G a N電子供給層 24とのショットキ一性接触をとる。 更に、 GaNと A 1 GaNの格子定数差に起因するピエゾ分極効果および自 発性分極効果に伴い、 GaNチャネル層 23中の A 1 GaN電子供給層 24と の界面近傍の領域には 2次元電子ガスが形成される。 ヘテロ接合電界効果トラ ンジス夕 （HJ FET) は、 ゲート電極 27の電位で 2次元電子ガス濃度を変 調することにより、 トランジスタとして動作する。 この実施の形態において重要な点は、 ショットキーゲート電極 2 7が、 大き な仕事関数を有し且つ高い融点を有する金属材料として、 N i y S i — y (但 し、 0 < y < l ) からなる第 1金属層 2 7 1及び低抵抗率を有する金属である A uからなる第 2金属層 2 7 2の 2層積層構造からなることである。 金属珪化 物の一例である N i y .S i ]_— y (但し、 0く y < l ) は N i— S i間の結合 力が強いため、 N i単体よりも高温で安定である。 好ましくは、 0 . 4≤y≤ 0 . 7 5である。 特に、 0 . 6 5 y≤0 . 7 5の場合には、 融点が約 1 2 0 0 °C以上と非常に高く、 また、 N iと比較して抵抗率増加も小さくより好まし い。 このため、 高温においてもショットキ一ゲート電極 2 7が接触する半導体 層への第 1金属層 2 7 1の金属の熱拡散が抑制される。 更に、 第 2金属層 2 7 2の金属と第 1金属層 2 7 1の金属との間における高温での相互拡散も抑制さ れる。 その結果、 素子の信頼性が向上する。
すなわち、 ショットキーゲート電極 2 7の抵抗を低減するため、 第 2金属層 2 7 2は低抵抗率を有する金属で構成する。 一方、 半導体層とショットキーゲ —ト電極 2 7との界面に高いショットキ一障壁を形成すると共に、 第 2金属層 2 7 2の金属との間における高温での相互拡散並びに第 1金属層 2 7 1が接触 する半導体層への金属の熱拡散を抑制するため、 第 1金属層 2 7 1は、 大きな 仕事関数を有し且つ高い融点を有する金属で構成する。 これにより、 ショット キ一ゲ一ト電極 2 7が高いショッ卜キ一障壁及び低い抵抗を有するだけでなく 高い耐熱性を有することで、 該半導体装置の高温特性の向上及び高電力性能の 向上を可能にする。
すなわち、 第 1金属層 2 7 1の金属材料である N i S iは、 第 2金属層 2 7 2の金属材料である A uと比較しても、 その融点が高いため、 N i S iと A u の相互拡散が抑制されると共に第 1金属層 2 7 1が接触する半導体層への金属 の熱拡散が抑制される。 換言すると、 第 1金属層 2 7 1が、 大きな仕事関数を 有し且つ高い融点を有する金属で構成されるため、 半導体層とショットキーゲ ート電極 2 7との界面に高いショットキ一障壁を形成だけでなく、 ショットキ 一ゲート電極 2 7が高温になった際でも、 第 1金属層 2 7 1の金属と第 2金属 層 272の金属との間の相互拡散が抑制され、 よって、 これら金属間の合金化 が抑制される。 更に第 1金属層 271が接触する半導体層への金属の熱拡散が 抑制される。 第 1金属層 271は仕事関数が大きい金属で構成されるが、 前述 のように合金化の抑制により、 高温においても A 1 G a N電子供給層 24と第 1金属層 271との界面のショットキ一障壁の低下を抑制することができ、 高 温においても逆方向ゲート電流の増加を抑制することができる。 このため、 高 温においてもゲ一卜リーク電流が抑制され、 ショットキ一ゲート電極 27の耐 熱性が向上し、 その結果、 素子の信頼性が向上する。 従って、 ショットキ一ゲ ート電極 27が高いショットキ一障壁及び低い抵抗を有するだけでなく高い耐 熱性を有することで、 該半導体装置の高温特性の向上及び高電力性能の向上を 可能にする。
本実施の形態では、 第 1金属層 271を構成する高い仕事関数と高融点とを 有する金属間化合物の一典型例として N i S iを例示したが、 例えば他の高い 仕事関数と高融点とを有する金属間化合物で N i S iを置換しても上記効果が 得られる。 第 1金属層 271を構成する高い仕事関数と高融点とを有する金属 間化合物の他の典型例は、 P t S i、 PdS i、 N i N、 P dN等の他の金属 珪化物或いは金属窒化物を含むが必ずしもこれらに限定されるものではない。 すなわち、 第 1金属層 271を構成する N i S iを、 P t y S i 1— y (但し、 0. 5≤y≤ 0. 75)、 P d y S i i -y (但し、 0. 5 y≤0. 85)、 N i yN ! -y (但し、 0. 5≤y≤0. 85)、 PdyNi_y (但し、 0. 5≤y≤0. 85) のいずれかで置換し得る。 第 1金属層 271を構成する金 属珪化物や金属窒化物等の金属間化合物の融点は、 1000°C以上であれば、 上記効果を得ることが可能である。 尚、 融点が 1500°C以上であればより好 ましい。
更に、 本実施の形態では、 第 2金属層 272を構成する低い抵抗率を有する 金属元素の一典型例として Auを例示したが、 例えば他の低い抵抗率を有する 金属元素で Auを置換しても上記効果が得られる。 第 2金属層 272を構成す る低い抵抗率を有する金属元素の他の典型例は、 Cu、 Aし P tを含むが必 ずしもこれらに限定されるものではない。 すなわち、 Auからなる第 2金属層 272を Cu層、 A 1層、 P t層のいずれかで置換し得る。 尚、 第 2金属層 2 72は、 前述したようにショットキ一ゲート電極の抵抗を低減するために設け られる層であるため、 この目的に適合する限りその材料等の制限は必要ない。 更に、 本実施の形態においては、 ショットキー接合電極が接触する半導体層 が A 1 G aN層で構成されたが、 GaN層、 I nA 1 N層、 I nGaN層、 I nA 1 GaN層、 A 1 N層とのショットキ一接触をとるショットキ一接合電極 に上記構造を適用しても、 上記効果と同様の効果を得ることが可能である。 ま た、 GaN層、 A l GaN層、 I nA I N層、 I nGaN層、 I nA l GaN 層、 A 1 N層の内の少なくとも 1層を含む超格子層とのショットキ一接触をと るショットキ一接合電極に上記構造を適用しても、 上記効果と同様の効果を得 ることが可能である。 すなわち、 GavA l 1 - V (但し、 0≤ν≤1) を III 族側元素の主成分とし Nを V族側元素の主成分とする化合物半導体からなる半 導体層とのショットキ一接触をとるショットキ一接合電極に上記構造を適用し ても、 上記効果と同様の効果を得ることが可能である。
更に、 本実施の形態を、 ソース電極、 ゲート電極、 ドレイン電極が同一半導 体層上に形成されたプレ一ナ構造を有する半導体装置を例にとって説明したが、 他の構造を有する半導体装置にショットキ一接合電極に上記構造を適用しても、 上記効果と同様の効果を得ることが可能である。 プレーナ構造以外の他の構造 の典型例として、 ソース電極およびドレイン電極の下に選択的に N形半導体か らなるキャップ層が形成されたリセス構造であってもよく、 また、 ゲート電極 が G a N、 A 1 Ga N等の半導体層内に埋め込まれた埋め込みゲ一ト構造であ つてもよい。
(第 3の実施の形態）
次に、 図 9を参照して本発明の第 3の実施の形態を説明する。
図 9は、 本発明の第 3の実施の形態における A 1 GaNZGaN系へテロ接 合電界効果トランジスタ （HJ FET) の主要構造を示す部分縦断面図である。 このトランジスタは、 S i C基板 31上に形成される。 図 9において、 該 S i C基板 31上に、 アンドープの A 1 Nバッファ層 32が形成され、 該アンド一 プの A 1 Nバッファ層 32上に膜厚 2 mのアンドープの G aNバッファ層 3 3が形成され、 該アンド一プの G a Nバッファ層 33上に膜厚 15 nmのアン ド一プ I n 0. 1 Ga 0. 9 Nからなる I n G a Nチャネル層 34が形成され、 該 I nGaNチャネル層 34上に膜厚 40 nmのアンド一プ A 1 o. 2 G a 0. 8 Nからなる A 1 G a N電子供給層 35が形成される。
A 1 G a N電子供給層 35の上表面に接してソース電極 6 S及びドレイン電 極 6Dが形成される。 該ソース電極 6 S及び該ドレイン電極 6 Dは、 該 A 1 G a N電子供給層 35とのォ一ム性接触をとる。
さらに、 A 1 G a N電子供給層 35の上表面に接してゲ一ト電極 37が形成 される。 該ゲ一ト電極 37は、 ソース電極 6 S及びドレイン電極 6 Dから離間 している。 該ゲ一ト電極 37は、 A 1 GaN電子供給層 35とのショットキ一 性接触をとる。 該ゲート電極 37は 3層積層構造を有する。 すなわち、 該 3層 積層構造は、 A 1 GaN電子供給層 35の上表面に接し N i 0. 7 S i 0. 3 層 371からなる第 1金属層と、 該第 1金属層の上表面に接し Mo層 372か らなる第 2金属層と、 該第 2金属層の上表面に接し Au層 373からなる第 3 金属層からなる。 N i 0. 7 S i 0. 3層 371からなる第 1金属層が A 1 G a N電子供給層 35とのショットキ一性接触をとる。
更に、 I nGaNと A 1 G a Nの格子定数差に起因するピエゾ分極効果およ び自発性分極効果に伴い、 I nGaNチャネル層 34中の A 1 GaN層 35と の界面近傍の領域には 2次元電子ガスが形成される。 ヘテロ接合電界効果トラ ンジス夕 （HJ FET) は、 ゲート電極 37の電位で 2次元電子ガス濃度を変 調することにより、 トランジスタとして動作する。
この実施の形態において重要な点は、 ショットキ一ゲート電極 37が、 大き な仕事関数を有し且つ高い融点を有する金属材料として、 N i y S i 丄 _y (但 し、 0<y<l) からなる第 1金属層 37 1、 第 1金属層 371より更に高い 融点を有する金属である Moからなる第 2金属層 372、 及び低抵抗率を有す る金属である A uからなる第 3金属層 3 7 3の 3層積層構造からなることであ る。 すなわち、 金属珪化物の一例である N i y S i y (但し、 0 < y < l ) は N i— S i間の結合力が強いため、 N i単体よりも高温で安定である。 好ま しくは、 0 . 4≤y≤0 . 7 5である。 特に、 0 . 6 5≤y≤0 . 7 5の場合 には、 融点が約 1 2 0 0 °C以上と非常に高く、 また、 N iと比較して抵抗率増 加も小さくより好ましい。 このため、 高温においてもショットキ一ゲート電極 3 7が接触する半導体層への第 1金属層 3 7 1の金属の熱拡散が抑制される。 更に、 第 2金属層 3 7 2の金属と第 1金属層 3 7 1の金属との間における高温 での相互拡散も抑制される。 その結果、 素子の信頼性が向上する。
すなわち、 ショットキーゲート電極 3 7の抵抗を低減するため、 第 3金属層 3 7 3は低抵抗率を有する金属で構成する。 一方、 半導体層とショットキ一ゲ —ト電極 3 7との界面に高いショットキ一障壁を形成すると共に、 第 3金属層 3 7 3の金属との間における高温での相互拡散並びに第 1金属層 3 7 1が接触 する半導体層への金属の熱拡散を抑制するため、 第 1金属層 3 7 1は、 大きな 仕事関数を有し且つ高い融点を有する金属で構成する。
加えて、 第 1金属層 3 7 1の金属と第 3金属層 3 7 3の金属との間における 高温での相互拡散を防止を更に確実にするため、 第 1金属層 3 7 1と第 3金属 層 3 7 3との間に、 第 1金属層 3 7 1より更に高い融点を有する金属で構成す る第 2金属層 3 7 2を介在させる。 これにより、 ショットキ一ゲート電極 3 7 が高いショッ卜キー障壁及び低い抵抗を有するだけでなく非常に高い耐熱性を 有することで、 該半導体装置の高温特性の向上及び高電力性能の向上を可能に する。
すなわち、 第 1金属層 3 7 1の金属材料である N i S i及び第 3金属層 3 7 3の金属材料である A uと比較しても、 第 2金属層 3 7 2の金属材料である M oは、 その融点が約 2 6 3 O tと高いため、 N iと A uの相互拡散に対するバ リャ層として働く。 換言すると、 第 1金属層 3 7 1と第 3金属層 3 7 3との間 に介在する第 2金属層 3 7 2が、 第 1金属層 3 7 1と第 3金属層 3 7 3より高 い融点を有するため、 ショットキーゲート電極 3 7が高温になった際でも、 第 1金属層 371の金属と第 3金属層 373の金属との間の相互拡散が抑制され、 よってこれら金属間の合金化が抑制される。 第 1金属層 371は仕事関数が大 きい金属で構成されるが、 前述のように合金化の抑制により、 高温においても A 1 G a N電子供給層 35と第 1金属層 371との界面のショットキ一障壁の 低下を抑制することができ、 高温においても逆方向ゲート電流の増加を抑制す ることができる。 このため、 高温においてもゲートリーク電流が抑制され、 シ ヨットキーゲート電極 37の耐熱性が向上し、 その結果、 素子の信頼性が向上 した。 従って、 ショットキーゲ一ト電極 37が高いショットキ一障壁及び低い 抵抗を有するだけでなく高い耐熱性を有することで、 該半導体装置の高温特性 の向上及び高電力性能の向上を可能にする。
本実施の形態では、 第 1金属層 371を構成する高い仕事関数と高融点とを 有する金属間化合物の一典型例として N i S iを例示したが、 例えば他の高い 仕事関数と高融点とを有する金属間化合物で N i S iを置換しても上記効果が 得られる。 第 1金属層 371を構成する高い仕事関数と高融点とを有する金属 間化合物の他の典型例は、 P t S i、 PdS i、 N i N、 PdN等の他の金属 珪化物或いは金属窒化物を含むが必ずしもこれらに限定されるものではない。 すなわち、 第 1金属層 371を構成する N i S iを、 P t yS i i一 y (但し、 0. 5≤y≤0. 75)、 P d y S i 1 -y (但し、 0. 5≤y≤0. 85)、 N i yN i -y (但し、 0. 5≤y≤0. 85)、 PdyNi-y (但し、 0. 5≤y≤0. 85) のいずれかで置換し得る。 第 1金属層 371を構成する金 属珪化物や金属窒化物等の金属間化合物の融点は、 100 o°c以上であれば、 上記効果を得ることが可能である。 尚、 融点が 1500°C以上であればより好 ましい。
本実施の形態では、 第 2金属層 372を構成する高融点を有する金属元素の 一典型例として M oを例示したが、 例えば他の高融点を有する金属元素で M o を置換しても上記効果が得られる。 第 2金属層 372を構成する高融点を有す る金属元素の他の典型例は、 P t、 W、 T i及び T aを含むが必ずしもこれら に限定されるものではない。 すなわち、 Moからなる第 2金属層 372を、 P t層、 W層、 T i層、 T a層のいずれかで置換し得る。
前述した高融点を有する金属元素に代え、 第 2金属層 372を構成する金属 材料として、 高融点を有し且つ熱的に安定な金属珪化物や金属窒化物等の金属 間化合物で置換しても上記効果と同様な効果が得られる。 例えば、 第 2金属層 372を構成し得る金属材料として、 MoxS i i— 層 （但し、 0く Xぐ 1)、 P t XS i ]_— x層 （但し、 0< く1)、 \^ 3 !1 1—:^層 （但し、 0く x< 1)、 T i xS i ]L— x層 （但し、 0<χ<1)、 TaxS i ;L— x層 （但し、 0<χ<1)、 MO XN ;L— x層 （但し、 0<χ<1)、 WxNi— x層 （但し、 0<χ<1)、 T i xN:L—x層 （但し、 0く χ<1)、 Τ χΝ — x層 （伹 し、 0<χ<1) のいずれかで置換し得る。 第 2金属層 372を構成する金属 元素或いは金属珪化物や金属窒化物等の金属間化合物の融点は、 1000°C以 上であれば、 上記効果を得ることが可能である。 尚、 融点が 1 500 以上で あればより好ましい。
更に、 本実施の形態では、 第 3金属層 373を構成する低い抵抗率を有する 金属元素の一典型例として A uを例示したが、 例えば他の低い抵抗率を有する 金属元素で Auを置換しても上記効果が得られる。 第 3金属層 373を構成す る低い抵抗率を有する金属元素の他の典型例は、 Cu、 A l、 P tを含むが必 ずしもこれらに限定されるものではない。 すなわち、 A Uからなる第 3金属層 373をじ11層、 A 1層、 P t層のいずれかで置換し得る。 尚、 第 3金属層 3 73は、 前述したようにショッ卜キーゲート電極の抵抗を低減するために設け られる層であるため、 この目的に適合する限りその材料等の制限は必要ない。 更に、 本実施の形態においては、 ショットキ一接合電極が接触する半導体層 が A 1 GaN層で構成されたが、 GaN層、 I nA I N層、 I nGaN層、 I nA 1 G aN層、 A 1 N層とのショットキ一接触をとるショットキ一接合電極 に上記構造を適用しても、 上記効果と同様の効果を得ることが可能である。 ま た、 GaN層、 A l GaN層、 I nA I N層、 I nGaN層、 I nA l GaN 層、 A 1 N層の内の少なくとも 1層を含む超格子層とのショットキ一接触をと るショットキ一接合電極に上記構造を適用しても、 上記効果と同様の効果を得 ることが可能である。 すなわち、 GavA l 1 - V (但し、 0≤ν≤1) を III 族側元素の主成分とし Nを V族側元素の主成分とする化合物半導体からなる半 導体層とのショットキ一接触をとるショットキ一接合電極に上記構造を適用し ても、 上記効果と同様の効果を得ることが可能である。
更に、 本実施の形態を、 ソース電極、 ゲート電極、 ドレイン電極が同一半導 体層上に形成されたプレーナ構造を有する半導体装置を例にとって説明したが、 他の構造を有する半導体装置にショットキ一接合電極に上記構造を適用しても、 上記効果と同様の効果を得ることが可能である。 プレーナ構造以外の他の構造 の典型例として、 ソース電極およびドレイン電極の下に選択的に N形半導体か らなるキャップ層が形成されたリセス構造であってもよく、 また、 ゲート電極 が G aN、 A 1 G a N等の半導体層内に埋め込まれた埋め込みゲ一ト構造であ つてもよい。
(第 4の実施の形態）
次に、 図 10を参照して本発明の第 4の実施の形態を説明する。
図 10は、 本発明の第 4の実施の形態における G a N系金属一半導体電界効 果トランジスタ （MESFET) の主要構造を示す部分縦断面図である。 この トランジスタは、 S i C基板 41上に形成される。 図 10において、 該 S i C 基板 41上に、 アンドープの A 1 Nバッファ層 42が形成され、 該アンドープ の A 1 Nバッファ層 42上に膜厚 1 mのアンドープの G a Nバッファ層 43 が形成され、該アンドープの GaNバッファ層 43上に不純物濃度 2 X 1017 cm3 及び膜厚 150 nmの n型 G a Nチャネル層 44が形成される。
n型 G a Nチャネル層 44の上表面に接してソース電極 6 S及びドレイン電 極 6Dが形成される。 該ソース電極 6 S及び該ドレイン電極 6Dは、 該 n型 G a Nチャネル層 44とのォ一ム性接触をとる。
さらに、 n型 G a Nチャネル層 44の上表面に接してゲート電極 47が形成 される。 該ゲート電極 47は、 ソース電極 6 S及びドレイン電極 6 Dから離間 している。 該ゲート電極 47は、 n型 G a Nチャネル層 44とのショットキ一 性接触をとる。 該ゲート電極 47は 3層積層構造を有する。 すなわち、 該 3層 積層構造は、 該 n型 GaNチャネル層 44の上表面に接する N i層 4.71、 該 N i層 471の上表面に接する Mo層 472、 及び該 Mo層 472の上表面に 接する Au層 473からなる。 該 N i層 471が、 n型 GaNチャネル層 44 とのショットキ一性接触をとる。
n型 GaNチャネル層 44中のゲート電極 47との界面近傍の領域には、 空 乏層が形成される。 金属一半導体電界効果トランジスタ （MESFET) は、 ゲート電極 47の電位で空乏層厚を変調することにより、 卜ランジス夕として 動作する。
本実施の形態では、 チャネル層を n型 GaNにより構成したが、 これを n型 I nGaNに置き換えてもよい。
本実施の形態において、 ゲート電極 47の構造は、 図 5に示した第 1の実施 の形態におけるゲート電極構造 17と同じである。 換言すると、 本実施の形態 は、 図 5に示した第 1の実施の形態におけるゲート電極構造 17を、 GaN系 金属一半導体電界効果トランジスタ （MESFET) に適用したものである。 したがって、 第 1の実施の形態で説明したのと同様の作用効果が得られる。 この実施の形態において重要な点は、 ショットキーゲート電極 47が、 大き な仕事関数を有する金属である N iからなる第 1金属層 471、 高い融点を有 する金属である Moからなる第 2金属層 472、 及び低抵抗率を有する金属で ある Auからなる第 3金属層 473の 3層積層構造からなることである。 すな わち、 半導体層とショットキ一ゲ一ト電極 47との界面に高いショットキ一障 壁を形成するために、 第 1金属層 471は大きな仕事関数を有する金属で構成 し、 一方、 ショットキ一ゲート電極 47の抵抗を低減するため、 第 3金属層 4 73は低抵抗率を有する金属で構成する。 そして、 第 1金属層 471の金属と 第 3金属層 473の金属との間における高温での相互拡散を防止するため、 第 1金属層 471と第 3金属層 473との間に、 高い融点を有する金属で構成す る第 2金属層 472を介在させる。 これにより、 ショットキーゲート電極 47 が高いショットキ一障壁及び低い抵抗を有するだけでなく高い耐熱性を有する ことで、 該半導体装置の高温特性の向上及び高電力性能の向上を可能にする。 すなわち、 第 1金属層 4 7 1の金属材料である N i及び第 3金属層 4 7 3の 金属材料である A uと比較しても、 第 2金属層 4 7 2の金属材料である M oは、 その融点が約 2 6 3 O tと高いため、 N iと A uの相互拡散に対するバリヤ層 として働く。 換言すると、 第 1金属層 4 7 1と第 3金属層 4 7 3との間に介在 する第 2金属層 4 7 2が、 第 1金属層 4 7 1と第 3金属層 4 7 3より高い融点 を有するため、 ショットキ一ゲート電極 4 7が高温になった際でも、 第 1金属 層 4 7 1の金属と第 3金属層 4 7 3の金属との間の相互拡散が抑制され、 これ ら金属間の合金化が抑制される。 第 1金属層 4 7 1は仕事関数が大きい金属で 構成されるが、 前述のように合金化の抑制により、 高温においても n型 G a N チャネル層 4 4と第 1金属層 4 7 1との界面のショットキ一障壁の低下を抑制 することができ、 高温においても逆方向ゲ一ト電流の増加を抑制することがで きる。 このため、 高温においてもゲ一トリ一ク電流が抑制され、 ショットキー ゲート電極 4 7の耐熱性が向上し、 その結果、 素子の信頼性が向上した。 従つ て、 ショットキーゲ一ト電極 4 7が高いショットキ一障壁及び低い抵抗を有す るだけでなく高い耐熱性を有することで、 該半導体装置の高温特性の向上及び 高電力性能の向上を可能にする。
本実施の形態では、 第 2金属層 4 7 2を構成する高融点を有する金属元素の 一典型例として M oを例示したが、 例えば他の高融点を有する金属元素で M o を置換しても上記効果が得られる。 第 2金属層 4 7 2を構成する高融点を有す る金属元素の他の典型例は、 P t、 W、 T i及び T aを含むが必ずしもこれら に限定されるものではない。 すなわち、 M oからなる第 2金属層 4 7 2を、 P t層、 W層、 T i層、 T a層のいずれかで置換し得る。
前述した高融点を有する金属元素に代え、 第 2金属層 4 7 2を構成する金属 材料として、 高融点を有し且つ熱的に安定な金属珪化物や金属窒化物等の金属 間化合物で置換しても上記効果と同様な効果が得られる。 例えば、 第 2金属層 4 7 2を構成し得る金属材料として、 M o x S i 丄— x層 （但し、 0 < xく 1 )、 P t x S i i一 x層 （但し、 0 < χ < 1 )、 WX S i i 一 x層 （但し、 0く xく 1)、 T i XS i _— x層 （但し、 0<χ<1)、 Ta xS i 丄—χ層 （但し、 0<χ<1)、 ΜθχΝ — x層 （但し、 0<χ<1)、 WXN :L—x層 （但し、 0<χ<1)、 T i xN;L— x層 （但し、 0<χ<1)、 TaxN:L— x層 （伹 し、 0<χ<1) のいずれかで置換し得る。 第 2金属層 472を構成する金属 元素或いは金属珪化物や金属窒化物等の金属間化合物の融点は、 1 000°C以 上であれば、 上記効果を得ることが可能である。 尚、 融点が 1 500°C以上で あればより好ましい。
更に、 本実施の形態では、 第 1金属層 47 1を構成する高い仕事関数を有す る金属元素の一典型例として N iを例示したが、 例えば他の高い仕事関数を有 する金属元素で N iを置換しても上記効果が得られる。 第 1金属層 471を構 成する高い仕事関数を有する金属元素の他の典型例は、 P t及び P dを含むが 必ずしもこれらに限定されるものではない。 すなわち、 N iからなる第 1金属 層 471を、 P t層及び P d層のいずれかで置換し得る。
更に、 本実施の形態では、 第 3金属層 473を構成する低い抵抗率を有する 金属元素の一典型例として A uを例示したが、 例えば他の低い抵抗率を有する 金属元素で Auを置換しても上記効果が得られる。 第 3金属層 473を構成す る低い抵抗率を有する金属元素の他の典型例は、 Cu、 A l、 P tを含むが必 ずしもこれらに限定されるものではない。 すなわち、 Auからなる第 3金属層 473を Cu層、 A 1層、 P t層のいずれかで置換し得る。 尚、 第 3金属層 4 73は、 前述したようにショットキ一ゲート電極の抵抗を低減するために設け られる層であるため、 この目的に適合する限りその材料等の制限は必要ない。
(第 5の実施の形態）
次に、 図 1 1を参照して本発明の第 5の実施の形態を説明する。
図 1 1は、 本発明の第 5の実施の形態における G a N系金属一半導体電界効 果トランジスタ （MESFET) の主要構造を示す部分縦断面図である。 本実 施の形態は、 図 1 0に示す第 4の実施の形態におけるゲート電極 47を、 図 8 に示す第 2の実施の形態におけるゲート電極 27に置換した以外は、 第 4の実 施の形態における G a N系金属一半導体電界効果トランジスタ （MESFET) とその構造は同じである。 従って、 図 8に示す第 2の実施の形態におけるゲ一 卜電極構造 27がもたらす前述の作用効果に関する詳細な説明を本実施の形態 にも適用することで、 重複説明を省略する。 尚、 ゲート電極構造 27として置 換できる他の金属材料の説明も本実施の形態に適用することで、 重複説明を省 略する。
(第 6の実施の形態）
次に、 図 12を参照して本発明の第 6の実施の形態を説明する。
図 12は、 本発明の第 6の実施の形態における G a N系金属一半導体電界効 果トランジスタ （MESFET) の主要構造を示す部分縦断面図である。 本実 施の形態は、 図 10に示す第 4の実施の形態におけるゲ一卜電極 47を、 図 9 に示す第 3の実施の形態におけるゲート電極 37に置換した以外は、 第 4の実 施の形態における G a N系金属一半導体電界効果トランジスタ （MES FET) とその構造は同じである。 従って、 図 9に示す第 3の実施の形態におけるゲー ト電極構造 37がもたらす前述の作用効果に関する詳細な説明を本実施の形態 にも適用することで、 重複説明を省略する。 尚、 ゲート電極構造 37として置 換できる他の金属材料の説明も本実施の形態に適用することで、 重複説明を省 略する。
(第 7の実施の形態）
次に、 図 13を参照して本発明の第 7の実施の形態を説明する。
図 13は、 本発明の第 7の実施の形態における G a N/A 1 GaN系へテロ 接合電界効果トランジスタ （HJ FET) の主要構造を示す部分縦断面図であ る。 このトランジスタは、 G aN基板 51上に形成される。 図 13において、 該 GaN基板 51上にアンドープの A 1 Nバッファ層 52が形成され、 該アン ドープの A 1 Nバッファ層 52上に膜厚 1 /imのアンド一プの G aNチャネル 層 53が形成され、 該アンド一プの GaNチャネル層 53上に不純物濃度 2 X 1018/cm3 及び膜厚 30 nmを有する n型 A 1 0. 2 Ga 0. 8 Nから なる n型 A 1 G a N電子供給層 54が形成され、 該 n型 A 1 G a N電子供給層 54上にアンドープの GaNチャネル層 55が形成される。
G a Nチャネル層 55の上表面に接してソース電極 6 S及びドレイン電極 6 Dが形成される。 該ソース電極 6 S及び該ドレイン電極 6 Dは、 該 GaNチヤ ネル層 55とのオーム性接触をとる。
さらに、 GaNチャネル層 55の上表面に接してゲート電極 57が形成され る。 該ゲート電極 57は、 ソース電極 6 S及びドレイン電極 6Dから離間して いる。 該ゲート電極 57は、 GaNチャネル層 55とのショットキー性接触を とる。 該ゲート電極 57は 2層積層構造を有する。 すなわち、 該 2層積層構造 は、 該 n型 GaNチャネル層 44の上表面に接する N i 5 S i o. 5 層 5 71からなる第 1金属層、 及び該第 1金属層の上表面に接する A u層 572か らなる第 2金属層からなる。 該 N i 0. 5 S i 0. 5 層 571が GaNチヤネ ル層 55とのショットキ一性接触をとる。
GaNチャネル層 55中の A 1 GaN電子供給層 54との界面近傍には、 2 次元電子ガスが形成される。 ヘテロ接合電界効果トランジスタ （HJ FET) は、 ゲート電極 57の電位で 2次元電子ガス濃度を変調することにより、 トラ ンジス夕として動作する。
本実施の形態では、 チャネル層を GaNにより構成したが、 これを I nGa Nに置き換えてもよい。
本実施の形態において、 ゲート電極 57の構造は、 図 8に示した第 2の実施 の形態におけるゲート電極構造 27と同じである。 換言すると、 本実施の形態 は、 図 8に示した第 2の実施の形態におけるゲート電極構造 27を GaN/A 1 GaN系へテロ接合電界効果トランジスタ （HJ FET) に適用したもので ある。 したがって、 第 1の実施の形態で説明したのと同様の作用効果が得られ る。
この実施の形態において重要な点は、 ショットキーゲート電極 57が、 大き な仕事関数を有し且つ高い融点を有する金属材料として、 N i y S i 丄— y (但 し、 0 < y < l ) からなる第 1金属層 5 7 1及び低抵抗率を有する金属である A uからなる第 2金属層 5 7 2の 2層積層構造からなることである。 金属珪化 物の一例である N i y s i 丄— y (但し、 0 < y < l ) は N i— S i間の結合 力が強いため、 N i単体よりも高温で安定である。 好ましくは、 0 . 4≤y≤ 0 . 7 5である。 特に、 0 . 6 5≤y≤0 . 7 5の場合には、 融点が約 1 2 0 0で以上と非常に高く、 また、 N iと比較して抵抗率増加も小さくより好まし い。 このため、 高温においてもショットキーゲート電極 5 7が接触する半導体 層への第 1金属層 5 7 1の金属の熱拡散が抑制される。 更に、 第 2金属層 5 7 2の金属と第 1金属層 5 7 1の金属との間における高温での相互拡散も抑制さ れる。 その結果、 素子の信頼性が向上する。
すなわち、 ショットキーゲート電極 5 7の抵抗を低減するため、 第 2金属層 5 7 2は低抵抗率を有する金属で構成する。 一方、 半導体層とショットキ一ゲ 一卜電極 5 7との界面に高いショットキ一障壁を形成すると共に、 第 2金属層 5 7 2の金属との間における高温での相互拡散並びに第 1金属層 5 7 1が接触 する半導体層への金属の熱拡散を抑制するため、 第 1金属層 5 7 1は、 大きな 仕事関数を有し且つ高い融点を有する金属で構成する。 これにより、 ショット キーゲ一卜電極 5 7が高いショットキ一障壁及び低い抵抗を有するだけでなく 高い耐熱性を有することで、 該半導体装置の高温特性の向上及び高電力性能の 向上を可能にする。
すなわち、 第 1金属層 5 7 1の金属材料である N i S iは、 第 2金属層 5 7 2の金属材料である A uと比較しても、 その融点が高いため、 N i S iと A u の相互拡散が抑制されると共に第 1金属層 5 7 1が接触する半導体層への金属 の熱拡散が抑制される。 換言すると、 第 1金属層 5 7 1が、 大きな仕事関数を 有し且つ高い融点を有する金属で構成されるため、 半導体層とショットキーゲ 一卜電極 5 7との界面に高いショットキ一障壁を形成だけでなく、 ショットキ 一ゲート電極 5 7が高温になった際でも、 第 1金属層 5 7 1の金属と第 2金属 層 5 7 2の金属との間の相互拡散が抑制され、 よって、 これら金属間の合金化 が抑制される。 更に第 1金属層 5 7 1が接触する半導体層への金属の熱拡散が 抑制される。 第 1金属層 5 7 1は仕事関数が大きい金属で構成されるが、 前述 のように合金化の抑制により、 高温においても G a Nチャネル層 55と第 1金 属層 57 1との界面のショットキ一障壁の低下を抑制することができ、 高温に おいても逆方向ゲート電流の増加を抑制することができる。 このため、 高温に おいてもゲートリーク電流が抑制され、 ショットキーゲート電極 5 7の耐熱性 が向上し、 その結果、 素子の信頼性が向上する。 従って、 ショットキーゲート 電極 2 7が高いショットキ一障壁及び低い抵抗を有するだけでなく高い耐熱性 を有することで、 該半導体装置の高温特性の向上及び高電力性能の向上を可能 にする。
本実施の形態では、 第 1金属層 5 7 1を構成する高い仕事関数と高融点とを 有する金属間化合物の一典型例として N i S iを例示したが、 例えば他の高い 仕事関数と高融点とを有する金属間化合物で N i S iを置換しても上記効果が 得られる。 第 1金属層 5 7 1を構成する高い仕事関数と高融点とを有する金属 間化合物の他の典型例は、 P t S i、 P d S i、 N i N、 P dN等の他の金属 珪化物或いは金属窒化物を含むが必ずしもこれらに限定されるものではない。 すなわち、 第 1金属層 5 7 1を構成する N i S iを、 P t yS i — y (但し、 0. 5≤y≤0. 7 5)、 P d y S i i一 v (但し、 0. 5≤y≤0. 8 5)、 N i y N！ _ r (但し、 0. 5≤y≤0. 85)、 P d VN i -y (但し、 0. 5≤y≤ 0. 8 5) のいずれかで置換し得る。 第 1金属層 5 7 1を構成する金 属珪化物や金属窒化物等の金属間化合物の融点は、 1 0 0 0で以上であれば、 上記効果を得ることが可能である。 尚、 融点が 1 5 0 0°C以上であればより好 ましい。
更に、 本実施の形態では、 第 2金属層 5 72を構成する低い抵抗率を有する 金属元素の一典型例として A uを例示したが、 例えば他の低い抵抗率を有する 金属元素で Auを置換しても上記効果が得られる。 第 2金属層 572を構成す る低い抵抗率を有する金属元素の他の典型例は、 Cu、 Aし P tを含むが必 ずしもこれらに限定されるものではない。 すなわち、 Auからなる第 2金属層 5 7 2を<311層、 A 1層、 P t層のいずれかで置換し得る。 尚、 第 2金属層 5 7 2は、 前述したようにショットキ一ゲート電極の抵抗を低減するために設け られる層であるため、 この目的に適合する限りその材料等の制 ϋは必要ない。
(第 8の実施の形態）
次に、 図 1 4を参照して本発明の第 8の実施の形態を説明する。
図 1 4は、 本発明の第 8の実施の形態における G a ΝΖΑ 1 G a N系へテロ 接合電界効果トランジスタ （H J F E T) の主要構造を示す部分縦断面図であ る。 本実施の形態は、 図 1 3に示す第 7の実施の形態におけるゲ一ト電極 5 7 を、 図 5に示す第 1の実施の形態におけるゲ一ト電極 1 7に置換した以外は、 第 7の実施の形態における G a N/A 1 G a N系へテロ接合電界効果トランジ ス夕 （H J F E T) とその構造は同じである。 従って、 図 5に示す第 1の実施 の形態におけるゲート電極構造 1 7がもたらす前述の作用効果に関する'詳細な 説明を本実施の形態にも適用することで、 重複説明を省略する。 尚、 ゲート電 極構造 1 7として置換できる他の金属材料の説明も本実施の形態に適用するこ とで、 重複説明を省略する。
(第 9の実施の形態）
次に、 図 1 5を参照して本発明の第 9の実施の形態を説明する。
図 1 5は、 本発明の第 9の実施の形態における G a NZ A 1 G a N系へテロ 接合電界効果トランジスタ （H J F E T) の主要構造を示す部分縦断面図であ る。 本実施の形態は、 図 1 3に示す第 7の実施の形態におけるゲート電極 5 7 を、 図 9に示す第 3の実施の形態におけるゲート電極 3 7に置換した以外は、 第 7の実施の形態における G a N/A 1 G a N系へテロ接合電界効果卜ランジ ス夕 （H J F E T) とその構造は同じである。 従って、 図 9に示す第 3の実施 の形態におけるゲート電極構造 3 7がもたらす前述の作用効果に関する詳細な 説明を本実施の形態にも適用することで、 重複説明を省略する。 尚、 ゲ一ト電 極構造 3 7として置換できる他の金属材料の説明も本実施の形態に適用するこ とで、 重複説明を省略する。 以上、 本発明によれば、 GaN系半導体装置において、 ショットキー接合電 極を N i、 P t、 P dのいずれかにより形成される第 1金属層、 Mo、 P t、 W、 T i、 Ta、 Mo x S i χ _x P t XS i i-x, WXS i i_x, T i xS i i一 x、 TaxS i i一 x、 MoxNi-x, WxNi_x, T i x N i -x> T a XN i -x (但し、 0く xく 1) の内のいずれかにより形成さ れる第 2金属層、 Au、 Cu、 Aし P tの内のいずれかにより形成される第 3金属層の 3層積層構造により構成する。 これにより、 第 1金属と第 3金属の 相互拡散が抑制され、 信頼性が向上する。 また、 第 1金属は仕事関数が大きい め、 ショットキー障壁が高く、 良好なショットキー接触が得られる。
更に、 ショットキ一接合電極を N i y S i i _y、 P t y S i ！ -y, P d y S i i _y, N i yN i -y, P d yN i -y (但し、 0<y<l) のいず れかにより形成される第 1金属層、 Au、 Cu、 A l、 P tの内のいずれかに より形成される第 2金属層の 2層積層構造により構成すれば、 第 1金属の G a N系半導体への熱拡散が抑制され、 信頼性が向上する。 このため、 半導体装置 の高温特性、 電力性能に寄与するところ大である。
幾つかの好適な実施の形態及び実施例に関連付けして本発明を説明したが、 これら実施の形態及び実施例は単に実例を挙げて発明を説明するためのもので あって、 限定することを意味するものではないことが理解できる。 本明細書を 読んだ後であれば、 当業者にとって等価な構成要素や技術による数多くの変更 および置換が容易であることが明白であるが、 このような変更および置換は、 添付の請求項の真の範囲及び精神に該当するものであることは明白である。 産業上の利用の可能性
前述説明により明らかなように、 本発明の改良されたショットキ一接合構造 は、 ショットキ一接合を有するあらゆる GaN系化合物半導体装置に適用でき るが、 取分け、 マイクロ波帯で使用される高出力半導体装置、 特に、 高い耐熱 性及び優れたパワー性能が要求される半導体装置に適用することが好ましい。

Claims

請求の範囲
1. Ga VA 1 i - v (但し、 0≤v≤l) を III族側元素の主成分とし N を V族側元素の主成分とする化合物半導体からなる半導体層と、 該半導体層に 接触するショットキ一接合金属層とを含む半導体装置であって、
前記ショットキ一接合金属層は、 前記半導体層に接触する第 1金属層 と、 該第 1金属層に接触する第 2金属層と、 該第 2金属層に接触する第 3金属 層とを含む積層構造からなり、
前記第 2金属層は、 前記第 1金属層及び前記第 3金属層より融点が高 い金属材料からなり、
前記第 3金属層は、 前記第 1金属層及び前記第 2金属層より抵抗率が 低い金属材料からなる半導体装置。
2. 前記第 1金属層は、 N i、 P t、 Pd、 N i z S i i_z, P t z S Ί l-z, Pd z S i [一 z、 N i zNi— z、 P d z N χ - z (但し、 0く z < 1 ) よりなる群から選択されたいずれかの金属材料からなり、
前記第 2金属層は、 Mo、 P t、 W、 T i、 Ta、 MoxS i χ_χ, P t XS i i-x, WXS i i-x, T i XS i ! _x, TaxS i i一 x、 Mo XN i -x, WXN] [一 x、 T i XN i -x, T a XN χ -x (但し、 0 <χ<1) よりなる群から選択されたいずれかの金属材料からなる請求項 1に 記載の半導体装置。
3. 前記第 3金属層は、 Au、 Cu、 Aし P tよりなる群から選択され たいずれかの金属材料からなる請求項 2に記載の半導体装置。
4. 前記第 1金属層は、 N i z 1 S i 1一 z 1 (但し、 0. 4≤z 1≤0. 75) P t Z 2 S i i -z 2 (但し、 0. 5≤z 2≤0. 75)、 Pd z 3 S i ! - z 3 (但し、 0. 5≤z 3 0. 85) 、 N i z 4NX _z 4 (但し、
0. 5≤z 4≤0. 85) 、 Pd z 5N! -z 5 (但し、 0. 5≤z 5≤0. 85) よりなる群から選択されたいずれかの金属材料からなり、
前記第 2金属層は、 Mo、 P t、 W、 T i、 Ta、 MoxS i i -x,
P t x ° 1 1— x、 wx S 1 1— x、 T 1 x s 1 1一 x、 T a x ° 1 1— x、 MoxN i一 x、 WxNi一 x、 T i XN ! _x, T a XN i -x (但し、 0
<χ<1) よりなる群から選択されたいずれかの金属材料からなる請求項 1に 記載の半導体装置。
5. 前記第 3金属層は、 Au、 Cu、 A 1、 P tよりなる群から選択され たいずれかの金属材料からなる請求項 4に記載の半導体装置。
6. 前記第 1金属層は、 前記第 2金属層より仕事関数が大きい金属材料か らなる請求項 1に記載の半導体装置。
7. 前記第 1金属層は、 更に前記第 3金属層より仕事関数が大きい金属材 料からなる請求項 6に記載の半導体装置。
8. 前記第 2金属層の融点は、 1000 以上である請求項 1に記載の半
9. 前記半導体層は、 基板上に形成された複数の化合物半導体層からなる 多層構造上に形成されている請求項 1に記載の半導体装置。
10. 前記基板は、 サフアイャ基板、 S i C基板、 GaN基板よりなる群か ら選択されたいずれかの基板からなる請求項 9に記載の半導体装置。
1 1. 前記半導体層が、 A 1 uGa 1 _uN層 （但し、 0 u≤l) から なる請求項 1に記載の半導体装置。
12. 前記半導体層は、 G a N系化合物半導体チャネル層上に形成された G a N系化合物半導体電子供給層である請求項 1に記載の半導体装置。
13. 前記 G a N系化合物半導体チャネル層は G a N及び I n G a Nよりな る群から選択される化合物半導体からなり、 前記 G a N系化合物半導体電子供 給層は A 1 G a Nからなる請求項 12に記載の半導体装置。 .
14. 前記半導体層は、 G a N系化合物半導体電子供給層上に形成された G a N系化合物半導体チャネル層である請求項 1に記載の半導体装置。
15. 前記 G a N系化合物半導体チャネル層は G a N及び I nGaNよりな る群から選択される化合物半導体からなり、 前記 G a N系化合物半導体電子供 給層は A 1 G a Nからなる請求項 14に記載の半導体装置。
16. 前記半導体層が、 n型 G a Nチャネル層である請求項 1に記載の半導
17. G a V A 1 ！ _ v (但し、 0 v≤l) を III族側元素の主成分とし N を V族側元素の主成分とする化合物半導体からなる半導体層と、 該半導体層に 接触するショットキ一接合金属層とを含む半導体装置であって、
前記ショッ卜キー接合金属層は、 前記半導体層に接触する第 1金属層 と、 該第 1金属層に接触する第 2金属層とを含む積層構造からなり、
前記第 1金属層は、 前記第 2金属層より融点が高い金属材料からなり、 前記第 2金属層は、 前記第 1金属層より抵抗率が低い金属材料からな る半導体装置。
18. 前記第 1金属層は、 N i VS i 丄一、,、 P t yS i 1— y、 Pdy S i l_y、 N i yN i _y, PdyNi_y (但し、 0く y<l) よりなる群 から選択されたいずれかの金属材料からなる請求項 17に記載の半導体装置。
19. 前記第 2金属層は、 Au、 Cu、 Aし P tよりなる群から選択され たいずれかの金属材料からなる請求項 18に記載の半導体装置。
20. 前記第 1金属層は、 N i y 1 S i 丄一 y丄 （但し、 0. 4≤y 1≤ 0. 75) 、 P t y 2 S i i -y 2 (但し、 0. 5≤y2≤70. 5)、 Pd y 3 S i l -y 3 (但し、 0. 5≤y 3≤0. 85) 、 N i y4N:L_y4 (但 し、 0. 5≤y4≤0. 85) 、 Pdy 5Ni _y 5 (但し、 0. 5≤y 5 0. 85) よりなる群から選択されたいずれかの金属材料からなる請求項 17 に記載の半導体装置。
21. 前記第 2金属層は、 Au、 Cu、 A l、 P tよりなる群から選択され たいずれかの金属材料からなる請求項 20に記載の半導体装置。
22. 前記第 1金属層は、 前記第 2金属層より仕事関数が大きい請求項 1 7に記載の半導体装置。
23. 前記第 1金属層の融点は、 1000 °C以上である請求項 17に記載の
24. 前記半導体層は、 基板上に形成された複数の化合物半導体層からな る多層構造上に形成されている請求項 17に記載の半導体装置。
25. 前記基板は、 サフアイャ基板、 S i C基板、 GaN基板よりなる群か ら選択されたいずれかの基板からなる請求項 24に記載の半導体装置。
26. 前記半導体層が、 A l uGa丄一 UN層 （但し、 0≤u≤l) から なる請求項 17に記載の半導体装置。
27. 前記半導体層は、 G a N系化合物半導体チャネル層上に形成された G a N系化合物半導体電子供給層である請求項 17に記載の半導体装置。
28. 前記 G a N系化合物半導体チャネル層は G a N及び I nGaNよりな る群から選択される化合物半導体からなり、 前記 G a N系化合物半導体電子供 給層は A 1 GaNからなる請求項 27に記載の半導体装置。
29. 前記半導体層は、 GaN系化合物半導体電子供給層上に形成された GaN系化合物半導体チャネル層である請求項 17に記載の半導体装置。
30. 前記 GaN系化合物半導体チャネル層は GaN及び I nGaNよりな る群から選択される化合物半導体からなり、 前記 G a N系化合物半導体電子供 給層は A 1 GaNからなる請求項 29に記載の半導体装置。
31. 前記半導体層が、 n型 GaNチャネル層である請求項 17に記載の半
32. Ga VA 1 χ -v (但し、 0≤v≤l) を III族側元素の主成分とし を V族側元素の主成分とする化合物半導体からなる半導体層と、 該半導体層 に接触するショットキ一接合電極とを含む半導体装置であって、
前記ショットキ一接合電極は、 前記半導体層に接触する第 1金属層と、 該第 1金属層に接触する第 2金属層と、 該第 2金属層に接触する第 3金属層と を含む積層構造からなり、
前記第 1金属層は、 N i、 P t、 Pd、 N i z S i ！ _ z, P t z S i l一 z、 Pd z S i i-z, N i zN丄ー z、 Pd zNi— z (但し、 0< zく 1 ) よりなる群から選択されたいずれかの金属材料からなり、 前記第 2金属層は、 Mo、 P t、 W、 T i、 Ta、 MoxS i i-x, P t xS i i -x, WXS i i _x, T i xS i ]_— x、 TaxS i i -x, Mo XN i -x, WXN i -x, T i xNi— x、 T a XN i _x (但し、 0 く xく 1 ) よりなる群から選択されたいずれかの金属材料からなり、
前記第 3金属層は、 Au、 Cu、 A l、 P tよりなる群から選択され たいずれかの金属材料からなる半導体装置。
33. Ga VA 1 i -v (低し、 0≤v≤l) を III族側元素の主成分とし Nを V族側元素の主成分とする化合物半導体からなる半導体層と、 該半導体層 に接触するショットキ一接合電極とを含む半導体装置であって、
前記ショットキ一接合電極は、 前記半導体層に接触する第 1金属層と、 該第 1金属層に接触する第 2金属層とを含む積層構造からなり、
前記第 1金属層は、 N i yS i l— y、 P t y S ί 1 -y, Pdy S i ！ -y, N i yN ! -y, P dyN i _y (但し、 0<y<l) よりなる群 から選択されたいずれかの金属材料からなり、
前記第 2金属層は、 Au、 Cu、 A l、 P tよりなる群から選択され たいずれかの金属材料からなる半導体装置。
34. Ga VA 1 χ -v (但し、 0≤v≤l) を ΙΠ族側元素の主成分とし Νを V族側元素の主成分とする化合物半導体からなる半導体層と、 該半導体層 に接触するショットキ一接合電極とを含む半導体装置であって、
前記ショットキ一接合電極は、 前記半導体層に接触する第 1金属層と， 該第 1金属層に接触する第 2金属層と、 該第 2金属層に接触する第 3金属層と を含む積層構造からなり、
前記第 1金属層は、 N i ζ丄 S i 1— ζ 1 (但し、 0. 4≤ζ 1≤0. 75) 、 Ρ t ζ 2 S ί ! _ ζ 2 (但し、 0. 5≤ζ 2≤0. 75)、 Ρ d ζ 3 S i ι-ζ 3 (但し、 0. 5≤ζ 3≤0. 85) 、 Ν i ζ 4Ν χ _ ζ 4 (但し、
0. 5≤z 4≤0. 85) 、 Pdz 5Ni-z 5 (但し、 0. 5≤z 5≤0. 85) よりなる群から選択されたいずれかの金属材料からなり、
前記第 2金属層は、 Mo、 P t、 W、 T i、 Ta、 MoxS i i -x, P t XS i i_x, WXS i i_x, T i XS i i -x, TaxS i i-x, MoxN i— x、 WXN i -x, T i xNi— x、 Ta XN χ -x (但し、 0 <χ<1) よりなる群から選択されたいずれかの金属材料からなり、
前記第 3金属層は、 Au、 Cu、 Aし P tよりなる群から選択され たいずれかの金属材料からなる半導体装置。
35. Ga VA 1 χ -v (但し、 0≤v≤l) を III族側元素の主成分とし Nを V族側元素の主成分とする化合物半導体からなる半導体層と、 該半導体層 に接触するショットキ一接合電極とを含む半導体装置であって、
前記ショットキ一接合電極は、 前記半導体層に接触する第 1金属層と、 該第 1金属層に接触する第 2金属層とを含む積層構造からなり、
前記第 1金属層は、 N i y丄 S i 丄— y i (但し、 0. 4≤y 1≤0· 75) 、 P t y 2 S i i -y 2 (但し、 0. 5≤y2≤70. 5)、 Pdy 3 S i ! _y 3 (但し、 0. 5≤y 3≤0. 85) 、 N i y 4N ! -y 4 (但し、 0. 5≤y 4≤ 0. 85) 、 Pdy5Ni-y 5 (但し、 0. 5≤y5≤0. 85) よりなる群から選択されたいずれかの金属材料からなり、
前記第 2金属層は、 Au、 Cu、 Aし P tよりなる群から選択され たレ ^ずれかの金属材料からなる半導体装置。
PCT/JP2003/007676 2002-06-17 2003-06-17 ショットキー接合電極を有する半導体装置 WO2003107431A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US10/518,602 US7071526B2 (en) 2002-06-17 2003-06-17 Semiconductor device having Schottky junction electrode

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002175243A JP4221697B2 (ja) 2002-06-17 2002-06-17 半導体装置
JP2002-175243 2002-06-17

Publications (1)

Publication Number Publication Date
WO2003107431A1 true WO2003107431A1 (ja) 2003-12-24

Family

ID=29728025

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2003/007676 WO2003107431A1 (ja) 2002-06-17 2003-06-17 ショットキー接合電極を有する半導体装置

Country Status (4)

Country Link
US (1) US7071526B2 (ja)
JP (1) JP4221697B2 (ja)
CN (1) CN100380678C (ja)
WO (1) WO2003107431A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005122232A1 (en) * 2004-06-11 2005-12-22 Ammono Sp. Z O.O. High electron mobility transistor (hemt) made of layers of group xiii element nitrides and manufacturing method thereof.
JP2012227228A (ja) * 2011-04-15 2012-11-15 Advanced Power Device Research Association 半導体デバイスおよび半導体デバイスの製造方法

Families Citing this family (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7400112B2 (en) * 2001-06-20 2008-07-15 Helen Of Troy Limited Autoilluminating rechargeable lamp system
AU2002357640A1 (en) 2001-07-24 2003-04-22 Cree, Inc. Insulting gate algan/gan hemt
US7166867B2 (en) * 2003-12-05 2007-01-23 International Rectifier Corporation III-nitride device with improved layout geometry
JP4888115B2 (ja) * 2004-02-20 2012-02-29 日本電気株式会社 電界効果トランジスタ
US7417266B1 (en) 2004-06-10 2008-08-26 Qspeed Semiconductor Inc. MOSFET having a JFET embedded as a body diode
JP4345626B2 (ja) * 2004-09-27 2009-10-14 豊田合成株式会社 半導体素子及びその製造方法。
US7288803B2 (en) * 2004-10-01 2007-10-30 International Rectifier Corporation III-nitride power semiconductor device with a current sense electrode
US7236053B2 (en) 2004-12-31 2007-06-26 Cree, Inc. High efficiency switch-mode power amplifier
JP4866007B2 (ja) * 2005-01-14 2012-02-01 富士通株式会社 化合物半導体装置
JP2006310769A (ja) * 2005-02-02 2006-11-09 Internatl Rectifier Corp Ｉｉｉ族窒化物一体化ショットキおよび電力素子
JP2006223016A (ja) * 2005-02-08 2006-08-24 Renesas Technology Corp 電源システム、マルチチップモジュール、システムインパッケージ、および非絶縁型ｄｃ／ｄｃコンバータ
US7737522B2 (en) * 2005-02-11 2010-06-15 Alpha & Omega Semiconductor, Ltd. Trench junction barrier controlled Schottky device with top and bottom doped regions for enhancing forward current in a vertical direction
JPWO2007007589A1 (ja) * 2005-07-08 2009-01-29 日本電気株式会社 電界効果トランジスタおよびその製造方法
JP2007048878A (ja) 2005-08-09 2007-02-22 Mitsubishi Electric Corp 半導体装置
CN100381609C (zh) * 2005-11-03 2008-04-16 上海交通大学 铜互连阻挡层材料TaWN薄膜
US8026568B2 (en) * 2005-11-15 2011-09-27 Velox Semiconductor Corporation Second Schottky contact metal layer to improve GaN Schottky diode performance
KR100662850B1 (ko) * 2006-02-02 2007-01-02 삼성전자주식회사 복수 개의 금속층을 적층한 반도체 소자
EP1883141B1 (de) * 2006-07-27 2017-05-24 OSRAM Opto Semiconductors GmbH LD oder LED mit Übergitter-Mantelschicht
PL1883119T3 (pl) * 2006-07-27 2016-04-29 Osram Opto Semiconductors Gmbh Półprzewodnikowa struktura warstwowa z supersiecią
EP1883140B1 (de) * 2006-07-27 2013-02-27 OSRAM Opto Semiconductors GmbH LD oder LED mit Übergitter-Mantelschicht und Dotierungsgradienten
US7692263B2 (en) 2006-11-21 2010-04-06 Cree, Inc. High voltage GaN transistors
DE102007003541A1 (de) * 2007-01-24 2008-07-31 Robert Bosch Gmbh Elektronisches Bauteil
US8212290B2 (en) * 2007-03-23 2012-07-03 Cree, Inc. High temperature performance capable gallium nitride transistor
JP2010219130A (ja) * 2009-03-13 2010-09-30 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
CN101527174B (zh) * 2009-04-10 2012-01-25 中国科学院苏州纳米技术与纳米仿生研究所 肖特基型核电池及其制备方法
JP5144585B2 (ja) * 2009-05-08 2013-02-13 住友電気工業株式会社 半導体装置およびその製造方法
KR101774933B1 (ko) * 2010-03-02 2017-09-06 삼성전자 주식회사 듀얼 디플리션을 나타내는 고 전자 이동도 트랜지스터 및 그 제조방법
US9142631B2 (en) * 2010-03-17 2015-09-22 Cree, Inc. Multilayer diffusion barriers for wide bandgap Schottky barrier devices
JP5343910B2 (ja) * 2010-04-09 2013-11-13 富士通株式会社 化合物半導体装置の製造方法
US8896122B2 (en) 2010-05-12 2014-11-25 Cree, Inc. Semiconductor devices having gates including oxidized nickel
US9111904B2 (en) 2011-11-29 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate breakdown voltage improvement for group III-nitride on a silicon substrate
US8633094B2 (en) 2011-12-01 2014-01-21 Power Integrations, Inc. GaN high voltage HFET with passivation plus gate dielectric multilayer structure
US8940620B2 (en) 2011-12-15 2015-01-27 Power Integrations, Inc. Composite wafer for fabrication of semiconductor devices
US9640627B2 (en) * 2012-03-07 2017-05-02 Cree, Inc. Schottky contact
JP5995309B2 (ja) * 2012-03-28 2016-09-21 住友電工デバイス・イノベーション株式会社 半導体装置及びその製造方法
CN102664197B (zh) * 2012-06-05 2014-08-06 长安大学 Jfet及其制造方法以及使用该jfet的微型逆变器
JP5777586B2 (ja) * 2012-09-20 2015-09-09 株式会社東芝 半導体装置及びその製造方法
US9202703B2 (en) 2012-11-05 2015-12-01 Cree, Inc. Ni-rich Schottky contact
US8928037B2 (en) 2013-02-28 2015-01-06 Power Integrations, Inc. Heterostructure power transistor with AlSiN passivation layer
CN103219239B (zh) * 2013-03-27 2015-05-27 中国电子科技集团公司第五十五研究所 AlGaN/GaN HEMT制造法
JP6156038B2 (ja) * 2013-10-03 2017-07-05 富士通株式会社 半導体装置の製造方法
CN103745922A (zh) * 2013-12-09 2014-04-23 中国电子科技集团公司第五十五研究所 GaN高电子迁移率晶体管复合介质绝缘栅的制造方法
JP2015167220A (ja) * 2014-02-12 2015-09-24 三菱電機株式会社 半導体装置及びその製造方法
WO2015191065A1 (en) * 2014-06-11 2015-12-17 Hrl Laboratories, Llc Ta based ohmic contact
JP6237553B2 (ja) * 2014-09-24 2017-11-29 豊田合成株式会社 半導体装置およびその製造方法
CN105097910B (zh) * 2015-07-14 2018-11-13 工业和信息化部电子第五研究所 氮化镓基高电子迁移率晶体管的栅电极
JP6398909B2 (ja) * 2015-08-20 2018-10-03 豊田合成株式会社 ショットキーバリアダイオード及びその製造方法
JP2017163050A (ja) * 2016-03-10 2017-09-14 株式会社東芝 半導体装置
JP6724685B2 (ja) * 2016-09-23 2020-07-15 住友電気工業株式会社 半導体装置
US10026823B1 (en) * 2017-03-08 2018-07-17 Raytheon Company Schottky contact structure for semiconductor devices and method for forming such schottky contact structure
CN109659361B (zh) 2017-10-12 2022-03-04 电力集成公司 用于异质结器件的栅极堆叠体
US20190148498A1 (en) * 2017-11-13 2019-05-16 Win Semiconductors Corp. Passivation Structure For GaN Field Effect Transistor
JP6997002B2 (ja) 2018-02-19 2022-01-17 住友電気工業株式会社 半導体装置及びその製造方法
CN108550622A (zh) * 2018-03-16 2018-09-18 扬州科讯威半导体有限公司 一种氮化镓肖特基势垒二极管及其制造方法
JP7047615B2 (ja) 2018-06-13 2022-04-05 住友電工デバイス・イノベーション株式会社 半導体デバイスの製造方法
CN111293179A (zh) * 2018-12-10 2020-06-16 黄山学院 一种硅基氮化镓肖特基二极管及其制备方法
IT201800011065A1 (it) * 2018-12-13 2020-06-13 St Microelectronics Srl Transistore hemt includente una regione di porta perfezionata e relativo procedimento di fabbricazione
CN112216739B (zh) * 2020-08-25 2022-08-12 西安电子科技大学 低热阻硅基氮化镓微波毫米波器件材料结构及制备方法
CN113257893A (zh) * 2021-04-30 2021-08-13 北海惠科半导体科技有限公司 一种肖特基二极管及其制作方法和芯片

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11354817A (ja) * 1998-06-03 1999-12-24 Furukawa Electric Co Ltd:The ショットキー障壁形成用電極とその製造方法
JP2000277724A (ja) * 1999-03-26 2000-10-06 Nagoya Kogyo Univ 電界効果トランジスタとそれを備えた半導体装置及びその製造方法
JP2001156081A (ja) * 1999-09-16 2001-06-08 Matsushita Electronics Industry Corp 半導体装置およびその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61117868A (ja) * 1984-11-14 1986-06-05 Toshiba Corp 半導体装置及びその製造方法
JP3512659B2 (ja) * 1998-12-28 2004-03-31 シャープ株式会社 窒化物系ｉｉｉ−ｖ族化合物半導体装置
US6380552B2 (en) * 1999-05-28 2002-04-30 Hrl Laboratories, Llc Low turn-on voltage InP Schottky device and method
US6774449B1 (en) * 1999-09-16 2004-08-10 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for fabricating the same
JP2003209124A (ja) * 2001-11-06 2003-07-25 Sony Corp 電界効果半導体素子の製造方法及び電界効果半導体素子

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11354817A (ja) * 1998-06-03 1999-12-24 Furukawa Electric Co Ltd:The ショットキー障壁形成用電極とその製造方法
JP2000277724A (ja) * 1999-03-26 2000-10-06 Nagoya Kogyo Univ 電界効果トランジスタとそれを備えた半導体装置及びその製造方法
JP2001156081A (ja) * 1999-09-16 2001-06-08 Matsushita Electronics Industry Corp 半導体装置およびその製造方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
T. EGAEA et al:, "Recessed gate A1GaN/GaN modulation-doped field-effect transistors on sapphire", Appl.Phys.Lett., 03 January, 2000 (03.01.00), Vol. 76, No. 1, pages 121 to 123 *
Takashi EGAWA et al:, "Characterization of a GaN Metal Semiconductor Field-Effect Transistor Grown on a Sapphire Substrate by Metalorganic Chemcial Vapor Deposition", Jpn.J.Appl.Phys., April 1999, Vol. 38,. Part 1, No. 4B, pages 2630 to 2633 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005122232A1 (en) * 2004-06-11 2005-12-22 Ammono Sp. Z O.O. High electron mobility transistor (hemt) made of layers of group xiii element nitrides and manufacturing method thereof.
KR100848379B1 (ko) * 2004-06-11 2008-07-25 암모노 에스피. 제트오. 오. Ⅹⅲ족 원소 질화물의 층으로 이루어진 고 전자이동도트랜지스터 및 그 제조 방법
US8754449B2 (en) 2004-06-11 2014-06-17 Ammono Sp. Z O.O. High electron mobility transistor (HEMT) made of layers of Group XIII element nitrides and manufacturing method thereof
JP2012227228A (ja) * 2011-04-15 2012-11-15 Advanced Power Device Research Association 半導体デバイスおよび半導体デバイスの製造方法

Also Published As

Publication number Publication date
CN100380678C (zh) 2008-04-09
JP4221697B2 (ja) 2009-02-12
CN1675775A (zh) 2005-09-28
JP2004022773A (ja) 2004-01-22
US7071526B2 (en) 2006-07-04
US20050151255A1 (en) 2005-07-14

Similar Documents

Publication Publication Date Title
WO2003107431A1 (ja) ショットキー接合電極を有する半導体装置
Hassan et al. GaN integration technology, an ideal candidate for high-temperature applications: A review
JP5580602B2 (ja) デプレッションモードＧａＮベースＦＥＴを使用したカスコード回路
US8344423B2 (en) Nitride semiconductor device and method for fabricating the same
US7576373B1 (en) Nitride semiconductor device and method for manufacturing the same
US9741841B2 (en) Group III-V semiconductor device with strain-relieving layers
TWI429076B (zh) 二元第iii族-氮化物基高電子移動性電晶體及其製造方法
JP3751791B2 (ja) ヘテロ接合電界効果トランジスタ
US7019336B2 (en) Semiconductor device and method for manufacturing the same
JP6014023B2 (ja) 酸化ニッケルを含むゲートを有する半導体デバイス及びその作製方法
US9472626B2 (en) High performance III-nitride power device
JP2003229439A (ja) 化合物半導体素子
JP2007273545A (ja) 半導体装置及びその製造方法
TW200414313A (en) Semiconductor device and the manufacturing method thereof
JP2006332593A (ja) 電界効果型トランジスタ
JP4728582B2 (ja) 高電子移動度トランジスタ
WO2014108945A1 (ja) 窒化物半導体デバイス
US9559197B2 (en) Hetero-junction semiconductor device and method of manufacturing a hetero-junction semiconductor device
JP5355927B2 (ja) 半導体装置および半導体装置の製造方法
JP4327114B2 (ja) 窒化物半導体装置
US9087776B2 (en) Nitride-based semiconductor device and method of manufacturing nitride-based semiconductor device
JP5113375B2 (ja) 窒化物半導体装置
JP2008022029A (ja) ＧａＮ系半導体装置及びＩＩＩ−Ｖ族窒化物半導体装置
US6576927B2 (en) Semiconductor device and GaN-based field effect transistor for use in the same
JP2009060065A (ja) 窒化物半導体装置

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): CN US

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
WWE Wipo information: entry into national phase

Ref document number: 20038195194

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 10518602

Country of ref document: US