JP4888115B2 - 電界効果トランジスタ - Google Patents

電界効果トランジスタ Download PDF

Info

Publication number
JP4888115B2
JP4888115B2 JP2006510264A JP2006510264A JP4888115B2 JP 4888115 B2 JP4888115 B2 JP 4888115B2 JP 2006510264 A JP2006510264 A JP 2006510264A JP 2006510264 A JP2006510264 A JP 2006510264A JP 4888115 B2 JP4888115 B2 JP 4888115B2
Authority
JP
Japan
Prior art keywords
field plate
film
drain electrode
electrode
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006510264A
Other languages
English (en)
Other versions
JPWO2005081304A1 (ja
Inventor
康宏 岡本
裕二 安藤
広信 宮本
達峰 中山
隆 井上
正明 葛原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2006510264A priority Critical patent/JP4888115B2/ja
Publication of JPWO2005081304A1 publication Critical patent/JPWO2005081304A1/ja
Application granted granted Critical
Publication of JP4888115B2 publication Critical patent/JP4888115B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402Field plates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

本発明は、III族窒化物半導体を用いた電界効果トランジスタに関するものである。
図1は、従来技術によるヘテロ接合電界効果トランジスタ(Hetero-Junction
Field Effect Transistor;以下、「HJFET」という。)の断面構造図である。このような従来技術のHJFETは、"2001年インターナショナル・エレクトロン・デバイス・ミーティング・ダイジェスト(IEDM01-381〜384)、安藤(Y.Ando)"に報告されている。
図1に示す従来のHJFETは、サファイア基板109の上にAlNバッファ層111、GaNチャネル層112、およびAlGaN電子供給層113がこの順で積層されている。さらにAlGaN電子供給層113の上にソース電極101とドレイン電極103が形成されており、これらの電極101,103はAlGaN電子供給層113にオーム性接触している。また、ソース電極101とドレイン電極103との間にゲート電極102が形成されており、このゲート電極102はAlGaN電子供給層113にショットキー性接触している。このHJFETの最上層には、SiN膜121が表面保護膜として形成されている。
このようなAlGaN/GaN HJFETにおいては、コラプス量とゲート耐圧との間にトレードオフが存在し、その制御が非常に困難である。AlGaN/GaNヘテロ接合においては、AlGaN層とGaN層との格子不整合に起因するストレスによってピエゾ分極が発生し、AlGaN/GaN界面に2次元電子ガスが供給される。このため、素子表面にストレスを生じる保護膜を形成すると、HJFETの素子特性に影響を与える。
図2は、表面保護膜SiNの厚さと、コラプスによる電流変化量およびゲート耐圧との関係を示すグラフである。
ここで、コラプスとは、HJFETが大信号動作する際に、表面トラップの応答によって表面に負電荷が蓄積された状態になり、最大ドレイン電流が抑制される現象である。コラプスが顕著になると大信号動作時のドレイン電流が抑制されるため、飽和出力が低下する。
このようにコラプスが顕著な素子の表面にSiN膜を形成すると、SiN膜のストレスによってAlGaN中のピエゾ分極電荷が増加し、表面負電荷を打ち消す効果があるため、コラプス量を減らすことができる。図2を参照すると、例えばSiN膜がない場合(膜厚0nm)ではコラプス量は60%以上であるが、SiN膜の膜厚が100nmの場合ではコラプス量は10%以下に抑制できることがわかる。
一方、表面負電荷はゲート−ドレイン間の電界集中を緩和し、ゲート耐圧を高める効果がある。このため、SiN膜を厚くして表面負電荷が打ち消されると、ゲート−ドレイン間の電界集中が顕著になり、ゲート耐圧が低下する。その結果、図2に示すように、コラプスとゲート耐圧との間に、SiN膜の厚さの違いによるトレードオフが存在する。
図3は、上記のHJFETの課題を解決するためにフィールドプレート部を付加した従来技術の他のHJFETの断面構造図である。このような従来技術のHJFETは、"2001年エレクトロニクス・レターズ(Electronics Letters
vol.37 p.196-197)、Li等"に報告されている。
このHJFETは、SiC等からなる基板110上に構成されている。基板110上には半導体層からなるバッファ層111が形成されている。このバッファ層111上にGaNチャネル層112が形成されている。チャネル層の上には、AlGaN電子供給層113が形成されている。この電子供給層113上にはオーム性接触がとられたソース電極101およびドレイン電極103が設けられている。ソース電極101とドレイン電極103との間には、ドレイン電極103側にひさし状に張り出したフィールドプレート部105を有し、ショットキー性接触がとられたゲート電極102が設けられている。電子供給層113の表面はSiN膜121で覆われており、フィールドプレート部105の直下にはこのSiN膜121が存在している。
上記のようにフィールドプレートを付加したHJFETによれば、コラプスとゲート耐圧とのトレードオフを改善することが可能である。すなわち、大信号動作時のピンチオフ状態時にはフィールドプレート部によってゲート近傍の電界が緩和されることによりゲート耐圧が改善し、オン状態時にはフィールドプレート部によって表面電位を変調して最大のドレイン電流を流すことができる。
図1および図2を参照して説明したように、コラプスが顕著な素子の表面にSiN膜を形成すると、SiN膜のストレスによってAlGaN中のピエゾ分極電荷が増加し、表面負電荷を打ち消す効果がある一方で、SiN膜を厚くして表面負電荷が打ち消されると、ゲート−ドレイン間の電界集中が顕著になり、ゲート耐圧が低下してしまう。
そこで、図3に示す従来技術のようにソース電極とドレイン電極との間にフィールドプレート部を設けることが提案されているが、フィールドプレート部の直下のSiN膜の膜厚が厚い場合には十分な電界緩和効果を得ることができない。図3に示した従来のフィールドプレート構造では、30V程度の動作電圧で要求されるゲート耐圧とコラプス抑制との両立を図ることは可能であるが、50V以上の更なる高電圧による動作を実現する上で必要とされるゲート耐圧とコラプス抑制との両立を図ることは困難である。
コラプス抑制の効果はフィールドプレートの寸法が大きいほど高くなるので、フィールドプレートの寸法を大きくすることでコラプス抑制の効果をより得ることが可能である。しかしながら、フィールドプレートの寸法がゲート電極とドレイン電極との間隔の70%を超えると、ゲート耐圧がフィールドプレートとドレイン電極との間の電界集中で決まるため、逆にゲート耐圧が低下する傾向がある。そのため、フィールドプレートの寸法を大きくすることによるコラプス抑制には限界がある。
本発明の目的は、より高い電圧による動作を実現する上で必要とされるゲート耐圧とコラプス抑制との両立を図ることが可能な電界効果トランジスタを提供することにある。
上記目的を達成するため、本発明の電界効果トランジスタは、ヘテロ接合を含むIII族窒化物半導体層構造と、該半導体層構造上に互いに離間して形成されたソース電極およびドレイン電極と、前記ソース電極と前記ドレイン電極との間に形成されたゲート電極と、前記半導体層構造上に形成された絶縁膜と、を有する電界効果トランジスタにおいて、前記ゲート電極は、前記ドレイン電極側にひさし状に張り出し、かつ前記絶縁膜上に形成されたフィールドプレート部を有しており、前記絶縁膜の前記フィールドプレート部と前記半導体層構造との間に位置する部分の厚さが、前記ゲート電極から前記ドレイン電極の方向に向かって次第に厚くなるように変化していることを特徴とする。
本発明の電界効果トランジスタによれば、フィールドプレート部を設けることにより、ゲート−ドレイン間に高い逆方向電圧がかかった場合、ゲート電極のドレイン電極側の端部にかかる電界がフィールドプレート部の働きによって緩和されるので、ゲート耐圧が向上する。さらに、大信号動作時にはゲート直近の表面電位がフィールドプレート部によって特に効果的に変調されるため、表面トラップの応答によるコラプスの発生を抑制することができる。
さらに、本発明の電界効果トランジスタによれば、電界が最も集中するゲート電極の近傍の領域における絶縁膜、すなわちフィールドプレート部の直下の絶縁膜の膜厚が、ゲート電極からドレイン電極の方向に向かって次第に厚くなるように変化しているので、その領域における絶縁膜の膜厚が他の領域の絶縁膜よりも薄くなり、この領域で表面負電荷とフィールドプレート部との双方の働きによって電界集中を緩和し、ゲート耐圧を改善することができる。なお、表面負電荷はコラプスを引き起こす要因であるが、表面負電荷が生じるのはゲート電極の直近であり、かつゲート電極の近傍の領域における絶縁膜は比較的薄いためにフィールドプレート部によって効果的に表面電位を変調することができるので、コラプスを抑制することが可能である。
このように、本発明の電界効果トランジスタによれば、ゲート耐圧とコラプス抑制との両立をより一層良好に図ることでき、従来よりも高い電圧による動作を実現することが可能になる。
さらに、前記半導体層構造はAlGaN/GaNヘテロ構造を有している構成としてもよい。
さらには、前記絶縁膜の前記部分の厚さが階段状に変化している構成としてもよく、あるいは、前記絶縁膜の前記部分の厚さが連続的に変化している構成としてもよい。
また、前記絶縁膜がSiON膜、SiO2膜またはSiN膜、あるいはSiN膜とSiO2膜との積層膜からなる構成としてもよい。
また、前記ゲート電極と前記ドレイン電極との間の前記絶縁膜の上には、前記ドレイン電極に接続されたドレインフィールドプレート電極が設けられている構成としてもよい。この構成によれば、ドレインフィールドプレート電極によってドレイン電極端の電界集中を緩和できるので、ゲート電極側のフィールドプレートだけを備えた構成に比べて、耐圧特性を改善することができ、より高い電圧での動作が可能となる。また、利得低下に関する影響はゲート電極側のフィールドプレートの方が大きいことから、ドレインフィールドプレート電極を設けてゲート電極側のフィールドプレートの長さを短くすることにより、耐圧特性を維持しつつ利得を改善することも可能となる。
従来技術によるヘテロ接合電界効果トランジスタの断面構造図である。 表面保護膜SiNの厚さと、コラプスによる電流変化量およびゲート耐圧との関係を示すグラフである。 フィールドプレート部を付加した従来技術の他のHJFETの断面構造図である。 本発明の第1の実施形態に係るHJFETの断面構造図である。 本発明の第2の実施形態に係るHJFETの断面構造図である。 図5に示したHJFETの変形例の断面構造図である。 本発明の第3の実施形態に係るHJFETの断面構造図である。 図7に示したHJFETの変形例の断面構造図である。 図7に示したHJFETの変形例の断面構造図である。 図7に示したHJFETの変形例の断面構造図である。
本発明の実施形態について図面を参照して説明する。
(第1の実施形態)
図4は、本発明の第1の実施形態に係るHJFETの断面構造図である。
本実施形態のHJFETは、SiC等からなる基板10上に構成される。基板10上には半導体からなるバッファ層11が形成されている。このバッファ層11上にGaNチャネル層12が形成されている。GaNチャネル層12の上には、AlGaN電子供給層13が形成されている。このAlGaN電子供給層13上にはオーム性接触がとられたソース電極1およびドレイン電極3が設けられている。ソース電極1とドレイン電極3との間には、ドレイン電極3側にひさし状に張り出したフィールドプレート部5を有し、ショットキー性接触がとられたゲート電極2が設けられている。AlGaN電子供給層13の表面は絶縁膜であるSiON膜23で覆われており、フィールドプレート5の直下のSiON膜23(フィールドプレート層23a)は、ゲート電極2側からドレイン電極3側に向かって階段状に厚くなっている。
本実施形態のHJFETは、以下のように形成される。
まず、SiC等からなる基板10上に、例えば分子線エピタキシ(Molecular
Beam Epitaxy;MBE)成長法によって半導体を成長させる。このようにして形成した半導体層は、基板10側から順に、アンドープのAlNからなるバッファ層11(膜厚20nm)、アンドープのGaNからなるチャネル層12(膜厚2μm)、アンドープのAl0.2Ga0.8NからなるAlGaN供給層13(膜厚25nm)である。
次いで、エピタキシャル層構造の一部をGaNチャネル層12が露出するまでエッチング除去することにより、素子間分離メサ(不図示)を形成する。続いて、AlGaN電子供給層13上に、例えばTi/Alなどの金属を蒸着することによってソース電極1およびドレイン電極3を形成し、650℃でアニールを行うことでオーム性接触を取る。
続いて、SiON膜23(膜厚150nm)をプラズマCVD法等によって形成する。SiON膜23のうちフィールドプレート部5に覆われる部分であるフィールドプレート層23aの膜厚をエッチングによって階段状に変え、完全に除去して露出したAlGaN電子供給層13上に例えばNi/Auなどの金属を蒸着して、フィールドプレート部5を有するショットキー接触のゲート電極2を形成する。本実施形態では、図4に示すように、フィールドプレート層23aの厚さをゲート電極2からドレイン電極3の方に向かうにつれて次第に厚くなるように3段階に階段状に変化させている。
このようにして、図4に示したHJFETを作製する。
本実施形態のようにフィールドプレート部5を設けることにより、ゲート−ドレイン間に高い逆方向電圧がかかった場合、ゲート電極2のドレイン電極3側の端部にかかる電界がフィールドプレート部5の働きによって緩和されることにより、ゲート耐圧が向上する。さらに、大信号動作時にはゲート直近の表面電位がフィールドプレート部5によって特に効果的に変調されるため、表面トラップの応答によるコラプスの発生を抑制することができる。
加えて、本実施形態によれば、電界が最も集中するゲート電極2の近傍の領域におけるSiON膜23、すなわちフィールドプレート部5の直下のSiON膜23であるフィールドプレート層23aを他の領域のSiON膜23よりも薄くすることで、この領域で表面負電荷とフィールドプレート部5との双方の働きによって電界集中を緩和し、ゲート耐圧を改善することが可能である。なお、表面負電荷はコラプスを引き起こす要因であるが、表面負電荷が生じるのはゲート電極2の直近であり、かつフィールドプレート層23aは比較的薄いためにフィールドプレート部5によって効果的に表面電位を変調することができるので、コラプスを抑制することが可能である。
本実施形態のようにフィールドプレート層23aの厚さを階段状に変化させている構成では、フィールドプレート層23aの膜厚が最も薄い部分(第1段目の部分)の、ゲート電極2とドレイン電極3との間に延びる方向の寸法を0.3μm以上とすることが好ましい。さらには、フィールドプレート層23aの膜厚が最も薄い部分の上記寸法を0.5μm以上とすることが好ましい。また、ドレイン電極3側に延びるフィールドプレート部5の全体寸法は0.5μm以上とすることが好ましく、さらにはフィールドプレート部5の全体寸法は0.7μm以上とすることが好ましい。また、フィールドプレート部5の端部は、ドレイン電極3にオーバーラップしない位置とすることが好ましい。
フィールドプレート部5の寸法が大きいほどコラプス抑制の効果は高いが、ゲート耐圧はフィールドプレート部5とドレイン電極3の間の電界集中で決まるため、フィールドプレート部5のドレイン電極3側の端部がゲート電極2とドレイン電極3の間隔の70%を超えると、逆にゲート耐圧が低下する傾向がある。このため、フィールドプレート部5の寸法をゲート電極2とドレイン電極3の間隔の70%以下とすることが好ましい。
本実施形態では、フィールドプレート部5の直下のSiON膜23からなるフィールドプレート層23aの厚さをゲート電極2からドレイン電極3の方に向かうにつれて次第に厚くなるように3段階に変化させているが、その厚みが少なくとも2段階に変化する構成を有していれば同様の効果を得ることができる。また、本実施形態ではフィールドプレート層23aを構成する絶縁膜としてSiON膜を用いた例を示したが、SiON膜に代えてSiN膜、SiO2膜、あるいはSiN膜とSiO2膜との積層膜を用いた場合にも同様の効果を得ることができる。
(第2の実施形態)
図5は、本発明の第2の実施形態に係るHJFETの断面構造図である。
本実施形態のHJFETは、SiC等からなる基板10上に構成される。基板10上には半導体からなるバッファ層11が形成されている。このバッファ層11上にGaNチャネル層12が形成されている。GaNチャネル層12の上には、AlGaN電子供給層13が形成されている。このAlGaN電子供給層13上にはオーム性接触がとられたソース電極1およびドレイン電極3が設けられている。ソース電極1とドレイン電極3との間には、ドレイン電極3側にひさし状に張り出したフィールドプレート部5を有し、ショットキー性接触がとられたゲート電極2が設けられている。AlGaN電子供給層13の表面は絶縁膜であるSiON膜23で覆われており、フィールドプレート5の直下のSiON膜23(フィールドプレート層23a)は、ゲート電極2側からドレイン電極3側に向かって連続的に厚くなっている。
本実施形態のHJFETは、以下のように形成される。
まず、SiC等からなる基板10上に、例えば分子線エピタキシ(MBE)成長法によって半導体を成長させる。このようにして形成した半導体層は、基板10側から順に、アンドープのAlNからなるバッファ層11(膜厚20nm)、アンドープのGaNからなるチャネル層12(膜厚2μm)、アンドープのAl0.2Ga0.8NからなるAlGaN供給層13(膜厚25nm)である。
次いで、エピタキシャル層構造の一部をGaNチャネル層12が露出するまでエッチング除去することにより、素子間分離メサ(不図示)を形成する。続いて、AlGaN電子供給層13上に、例えばTi/Alなどの金属を蒸着することによってソース電極1およびドレイン電極3を形成し、650℃でアニールを行うことでオーム性接触を取る。
続いて、SiON膜23(膜厚150nm)をプラズマCVD法等によって形成する。SiON膜23のうちフィールドプレート部5に覆われる部分をテーパー状にエッチングすることで、ゲート電極2側からドレイン電極3側に向かって膜厚が連続的に厚くなるフィールドプレート層23aを形成するとともに、AlGaN電子供給層13の一部を露出させ、露出したAlGaN電子供給層13上に例えばNi/Auなどの金属を蒸着して、フィールドプレート部5を有するショットキー接触のゲート電極2を形成する。
このようにして、図5に示したHJFETを作製する。
本実施形態においても、フィールドプレート部5を設けることにより、ゲート−ドレイン間に高い逆方向電圧がかかった場合、ゲート電極2のドレイン電極3側の端部にかかる電界がフィールドプレート部5の働きによって緩和されることにより、ゲート耐圧が向上する。さらに、大信号動作時にはゲート直近の表面電位がフィールドプレート部5によって特に効果的に変調されるため、表面トラップの応答によるコラプスの発生を抑制することができる。
加えて、電界が最も集中するゲート電極2の近傍の領域におけるSiON膜23、すなわちフィールドプレート部5の直下のSiON膜23であるフィールドプレート層23aを他の領域のSiON膜23よりも薄くすることで、この領域で表面負電荷とフィールドプレート部5との双方の働きによって電界集中を緩和し、ゲート耐圧を改善することが可能である。なお、表面負電荷はコラプスを引き起こす要因であるが、表面負電荷が生じるのはゲート電極2の直近であり、かつフィールドプレート層23aは比較的薄いためにフィールドプレート部5によって効果的に表面電位を変調することができるので、コラプスを抑制することが可能である。
本実施形態のようにフィールドプレート層23aの厚さを連続的に変化させている構成では、フィールドプレート層23aの膜厚が変化する領域の、ゲート電極2とドレイン電極3との間に延びる方向の寸法を0.3μm以上とすることが好ましい。さらには、フィールドプレート層23aの膜厚が変化する領域の上記寸法を0.5μm以上とすることが好ましい。また、フィールドプレート部5の端部は、ドレイン電極3にオーバーラップしない位置とすることが好ましい。さらに、第1の実施形態で説明した理由により、フィールドプレート部5の寸法をゲート電極2とドレイン電極3の間隔の70%以下とすることが好ましい。
本実施形態では、フィールドプレート部5の直下の全域にわたってフィールドプレート層23aの厚さを変化させているが、フィールドプレート部5の直下の少なくとも一部の領域においてフィールドプレート層23aの厚さを変化させる構成であれば同様の効果を得ることができる。また、本実施形態ではフィールドプレート部5がドレイン電極3側にひさし状に張り出す構成になっているが、フィールドプレート部5がソース電極1側にひさし状に張り出す構成としてもよい。また、本実施形態ではフィールドプレート層23aを構成する絶縁膜としてSiON膜を用いた例を示したが、SiON膜に代えてSiN膜、SiO2膜またはSiN膜、あるいはSiN膜とSiO2膜との積層膜を用いた場合にも同様の効果を得ることができる。
図6は図5に示したHJFETの変形例の断面構造図である。本実施形態のフィールドプレート層23aはゲート電極2の端部において極めて薄い構成であるが、図6に示すようにゲート電極2の近傍においてフィールドプレート層23aに一定の厚みを確保した上でフィールドプレート部5の下の領域で厚さを変化させても良い。このような構成とすることでゲート電極2の近傍における容量低減による利得改善と、フィールドプレート層23aの破壊に起因する耐圧を改善できる。ゲート電極近傍のフィールドプレート層23aの厚さは10nm以上とすることが好ましく、更には50nm以上とすることが好ましい。
(第3の実施形態)
図7は、本発明の第3の実施形態に係るHJFETの断面構造図である。
本実施形態のHJFETは、SiC等からなる基板10上に構成される。基板10上には半導体からなるバッファ層11が形成されている。このバッファ層11上にGaNチャネル層12が形成されている。GaNチャネル層12の上には、AlGaN電子供給層13が形成されている。このAlGaN電子供給層13上にはオーム性接触がとられたソース電極1およびドレイン電極3が設けられている。ソース電極1とドレイン電極3との間には、ドレイン電極3側にひさし状に張り出したフィールドプレート部5を有し、ショットキー性接触がとられたゲート電極2が設けられている。AlGaN電子供給層13の表面は絶縁膜であるSiON膜23で覆われており、フィールドプレート5の直下のSiON膜23(フィールドプレート層23a)は、ゲート電極2側からドレイン電極3側に向かって連続的に厚くなっている。また、ゲート電極2とドレイン電極3との間のSION膜23の上には、ドレイン電極3に接続されたドレインフィールドプレート電極6が設けられている。
本実施形態のHJFETは、以下のように形成される。
まず、SiC等からなる基板10上に、例えば分子線エピタキシ(MBE)成長法によって半導体を成長させる。このようにして形成した半導体層は、基板10側から順に、アンドープのAlNからなるバッファ層11(膜厚20nm)、アンドープのGaNからなるチャネル層12(膜厚2μm)、アンドープのAl0.2Ga0.8NからなるAlGaN供給層13(膜厚25nm)である。
次いで、エピタキシャル層構造の一部をGaNチャネル層12が露出するまでエッチング除去することにより、素子間分離メサ(不図示)を形成する。続いて、AlGaN電子供給層13上に、例えばTi/Alなどの金属を蒸着することによってソース電極1およびドレイン電極3を形成し、650℃でアニールを行うことでオーム性接触を取る。
続いて、SiON膜23(膜厚150nm)をプラズマCVD法等によって形成する。SiON膜23のうちフィールドプレート部5に覆われる部分をテーパー状にエッチングすることで、ゲート電極2側からドレイン電極3側に向かって膜厚が連続的に厚くなるフィールドプレート層23aを形成するとともに、AlGaN電子供給層13の一部を露出させ、露出したAlGaN電子供給層13上に例えばNi/Auなどの金属を蒸着して、フィールドプレート部5を有するショットキー接触のゲート電極2を形成する。その後、ドレイン電極3の上のSiON膜23の一部をエッチングにより除去し、例えばTi/Auなどの金属を蒸着することにより、ドレインフィールドプレート電極6を形成する。
このようにして、図7に示したHJFETを作製する。
本実施形態の構成によれば、ドレインフィールドプレート電極6によってドレイン電極3端の電界集中を緩和できるので、上述した第1および第2の実施形態のようにゲート電極2側のフィールドプレート5だけを備えた構成に比べて、耐圧特性を改善することができ、より高い電圧での動作が可能となる。また、利得低下に関する影響はゲート電極2側のフィールドプレート5の方が大きいことから、本実施形態のようにドレインフィールドプレート電極6を設けてフィールドプレート5の長さを短くすることにより、耐圧特性を維持しつつ利得を改善することも可能となる。
図8は図7に示したHJFETの変形例の断面構造図である。本実施形態のドレインフィールドプレート電極6は、図8に示すようにフィールドプレート5の直下のSiON膜23(フィールドプレート層23a)がゲート電極2側からドレイン電極3側に向かって階段状に厚くなっている構成のHJFETにおいても同様に適用可能である。図9は図7に示したHJFETの別の変形例の断面構造である。本実施形態のドレインフィールドプレート電極6は、図9に示すようにゲート電極2の近傍のフィールドプレート層23aに一定の厚みを確保した構成のHJFETにおいても同様に適用可能である。更には図10に示すように、フィールドプレート層23aの厚みが変化しない構成のHJFETにおいてもドレインフィールドプレート電極6を同様に適用することが可能である。

Claims (7)

  1. ヘテロ接合を含むIII族窒化物半導体層構造と、該半導体層構造上に互いに離間して形成されたソース電極およびドレイン電極と、前記ソース電極と前記ドレイン電極との間に形成されたゲート電極と、前記半導体層構造上に形成された絶縁膜と、を有する電界効果トランジスタにおいて、
    前記ゲート電極は、前記ドレイン電極側にひさし状に張り出し、かつ前記絶縁膜上に形成されたフィールドプレート部を有しており、
    前記絶縁膜の前記フィールドプレート部と前記半導体層構造との間に位置する部分の厚さが、前記ゲート電極から前記ドレイン電極の方向に向かって次第に厚くなるように変化しており、
    前記絶縁膜は、前記ドレイン電極側に延設されて前記ドレイン電極の表面の一部を覆うように形成されており、
    前記ドレイン電極に接続され、前記絶縁膜の、前記ドレイン電極表面を覆う部分を覆うドレインフィールドプレート電極が形成されていることを特徴とする、電界効果トランジスタ。
  2. 前記半導体層構造はAlGaN/GaNヘテロ構造を有している、請求項1に記載の電界効果トランジスタ。
  3. 前記絶縁膜の前記部分の厚さが階段状に変化している、請求項1または2に記載の電界効果トランジスタ。
  4. 前記絶縁膜の前記部分の厚さが連続的に変化している、請求項1または2に記載の電界効果トランジスタ。
  5. 前記絶縁膜がSiON膜からなる、請求項1から4のいずれか1項に記載の電界効果トランジスタ。
  6. 前記絶縁膜がSiO2膜またはSiN膜からなる、請求項1から4のいずれか1項に記載の電界効果トランジスタ。
  7. 前記絶縁膜がSiN膜とSiO2膜との積層膜からなる、請求項1から4のいずれか1項に記載の電界効果トランジスタ。
JP2006510264A 2004-02-20 2005-02-21 電界効果トランジスタ Expired - Fee Related JP4888115B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006510264A JP4888115B2 (ja) 2004-02-20 2005-02-21 電界効果トランジスタ

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2004044459 2004-02-20
JP2004044459 2004-02-20
PCT/JP2005/002712 WO2005081304A1 (ja) 2004-02-20 2005-02-21 電界効果トランジスタ
JP2006510264A JP4888115B2 (ja) 2004-02-20 2005-02-21 電界効果トランジスタ

Publications (2)

Publication Number Publication Date
JPWO2005081304A1 JPWO2005081304A1 (ja) 2007-10-25
JP4888115B2 true JP4888115B2 (ja) 2012-02-29

Family

ID=34879344

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006510264A Expired - Fee Related JP4888115B2 (ja) 2004-02-20 2005-02-21 電界効果トランジスタ

Country Status (3)

Country Link
US (1) US20070164326A1 (ja)
JP (1) JP4888115B2 (ja)
WO (1) WO2005081304A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2811528A1 (en) 2013-06-03 2014-12-10 Renesas Electronics Corporation Semiconductor device and method of manufacturing a semiconductor device
JP2015079922A (ja) * 2013-10-18 2015-04-23 古河電気工業株式会社 窒化物半導体装置、ダイオード、および電界効果トランジスタ
US9911842B2 (en) 2013-10-18 2018-03-06 Furukawa Electric Co., Ltd. Nitride semiconductor device, production method thereof, diode, and field effect transistor
US10332976B2 (en) 2015-08-28 2019-06-25 Sharp Kabushiki Kaisha Nitride semiconductor device

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5055737B2 (ja) * 2005-09-30 2012-10-24 サンケン電気株式会社 2次元キャリアガス層を有する電界効果トランジスタ
WO2008035403A1 (en) * 2006-09-20 2008-03-27 Fujitsu Limited Field-effect transistor
JP2008243848A (ja) * 2007-03-23 2008-10-09 Sanken Electric Co Ltd 半導体装置
US7884394B2 (en) * 2009-02-09 2011-02-08 Transphorm Inc. III-nitride devices and circuits
US8390000B2 (en) 2009-08-28 2013-03-05 Transphorm Inc. Semiconductor devices with field plates
JP5625336B2 (ja) * 2009-11-30 2014-11-19 サンケン電気株式会社 半導体装置
JP2011138973A (ja) * 2009-12-29 2011-07-14 New Japan Radio Co Ltd 窒化物半導体装置
JP2011142182A (ja) * 2010-01-06 2011-07-21 Sharp Corp 電界効果トランジスタ
CN102315262B (zh) * 2010-07-06 2013-11-20 西安能讯微电子有限公司 半导体器件及其制造方法
JP5942371B2 (ja) * 2011-09-21 2016-06-29 富士通株式会社 化合物半導体装置及びその製造方法
JP5673501B2 (ja) * 2011-11-14 2015-02-18 富士通株式会社 化合物半導体装置
US8530978B1 (en) * 2011-12-06 2013-09-10 Hrl Laboratories, Llc High current high voltage GaN field effect transistors and method of fabricating same
JP2013120846A (ja) * 2011-12-07 2013-06-17 Sharp Corp 電界効果トランジスタ
US9093420B2 (en) 2012-04-18 2015-07-28 Rf Micro Devices, Inc. Methods for fabricating high voltage field effect transistor finger terminations
US9917080B2 (en) * 2012-08-24 2018-03-13 Qorvo US. Inc. Semiconductor device with electrical overstress (EOS) protection
US9147632B2 (en) 2012-08-24 2015-09-29 Rf Micro Devices, Inc. Semiconductor device having improved heat dissipation
US8981381B2 (en) * 2012-11-16 2015-03-17 Vishay General Semiconductor Llc GaN-based Schottky diode having dual metal, partially recessed electrode
US9202880B1 (en) * 2013-04-23 2015-12-01 Hrl Laboratories, Llc Etch-based fabrication process for stepped field-plate wide-bandgap
JP6252122B2 (ja) 2013-11-13 2017-12-27 富士通株式会社 半導体装置及び半導体装置の製造方法
US10276712B2 (en) 2014-05-29 2019-04-30 Hrl Laboratories, Llc III-nitride field-effect transistor with dual gates
US9455327B2 (en) 2014-06-06 2016-09-27 Qorvo Us, Inc. Schottky gated transistor with interfacial layer
US9536803B2 (en) 2014-09-05 2017-01-03 Qorvo Us, Inc. Integrated power module with improved isolation and thermal conductivity
US10062684B2 (en) 2015-02-04 2018-08-28 Qorvo Us, Inc. Transition frequency multiplier semiconductor device
US10615158B2 (en) 2015-02-04 2020-04-07 Qorvo Us, Inc. Transition frequency multiplier semiconductor device
WO2016147541A1 (ja) * 2015-03-17 2016-09-22 パナソニック株式会社 窒化物半導体装置
US9812532B1 (en) 2015-08-28 2017-11-07 Hrl Laboratories, Llc III-nitride P-channel transistor
WO2017087197A1 (en) 2015-11-19 2017-05-26 Hrl Laboratories, Llc Iii-nitride field-effect transistor with dual gates
JP6472839B2 (ja) * 2017-06-20 2019-02-20 ルネサスエレクトロニクス株式会社 半導体装置
CN107591439A (zh) * 2017-08-18 2018-01-16 电子科技大学 一种带有阶梯场板和阶梯钝化层的晶体管
CN113178480B (zh) * 2021-05-12 2022-10-18 华南师范大学 具有栅漏复合阶梯场板结构的增强型hemt射频器件及其制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000100831A (ja) * 1998-09-22 2000-04-07 Nec Corp 電界効果型トランジスタ
JP2000323495A (ja) * 1999-05-07 2000-11-24 Sony Corp 接合型電界効果トランジスタ及びその作製方法
JP2002246589A (ja) * 2001-02-19 2002-08-30 Fujitsu Ltd 電界効果半導体装置
JP2003273130A (ja) * 2002-03-15 2003-09-26 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2003282597A (ja) * 2002-03-22 2003-10-03 Sumitomo Electric Ind Ltd 電界効果トランジスタの製造方法
JP4385205B2 (ja) * 2002-12-16 2009-12-16 日本電気株式会社 電界効果トランジスタ

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2744126B2 (ja) * 1990-10-17 1998-04-28 株式会社東芝 半導体装置
US5448081A (en) * 1993-02-22 1995-09-05 Texas Instruments Incorporated Lateral power MOSFET structure using silicon carbide
JPH07321126A (ja) * 1994-05-20 1995-12-08 Mitsubishi Electric Corp 電界効果トランジスタ及びその製造方法
US6229184B1 (en) * 1999-02-16 2001-05-08 Advanced Micro Devices, Inc. Semiconductor device with a modulated gate oxide thickness
JP2001308110A (ja) * 2000-04-24 2001-11-02 Ricoh Co Ltd 半導体装置
US6580101B2 (en) * 2000-04-25 2003-06-17 The Furukawa Electric Co., Ltd. GaN-based compound semiconductor device
JP4221697B2 (ja) * 2002-06-17 2009-02-12 日本電気株式会社 半導体装置
US6893947B2 (en) * 2002-06-25 2005-05-17 Freescale Semiconductor, Inc. Advanced RF enhancement-mode FETs with improved gate properties
US7268375B2 (en) * 2003-10-27 2007-09-11 Sensor Electronic Technology, Inc. Inverted nitride-based semiconductor structure
US7071498B2 (en) * 2003-12-17 2006-07-04 Nitronex Corporation Gallium nitride material devices including an electrode-defining layer and methods of forming the same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000100831A (ja) * 1998-09-22 2000-04-07 Nec Corp 電界効果型トランジスタ
JP2000323495A (ja) * 1999-05-07 2000-11-24 Sony Corp 接合型電界効果トランジスタ及びその作製方法
JP2002246589A (ja) * 2001-02-19 2002-08-30 Fujitsu Ltd 電界効果半導体装置
JP2003273130A (ja) * 2002-03-15 2003-09-26 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2003282597A (ja) * 2002-03-22 2003-10-03 Sumitomo Electric Ind Ltd 電界効果トランジスタの製造方法
JP4385205B2 (ja) * 2002-12-16 2009-12-16 日本電気株式会社 電界効果トランジスタ

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2811528A1 (en) 2013-06-03 2014-12-10 Renesas Electronics Corporation Semiconductor device and method of manufacturing a semiconductor device
KR20140142147A (ko) 2013-06-03 2014-12-11 르네사스 일렉트로닉스 가부시키가이샤 반도체장치 및 반도체장치의 제조방법
US9559183B2 (en) 2013-06-03 2017-01-31 Renesas Electronics Corporation Semiconductor device with varying thickness of insulating film between electrode and gate electrode and method of manufacturing semiconductor device
US9984884B2 (en) 2013-06-03 2018-05-29 Renesas Electronics Corporation Method of manufacturing semiconductor device with a multi-layered gate dielectric
US10410868B2 (en) 2013-06-03 2019-09-10 Renesas Electronics Corporation Semiconductor device and method of manufacturing semiconductor device
JP2015079922A (ja) * 2013-10-18 2015-04-23 古河電気工業株式会社 窒化物半導体装置、ダイオード、および電界効果トランジスタ
US9911842B2 (en) 2013-10-18 2018-03-06 Furukawa Electric Co., Ltd. Nitride semiconductor device, production method thereof, diode, and field effect transistor
US10332976B2 (en) 2015-08-28 2019-06-25 Sharp Kabushiki Kaisha Nitride semiconductor device

Also Published As

Publication number Publication date
JPWO2005081304A1 (ja) 2007-10-25
WO2005081304A1 (ja) 2005-09-01
US20070164326A1 (en) 2007-07-19

Similar Documents

Publication Publication Date Title
JP4888115B2 (ja) 電界効果トランジスタ
JP4385206B2 (ja) 電界効果トランジスタ
JP5125512B2 (ja) 電界効果トランジスタ
JP4385205B2 (ja) 電界効果トランジスタ
JP5217157B2 (ja) 電界効果トランジスタおよびその製造方法
JP5348364B2 (ja) ヘテロ接合型電界効果半導体装置
US8164117B2 (en) Nitride semiconductor device
US8338862B2 (en) Semiconductor device
JP5568559B2 (ja) 半導体装置および電界効果トランジスタ
JP5526470B2 (ja) 窒化物系化合物半導体装置
JP5386829B2 (ja) 半導体装置
JP5367429B2 (ja) GaN系電界効果トランジスタ
JP2007242853A (ja) 半導体基体及びこれを使用した半導体装置
JP2001284576A (ja) 高電子移動度トランジスタ及びその製造方法
JP5374520B2 (ja) 半導体装置、ショットキバリアダイオード、電子装置、および半導体装置の製造方法
JP2007227884A (ja) 電界効果トランジスタ
JP6597046B2 (ja) 高電子移動度トランジスタ
JPWO2007007589A1 (ja) 電界効果トランジスタおよびその製造方法
WO2012160757A1 (ja) ショットキーダイオード
JP2008118044A (ja) 電界効果トランジスタ及びその製造方法
JP5703565B2 (ja) 化合物半導体装置
JP6142893B2 (ja) 化合物半導体装置及びその製造方法
KR101870524B1 (ko) 반도체 장치 및 그 제조 방법
JP5358901B2 (ja) 半導体装置
JP2020167275A (ja) 半導体装置、半導体装置の製造方法及び電子装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071010

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110831

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110929

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111115

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111128

R150 Certificate of patent or registration of utility model

Ref document number: 4888115

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141222

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees