JP2009182069A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2009182069A JP2009182069A JP2008018502A JP2008018502A JP2009182069A JP 2009182069 A JP2009182069 A JP 2009182069A JP 2008018502 A JP2008018502 A JP 2008018502A JP 2008018502 A JP2008018502 A JP 2008018502A JP 2009182069 A JP2009182069 A JP 2009182069A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- electrode
- protective film
- gate electrode
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 106
- 238000004519 manufacturing process Methods 0.000 title claims description 47
- 238000000034 method Methods 0.000 title claims description 23
- 239000000758 substrate Substances 0.000 claims abstract description 37
- 230000001681 protective effect Effects 0.000 claims description 111
- 239000011810 insulating material Substances 0.000 claims description 17
- 230000001678 irradiating effect Effects 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 70
- 238000010438 heat treatment Methods 0.000 description 17
- 239000011229 interlayer Substances 0.000 description 7
- 125000006850 spacer group Chemical group 0.000 description 7
- 238000005530 etching Methods 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 230000005684 electric field Effects 0.000 description 5
- 150000004767 nitrides Chemical class 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 230000009993 protective function Effects 0.000 description 4
- 239000012299 nitrogen atmosphere Substances 0.000 description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- 229910002704 AlGaN Inorganic materials 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 239000012141 concentrate Substances 0.000 description 2
- 230000008602 contraction Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 238000010893 electron trap Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000003292 diminished effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 229910021478 group 5 element Inorganic materials 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 238000011282 treatment Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
- H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
【課題】 ゲート電極下端の側面に接する領域に半導体表面が露出することを防止することが可能な半導体装置を提供する。
【解決手段】 半導体基板(20)の上に、電子走行層(21)と電子供給層(23)とが配置されている。電子供給層の上に、ソース電極(30F)及びドレイン電極(31F)が、相互に間隔を隔てて配置されている。ソース電極とドレイン電極との間の電子供給層の上に、ゲート電極(40F)が配置されている。電子供給層の上に、ソース電極とゲート電極との間の領域、及びドレイン電極とゲート電極との間の領域を覆う保護膜(35)が形成されている。ゲート横開口(38)が保護膜に形成されている。ゲート横開口は、ソース電極とゲート電極との間の領域、及びドレイン電極とゲート電極との間の領域の少なくとも一方に、ゲート電極、ソース電極、及びドレイン電極のいずれからも間隔を隔てて配置されている。
【選択図】 図２−２
【解決手段】 半導体基板(20)の上に、電子走行層(21)と電子供給層(23)とが配置されている。電子供給層の上に、ソース電極(30F)及びドレイン電極(31F)が、相互に間隔を隔てて配置されている。ソース電極とドレイン電極との間の電子供給層の上に、ゲート電極(40F)が配置されている。電子供給層の上に、ソース電極とゲート電極との間の領域、及びドレイン電極とゲート電極との間の領域を覆う保護膜(35)が形成されている。ゲート横開口(38)が保護膜に形成されている。ゲート横開口は、ソース電極とゲート電極との間の領域、及びドレイン電極とゲート電極との間の領域の少なくとも一方に、ゲート電極、ソース電極、及びドレイン電極のいずれからも間隔を隔てて配置されている。
【選択図】 図２−２
Description
本発明は、半導体装置及びその製造方法に関する。
ＧａＮ、ＡｌＮ、ＩｎＮや、その混晶に代表される窒化物半導体は、その優れた材料特性から高出力電子素子や短波長発光素子用の材料として注目されている。高出力素子として、窒化物半導体を用いた高電子移動度トランジスタ（ＨＥＭＴ）が、特許文献１に開示されている。
従来の窒化物半導体を用いたＨＥＭＴのゲート電極は、ソース電極とドレイン電極との間の半導体表面を覆う保護膜にゲート開口を形成し、このゲート開口内にゲート電極の下端を充填することにより形成される。この時点で、保護膜は、ゲート電極の下端の側面に接触している。
通常、ゲート電極を形成した後、ゲート電極材料の改質を行うための熱処理、保護膜を緻密化するための紫外線照射やプラズマ処理が行われる。これらの処理を行うと、保護膜が収縮してゲート電極下端の側面と保護膜との間に隙間が生じることにより、半導体表面が露出してしまう。
ＨＥＭＴの動作時に、ゲート電極下端の、ドレイン側の縁に電界が集中することにより、この領域に露出した半導体表面に電子がトラップされる。トラップされた電子は、電流コラプスの原因になる。
本発明の目的は、ゲート電極下端の側面に接する領域に半導体表面が露出することを防止することが可能な半導体装置及びその製造方法を提供することである。
上記課題を解決する半導体装置は、
半導体基板の上方に形成されたソース電極及びドレイン電極と、
前記半導体基板の上方に形成され、前記ソース電極とドレイン電極との間に配置されたゲート電極と、
前記ソース電極とゲート電極との間、及び前記ドレイン電極とゲート電極との間に形成された絶縁材料からなる保護膜と、
前記保護膜に形成され、前記ソース電極とゲート電極との間の領域、及び前記ドレイン電極とゲート電極との間の領域の少なくとも一方に、該ゲート電極、ソース電極、及びドレイン電極のいずれからも間隔を隔てて配置されたゲート横開口と
を有する。
半導体基板の上方に形成されたソース電極及びドレイン電極と、
前記半導体基板の上方に形成され、前記ソース電極とドレイン電極との間に配置されたゲート電極と、
前記ソース電極とゲート電極との間、及び前記ドレイン電極とゲート電極との間に形成された絶縁材料からなる保護膜と、
前記保護膜に形成され、前記ソース電極とゲート電極との間の領域、及び前記ドレイン電極とゲート電極との間の領域の少なくとも一方に、該ゲート電極、ソース電極、及びドレイン電極のいずれからも間隔を隔てて配置されたゲート横開口と
を有する。
上記課題を解決する半導体装置の製造方法は、
（ａ）半導体基板の上方に、ソース電極及びドレイン電極を形成する工程と、
（ｂ）前記ソース電極とドレイン電極との間に、絶縁材料からなる保護膜を形成する工程と、
（ｃ）前記保護膜にゲート開口を形成する工程と、
（ｄ）前記ゲート開口と前記ソース電極との間、及び該ゲート開口と前記ドレイン電極との間の少なくとも一方に配置されるゲート横開口を、前記保護膜に形成する工程と、
（ｅ）前記ゲート開口を含む領域にゲート電極を形成する工程と、
（ｆ）前記ゲート電極を形成する工程（ｅ）の後、前記半導体基板の熱処理または該半導体基板への紫外線照射を行う工程と
を有する。
（ａ）半導体基板の上方に、ソース電極及びドレイン電極を形成する工程と、
（ｂ）前記ソース電極とドレイン電極との間に、絶縁材料からなる保護膜を形成する工程と、
（ｃ）前記保護膜にゲート開口を形成する工程と、
（ｄ）前記ゲート開口と前記ソース電極との間、及び該ゲート開口と前記ドレイン電極との間の少なくとも一方に配置されるゲート横開口を、前記保護膜に形成する工程と、
（ｅ）前記ゲート開口を含む領域にゲート電極を形成する工程と、
（ｆ）前記ゲート電極を形成する工程（ｅ）の後、前記半導体基板の熱処理または該半導体基板への紫外線照射を行う工程と
を有する。
保護膜を形成する前に、ゲート電極を形成し、ゲート電極を保護膜で覆うようにしてもよい。この場合にも、前記ゲート電極とソース電極との間、及び前記ゲート電極とドレイン電極との間の少なくとも一方に配置されるゲート横開口を、前記保護膜に形成する。
ゲート電極を、前記ソース電極及びドレイン電極に向かって庇状に張り出した庇部分を含む形状とし、ゲート横開口の形成に代えて、前記ゲート電極の庇部分の陰になる領域の前記保護膜が残るように、保護膜を異方性エッチングしてもよい。
熱処理前または紫外線照射前に、保護膜にゲート横開口を形成しているため、または保護膜を異方性エッチングしているため、保護膜の収縮による影響が軽減される。このため、ゲート下端の側方に隙間が発生することを抑制することができる。
図１に、第１の実施例による半導体装置の平面図を示す。半導体基板の表面に、活性領域１０が画定されている。図１では、横方向に長い長方形の活性領域１０を示している。
ドレイン電極（ドレインフィンガ）３１Ｆとソース電極（ソースフィンガ）３０Ｆとが、活性領域１０の長手方向に交互に配置されている。図１では、３本のドレイン電極３１Ｆと２本のソース電極３０Ｆを示す。ソース電極３０Ｆ及びドレイン電極３１Ｆの各々は、活性領域１０を、その幅方向に横切るように配置されている。
ソース電極３０Ｆは、活性領域１０の外側においてソース配線３０Ｗにより相互に接続されている。ソース配線３０Ｗにソースパッド３０Ｐが連続する。ドレイン電極３１Ｆは、活性領域１０の外側においてドレイン配線３１Ｗにより相互に接続されている。ドレイン配線３１Ｗにドレインパッド３１Ｐが連続する。
相互に隣り合うソース電極３０Ｆとドレイン電極３１Ｆとの間に、両者のいずれからも間隔を隔ててゲート電極（ゲートフィンガ）４０Ｆが配置されている。ゲート電極４０Ｆの各々は、活性領域１０を、その幅方向に横切るように配置されている。ゲート電極４０Ｆは、活性領域１０の外側において、ゲート配線４０Ｗにより相互に接続されている。ゲート配線４０Ｗに、ゲートパッド４０Ｐが連続する。ゲート配線４０Ｗは、ソース配線３０Ｗと交差する。この交差箇所において両者は相互に絶縁されている。
ゲート電極４０Ｆとソース電極３０Ｆとの間、及びゲート電極４０Ｆとドレイン電極３１Ｆとの間に、それぞれゲート横開口３８が配置されている。ゲート横開口３８の各々は、活性領域１０を、その幅方向に横切るように配置されている。
図２Ａ〜図２Ｆを参照して、第１の実施例による半導体装置の製造方法について説明する。図２Ａ〜図２Ｆは、図１の一点鎖線２Ａ−２Ａにおける断面に相当する。
図２Ａに示すように、ＳｉＣからなる半導体基板２０の上に、アンドープのＧａＮからなる電子走行層２１、アンドープのＡｌＧａＮからなるスペーサ層２２、ｎ型ＡｌＧａＮからなる電子供給層２３、及びｎ型ＧａＮからなるキャップ層２４を、有機金属気相成長（ＭＯＶＰＥ）により順番に堆積させる。
電子走行層２１の厚さは、例えば３μｍであり、スペーサ層２２の厚さは、例えば５ｎｍである。電子供給層２３の厚さは、例えば３０ｎｍである。電子供給層２３にドープされているｎ型不純物はＳｉであり、そのドーピング濃度は約５×１０１８ｃｍ−３である。キャップ層２４の厚さは、例えば１０ｎｍである。キャップ層２４にドープされているｎ型不純物はＳｉであり、そのドーピング濃度は約５×１０１８ｃｍ−３である。
活性領域以外の領域の、キャップ層２４から電子走行層２１までの各層をエッチングすることにより、素子分離を行う。これにより、図１に示した活性領域１０が画定される。すなわち、図１において、活性領域１０の外側の領域には、電子走行層２１からキャップ層２４までの各層は配置されていない。なお、これらの層をエッチングする代わりに、イオン注入等により高抵抗化することによって素子分離を行ってもよい。
図２Ｂに示すように、キャップ層２４に、フォトリソグラフィ技術を用いて、ソース電極及びドレイン電極の平面形状に整合する開口を形成する。キャップ層２４のエッチングには、塩素系ガスを用いたドライエッチングを適用することができる。この開口の底面に、キャップ層２４を薄く残してもよく、逆に電子供給層２３の表層部を薄くエッチングしてもよい。この時点で、エッチングマスクとして用いたレジストパターンは、キャップ層２４の上に残っている。
全面に、Ｔｉ膜とＡｌ膜とを順番に蒸着する。その後、レジストパターンを、その上に堆積しているＴｉ膜及びＡｌ膜と共に除去する。これにより、Ｔｉ膜とＡｌ膜との２層構造を有するソース電極３０Ｆ及びドレイン電極３１Ｆが形成される。窒素雰囲気中にて、４００℃〜１０００℃の範囲内、例えば６００℃の温度で熱処理を行うことにより、ソース電極３０Ｆ及びドレイン電極３１Ｆと、電子走行層２１との間のオーミック特性を確立する。なお、この時点で、図１に示したソース配線３１Ｗとゲート配線４０Ｗとの交差箇所には、ソース配線３１Ｗが形成されておらず、断線した状態である。
図２Ｃに示すように、キャップ層２４、ソース電極３０Ｆ、及びドレイン電極３１Ｆを覆うように、ＳｉＮからなる保護膜３５を、例えば化学気相成長（ＣＶＤ）やスパッタリングにより形成する。保護膜３５の厚さは５ｎｍ〜５００ｎｍの範囲内、例えば１００ｎｍとする。
図２Ｄに示すように、保護膜３５に、ゲート開口３７及びゲート横開口３８を形成する。保護膜３５のエッチングには、フッ素系ガスを用いたドライエッチングが適用される。ゲート開口３７の平面形状は、図１に示したゲート電極４０Ｆに整合する。
図２Ｅに示すように、断面がＴ型のゲート電極４０Ｆを形成する。このとき、ゲート配線４０Ｗ及びゲートパッド４０Ｐも同時に形成される。ゲート電極４０Ｆの形成には、２層レジストパターンを用いたリフトオフ法を適用することができる。ゲート電極４０Ｆは、Ｎｉ膜とＡｕ膜との２層構造を有する。ゲート電極４０Ｆの下側の一部分が、ゲート開口３７内を埋め尽くしている。ゲート電極４０Ｆの上部は、ソース電極３０Ｆ及びドレイン電極３１Ｆに向かって庇状に張り出している。ゲート電極４０Ｆの庇部分４０Ａの先端は、ゲート横開口３８までは達していない。
ゲート開口３７の幅（ゲート開口長）は、０．１μｍ〜１μｍ程度であり、ゲート電極４０の上部の幅（ゲート長方向の寸法）は、０．３μｍ〜３μｍである。
ゲート電極４０Ｆを形成した後、窒素雰囲気中にて、４００℃程度の温度で熱処理を行うことにより、保護膜３５を緻密化させ、その保護機能の向上を図る。なお、熱処理に代えて、紫外線照射を行ってもよい。
図２Ｆに示すように、基板全面を、ＳｉＮからなる保護膜４５で覆い、その上に層間絶縁膜４６を形成する。その後、図１に示したソース配線３０Ｗとゲート配線４０Ｗとの交差箇所において断線していたソース配線３０Ｗを、層間絶縁膜４６上の配線で接続する。
保護膜３５の線膨張係数が、半導体基板２０の線膨張係数よりも大きいため、図２Ｅに示した状態で保護膜３５の緻密化のための熱処理を行うと、保護膜３５が相対的に大きく収縮する。ゲート横開口３８が設けられていない場合には、保護膜３５の収縮によって、ゲート開口３７内に充填されているゲート電極４０Ｆの下側部分の側面と保護膜３５との間に隙間が発生しやすい。この隙間内に露出した半導体表面に、電子のトラップ準位が形成される。トラップされた電子は、電流コラプスの原因になる。
第１の実施例では、ゲート横開口３８が形成されているため、保護膜３５のうちソース電極３０Ｆを覆う部分が収縮したとしても、その直接的な影響がゲート電極４０Ｆに接している部分まで及ばない。ゲート電極４０Ｆとゲート横開口３８との間隔は、相互に隣り合うゲート電極４０Ｆの間隔に比べて短いため、ゲート電極４０Ｆとゲート横開口３８との間に配置されている保護膜３５の収縮の影響は小さい。このため、ゲート電極４０Ｆと保護膜３５との間に隙間が発生し難くなり、電子のトラップに起因する電流コラプスを抑制することができる。
上側の保護膜４５が、下側の保護膜３５と同じＳｉＮで形成されており、ゲート横開口３８内に充填されているため、上側の保護膜４５を形成した後は、ゲート電極４０Ｆから、隣のゲート電極４０Ｆまで、ＳｉＮが連続的に配置されることになる。ただし、上側の保護膜４５を形成した後は、ＳｉＮ膜の縮小が問題になるような高温の熱処理が行われない。このため、１つのゲート電極４０Ｆから、その隣りのゲート電極４０ＦまでＳｉＮ膜が連続的に配置されていても、ゲート電極４０Ｆの下端の両側に隙間が発生することを抑制する効果が減殺されることはない。
第１の実施例では、ゲート電極４０Ｆの両側にゲート横開口３８を配置したが、ゲート電極４０Ｆとソース電極３０Ｆとの間、及びゲート電極４０Ｆとドレイン電極３１Ｆとの間のいずれか一方にのみゲート横開口３８を配置してもよい。通常は、ゲート−ソース間の電位差に比べて、ゲート−ドレイン間の電位差の方が大きい。このため、ゲート電極４０Ｆの下端の、ドレイン側の縁の近傍に電界が集中する。この電界集中により、半導体表面に電子がトラップされる。電子のトラップを抑制するためには、ゲート電極４０Ｆとドレイン電極３１Ｆとの間にゲート横開口３８を配置することが好ましい。
ゲート横開口３８をゲート電極４０Ｆの下側の部分の側面に近づけすぎると、ゲート電極４０Ｆの下端の、ドレイン側の縁の近傍に集中する電界の影響が、ゲート横開口３８の底面を構成する半導体表面まで及ぶ。この半導体表面に電子がトラップされると、電流コラプスが生じてしまう。電流コラプスを生じさせないためには、ゲート電極４０Ｆの下端からゲート横開口３８までの距離を、電界の影響を受けない程度まで長くする、例えば０．１μｍ以上にすることが好ましい。
逆に、ゲート横開口３８をゲート電極４０Ｆから離し過ぎると、ゲート横開口３８を設けた効果が得られなくなってしまう。ゲート横開口３８を設けた効果を得るために、ゲート電極４０Ｆの下端とゲート横開口３８との間隔を、当該ゲート電極４０Ｆと、当該ゲート横開口３８側に配置された隣のゲート電極４０Ｆとの下側部分同士の間隔の１／１０以下とすることが好ましい。
例えば、図１において、ゲート電極４０Ｆと、ドレイン側に配置されたゲート横開口３８との間隔Ｇｄを、ゲート電極４０Ｆと、ドレイン電極３１Ｆを介在して隣り合うもう１つのゲート電極４０Ｆとの下側部分同士の間隔Ｄｄの１／１０以下とすることが好ましい。また、ゲート電極４０Ｆと、ソース側に配置されたゲート横開口３８との間隔Ｇｓを、ゲート電極４０Ｆと、ソース電極３０Ｆを介在して隣り合うもう１つのゲート電極４０Ｆとの下側部分同士の間隔Ｄｓの１／１０以下とすることが好ましい。
次に、図３Ａ〜図３Ｅを参照して、第２の実施例による半導体装置の製造方法について説明する。
第１の実施例による半導体装置の製造方法の図２Ａから図２Ｃまでの工程は、第２の実施例による半導体装置の製造方法の工程と共通である。
図３Ａに示すように、保護膜３５に、ゲート開口３７を形成する。第１の実施例では、図２Ｄに示したように、ゲート開口３７の形成と同時にゲート横開口３８を形成したが、第２の実施例では、この段階ではゲート横開口３８を形成しない。なお、ゲート開口３７の幅は、後工程で形成する絶縁膜５０の膜厚を考慮して、第１の実施例による方法で形成したゲート開口３７の幅よりもやや広くなっている。
図３Ｂに示すように、ゲート開口３７の内面を覆うように保護膜３５の上に、Ａｌ２Ｏ３からなる絶縁膜５０を、ＣＶＤ、スパッタリング等により形成する。絶縁膜５０の厚さは１〜１００ｎｍ、たとえば１０ｎｍであり、その上面には、ゲート開口３７の内面形状を反映した凹部が形成される。この絶縁膜５０は、ＭＩＳ構造を持つトランジスタのゲート絶縁膜として用いられる。
図３Ｃ示すように、ゲート開口３７の両側に、ゲート横開口３８を形成する。ゲート横開口３８は、絶縁膜５０及び保護膜３５を貫通して、キャップ層２４を露出させる。
図３Ｄに示すように、ゲート電極４０Ｆを形成する。ゲート電極４０Ｆの形成方法は、図２Ｅに示した第１の実施例による半導体装置の製造方法におけるゲート電極４０Ｆの形成方法と同一である。ゲート電極４０Ｆを形成した後、第１の実施例の場合と同様に、窒素雰囲気中にて、４００℃程度の温度で熱処理を行うことにより、保護膜３５を緻密化させ、その保護機能の向上を図る。
図３Ｅに示すように、基板全面を覆うように、保護膜４５を形成し、その上に層間絶縁膜４６を形成する。
第２の実施例においても、ゲート横開口３８が形成されているため、ゲート電極４０Ｆの下側部分の側面と、絶縁膜５０との界面に隙間が発生し難くなる。さらに、保護膜３５のゲート側の端面と、絶縁膜５０との界面における隙間の発生を防止することができる。このため、第１の実施例の場合と同様に、電流コラプスを防止することができる。
第２の実施例においても、ゲート横開口３８を、ゲート電極４０Ｆの両側ではなく、一方の側にのみ配置してもよい。
次に、図４Ａ〜図４Ｄを参照して、第３の実施例による半導体装置の製造方法について説明する。
第２の実施例では、図３Ａに示した工程において、ゲート開口３７のみを形成し、ゲート横開口は形成しなかったが、第３の実施例では、図４Ａに示すように、ゲート開口３７の両側に、ゲート横開口３８を同時に形成する。ゲート開口３７とゲート横開口３８とを同時に形成するという点では、第１の実施例による方法と同一であるが、ゲート開口３７の寸法は、第２の実施例の場合と同様に、第１の実施例による方法で形成されるゲート開口３７よりもやや大きい。
図４Ｂに示すように、ゲート開口３７の内面、及びゲート横開口３８の内面を覆う絶縁膜５０を、保護膜３５の上に形成する。ゲート開口３７の位置には、第２の実施例の場合と同様に、ゲート開口３７の内面形状を反映した凹部が形成される。ゲート横開口３８内は、絶縁膜５０で充填される。なお、ゲート横開口３８の寸法に比べて絶縁膜５０が十分薄い場合には、ゲート横開口３８の位置にも、その内面形状を反映した凹部が形成される。
図４Ｃに示すように、第２の実施例による方法と同様に、ゲート電極４０Ｆを形成し、その後、熱処理を行う。図４Ｄに示すように、基板全面の上に、保護膜４５及び層間絶縁膜４６を形成する。
第３の実施例の場合にも、保護膜３５にゲート横開口３８が形成されているため、保護膜３５のゲート側の端面と、絶縁膜５０との界面に隙間が発生しにくくなる。保護膜３５の上に形成された絶縁膜５０には、ゲート横開口３８が形成されていないが、絶縁膜５０は、保護膜３５と違って、ゲート電極４０Ｆの下にも配置されており、ゲート電極４０の両側の部分が相互に分離されていない。このため、保護膜３５が収縮したときと比べて、絶縁膜５０の収縮による影響は小さい。
なお、ゲート横開口３８を、ゲート電極４０Ｆの一方の側にのみ配置してもよいことは、第１の実施例の場合と同様である。
次に、図５Ａ〜図５Ｅを参照して、第４の実施例による半導体装置の製造方法について説明する。第１の実施例による方法の図２Ａから図２Ｂまでの工程は、第４の実施例による方法の工程と共通である。
図５Ａに示すように、キャップ層２４の上に、断面がＴ型のゲート電極４０Ｆを形成する。ゲート電極４０Ｆは、例えば３層レジスト法を用いて形成することができる。
図５Ｂに示すように、ゲート電極４０Ｆ、ソース電極３０Ｆ、及びドレイン電極３１Ｆの表面を覆うように、基板上に、例えばＳｉＮからなる厚さ５ｎｍ〜５００ｎｍの保護膜６０を形成する。保護膜６０は、ゲート電極４０Ｆの庇部分の下側表面、及び庇部分の陰になる領域にも堆積するように、等方的な成長に適したＣＶＤ等により形成される。
図５Ｃに示すように、レジスト膜６２を形成した後、ゲート電極４０Ｆとソース電極３０Ｆとの間、及びゲート電極４０Ｆとドレイン電極３１Ｆとの間に開口を形成する。開口が設けられたレジスト膜６２をエッチングマスクとして、保護膜６０をエッチングし、ゲート横開口６１を形成する。なお、ゲート横開口６１を、ゲート電極４０Ｆの一方の側にのみ形成してもよい。
図５Ｄに示すように、レジスト膜６２を除去する。この状態で、熱処理を行う。この熱処理により、保護膜６０が緻密化され、その保護機能が高められる。図５Ｅに示すように、保護膜６０の上に、保護膜４５及び層間絶縁膜４６を形成する。保護膜６０に設けられていたゲート横開口６１内は、その上に形成される保護膜４５で埋め込まれる。
第４の実施例においては、ゲート電極４０Ｆを形成した後の熱処理時に、保護膜６０にゲート横開口６１が形成されている。このため、保護膜６０の収縮に起因して、ゲート電極４０Ｆの下側部分の側面と、保護膜６０との界面に隙間が発生することが抑制される。
次に、図６Ａ〜図６Ｄを参照して、第５の実施例による半導体装置の製造方法について説明する。図６Ａに示した構造は、第４の実施例による方法の図５Ｂに示した段階の構造と同一である。ゲート電極４０Ｆ、ソース電極３０Ｆ、ドレイン電極３１Ｆ、及びキャップ層２４の表面が、保護膜６０で覆われている。
図６Ｂに示すように、ゲート電極４０Ｆの庇部分の陰になっている領域の保護膜６０が残るように、キャップ層２４の表面上の保護膜６０に異方性エッチングを施す。ゲート電極４０Ｆ、ソース電極３０Ｆ、及びドレイン電極３１Ｆの上面上の保護膜６０も除去され、これらの電極の上面が露出する。ゲート電極４０Ｆの庇部分の下側の表面、ゲート電極４０Ｆ、ソース電極３０Ｆ、及びドレイン電極３１Ｆの側面上にも、保護膜６０が残る。
この状態で、熱処理を行う。これにより、保護膜６０が緻密化され、その保護機能が向上する。
図６Ｃに示すように、基板の全面の上に、保護膜４５を形成する。さらに、図６Ｄに示すように、保護膜４５の上に層間絶縁膜４６を形成する。
第５の実施例では、図６Ｂに示したように、熱処理時に、ゲート電極４０の下端に隣接する領域のキャップ層２４の表面が保護膜６０で覆われている。この保護膜６０は、庇部分の陰になる領域のみを覆っているため、その収縮による影響が小さく、ゲート電極４０Ｆの下側部分の側面と、保護膜６０との界面に隙間が発生することを抑制できる。
上記第１〜第５の実施例では、電子層構造２１と電子供給層２３との間にスペーサ層２２を配置したが、スペーサ層２２を省略することも可能である。また、電子供給層２３の上に配置したキャップ層２４を省略することも可能である。また、電子走行層２１からゲート電極４０Ｆやソース電極３０Ｆまでの半導体エピタキシャル積層構造に、電界効果型トランジスタとして動作する他の構造を採用してもよい。
上記第１〜第５の実施例は、電子走行層２１、電子供給層２３等に、Ｖ族元素として窒素を含む窒化物半導体を用いる場合に特に高い効果が期待される。窒化物半導体層を積層するための基板材料として、ＳｉＣの他に、サファイヤ、ＧａＡｓ、Ｓｉ等を用いてもよい。また、基板は、半絶縁性であってもよいし、導電性を有していてもよい。また、上記第２及び第３の実施例では、ＭＩＳゲートの絶縁材料としてＡｌ２Ｏ３を用いているが、これに限定されるものではなく、無機の絶縁材料であれば他の材料を適用してもよい。
また、上記第１〜第５の実施例では、ソース電極３０Ｆ及びドレイン電極３１Ｆと、電子走行層２１との間のオーミック特性を確立させるために、電極形成後に熱処理を行ったが、電極材料によっては、熱処理を行わなくてもオーミック特性が得られる場合もある。
また、上記第１〜第５の実施例では、保護膜３５及び６０にＳｉＮを用いたが、その他の無機絶縁材料を用いてもよい。保護膜３５及び６０の線膨張係数が、基板２０の線膨張係数よりも大きい場合に、ゲート横開口を形成する効果が顕著である。
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
上記第１〜第５の実施例を含む実施形態に関し、更に以下の付記を開示する。
（付記１）
半導体基板の上方に形成されたソース電極及びドレイン電極と、
前記半導体基板の上方に形成され、前記ソース電極とドレイン電極との間に配置されたゲート電極と、
前記ソース電極とゲート電極との間、及び前記ドレイン電極とゲート電極との間に形成された絶縁材料からなる保護膜と、
前記保護膜に形成され、前記ソース電極とゲート電極との間の領域、及び前記ドレイン電極とゲート電極との間の領域の少なくとも一方に、該ゲート電極、ソース電極、及びドレイン電極のいずれからも間隔を隔てて配置されたゲート横開口と
を有する半導体装置。
半導体基板の上方に形成されたソース電極及びドレイン電極と、
前記半導体基板の上方に形成され、前記ソース電極とドレイン電極との間に配置されたゲート電極と、
前記ソース電極とゲート電極との間、及び前記ドレイン電極とゲート電極との間に形成された絶縁材料からなる保護膜と、
前記保護膜に形成され、前記ソース電極とゲート電極との間の領域、及び前記ドレイン電極とゲート電極との間の領域の少なくとも一方に、該ゲート電極、ソース電極、及びドレイン電極のいずれからも間隔を隔てて配置されたゲート横開口と
を有する半導体装置。
（付記２）
前記半導体基板の上方に形成された電子走行層と、
前記電子走行層の上方に形成された電子供給層と
をさらに有し、前記ソース電極、前記ドレイン電極、及び前記ゲート電極は、前記電子供給層の上方に形成されていることを特徴とする付記１に記載の半導体装置。
前記半導体基板の上方に形成された電子走行層と、
前記電子走行層の上方に形成された電子供給層と
をさらに有し、前記ソース電極、前記ドレイン電極、及び前記ゲート電極は、前記電子供給層の上方に形成されていることを特徴とする付記１に記載の半導体装置。
（付記３）
前記ソース電極、前記ドレイン電極、前記ゲート電極、及び前記ゲート横開口の各々は、第１の方向に延在するように配置されている付記１または２に記載の半導体装置。
前記ソース電極、前記ドレイン電極、前記ゲート電極、及び前記ゲート横開口の各々は、第１の方向に延在するように配置されている付記１または２に記載の半導体装置。
（付記４）
前記保護膜の線膨張係数が、前記半導体基板の線膨張係数よりも大きい付記１乃至３のいずれか１項に記載の半導体装置。
前記保護膜の線膨張係数が、前記半導体基板の線膨張係数よりも大きい付記１乃至３のいずれか１項に記載の半導体装置。
（付記５）
さらに、前記保護膜とは異なる絶縁材料で形成され、前記ゲート電極と前記電子供給層との間に配置されるとともに、前記保護膜の表面を覆う絶縁膜を有する付記２に記載の半導体装置。
さらに、前記保護膜とは異なる絶縁材料で形成され、前記ゲート電極と前記電子供給層との間に配置されるとともに、前記保護膜の表面を覆う絶縁膜を有する付記２に記載の半導体装置。
（付記６）
前記絶縁膜が、前記ゲート横開口の内面を覆っている付記５に記載の半導体装置。
前記絶縁膜が、前記ゲート横開口の内面を覆っている付記５に記載の半導体装置。
（付記７）
前記保護膜が、前記ゲート電極の表面を覆っている付記１乃至４のいずれか１項に記載の半導体装置。
前記保護膜が、前記ゲート電極の表面を覆っている付記１乃至４のいずれか１項に記載の半導体装置。
（付記８）
前記ドレイン電極及び前記ソース電極は、前記電子供給層とオーミック接合していることを特徴とする付記１乃至７のいずれか１項に記載の半導体装置。
前記ドレイン電極及び前記ソース電極は、前記電子供給層とオーミック接合していることを特徴とする付記１乃至７のいずれか１項に記載の半導体装置。
（付記９）
半導体基板の上方に形成されたソース電極及びドレイン電極と、
前記半導体基板の上方に形成され、前記ソース電極とドレイン電極との間に配置されると共に、基部と該基部上に形成された庇部とを含むゲート電極と、
前記ゲート電極の庇部の下方の領域及び基部の側面に形成された絶縁材料からなる第１の保護膜と、
前記第１の保護膜の表面を覆うと共に、前記ソース電極と前記ゲート電極との間、及び前記ドレイン電極と前記ゲート電極との間に形成された絶縁材料からなる第２の保護膜と
を有する半導体装置。
半導体基板の上方に形成されたソース電極及びドレイン電極と、
前記半導体基板の上方に形成され、前記ソース電極とドレイン電極との間に配置されると共に、基部と該基部上に形成された庇部とを含むゲート電極と、
前記ゲート電極の庇部の下方の領域及び基部の側面に形成された絶縁材料からなる第１の保護膜と、
前記第１の保護膜の表面を覆うと共に、前記ソース電極と前記ゲート電極との間、及び前記ドレイン電極と前記ゲート電極との間に形成された絶縁材料からなる第２の保護膜と
を有する半導体装置。
（付記１０）
（ａ）半導体基板の上方に、ソース電極及びドレイン電極を形成する工程と、
（ｂ）前記ソース電極とドレイン電極との間に、絶縁材料からなる保護膜を形成する工程と、
（ｃ）前記保護膜にゲート開口を形成する工程と、
（ｄ）前記ゲート開口と前記ソース電極との間、及び該ゲート開口と前記ドレイン電極との間の少なくとも一方に配置されるゲート横開口を、前記保護膜に形成する工程と、
（ｅ）前記ゲート開口を含む領域にゲート電極を形成する工程と、
（ｆ）前記ゲート電極を形成する工程（ｅ）の後、前記半導体基板の熱処理を行う工程と
を有する半導体装置の製造方法
（付記１１）
前記ゲート開口と、前記ゲート横開口とを同時に形成する付記１０に記載の半導体装置の製造方法。
（ａ）半導体基板の上方に、ソース電極及びドレイン電極を形成する工程と、
（ｂ）前記ソース電極とドレイン電極との間に、絶縁材料からなる保護膜を形成する工程と、
（ｃ）前記保護膜にゲート開口を形成する工程と、
（ｄ）前記ゲート開口と前記ソース電極との間、及び該ゲート開口と前記ドレイン電極との間の少なくとも一方に配置されるゲート横開口を、前記保護膜に形成する工程と、
（ｅ）前記ゲート開口を含む領域にゲート電極を形成する工程と、
（ｆ）前記ゲート電極を形成する工程（ｅ）の後、前記半導体基板の熱処理を行う工程と
を有する半導体装置の製造方法
（付記１１）
前記ゲート開口と、前記ゲート横開口とを同時に形成する付記１０に記載の半導体装置の製造方法。
（付記１２）
前記工程（ｄ）の後、前記ゲート開口の内面、前記ゲート横開口の内面、及び前記保護膜の上面を被覆し、前記ゲート開口の内面形状を反映した凹部を上面に持つ絶縁膜を形成する工程を有し、
前記工程（ｅ）において、前記ゲート電極の下端が前記絶縁膜の上面に形成された凹部内を充填するように該ゲート電極を形成する付記１１に記載の半導体装置の製造方法。
前記工程（ｄ）の後、前記ゲート開口の内面、前記ゲート横開口の内面、及び前記保護膜の上面を被覆し、前記ゲート開口の内面形状を反映した凹部を上面に持つ絶縁膜を形成する工程を有し、
前記工程（ｅ）において、前記ゲート電極の下端が前記絶縁膜の上面に形成された凹部内を充填するように該ゲート電極を形成する付記１１に記載の半導体装置の製造方法。
（付記１３）
前記工程（ｃ）の後、前記ゲート開口の内面、及び前記保護膜の上面を被覆し、前記ゲート開口の内面形状を反映した凹部を上面に持つ絶縁膜を形成する工程を有し、
前記工程（ｄ）において、前記絶縁膜及び前記保護膜の両方に、前記ゲート横開口を形成し、
前記工程（ｅ）において、前記絶縁膜の上面に形成されている凹部内に前記ゲート電極の下端が充填されるように、前記ゲート電極を形成する付記１０に記載の半導体装置の製造方法。
前記工程（ｃ）の後、前記ゲート開口の内面、及び前記保護膜の上面を被覆し、前記ゲート開口の内面形状を反映した凹部を上面に持つ絶縁膜を形成する工程を有し、
前記工程（ｄ）において、前記絶縁膜及び前記保護膜の両方に、前記ゲート横開口を形成し、
前記工程（ｅ）において、前記絶縁膜の上面に形成されている凹部内に前記ゲート電極の下端が充填されるように、前記ゲート電極を形成する付記１０に記載の半導体装置の製造方法。
（付記１４）
前記工程（ｆ）の後、少なくとも前記保護膜及び前記ゲート横開口を覆う絶縁材料からなる上部保護膜を形成する工程を含む付記１０乃至１３のいずれか１項に記載の半導体装置の製造方法。
前記工程（ｆ）の後、少なくとも前記保護膜及び前記ゲート横開口を覆う絶縁材料からなる上部保護膜を形成する工程を含む付記１０乃至１３のいずれか１項に記載の半導体装置の製造方法。
（付記１５）
前記保護膜と、前記上部保護膜とが、同一の絶縁材料で形成されている付記１４に記載の半導体装置の製造方法。
前記保護膜と、前記上部保護膜とが、同一の絶縁材料で形成されている付記１４に記載の半導体装置の製造方法。
（付記１６）
前記半導体基板の上方に、電子走行層を形成する工程と、
前記電子走行層の上方に電子供給層を形成する工程と
をさらに有し、
前記工程（ａ）は、前記ソース電極及び前記ドレイン電極を前記電子供給層の上方に形成することを特徴とする付記１０乃至１５のいずれか１項に記載の半導体装置の製造方法。
前記半導体基板の上方に、電子走行層を形成する工程と、
前記電子走行層の上方に電子供給層を形成する工程と
をさらに有し、
前記工程（ａ）は、前記ソース電極及び前記ドレイン電極を前記電子供給層の上方に形成することを特徴とする付記１０乃至１５のいずれか１項に記載の半導体装置の製造方法。
（付記１７）
前記電子供給層の上にキャップ層を形成する工程と、
前記キャップ層をパターニングして、前記電子供給層の一部を露出させる工程と
をさらに有し、
前記工程（ａ）は、前記ソース電極及び前記ドレイン電極を、前記露出した電子供給層の上に形成することを特徴とする付記１６に記載の半導体装置の製造方法。
前記電子供給層の上にキャップ層を形成する工程と、
前記キャップ層をパターニングして、前記電子供給層の一部を露出させる工程と
をさらに有し、
前記工程（ａ）は、前記ソース電極及び前記ドレイン電極を、前記露出した電子供給層の上に形成することを特徴とする付記１６に記載の半導体装置の製造方法。
（付記１８）
前記工程（ｂ）は、前記キャップ層の上に前記保護膜を形成する形成することを特徴とする付記１７に記載の半導体装置の製造方法。
前記工程（ｂ）は、前記キャップ層の上に前記保護膜を形成する形成することを特徴とする付記１７に記載の半導体装置の製造方法。
（付記１９）
前記工程（ｃ）は、前記キャップ層を露出させるように前記ゲート開口を形成することを特徴とする付記１８に記載の半導体装置の製造方法。
前記工程（ｃ）は、前記キャップ層を露出させるように前記ゲート開口を形成することを特徴とする付記１８に記載の半導体装置の製造方法。
（付記２０）
前記電子走行層の上にスペーサ層を形成する工程をさらに有し、
前記電子供給層は、前記スペーサ層の上に形成されることを特徴とする付記１６乃至１９のいずれか１項に記載の半導体装置の製造方法。
前記電子走行層の上にスペーサ層を形成する工程をさらに有し、
前記電子供給層は、前記スペーサ層の上に形成されることを特徴とする付記１６乃至１９のいずれか１項に記載の半導体装置の製造方法。
１０ 活性領域
２０ 半導体基板
２１ 電子走行層
２２ スペーサ層
２３ 電子供給層
２４ キャップ層
３０Ｆ ソース電極
３０Ｗ ソース配線
３０Ｐ ソースパッド
３１Ｆ ドレイン電極
３１Ｗ ドレイン配線
３１Ｐ ドレインパッド
３５ 保護膜
３７ ゲート開口
３８ ゲート横開口
４０Ｆ ゲート電極
４０Ｗ ゲート配線
４０Ｐ ゲートパッド
４０Ａ 庇部
４５ 保護膜
４６ 層間絶縁膜
５０ 絶縁膜
６０ 保護膜
６１ ゲート横開口
６２ レジスト膜
９０ 隙間
２０ 半導体基板
２１ 電子走行層
２２ スペーサ層
２３ 電子供給層
２４ キャップ層
３０Ｆ ソース電極
３０Ｗ ソース配線
３０Ｐ ソースパッド
３１Ｆ ドレイン電極
３１Ｗ ドレイン配線
３１Ｐ ドレインパッド
３５ 保護膜
３７ ゲート開口
３８ ゲート横開口
４０Ｆ ゲート電極
４０Ｗ ゲート配線
４０Ｐ ゲートパッド
４０Ａ 庇部
４５ 保護膜
４６ 層間絶縁膜
５０ 絶縁膜
６０ 保護膜
６１ ゲート横開口
６２ レジスト膜
９０ 隙間
Claims (10)
- 半導体基板の上方に形成されたソース電極及びドレイン電極と、
前記半導体基板の上方に形成され、前記ソース電極とドレイン電極との間に配置されたゲート電極と、
前記ソース電極とゲート電極との間、及び前記ドレイン電極とゲート電極との間に形成された絶縁材料からなる保護膜と、
前記保護膜に形成され、前記ソース電極とゲート電極との間の領域、及び前記ドレイン電極とゲート電極との間の領域の少なくとも一方に、該ゲート電極、ソース電極、及びドレイン電極のいずれからも間隔を隔てて配置されたゲート横開口と
を有する半導体装置。 - 前記半導体基板の上方に形成された電子走行層と、
前記電子走行層の上方に形成された電子供給層と
をさらに有し、前記ソース電極、前記ドレイン電極、及び前記ゲート電極は、前記電子供給層の上方に形成されていることを特徴とする請求項１に記載の半導体装置。 - 前記ソース電極、前記ドレイン電極、前記ゲート電極、及び前記ゲート横開口の各々は、第１の方向に延在するように配置されている請求項１または２に記載の半導体装置。
- 前記保護膜の線膨張係数が、前記半導体基板の線膨張係数よりも大きい請求項１乃至３のいずれか１項に記載の半導体装置。
- 半導体基板の上方に形成されたソース電極及びドレイン電極と、
前記半導体基板の上方に形成され、前記ソース電極とドレイン電極との間に配置されると共に、基部と該基部上に形成された庇部とを含むゲート電極と、
前記ゲート電極の庇部の下方の領域及び基部の側面に形成された絶縁材料からなる第１の保護膜と、
前記第１の保護膜の表面を覆うと共に、前記ソース電極と前記ゲート電極との間、及び前記ドレイン電極と前記ゲート電極との間に形成された絶縁材料からなる第２の保護膜と
を有する半導体装置。 - （ａ）半導体基板の上方に、ソース電極及びドレイン電極を形成する工程と、
（ｂ）前記ソース電極とドレイン電極との間に、絶縁材料からなる保護膜を形成する工程と、
（ｃ）前記保護膜にゲート開口を形成する工程と、
（ｄ）前記ゲート開口と前記ソース電極との間、及び該ゲート開口と前記ドレイン電極との間の少なくとも一方に配置されるゲート横開口を、前記保護膜に形成する工程と、
（ｅ）前記ゲート開口を含む領域にゲート電極を形成する工程と、
（ｆ）前記ゲート電極を形成する工程（ｅ）の後、前記半導体基板の熱処理または該半導体基板への紫外線照射を行う工程と
を有する半導体装置の製造方法。 - 前記ゲート開口と、前記ゲート横開口とを同時に形成する請求項６に記載の半導体装置の製造方法。
- 前記工程（ｃ）の後、前記ゲート開口の内面、及び前記保護膜の上面を被覆し、前記ゲート開口の内面形状を反映した凹部を上面に持つ絶縁膜を形成する工程を有し、
前記工程（ｄ）において、前記絶縁膜及び前記保護膜の両方に、前記ゲート横開口を形成し、
前記工程（ｅ）において、前記絶縁膜の上面に形成されている凹部内に前記ゲート電極の下端が充填されるように、前記ゲート電極を形成する請求項６に記載の半導体装置の製造方法。 - 前記工程（ｆ）の後、少なくとも前記保護膜及び前記ゲート横開口を覆う絶縁材料からなる上部保護膜を形成する工程を含む請求項６乃至８のいずれか１項に記載の半導体装置の製造方法。
- 前記半導体基板の上方に、電子走行層を形成する工程と、
前記電子走行層の上方に電子供給層を形成する工程と
をさらに有し、
前記工程（ａ）は、前記ソース電極及び前記ドレイン電極を前記電子供給層の上方に形成することを特徴とする請求項６乃至９のいずれか１項に記載の半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008018502A JP5386829B2 (ja) | 2008-01-30 | 2008-01-30 | 半導体装置 |
| US12/362,306 US8030686B2 (en) | 2008-01-30 | 2009-01-29 | Semiconductor device and method for manufacturing the same |
| US13/224,529 US8809136B2 (en) | 2008-01-30 | 2011-09-02 | Semiconductor device and method for manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008018502A JP5386829B2 (ja) | 2008-01-30 | 2008-01-30 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009182069A true JP2009182069A (ja) | 2009-08-13 |
| JP5386829B2 JP5386829B2 (ja) | 2014-01-15 |
Family
ID=40898328
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008018502A Active JP5386829B2 (ja) | 2008-01-30 | 2008-01-30 | 半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US8030686B2 (ja) |
| JP (1) | JP5386829B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011103377A (ja) * | 2009-11-11 | 2011-05-26 | Mitsubishi Electric Corp | へテロ接合電界効果トランジスタ及びその製造方法 |
| JP2012094726A (ja) * | 2010-10-28 | 2012-05-17 | Fujitsu Ltd | 電界効果トランジスタ及びその製造方法 |
| US8487375B2 (en) | 2009-11-17 | 2013-07-16 | Fujitsu Limited | Semiconductor device and method of manufacturing semiconductor device |
| JP2014082427A (ja) * | 2012-10-18 | 2014-05-08 | Sumitomo Electric Device Innovations Inc | 半導体装置 |
| US9093512B2 (en) | 2011-02-24 | 2015-07-28 | Fujitsu Limited | Compound semiconductor device |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4794655B2 (ja) * | 2009-06-09 | 2011-10-19 | シャープ株式会社 | 電界効果トランジスタ |
| JP5397289B2 (ja) * | 2010-03-29 | 2014-01-22 | 住友電気工業株式会社 | 電界効果トランジスタ |
| JP5762049B2 (ja) * | 2011-02-28 | 2015-08-12 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| WO2013051326A1 (ja) * | 2011-10-05 | 2013-04-11 | シャープ株式会社 | 窒化物半導体発光素子、及び窒化物半導体発光素子の製造方法 |
| JP2013131650A (ja) * | 2011-12-21 | 2013-07-04 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP6054620B2 (ja) * | 2012-03-29 | 2016-12-27 | トランスフォーム・ジャパン株式会社 | 化合物半導体装置及びその製造方法 |
| JP6054621B2 (ja) * | 2012-03-30 | 2016-12-27 | トランスフォーム・ジャパン株式会社 | 化合物半導体装置及びその製造方法 |
| JP6750455B2 (ja) * | 2016-10-28 | 2020-09-02 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
| JP2019165063A (ja) * | 2018-03-19 | 2019-09-26 | 株式会社東芝 | 半導体装置 |
| CN113540229B (zh) * | 2021-06-11 | 2022-07-12 | 中兴通讯股份有限公司 | 半导体器件及其制作方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003086608A (ja) * | 2001-09-14 | 2003-03-20 | Toshiba Corp | 電界効果トランジスタ及びその製造方法 |
| JP2004221325A (ja) * | 2003-01-15 | 2004-08-05 | Fujitsu Ltd | 化合物半導体装置及びその製造方法 |
| WO2007108055A1 (ja) * | 2006-03-16 | 2007-09-27 | Fujitsu Limited | 化合物半導体装置及びその製造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5869364A (en) * | 1996-07-22 | 1999-02-09 | The United States Of America As Represented By The Secretary Of The Air Force | Single layer integrated metal process for metal semiconductor field effect transistor (MESFET) |
| US6404004B1 (en) * | 1999-04-30 | 2002-06-11 | Fujitsu Quantum Devices Limited | Compound semiconductor device and method of manufacturing the same |
| JP4663156B2 (ja) | 2001-05-31 | 2011-03-30 | 富士通株式会社 | 化合物半導体装置 |
| US6924218B2 (en) * | 2002-12-17 | 2005-08-02 | Raytheon Company | Sulfide encapsulation passivation technique |
-
2008
- 2008-01-30 JP JP2008018502A patent/JP5386829B2/ja active Active
-
2009
- 2009-01-29 US US12/362,306 patent/US8030686B2/en active Active
-
2011
- 2011-09-02 US US13/224,529 patent/US8809136B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003086608A (ja) * | 2001-09-14 | 2003-03-20 | Toshiba Corp | 電界効果トランジスタ及びその製造方法 |
| JP2004221325A (ja) * | 2003-01-15 | 2004-08-05 | Fujitsu Ltd | 化合物半導体装置及びその製造方法 |
| WO2007108055A1 (ja) * | 2006-03-16 | 2007-09-27 | Fujitsu Limited | 化合物半導体装置及びその製造方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011103377A (ja) * | 2009-11-11 | 2011-05-26 | Mitsubishi Electric Corp | へテロ接合電界効果トランジスタ及びその製造方法 |
| US8487375B2 (en) | 2009-11-17 | 2013-07-16 | Fujitsu Limited | Semiconductor device and method of manufacturing semiconductor device |
| JP2012094726A (ja) * | 2010-10-28 | 2012-05-17 | Fujitsu Ltd | 電界効果トランジスタ及びその製造方法 |
| US9093512B2 (en) | 2011-02-24 | 2015-07-28 | Fujitsu Limited | Compound semiconductor device |
| JP2014082427A (ja) * | 2012-10-18 | 2014-05-08 | Sumitomo Electric Device Innovations Inc | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US8030686B2 (en) | 2011-10-04 |
| US20090189205A1 (en) | 2009-07-30 |
| US8809136B2 (en) | 2014-08-19 |
| JP5386829B2 (ja) | 2014-01-15 |
| US20110318892A1 (en) | 2011-12-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5386829B2 (ja) | 半導体装置 | |
| US11296195B2 (en) | Semiconductor device manufacturing method | |
| TWI487102B (zh) | 化合物半導體裝置 | |
| JP5487613B2 (ja) | 化合物半導体装置及びその製造方法 | |
| JP5242068B2 (ja) | ＧａＮ系半導体デバイスおよびその製造方法 | |
| JP5550740B2 (ja) | 半導体装置、および半導体装置の製造方法 | |
| JP7426786B2 (ja) | 窒化物半導体装置 | |
| JP2017073506A (ja) | 窒化物半導体装置およびその製造方法 | |
| JP6268366B2 (ja) | 半導体装置 | |
| JP2006222191A (ja) | 半導体装置 | |
| JP2006196869A (ja) | 半導体装置及びその製造方法 | |
| JP2022191421A (ja) | 半導体装置 | |
| JP2007250910A (ja) | 半導体装置 | |
| JP5740356B2 (ja) | 半導体装置 | |
| JP2014078561A (ja) | 窒化物半導体ショットキバリアダイオード | |
| JP5487590B2 (ja) | 半導体装置及びその製造方法 | |
| JP2019134041A (ja) | 窒化物半導体装置 | |
| JP5504660B2 (ja) | 化合物半導体装置及びその製造方法 | |
| JP5744346B2 (ja) | 窒化物半導体を用いたトランジスタおよびその製造方法 | |
| JP3690594B2 (ja) | ナイトライド系化合物半導体の電界効果トランジスタ | |
| JP2014060427A (ja) | 半導体装置及びその製造方法 | |
| JP2010278150A (ja) | 化合物半導体装置及びその製造方法 | |
| JP5596636B2 (ja) | 電界効果トランジスタ | |
| JP2017168768A (ja) | 電界効果トランジスタおよびその製造方法 | |
| JP7009954B2 (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100820 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130111 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130122 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130318 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130702 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130821 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130910 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130923 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5386829 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |