JP2004221325A - 化合物半導体装置及びその製造方法 - Google Patents

化合物半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2004221325A
JP2004221325A JP2003006970A JP2003006970A JP2004221325A JP 2004221325 A JP2004221325 A JP 2004221325A JP 2003006970 A JP2003006970 A JP 2003006970A JP 2003006970 A JP2003006970 A JP 2003006970A JP 2004221325 A JP2004221325 A JP 2004221325A
Authority
JP
Japan
Prior art keywords
layer
gan cap
gan
semiconductor device
compound semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003006970A
Other languages
English (en)
Other versions
JP4179539B2 (ja
Inventor
Shunei Yoshikawa
俊英 吉川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2003006970A priority Critical patent/JP4179539B2/ja
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to US10/756,472 priority patent/US7002189B2/en
Publication of JP2004221325A publication Critical patent/JP2004221325A/ja
Priority to US11/265,103 priority patent/US7494855B2/en
Application granted granted Critical
Publication of JP4179539B2 publication Critical patent/JP4179539B2/ja
Priority to US12/318,577 priority patent/US7989278B2/en
Priority to US12/926,990 priority patent/US8658482B2/en
Priority to US13/856,253 priority patent/US8614461B2/en
Priority to US13/955,357 priority patent/US8901610B2/en
Priority to US14/460,858 priority patent/US9147761B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

【課題】電流コラプスを抑制するとともに、高耐圧動作が可能な化合物半導体装置及びその製造方法を提供する。
【解決手段】ＳｉＣ基板１０上に形成されたｉ−ＧａＮバッファ層１２と、ｉ−ＧａＮバッファ層１２上に形成されたｎ−ＡｌＧａＮ電子供給層１６と、ｎ−ＡｌＧａＮ電子供給層１６上に形成されたｎ−ＧａＮキャップ層１８と、ｎ−ＧａＮキャップ層１８上に形成されたソース電極２０及ドレイン電極２２と、ソース電極２０とドレイン電極２２との間のｎ−ＧａＮキャップ層１８上に形成されたゲート電極２６と、ソース電極２０とドレイン電極２２との間のｎ−ＧａＮキャップ層１８上に形成された第１の保護層２４と、ゲート電極２６とドレイン電極２２との間の第１の保護層２４に形成されたｎ−ＧａＮキャップ層１８に達する開口部２８に埋め込まれ、第１の保護層２４とは異なる絶縁層よりなる第２の保護層３０とを有する。
【選択図】 図１

Description

【０００１】
【発明の属する技術分野】
本発明は、化合物半導体装置に係り、特に、窒化ガリウム（ＧａＮ）を用いたＦＥＴ構造を有する化合物半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
ＧａＮは、超高周波トランジスタ材料として既に実用化されるに至っているＧａＡｓと同じＩＩＩ−Ｖ族半導体に属しており、ガリウム砒素（ＧａＡｓ）と同様にキャリア移動度大きいという特性を有している。さらに、ＧａＮは、そのバンドギャップが３．４ｅＶであり、ＧａＡｓの１．４ｅＶと比較して大きく、アバランシェ降伏が起きる電界が大きいという特性を有している。
【０００３】
高キャリア移動度とワイドバンドギャップという特性を兼ね備えたＧａＮによれば、高耐圧動作が可能な超高周波デバイスの実現が可能であると考えられている。このため、近年、サファイア、シリコンカーバイド（ＳｉＣ）、ＧａＮ、シリコン（Ｓｉ）等の基板上にＡｌＧａＮ／ＧａＮを結晶成長し、ＧａＮを電子走行層とするＨＥＭＴ等の電子デバイスの開発が活発に行われている（例えば特許文献１を参照）。
【０００４】
図１５は、従来のＡｌＧａＮ／ＧａＮヘテロ接合を用いたＨＥＭＴの構造の一例を示す断面図である。
【０００５】
サファイア基板１００上に、ｉ−ＧａＮバッファ層１０２と、ｉ−ＡｌＧａＮスペーサ層１０４と、ドーパント不純物としてＳｉが導入されたｎ−ＡｌＧａＮ電子供給層１０６と、ｉ−ＡｌＧａＮキャップ層１０８とが順次積層されている。
【０００６】
ｉ−ＡｌＧａＮキャップ層１０８上には、Ａｕ／Ｔｉよりなるソース電極１１０及びドレイン電極１１２がオーミック接合されている。ソース電極１１０とドレイン電極１１２とにより挟まれたｉ−ＡｌＧａＮキャップ層１０８上には、Ａｕ／Ｎｉよりなるゲート電極１１４がショットキー接合されている。
【０００７】
こうして、電子走行層として機能するｉ−ＧａＮバッファ層１０２と、ｎ−ＡｌＧａＮ電子供給層１０６とを有するＨＥＭＴが構成されている。
【０００８】
【特許文献１】
特開２００２−３５９２５６号公報
【０００９】
【発明が解決しようとする課題】
しかしながら、従来のＡｌＧａＮ／ＧａＮヘテロ接合を用いたＨＥＭＴには、電流コラプスと呼ばれる動作中のオン抵抗の変化が生じるという難点があった。さらに、現在、携帯電話の基地局用アンプ等においては、高電圧動作が要求されているが、その耐圧が十分とはいえない場合もあった。
【００１０】
また、電流コラプスを抑制することができたとしても、ゲートリーク電流が大きくなってしまい、十分な耐圧を確保することが困難となる場合もあった。
【００１１】
本発明の目的は、電流コラプスを抑制するとともに、高耐圧動作が可能な化合物半導体装置及びその製造方法を提供することにある。
【００１２】
【課題を解決するための手段】
上記目的は、半導体基板上に形成されたＧａＮ能動層と、前記ＧａＮ能動層上に形成されたＡｌＧａＮキャリア供給層と、前記ＡｌＧａＮキャリア供給層上に形成されたＧａＮキャップ層と、前記ＧａＮキャップ層上に形成されたソース電極及ドレイン電極と、前記ソース電極と前記ドレイン電極との間の前記ＧａＮキャップ層上に形成されたゲート電極と、前記ソース電極と前記ドレイン電極との間の前記ＧａＮキャップ層上に形成された第１の保護層と、前記ゲート電極と前記ドレイン電極との間の前記第１の保護層に形成された前記ＧａＮキャップ層に達する開口部に埋め込まれ、前記第１の保護層とは異なる絶縁層よりなる第２の保護層とを有することを特徴とする化合物半導体装置により達成される。
【００１３】
また、上記目的は、半導体基板上に形成されたＧａＮ能動層と、前記ＧａＮ能動層上に形成されたＡｌＧａＮキャリア供給層と、前記ＡｌＧａＮキャリア供給層上に形成されたＧａＮキャップ層と、前記ＧａＮキャップ層上に形成されたソース電極及ドレイン電極と、前記ソース電極と前記ドレイン電極との間の前記ＧａＮキャップ層上に形成されたゲート電極と、前記ソース電極と前記ドレイン電極との間の前記ＧａＮキャップ層上に形成され、前記ゲート電極に接する側部が順テーパ形状を有する第１の保護層とを有することを特徴とする化合物半導体装置により達成される。
【００１４】
また、上記目的は、半導体基板上に形成されたＧａＮ能動層と、前記ＧａＮ能動層上に形成され、ＡｌＧａＮキャリア供給層と、前記ＡｌＧａＮキャリア供給層上に形成され、表面に原子層ステップが形成されたＧａＮキャップ層と、前記ＧａＮキャップ層上に形成されたソース電極及ドレイン電極と、前記ソース電極と前記ドレイン電極との間の前記ＧａＮキャップ層上に形成されたゲート電極とを有することを特徴とする化合物半導体装置により達成される。
【００１５】
また、上記目的は、半導体基板上に形成されたＧａＮ能動層と、前記ＧａＮ能動層上に形成されたＡｌＧａＮキャリア供給層と、前記ＡｌＧａＮキャリア供給層上に形成されたＧａＮキャップ層と、前記ＧａＮキャップ層上に形成されたソース電極及ドレイン電極と、前記ソース電極と前記ドレイン電極との間の前記ＧａＮキャップ層上に形成されたゲート電極と、前記ソース電極と前記ドレイン電極との間の前記ＧａＮキャップ層上に形成された第１の保護層とを有する化合物半導体装置の製造方法であって、前記ゲート電極と前記ドレイン電極との間の前記第１の保護層に、前記ＧａＮキャップ層に達する開口部を形成する工程と、前記開口部に、前記第１の保護層とは異なる絶縁層よりなる第２の保護層を埋め込む工程とを有することを特徴とする化合物半導体装置の製造方法により達成される。
【００１６】
また、上記目的は、半導体基板上に形成されたＧａＮ能動層と、前記ＧａＮ能動層上に形成されたＡｌＧａＮキャリア供給層と、前記ＡｌＧａＮキャリア供給層上に形成されたＧａＮキャップ層と、前記ＧａＮキャップ層上に形成されたソース電極及ドレイン電極と、前記ソース電極と前記ドレイン電極との間の前記ＧａＮキャップ層上に形成されたゲート電極とを有する化合物半導体装置の製造方法であって、前記ＧａＮキャップ層を形成する工程では、表面に原子層ステップが形成された前記ＧａＮキャップ層を形成することを特徴とする化合物半導体装置の製造方法により達成される。
【００１７】
【発明の実施の形態】
［第１実施形態］
本発明の第１実施形態による化合物半導体装置及びその製造方法について図１乃至図７を用いて説明する。図１は本実施形態による化合物半導体装置の構造を示す断面図、図２は本実施形態による化合物半導体装置のゲート電極の形状を示す拡大断面図、図３はｎ−ＧａＮキャップ層上にＳｉＮ保護層を形成した化合物半導体装置の構造を示す断面図、図４乃至図７は本実施形態による化合物半導体装置の製造方法を示す工程断面図である。
【００１８】
まず、本実施形態による化合物半導体装置の構造について図１及び図２を用いて説明する。
【００１９】
図１に示すように、ＳｉＣ基板１０上に、ｉ−ＧａＮバッファ層１２と、ｉ−ＡｌＧａＮスペーサ層１４と、ドーパント不純物としてＳｉが導入されたｎ−ＡｌＧａＮ電子供給層１６と、ｎ−ＧａＮキャップ層１８とが順次積層されている。
【００２０】
ｎ−ＧａＮキャップ層１８上には、Ａｕ／Ｔｉよりなるソース電極２０及びドレイン電極２２がオーミック接合されている。
【００２１】
ソース電極２０とドレイン電極との間のｎ−ＧａＮキャップ層１８上には、窒素（Ｎ）含有率２０％以下のＳｉＮよりなる第１の保護層２４が形成されている。第１の保護層２４には、ｎ−ＧａＮキャップ層１８に達する開口部２５が形成されており、開口部２５を介してｎ−ＧａＮキャップ層１８上に、Ａｕ／Ｎｉよりなるゲート電極２６がショットキー接合され、第１の保護層２４上に延在するように形成されている。ゲート電極２６が埋め込まれた開口部２５の幅は、図２に示すように、第１の保護層２４表面側からｎ−ＧａＮキャップ層１８表面側に向かって徐々に狭くなっている。すなわち、ゲート電極２６に接する第１の保護層２４の側部が順テーパ形状を有している。
【００２２】
ゲート電極２６とドレイン電極２２との間の第１の保護層２４には、ｎ−ＧａＮキャップ層１８に達する開口部２８が形成されている。第１の保護層２４上には、Ｎ含有率が２０％以上のＳｉＮよりなる第２の保護層３０が形成されており、開口部２８には、第２の保護層３０が埋め込まれている。第２の保護層３０が埋め込まれた開口部２８は、ゲート電極２６からドレイン電極２２側に例えば０．０５〜０．５μｍ離間した位置に形成されている。
【００２３】
第１の保護層２４と第２の保護層３０とは、Ｎ含有率の違いにより、応力、屈折率等の種々の物性が異なっている。例えば、Ｎ含有率が２０％以下のＳｉＮよりなる第１の保護層２４の屈折率が２．４〜２．５であるのに対し、Ｎ含有率が２０％以上のＳｉＮよりなる第２の保護層３０の屈折率は１．９〜２．１となっている。
【００２４】
こうして、電子走行層として機能するｉ−ＧａＮバッファ層１２と、ｎ−ＡｌＧａＮ電子供給層１６とを有するＨＥＭＴが構成されている。
【００２５】
ＨＥＭＴ素子間を分離する素子間分離領域（図示せず）は、ｎ−ＧａＮキャップ層１８、ｎ−ＡｌＧａＮ電子供給層１６、及びｉ−ＡｌＧａＮスペーサ層１４を貫いてｉ−ＧａＮバッファ層１２に達する深さまで形成されている。
【００２６】
本実施形態による化合物半導体装置は、ＳｉＮよりなる第１の保護層２４と、ゲート電極２６とドレイン電極２２との間の第１の保護層２４に埋め込まれたＳｉＮよりなる第２の保護層３０とを有することに主たる特徴がある。
【００２７】
ＧａＮ／ＡｌＧａＮヘテロ接合を用いたＨＥＭＴにおいて、電流コラプスと呼ばれる動作中のオン抵抗の変化を抑制する構造としては、ｎ−ＧａＮキャップ層、ＳｉＮ保護層を用いた図３に示す構造が考えられる。この場合、図示するように、ｎ−ＡｌＧａＮ電子供給層１６上に、ｎ−ＧａＮキャップ層１８が形成されている。さらに、ゲート電極３２とソース電極２０との間、及びゲート電極３２とドレイン電極２２との間のＧａＮキャップ層１８上には、ＳｉＮ保護層３４が形成されている。なお、ゲート電極３２に接するＳｉＮ保護層３４の側部は、図１及び図２に示す本実施形態による化合物半導体装置と異なり、ほぼ垂直となっている。
【００２８】
しかしながら、図３に示す構造を有するＨＥＭＴでは、ゲートリーク電流量が、実際のデバイスにおいて要求される規格値よりも大きいという難点が存在することが本願発明者の検討により明らかとなった。すなわち、破壊耐圧やゲート耐圧という規格においては１００Ｖ以上という優れた値を示すものの、リーク電流の絶対値としては大きくなってしまっていた。
【００２９】
図３に示す構造を有するＨＥＭＴにおけるゲートリーク電流は、ＳｉＮ保護層３４とｎ−ＧａＮキャップ層１８との界面にリークパスが存在することに起因していると考えられる。ゲート直下のショットキー耐圧が十分であったとしても、ピンチオフ電圧以上の電圧をゲート電極に加えた場合には、ゲート電極から横方向にリーク電流が流れることとなり、耐圧が低下するという結果となる。
【００３０】
一方、本実施形態による化合物半導体装置における第２の保護層３０は、後述するように、第１の保護層２４に開口部２８を形成した後、開口部２８にＳｉＮ膜を埋め込むことにより形成される。この際、第１の保護層２４の開口部２８から露出したｎ−ＧａＮキャップ層１８の表面に損傷が入ったり酸化物が形成されたりする。この結果、第２の保護層３０とｎ−ＧａＮキャップ層１８との間にピニング準位が形成される。これにより、ＳｉＮよりなる第１の保護層２４とｎ−ＧａＮキャップ層１８との間にはリーク電流のパスが形成されるものの、第２の保護層３０直下で分断されることになり、リーク電流の発生を抑制することができる。この結果、耐圧を向上することができる。
【００３１】
なお、本実施形態では、第１の保護層２４上に第２の保護層３０が形成され、ゲート電極２６とドレイン電極２２との間の開口部２８に第２の保護層３０が埋め込まれていたが、必ずしも第１の保護層２４上にまで第２の保護層３０が形成されている必要はなく、ゲート電極２６とドレイン電極２２との間の第１の保護層２４に第２の保護層３０が埋め込まれていればよい。
【００３２】
また、本実施形態による化合物半導体装置は、第１の保護層２４の材料であるＳｉＮのＮ含有率が、２０％以下に抑えられていることにも主たる特徴がある。第１の保護層２４の材料のＳｉＮにおけるＮ含有率を２０％以下に抑えることにより、第１の保護層２４とｎ−ＧａＮキャップ層１８との間のトラップ準位が減少する。これにより、電流コラプスと呼ばれる動作時にオン抵抗が変化してしまう現象の発生を抑制することができる。
【００３３】
さらに、本実施形態による化合物半導体装置は、図２に示すように、ゲート電極２６に接する第１の保護層２４の側部が順テーパ形状を有していることにも特徴がある。すなわち、第１の保護層２４に形成され、ゲート電極２６が埋め込まれた開口部２５の幅が、第１の保護層２４表面側からｎ−ＧａＮキャップ層１８表面側に向かって徐々に狭くなっていることにも特徴がある。
【００３４】
図３に示す化合物半導体装置の製造方法においては、ゲート電極３２を形成した後に、ソース電極２０とゲート電極３２との間、及びドレイン電極２２とゲート電極３２との間のｎ−ＧａＮキャップ層１８上にＳｉＮ保護層３４を形成していた。したがって、ＳｉＮ保護層３４に埋め込まれたゲート電極３２とＳｉＮ保護層３４との界面はほぼ垂直な状態になっていた。この結果、ｎ−ＧａＮキャップ層１８にショットキー接合するゲート電極３２の角部近傍に電界が集中し、耐圧が低下してしまっていた。
【００３５】
これに対し、本実施形態による化合物半導体装置では、ゲート電極２６が埋め込まれた開口部２５の幅が、図２に示すように、第１の保護層２４表面側からｎ−ＧａＮキャップ層１８表面側に向かって徐々に狭くなっているため、ｎ−ＧａＮキャップ層１８にショットキー接合するゲート電極２６の角部近傍での電界集中が緩和されている。したがって、電界集中による耐圧の低下も抑制されている。
【００３６】
なお、本実施形態による化合物半導体装置では、第１の保護層２４に形成された開口部２５を介してｎ−ＧａＮキャップ層１８上にゲート電極２６がショットキー接合され、第１の保護層２４上に延在するように形成されているが、必ずしも、ゲート電極２６が第１の保護層２４上に延在している必要はない。ゲート電極２６が埋め込まれる開口部２５の幅が、第１の保護層２４表面側からｎ−ＧａＮキャップ層１８表面側に向かって徐々に狭くなっていれば、電界集中による耐圧の低下を抑制することができる。
【００３７】
次に、本実施形態による化合物半導体装置の製造方法について図４乃至図７を用いて説明する。
【００３８】
まず、ＳｉＣ基板１０上に、例えばＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により、例えば膜厚１μｍのアンドープのｉ−ＧａＮバッファ層１２を形成する。
【００３９】
次いで、ｉ−ＧａＮバッファ層１２上に、例えばＭＯＣＶＤ法により、例えば膜厚３ｎｍのアンドープのｉ−ＡｌＧａＮスペーサ層１４を形成する。
【００４０】
次いで、ｉ−ＡｌＧａＮスペーサ層１４上に、例えばＭＯＣＶＤ法により、例えばＳｉのドーピング濃度２×１０１８ｃｍ−３、膜厚２５ｎｍのｎ−ＡｌＧａＮ電子供給層１６を形成する。
【００４１】
次いで、ｎ−ＡｌＧａＮ電子供給層１６上に、例えばＭＯＣＶＤ法により、例えばＳｉのドーピング濃度５×１０１８ｃｍ−３、膜厚５ｎｍのｎ−ＧａＮキャップ層１８を形成する。なお、ｎ−ＧａＮキャップ層１８の膜厚は５ｎｍに限定されるものではなく、ｎ−ＧａＮキャップ層１８の膜厚は、例えば１０ｎｍ以下の膜厚とすることができる。
【００４２】
こうして、ＳｉＣ基板１０上に、ｉ−ＧａＮバッファ層１２と、ｉ−ＡｌＧａＮスペーサ層１４と、ｎ−ＡｌＧａＮ電子供給層１６と、ｎ−ＧａＮキャップ層１８とが順次積層される（図４（ａ）を参照）。
【００４３】
次いで、ｎ−ＧａＮキャップ層１８上の所定領域に、例えば真空蒸着法によりＡｕ／Ｔｉを蒸着し、Ａｕ／Ｔｉ膜を形成する。次いで、Ａｕ／Ｔｉ膜をパターニングし、Ａｕ／Ｔｉよりなるソース電極２０及びドレイン電極２２を形成する。
【００４４】
次いで、イオン注入法により素子分離領域（図示せず）を形成し、ＨＥＭＴ素子間を分離する。
【００４５】
次いで、全面に、例えばプラズマＣＶＤ法により、Ｎ含有率が２０％よりも小さいＳｉＮ膜３９を形成する（図４（ｂ）を参照）。第１の保護層２４の膜厚は、例えば１０ｎｍ〜２００ｎｍの範囲内のものとすることができる。
【００４６】
次いで、マスクを用いたエッチングにより、全面に形成されたＳｉＮ膜３８ののうち、ソース電極２０とドレイン電極２２との間のｎ−ＧａＮキャップ層１８上に形成された以外の部分を除去する（図４（ｃ）を参照）。こうして、ソース電極２０とドレイン電極２２との間のｎ−ＧａＮキャップ層１８上に、Ｎ含有率が２０％よりも小さいＳｉＮ膜３８よりなる第１の保護層２４が形成される。
【００４７】
次いで、全面に、例えばスピンコート法によりファインゲート用のレジストを塗布し、レジスト膜４０を形成する。この後、フォトリソグラフィ技術を用いてレジスト膜４０をパターニングすることにより、ソース電極２０とドレイン電極との間の第１の保護層２４に達する開口部４２をレジスト膜４０に形成する（図５（ａ）を参照）。
【００４８】
次いで、開口部４２が形成されたレジスト膜４０をマスクとして、例えば六フッ化硫黄（ＳＦ６）を用いたドライエッチングを行い、第１の保護層２４にｎ−ＧａＮキャップ層１８に達する開口部２５を形成する（図５（ｂ）を参照）。このとき、例えば、ＳＦ６を用いたドライエッチングを、３００オングストローム／ｍｉｎ以下のエッチングレートの等方性エッチングでｎ−ＧａＮキャップ層１８に達するまで行う。ドライエッチングの後、ＨＦ系のエッチング液により１００オングストローム程度のエッチング量でサイドエッチングを行う。こうすることにより、開口部２５に露出し、ゲート電極に接することとなる第１の保護層２４の側部が順テーパ形状を有するように形成することができる。
【００４９】
第１の保護層２４に開口部２５を形成した後、マスクとして用いたレジスト膜４０を除去する。
【００５０】
次いで、全面に、例えばスピンコート法によりレジストを塗布し、レジスト膜４６を形成する。この後、フォトリソグラフィ技術を用いてレジスト膜４６をパターニングすることにより、第１の保護層２４の開口部２５が形成された領域を含み、開口部２５よりも幅広の領域を露出する開口部４８をレジスト膜４６に形成する。
【００５１】
次いで、全面に、例えば真空蒸着法によりＡｕ／Ｎｉを蒸着し、Ａｕ／Ｎｉ膜５０を形成する（図６（ａ）を参照）。続いて、レジスト膜４６を除去することにより不要なＡｕ／Ｎｉ膜５０をリフトオフする。こうして、第１の保護層２４よりも高い部分が第１の保護層２４側にオーバーハングした形状を有するＡｕ／Ｎｉよりなるゲート電極２６が形成される（図６（ｂ）を参照）。
【００５２】
次いで、全面に、例えばスピンコート法によりレジストを塗布し、レジスト膜５２を形成する。この後、フォトリソグラフィ技術を用いてレジスト膜５２をパターニングすることにより、ゲート電極２６とドレイン電極２２との間の所定の領域の第１の保護層２４に達する開口部５４をレジスト膜５２に形成する（図６（ｃ）を参照）。
【００５３】
次いで、開口部５４が形成されたレジスト膜５２をマスクとして、例えばＳＦ６を用いたドライエッチングを行い、ゲート電極２６とドレイン電極２２との間の所定の領域の第１の保護層２４にｎ−ＧａＮキャップ層１８に達する開口部２８を形成する（図７（ａ）を参照）。開口部２８を形成した後、マスクとして用いたレジスト膜５２を除去する。
【００５４】
次いで、全面に、例えばプラズマＣＶＤ法により、Ｎ含有率が２０％以上のＳｉＮ膜５８を形成する（図７（ｂ）を参照）。
【００５５】
次いで、マスクを用いたエッチングにより、全面に形成されたＳｉＮ膜５８のうち、ソース電極２０とドレイン電極２２との間の第１の保護層２４上に形成された以外の部分を除去する（図７（ｃ）を参照）。こうして、第１の保護層２４上に形成され、第１の保護層２４に形成された開口部２８に埋め込まれたＮ含有率が２０％以上のＳｉＮ膜５８よりなる第２の保護層３０が形成される。
【００５６】
こうして、図１に示す本実施形態による化合物半導体装置が製造される。
【００５７】
図８は、上述のようにして製造された本実施形態による化合物半導体装置におけるゲートリーク電流の低減効果の一例を示すグラフである。図１に示す本実施形態による化合物半導体装置、図３に示す化合物半導体装置のそれぞれについて、ゲート電圧Ｖｇを掃引した際のゲート電流Ｉｇを測定した。図８中●で示すグラフは本実施形態による化合物半導体装置について測定されたＶｇに対するＩｇの変化を示すグラフである。図８中○で示すグラフは図３に示す化合物半導体装置について測定されたＶｇに対するＩｇの変化を示すグラフである。図８に示すグラフにおいて、横軸は−Ｖｇを示し、縦軸は−Ｉｇを示す。
【００５８】
図８に示すグラフから明らかなように、本実施形態による化合物半導体装置の場合の方が、図３に示す化合物半導体装置の場合と比較して、リーク電流が十分に低減されている。
【００５９】
このように、本実施形態によれば、ＳｉＮよりなる第１の保護層２４と、ゲート電極２６とドレイン電極２２との間の第１の保護層２４に埋め込まれ、第１の保護層２４とは異なるＳｉＮよりなる第２の保護層３０とを有するので、第１の保護層２４とｎ−ＧａＮキャップ層１８との間に形成されたリーク電流のパスが、第２の保護層３０直下で分断され、リーク電流の発生を抑制することができる。これにより、耐圧を向上することができる。
【００６０】
また、本実施形態によれば、第１の保護層２４の材料であるＳｉＮのＮ含有率が２０％以下に抑えられているので、第１の保護層２４とｎ−ＧａＮキャップ層１８との間のトラップ準位が少なくなる。これにより、電流コラプスと呼ばれる動作時にオン抵抗が変化する現象の発生を抑制することができる。
【００６１】
さらに、本実施形態によれば、ゲート電極２６に接する第１の保護層２４の側部が順テーパ形状を有しているので、開口部２５を介してｎ−ＧａＮキャップ層１８にショットキー接合するゲート電極２６の角部近傍での電界集中が緩和される。これにより、電界集中による耐圧の低下を抑制することができる。
【００６２】
なお、本実施形態では、ゲート電極２６は、開口部２５を介してｎ−ＧａＮキャップ層１８上にショットキー接合され、第１の保護層２４上に延在するように形成されていたが、ゲート電極の形状はこれに限定されるものではない。
【００６３】
例えば、ゲート電極は、図３に示す化合物半導体装置と同様の形状を有するものであってもよい。この場合、図９に示すように、ｎ−ＧａＮキャップ層１８上に、Ａｕ／Ｔｉよりなるソース電極２０及びドレイン電極２２がオーミック接合されている。ソース電極２０とドレイン電極２２とにより挟まれたｎ−ＧａＮキャップ層１８上には、Ａｕ／Ｎｉよりなるゲート電極３２がショットキー接合されている。ゲート電極３２とソース電極２０との間、及びゲート電極３２とドレイン電極２２との間のｎ−ＧａＮキャップ層１８上には、Ｎ含有率が２０％以下のＳｉＮよりなる第１の保護層２４が形成されている。ゲート電極３２とドレイン電極２２との間の第１の保護層２４には、ｎ−ＧａＮキャップ層１８に達する開口部２８が形成されている。開口部２８には、Ｎ含有率が２０％以上のＳｉＮよりなる第２の保護層３０が埋め込まれている。
【００６４】
図９に示す化合物半導体装置においても、ゲート電極２６とドレイン電極２２との間の第１の保護層２４に第２の保護層３０が埋め込まれていることにより、ゲートリーク電流の発生が抑制され、耐圧が向上される。
【００６５】
図９に示す化合物半導体装置は、次のようにして製造することができる。すなわち、ｎ−ＧａＮキャップ層１８上に、ソース電極２０及びドレイン電極２２、ゲート電極３２をそれぞれ形成した後、全面に、ＳｉＮよりなる第１の保護層２４を形成する。次いで、マスクを用いたエッチングにより、全面に形成された第１の保護層２４のうち、ゲート電極３２とソース電極２０との間、及びゲート電極３２とドレイン電極２２との間のｎ−ＧａＮキャップ層１８上に形成された以外の部分を除去する。次いで、上述した本実施形態による場合と同様にして、ゲート電極３２とドレイン電極２２との間の第１の保護層２４に開口部２８を形成し、開口部２８に第２の保護層を埋め込む。こうして、図９に示す化合物半導体装置が製造される。
【００６６】
［第２実施形態］
本発明の第２実施形態による化合物半導体装置及びその製造方法について図１０乃至図１３を用いて説明する。図１０はｎ−ＧａＮキャップ層の表面粗さが大きな場合の化合物半導体装置の構造を示す断面図、図１１は本実施形態による化合物半導体装置の構造を示す断面図、図１２及び図１３は本実施形態による化合物半導体装置の製造方法を示す工程断面図である。なお、第１実施形態による化合物半導体装置及びその製造方法と同様の構成要素については同一の符号を付し説明を省略し或いは簡略にする。
【００６７】
図３に示す化合物半導体装置の製造工程のように、ＡｌＧａＮ層を成長する場合、平坦な成長面を得ることが困難であった。このため、ｎ−ＧａＮキャップ層１８を形成する際に、その膜厚が十分でなかったり、成膜時の昇温或いは降温条件等によっては、図１０に示すように、形成したｎ−ＧａＮキャップ層１８の表面が粗面状態となっていた。例えば、ｎ−ＧａＮキャップ層１８の表面粗さは、１０オングストローム以上と大きな値となっていた。
【００６８】
このようなｎ−ＧａＮキャップ層１８の大きな表面粗さは、その表面における部分的な電界集中を招き、ゲートリーク電流の発生要因の一つとなっていた。ゲートリーク電流の発生を抑制し、耐圧を向上するためには、ｎ−ＧａＮキャップ層１８の表面をより平坦なものとする必要がある。
【００６９】
本実施形態による化合物半導体装置は、ｎ−ＧａＮキャップ層１８を所定の成長条件で形成し、ｎ−ＧａＮキャップ層１８の表面粗さを低減することにより、ｎ−ＧａＮキャップ層１８表面における電界集中を緩和し、ゲートリーク電流の発生を抑制するものである。
【００７０】
まず、本実施形態による化合物半導体装置の構造について図１１を用いて説明する。
【００７１】
ＳｉＣ基板１０上に、ｉ−ＧａＮバッファ層１２と、ｉ−ＡｌＧａＮスペーサ層１４と、ドーパント不純物としてＳｉが導入されたｎ−ＡｌＧａＮ電子供給層１６と、ｎ−ＧａＮキャップ層１８とが順次積層されている。ｎ−ＧａＮキャップ層１８は、ステップ状の表面を有しており、数原子層が積層されてなる例えば高さ１〜５ｎｍの原子層ステップがその表面に形成されている。ｎ−ＧａＮキャップ層１８の表面粗さは、例えば０．１〜５オングストロームと小さくなっている。
【００７２】
ステップ状の表面を有するｎ−ＧａＮキャップ層１８上には、Ａｕ／Ｔｉよりなるソース電極２０及びドレイン電極２２がオーミック接合されている。ソース電極２０とドレイン電極２２とにより挟まれたｎ−ＧａＮキャップ層１８上には、Ａｕ／Ｎｉよりなるゲート電極３２がショットキー接合されている。
【００７３】
ゲート電極３２とソース電極２０との間、及びゲート電極３２とドレイン電極２２との間のｎ−ＧａＮキャップ層１８上には、ＳｉＮ保護層３４が形成されている。ＳｉＮ保護層３４の窒素含有率は、第１実施形態による化合物半導体装置における第１の保護層２４と同様に、例えば２０％以下としてもよい。これにより、第１実施形態による場合と同様に、電流コラプスの発生を抑制することができる。
【００７４】
本実施形態による化合物半導体装置は、原子層ステップが表面に形成され、表面粗さが小さいステップ状の表面を有するｎ−ＧａＮキャップ層１８を有することに主たる特徴がある。ｎ−ＧａＮキャップ層１８の表面粗さが小さいことにより、ｎ−ＧａＮキャップ層１８表面における電界集中が緩和され、ゲートリーク電流の発生を抑制することができ、耐圧を向上することができる。
【００７５】
次に、本実施形態による化合物半導体装置の製造方法について図１２及び図１３を用いて説明する。
【００７６】
まず、第１実施形態による場合と同様にして、ＳｉＣ基板１０上に、ｉ−ＧａＮバッファ層１２と、ｉ−ＡｌＧａＮスペーサ層１４と、ｎ−ＡｌＧａＮ電子供給層１６とを順次形成する（図１２（ａ）を参照）。
【００７７】
次いで、ステップ状の表面を有するｎ−ＧａＮキャップ層１８を形成する（図１２（ｂ）を参照）。ｎ−ＧａＮキャップ層１８の成長条件としては、例えば、ＧａＮのＶ／ＩＩＩ比を制御してＶ／ＩＩＩ＞１００００となるようにし、成長速度を２０Å／ｓ以下に抑え、Ｈ２ガスのみを原料ガスのキャリアとする。そして、ｎ−ＧａＮキャップ層１８の成長後の降温過程では、基板温度が５００℃となるまで成膜室内にＮＨ３ガスを１リットル以上流す。このような成長条件でｎ−ＧａＮキャップ層１８を成長することにより、その表面に複数の原子層よりなる原子層ステップを形成することができ、その表面粗さを、例えば５オングストローム以下の小さな値にまで低減することができる。
【００７８】
次いで、ステップ状の表面を有するｎ−ＧａＮキャップ層１８上の所定領域に、例えば真空蒸着法によりＡｕ／Ｔｉを蒸着し、Ａｕ／Ｔｉ膜を形成する。次いで、形成したＡｕ／Ｔｉ膜をパターニングし、Ａｕ／Ｔｉよりなるソース電極２０及びドレイン電極２２を形成する（図１２（ｃ）を参照）。
【００７９】
次いで、全面に、例えばスピンコート法によりレジストを塗布し、レジスト膜６０を形成する。この後、フォトリソグラフィ技術を用いてレジスト膜６０をパターニングすることにより、ソース電極２０とドレイン電極２２との間の所定の領域のｎ−ＧａＮキャップ層１８に達する開口部６２をレジスト膜６０に形成する（図１３（ａ）を参照）。
【００８０】
次いで、全面に、例えば真空蒸着法によりＡｕ／Ｎｉを蒸着し、Ａｕ／Ｎｉ膜６４を形成する（図１３（ｂ）を参照）。続いて、レジスト膜６０を除去することにより不要なＡｕ／Ｎｉ膜６４をリフトオフする。こうして、Ａｕ／Ｎｉ膜６４よりなるゲート電極３２が形成される（図１３（ｃ）を参照）。
【００８１】
次いで、全面に、例えばプラズマＣＶＤ法によりＳｉＮ保護層３４を形成する。続いて、マスクを用いたエッチングにより、全面に形成したＳｉＮ保護層３４のうち、ゲート電極３２とソース電極２２との間、及びゲート電極３２とドレイン電極２２との間のｎ−ＧａＮキャップ層１８上に形成された以外の部分を除去する。
【００８２】
こうして、図１１に示す本実施形態による化合物半導体装置が製造される
このように、本実施形態によれば、ＧａＮのＶ／ＩＩＩ比、成長速度等の成長条件を制御することにより、表面に原子層ステップが形成され、表面粗さの小さいｎ−ＧａＮキャップ層１８を形成するので、ｎ−ＧａＮキャップ層１８表面における電界集中を緩和することができる。これにより、ゲートリーク電流の発生を抑制することができ、耐圧を向上することができる。
【００８３】
［第３実施形態］
本発明の第３実施形態による化合物半導体装置及びその製造方法について図１４を用いて説明する。図１４は本実施形態による化合物半導体装置の構造を示す断面図である。
【００８４】
上記第２実施形態では、ＳｉＮ保護層３４を有する図３に示す化合物半導体装置において、表面に原子層ステップが形成される成長条件でｎ−ＧａＮキャップ層１８を形成し、ｎ−ＧａＮキャップ層１８の表面粗さを低減していた。本実施形態による化合物半導体装置は、第１の保護層２４及び第２の保護層３０を有する第１実施形態による化合物半導体装置において、第２実施形態による場合と同様にして、表面に原子層ステップが形成される成長条件でｎ−ＧａＮキャップ層１８を形成し、ｎ−ＧａＮキャップ層１８の表面粗さを低減するものである。
【００８５】
本実施形態による化合物半導体装置では、図１４に示すように、図１に示す第１実施形態による化合物半導体装置において、ｎ−ＧａＮキャップ層１８は、その表面に原子層ステップが形成されており、表面粗さの小さいステップ状の表面を有している。
【００８６】
図１に示す第１実施形態による化合物半導体装置において、ｎ−ＧａＮキャップ層１８を、原子層ステップが形成された表面粗さの小さいステップ状の表面を有するものとすることにより、第２の保護層３０を設けたことやゲート電極２６に接する第１の保護層側部の形状等による耐圧の向上効果に加えて、ｎ−ＧａＮキャップ層１８表面の平坦化によって電界集中が緩和され、さらに耐圧を向上することができる。
【００８７】
なお、本実施形態による化合物半導体装置は、第１実施形態による化合物半導体装置の製造方法において、ｎ−ＧａＮキャップ層１８を、第２実施形態による場合と同様の成長条件で形成することにより製造することができる。
【００８８】
［変形実施形態］
本発明は上記実施形態に限らず種々の変形が可能である。
【００８９】
例えば、上記実施形態ではＳｉＣ基板１０を用いる場合を例に説明したが、ＳｉＣ基板に限定されるものではなく、ＳｉＣ基板１０に代えて、サファイア基板、ＧａＮ基板、Ｓｉ基板等を用いることができる。
【００９０】
また、上記実施形態では、第１の保護層２４及び第２の保護層３０の材料としてＳｉＮを用いたが、第１の保護層２４及び第２の保護層３０の材料はＳｉＮに限定されるものではない。例えば、第１の保護層２４の材料をＳｉＮ、ＭｇＯ、又はＺｎＯとし、第２の保護層３０の材料をＳｉＯ２、ＳｉＯＮ、又はＡｌＮとしてもよい。
【００９１】
また、上記実施形態では、Ｎ含有率が２０％以下のＳｉＮ膜を一層形成し、これを第１の保護層としたが、第１の保護層は単層構造のものに限られるものではなく、第１の保護層を、積層構造を有するものとしてもよい。例えば、Ｎ含有率が異なる複数のＳｉＮ膜を積層し、この積層膜を第１の保護層としてもよい。
【００９２】
また、上記実施形態におけるｎ−ＡｌＧａＮキャリア電子供給層１６等のＡｌＧａＮ層の組成は、ＡｌｘＧａ（１−ｘ）Ｎ（但し、０＜ｘ≦１）を満たすものであればよいが、Ａｌ組成を適宜調整することにより、２次元電子ガスの濃度を調整することができる。また、Ａｌ組成を適宜調整することにより、ＡｌＧａＮ層の表面粗さの程度を調整することができる。例えば、化合物半導体装置を構成するＡｌＧａＮ層のうちに、Ａｌ組成、すなわちｘの値が０．１５〜０．３の範囲内のものを含めることができる。
【００９３】
また、上記実施形態では、ｉ−ＡｌＧａＮスペーサ層１４を設けたが、必ずしもｉ−ＡｌＧａＮスペーサ層１４を設ける必要はない。
【００９４】
（付記１） 半導体基板上に形成されたＧａＮ能動層と、前記ＧａＮ能動層上に形成されたＡｌＧａＮキャリア供給層と、前記ＡｌＧａＮキャリア供給層上に形成されたＧａＮキャップ層と、前記ＧａＮキャップ層上に形成されたソース電極及ドレイン電極と、前記ソース電極と前記ドレイン電極との間の前記ＧａＮキャップ層上に形成されたゲート電極と、前記ソース電極と前記ドレイン電極との間の前記ＧａＮキャップ層上に形成された第１の保護層と、前記ゲート電極と前記ドレイン電極との間の前記第１の保護層に形成された前記ＧａＮキャップ層に達する開口部に埋め込まれ、前記第１の保護層とは異なる絶縁層よりなる第２の保護層とを有することを特徴とする化合物半導体装置。
【００９５】
（付記２） 半導体基板上に形成されたＧａＮ能動層と、前記ＧａＮ能動層上に形成されたＡｌＧａＮキャリア供給層と、前記ＡｌＧａＮキャリア供給層上に形成されたＧａＮキャップ層と、前記ＧａＮキャップ層上に形成されたソース電極及ドレイン電極と、前記ソース電極と前記ドレイン電極との間の前記ＧａＮキャップ層上に形成されたゲート電極と、前記ソース電極と前記ドレイン電極との間の前記ＧａＮキャップ層上に形成され、前記ゲート電極に接する側部が順テーパ形状を有する第１の保護層とを有することを特徴とする化合物半導体装置。
【００９６】
（付記３） 付記１又は２記載の化合物半導体装置において、前記ゲート電極は、前記第１の保護層上に延在して形成されていることを特徴とする化合物半導体装置。
【００９７】
（付記４） 付記１乃至３のいずれかに記載の化合物半導体装置において、前記ＧａＮキャップ層の表面に、原子層ステップが形成されていることを特徴とする化合物半導体装置。
【００９８】
（付記５） 付記１乃至４のいずれかに記載の化合物半導体装置において、前記第１の保護層と前記第２の保護層とは、互いに窒素含有率が異なるＳｉＮよりなることを特徴とする化合物半導体装置。
【００９９】
（付記６） 付記１乃至４のいずれか１項に記載の化合物半導体装置において、
前記第１の保護層はＳｉＮよりなり、前記第２の保護層はＳｉＯ２、ＳｉＯＮ、又はＡｌＮよりなることを特徴とする化合物半導体装置。
【０１００】
（付記７） 付記１乃至６のいずれかに記載の化合物半導体装置において、前記第１の保護層は、窒素含有率が２０％以下のＳｉＮよりなることを特徴とする化合物半導体装置。
【０１０１】
（付記８） 付記１乃至７のいずれかに記載の化合物半導体装置において、前記第１の保護層は、窒素含有率の異なる２以上のＳｉＮ膜を含むことを特徴とする化合物半導体装置。
【０１０２】
（付記９） 半導体基板上に形成されたＧａＮ能動層と、前記ＧａＮ能動層上に形成され、ＡｌＧａＮキャリア供給層と、前記ＡｌＧａＮキャリア供給層上に形成され、表面に原子層ステップが形成されたＧａＮキャップ層と、前記ＧａＮキャップ層上に形成されたソース電極及ドレイン電極と、前記ソース電極と前記ドレイン電極との間の前記ＧａＮキャップ層上に形成されたゲート電極とを有することを特徴とする化合物半導体装置。
【０１０３】
（付記１０） 付記９記載の化合物半導体装置において、前記ゲート電極と前記ソース電極との間、及び前記ゲート電極と前記ドレイン電極との間の前記ＧａＮキャップ層上に形成された絶縁層よりなる保護層を更に有することを特徴とする化合物半導体装置。
【０１０４】
（付記１１） 付記１０記載の化合物半導体装置において、前記保護層は、窒素含有率が２０％以下のＳｉＮよりなることを特徴とする化合物半導体装置。
【０１０５】
（付記１２） 半導体基板上に形成されたＧａＮ能動層と、前記ＧａＮ能動層上に形成されたＡｌＧａＮキャリア供給層と、前記ＡｌＧａＮキャリア供給層上に形成されたＧａＮキャップ層と、前記ＧａＮキャップ層上に形成されたソース電極及ドレイン電極と、前記ソース電極と前記ドレイン電極との間の前記ＧａＮキャップ層上に形成されたゲート電極と、前記ソース電極と前記ドレイン電極との間の前記ＧａＮキャップ層上に形成された第１の保護層とを有する化合物半導体装置の製造方法であって、前記ゲート電極と前記ドレイン電極との間の前記第１の保護層に、前記ＧａＮキャップ層に達する開口部を形成する工程と、前記開口部に、前記第１の保護層とは異なる絶縁層よりなる第２の保護層を埋め込む工程とを有することを特徴とする化合物半導体装置の製造方法。
【０１０６】
（付記１３） 付記１２記載の化合物半導体装置の製造方法において、前記ゲート電極を形成する工程は、第１の領域の前記第１の保護層に第１の開口部を形成する工程と、前記第１の開口部に金属膜を埋め込む工程とを有することを特徴とする化合物半導体装置の製造方法。
【０１０７】
（付記１４） 付記１３記載の化合物半導体装置の製造方法において、前記ゲート電極を形成する工程は、前記金属膜を埋め込む工程の前に、前記第１の領域を含む第２の領域に第２の開口部を有するレジスト膜を形成する工程を更に有し、前記金属膜を埋め込む工程では、前記第１の開口部及び前記第２の開口部に前記金属膜を埋め込むことを特徴とする化合物半導体装置の製造方法。
【０１０８】
（付記１５） 付記１３又は１４記載の化合物半導体装置の製造方法において、前記ゲート電極を形成する工程では、前記第１の開口部が形成された前記第１の保護層の側部が順テーパ形状を有するように前記第１の開口部を形成することを特徴とする化合物半導体装置の製造方法。
【０１０９】
（付記１６） 付記１２乃至１５のいずれかに記載の化合物半導体装置の製造方法において、前記ＧａＮキャップ層を形成する工程では、表面に原子層ステップが形成された前記ＧａＮキャップ層を形成することを特徴とする化合物半導体装置の製造方法。
【０１１０】
（付記１７） 半導体基板上に形成されたＧａＮ能動層と、前記ＧａＮ能動層上に形成されたＡｌＧａＮキャリア供給層と、前記ＡｌＧａＮキャリア供給層上に形成されたＧａＮキャップ層と、前記ＧａＮキャップ層上に形成されたソース電極及ドレイン電極と、前記ソース電極と前記ドレイン電極との間の前記ＧａＮキャップ層上に形成されたゲート電極とを有する化合物半導体装置の製造方法であって、前記ＧａＮキャップ層を形成する工程では、表面に原子層ステップが形成された前記ＧａＮキャップ層を形成することを特徴とする化合物半導体装置の製造方法。
【０１１１】
（付記１８） 付記１６又は１７記載の化合物半導体装置の製造方法において、前記ＧａＮキャップ層を形成する工程では、ＧａＮのＶ／ＩＩＩ比を制御することにより、表面に原子層ステップが形成された前記ＧａＮキャップ層を形成することを特徴とする化合物半導体装置の製造方法。
【０１１２】
【発明の効果】
以上の通り、本発明によれば、半導体基板上に形成されたＧａＮ能動層と、ＧａＮ能動層上に形成されたＡｌＧａＮキャリア供給層と、ＡｌＧａＮキャリア供給層上に形成されたＧａＮキャップ層と、ＧａＮキャップ層上に形成されたソース電極及ドレイン電極と、ソース電極とドレイン電極との間のＧａＮキャップ層上に形成されたゲート電極と、ソース電極と前記ドレイン電極との間のＧａＮキャップ層上に形成された第１の保護層と、ゲート電極とドレイン電極との間の第１の保護層に形成されたＧａＮキャップ層に達する開口部に埋め込まれ、第１の保護層とは異なる絶縁層よりなる第２の保護層とを有するので、電流コラプスを抑制するとともに、ゲートリーク電流の発生を抑制することができ、高耐圧動作を実現することができる。
【０１１３】
また、本発明によれば、半導体基板上に形成されたＧａＮ能動層と、ＧａＮ能動層上に形成されたＡｌＧａＮキャリア供給層と、ＡｌＧａＮキャリア供給層上に形成されたＧａＮキャップ層と、ＧａＮキャップ層上に形成されたソース電極及ドレイン電極と、ソース電極とドレイン電極との間のＧａＮキャップ層上に形成されたゲート電極と、ソース電極とドレイン電極との間のＧａＮキャップ層上に形成され、ゲート電極に接する側部が順テーパ形状を有する第１の保護層とを有するので、ゲート電極近傍での電界集中が緩和され、電界集中による耐圧の低下を抑制することができ、高耐圧動作を実現することができる。
【０１１４】
また、本発明によれば、半導体基板上に形成されたＧａＮ能動層と、ＧａＮ能動層上に形成され、ＡｌＧａＮキャリア供給層と、ＡｌＧａＮキャリア供給層上に形成され、表面に原子層ステップが形成されたＧａＮキャップ層と、ＧａＮキャップ層上に形成されたソース電極及ドレイン電極と、ソース電極と前記ドレイン電極との間のＧａＮキャップ層上に形成されたゲート電極とを有するので、ＧａＮキャップ層表面での電界集中が抑制され、ゲートリーク電流の発生を抑制することができ、高耐圧動作を実現することができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態による化合物半導体装置の構造を示す断面図である。
【図２】本発明の第１実施形態による化合物半導体装置におけるゲート電極の形状を示す拡大断面図である。
【図３】ｎ−ＧａＮキャップ層上にＳｉＮ保護層を形成した化合物半導体装置の構造を示す断面図である。
【図４】本発明の第１実施形態による化合物半導体装置の製造方法を示す工程断面図（その１）である。
【図５】本発明の第１実施形態による化合物半導体装置の製造方法を示す工程断面図（その２）である。
【図６】本発明の第１実施形態による化合物半導体装置の製造方法を示す工程断面図（その３）である。
【図７】本発明の第１実施形態による化合物半導体装置の製造方法を示す工程断面図（その４）である。
【図８】本発明の第１実施形態による化合物半導体装置におけるゲートリーク電流の低減効果の一例を示すグラフである。
【図９】本発明の第１実施形態の変形例による化合物半導体装置の構造を示す断面図である。
【図１０】ｎ−ＧａＮキャップ層の表面粗さが大きな場合の化合物半導体装置の構造を示す断面図である。
【図１１】本発明の第２実施形態による化合物半導体装置の構造を示す断面図である。
【図１２】本発明の第２実施形態による化合物半導体装置の製造方法を示す工程断面図（その１）である。
【図１３】本発明の第２実施形態による化合物半導体装置の製造方法を示す工程断面図（その２）である。
【図１４】本発明の第３実施形態による化合物半導体装置の構造を示す断面図である。
【図１５】従来のＡｌＧａＮ／ＧａＮヘテロ接合を用いたＨＥＭＴの構造の一例を示す断面図である。
【符号の説明】
１０…ＳｉＣ基板
１２…ｉ−ＧａＮバッファ層
１４…ｉ−ＡｌＧａＮスペーサ層
１６…ｎ−ＡｌＧａＮ電子供給層
１８…ｎ−ＧａＮキャップ層
２０…ソース電極
２２…ドレイン電極
２４…第１の保護層
２５…開口部
２６…ゲート電極
２８…開口部
３０…第２の保護層
３２…ゲート電極
３４…ＳｉＮ保護層
３８…ＳｉＮ膜
４０…レジスト膜
４２…開口部
４６…レジスト膜
４８…開口部
５０…Ａｕ／Ｎｉ膜
５２…レジスト膜
５４…開口部
５８…ＳｉＮ膜
６０…レジスト膜
６２…開口部
６４…Ａｕ／Ｎｉ膜
１００…サファイア基板
１０２…ｉ−ＧａＮバッファ層
１０４…ｉ−ＡｌＧａＮスペーサ層
１０６…ｎ−ＡｌＧａＮ電子供給層
１０８…ｉ−ＡｌＧａＮキャップ層
１１０…ソース電極
１１２…ドレイン電極
１１４…ゲート電極

Claims (10)

  1. 半導体基板上に形成されたＧａＮ能動層と、
    前記ＧａＮ能動層上に形成されたＡｌＧａＮキャリア供給層と、
    前記ＡｌＧａＮキャリア供給層上に形成されたＧａＮキャップ層と、
    前記ＧａＮキャップ層上に形成されたソース電極及ドレイン電極と、
    前記ソース電極と前記ドレイン電極との間の前記ＧａＮキャップ層上に形成されたゲート電極と、
    前記ソース電極と前記ドレイン電極との間の前記ＧａＮキャップ層上に形成された第１の保護層と、
    前記ゲート電極と前記ドレイン電極との間の前記第１の保護層に形成された前記ＧａＮキャップ層に達する開口部に埋め込まれ、前記第１の保護層とは異なる絶縁層よりなる第２の保護層と
    を有することを特徴とする化合物半導体装置。
  2. 半導体基板上に形成されたＧａＮ能動層と、
    前記ＧａＮ能動層上に形成されたＡｌＧａＮキャリア供給層と、
    前記ＡｌＧａＮキャリア供給層上に形成されたＧａＮキャップ層と、
    前記ＧａＮキャップ層上に形成されたソース電極及ドレイン電極と、
    前記ソース電極と前記ドレイン電極との間の前記ＧａＮキャップ層上に形成されたゲート電極と、
    前記ソース電極と前記ドレイン電極との間の前記ＧａＮキャップ層上に形成され、前記ゲート電極に接する側部が順テーパ形状を有する第１の保護層と
    を有することを特徴とする化合物半導体装置。
  3. 請求項１又は２記載の化合物半導体装置において、
    前記ゲート電極は、前記第１の保護層上に延在して形成されている
    ことを特徴とする化合物半導体装置。
  4. 請求項１乃至３のいずれか１項に記載の化合物半導体装置において、
    前記ＧａＮキャップ層の表面に、原子層ステップが形成されている
    ことを特徴とする化合物半導体装置。
  5. 請求項１乃至４のいずれか１項に記載の化合物半導体装置において、
    前記第１の保護層と前記第２の保護層とは、互いに窒素含有率が異なるＳｉＮよりなる
    ことを特徴とする化合物半導体装置。
  6. 請求項１乃至５のいずれか１項に記載の化合物半導体装置において、
    前記第１の保護層は、窒素含有率の異なる２以上のＳｉＮ膜を含む
    ことを特徴とする化合物半導体装置。
  7. 半導体基板上に形成されたＧａＮ能動層と、
    前記ＧａＮ能動層上に形成され、ＡｌＧａＮキャリア供給層と、
    前記ＡｌＧａＮキャリア供給層上に形成され、表面に原子層ステップが形成されたＧａＮキャップ層と、
    前記ＧａＮキャップ層上に形成されたソース電極及ドレイン電極と、
    前記ソース電極と前記ドレイン電極との間の前記ＧａＮキャップ層上に形成されたゲート電極と
    を有することを特徴とする化合物半導体装置。
  8. 請求項７記載の化合物半導体装置において、
    前記ゲート電極と前記ソース電極との間、及び前記ゲート電極と前記ドレイン電極との間の前記ＧａＮキャップ層上に形成された絶縁層よりなる保護層を更に有する
    ことを特徴とする化合物半導体装置。
  9. 半導体基板上に形成されたＧａＮ能動層と、前記ＧａＮ能動層上に形成されたＡｌＧａＮキャリア供給層と、前記ＡｌＧａＮキャリア供給層上に形成されたＧａＮキャップ層と、前記ＧａＮキャップ層上に形成されたソース電極及ドレイン電極と、前記ソース電極と前記ドレイン電極との間の前記ＧａＮキャップ層上に形成されたゲート電極と、前記ソース電極と前記ドレイン電極との間の前記ＧａＮキャップ層上に形成された第１の保護層とを有する化合物半導体装置の製造方法であって、
    前記ゲート電極と前記ドレイン電極との間の前記第１の保護層に、前記ＧａＮキャップ層に達する開口部を形成する工程と、
    前記開口部に、前記第１の保護層とは異なる絶縁層よりなる第２の保護層を埋め込む工程とを有する
    ことを特徴とする化合物半導体装置の製造方法。
  10. 半導体基板上に形成されたＧａＮ能動層と、前記ＧａＮ能動層上に形成されたＡｌＧａＮキャリア供給層と、前記ＡｌＧａＮキャリア供給層上に形成されたＧａＮキャップ層と、前記ＧａＮキャップ層上に形成されたソース電極及ドレイン電極と、前記ソース電極と前記ドレイン電極との間の前記ＧａＮキャップ層上に形成されたゲート電極とを有する化合物半導体装置の製造方法であって、
    前記ＧａＮキャップ層を形成する工程では、表面に原子層ステップが形成された前記ＧａＮキャップ層を形成する
    ことを特徴とする化合物半導体装置の製造方法。
JP2003006970A 2003-01-15 2003-01-15 化合物半導体装置及びその製造方法 Expired - Lifetime JP4179539B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2003006970A JP4179539B2 (ja) 2003-01-15 2003-01-15 化合物半導体装置及びその製造方法
US10/756,472 US7002189B2 (en) 2003-01-15 2004-01-14 Compound semiconductor device
US11/265,103 US7494855B2 (en) 2003-01-15 2005-11-03 Compound semiconductor device and method for fabricating the same
US12/318,577 US7989278B2 (en) 2003-01-15 2008-12-31 Compound semiconductor device and method for fabricating the same
US12/926,990 US8658482B2 (en) 2003-01-15 2010-12-22 Compound semiconductor device and method for fabricating the same
US13/856,253 US8614461B2 (en) 2003-01-15 2013-04-03 Compound semiconductor device
US13/955,357 US8901610B2 (en) 2003-01-15 2013-07-31 Compound semiconductor device
US14/460,858 US9147761B2 (en) 2003-01-15 2014-08-15 Compound semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003006970A JP4179539B2 (ja) 2003-01-15 2003-01-15 化合物半導体装置及びその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2008156497A Division JP5169515B2 (ja) 2003-01-15 2008-06-16 化合物半導体装置

Publications (2)

Publication Number Publication Date
JP2004221325A true JP2004221325A (ja) 2004-08-05
JP4179539B2 JP4179539B2 (ja) 2008-11-12

Family

ID=32732738

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003006970A Expired - Lifetime JP4179539B2 (ja) 2003-01-15 2003-01-15 化合物半導体装置及びその製造方法

Country Status (2)

Country Link
US (7) US7002189B2 (ja)
JP (1) JP4179539B2 (ja)

Cited By (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006147663A (ja) * 2004-11-16 2006-06-08 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP2006278812A (ja) * 2005-03-30 2006-10-12 Eudyna Devices Inc 半導体装置およびその製造方法並びにその半導体装置製造用基板およびその製造方法。
JP2006286951A (ja) * 2005-03-31 2006-10-19 Eudyna Devices Inc 半導体装置の製造方法
JP2006295126A (ja) * 2005-03-15 2006-10-26 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物半導体素子およびエピタキシャル基板
JP2007073555A (ja) * 2005-09-02 2007-03-22 Furukawa Electric Co Ltd:The 半導体素子
JP2007165493A (ja) * 2005-12-13 2007-06-28 Nippon Telegr & Teleph Corp <Ntt> 窒化物半導体を用いたヘテロ構造電界効果トランジスタ
JP2008205392A (ja) * 2007-02-22 2008-09-04 Fujitsu Ltd 半導体装置及びその製造方法
JP2008306025A (ja) * 2007-06-08 2008-12-18 Eudyna Devices Inc 半導体装置の製造方法
WO2009057601A1 (ja) * 2007-11-02 2009-05-07 Sumitomo Electric Industries, Ltd. Iii族窒化物電子デバイス及びiii族窒化物半導体エピタキシャル基板
JP2009182069A (ja) * 2008-01-30 2009-08-13 Fujitsu Ltd 半導体装置及びその製造方法
WO2009104554A1 (ja) * 2008-02-22 2009-08-27 ユーディナデバイス株式会社 半導体装置の製造方法
JP2009267155A (ja) * 2008-04-25 2009-11-12 Sanken Electric Co Ltd 半導体装置
JP2010045416A (ja) * 2009-11-25 2010-02-25 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物電子デバイス
JP2010232452A (ja) * 2009-03-27 2010-10-14 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP2010238982A (ja) * 2009-03-31 2010-10-21 Fujitsu Ltd 化合物半導体装置及びその製造方法
WO2010122628A1 (ja) * 2009-04-20 2010-10-28 富士通株式会社 化合物半導体装置及びその製造方法
US8030164B2 (en) 2006-04-10 2011-10-04 Fujitsu Limited Compound semiconductor structure
JP2012069978A (ja) * 2011-11-14 2012-04-05 Fujitsu Ltd 化合物半導体装置
JP2013026442A (ja) * 2011-07-21 2013-02-04 Sanken Electric Co Ltd 窒化物半導体装置及びその製造方法
JP2013038250A (ja) * 2011-08-09 2013-02-21 Fujitsu Ltd スイッチング素子及びこれを用いた電源装置
JP2013077621A (ja) * 2011-09-29 2013-04-25 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP5200936B2 (ja) * 2006-09-20 2013-06-05 富士通株式会社 電界効果トランジスタおよびその製造方法
JP2013529385A (ja) * 2010-05-18 2013-07-18 ユナイティッド モノリスィック セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング 高電子移動度および不均一な層抵抗を有するガイドチャネルを備えたトランジスタ
JP2021145050A (ja) * 2020-03-12 2021-09-24 富士通株式会社 半導体装置
JP2022543461A (ja) * 2019-09-26 2022-10-12 レイセオン カンパニー 改善されたゲート構造を有する電界効果トランジスタ

Families Citing this family (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4077731B2 (ja) * 2003-01-27 2008-04-23 富士通株式会社 化合物半導体装置およびその製造方法
JP4620333B2 (ja) * 2003-05-09 2011-01-26 三菱電機株式会社 半導体装置の製造方法
US7901994B2 (en) * 2004-01-16 2011-03-08 Cree, Inc. Methods of manufacturing group III nitride semiconductor devices with silicon nitride layers
US7045404B2 (en) * 2004-01-16 2006-05-16 Cree, Inc. Nitride-based transistors with a protective layer and a low-damage recess and methods of fabrication thereof
EP1756875A4 (en) * 2004-04-07 2010-12-29 Tinggi Technologies Private Ltd FABRICATION OF A RETROFLECTIVE LAYER ON SEMICONDUCTOR ELECTROLUMINESCENT DIODES
JP2005317684A (ja) * 2004-04-27 2005-11-10 Eudyna Devices Inc ドライエッチング方法および半導体装置
US7485512B2 (en) * 2005-06-08 2009-02-03 Cree, Inc. Method of manufacturing an adaptive AIGaN buffer layer
US7326971B2 (en) * 2005-06-08 2008-02-05 Cree, Inc. Gallium nitride based high-electron mobility devices
US7364988B2 (en) * 2005-06-08 2008-04-29 Cree, Inc. Method of manufacturing gallium nitride based high-electron mobility devices
JP4730529B2 (ja) * 2005-07-13 2011-07-20 サンケン電気株式会社 電界効果トランジスタ
SG131803A1 (en) * 2005-10-19 2007-05-28 Tinggi Tech Private Ltd Fabrication of transistors
JP2007194588A (ja) * 2005-12-20 2007-08-02 Sony Corp 電界効果トランジスタ及びこの電界効果トランジスタを備えた半導体装置並びに半導体装置の製造方法
SG133432A1 (en) 2005-12-20 2007-07-30 Tinggi Tech Private Ltd Localized annealing during semiconductor device fabrication
JP2007235000A (ja) * 2006-03-03 2007-09-13 Eudyna Devices Inc 半導体の処理方法、半導体装置およびその製造方法
SG140473A1 (en) 2006-08-16 2008-03-28 Tinggi Tech Private Ltd Improvements in external light efficiency of light emitting diodes
SG140512A1 (en) 2006-09-04 2008-03-28 Tinggi Tech Private Ltd Electrical current distribution in light emitting devices
JP4282708B2 (ja) * 2006-10-20 2009-06-24 株式会社東芝 窒化物系半導体装置
US7616418B2 (en) * 2006-10-27 2009-11-10 Bourns, Inc. Mitigation of current collapse in transient blocking units
JP4531071B2 (ja) 2007-02-20 2010-08-25 富士通株式会社 化合物半導体装置
US7875537B2 (en) * 2007-08-29 2011-01-25 Cree, Inc. High temperature ion implantation of nitride based HEMTs
KR100922575B1 (ko) * 2007-12-05 2009-10-21 한국전자통신연구원 티형 게이트 전극을 구비한 반도체 소자 및 그의 제조 방법
JP5052636B2 (ja) * 2010-03-11 2012-10-17 株式会社東芝 半導体発光素子
US8907350B2 (en) * 2010-04-28 2014-12-09 Cree, Inc. Semiconductor devices having improved adhesion and methods of fabricating the same
US8357571B2 (en) * 2010-09-10 2013-01-22 Cree, Inc. Methods of forming semiconductor contacts
JP5636867B2 (ja) * 2010-10-19 2014-12-10 富士通株式会社 半導体装置及び半導体装置の製造方法
JP5136867B2 (ja) * 2011-02-03 2013-02-06 次世代パワーデバイス技術研究組合 半導体基板、半導体装置、および半導体基板の製造方法
JP5776217B2 (ja) 2011-02-24 2015-09-09 富士通株式会社 化合物半導体装置
JP5306438B2 (ja) * 2011-11-14 2013-10-02 シャープ株式会社 電界効果トランジスタおよびその製造方法
US8884308B2 (en) * 2011-11-29 2014-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. High electron mobility transistor structure with improved breakdown voltage performance
KR101848244B1 (ko) * 2011-12-13 2018-05-29 한국전자통신연구원 계단형 게이트 전극을 포함하는 반도체 소자 및 그 제조 방법
JP2013131650A (ja) * 2011-12-21 2013-07-04 Fujitsu Ltd 半導体装置及びその製造方法
US9093420B2 (en) 2012-04-18 2015-07-28 Rf Micro Devices, Inc. Methods for fabricating high voltage field effect transistor finger terminations
CN104412388B (zh) * 2012-05-23 2020-03-06 Hrl实验室有限责任公司 Hemt器件及其制作方法
US9379195B2 (en) 2012-05-23 2016-06-28 Hrl Laboratories, Llc HEMT GaN device with a non-uniform lateral two dimensional electron gas profile and method of manufacturing the same
US10700201B2 (en) 2012-05-23 2020-06-30 Hrl Laboratories, Llc HEMT GaN device with a non-uniform lateral two dimensional electron gas profile and method of manufacturing the same
JP6090764B2 (ja) * 2012-05-24 2017-03-08 ローム株式会社 窒化物半導体装置およびその製造方法
WO2014024310A1 (ja) * 2012-08-10 2014-02-13 日本碍子株式会社 半導体素子、ｈｅｍｔ素子、および半導体素子の製造方法
US9917080B2 (en) * 2012-08-24 2018-03-13 Qorvo US. Inc. Semiconductor device with electrical overstress (EOS) protection
US9147632B2 (en) 2012-08-24 2015-09-29 Rf Micro Devices, Inc. Semiconductor device having improved heat dissipation
KR101923972B1 (ko) * 2012-12-18 2018-11-30 한국전자통신연구원 트랜지스터 및 그 제조 방법
US8969927B2 (en) 2013-03-13 2015-03-03 Cree, Inc. Gate contact for a semiconductor device and methods of fabrication thereof
US9343561B2 (en) 2013-03-13 2016-05-17 Cree, Inc. Semiconductor device with self-aligned ohmic contacts
EP2800139A1 (en) * 2013-04-30 2014-11-05 Azzurro Semiconductors AG Layer sequence for an electronic device
US9755059B2 (en) 2013-06-09 2017-09-05 Cree, Inc. Cascode structures with GaN cap layers
US9354470B2 (en) * 2013-09-24 2016-05-31 Gentex Corporation Electro-optic device
US9590048B2 (en) * 2013-10-31 2017-03-07 Infineon Technologies Austria Ag Electronic device
JP6194769B2 (ja) 2013-11-12 2017-09-13 富士通株式会社 半導体装置及び半導体装置の製造方法
US9455327B2 (en) 2014-06-06 2016-09-27 Qorvo Us, Inc. Schottky gated transistor with interfacial layer
CN106795833A (zh) * 2014-06-30 2017-05-31 先端混合动力私人有限公司 内燃发动机热能回收系统
US9536803B2 (en) 2014-09-05 2017-01-03 Qorvo Us, Inc. Integrated power module with improved isolation and thermal conductivity
US10062684B2 (en) 2015-02-04 2018-08-28 Qorvo Us, Inc. Transition frequency multiplier semiconductor device
US10615158B2 (en) 2015-02-04 2020-04-07 Qorvo Us, Inc. Transition frequency multiplier semiconductor device
CN109414175B (zh) * 2016-03-10 2021-10-22 艾皮乔尼克控股有限公司 用于生理参数的非侵入式监测的微电子传感器
US10912474B2 (en) * 2016-03-10 2021-02-09 Epitronic Holdings Pte Ltd. Microelectronic sensor for use in hypersensitive microphones
CN107316891A (zh) * 2017-06-23 2017-11-03 深圳市晶相技术有限公司 氮化镓半导体器件及其制备方法
CN107393962A (zh) * 2017-06-23 2017-11-24 深圳市晶相技术有限公司 氮化镓半导体器件及其制备方法
US11133408B2 (en) 2019-08-06 2021-09-28 Iqe Plc Dielectric passivation for layered structures
EP4010920A1 (en) * 2019-08-06 2022-06-15 IQE plc Dielectric passivation for layered iii-nitride structures
CN111564487B (zh) * 2020-05-19 2022-06-21 南京大学 基于厚栅介质层电极一步成型的AlGaN/GaN MIS-HEMT器件及其制备方法
US20220262922A1 (en) * 2021-02-15 2022-08-18 Electronics And Telecomminications Research Institute High-electron-mobility transistor device and method of manufacturing the same
US12015075B2 (en) 2021-05-20 2024-06-18 Macom Technology Solutions Holdings, Inc. Methods of manufacturing high electron mobility transistors having a modified interface region
US20220376104A1 (en) * 2021-05-20 2022-11-24 Cree, Inc. Transistors including semiconductor surface modification and related fabrication methods
CN117855268B (zh) * 2024-03-08 2024-05-31 英诺赛科（珠海）科技有限公司 一种半导体器件及其制备方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0777221B2 (ja) 1987-05-13 1995-08-16 富士通株式会社 半導体装置の製造方法
JPH046835A (ja) 1990-04-24 1992-01-10 Sharp Corp 化合物半導体装置
US5182670A (en) * 1991-08-30 1993-01-26 Apa Optics, Inc. Narrow band algan filter
JP3156891B2 (ja) 1993-06-16 2001-04-16 横河電機株式会社 電界効果トランジスタ
JPH08172056A (ja) * 1994-12-20 1996-07-02 Mitsubishi Electric Corp 化合物半導体層の成長方法
JP2637937B2 (ja) 1995-01-30 1997-08-06 関西日本電気株式会社 電界効果トランジスタの製造方法
US6165812A (en) * 1996-01-19 2000-12-26 Matsushita Electric Industrial Co., Ltd. Gallium nitride compound semiconductor light emitting device and process for producing gallium nitride compound semiconductor
JPH10150185A (ja) * 1996-11-20 1998-06-02 Mitsubishi Electric Corp 半導体装置及びその製造方法
KR100571071B1 (ko) * 1996-12-04 2006-06-21 소니 가부시끼 가이샤 전계효과트랜지스터및그제조방법
US6091083A (en) * 1997-06-02 2000-07-18 Sharp Kabushiki Kaisha Gallium nitride type compound semiconductor light-emitting device having buffer layer with non-flat surface
KR100307986B1 (ko) * 1997-08-28 2002-05-09 가네꼬 히사시 반도체장치의제조방법
JP2002110702A (ja) 1997-08-28 2002-04-12 Nec Corp 化合物半導体装置の製造方法
JP3372470B2 (ja) * 1998-01-20 2003-02-04 シャープ株式会社 窒化物系ｉｉｉ−ｖ族化合物半導体装置
JP2001085670A (ja) 1999-09-14 2001-03-30 Nec Corp 電界効果型トランジスタ及びその製造方法
US6203613B1 (en) * 1999-10-19 2001-03-20 International Business Machines Corporation Atomic layer deposition with nitrate containing precursors
JP4850993B2 (ja) * 2000-01-25 2012-01-11 古河電気工業株式会社 半導体装置およびその製造方法
US6861828B2 (en) * 2000-02-08 2005-03-01 The Furukawa Electric Co., Ltd. Apparatus and circuit for power supply, and apparatus for controlling large current load
US20020195056A1 (en) * 2000-05-12 2002-12-26 Gurtej Sandhu Versatile atomic layer deposition apparatus
JP4022708B2 (ja) * 2000-06-29 2007-12-19 日本電気株式会社 半導体装置
JP2002100639A (ja) 2000-09-20 2002-04-05 Ricoh Co Ltd 半導体装置およびその製造方法
JP4663156B2 (ja) 2001-05-31 2011-03-30 富士通株式会社 化合物半導体装置
WO2003015174A2 (en) * 2001-08-07 2003-02-20 Jan Kuzmik High electron mobility devices
AT501582B1 (de) * 2001-11-20 2007-05-15 Va Tech Elin Transformatoren G Verfahren zur regelung der elektrischen spannung in elektrischen versorgungsnetzen sowie einrichtung zur durchführung des verfahrens
JP4385205B2 (ja) * 2002-12-16 2009-12-16 日本電気株式会社 電界効果トランジスタ
JP4385206B2 (ja) * 2003-01-07 2009-12-16 日本電気株式会社 電界効果トランジスタ
US7033961B1 (en) * 2003-07-15 2006-04-25 Rf Micro Devices, Inc. Epitaxy/substrate release layer
WO2005062745A2 (en) * 2003-10-10 2005-07-14 The Regents Of The University Of California GaN/AlGaN/GaN DISPERSION-FREE HIGH ELECTRON MOBILITY TRANSISTORS

Cited By (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006147663A (ja) * 2004-11-16 2006-06-08 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP4514584B2 (ja) * 2004-11-16 2010-07-28 富士通株式会社 化合物半導体装置及びその製造方法
JP2006295126A (ja) * 2005-03-15 2006-10-26 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物半導体素子およびエピタキシャル基板
JP2006278812A (ja) * 2005-03-30 2006-10-12 Eudyna Devices Inc 半導体装置およびその製造方法並びにその半導体装置製造用基板およびその製造方法。
US8178900B2 (en) 2005-03-30 2012-05-15 Eudyna Devices Inc. Semiconductor device having GaN-based semiconductor layer and select composition ratio insulating film
JP4536568B2 (ja) * 2005-03-31 2010-09-01 住友電工デバイス・イノベーション株式会社 Ｆｅｔの製造方法
JP2006286951A (ja) * 2005-03-31 2006-10-19 Eudyna Devices Inc 半導体装置の製造方法
US8525225B2 (en) 2005-09-02 2013-09-03 The Furukawa Electric Co., Ltd. Semiconductor device
JP2007073555A (ja) * 2005-09-02 2007-03-22 Furukawa Electric Co Ltd:The 半導体素子
JP2007165493A (ja) * 2005-12-13 2007-06-28 Nippon Telegr & Teleph Corp <Ntt> 窒化物半導体を用いたヘテロ構造電界効果トランジスタ
US8030164B2 (en) 2006-04-10 2011-10-04 Fujitsu Limited Compound semiconductor structure
US8969919B2 (en) 2006-09-20 2015-03-03 Fujitsu Limited Field-effect transistor
JP5200936B2 (ja) * 2006-09-20 2013-06-05 富士通株式会社 電界効果トランジスタおよびその製造方法
JP2008205392A (ja) * 2007-02-22 2008-09-04 Fujitsu Ltd 半導体装置及びその製造方法
US8980768B2 (en) 2007-02-22 2015-03-17 Fujitsu Limited Semiconductor device and manufacturing method of the same
US8587092B2 (en) 2007-02-22 2013-11-19 Fujitsu Limited Semiconductor device and manufacturing method of the same
JP2008306025A (ja) * 2007-06-08 2008-12-18 Eudyna Devices Inc 半導体装置の製造方法
CN101842884B (zh) * 2007-11-02 2012-05-16 住友电气工业株式会社 Ⅲ族氮化物电子器件及ⅲ族氮化物半导体外延衬底
US8541816B2 (en) 2007-11-02 2013-09-24 Sumitomo Electric Industries, Ltd. III nitride electronic device and III nitride semiconductor epitaxial substrate
WO2009057601A1 (ja) * 2007-11-02 2009-05-07 Sumitomo Electric Industries, Ltd. Iii族窒化物電子デバイス及びiii族窒化物半導体エピタキシャル基板
US8809136B2 (en) 2008-01-30 2014-08-19 Fujitsu Limited Semiconductor device and method for manufacturing the same
JP2009182069A (ja) * 2008-01-30 2009-08-13 Fujitsu Ltd 半導体装置及びその製造方法
WO2009104554A1 (ja) * 2008-02-22 2009-08-27 ユーディナデバイス株式会社 半導体装置の製造方法
US8354312B2 (en) 2008-02-22 2013-01-15 Sumitomo Electric Device Innovations, Inc. Semiconductor device fabrication method
JP2009200306A (ja) * 2008-02-22 2009-09-03 Eudyna Devices Inc 半導体装置の製造方法
JP2009267155A (ja) * 2008-04-25 2009-11-12 Sanken Electric Co Ltd 半導体装置
JP2010232452A (ja) * 2009-03-27 2010-10-14 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP2010238982A (ja) * 2009-03-31 2010-10-21 Fujitsu Ltd 化合物半導体装置及びその製造方法
US8999772B2 (en) 2009-04-20 2015-04-07 Fujitsu Limited Compound semiconductor device and method of manufacturing the same
US8895378B2 (en) 2009-04-20 2014-11-25 Fujitsu Limited Compound semiconductor device and method of manufacturing the same
WO2010122628A1 (ja) * 2009-04-20 2010-10-28 富士通株式会社 化合物半導体装置及びその製造方法
JP5472293B2 (ja) * 2009-04-20 2014-04-16 富士通株式会社 化合物半導体装置及びその製造方法
US8581261B2 (en) 2009-04-20 2013-11-12 Fujitsu Limited Compound semiconductor device and method of manufacturing the same
JPWO2010122628A1 (ja) * 2009-04-20 2012-10-22 富士通株式会社 化合物半導体装置及びその製造方法
JP2010045416A (ja) * 2009-11-25 2010-02-25 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物電子デバイス
JP2013529385A (ja) * 2010-05-18 2013-07-18 ユナイティッド モノリスィック セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング 高電子移動度および不均一な層抵抗を有するガイドチャネルを備えたトランジスタ
JP2013026442A (ja) * 2011-07-21 2013-02-04 Sanken Electric Co Ltd 窒化物半導体装置及びその製造方法
JP2013038250A (ja) * 2011-08-09 2013-02-21 Fujitsu Ltd スイッチング素子及びこれを用いた電源装置
JP2013077621A (ja) * 2011-09-29 2013-04-25 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP2012069978A (ja) * 2011-11-14 2012-04-05 Fujitsu Ltd 化合物半導体装置
JP2022543461A (ja) * 2019-09-26 2022-10-12 レイセオン カンパニー 改善されたゲート構造を有する電界効果トランジスタ
JP7475429B2 (ja) 2019-09-26 2024-04-26 レイセオン カンパニー 改善されたゲート構造を有する電界効果トランジスタ
JP2021145050A (ja) * 2020-03-12 2021-09-24 富士通株式会社 半導体装置

Also Published As

Publication number Publication date
US7494855B2 (en) 2009-02-24
US7002189B2 (en) 2006-02-21
US20040144991A1 (en) 2004-07-29
US20090170249A1 (en) 2009-07-02
US20110089430A1 (en) 2011-04-21
US20130221370A1 (en) 2013-08-29
US9147761B2 (en) 2015-09-29
JP4179539B2 (ja) 2008-11-12
US8658482B2 (en) 2014-02-25
US7989278B2 (en) 2011-08-02
US20140353681A1 (en) 2014-12-04
US8901610B2 (en) 2014-12-02
US20060054925A1 (en) 2006-03-16
US8614461B2 (en) 2013-12-24
US20130313565A1 (en) 2013-11-28

Similar Documents

Publication Publication Date Title
JP4179539B2 (ja) 化合物半導体装置及びその製造方法
US9490356B2 (en) Growth of high-performance III-nitride transistor passivation layer for GaN electronics
CN103715252B (zh) 化合物半导体器件及其制造方法
KR101357477B1 (ko) 화합물 반도체 장치 및 그 제조 방법
US8519441B2 (en) High speed high power nitride semiconductor device
EP2575178B1 (en) Compound semiconductor device and manufacturing method therefor
JP5765171B2 (ja) 化合物半導体装置の製造方法
US10784361B2 (en) Semiconductor device and method for manufacturing the same
US20140252371A1 (en) Heterojunction transistor and method of fabricating the same
TWI462290B (zh) 化合物半導體裝置、其製造方法以及電氣裝置
JP2007165431A (ja) 電界効果型トランジスタおよびその製造方法
US9343563B2 (en) Selectively area regrown III-nitride high electron mobility transistor
TW201417280A (zh) 化合物半導體裝置及其製造方法
EP2747143A1 (en) GaN HEMTs and GaN diodes
JP6966689B2 (ja) 窒化物半導体装置及びその製造方法
JP2014017423A (ja) 化合物半導体装置及びその製造方法
TW201419530A (zh) 化合物半導體裝置及其製造方法
WO2023019436A1 (en) Semiconductor device and method for manufacturing the same
CN111584628B (zh) 增强型GaN HEMT器件及其制备方法
JP5169515B2 (ja) 化合物半導体装置
JP5682601B2 (ja) 化合物半導体装置
JP6350599B2 (ja) 化合物半導体装置及びその製造方法
US20240304710A1 (en) Hemt device having improved on-state performance and manufacturing process thereof
US20210143264A1 (en) Method for preparing a p-type semiconductor layer, enhanced device and method for manufacturing the same
KR20240126180A (ko) E-모드 이종접합 트랜지스터 및 그 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050811

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071024

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071030

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071228

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080513

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080612

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20080724

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080819

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080822

R150 Certificate of patent or registration of utility model

Ref document number: 4179539

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110905

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120905

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120905

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130905

Year of fee payment: 5

EXPY Cancellation because of completion of term