JP2006286951A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2006286951A JP2006286951A JP2005105160A JP2005105160A JP2006286951A JP 2006286951 A JP2006286951 A JP 2006286951A JP 2005105160 A JP2005105160 A JP 2005105160A JP 2005105160 A JP2005105160 A JP 2005105160A JP 2006286951 A JP2006286951 A JP 2006286951A
- Authority
- JP
- Japan
- Prior art keywords
- gan
- based semiconductor
- semiconductor layer
- layer
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 144
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 32
- 238000000034 method Methods 0.000 claims abstract description 44
- 238000001312 dry etching Methods 0.000 claims abstract description 27
- 238000005530 etching Methods 0.000 claims abstract description 21
- 239000002253 acid Substances 0.000 claims abstract description 20
- 239000007800 oxidant agent Substances 0.000 claims abstract description 20
- 238000004380 ashing Methods 0.000 claims abstract description 14
- 239000011259 mixed solution Substances 0.000 claims description 14
- 239000000758 substrate Substances 0.000 claims description 9
- 229910052760 oxygen Inorganic materials 0.000 claims description 8
- 229910002704 AlGaN Inorganic materials 0.000 claims description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 4
- 238000004381 surface treatment Methods 0.000 claims description 2
- 239000000203 mixture Substances 0.000 claims 3
- 230000015572 biosynthetic process Effects 0.000 abstract description 19
- 230000015556 catabolic process Effects 0.000 abstract description 17
- 239000007788 liquid Substances 0.000 abstract description 3
- 230000001590 oxidative effect Effects 0.000 abstract description 3
- 230000006866 deterioration Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 122
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 74
- 229910002601 GaN Inorganic materials 0.000 description 73
- 239000007789 gas Substances 0.000 description 33
- 239000011229 interlayer Substances 0.000 description 9
- 239000011241 protective layer Substances 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 238000000059 patterning Methods 0.000 description 8
- 239000007864 aqueous solution Substances 0.000 description 7
- 238000001771 vacuum deposition Methods 0.000 description 7
- 238000001039 wet etching Methods 0.000 description 6
- 229910003902 SiCl 4 Inorganic materials 0.000 description 4
- 239000003550 marker Substances 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 230000007261 regionalization Effects 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30604—Chemical etching
- H01L21/30612—Etching of AIIIBV compounds
- H01L21/30617—Anisotropic liquid etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30604—Chemical etching
- H01L21/30612—Etching of AIIIBV compounds
- H01L21/30621—Vapour phase etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Ceramic Engineering (AREA)
- Junction Field-Effect Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
【課題】 電流リークパスの形成を防止することができ半導体装置を提供する。
【解決手段】 半導体装置の製造方法は、ＧａＮ系半導体層（１）の一面にＯ２アッシング、有機処理またはドライエッチングのいずれかを実行する第１の工程と、ＧａＮ系半導体層（１）の一面を酸化剤および酸の混合液によりエッチングする第２の工程と、ＧａＮ系半導体層（１）の一面に電極（７，８，１１）を形成する第３の工程とを含むことを特徴とする。この場合、酸化剤および酸の混合液により変質層が効率よく除去される。それにより、電流リークパスの形成が防止され、安定したオーミックコンタクトを得ることができる。その結果、耐圧低下を防止することができる。
【選択図】 図１
【解決手段】 半導体装置の製造方法は、ＧａＮ系半導体層（１）の一面にＯ２アッシング、有機処理またはドライエッチングのいずれかを実行する第１の工程と、ＧａＮ系半導体層（１）の一面を酸化剤および酸の混合液によりエッチングする第２の工程と、ＧａＮ系半導体層（１）の一面に電極（７，８，１１）を形成する第３の工程とを含むことを特徴とする。この場合、酸化剤および酸の混合液により変質層が効率よく除去される。それにより、電流リークパスの形成が防止され、安定したオーミックコンタクトを得ることができる。その結果、耐圧低下を防止することができる。
【選択図】 図１
Description
本発明は、ＧａＮ系半導体装置の製造方法に関する。
窒化物系化合物半導体、特に窒化ガリウム（ＧａＮ）を用いた半導体装置は、高周波かつ高出力で動作するパワー素子として用いられている。特に、マイクロ波、準ミリ波、ミリ波等の高周波帯域において増幅を行うのに適した半導体装置として、電界効果型トランジスタが知られている。この電界効果型トランジスタにおいては、ＡｌＧａＮ供給層、ＧａＮキャップ層等の層が積層されたＧａＮ半導体基板上にソース電極、ドレイン電極およびゲート電極が形成されている。
このような構造を有する電界型トランジスタは、有機処理、酸素アッシング、ドライエッチング等の製造プロセスを経ることによって製造することができる。有機処理はパターン形成時の現像液を用いた処理のことであり、酸素アッシングはパターン形成後の有機残りを除去する処理のことである。
しかしながら、有機処理、酸素アッシング、ドライエッチング等のプロセスにより、ＧａＮキャップ層表面に変質層等の変質層が形成される。ＧａＮキャップ層表面の変質層をＥＤＸで分析した結果、変質層にはＧａＯが含まれていることが確認された。変質層に起因して形成されると考えられるゲート・ドレイン間での電流リークパスによって、耐圧低下が発生する。
本発明は、上記問題点に鑑みてなされたものであり、電流リークパスの形成を防止することができる半導体装置を提供することを目的とする。なお、高出力動作のためには高耐圧化が必須になる。そのため、電流リークパスの抑制が求められる。
本発明に係る半導体装置の製造方法は、ＧａＮ系半導体層の一面にＯ２アッシング、有機処理またはドライエッチングのいずれかを実行する第１の工程と、ＧａＮ系半導体基板の一面を酸化剤および酸の混合液によりエッチングする第２の工程と、ＧａＮ系半導体層の一面に電極を形成する第３の工程とを含むことを特徴とするものである。
本発明は以下の知見に基づくものである。すなわち、デバイスのプロセス工程の中で実施されるＯ２アッシング、エッチング、有機処理等によってＧａＮ表面に窒素抜けが発生してＧａＮ表面がＧａリッチの状態になる。そのＧａＮ表面に酸素が結合するによってＧａＯが形成される。さらに、これによってリークパスが形成され、耐圧低下を引き起こしているのではないかと推測するものである。
本発明に係る半導体装置の製造方法においては、ＧａＮ系半導体層の一面にＯ２アッシング、有機処理またはドライエッチングのいずれかが実行され、ＧａＮ系半導体基板の一面に酸化剤および酸の混合液によりエッチングがなされ、ＧａＮ系半導体層の一面に電極が形成される。この場合、酸化剤および酸の混合液により変質層が効率よく除去される。それにより、本発明に係る半導体装置においては電流リークパスの形成が防止され、安定したオーミックコンタクトを得ることができる。その結果、本発明により製造された半導体装置の耐圧低下を防止することができる。
本発明に係る半導体装置の他の製造方法は、ＧａＮ系半導体層の一面にＯ２アッシング、有機処理またはドライエッチングのいずれかを実行する第１の工程と、ＧａＮ系半導体基板の一面をＣｌ含有ガスによりドライエッチングする第２の工程と、ＧａＮ系半導体層の一面に電極を形成する第３の工程とを含むことを特徴とするものである。
本発明に係る半導体装置の他の製造方法においては、ＧａＮ系半導体層の一面にＯ２アッシング、有機処理またはドライエッチングのいずれかが実行され、ＧａＮ系半導体基板の一面にＣｌ含有ガスによりドライエッチングがなされ、ＧａＮ系半導体層の一面に電極が形成される。この場合、Ｃｌ含有ガスにより変質層が効率よく除去される。それにより、本発明に係る半導体装置においては電流リークパスの形成が防止され、安定したオーミックコンタクトを得ることができる。その結果、本発明により製造された半導体装置の耐圧低下を防止することができる。
本発明に係る半導体装置のさらに他の製造方法は、ＧａＮ系半導体層の一面に絶縁膜を形成する第１の工程と、記絶縁膜上に開口部を有するマスクを形成する第２の工程と、マスクを介して絶縁膜を除去し、ＧａＮ系半導体層を暴露する第３の工程と、ＧａＮ系半導体層の暴露された部分を酸化剤および酸の混合液によりエッチングする第４の工程と、ＧａＮ系半導体層の暴露された部分に電極を形成する第５の工程とを含むことを特徴とするものである。
本発明に係る半導体装置のさらに他の製造方法においては、ＧａＮ系半導体層の一面に絶縁膜が形成され、記絶縁膜上に開口部を有するマスクが形成され、マスクを介して絶縁膜が除去され、ＧａＮ系半導体層が暴露され、ＧａＮ系半導体層の暴露された部分が酸化剤および酸の混合液によりエッチングされ、ＧａＮ系半導体層の暴露された部分に電極が形成される。この場合、ＧａＮ系半導体層の暴露された部分の変質層が酸化剤および酸の混合液により効率よく除去される。それにより、本発明に係る半導体装置においては電流リークパスの形成が防止され、安定したオーミックコンタクトを得ることができる。その結果、本発明により製造された半導体装置の耐圧低下を防止することができる。
本発明に係る半導体装置の他の製造方法は、ＧａＮ系半導体層の一面に絶縁膜を形成する第１の工程と、絶縁膜上に開口部を有するマスクを形成する第２の工程と、マスクを介して絶縁膜を除去し、ＧａＮ系半導体層を暴露する第３の工程と、ＧａＮ系半導体層をＣｌ含有ガスによりドライエッチングする第４の工程と、ＧａＮ系半導体層の暴露された部分に電極を形成する第５の工程とを含むことを特徴とするものである。
本発明に係る半導体装置の他の製造方法においては、ＧａＮ系半導体層の一面に絶縁膜が形成され、絶縁膜上に開口部を有するマスクが形成され、マスクを介して絶縁膜が除去され、ＧａＮ系半導体層が暴露され、ＧａＮ系半導体層がＣｌ含有ガスによりドライエッチングされ、ＧａＮ系半導体層の暴露された部分に電極が形成される。この場合、ＧａＮ系半導体層の変質層がＣｌ含有ガスにより効率よく除去される。それにより、本発明に係る半導体装置においては電流リークパスの形成が防止され、安定したオーミックコンタクトを得ることができる。その結果、本発明により製造された半導体装置の耐圧低下を防止することができる。
本発明に係る半導体装置のさらに他の製造方法は、ＧａＮ系半導体層の一面を酸化剤および酸の混合液によりエッチングする第１の工程と、ＧａＮ系半導体の一面に絶縁膜を形成する第２の工程とを含むことを特徴とするものである。
本発明に係る半導体装置のさらに他の製造方法においては、ＧａＮ系半導体層の一面が酸化剤および酸の混合液によりエッチングされ、ＧａＮ系半導体の一面に絶縁膜が形成される。この場合、絶縁膜下の変質層が効率よく除去される。それにより、本発明に係る半導体装置においては電流リークパスの形成が防止される。その結果、本発明により製造された半導体装置の耐圧低下を防止することができる。
本発明に係る半導体装置の他の製造方法は、ＧａＮ系半導体層の一面をＣｌ含有ガスによりドライエッチングする第１の工程と、ＧａＮ系半導体層の一面に絶縁膜を形成する第２の工程とを含むことを特徴とするものである。
本発明に係る半導体装置の他の製造方法においては、ＧａＮ系半導体層の一面がＣｌ含有ガスによりドライエッチングされ、ＧａＮ系半導体層の一面に絶縁膜が形成される。この場合、絶縁膜下の変質層がＣｌ含有ガスにより効率よく除去される。それにより、本発明に係る半導体装置においては電流リークパスの形成が防止される。その結果、本発明により製造された半導体装置の耐圧低下を防止することができる。
酸化剤および酸の混合液によるエッチング処理の後に、さらにフッ酸による表面処理を施してもよい。この場合、ＧａＮ系半導体層の変質層が確実に除去される。また、酸化剤および酸の混合液は、ＨＦ+ＨＮＯ３、Ｈ２ＳＯ４+Ｈ２Ｏ２+Ｈ２Ｏ、Ｈ３ＰＯ４+Ｈ２Ｏ２+Ｈ２Ｏ、Ｈ３ＰＯ４+Ｈ２Ｏ２およびＨＦ+Ｈ２Ｏ+Ｈ２Ｏ２のいずれかの混合液であってもよい。この場合、ＧａＮ系半導体層の変質層が確実に除去される。
Ｃｌ含有ガスによるエッチング処理は、ＲＩＥ、ＩＣＰまたはＥＣＲのいずれかによりなされてもよい。また、ＧａＮ系半導体層は、ＧａＮまたはＡｌＧａＮであってもよい。
本発明によれば、電流リークパスが形成されることが防止される。その結果、本発明により製造された半導体装置の耐圧低下を防止することができる。
以下、本発明を実施するための最良の形態を説明する。
図１は、第１実施例に係る半導体装置の製造方法について説明する製造フロー図である。図１の製造方法は、ＧａＮ系半導体層表面をＳｉＮ膜で覆うことにより、当該ＧａＮ系半導体層上の変質層の発生を低減することができるものである。まず、図１（ａ）に示すように、ＧａＮ系半導体層１上にプラズマＣＶＤ法等により膜厚が１００ｎｍ程度のＳｉＮ保護層２およびレジストパターン３を順に形成する。ＧａＮ系半導体層１は、ＧａＮ、ＡｌＧａＮ等の半導体からなる。レジストパターン３は、ＳｉＮ保護層２上にレジストを塗布し、塗布されたレジストに対してパターニング処理を施すことによってマーカー部分のレジストを除去することにより形成することができる。
次いで、図１（ｂ）に示すように、マーカー部分のＳｉＮ保護層２およびＧａＮ系半導体層１に対してドライエッチング処理を施す。それにより、ＧａＮ系半導体層１にマーカー４が形成される。その後、レジストパターン３は、アッシング等により除去される。
次に、図１（ｃ）に示すように、ＳｉＮ保護層２上にレジストパターン５を形成する。レジストパターン５は、レジストパターン３に対してパターニング処理を施し、ドレイン電極形成部分およびソース電極形成部分を除去することにより形成することができる。なお、レジストパターン５は、オーバーハング形状に形成されている。オーバーハング形状は、リフトオフする際に適した形状である。
次いで、図１（ｄ）に示すように、ドレイン電極形成部分およびソース電極形成部分のＳｉＮ保護層２に対してＳＦ６ガスを用いたドライエッチング処理を施す。それにより、ドレイン電極形成部分およびソース電極形成部分のＧａＮ系半導体層１が暴露され、コンタクトホール６が形成される。この場合、ＳＦ６ガスを用いてエッチングする際にＧａＮ系半導体層１からＮ抜けが起こり、Ｇａ，Ｏ等が結合して変質層が形成されると考えられる。
続いて、ＧａＮ系半導体層１の暴露部分にＣｌ含有ガスを用いたドライエッチング処理を施す。ドライエッチングには、例えば、ＲＩＥ、ＩＣＰまたはＥＣＲのいずれかを用いることができる。Ｃｌ含有ガスとしては、ＳｉＣｌ4またはＢＣｌ3ガス等のガスを用いることができる。この場合、ＳＦ６ガスによるエッチング処理によりＧａＮ系半導体層１の暴露部分に形成された変質層が除去される。
次に、図１（ｅ）に示すように、真空蒸着法により、ソース電極形成部分のコンタクトホール６にソース電極７を形成し、ドレイン電極形成部分のコンタクトホール６にドレイン電極８を形成する。ソース電極７およびドレイン電極８は、例えば、Ａｌ／Ｐｄ／Ｔｉ系金属、Ａｌ／Ｔａ系金属等からなり、ＧａＮ系半導体層１とオーミック接触を行う。
次いで、図１（ｆ）に示すように、リフトオフによりレジストパターン５を除去する。次に、図１（ｇ）に示すように、ソース電極７上、ドレイン電極８およびＳｉＮ保護層２上にレジストパターン９（オーバーハング形状）を形成する。レジストパターン９は、ソース電極７上、ドレイン電極８上およびＳｉＮ保護層２上にレジストを塗布し、パターニング処理を施すことによってソース電極７とドレイン電極８との間のゲート電極形成部分のレジストを除去することにより形成することができる。
次いで、図１（ｈ）に示すように、ゲート電極形成部分のＳｉＮ保護層２に対してＳＦ６ガスを用いたドライエッチング処理を施す。それにより、ゲート電極形成部分のＧａＮ系半導体層１が暴露され、コンタクトホール１０が形成される。この場合、後述する図２（ｃ）と同様に上記エッチング等により変質層が形成される。続いて、ＧａＮ系半導体層１の暴露部分にＣｌ含有ガスを用いたドライエッチング処理を施す。Ｃｌ含有ガスとしては、ＳｉＣｌ4ガス、ＢＣｌ3ガス等を用いることができる。それにより、ＳＦ６ガスによるエッチング処理によりＧａＮ系半導体層１の暴露部分に形成された変質層が除去される。
次に、図１（ｉ）に示すように、真空蒸着法によりＧａＮ系半導体層１上のコンタクトホール１０にゲート電極１１を形成する。ゲート電極１１は、例えば、Ａｌ／Ｐｄ／Ｔｉ系金属、Ａｌ／Ｔａ系金属等からなる。続いて、レジストパターン９をリフトオフにより除去する。
次いで、図１（ｊ）に示すように、ＳｉＮ保護層２上、ソース電極７上、ドレイン電極８上およびゲート電極１１上に層間膜１２およびレジストパターン１３を順に形成する。層間膜１２は、ＳｉＮ等の絶縁体からなる。レジストパターン１３は、層間膜１２上にレジストを塗布し、パターニング処理を施すことによってソース電極７およびドレイン電極８の上方のレジストを除去することにより形成することができる。次に、図１（ｋ）に示すように、ソース電極７上およびドレイン電極８上の層間膜１２に対してＳＦ６ガス等によりドライエッチング処理を施す。続いて、ソース電極７上およびドレイン電極８上に真空蒸着法によりＡｕ配線１４を形成する。続いて、レジストパターン１３をリフトオフにより除去する。以上の工程により、半導体装置１００が完成する。
以上のように、ＧａＮ系半導体層１の暴露部分に形成された変質層が除去された後にソース電極７、ドレイン電極８およびゲート電極１１が形成されることから、ゲート−ドレイン間における電流リークパスが形成されることが防止される。それにより、半導体装置１００の耐圧低下を防止することができる。
図２は、第２実施例に係る半導体装置の製造方法について説明する製造フロー図である。まず、図２（ａ）に示すように、キャップ層２１ｃ上にレジストパターン２２を形成する。半導体基板２１は、ＧａＮ層２１ａ上に、ＡｌＧａＮからなる供給層２１ｂおよびｎ型ＧａＮからなるキャップ層２１ｃが順に積層された構造を有する。キャップ層２１ｃは、キャップ層２１ｃ下の半導体層の表面保護膜としての役割がある。レジストパターン２２は、キャップ層２１ｃ上にレジストを塗布し、パターニング処理を施すことによってマーカー部分を除去することにより形成することができる。
次に、図２（ｂ）に示すように、キャップ層２１ｃ上にレジストパターンを形成し、Ａｒ注入を行う。その後、レジストパターンは除去される。次いで、図２（ｃ）に示すように、キャップ層２１ｃ上にレジストパターン２４を形成する。レジストパターン２４は、キャップ層２１ｃ上にレジストを塗布し、ドレイン電極形成部分およびソース電極形成部分のレジストを除去することにより形成することができる。
次に、図２（ｄ）に示すように、ドレイン電極形成部分およびソース電極形成部分のキャップ層２１ｃに対してＳＦ６ガスを用いたドライエッチング処理を施す。それにより、キャップ層２１ｃにコンタクトホール２５が形成され、ドレイン電極形成部分およびソース電極形成部分の供給層２１ｂが暴露される。続いて、アッシング等によりレジストパターン２４を除去する。続いて、供給層２１ｂおよびキャップ層２１ｃに対してエッチング処理を施す。
この場合、酸および酸化剤の混合水溶液を用いたウェットエッチング処理を施すことができる。例えば、Ｈ２ＳＯ４：Ｈ２Ｏ２＝３：１の混合水溶液を用いて１０分程度エッチング処理を施す。この混合水溶液によるウェットエッチング処理により、アッシング等によって供給層２１ｂおよびキャップ層２１ｃに形成された変質層が除去される。酸および酸化剤の混合水溶液としては、Ｈ３ＰＯ４+Ｈ２Ｏ２、Ｈ３ＰＯ４+Ｈ２Ｏ２、ＨＦ+Ｈ２Ｏ２等を用いることができる。なお、酸および酸化剤の混合水溶液の代わりに、ＮＨ４ＯＨ+Ｈ２Ｏ２の水溶液を用いることもできる。さらに、ウェットエッチング処理の代わりに、ＳｉＣｌ4ガス、ＢＣｌ3ガス等を用いたドライエッチング処理を施すこともできる。また、混合水溶液によるウェットエッチング処理を施した後にＨＦによるウェットエッチングを施すことが好ましい。この場合、供給層２１ｂおよびキャップ層２１ｃに形成された変質層がより確実に除去される。
次いで、図２（ｅ）に示すように、供給層２１ｂおよびキャップ層２１ｃ上にレジストパターン２６を形成する。レジストパターン２６は、供給層２１ｂおよびキャップ層２１ｃ上にレジストを塗布し、パターニングによりコンタクトホール２５の部分のレジストを除去することにより形成することができる。なお、レジストパターン２６は、オーバーハング形状に形成されている。この場合においても、有機処理により供給層２１ｂ上に変質層が形成されている可能性があるため、例えばＨＣｌ：Ｈ２Ｏ２＝１：１０の混合溶液により変質層にエッチング処理を施す。
次に、図２（ｆ）に示すように、真空蒸着法により、コンタクトホール２５にソース電極２７およびドレイン電極２８を形成する。ソース電極２７およびドレイン電極２８は、例えば、Ａｌ／Ｐｄ／Ｔｉ系金属、Ａｌ／Ｔａ系金属等からなり、供給層２１ｂとオーミック接触を行う。
次いで、図２（ｇ）に示すように、リフトオフによりレジストパターン２６を除去する。次に、図２（ｈ）に示すように、ソース電極２７上、ドレイン電極２８上およびキャップ層２１ｃ上にレジストパターン２９を形成する。レジストパターン２９は、ソース電極２７上、ドレイン電極２８上およびキャップ層２１ｃ上にレジストを塗布し、パターニング処理を施すことによってソース電極２７とドレイン電極２８との間のゲート電極形成部分を除去することにより形成することができる。この場合においても、真空蒸着前にＨＣｌ：Ｈ２Ｏ２＝１：１０の混合溶液等によりゲート電極形成部分にエッチング処理を施す。
次いで、図２（ｉ）に示すように、真空蒸着法によりゲート電極形成部分のキャップ層２１ｃ上にゲート電極３０を形成する。ゲート電極３０は、例えば、Ｎｉ／Ａｕ系金属、ＴｉＷＮ系金属等からなる。
続いて、第３実施例として、オーミック電極およびゲート電極が形成された後に変質層を除去するプロセスについて説明する。ＧａＮ系半導体層表面にはエピタキシャル成長後に酸化物が残存することもある。絶縁膜の下に残存する酸化物はリークパス形成の要因となる。そのため、絶縁膜に本発明のエッチング処理を施すことにより絶縁膜下の酸化物を除去することができる。以下、詳細を説明する。
まず、図２（ｉ）に示す半導体基板を準備する。次いで、図３（ａ）に示すように、ソース電極２７上、ドレイン電極２８上およびゲート電極３０上にレジストパターン３１を形成する。レジストパターン３１は、キャップ層２１ｃ上、ソース電極２７上、ドレイン電極２８上およびゲート電極３０上にレジストを塗布し、ソース電極２７上、ドレイン電極２８およびゲート電極３０上のレジストが残存するようにレジストを除去することによって形成することができる。
続いて、キャップ層２１ｃに対してドライエッチング処理（ＳｉＣｌ４ガス、ＢＣｌ３ガス等）を施す。それにより、キャップ層２１ｃに形成された変質層を除去することができる。その後、レジストパターン３１を除去する。この場合には、ウェットエッチングも可能であるが、レジストパターンをマスクとして用いていることから、エッチング液は希釈して使用する必要がある。
次に、図３（ｂ）に示すように、供給層２１ｃ、ソース電極２７、ドレイン電極２８およびゲート電極３０上に層間膜３２およびレジストパターン３３を順に形成する。層間膜３２は、ＳｉＮ等の絶縁体からなり、スパッタリングにより形成することができる。レジストパターン３３は、層間膜３２上にレジストを塗布し、パターニング処理を施すことによってソース電極２７およびドレイン電極２８の上方のレジストを除去することにより形成することができる。
次いで、図３（ｃ）に示すように、ソース電極２７上およびドレイン電極２８上の層間膜３２に対してＳＦ６ガス等によりドライエッチング処理を施す。それにより、ソース電極２７およびドレイン電極２８が暴露される。続いて、ソース電極２７上およびドレイン電極２８上に真空蒸着法によりＡｕ配線３４を形成する。続いて、レジストパターン３３をリフトオフにより除去する。以上の工程により、半導体装置１００ａが完成する。
以上のように、供給層２１ｂおよびキャップ層２１ｃの暴露部分に形成された変質層が除去された後にソース電極２７、ドレイン電極２８およびゲート電極３０が形成されることから、ゲート−ドレイン間における電流リークパスが形成されることが防止される。それにより、半導体装置１００ａの耐圧低下を防止することができる。
図４は、半導体装置１００の耐圧特性を示す図である。図４（ａ）は図１（ｉ）の半導体装置の耐圧特性を示し、図４（ｂ）は図１（ｋ）の半導体装置１００の耐圧特性を示す。図４（ｃ）は、図１（ｄ）および図１（ｈ）においてＣｌ含有ガスを用いたドライエッチング処理を施さなかった場合における図１（ｉ）の半導体装置の耐圧特性を示す。また、図４（ｄ）は、図１（ｄ）および図１（ｈ）においてＣｌ含有ガスを用いたドライエッチング処理を施さなかった場合における図１（ｋ）の半導体装置１００の耐圧特性を示す。図４（ａ）〜図４（ｄ）の縦軸はゲートリーク電流を示し、図４（ａ）〜図４（ｄ）の横軸はゲート−ドレイン間電圧を示す。
図４（ａ）および図４（ｂ）に示すように、ゲート−ドレイン間電圧が増大してもゲートリーク電流はほとんど発生しない。一方、図４（ｃ）および図４（ｄ）に示すように、ゲート−ドレイン間電圧が増大するにつれてゲート電流が増大する。例えば、図４（ｃ）の場合、１００Ｖのゲート−ドレイン間電圧において、約５０μＡのゲートリーク電流が発生する。
このように、図１（ｄ）および図１（ｈ）においてＣｌ含有ガスを用いたドライエッチング処理を施すことにより、ゲート−ドレイン間における電流リークパスが形成されることが防止される。それにより、半導体装置１００の耐圧低下を防止することができる。なお、半導体装置１００ａにおいても、同様の効果が得られる。
また、本発明は、ＨＥＭＴまたはＭＥＳＦＥＴ等の半導体装置以外にも、ＧａＮ系半導体に適用することができるものである。
１ ＧａＮ半導体層
２ 絶縁層
７，２７ ソース電極
８，２８ ドレイン電極
１１，３１ ゲート電極
１２ 層間膜
２１ａ ＧａＮ層
２１ｂ 供給層
２１ｃ キャップ層
１００ 半導体装置
２ 絶縁層
７，２７ ソース電極
８，２８ ドレイン電極
１１，３１ ゲート電極
１２ 層間膜
２１ａ ＧａＮ層
２１ｂ 供給層
２１ｃ キャップ層
１００ 半導体装置
Claims (10)
- ＧａＮ系半導体層の一面にＯ２アッシング、有機処理またはドライエッチングのいずれかを実行する第１の工程と、
前記ＧａＮ系半導体基板の一面を酸化剤および酸の混合液によりエッチングする第２の工程と、
前記ＧａＮ系半導体層の一面に電極を形成する第３の工程とを含むことを特徴とする半導体装置の製造方法。 - ＧａＮ系半導体層の一面にＯ２アッシング、有機処理またはドライエッチングのいずれかを実行する第１の工程と、
前記ＧａＮ系半導体基板の一面をＣｌ含有ガスによりドライエッチングする第２の工程と、
前記ＧａＮ系半導体層の一面に電極を形成する第３の工程とを含むことを特徴とする半導体装置の製造方法。 - ＧａＮ系半導体層の一面に絶縁膜を形成する第１の工程と、
前記絶縁膜上に開口部を有するマスクを形成する第２の工程と、
前記マスクを介して前記絶縁膜を除去し、前記ＧａＮ系半導体層を暴露する第３の工程と、
前記ＧａＮ系半導体層の暴露された部分を酸化剤および酸の混合液によりエッチングする第４の工程と、
前記ＧａＮ系半導体層の暴露された部分に電極を形成する第５の工程とを含むことを特徴とする半導体装置の製造方法。 - ＧａＮ系半導体層の一面に絶縁膜を形成する第１の工程と、
前記絶縁膜上に開口部を有するマスクを形成する第２の工程と、
前記マスクを介して前記絶縁膜を除去し、前記ＧａＮ系半導体層を暴露する第３の工程と、
前記ＧａＮ系半導体層をＣｌ含有ガスによりドライエッチングする第４の工程と、
前記ＧａＮ系半導体層の暴露された部分に電極を形成する第５の工程とを含むことを特徴とする半導体装置の製造方法。 - ＧａＮ系半導体層の一面を酸化剤および酸の混合液によりエッチングする第１の工程と、
前記ＧａＮ系半導体の一面に絶縁膜を形成する第２の工程とを含むことを特徴とする半導体装置の製造方法。 - ＧａＮ系半導体層の一面をＣｌ含有ガスによりドライエッチングする第１の工程と、
前記ＧａＮ系半導体層の一面に絶縁膜を形成する第２の工程とを含むことを特徴とする半導体装置の製造方法。 - 前記酸化剤および酸の混合液によるエッチング処理の後に、さらにフッ酸による表面処理を施すことを特徴とする請求項１、３、５のいずれかに記載の半導体装置の製造方法。
- 前記酸化剤および酸の混合液は、ＨＦ+ＨＮＯ３、Ｈ２ＳＯ４+Ｈ２Ｏ２+Ｈ２Ｏ、Ｈ３ＰＯ４+Ｈ２Ｏ２+Ｈ２Ｏ、Ｈ３ＰＯ４+Ｈ２Ｏ２およびＨＦ+Ｈ２Ｏ+Ｈ２Ｏ２のいずれかの混合液であることを特徴とする請求項１、３、５のいずれかに記載の半導体装置の製造方法。
- 前記Ｃｌ含有ガスによるエッチング処理は、ＲＩＥ、ＩＣＰまたはＥＣＲのいずれかによりなされることを特徴とする請求項２、４、６のいずれかに記載の半導体装置の製造方法。
- 前記ＧａＮ系半導体層は、ＧａＮまたはＡｌＧａＮであることを特徴とする請求項１〜６のいずれかに記載の半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005105160A JP4536568B2 (ja) | 2005-03-31 | 2005-03-31 | Ｆｅｔの製造方法 |
| US11/390,105 US7585779B2 (en) | 2005-03-31 | 2006-03-28 | Fabrication method of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005105160A JP4536568B2 (ja) | 2005-03-31 | 2005-03-31 | Ｆｅｔの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006286951A true JP2006286951A (ja) | 2006-10-19 |
| JP4536568B2 JP4536568B2 (ja) | 2010-09-01 |
Family
ID=37071136
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005105160A Active JP4536568B2 (ja) | 2005-03-31 | 2005-03-31 | Ｆｅｔの製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7585779B2 (ja) |
| JP (1) | JP4536568B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009026811A (ja) * | 2007-07-17 | 2009-02-05 | Toyota Motor Corp | Ｉｉｉ族窒化物半導体装置の製造方法 |
| JP2009038070A (ja) * | 2007-07-31 | 2009-02-19 | Toyota Motor Corp | 窒化物半導体装置とその製造方法 |
| JP2011166149A (ja) * | 2010-02-10 | 2011-08-25 | Lg Innotek Co Ltd | 発光素子 |
| JP2013077609A (ja) * | 2011-09-29 | 2013-04-25 | Fujitsu Ltd | 化合物半導体装置の製造方法 |
| JP2014089993A (ja) * | 2012-10-29 | 2014-05-15 | Sumitomo Electric Device Innovations Inc | 半導体装置およびその製造方法 |
| JP2015181190A (ja) * | 2015-05-25 | 2015-10-15 | 住友電工デバイス・イノベーション株式会社 | 半導体装置の製造方法 |
| JP2017079287A (ja) * | 2015-10-21 | 2017-04-27 | 住友電気工業株式会社 | 半導体装置及び半導体装置の製造方法 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7935620B2 (en) | 2007-12-05 | 2011-05-03 | Freescale Semiconductor, Inc. | Method for forming semiconductor devices with low leakage Schottky contacts |
| JP2012033689A (ja) * | 2010-07-30 | 2012-02-16 | Sumitomo Electric Device Innovations Inc | 半導体装置の製造方法 |
| CN104752306B (zh) * | 2013-12-31 | 2018-03-09 | 北京北方华创微电子装备有限公司 | 在氮化镓层上刻蚀隔离槽的处理方法 |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001111172A (ja) * | 1999-09-29 | 2001-04-20 | Xerox Corp | インデックスガイド型埋め込みヘテロ構造窒化物レーザダイオード構造 |
| JP2001185717A (ja) * | 1999-12-22 | 2001-07-06 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP2002016245A (ja) * | 2000-06-29 | 2002-01-18 | Nec Corp | 半導体装置 |
| JP2002232006A (ja) * | 2001-02-05 | 2002-08-16 | Nichia Chem Ind Ltd | 窒化物半導体素子及びその製造方法 |
| JP2003101068A (ja) * | 2001-09-25 | 2003-04-04 | Sanyo Electric Co Ltd | 窒化物系半導体素子の形成方法 |
| JP2003124188A (ja) * | 2001-10-10 | 2003-04-25 | Matsushita Electric Ind Co Ltd | ＧａＮ系半導体デバイスの製造方法 |
| JP2004006934A (ja) * | 1996-07-26 | 2004-01-08 | Toshiba Corp | 窒化ガリウム系化合物半導体レーザ及びその製造方法 |
| JP2004158867A (ja) * | 2003-12-25 | 2004-06-03 | Sumitomo Chem Co Ltd | ３−５族化合物半導体用電極の電流注入特性向上方法 |
| JP2004221325A (ja) * | 2003-01-15 | 2004-08-05 | Fujitsu Ltd | 化合物半導体装置及びその製造方法 |
| JP2004273501A (ja) * | 2003-03-05 | 2004-09-30 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5789265A (en) * | 1995-08-31 | 1998-08-04 | Kabushiki Kaisha Toshiba | Method of manufacturing blue light-emitting device by using BCL3 and CL2 |
| JPH10233529A (ja) * | 1997-02-14 | 1998-09-02 | Hewlett Packard Co <Hp> | 窒化物半導体素子およびその製造方法 |
| GB9816168D0 (en) * | 1998-07-25 | 1998-09-23 | Secr Defence | Etching method |
| JP3520919B2 (ja) * | 2001-03-27 | 2004-04-19 | 士郎 酒井 | 窒化物系半導体装置の製造方法 |
| WO2002103866A1 (en) * | 2001-06-15 | 2002-12-27 | Nichia Corporation | Semiconductor laser element, and its manufacturing method |
| JP3622200B2 (ja) * | 2001-07-02 | 2005-02-23 | ソニー株式会社 | 窒化物半導体の製造方法および半導体素子の製造方法 |
| US6499767B1 (en) * | 2002-01-11 | 2002-12-31 | Itoya Of America, Ltd. | Presentation device with automatic extending support |
| US6884704B2 (en) * | 2002-08-05 | 2005-04-26 | Hrl Laboratories, Llc | Ohmic metal contact and channel protection in GaN devices using an encapsulation layer |
| JP4223797B2 (ja) * | 2002-12-19 | 2009-02-12 | 株式会社東芝 | 窒化物系半導体発光素子およびその製造方法 |
| JP4077731B2 (ja) * | 2003-01-27 | 2008-04-23 | 富士通株式会社 | 化合物半導体装置およびその製造方法 |
| KR100580634B1 (ko) * | 2003-12-24 | 2006-05-16 | 삼성전자주식회사 | 질화물계 발광소자 및 그 제조방법 |
| US20050161696A1 (en) * | 2004-01-28 | 2005-07-28 | Matsushita Electric Industrial Co., Ltd. | Semiconductor light-emitting device and method for fabricating the same |
-
2005
- 2005-03-31 JP JP2005105160A patent/JP4536568B2/ja active Active
-
2006
- 2006-03-28 US US11/390,105 patent/US7585779B2/en active Active
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004006934A (ja) * | 1996-07-26 | 2004-01-08 | Toshiba Corp | 窒化ガリウム系化合物半導体レーザ及びその製造方法 |
| JP2001111172A (ja) * | 1999-09-29 | 2001-04-20 | Xerox Corp | インデックスガイド型埋め込みヘテロ構造窒化物レーザダイオード構造 |
| JP2001185717A (ja) * | 1999-12-22 | 2001-07-06 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP2002016245A (ja) * | 2000-06-29 | 2002-01-18 | Nec Corp | 半導体装置 |
| JP2002232006A (ja) * | 2001-02-05 | 2002-08-16 | Nichia Chem Ind Ltd | 窒化物半導体素子及びその製造方法 |
| JP2003101068A (ja) * | 2001-09-25 | 2003-04-04 | Sanyo Electric Co Ltd | 窒化物系半導体素子の形成方法 |
| JP2003124188A (ja) * | 2001-10-10 | 2003-04-25 | Matsushita Electric Ind Co Ltd | ＧａＮ系半導体デバイスの製造方法 |
| JP2004221325A (ja) * | 2003-01-15 | 2004-08-05 | Fujitsu Ltd | 化合物半導体装置及びその製造方法 |
| JP2004273501A (ja) * | 2003-03-05 | 2004-09-30 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| JP2004158867A (ja) * | 2003-12-25 | 2004-06-03 | Sumitomo Chem Co Ltd | ３−５族化合物半導体用電極の電流注入特性向上方法 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009026811A (ja) * | 2007-07-17 | 2009-02-05 | Toyota Motor Corp | Ｉｉｉ族窒化物半導体装置の製造方法 |
| JP2009038070A (ja) * | 2007-07-31 | 2009-02-19 | Toyota Motor Corp | 窒化物半導体装置とその製造方法 |
| JP2011166149A (ja) * | 2010-02-10 | 2011-08-25 | Lg Innotek Co Ltd | 発光素子 |
| JP2013077609A (ja) * | 2011-09-29 | 2013-04-25 | Fujitsu Ltd | 化合物半導体装置の製造方法 |
| JP2014089993A (ja) * | 2012-10-29 | 2014-05-15 | Sumitomo Electric Device Innovations Inc | 半導体装置およびその製造方法 |
| JP2015181190A (ja) * | 2015-05-25 | 2015-10-15 | 住友電工デバイス・イノベーション株式会社 | 半導体装置の製造方法 |
| JP2017079287A (ja) * | 2015-10-21 | 2017-04-27 | 住友電気工業株式会社 | 半導体装置及び半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4536568B2 (ja) | 2010-09-01 |
| US20060223326A1 (en) | 2006-10-05 |
| US7585779B2 (en) | 2009-09-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4536568B2 (ja) | Ｆｅｔの製造方法 | |
| TWI496283B (zh) | 化合物半導體裝置及其製造方法 | |
| CN103035702B (zh) | 化合物半导体器件及其制造方法 | |
| KR101473534B1 (ko) | 화합물 반도체 장치 및 그 제조 방법 | |
| JP5685918B2 (ja) | 半導体装置の製造方法 | |
| CN103035703B (zh) | 化合物半导体器件及其制造方法 | |
| JP5765171B2 (ja) | 化合物半導体装置の製造方法 | |
| JPWO2008035403A1 (ja) | 電界効果トランジスタ | |
| JP2007273545A (ja) | 半導体装置及びその製造方法 | |
| JP2012124442A (ja) | 半導体装置及び半導体装置の製造方法 | |
| WO2005117091A1 (en) | Method for fabricating semiconductor devices having a substrate which includes group iii-nitride material | |
| US8946012B2 (en) | Method of forming a semiconductor structure | |
| JP5546104B2 (ja) | ＧａＮ系電界効果トランジスタ | |
| JP5202877B2 (ja) | 半導体装置の製造方法 | |
| WO2013018301A1 (ja) | 半導体装置 | |
| JP2007048783A (ja) | ショットキーダイオード及びその製造方法 | |
| TW201545315A (zh) | 半導體裝置與其之製造方法 | |
| JP2008306026A (ja) | 半導体装置の製造方法 | |
| TWI674631B (zh) | 半導體裝置及其製造方法 | |
| US11437301B2 (en) | Device with an etch stop layer and method therefor | |
| JP2006351762A (ja) | 半導体装置及びその製造方法 | |
| JP2006059956A (ja) | 半導体装置の製造方法 | |
| TW202329461A (zh) | 高電子遷移率電晶體及其製作方法 | |
| JP2012064663A (ja) | 窒化物半導体装置およびその製造方法 | |
| JP2008118082A (ja) | 窒化物半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080312 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081003 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081014 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081210 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090407 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090601 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091020 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100112 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20100127 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100406 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100422 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100615 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100616 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130625 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4536568 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130625 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140625 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |