JP2001111172A - インデックスガイド型埋め込みヘテロ構造窒化物レーザダイオード構造 - Google Patents
インデックスガイド型埋め込みヘテロ構造窒化物レーザダイオード構造Info
- Publication number
- JP2001111172A JP2001111172A JP2000287812A JP2000287812A JP2001111172A JP 2001111172 A JP2001111172 A JP 2001111172A JP 2000287812 A JP2000287812 A JP 2000287812A JP 2000287812 A JP2000287812 A JP 2000287812A JP 2001111172 A JP2001111172 A JP 2001111172A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- laser diode
- buried
- ridge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/30—Structure or shape of the active region; Materials used for the active region
- H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
- H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
- H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
- H01S5/32341—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm blue laser based on GaN or GaP
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S2301/00—Functional characteristics
- H01S2301/18—Semiconductor lasers with special structural design for influencing the near- or far-field
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S2304/00—Special growth methods for semiconductor lasers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/2004—Confining in the direction perpendicular to the layer structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/227—Buried mesa structure ; Striped active layer
- H01S5/2275—Buried mesa structure ; Striped active layer mesa created by etching
Abstract
有するレーザダイオードの提供。 【解決手段】 インデックスガイド型埋め込みヘテロ構
造窒化物レーザダイオード構造100は、第1、第2及
び第3の面を有し、クラッド構造121及びクラッド層
125並びに前記クラッド構造121と前記クラッド層
125との間に配置された多重量子井戸構造145を有
するリッジ構造111と、前記リッジ構造111の前記
第1、第2及び第3の面の上に存在し、電気的接触のた
めに前記リッジ構造111の前記第3の面への開口を有
する埋め込み層155とを有する。
Description
色レーザダイオードに関する。
ための、窒化物ベースの青色レーザダイオードが開発さ
れている。最初のAlGaInN青色レーザダイオード
は、レーザダイオードの様々な空間モードに対する制御
を行えない、広面積レーザであった。しかし、ほとんど
の用途では、レーザダイオードは単一の空間モードでの
動作が要求される。AlGaInN青色レーザダイオー
ドの単一空間モード動作を達成する1つの方法は、ナカ
ムラ等(S. Nakamura et al.)の“リッジ形状InGaN
多重量子井戸構造レーザダイオード(Ridge-geometry In
GaN multi-quantum-well-structure laser diodes)”
(Applied Physics Letters 69 (10), pp. 1477-1479)
で述べられているように、横方向の導波路を定めるリッ
ジ導波路構造を用いることである。リッジ導波路は青色
レーザの単一空間モード発光を提供するものであるが、
導波性は比較的弱い。横方向の屈折率のステップは小さ
く、発熱及びキャリアの注入による影響を受ける。更
に、リッジがレーザ活性領域の近くまで十分に延びるよ
うに、リッジをエッチングしなければならないが、GaN
材料には化学エッチングを適用できないことから、レー
ザ活性領域に材料の損傷を防ぐためのエッチストップを
使用できないので、製造上の困難がある。
及び低閾値電流動作を提供するために、一般的にInG
aAsP光ファイバー通信レーザに用いられる埋め込み
ヘテロ構造、又は、高出力単一モードAlGaAsレー
ザダイオードに用いられる不純物誘導層が不規則な導波
路構造を有するもののような、より強くインデックス
(屈折率)ガイドされた(index-guided)ダイオードレー
ザが必要である。更に、埋め込みヘテロ構造を用いる
と、ある製造上の困難が回避される。
め込みヘテロ構造AlGaInNレーザダイオード、及
び自己整合インデックスガイド型埋め込みヘテロ構造A
lGaInNレーザダイオードの両方は、従来のリッジ
導波路構造と比べて、改善されたモード安定性及び低閾
値電流を提供する。本発明に従ったインデックスガイド
型埋め込みヘテロ構造AlGaInNレーザダイオード
の構造は、一般的に、横方向の閉じ込めのために、絶縁
性のAlN、AlGaN又はp型ドープAlGaN:M
gを用いるとともに、リッジ上に画定されるレーザダイ
オードの狭い活性ストライプの配置位置である狭い(一
般的に約1から5μm幅の)リッジを有する。この狭い
リッジは、リッジ上にp型電極コンタクト用のウィンド
ウを有する、エピタキシャルに蒸着された膜によって囲
まれている。このリッジは、レーザダイオード構造の活
性領域を完全に貫通して短周期超格子n型クラッド層に
至るまでエッチングされる。この短周期超格子は、閉じ
込めのために十分な厚さのクラッド層をひび割れを生じ
ずに実現するために用いられる。一般的に、短周期超格
子を用いると、ひび割れを生じずにクラッド層の厚さを
2倍にできる。これは、従来の構造と比べて、漏洩によ
って失われる光の強さを約2桁低減するとともに、遠視
野放射像を改善する。リッジのエッチングによって接合
面が露出され、これらの接合面は、注入されたキャリア
が、反転分布に必要な伝導帯や価電子帯の状態を満たす
(飽和させる)のを防ぐ表面状態を提供する。しかし、
オーバーグロースした材料とリッジ構造との間の境界面
は完全に密着するので、高バンドギャップ材料のエピタ
キシャル再成長は表面状態を不活性化する。
テロ構造AlGaInNレーザダイオードの構造は、強
い横方向での光の閉じ込め及び強い横方向でのキャリア
の閉じ込めを提供するための埋め込み層としても機能す
るp型クラッド層を用いる。このp型クラッド層/埋め
込み層は一般的にAlGaN:Mgである。この自己整
合インデックスガイド型埋め込みヘテロ構造レーザダイ
オードの構造は、インデックスガイド型埋め込みヘテロ
構造AlGaInNレーザダイオードの構造よりもシン
プルである。活性量子井戸及び導波路領域を通ってレー
ザ構造を成長させ、次に、n型バルククラッド層まで到
る狭いレーザリッジをエッチングする。次に、リッジの
周りに、p型コンタクト層に沿って、p型クラッド/埋
め込み層をオーバーグロースさせる。この2段階成長プ
ロセスによって、コンタクトウィンドウを作る必要がな
い横方向の導波路及びキャリア閉じ込め構造ができるの
で、後続のレーザ形成プロセスは単純である。故に、必
要なレーザ形成プロセスは、基本的には広面積レーザ製
造シーケンスである。更に、自己整合アーキテクチャに
より可能となる比較的大きなp型接触面積によって、レ
ーザダイオードの連続波動作中のダイオード電圧がより
低くなるとともに、熱の発生がより少なくなる。
3の面を有し、クラッド構造及びクラッド層並びに前記
クラッド構造と前記クラッド層との間に配置された多重
量子井戸構造を有するリッジ構造と、前記リッジ構造の
前記第1、第2及び第3の面の上に存在し、電気的接触
のために前記リッジ構造の前記第3の面への開口を有す
る埋め込み層とを有する、インデックスガイド型埋め込
みヘテロ構造窒化物レーザダイオード構造である。本発
明の第2の態様は、第1、第2及び第3の面を有し、ク
ラッド構造及びクラッド層並びに前記クラッド構造と前
記クラッド層との間に配置された多重量子井戸構造を有
するリッジ構造と、前記リッジ構造の前記第1、第2及
び第3の面の上に存在し、電気的接触のために前記リッ
ジ構造の前記第3の面への開口を有する第1埋め込み層
と、前記リッジ構造の前記第3の面と接触するように、
前記第1埋め込み層の上に存在する第2埋め込み層とを
有する、インデックスガイド型埋め込みヘテロ構造窒化
物レーザダイオード構造である。
ましい実施の形態、説明目的であり実物大ではない添付
の図面、及び添付の特許請求の範囲から、本発明の長所
及び目的が明らかとなろう。
ックスガイド型埋め込みヘテロ構造AlGaInNレー
ザダイオード構造100を示している。Al2O3成長基
体110上にGaN:Si層115が配置され、一実施
形態では、光漏れを低減するために、層115はAlG
aN:Siでできていてもよい。各々が一般に約20Åの
厚さを有する一般的にはAl0.15Ga0.85N:Si及び
GaN:Siの交互の層でできている短周期超格子n型
クラッド構造121が、GaNのn型導波層(図1には
示さない)の下方のInGaN多重量子井戸構造145
の底部に配置される。短周期超格子n型クラッド構造1
21の導入により、クラッド層の厚さを増して、横光学
モードの漏洩(リーク)を顕著に低減することが可能と
なり、その結果、レーザダイオード構造100の横遠視
野像が改善される。例えば、一般的な約7%の漏洩が0.
5%にまで低減され得る。この遠視野ビーム像はガウシ
アン遠視野ビームに近づく。
存在する一般的にAl0.2Ga0.8N:Mgであるトンネ
ルバリア層(図1には示さない)に隣接したGaNのp
型導波層(図1には示さない)の上に、一般的にAl
0.07Ga0.93N:Mgであるp型クラッド層125が配
置される。層185はオーミック接触を容易にするため
のキャップ層として働く。一般的にGaN:Mgである
キャップ層185の上に、埋め込み層155が配置さ
れ、埋め込み層155には、p型電極190をGaN:
Mg層185と接触させるとともにn型電極195をG
aN:Si層115と接触させるためのウィンドウが貫
通している。
ある埋め込み層155は低い屈折率を有し、屈折率のス
テップは一般的に0.1前後であるので、結果として強い
横方向のインデックスガイドが得られる。横方向の屈折
率ステップがそのように大きいと、インデックスガイド
型埋め込みヘテロ構造AlGaInNレーザダイオード
構造100における横方向の導波は、熱又はキャリア注
入の影響を圧倒し、より安定し且つ非点収差の程度がよ
り小さいビーム像を提供する。埋め込み層155は又、
高いバンドギャップエネルギーを有し、その結果、高い
横方向のキャリアの閉じ込めが得られる。
GaN多重量子井戸構造145の周囲に分路(シャン
ト)が形成されるのを防ぐ。アンドープAlGaNは、
成長条件及びアルミニウム含有量によっては絶縁性では
ない場合があるので、本発明に従ったインデックスガイ
ド型埋め込みヘテロ構造AlGaInNレーザダイオー
ド構造100の一実施形態では、埋め込み層155はA
lGaN:Mgドープ層である。AlGaNの光電子特
性は成長条件に依存する。例えば、低温(約900℃)で
絶縁性のGaNを成長させることは可能であるが、より
高い成長温度ではGaNはn型バックグラウンド導電性
を有する傾向がある。n型導電性のための精密な機構
は、元々の欠陥及び/又は不純物から生じると思われ
る。酸素及びシリコンは両方とも、GaN内の浅い部分
に存在する意図しないドナーとして見つかることがよく
ある。マグネシムをドープした低アルミニウム含有Al
GaNは、GaNと同様の挙動をするが、但し、マグネ
シウムアクセプタの活性化エネルギーは、アルミニウム
含有量が20%までの合金に添加されるアルミニウムの量
が1%増すごとに約3meVの率で増加する。アルミニウム
含有量が20%を超えると、意図しない酸素の混入が、制
御不可能な高いn型バックグラウンド導電性を生じ得
る。アルミニウムは酸素に対する親和性が高く、酸素不
純物は一般的にMOCVD成長中に様々なソースから導
入され得るので、酸素は容易にAlGaNに混入され
る。酸素不純物をマグネシウムアクセプタによって補償
することもできるが、これは実際には困難であり、絶縁
性の高アルミニウム含有AlGaN埋め込み層を作るこ
とは困難であろうことが示唆される。高いアルミニウム
含有量は、より良好な光及びキャリアの閉じ込めを提供
する。
合物を生成する原子状態の水素が容易に得られるという
MOCVD成長の特徴に起因して、AlGaN:Mg膜
は成長するにつれて絶縁性となり、p型の導電性を活性
化するために熱アニールを必要とする。一般的には絶縁
性の埋め込み層が好ましいが、絶縁性の埋め込み層の蒸
着が困難又は不可能な場合は、活性化されたAlGa
N:Mg(p型の導電性を有する)も埋め込み層として
適している。埋め込み層155がp型である場合は、短
周期超格子n型クラッド層121との境界面にp−n接
合が形成される。しかし、このp−n接合のオン電圧
は、InGaN多重量子井戸構造145内のp−n接合
よりも大きい。このことは、電流路がInGaN多重量
子井戸構造145を通り易くする。埋め込み層155の
上にはp型GaNキャップは蒸着されないので、埋め込
み層155へのp型電極190のコンタクトは、p型G
aN:Mg(層)185へのp型電極190のコンタク
トよりも、遥かに抵抗が高い。これは、多重量子井戸構
造145への電流の注入を更に促進する。
より低いことを理由として、光の損失を更に低減するた
めに、又はn型AlGaN材料を成長させることだけが
可能な場合には、n型埋め込み層を用いてもよい。図2
は、本発明の一実施形態に従ったn型埋め込み層255
を有する、インデックスガイド型埋め込みヘテロ構造A
lGaInNレーザダイオード構造200を示してい
る。n型埋め込み層255の再成長の後、再成長した埋
め込み層を、一般的にはCAIBE(chemicallyassiste
d ion beam etch) 法によるエッチングによりパターン
形成する。2度目の再成長では、n型埋め込み層255
は、一般的なドーピングレベルの約1020Mg原子/cm3の
高濃度でp型ドープされた、コンタクト層としても機能
するGaN:Mg層250で埋められる。或いは、埋め
込み層255はドーピングされなくてもよい。p型ドー
プGaN:Mg層250は、p型電極290がn型埋め
込み層255に接触するのを防止するために必要であ
る。
ックスガイド型埋め込みヘテロ構造AlGaInNレー
ザダイオード構造300を示している。Al2O3成長基
体310上にGaN:Si層315が配置され、一実施
形態では、層315はAlGaN:Siでできていても
よい。一般的にはAl0.07Ga0.93N:Siであるバル
クn型クラッド層320が、GaNのn型導波層(図3
には示さない)の下方のInGaN多重量子井戸構造3
45の底部であってn型クラッド短周期超格子321の
上に配置される。n型クラッド短周期超格子321は、
各々が一般に約20Åの厚さを有する一般的にAlGa
N:Si及びGaN:Siの交互の層でできている。バ
ルクn型クラッド層320は、一般的にはAl0.07Ga
0.93N:Mgであるオーバーグロース層325からのキ
ャリアの注入を防ぎ、n型クラッド短周期超格子321
の低バンドギャップ部内への最適な横導波を提供する。
オーバーグロース層325は、埋め込み層及び上部p型
クラッド層の両方として機能する。故に、GaNのp型
導波層(図3には示さない)の上方に配置されるオーバ
ーグロース層325及び、InGaN多重量子井戸構造
345の上に配置される一般的にはAl0.2Ga0.8N:
Mgであるトンネルバリア層(図3には示さない)にお
ける、AlGaNの全体的な厚さは、従来の窒化物レー
ザに用いられる厚さと同じくらいである。一般的にGa
N:Mgである層385は、p型電極390へのオーミ
ック接触を容易にするためのキャップ層として働く。点
線303は、レーザダイオード構造300のp−n接合
部の位置を示す。
ド層と、強い横方向の電流の閉じ込め及び光の閉じ込め
を生じるための埋め込み層との、両方として機能する。
オーバーグロース層325によって提供される強い横方
向のインデックスガイド(一般的には0.1台の屈折率ス
テップ)は、低閾値電流及びビーム安定性を可能とす
る。強いインデックスガイドによって、レーザストライ
プを非常に狭くでき、それによって横方向の熱の消散が
容易になり、必要な閾値電流が低減される。強いインデ
ックスガイドによって、InGaN多重量子井戸構造3
45の横方向の幅を、一般的に2μm未満と、非常に狭く
でき、低閾値電流及び横方向のモードの識別を提供す
る。図3に示されている自己整合インデックスガイド型
埋め込みヘテロ構造AlGaInNレーザダイオード構
造300は、図1に示されているインデックスガイド型
埋め込みヘテロ構造AlGaInNレーザダイオード構
造100よりも大きなp型接触域を与える。p型接触域
がより大きいと、接触抵抗がより小さくなる。接触抵抗
を低くすることで、特に連続波動作におけるレーザダイ
オードの発熱が低減されるとともに、より広いp型コン
タクトは、より良好に熱を消散する働きもする。p−n
接合部のバンドギャップは点線303に沿った部分で最
も低いので、電流はInGaN多重量子井戸構造345
を優先的に通って流れる。
造345の拡大図であり、自己整合インデックスガイド
型埋め込みヘテロ構造AlGaInNレーザダイオード
構造300のキャリア注入路401及び402を示して
いる。一般的にGaNであるp型ドープ導波層407及
び一般的にGaNであるn型ドープ導波層408も示さ
れている。点線303はp−n接合部の位置を示す。約
400nmの波長で動作する本発明に従った一実施形態で
は、InGaN多重量子井戸構造345は、約3.1eVの
バンドギャップエネルギーを有し、その下のn型導波層
408は約3.4eVのバンドギャップエネルギーを有す
る。故に、InGaN多重量子井戸領域414と関連す
るp−n接合部のオン電圧は、n型導波層408と関連
するp−n接合部のオン電圧よりも低く、レーザダイオ
ード構造300が順方向にバイアスされたときに、キャ
リアは優先的に注入路401に沿ってInGaN多重量
子井戸領域414へと注入される。
ドギャップエネルギーとn型導波層408のバンドギャ
ップエネルギーとの300meVの差は、あるケースでは、キ
ャリアの注入を注入路401に制限するのに不十分なこ
とがあり、一部のキャリアが注入路402に沿って、n
型導波層408の側壁のp−n接合部を横切って注入さ
れ得る。n型導波層408の側壁のp−n接合部を横切
って注入されたキャリアは量子井戸に溜まらないので、
これらのキャリアはより高い光学ゲインに貢献せず、よ
り高い閾値電流の必要性を生じる。約430nmといった約4
00nmより高い波長での動作は、バンドギャップエネルギ
ーの差を増加させ、それにより、n型導波層408の側
壁のp−n接合部を横断するキャリアの注入は顕著に低
減される。
接合部を横切る横方向のキャリア注入は、n型導波層4
08をなくした、図5に示されている逆転非対称導波路
構造を用いることによって低減され得る。これは、図4
に示されている注入路402に沿ったキャリア注入を解
消する。InGaN多重量子井戸領域514の上にトン
ネルバリア層546が存在し、この層546は一般的に
5から15パーセントのアルミニウムを含有するAlGa
Nである。トンネルバリア層546の上に、一般的にG
aNであるp型導波層507が配置される。一般的にA
lGaN:Mgであるp型クラッド層525がp型導波
層507を覆うとともに、レーザリッジ構造511全体
を埋める。一般的にGaN:Mgであるキャップ層58
5は、p型コンタクト590への接触を提供する。
般的にAlGaN:Siであるバルクn型クラッド層5
20の上に配置される。バルクn型クラッド層520
は、各々が一般に20Åの厚さを有する一般的にはAlG
aN:Si及びGaN:Siの交互の層できている短周
期超格子n型クラッド構造521の上に配置される。バ
ルクn型クラッド層520は、p型クラッド層525か
ら、短周期超格子n型クラッド構造521の一般的によ
り低いバンドギャップのGaN:Si層へと電荷キャリ
アが注入されるのを、阻止する。バルクn型クラッド層
520がひび割れを生じない厚さは、通常、約0.5μmの
一般的な厚さまでに限られるが、短周期超格子クラッド
構造521の導入により、バルクn型クラッド層520
と同じ一般的に約8パーセントの平均アルミニウム含有
量のクラッド層を、1ミクロンを超える厚さまで成長さ
せることができる。短周期超格子クラッド構造521に
よって与えられた厚さの増加により、横光学モードの漏
洩が顕著に低減され、その結果、レーザダイオード構造
500の横遠視野像が改善される。例えば、一般的な約
7%の漏洩が0.5%にまで低減され得る。遠視野ビーム像
はガウシアン遠視野ビームに近づく。短周期超格子クラ
ッド構造521の下で、一般的にAl2O3である基体5
10の上に、一般的にAlGaN:Si又はGaN:Si
であるn型層515がある。
ロ構造AlGaInNレーザダイオード構造100を製
造するには、n型電極195の蒸着のためにn型層11
5を露出するために、まず、層185、125、14
5、及び121を貫通するCAIBEエッチングをして
もよい。p型材料の成長に関して問題となり得るのは、
Cp2Mgがリアクタに入らずにガスラインに留まるこ
とに起因するマグネシウムの供給の遅れ(turn on dela
y)である。マグネシウムの供給の遅れは、加熱及び成長
の前にCp2Mgをリアクタ内に予め流しておくことに
よって補償できる。マグネシウムは、加熱中はベントへ
と切り替えられ、マグネシウムドーピングが望まれると
きに、供給の遅れを生じることなく、リアクタ内へと切
り替えて戻される。
造111の上面を画定するために、GaN:Mg層18
5にフォトレジストが塗布される。しかし、フォトレジ
ストを塗布する前に、GaN:Mg層185を活性化す
るのが好ましい。この活性化は、処理中にフォトレジス
トの下に気泡を生じさせる水素が発生する可能性を回避
するものである。活性化は、一般的に2つの方法のうち
の一方で行われる。窒素環境で約850℃まで5分間加熱す
ることによる、通常の熱による活性化を用いてもよい。
或いは、GaN:Mg層185を強いUV光に曝して水
素を放出させ、熱による表面の劣化が生じるのを防止し
てもよい。フォトレジストのストライプは、GaN層1
85の<1100>結晶方向に沿って揃うように、リソ
グラフィーでパターン形成される。次に、このストライ
プをエッチングし、一般的に1から5μmの幅を有するリ
ッジ構造111を作る。リッジ構造111は、層18
5、125、145を通って短周期超格子n型クラッド
構造121に至るCAIBEエッチングによって形成さ
れる。エッチングの前のフォトレジストストライプの配
向によって、リッジ構造111の長さ方向の軸が{11
00}平面の組に対して垂直に配向され、<1100>
結晶方向に沿って揃っていることに注目されたい。この
向きは表面のピッチング(点食)を低減することがわか
っている。
での溶解及び酸素プラズマ中での灰化の組み合わせを用
いるフォトレジスト除去を含むクリーニングが行われ
る。更に、王水を用いて、次にH2SO4:H2O2:H2
Oを4:1:1の比率で混合してそのまま(熱い状態
で)用いて、クリーニングされる。最終的に脱イオン水
ですすがれ、次に純粋な窒素中で乾燥される。
ス流中で再成長が起きる。成長温度が安定すると、反応
物質であるトリメチルアルミニウム、トリメチルガリウ
ム、及びビスシクロペンタジエチルマグネシウムがリア
クタに導入される。低温(T growth<900℃)でアンド
ープ膜を成長させることにより、埋め込み層155の絶
縁性のオーバーグロースが達成される。リッジ構造を囲
むために、一般的にAlN又はAlGaNでできている
埋め込み層155のエピタキシャル再成長が行われる。
或いは、一般的にAlGaN:Mgであるp型ドープ埋
め込み層155を成長せてもよい。p型キャップ層18
5とp型電極190とを接触させるための狭いウィンド
ウを開けるために、埋め込み層155に、下方のp型キ
ャップ層185に至る開口がCAIBE法を用いてエッ
チングされる。
AlGaInNレーザダイオード構造100の更なるプ
ロセシングは、窒素環境において850℃で5分間のアニー
ルによるp型ドーパントの活性化を含む。パラジウムp
型コンタクト金属が蒸着され、535℃で5分間、アロイ
(合金化)される。クリービング又はエッチングにより
ミラーファセット(図示せず)が形成される。ミラーフ
ァセットをエッチングする場合は、第1ミラーファセッ
トのエッチングはメサエッチングと一緒に行われる。T
i/Alのn型金属の蒸着が行われ、最後に、n型電極
195及びp型電極190が蒸着され、第1及び第2ミ
ラーに高反射コーティングTiO2/SiO 2が塗布され
る。
構造100のプロセシングと類似している。しかし、図
2では、一般的にAlGaN:Siであるn型埋め込み
層255を再成長させ、続いて一般的にGaN:Mgで
あるp型埋め込み層250を再成長させる。更に、n型
金属の蒸着を行った後で、表面全体に、PECVD(プ
ラズマ化学気相蒸着)を用いて、高温で、一般的にSi
N又はSiO2である誘電体の蒸着が行われる。次に、
蒸着された誘電体に、n型電極195及びp型電極19
0用のウィンドウを作るためのパターン形成を行う。誘
電体の蒸着温度は約250℃であり、フォトレジストの使
用は約120℃未満の温度に限られるので、フォトレジス
トマスクの代わりにパターン形成を用いる。これは、レ
ーザストライプの外側の電流の注入を回避するために、
p型電極290がp型埋め込み層250に接触するため
の、制限されたコンタクトウィンドウを作る。或いは、
一般的に約80から120keVのエネルギーでのイオン注入を
用いて、ウィンドウ領域をマスキングしてからイオン注
入を行うことにより、制限されたウィンドウを作っても
よい。
テロ構造AlGaInNレーザダイオード構造300
(図3参照)及び500(図5参照)のプロセシング
は、レーザダイオード構造100及び200のプロセシ
ングと類似している。自己整合インデックスガイド型埋
め込みヘテロ構造AlGaInNレーザダイオード構造
300及び500の主な違いは、蒸着されたp型ドープ
層325及び525が、p型クラッド層及び埋め込み層
の両方として働くことである。レーザダイオード300
及び500の自己整合構造に起因して、個々の埋め込み
層325及び525を貫通するエッチングもない。表面
のピッチングを低減するために、リッジ構造311(図
3参照)及びリッジ構造511(図5参照)の両方の長
さ方向の軸が<1100>結晶方向に沿って揃うように
プロセシングが行われることに注目されたい。
ガイド型埋め込みヘテロ構造AlGaInNレーザダイ
オード構造300と同じようなレーザダイオード構造を
作るためのプロセスステップを示している。所望であれ
ば、多重量子井戸領域345とp型ドープ導波層407
との間にトンネルバリア層646があってもよい。
(p型ドープ導波領域407を含む)、蒸着されたエピ
タキシャル構造を示している。p型クラッド層やキャッ
プ層が存在しないことを留意されたい。図7は、一般的
に約1から2μm幅のリッジ720を囲む一般的に約10μm
幅のトレンチ710のCAIBEエッチングを示してい
る。エッチングは、バルクn型クラッド層320の中ま
で達しなければなければならないが、貫通してはならな
い。この結果、多重量子井戸領域345並びに導波層4
07及び408の一般的な厚さの約300nmのエッチング
となる。図8は、p型クラッド層325の一般的な約0.
5から1.0μmの厚さまでのMOCVD成長を示してい
る。構成された面の上に、p型クラッド層385(図3
参照)も、一般的な約0.1μmの厚さまで成長させられ
る。残りのプロセスシーケンスは、リッジエッチングス
テップが行われないことを除き、従来のリッジ型導波路
窒化物レーザと同様である。
一般的にパラジウム合金であるp型金属層390の蒸着
を示している。図10は、p型金属層390のCAIB
Eエッチング、及びn型クラッド短周期超格子321を
貫通してGaN:Si層315中に至る約2μmの深さま
でのCAIBEエッチングを示している。このエッチン
グは、n型側方コンタクト1101のためのエリアを露
出させる。第1及び第2ミラー(図示せず)も、このス
テップでCAIBEエッチングされる。n型コンタクト
パッド395(図3参照)の形成のためにリフトオフメ
タライゼーション(一般的にTi−Al)が行われる。
図11は、n型コンタクト1101及びp型コンタクト
1102上に厚い金属を積層するための、一般的にTi
−Auの、メタライゼーションを示している。最後に、
SiO2/TiO2ミラーコーティングの蒸着が行われ
る。
ヘテロ構造レーザダイオード構造の一実施形態を示す図
である。
ヘテロ構造レーザダイオード構造の一実施形態を示す図
である。
埋め込みヘテロ構造レーザダイオード構造の一実施形態
を示す図である。
注入路を示す図である。
埋め込みヘテロ構造レーザダイオード構造の一実施形態
を示す図である。
埋め込みヘテロ構造レーザダイオードを作るためのプロ
セスステップを示す図である。
埋め込みヘテロ構造レーザダイオードを作るためのプロ
セスステップを示す図である。
埋め込みヘテロ構造レーザダイオードを作るためのプロ
セスステップを示す図である。
埋め込みヘテロ構造レーザダイオードを作るためのプロ
セスステップを示す図である。
型埋め込みヘテロ構造レーザダイオードを作るためのプ
ロセスステップを示す図である。
型埋め込みヘテロ構造レーザダイオードを作るためのプ
ロセスステップを示す図である。
Claims (2)
- 【請求項1】 第1、第2及び第3の面を有し、クラッ
ド構造及びクラッド層並びに前記クラッド構造と前記ク
ラッド層との間に配置された多重量子井戸構造を有する
リッジ構造と、 前記リッジ構造の前記第1、第2及び第3の面の上に存
在し、電気的接触のために前記リッジ構造の前記第3の
面への開口を有する埋め込み層と、 を有する、インデックスガイド型埋め込みヘテロ構造窒
化物レーザダイオード構造。 - 【請求項2】 第1、第2及び第3の面を有し、クラッ
ド構造及びクラッド層並びに前記クラッド構造と前記ク
ラッド層との間に配置された多重量子井戸構造を有する
リッジ構造と、 前記リッジ構造の前記第1、第2及び第3の面の上に存
在し、電気的接触のために前記リッジ構造の前記第3の
面への開口を有する第1埋め込み層と、 前記リッジ構造の前記第3の面と接触するように、前記
第1埋め込み層の上に存在する第2埋め込み層と、 を有する、インデックスガイド型埋め込みヘテロ構造窒
化物レーザダイオード構造。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US408458 | 1995-03-22 | ||
US09/408,458 US6570898B2 (en) | 1999-09-29 | 1999-09-29 | Structure and method for index-guided buried heterostructure AlGalnN laser diodes |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012022808A Division JP2012089895A (ja) | 1999-09-29 | 2012-02-06 | インデックスガイド型埋め込みヘテロ構造窒化物レーザダイオード構造 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2001111172A true JP2001111172A (ja) | 2001-04-20 |
Family
ID=23616377
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000287812A Pending JP2001111172A (ja) | 1999-09-29 | 2000-09-22 | インデックスガイド型埋め込みヘテロ構造窒化物レーザダイオード構造 |
JP2012022808A Pending JP2012089895A (ja) | 1999-09-29 | 2012-02-06 | インデックスガイド型埋め込みヘテロ構造窒化物レーザダイオード構造 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012022808A Pending JP2012089895A (ja) | 1999-09-29 | 2012-02-06 | インデックスガイド型埋め込みヘテロ構造窒化物レーザダイオード構造 |
Country Status (2)
Country | Link |
---|---|
US (2) | US6570898B2 (ja) |
JP (2) | JP2001111172A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006080341A (ja) * | 2004-09-10 | 2006-03-23 | New Japan Radio Co Ltd | 窒化物半導体装置及びその製造方法 |
JP2006286951A (ja) * | 2005-03-31 | 2006-10-19 | Eudyna Devices Inc | 半導体装置の製造方法 |
JP2007201195A (ja) * | 2006-01-26 | 2007-08-09 | Sumitomo Electric Ind Ltd | 窒化物半導体発光素子 |
US7838893B2 (en) | 2004-09-22 | 2010-11-23 | Sumitomo Electric Industries, Ltd. | Semiconductor optical device |
JP2012038918A (ja) * | 2010-08-06 | 2012-02-23 | Toshiba Corp | 半導体発光素子 |
Families Citing this family (63)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6593193B2 (en) * | 2001-02-27 | 2003-07-15 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for fabricating the same |
US6746948B2 (en) * | 2001-09-17 | 2004-06-08 | Matsushita Electric Industrial Co., Ltd. | Method for fabricating semiconductor light-emitting device |
US7598515B2 (en) * | 2003-06-26 | 2009-10-06 | Mears Technologies, Inc. | Semiconductor device including a strained superlattice and overlying stress layer and related methods |
US7531828B2 (en) * | 2003-06-26 | 2009-05-12 | Mears Technologies, Inc. | Semiconductor device including a strained superlattice between at least one pair of spaced apart stress regions |
US7514328B2 (en) * | 2003-06-26 | 2009-04-07 | Mears Technologies, Inc. | Method for making a semiconductor device including shallow trench isolation (STI) regions with a superlattice therebetween |
US7491587B2 (en) * | 2003-06-26 | 2009-02-17 | Mears Technologies, Inc. | Method for making a semiconductor device having a semiconductor-on-insulator (SOI) configuration and including a superlattice on a thin semiconductor layer |
US6897472B2 (en) * | 2003-06-26 | 2005-05-24 | Rj Mears, Llc | Semiconductor device including MOSFET having band-engineered superlattice |
US20070020833A1 (en) * | 2003-06-26 | 2007-01-25 | Rj Mears, Llc | Method for Making a Semiconductor Device Including a Channel with a Non-Semiconductor Layer Monolayer |
US20060243964A1 (en) * | 2003-06-26 | 2006-11-02 | Rj Mears, Llc | Method for making a semiconductor device having a semiconductor-on-insulator configuration and a superlattice |
US7045377B2 (en) * | 2003-06-26 | 2006-05-16 | Rj Mears, Llc | Method for making a semiconductor device including a superlattice and adjacent semiconductor layer with doped regions defining a semiconductor junction |
US7531829B2 (en) * | 2003-06-26 | 2009-05-12 | Mears Technologies, Inc. | Semiconductor device including regions of band-engineered semiconductor superlattice to reduce device-on resistance |
US7153763B2 (en) | 2003-06-26 | 2006-12-26 | Rj Mears, Llc | Method for making a semiconductor device including band-engineered superlattice using intermediate annealing |
US7229902B2 (en) * | 2003-06-26 | 2007-06-12 | Rj Mears, Llc | Method for making a semiconductor device including a superlattice with regions defining a semiconductor junction |
US20050279991A1 (en) * | 2003-06-26 | 2005-12-22 | Rj Mears, Llc | Semiconductor device including a superlattice having at least one group of substantially undoped layers |
US7227174B2 (en) * | 2003-06-26 | 2007-06-05 | Rj Mears, Llc | Semiconductor device including a superlattice and adjacent semiconductor layer with doped regions defining a semiconductor junction |
US7586116B2 (en) * | 2003-06-26 | 2009-09-08 | Mears Technologies, Inc. | Semiconductor device having a semiconductor-on-insulator configuration and a superlattice |
US20060220118A1 (en) * | 2003-06-26 | 2006-10-05 | Rj Mears, Llc | Semiconductor device including a dopant blocking superlattice |
US20060292765A1 (en) * | 2003-06-26 | 2006-12-28 | Rj Mears, Llc | Method for Making a FINFET Including a Superlattice |
US20070063185A1 (en) * | 2003-06-26 | 2007-03-22 | Rj Mears, Llc | Semiconductor device including a front side strained superlattice layer and a back side stress layer |
US20070020860A1 (en) * | 2003-06-26 | 2007-01-25 | Rj Mears, Llc | Method for Making Semiconductor Device Including a Strained Superlattice and Overlying Stress Layer and Related Methods |
US7535041B2 (en) * | 2003-06-26 | 2009-05-19 | Mears Technologies, Inc. | Method for making a semiconductor device including regions of band-engineered semiconductor superlattice to reduce device-on resistance |
US7586165B2 (en) | 2003-06-26 | 2009-09-08 | Mears Technologies, Inc. | Microelectromechanical systems (MEMS) device including a superlattice |
US20060289049A1 (en) * | 2003-06-26 | 2006-12-28 | Rj Mears, Llc | Semiconductor Device Having a Semiconductor-on-Insulator (SOI) Configuration and Including a Superlattice on a Thin Semiconductor Layer |
US7659539B2 (en) | 2003-06-26 | 2010-02-09 | Mears Technologies, Inc. | Semiconductor device including a floating gate memory cell with a superlattice channel |
US7446002B2 (en) * | 2003-06-26 | 2008-11-04 | Mears Technologies, Inc. | Method for making a semiconductor device comprising a superlattice dielectric interface layer |
US7531850B2 (en) * | 2003-06-26 | 2009-05-12 | Mears Technologies, Inc. | Semiconductor device including a memory cell with a negative differential resistance (NDR) device |
US20060273299A1 (en) * | 2003-06-26 | 2006-12-07 | Rj Mears, Llc | Method for making a semiconductor device including a dopant blocking superlattice |
US7045813B2 (en) | 2003-06-26 | 2006-05-16 | Rj Mears, Llc | Semiconductor device including a superlattice with regions defining a semiconductor junction |
US7612366B2 (en) | 2003-06-26 | 2009-11-03 | Mears Technologies, Inc. | Semiconductor device including a strained superlattice layer above a stress layer |
US20070015344A1 (en) * | 2003-06-26 | 2007-01-18 | Rj Mears, Llc | Method for Making a Semiconductor Device Including a Strained Superlattice Between at Least One Pair of Spaced Apart Stress Regions |
US7202494B2 (en) | 2003-06-26 | 2007-04-10 | Rj Mears, Llc | FINFET including a superlattice |
KR100576856B1 (ko) * | 2003-12-23 | 2006-05-10 | 삼성전기주식회사 | 질화물 반도체 발광소자 및 제조방법 |
KR100616540B1 (ko) * | 2004-03-31 | 2006-08-29 | 삼성전기주식회사 | 2파장 반도체 레이저 소자 및 그 제조방법 |
KR100818522B1 (ko) * | 2004-08-31 | 2008-03-31 | 삼성전기주식회사 | 레이저 다이오드의 제조방법 |
JP4964878B2 (ja) * | 2005-06-22 | 2012-07-04 | ビンオプテイクス・コーポレイシヨン | エッチファセット技術を用いて製造されるAlGaInN系レーザ |
JP5255759B2 (ja) * | 2005-11-14 | 2013-08-07 | パロ・アルト・リサーチ・センター・インコーポレーテッド | 半導体デバイス用超格子歪緩衝層 |
US7547925B2 (en) | 2005-11-14 | 2009-06-16 | Palo Alto Research Center Incorporated | Superlattice strain relief layer for semiconductor devices |
US20090053845A1 (en) * | 2005-11-14 | 2009-02-26 | Palo Alto Research Center Incorporated | Method For Controlling The Structure And Surface Qualities Of A Thin Film And Product Produced Thereby |
US7501299B2 (en) * | 2005-11-14 | 2009-03-10 | Palo Alto Research Center Incorporated | Method for controlling the structure and surface qualities of a thin film and product produced thereby |
TW200733379A (en) * | 2005-12-22 | 2007-09-01 | Mears R J Llc | Electronic device including a poled superlattice having a net electrical dipole moment |
US7517702B2 (en) * | 2005-12-22 | 2009-04-14 | Mears Technologies, Inc. | Method for making an electronic device including a poled superlattice having a net electrical dipole moment |
US20070187697A1 (en) * | 2006-02-15 | 2007-08-16 | Liang-Wen Wu | Nitride based MQW light emitting diode having carrier supply layer |
US7700447B2 (en) * | 2006-02-21 | 2010-04-20 | Mears Technologies, Inc. | Method for making a semiconductor device comprising a lattice matching layer |
KR100774458B1 (ko) * | 2006-02-27 | 2007-11-08 | 엘지전자 주식회사 | 반도체 레이저 소자 및 그 제조 방법 |
US8513643B2 (en) | 2006-09-06 | 2013-08-20 | Palo Alto Research Center Incorporated | Mixed alloy defect redirection region and devices including same |
US20080054248A1 (en) * | 2006-09-06 | 2008-03-06 | Chua Christopher L | Variable period variable composition supperlattice and devices including same |
US7781827B2 (en) | 2007-01-24 | 2010-08-24 | Mears Technologies, Inc. | Semiconductor device with a vertical MOSFET including a superlattice and related methods |
US7928425B2 (en) * | 2007-01-25 | 2011-04-19 | Mears Technologies, Inc. | Semiconductor device including a metal-to-semiconductor superlattice interface layer and related methods |
US7880161B2 (en) | 2007-02-16 | 2011-02-01 | Mears Technologies, Inc. | Multiple-wavelength opto-electronic device including a superlattice |
US7863066B2 (en) | 2007-02-16 | 2011-01-04 | Mears Technologies, Inc. | Method for making a multiple-wavelength opto-electronic device including a superlattice |
KR101316492B1 (ko) | 2007-04-23 | 2013-10-10 | 엘지이노텍 주식회사 | 질화물 반도체 발광소자 및 그 제조 방법 |
US7812339B2 (en) * | 2007-04-23 | 2010-10-12 | Mears Technologies, Inc. | Method for making a semiconductor device including shallow trench isolation (STI) regions with maskless superlattice deposition following STI formation and related structures |
US8073034B2 (en) * | 2007-06-01 | 2011-12-06 | Jds Uniphase Corporation | Mesa vertical-cavity surface-emitting laser |
TWI491068B (zh) | 2012-11-08 | 2015-07-01 | Ind Tech Res Inst | 氮化物半導體結構 |
WO2015077580A1 (en) | 2013-11-22 | 2015-05-28 | Mears Technologies, Inc. | Semiconductor devices including superlattice depletion layer stack and related methods |
WO2015077595A1 (en) | 2013-11-22 | 2015-05-28 | Mears Technologies, Inc. | Vertical semiconductor devices including superlattice punch through stop layer and related methods |
US9716147B2 (en) | 2014-06-09 | 2017-07-25 | Atomera Incorporated | Semiconductor devices with enhanced deterministic doping and related methods |
DE102014113380B4 (de) * | 2014-09-17 | 2017-05-04 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung von optoelektronischen Halbleiterchips |
US9722046B2 (en) | 2014-11-25 | 2017-08-01 | Atomera Incorporated | Semiconductor device including a superlattice and replacement metal gate structure and related methods |
KR102309092B1 (ko) | 2014-12-29 | 2021-10-06 | 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 | 발광 소자 및 이를 포함하는 발광 소자 어레이 |
WO2016187038A1 (en) | 2015-05-15 | 2016-11-24 | Atomera Incorporated | Semiconductor devices with superlattice and punch-through stop (pts) layers at different depths and related methods |
US9721790B2 (en) | 2015-06-02 | 2017-08-01 | Atomera Incorporated | Method for making enhanced semiconductor structures in single wafer processing chamber with desired uniformity control |
US9558939B1 (en) | 2016-01-15 | 2017-01-31 | Atomera Incorporated | Methods for making a semiconductor device including atomic layer structures using N2O as an oxygen source |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08264905A (ja) * | 1995-01-27 | 1996-10-11 | Matsushita Electric Ind Co Ltd | 半導体レーザおよびその製造方法 |
JPH09289190A (ja) * | 1996-04-19 | 1997-11-04 | Matsushita Electric Ind Co Ltd | メサ形成方法及び量子細線デバイス |
JPH104246A (ja) * | 1996-06-17 | 1998-01-06 | Furukawa Electric Co Ltd:The | 半導体発光素子及びその製造方法 |
JPH1093198A (ja) * | 1996-07-26 | 1998-04-10 | Toshiba Corp | 窒化ガリウム系化合物半導体レーザ及びその製造方法 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62193192A (ja) * | 1986-02-19 | 1987-08-25 | Sharp Corp | 半導体レ−ザ素子 |
US5559819A (en) * | 1994-04-19 | 1996-09-24 | Nippondenso Co., Ltd. | Semiconductor laser device |
JP3432910B2 (ja) * | 1994-09-28 | 2003-08-04 | ローム株式会社 | 半導体レーザ |
US5509024A (en) * | 1994-11-28 | 1996-04-16 | Xerox Corporation | Diode laser with tunnel barrier layer |
JPH08330678A (ja) * | 1995-03-27 | 1996-12-13 | Mitsubishi Cable Ind Ltd | 半導体レーザ |
JPH09139543A (ja) * | 1995-11-15 | 1997-05-27 | Hitachi Ltd | 半導体レーザ素子 |
JP3535635B2 (ja) * | 1995-11-16 | 2004-06-07 | 株式会社リコー | 帯電装置 |
JPH09186404A (ja) * | 1995-12-28 | 1997-07-15 | Fujitsu Ltd | GaN堆積ウエーハ及び光半導体装置 |
JPH09270569A (ja) * | 1996-01-25 | 1997-10-14 | Matsushita Electric Ind Co Ltd | 半導体レーザ装置 |
US5923690A (en) * | 1996-01-25 | 1999-07-13 | Matsushita Electric Industrial Co., Ltd. | Semiconductor laser device |
JP3218595B2 (ja) * | 1996-06-17 | 2001-10-15 | 日亜化学工業株式会社 | 窒化物半導体レーザ素子及びその製造方法 |
JP3620292B2 (ja) * | 1997-09-01 | 2005-02-16 | 日亜化学工業株式会社 | 窒化物半導体素子 |
JP3617910B2 (ja) * | 1997-08-29 | 2005-02-09 | 株式会社東芝 | 窒化物系化合物半導体レーザ |
SG74039A1 (en) * | 1998-01-21 | 2000-07-18 | Inst Materials Research & Eng | A buried hetero-structure inp-based opto-electronic device with native oxidized current blocking layer |
JPH11233886A (ja) * | 1998-02-12 | 1999-08-27 | Ricoh Co Ltd | 半導体レーザ装置 |
JP4352473B2 (ja) * | 1998-06-26 | 2009-10-28 | ソニー株式会社 | 半導体装置の製造方法 |
US6319742B1 (en) * | 1998-07-29 | 2001-11-20 | Sanyo Electric Co., Ltd. | Method of forming nitride based semiconductor layer |
-
1999
- 1999-09-29 US US09/408,458 patent/US6570898B2/en not_active Expired - Lifetime
-
2000
- 2000-09-22 JP JP2000287812A patent/JP2001111172A/ja active Pending
-
2001
- 2001-12-26 US US10/025,462 patent/US6875627B2/en not_active Expired - Lifetime
-
2012
- 2012-02-06 JP JP2012022808A patent/JP2012089895A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08264905A (ja) * | 1995-01-27 | 1996-10-11 | Matsushita Electric Ind Co Ltd | 半導体レーザおよびその製造方法 |
JPH09289190A (ja) * | 1996-04-19 | 1997-11-04 | Matsushita Electric Ind Co Ltd | メサ形成方法及び量子細線デバイス |
JPH104246A (ja) * | 1996-06-17 | 1998-01-06 | Furukawa Electric Co Ltd:The | 半導体発光素子及びその製造方法 |
JPH1093198A (ja) * | 1996-07-26 | 1998-04-10 | Toshiba Corp | 窒化ガリウム系化合物半導体レーザ及びその製造方法 |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006080341A (ja) * | 2004-09-10 | 2006-03-23 | New Japan Radio Co Ltd | 窒化物半導体装置及びその製造方法 |
US7838893B2 (en) | 2004-09-22 | 2010-11-23 | Sumitomo Electric Industries, Ltd. | Semiconductor optical device |
JP2006286951A (ja) * | 2005-03-31 | 2006-10-19 | Eudyna Devices Inc | 半導体装置の製造方法 |
US7585779B2 (en) | 2005-03-31 | 2009-09-08 | Eudyna Devices Inc. | Fabrication method of semiconductor device |
JP4536568B2 (ja) * | 2005-03-31 | 2010-09-01 | 住友電工デバイス・イノベーション株式会社 | Fetの製造方法 |
JP2007201195A (ja) * | 2006-01-26 | 2007-08-09 | Sumitomo Electric Ind Ltd | 窒化物半導体発光素子 |
US7576351B2 (en) | 2006-01-26 | 2009-08-18 | Sumitomo Electric Industries, Ltd. | Nitride semiconductor light generating device |
JP2012038918A (ja) * | 2010-08-06 | 2012-02-23 | Toshiba Corp | 半導体発光素子 |
Also Published As
Publication number | Publication date |
---|---|
US6875627B2 (en) | 2005-04-05 |
US20030053505A1 (en) | 2003-03-20 |
JP2012089895A (ja) | 2012-05-10 |
US20020094003A1 (en) | 2002-07-18 |
US6570898B2 (en) | 2003-05-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2001111172A (ja) | インデックスガイド型埋め込みヘテロ構造窒化物レーザダイオード構造 | |
US6597716B1 (en) | Compound semiconductor laser | |
US7769066B2 (en) | Laser diode and method for fabricating same | |
JP2012089894A (ja) | 自己整合インデックスガイド型埋め込みヘテロ構造窒化物レーザ構造 | |
EP0989643B1 (en) | Semiconductor light-emitting device and manufacturing method for the same | |
US7485902B2 (en) | Nitride-based semiconductor light-emitting device | |
US7405421B2 (en) | Optical integrated device | |
US5717707A (en) | Index guided semiconductor laser diode with reduced shunt leakage currents | |
US9627849B2 (en) | Semiconductor light device and manufacturing method for the same | |
JP4958334B2 (ja) | インナーストライプレーザダイオード構造及び製造方法 | |
US5832019A (en) | Index guided semiconductor laser biode with shallow selective IILD | |
JP3782230B2 (ja) | 半導体レーザ装置の製造方法及びiii−v族化合物半導体素子の製造方法 | |
JP3889910B2 (ja) | 半導体発光装置およびその製造方法 | |
JP2002124738A (ja) | 半導体光デバイス装置及びその製造方法 | |
JP2001185809A (ja) | 半導体光デバイス装置及びその製造方法 | |
JP4415440B2 (ja) | 半導体レーザの製造方法 | |
CN115483610A (zh) | 半导体发光元件以及半导体发光元件的制造方法 | |
JP3410959B2 (ja) | 半導体レーザ装置及びその製造方法 | |
JP2001237499A (ja) | 半導体発光素子の製造方法 | |
JP2005310943A (ja) | 窒化物半導体装置 | |
JP2006120668A (ja) | 半導体レーザ | |
JPH04307781A (ja) | 半導体レーザ | |
JP2011151303A (ja) | 窒化物半導体装置の製造方法 | |
JPH10326934A (ja) | 半導体発光装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070921 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100810 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100817 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101108 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110301 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110520 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111004 |