CN115483610A - 半导体发光元件以及半导体发光元件的制造方法 - Google Patents

半导体发光元件以及半导体发光元件的制造方法 Download PDF

Info

Publication number
CN115483610A
CN115483610A CN202210511876.7A CN202210511876A CN115483610A CN 115483610 A CN115483610 A CN 115483610A CN 202210511876 A CN202210511876 A CN 202210511876A CN 115483610 A CN115483610 A CN 115483610A
Authority
CN
China
Prior art keywords
layer
type semiconductor
emitting element
light emitting
intermediate layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210511876.7A
Other languages
English (en)
Inventor
北村政治
宫本晋太郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ushio Denki KK
Original Assignee
Ushio Denki KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ushio Denki KK filed Critical Ushio Denki KK
Publication of CN115483610A publication Critical patent/CN115483610A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
    • H01S5/2214—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers based on oxides or nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H01S2304/02—MBE
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H01S2304/04—MOCVD or MOVPE

Landscapes

  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)

Abstract

本发明提供一种半导体发光元件以及半导体发光元件的制造方法，在实现半导体发光元件的高输出化的同时抑制出射端面处的发热。根据一方式的半导体发光元件，具备：第一导电型半导体层；活性层，其位于所述第一导电型半导体层上，并具有相互平行的端面；第二导电型半导体层，其位于所述活性层上；接触层，其位于所述第二导电型半导体层上，并能够与电极欧姆接合；中间层，其位于所述第二导电型半导体层与所述接触层之间，且杂质浓度比所述第二导电型半导体层高；以及电阻层，其设于所述端面的至少一个端面附近的所述第二导电型半导体层上，且电阻比所述中间层高。

Description

半导体发光元件以及半导体发光元件的制造方法
技术领域
本发明涉及半导体发光元件以及半导体发光元件的制造方法。
背景技术
伴随着半导体激光元件的高输出化，有时会产生COD(Catastrophic OpticalDamage(光学灾变损伤))。COD是半导体激光元件的出射端面因光吸收等而发热，导致端面破坏，使得激光振荡停止的现象。作为COD的主要起因，可想到：由于形成在出射端面侧的较深的界面能级而产生非发光复合，导致在端面附近产生发热，引起带隙随着该发热而缩小从而促进非发光复合这一正反馈；或者是，端面附近的半导体晶体发生偏析。
在专利文献1中，为了抑制端面处的COD，公开了一种采用被称为窗区域的构造的方法。它是向激光端面附近扩散Zn等杂质，使活性层的量子阱构造混晶化，抑制对光的吸收。
在专利文献2中，公开了一种在形成有使Zn作为杂质而扩散的窗区域的半导体激光元件中，将降低覆盖层与接触层的能带能量差的中间层夹持形成在覆盖层与接触层之间的结构。
现有技术文献
专利文献
专利文献1：国际公开第2018/105015号
专利文献2：日本特开2014-110250号公报
发明内容
发明所要解决的课题
然而，在专利文献1所公开的结构中，由于没有中间层，因此会在上覆盖层和接触层产生能带的不连续(因为各材料的带隙能量之差而产生的导带能级的能量差)，导致元件的电阻变高。
另外，在专利文献2所公开的结构中，由于接触层以及中间层形成至出射端面，因此流向出射端面的电流增大，使得电流所引起的出射端面处的发热变大。
因此，本发明的目的在于提供一种能够在实现高输出化的同时抑制出射端面处的发热的半导体发光元件以及半导体发光元件的制造方法。
用于解决课题的手段
根据本发明的一方式的半导体发光元件，具备：第一导电型半导体层；活性层，其位于所述第一导电型半导体层上，并具有相互平行的端面；第二导电型半导体层，其位于所述活性层上；接触层，其位于所述第二导电型半导体层上，并能够与电极欧姆接合；中间层，其位于所述第二导电型半导体层与所述接触层之间，且杂质浓度比所述第二导电型半导体层高；以及电阻层，其设于所述端面的至少一个端面附近的所述第二导电型半导体层上，且电阻比所述中间层高。
由此，能够在抑制接触层与活性层之间的电阻的增大的同时，降低接触层与第二导电型半导体层之间的能带能量差。而且，能够抑制经由中间层流向光出射端侧的电流。因此，即使在第二导电型半导体层与接触层之间设有中间层的情况下，也能够抑制光出射端侧的发热，能够在实现高输出化的同时抑制COD。
另外，根据本发明的一方式的半导体发光元件，在与所述活性层的端面附近相当的位置、并且是所述接触层从所述端面向谐振器方向后退的区域，具备窗区域，所述活性层具备通过经由所述窗区域扩散的杂质进行混晶化而成的混晶区域。
由此，能够抑制流向光出射端侧的电流所引起的发热。而且，能够扩大光出射端侧的活性层的带隙，并且能够在光出射端侧抑制带隙的收缩。由此，能够抑制光出射端侧的激光的吸收所引起的发热。因此，不仅能够抑制流向光出射端侧的电流所引起的温度上升，还能够抑制光出射端侧的激光的吸收所引起的温度上升，能够在实现高输出化的同时抑制COD。
另外，根据本发明的一方式的半导体发光元件，所述电阻层位于所述窗区域。
由此，能够在向第二导电型半导体层与接触层之间设置中间层的同时，在光出射端侧的中间层的位置设置电阻层。
另外，根据本发明的一方式的半导体发光元件，所述电阻层具备形成于所述中间层的凹凸构造。
由此，在向第二导电型半导体层与接触层之间设置中间层的构造中，能够使光出射端侧的中间层高电阻化，能够抑制流向光出射端侧的电流所引起的发热。此时，能够通过经由窗区域向活性层扩散杂质的热处理在光出射端侧的中间层设置凹凸构造。由此，能够抑制工序数的增多。
另外，根据本发明的一方式的半导体发光元件，所述凹凸构造的凹部的至少一部分到达所述第二导电型半导体层。
由此，能够使光出射端侧的中间层的凹凸构造高电阻化，能够抑制在光出射端侧流动的电流所引起的发热。
另外，根据本发明的一方式的半导体发光元件，所述电阻层具备使所述中间层的一部分氧化而成的氧化物。
由此，在向第二导电型半导体层与接触层之间设置中间层的构造中，能够使光出射端侧的中间层高电阻化，能够抑制在光出射端侧流动的电流所引起的发热。此时，通过经由窗区域向活性层扩散杂质的热处理，能够形成使光出射端侧的中间层的一部分氧化而成的氧化物。由此，能够抑制工序数的增多。
另外，根据本发明的一方式的半导体发光元件，所述电阻层是设于所述第二导电型半导体层上的绝缘层。
由此，在向第二导电型半导体层与接触层之间设置中间层的构造中，能够阻止流向光出射端侧的中间层的电流，能够抑制在光出射端侧流动的电流所引起的发热。此时，为了形成绝缘层，仅通过去除光出射端侧的中间层，使绝缘层在后续的工序中通过向所述接触层上形成的绝缘层形成工序同时形成即可，能够抑制工序数的增多。
另外，根据本发明的一方式的半导体发光元件的制造方法，具备：在半导体基板上依次形成第一导电型半导体层、活性层和第二导电型半导体层的工序；在所述第二导电型半导体层上依次形成中间层和接触层的工序；在与所述活性层的端面侧相当的位置形成将所述接触层的一部分去除而成的窗区域的工序；以及在所述窗区域的位置形成电阻比所述中间层高的电阻层的工序。
由此，在向第二导电型半导体层与接触层之间设置中间层的状态下，能够抑制经由该中间层流向光出射端侧的电流，能够抑制光出射端侧的发热。
另外，根据本发明的一方式的半导体发光元件的制造方法，形成所述电阻层的工序具备在所述窗区域的位置在使杂质扩散源与所述中间层接触的状态下进行热处理的工序。
由此，能够通过经由窗区域向活性层扩散杂质的热处理使光出射端侧的中间层高电阻化，并且能够使光出射端侧的活性层混晶化。因此，能够抑制工序数的增多，并且不仅能够抑制在光出射端侧流动的电流所引起的温度上升，还能够抑制光出射端侧的激光的吸收所引起的温度上升。由此，能够在实现高输出化的同时抑制COD，并且能够抑制半导体发光元件的成本上升。
另外，根据本发明的一方式的半导体发光元件的制造方法，形成所述电阻层的工序具备将位于所述窗区域的中间层去除的工序和在所述中间层被去除的部分形成绝缘层或者氧化中间层的工序。
形成绝缘层或者氧化中间层的工序可以包含在向所述接触层上形成绝缘层的工序、热处理工序这些后续的制造工序中实施，能够抑制工序数的增多。
发明效果
在本发明的一方式中，能够在实现半导体发光元件的高输出化的同时抑制出射端面处的发热。
附图说明
图1A是表示将第一实施方式的半导体发光元件沿光导波方向剖切而得的结构的剖面图。
图1B是从上表面对第一实施方式的半导体发光元件进行观察的说明用的俯视图。
图2是表示将第二实施方式的半导体发光元件沿光导波方向剖切而得的结构的剖面图。
图3是表示将第三实施方式的半导体发光元件沿光导波方向剖切而得的结构的剖面图。
图4A是沿光导波方向剖切来对第四实施方式的半导体发光元件的制造方法的一个例子进行表示的剖面图。
图4B是沿光导波方向剖切来对第四实施方式的半导体发光元件的制造方法的一个例子进行表示的剖面图。
图4C是沿光导波方向剖切来对第四实施方式的半导体发光元件的制造方法的一个例子进行表示的剖面图。
图4D是沿光导波方向剖切来对第四实施方式的半导体发光元件的制造方法的一个例子进行表示的剖面图。
图4E是沿光导波方向剖切来对第四实施方式的半导体发光元件的制造方法的一个例子进行表示的剖面图。
图4F是沿光导波方向剖切来对第四实施方式的半导体发光元件的制造方法的一个例子进行表示的剖面图。
图4G是沿光导波方向剖切来对第四实施方式的半导体发光元件的制造方法的一个例子进行表示的剖面图。
图4H是沿光导波方向剖切来对第四实施方式的半导体发光元件的制造方法的一个例子进行表示的剖面图。
图5A是沿光导波方向剖切来对第五实施方式的半导体发光元件的制造方法的一个例子进行表示的剖面图。
图5B是沿光导波方向剖切来对第五实施方式的半导体发光元件的制造方法的一个例子进行表示的剖面图。
图5C是沿光导波方向剖切来对第五实施方式的半导体发光元件的制造方法的一个例子进行表示的剖面图。
图5D是沿光导波方向剖切来对第五实施方式的半导体发光元件的制造方法的一个例子进行表示的剖面图。
图5E是沿光导波方向剖切来对第五实施方式的半导体发光元件的制造方法的一个例子进行表示的剖面图。
图5F是沿光导波方向剖切来对第五实施方式的半导体发光元件的制造方法的一个例子进行表示的剖面图。
图5G是沿光导波方向剖切来对第五实施方式的半导体发光元件的制造方法的一个例子进行表示的剖面图。
图6是将实施例的光加速通电试验结果与比较例一起示出的图。
附图标记说明
1 n型半导体基板
2 n型半导体层
3 活性层
4 p型半导体层
5 中间层
6 接触层
7 绝缘层
8 电极
9A、9B 端面保护膜
R1～R3 电阻层
RN 电流注入区域
RU 电流非注入区域
具体实施方式
以下，参照附图详细说明本发明的实施方式。此外，以下的实施方式并不限定本发明，实施方式中说明的特征的组合未必全都是构成本发明所必需的。实施方式的构成可根据应用本发明的装置的规格、各种条件(使用条件、使用环境等)适当修改或变更。本发明的技术范围是通过权利要求书确定的，不受以下的个别实施方式限定。另外，为了容易理解各结构，以下说明中使用的附图有时使比例尺及形状等与实际构造不同。
图1A是表示将第一实施方式的半导体发光元件沿光导波方向剖切而得的结构的剖面图。
此外，在以下的说明中，作为半导体发光元件，将以端面发光型半导体激光元件为例。该半导体激光元件既可以是能够出射波长780nm波段的红外激光的AlGaAs系半导体激光元件，也可以是能够出射波长650nm波段的红色激光的AlGaInP系半导体激光元件。而且，还可以是能够出射波长405nm波段的蓝色激光的AlGaInN系半导体激光元件。另外，端面发光型半导体激光元件既可以是增益导波型半导体激光元件，也可以是折射率导波型半导体激光元件。
在图1A中，半导体激光元件Z1具备n型半导体层2、活性层3、p型半导体层4、中间层5、接触层6以及与窗区域WD相当的区域的电阻层R1。n型半导体层2、活性层3、p型半导体层4、中间层5以及接触层6依次层叠在n型半导体基板1上。电阻层R1以沿光导波方向(也称为谐振器方向)与中间层5邻接的方式形成在p型半导体层4上。电阻层R1可以通过在使位于窗区域WD的中间层5向下层连着的半导体层扩散杂质的工序中使中间层5本身成为粗糙状态等而形成，其细节见后述。
n型半导体基板1例如可以具备n型GaAs基板。n型半导体层2例如可以具备n型AlGaInP覆盖层。活性层3例如可以具备使障壁层与阱层交替层叠而成的AlGaInP多量子阱(MQW：Multi Quantum Well)活性层。p型半导体层4例如可以具备p型AlGaInP覆盖层。中间层5例如可以具备p型AlGaInP中间层。接触层6例如可以具备p型GaAs接触层。
此外，n型半导体层2除了n型覆盖层以外，还可以具备n型缓冲层或者n型引导层等。作为n型的杂质，可以使用Si(硅)。p型半导体层4除了p型覆盖层以外，还可以具备p型蚀刻终止层、p型载流子阻挡层或者p型引导层等。
活性层3具备相互平行的前端面EA以及后端面EB。此时，半导体激光元件Z1能够在活性层3的前端面EA和后端面EB之间构成谐振器。前端面EA可以用作从半导体激光元件Z1出射激光的光出射面。此时，前端面EA侧可以使光反射率比后端面EB侧低。前端面EA侧的光反射率以及后端面EB侧的光反射率可以通过端面涂覆进行调整。
在p型半导体层4上形成有中间层5以及电阻层R1。在中间层5上形成有接触层6。接触层6能够与电极8欧姆接合。在接触层6中，可以使用Zn(锌)、C(碳)作为p型的杂质。此时，接触层6的杂质浓度可以设定在1×1018～1×1021(原子/cm3)的范围。接触层6具备从前端面EA侧以及后端面EB侧分别向谐振器方向后退的窗区域WD。
中间层5承担着降低p型半导体层4与接触层6之间的能带能量差的作用。中间层5可以通过使杂质浓度比p型半导体层4高而比p型半导体层4更加低电阻化。此时，p型半导体层4的杂质浓度可以设定在1×1017～5×1018(原子/cm3)的范围，中间层5的杂质浓度可以设定在1×1018～1×1020(原子/cm3)的范围。作为p型半导体层4以及中间层5的p型的杂质，可以使用Mg(镁)、Zn。
电阻层R1设于前端面EA侧以及后端面EB侧的p型半导体层4上，且电阻比中间层5高。此时，电阻层R1既可以是将位于窗区域WD的中间层5的表面粗糙化而成的粗糙化构造，也可以是在位于窗区域WD的中间层5形成的凹凸构造。设于中间层5的凹凸构造的凹部的至少一部分可以到达p型半导体层4。在图1A的例子中，示出了在前端面EA和后端面EB设置电阻层R1的例子，但电阻层R1只要处于前端面EA以及后端面EB中的至少一方即可，例如也可以仅在前端面EA侧设置电阻层R1。此外，通过利用SEM(扫描型电子显微镜)对将电阻层R1沿与谐振器方向正交的方向剖切而得的剖面进行观察，能够确认设于中间层5的粗糙化构造或者凹凸构造。
另外，在窗区域WD，设有使活性层3混晶化而成的混晶区域DF。混晶区域DF也可以从p型半导体层4到达活性层3、并进一步到达n型半导体层2。在此，通过在窗区域WD设置使活性层3混晶化而成的混晶区域DF，能够扩大混晶区域DF的活性层3的带隙。因此，能够减小前端面EA侧以及后端面EB侧的激光的吸收，能够抑制前端面EA侧以及后端面EB侧的端面的发热。作为其结果，能够抑制COD。
混晶区域DF可以通过经由窗区域WD扩散的杂质形成。作为该杂质，例如可以使用Zn(锌)。在此，使用GaAs的接触层6与使用AlGaInP的p型半导体层4、中间层5相比，杂质的扩散速度更慢。因此，通过去除接触层6的一部分而设置窗区域WD，能够抑制用于形成混晶区域DF的杂质的扩散所耗费的时间的增多。因此，能够在用于形成混晶区域DF的杂质的扩散时抑制活性层3的晶体损伤的进行，能够抑制阈值电流的增大等特性的恶化。此时，通过对经由窗区域WD扩散杂质的热处理的条件进行调整，能够在位于窗区域WD的中间层5设置凹凸构造。
在图1A中，在电阻层R1上形成有绝缘层7。绝缘层7例如是硅氧化膜、硅氮化膜。此时，绝缘层7可以以埋入位于窗区域WD的中间层5的凹凸构造中的方式形成。另外，如图1B所示，在绝缘层7，形成有成为电流注入区域RN的开口部7A(图1B是为了用来说明而省略了电极8的附图)。此时，在开口部7A的周围，形成有不使电流经由其与电极8的界面而注入的电流非注入区域RU。此外，在图1B中，在形成光导波路的脊部OG的两端附近(附图中左右方向端部附近)，形成有由中间层5的凹凸构造构成的电阻层R1。
在图1A中，在绝缘层7上形成电极8，但也可以使其在开口部7A的区域中形成在接触层6上。电极8例如可以由Au(金)等单一的金属膜构成，也可以由Ti(钛)/Pt(白金)/Au等金属的层叠构造构成。
在活性层3的前端面EA侧形成有端面保护膜9A，在活性层3的后端面EB侧形成有端面保护膜9B。端面保护膜9A可以使光反射率比端面保护膜9B低。端面保护膜9A、9B的材料例如可以使用氮化铝、氮化硅、氧化铝或氧化硅，或者是它们的层叠构造。
在此，通过在p型半导体层4与接触层6之间设置中间层5，并在此基础上在p型半导体层4上设置位于窗区域WD的电阻层R1，能够降低因为接触层6与p型半导体层4之间的各材料的带隙能量之差而产生的导带能级的能量差而实现低电阻化。另外，能够抑制经由中间层5流向前端面EA侧以及后端面EB侧的电流。因此，能够抑制前端面EA侧以及后端面EB侧的电流所引起的发热，能够在实现高输出化的同时抑制COD。
另外，在窗区域WD的位置，通过在p型半导体层4上设置电阻层R1，并且在活性层3设置混晶区域DF，能够抑制流向前端面EA侧以及后端面EB侧的电流所引起的发热。另外，通过扩大前端面EA侧以及后端面EB侧的活性层3的带隙，能够抑制前端面EA侧以及后端面EB侧的激光的吸收所引起的发热。因此，不仅能够抑制流向前端面EA侧以及后端面EB侧的电流所引起的温度上升，还能够抑制前端面EA侧以及后端面EB侧的激光的吸收所引起的温度上升。作为结果，能够在实现高输出化的同时抑制COD。
在半导体激光元件Z1的谐振器端面(前端面EA以及后端面EB)，会发生半导体表面的氧的吸附以及表面的氧化等。因此，在谐振器端面附近会产生特有的能级，谐振器端面附近的半导体的禁带宽度实质上变狭。其结果，半导体激光元件Z1的谐振器端面附近对在谐振器内部产生的光成为吸收区域，会引起COD。经由存在于谐振器端面附近的表面能级的非发光复合会引起温度上升，因此谐振器端面附近的禁带宽度进一步减小。作为结果，产生愈发容易引起光吸收的正反馈。在此，通过在窗区域WD的位置设置混晶区域DF，能够扩大谐振器端面附近的带隙而抑制光吸收，能够降低谐振器端面附近的光吸收所引起的发热。
另一方面，谐振器端面附近的发热不仅会由光吸收引起，还会由在谐振器端面附近流动的电流引起。为了降低元件的电阻，将中间层5以及接触层6的p型的杂质浓度提高，使电阻降低。在该状态下，经由中间层5流向谐振器端面附近的漏电流增大。其结果，在谐振器端面附近流动的电流增大，谐振器端面附近的电流所引起的发热增大。在此，通过在谐振器端面附近的p型半导体层4上设置电流非注入区域RU以及电阻层R1，能够对经由接触层6以及中间层5的谐振器端面附近的漏电流进行抑制。由此，能够使在谐振器端面附近流动的电流所引起的谐振器端面附近的发热降低。
另外，通过在位于窗区域WD的中间层5设置凹凸构造，能够使前端面EA侧以及后端面EB侧的中间层5高电阻化。由此，能够抑制流向前端面EA侧以及后端面EB侧的电流所引起的发热。此时，通过对经由窗区域WD向活性层3扩散杂质的热处理温度进行调整，能够在前端面EA侧以及后端面EB侧的中间层5设置凹凸构造。通过使杂质扩散的热处理工序兼作形成凹凸构造的工序，能够抑制工序数的增多。
图2是表示将第二实施方式的半导体发光元件沿光导波方向剖切而得的结构的剖面图。此外，在以下的说明中，将对与图1A的结构不同的部分进行说明，对于与图1A的结构相同的部分，标注相同的附图标记并省略说明。
在图2中，半导体激光元件Z2具备电阻层R2来代替图1A的半导体激光元件Z1的电阻层R1。电阻层R2是具备使中间层5的一部分氧化而成的氧化物的层。该氧化物例如是氧化镓(Ga2O3)。此时，作为电阻层R2，也可以在具备使中间层5的一部分氧化而成的氧化物的同时，具备使中间层5的面粗糙而成的凹凸构造。使中间层5的一部分氧化而成的氧化物中的至少一部分也可以到达p型半导体层4。使中间层5的一部分氧化而成的氧化物可以通过对用于形成混晶区域DF的杂质扩散时的热处理温度进行调整来形成。此时，不再需要与用于形成混晶区域DF的杂质扩散工序独立地设置用于使中间层5的一部分氧化的氧化工序，能够抑制工序数的增多。
在此，通过在p型半导体层4上设置位于窗区域WD的电阻层R2，能够抑制经由中间层5流向前端面EA侧以及后端面EB侧的电流。因此，能够抑制前端面EA侧以及后端面EB侧的发热，能够在实现高输出化的同时抑制COD。
图3是表示将第三实施方式的半导体发光元件沿光导波方向剖切而得的结构的剖面图。
在图3中，半导体激光元件Z3具备电阻层R3来代替图1A的半导体激光元件Z1的电阻层R1。电阻层R3可以使用绝缘体构成。电阻层R3例如可以由硅氧化膜、硅氮化膜构成。在电阻层R3的位置去除中间层5。通过在中间层5被去除的位置埋入绝缘层，可以在p型半导体层4上形成电阻层R3。此外，用于电阻层R3的绝缘体的材料既可以与绝缘层7的材料不同，也可以与绝缘层7的材料相同。在此，如果使用于电阻层R3的绝缘体的材料与绝缘层7的材料相同，则能够在绝缘层7的形成工序中形成电阻层R3。因此，不再需要与绝缘层7的形成工序独立地设置电阻层R3的形成工序，能够抑制工序数的增多。
在此，通过在p型半导体层4上设置位于窗区域WD的电阻层R3，能够抑制经由中间层5流向前端面EA侧以及后端面EB侧的电流。因此，能够抑制前端面EA侧以及后端面EB侧的发热，能够在实现高输出化的同时抑制COD。
另外，在本实施例中，由于在p型半导体层4上与绝缘层7的形成工序独立地设置电阻层R3，因此能够适当设定用于形成混晶区域DF的杂质扩散工序中的热处理时间以及热处理温度，能够使用于形成混晶区域DF的条件最佳化。
图4A至图4H是沿光导波方向剖切来对第四实施方式的半导体发光元件的制造方法的一个例子进行表示的剖面图。此外，在该第四实施方式中，示出图1A的半导体激光元件Z1的制造方法的一个例子。
在图4A中，通过进行外延生长，在n型半导体基板1上依次层叠n型半导体层2、活性层3、p型半导体层4、中间层5以及接触层6。此时，中间层5的杂质浓度比p型半导体层4的杂质浓度大，接触层6的杂质浓度比中间层5的杂质浓度大。外延生长既可以是MOCVD(MetalOrganic Chemical Vapor Deposition(金属有机物化学气相沉积))，也可以是MBE(Molecular Beam Epitaxy(分子束外延))，还可以是HVPE(Hydride Vapor Phase Epitaxy(氢化物气相外延))。
接下来，如图4B所示，通过使用光刻技术以及蚀刻技术而对接触层6形成图案，在接触层6形成窗区域WD。也可以通过使用光刻技术以及剥离技术而在接触层6形成窗区域WD。
接下来，如图4C所示，通过等离子体CVD或者溅射等方法在接触层6上形成保护膜9。此外，保护膜9是Zn等杂质的扩散防止膜。保护膜9例如是硅氧化膜或者硅氮化膜。然后，通过使用光刻技术以及蚀刻技术而对保护膜9形成图案，将窗区域WD的保护膜9去除。
接下来，如图4D所示，通过等离子体CVD或者溅射等方法，在保护膜9上以覆盖窗区域WD的方式形成杂质蒸镀源10。此外，杂质蒸镀源10的材料例如可以使用ZnO。
接下来，如图4E所示，通过对窗区域WD被杂质蒸镀源10覆盖的n型半导体基板1进行热处理，使杂质从杂质蒸镀源10向晶体侧(半导体基板1侧)扩散，使活性层3混晶化。该热处理是在设定为能够防止引起半导体激光元件Z1特性恶化的晶体损伤的温度以及时间的基础上，在氮氛围环境下进行的。
此时，杂质经由位于窗区域WD的中间层5向p型半导体层4、活性层3以及n型半导体层2扩散。通过该工序，可以使位于窗区域WD的中间层5的一部分消失而变成粗糙状态。其结果，能够使位于窗区域WD的中间层5高电阻化，在p型半导体层4上形成位于窗区域WD的电阻层R1。此外，在使杂质从杂质蒸镀源10向晶体侧扩散时，能够利用杂质蒸镀源10中所含的氧使位于窗区域WD的中间层5的一部分氧化，在位于窗区域WD的中间层5的一部分形成氧化物。由此，不但是中间层5的粗面化，其氧化也能够有助于使位于窗区域WD的中间层5高电阻化，能够在抑制工序数的增多的同时高效地使位于窗区域WD的中间层5高电阻化。此外，在本说明中，为了使位于窗区域WD的中间层5高电阻化，利用了使杂质从杂质蒸镀源10向晶体侧扩散的热处理，但也可以利用与使杂质从杂质蒸镀源10向晶体侧扩散的热处理不同的热处理。
接下来，如图4F所示，通过蚀刻等方法从接触层6上以及电阻层R1上去除杂质蒸镀源10以及保护膜9。
接下来，如图4G所示，通过等离子体CVD等方法在接触层6上以及电阻层R1上形成由硅氧化膜、硅氮化膜等构成的绝缘层7。然后，通过使用光刻技术以及蚀刻技术而对绝缘层7形成图案，在绝缘层7形成图1A的成为电流注入区域RN的开口部7A(参照图1B)。
接下来，如图4H所示，通过使用溅射或者蒸镀等方法而在绝缘层7上形成经由开口部7A与接触层6连接的电极8。进一步地，将形成有与接触层6连接的电极8的n型半导体基板1劈开为条状。然后，通过溅射等方法，在活性层3的前端面EA侧形成端面保护膜9A，并在活性层3的后端面EB侧形成端面保护膜9B。
此外，在上述实施方式中，示出了通过中间层5的热处理使位于窗区域WD的中间层5高电阻化的方法，但也可以通过经由窗区域WD向中间层5进行离子注入而使位于窗区域WD的中间层5高电阻化。例如，可以通过将氢离子或者氦离子等向位于窗区域WD的中间层5注入，使中间层5非晶化和高电阻化。
图5A至图5G是沿光导波方向剖切来对第五实施方式的半导体发光元件的制造方法的一个例子进行表示的剖面图。此外，在该第五实施方式中，示出图3的半导体激光元件Z3的制造方法的一个例子。
在图5A中，通过图4A至图4D的相同的处理，在保护膜9上以覆盖窗区域WD的方式形成杂质蒸镀源10。
接下来，如图5B所示，通过对窗区域WD被杂质蒸镀源10覆盖的n型半导体基板1进行热处理，使杂质从杂质蒸镀源10向晶体侧扩散，使活性层3混晶化。该热处理是在设定为能够防止引起半导体激光元件Z1特性恶化的晶体损伤的温度以及时间的基础上，在氮氛围环境下进行的。在本实施例中，由于通过后述的工序(图5、图5E、图5F)另行设置绝缘层，因此不需要通过该热处理工序使位于窗区域WD的中间层5高电阻化。因此，能够使用于形成混晶区域DF的条件最佳化。
接下来，如图5C所示，通过蚀刻等方法从接触层6上以及窗区域WD去除杂质蒸镀源10以及保护膜9。
接下来，如图5D所示，通过使用光刻技术以及蚀刻技术而对中间层5形成图案，将窗区域WD的中间层5去除。
接下来，如图5E所示，通过等离子体CVD等方法，在接触层6上以及p型半导体层4上沉积硅氧化膜、硅氮化膜等绝缘层。然后，通过使用光刻技术以及干法蚀刻技术而将接触层6上的绝缘层去除，在窗区域WD的位置形成由绝缘层构成的电阻层R3。
接下来，如图5F所示，通过等离子体CVD等方法，在接触层6上以及电阻层R3上形成由硅氧化膜等构成的绝缘层7。然后，通过使用光刻技术以及蚀刻技术而对绝缘层7形成图案，在绝缘层7形成图1A的成为电流注入区域RN的开口部7A。
接下来，如图5G所示，通过与图4H相同的工序在绝缘层7上形成电极8，并在活性层3的前端面EA侧形成端面保护膜9A，在活性层3的后端面EB侧形成端面保护膜9B。
此外，在上述第五实施方式中，示出了与图5F的绝缘层7的形成工序单独地设置图5E的电阻层R3的形成工序的例子，但也可以通过图5F的绝缘层7的形成工序形成电阻层R3。此时，不再需要设置图5E的工序，能够减少工序数。
图6是将实施例的光加速通电试验结果与比较例一起示出的图。在该光加速通电试验中，对于使图4E的工序的热处理时间变化的比较例以及实施例1～3，调查了到COD破坏为止的平均故障时间(MTTF：Mean Time To Failure)和阈值电流。
在图6中，在热处理时间短的情况下(实施例1)，与比较例相比，平均故障时间的改善效果小。这被推测是因为：在热处理时间短的情况下，位于窗区域WD的中间层5的高电阻化不充分，对流向前端面EA侧以及后端面EB侧的电流的抑制效果小。
在使热处理时间增加的情况下(实施例2)，与比较例相比，平均故障时间改善到了3倍以上，并且阈值电流的增大等特性的恶化也消失。这被推测是因为：若使热处理时间增加，则位于窗区域WD的中间层5的高电阻化会推进，对流向前端面EA侧以及后端面EB侧的电流的抑制效果变大。
在热处理时间过长的情况下(实施例3)，与比较例相比，平均故障时间改善到了5倍以上，但也看到了阈值电流的增大等特性的恶化。这被推测是：若热处理时间过长，则不仅位于窗区域WD的中间层5的高电阻化会推进，晶体损伤也会推进，因此特性恶化。
此外，在上述实施方式中，示出了使用n型半导体层作为第一导电型半导体层、并使用p型半导体层作为第二导电型半导体层的例子，但也可以使用p型半导体层作为第一导电型半导体层、并使用n型半导体层作为第二导电型半导体层。

Claims (10)

1.一种半导体发光元件，其特征在于，具备：
第一导电型半导体层；
活性层，其位于所述第一导电型半导体层上，并具有相互平行的端面；
第二导电型半导体层，其位于所述活性层上；
接触层，其位于所述第二导电型半导体层上，并能够与电极欧姆接合；
中间层，其位于所述第二导电型半导体层与所述接触层之间，且杂质浓度比所述第二导电型半导体层的杂质浓度高；以及
电阻层，其设于所述端面的至少一个端面附近的所述第二导电型半导体层上，且电阻比所述中间层的电阻高。
2.根据权利要求1所述的半导体发光元件，其特征在于，
在与所述活性层的端面附近相当的位置、并且是所述接触层从所述端面向谐振器方向后退的区域具备窗区域，
所述活性层具备基于经由所述窗区域扩散的杂质进行混晶化而成的混晶区域。
3.根据权利要求2所述的半导体发光元件，其特征在于，
所述电阻层位于所述窗区域。
4.根据权利要求1所述的半导体发光元件，其特征在于，
所述电阻层具备形成于所述中间层的凹凸构造。
5.根据权利要求4所述的半导体发光元件，其特征在于，
所述凹凸构造的凹部的至少一部分到达所述第二导电型半导体层。
6.根据权利要求1所述的半导体发光元件，其特征在于，
所述电阻层具备所述中间层的一部分氧化而成的氧化物。
7.根据权利要求1所述的半导体发光元件，其特征在于，
所述电阻层是设于所述第二导电型半导体层上的绝缘层。
8.一种半导体发光元件的制造方法，其特征在于，具备：
在半导体基板上依次形成第一导电型半导体层、活性层和第二导电型半导体层的工序；
在所述第二导电型半导体层上依次形成中间层和接触层的工序；
在与所述活性层的端面附近相当的位置形成将所述接触层的一部分去除而成的窗区域的工序；以及
在所述窗区域的位置形成电阻层的工序，该电阻层的电阻比所述中间层的电阻高。
9.根据权利要求8所述的半导体发光元件的制造方法，其特征在于，
形成所述电阻层的工序具备在所述窗区域的位置在使杂质扩散源与所述中间层接触的状态下进行热处理的工序。
10.根据权利要求8所述的半导体发光元件的制造方法，其特征在于，
形成所述电阻层的工序具备将位于所述窗区域的中间层去除的工序和在所述中间层被去除的部分形成绝缘层或者氧化中间层的工序。
CN202210511876.7A 2021-06-16 2022-05-11 半导体发光元件以及半导体发光元件的制造方法 Pending CN115483610A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021100473A JP2022191938A (ja) 2021-06-16 2021-06-16 半導体発光素子および半導体発光素子の製造方法
JP2021-100473 2021-06-16

Publications (1)

Publication Number Publication Date
CN115483610A true CN115483610A (zh) 2022-12-16

Family

ID=84420550

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210511876.7A Pending CN115483610A (zh) 2021-06-16 2022-05-11 半导体发光元件以及半导体发光元件的制造方法

Country Status (3)

Country Link
JP (1) JP2022191938A (zh)
CN (1) CN115483610A (zh)
TW (1) TW202301763A (zh)

Also Published As

Publication number Publication date
TW202301763A (zh) 2023-01-01
JP2022191938A (ja) 2022-12-28

Similar Documents

Publication Publication Date Title
JP3725582B2 (ja) 半導体レーザ装置の製造方法，及び半導体レーザ装置
US6597716B1 (en) Compound semiconductor laser
JP2001111172A (ja) インデックスガイド型埋め込みヘテロ構造窒化物レーザダイオード構造
JP2003198045A (ja) 半導体レーザ構造体
US9627849B2 (en) Semiconductor light device and manufacturing method for the same
US6677618B1 (en) Compound semiconductor light emitting device
JPH10200190A (ja) 半導体レーザ及びその製造方法
JP4905125B2 (ja) 窒化物半導体レーザ素子及びその製造方法
US6928096B2 (en) Nitride-based semiconductor laser device and method of fabricating the same
US6834068B2 (en) Semiconductor laser device and method for fabricating the same
JP2009055002A (ja) 光半導体装置およびその製造方法
JP2002204034A (ja) 半導体レーザ素子及びその製造方法
JP3710329B2 (ja) 半導体レーザ素子およびその製造方法
JP3782230B2 (ja) 半導体レーザ装置の製造方法及びｉｉｉ−ｖ族化合物半導体素子の製造方法
JP2001111171A (ja) 自己整合インデックスガイド型埋め込みヘテロ構造窒化物レーザ構造
US10109982B2 (en) Semiconductor device
US20090028203A1 (en) Optical semiconductor device and method for manufacturing the same
JP4155664B2 (ja) 半導体レーザ装置
US6959026B2 (en) Semiconductor laser element and process for producing the same
CN115483610A (zh) 半导体发光元件以及半导体发光元件的制造方法
US6426967B1 (en) Semiconductor laser device
US5770471A (en) Method of making semiconductor laser with aluminum-free etch stopping layer
JP3763708B2 (ja) 半導体レーザの製造方法
JP3801410B2 (ja) 半導体レーザ素子及びその製造方法
JP2001068782A (ja) 半導体発光装置およびその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination