JP3710329B2 - 半導体レーザ素子およびその製造方法 - Google Patents
半導体レーザ素子およびその製造方法 Download PDFInfo
- Publication number
- JP3710329B2 JP3710329B2 JP18813999A JP18813999A JP3710329B2 JP 3710329 B2 JP3710329 B2 JP 3710329B2 JP 18813999 A JP18813999 A JP 18813999A JP 18813999 A JP18813999 A JP 18813999A JP 3710329 B2 JP3710329 B2 JP 3710329B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor laser
- sio
- film
- laser device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、共振器端面およびその近傍に窓構造領域を設けて高出力動作時の特性を向上させた半導体レーザ素子およびその製造方法に関する。
【０００２】
【従来の技術】
従来、高出力動作時における半導体レーザ素子の共振器端面の破壊、いわゆるＣＯＤ（Ｃａｔａｓｔｒｏｐｈｉｃ Ｏｐｔｉｃａｌ Ｄａｍａｇｅ）レベルを向上させるために、例えば特開平９−２３０３７号公報には図９に示すような窓構造を有する半導体レーザ素子が開示されている。
【０００３】
この図９において、（ａ）は光出射端面を含む斜視図であり、（ｂ）は（ａ）のＩＩａ−ＩＩａ’線における導波路の断面図であり、（ｃ）は（ａ）のＩＩｂ−ＩＩｂ’線における層厚方向の断面図である。
【０００４】
図９において、１はｎ型ＧａＡｓ基板、２はｎ型ＡｌＧａＡｓ第１クラッド層、３は量子井戸活性層、４ａはｐ型ＡｌＧａＡｓ第２クラッド層、４ｂはｐ型ＡｌＧａＡｓ第３クラッド層、５はｐ型ＧａＡｓコンタクト層、６（斜線部）は空孔拡散領域、８（斜線部）はプロトン注入領域、９はｎ側電極、１０はｐ側電極、２０はレーザ共振器の光出射端面、３ａは活性層３のレーザ発光に寄与する活性領域、３ｂは活性層３の光出射端面２０およびその近傍に形成された窓構造領域である。
【０００５】
この半導体レーザ素子の製造について、図１０を用いて説明する。
【０００６】
まず、図１０（ａ）に示すように、ｎ型ＧａＡｓ基板１上にｎ型ＡｌＧａＡｓ第１クラッド層２、量子井戸活性層３およびｐ型ＡｌＧａＡｓ第２クラッド層４ａを順次エピタキシャル成長する。
【０００７】
次に、図１０（ｂ）に示すように、第２クラッド層４ａ表面をＳｉＯ2膜１６で覆い、レーザ共振器端面に達しない長さでレーザ共振器方向に延びるストライプ状開口部１６ａを形成する。
【０００８】
続いて、このウエハをＡｓ雰囲気下において８００℃以上の温度でアニールすると、ＳｉＯ2膜１６がそれに接する第２クラッド層４ａ表面からＧａ原子を吸収し、第２クラッド層４ａ中にＧａ空孔を生じさせる。さらに、この空孔がアニールによって結晶内部に拡散し、量子井戸活性層に達すると量子井戸構造を無秩序化させる。無秩序化した活性層領域では実効的な禁制帯幅が広がるため、発振レーザ光に対して透明な窓構造領域として機能する。
【０００９】
その後、ＳｉＯ2膜１６を除去し、図１０（ｃ）に示すように、第２クラッド層層４ａ上にｐ型ＡｌＧａＡｓ第３クラッド層４ｂおよびｐ型ＧａＡｓコンタクト層５を順次エピタキシャル再成長する。
【００１０】
次に、コンタクト層５上にレジスト膜を形成し、フォトリソグラフィ技術によって上記ＳｉＯ2膜のストライプ状開口部１６ａと同じ領域に図１０（ｄ）に示すようなストライプ状レジスト１７を形成する。そして、このレジスト１７をマスクとしてコンタクト層５の上方からプロトン注入を行って電流ブロック層となる高抵抗領域８を形成する。
【００１１】
最後に、ＧａＡｓ基板１側にｎ側電極９、コンタクト層５上にｐ側電極１０を形成し、ウエハを劈開することにより共振器端面を形成して図９に示した半導体レーザ素子を得る。
【００１２】
上記公報には、この従来の半導体レーザ素子によれば、イオン注入によって活性層を無秩序化する場合に比べて、窓構造を備えた半導体レーザ素子が本来有する高光出力動作を可能にできると共に端面破壊レベルを高くして高信頼性を得ることができる旨が記載されている。
【００１３】
【発明が解決しようとする課題】
しかしながら、上記従来の半導体レーザ素子の製造方法には、以下のような問題点がある。
【００１４】
窓構造領域を形成後にＳｉＯ2膜を除去すると、窓構造領域と活性領域の境界を判別することができない。よって、電流ブロック層を形成する際にプロトン注入マスクとなるレジスト領域と窓構造領域とを位置合わせするために、別途位置合わせ用のマーキング工程等を行う必要がある。
【００１５】
さらに、活性領域がレーザ端面に達したり、窓構造領域とプロトン領域にずれが生じると、半導体レーザ素子の信頼性や諸特性が悪化するため、上記位置合わせには高い精度が要求される。
【００１６】
このような理由から、上記従来の半導体レーザ素子構造では、工程数の増加や精度保持に高い技術が要求され、半導体レーザ素子の量産時に歩留りを高くすることができないという問題があった。
【００１７】
本発明はこのような従来技術の課題を解決すべくなされたものであり、高出力動作時の信頼性に優れ、高い歩留りで作製することができる窓構造の半導体レーザ素子およびその製造方法を提供することを目的とする。
【００１８】
【課題を解決するための手段】
本発明の半導体レーザ素子の製造方法は、第１導電型の基板上に、少なくとも第１導電型の第１クラッド層、量子井戸活性層、第２導電型の第２クラッド層、第２導電型の第３クラッド層および第２導電型のキャップ層を順次成長させる工程と、該第３クラッド層および該キャップ層を共振器方向のリッジストライプ状に加工する工程と、該リッジストライプの両側面、および該リッジストライプ上にわたって第１導電型の電流ブロック層を成長させる工程と、該電流ブロック層上に、該リッジストライプと略直交する方向のストライプ状ＳｉＯ2膜を形成する工程と、次いで、アニールにより該ＳｉＯ2膜直下の該量子井戸活性層部分を選択的に無秩序化する工程と、次いで、該ストライプ状ＳｉＯ2膜をマスクとして、リッジストライプ上における該ＳｉＯ2膜が設けられた領域以外の前記電流ブロック層を除去して、前記キャップ層部分を露出させる工程と、その後に、少なくとも光出射端面が該量子井戸活性層の無秩序化領域を含むように共振器を形成する工程とを含む。
前記ＳｉＯ2膜をスパッタリング法により形成するのが好ましい。
前記ＳｉＯ2膜をレジストマスクを用いたリフトオフ法によりストライプ状に形成するのが好ましい。
【００１９】
前記量子井戸活性層を構成する全井戸層厚が５０ｎｍ以下であるのが好ましい。
【００２０】
前記第３クラッド層の層厚が１．０μｍ以上１．５μｍ以下であるのが好ましい。
【００２１】
前記電流ブロック層のドーパントがＳｉであり、そのキャリア濃度が７×１０17ｃｍ-3以上５×１０18ｃｍ-3以下であるのが好ましい。
【００２２】
前記端面およびその近傍のリッジストライプ上部分に設けられた電流ブロック層は、共振器方向の長さが１０μｍ以上６０μｍ以下であるのが好ましい。
【００２３】
前記端面およびその近傍のリッジストライプ上部分に設けられた電流ブロック層は、層厚が０．５μｍ以上１．５μｍ以下であるのが好ましい。
【００２７】
以下、本発明の作用について説明する。
【００２８】
本発明にあっては、光出射端面およびその近傍に量子井戸活性層を無秩序化した窓構造領域を有しているので、高出力動作時に端面での光吸収が抑制されて端面劣化を防ぐことができる。さらに、共振器端面およびその近傍のリッジストライプ上部分に第１導電型の電流ブロック層を備えているので、導波路部で端面への電流注入を防いで端面破壊レベルを向上させることができる。このリッジストライプは第２導電型の第３クラッド層で構成され、さらに第２導電型のキャップ層を有していてもよい。
【００２９】
この半導体レーザ素子は、例えば共振器端面およびその近傍のリッジストライプ上部分に電流非注入領域を形成するためのマスクとしてＳｉＯ2膜を用いれば、このＳｉＯ2膜によって量子井戸活性層の無秩序化領域を形成することができる。よって、両領域の位置合わせ工程等を行わなくても、セルフアラインで電流非注入領域と窓構造領域とを形成することができる。
【００３０】
上記量子井戸活性層を構成する全井戸層厚が５０ｎｍ以下であれば、全井戸層を均一に無秩序化させることが可能である。
【００３１】
さらに、第３クラッド層の層厚が１．５μｍ以下であれば、量子井戸活性層とＳｉＯ2マスクとの距離が短いので、全井戸層を均一に無秩序化させることが可能である。さらに、第３クラッド層の層厚が１μｍ以上であれば、高出力動作時にも光出力が飽和しないので好ましい。
【００３２】
上記電流ブロック層のドーパントとしてＳｉを用いれば、空孔の拡散を促進させて確実に無秩序化させることが可能である。さらに、電流ブロック層のキャリア濃度が７×１０17ｃｍ-3以上であれば、量子井戸活性層を均一に無秩序化させることが可能であり、５×１０18ｃｍ-3以下であれば、Ｓｉ自身の異常拡散による特性悪化を防ぐことが可能である。
【００３３】
上記端面およびその近傍のリッジストライプ上部分に設けられた電流ブロック層は、共振器方向の長さが１０μｍ以上６０μｍ以下であれば、十分な窓効果を保持することができる。
【００３４】
さらに、端面およびその近傍のリッジストライプ上部分に設けられた電流ブロック層の層厚が０．５μｍ以上であれば、コンタクト層を形成した後でもその電流ブロック層部分を容易に確認可能である。さらに、その電流ブロック層部分が１．５μｍ以下であれば、再成長後にリッジストライプ状部分を露出させるためのエッチング除去工程が容易であり、量産時の歩留りが向上する。
【００３５】
本発明の半導体レーザ素子の製造方法にあっては、レーザ構造およびリッジストライプ形成し、基板全面に電流ブロック層を成長させた後、電流通路となるキャップ層を露出させる際に、リッジストライプと略直交する方向のストライプ状ＳｉＯ2膜を形成してこのＳｉＯ2膜と直交していないキャップ層部分を露出させている。このＳｉＯ2膜は共振器端面およびその近傍に電流ブロック層を残して電流非注入領域を形成するためのエッチングマスクとして役割を有すると共に、ＳｉＯ2膜直下の量子井戸活性層部分を選択的に無秩序化させる役割も有している。従って、電流非注入領域と量子井戸活性層の無秩序化領域とを、両領域の位置合わせ工程等を行わなくても、セルフアラインで形成することが可能である。
【００３６】
上記ＳｉＯ2膜をスパッタリング法によって形成することにより、無秩序化に必要なＧａ空孔を確実に生じさせることができるので好ましい。
【００３７】
さらに、上記ＳｉＯ2膜をレジストマスクを用いたリフトオフ法によってストライプ状に形成することにより、後工程での活性領域の構造変化を抑制することができ、信頼性が向上するので好ましい。
【００３８】
【発明の実施の形態】
以下に、本発明の実施の形態について、図面を参照しながら説明する。
【００３９】
（実施形態１）
図１に本実施形態の半導体レーザ素子の構造を示す。（ａ）は光出射端面を含む斜視図であり、（ｂ）は（ａ）のＩａ−Ｉａ’線における導波路の断面図であり、（ｃ）は（ａ）のＩｂ−Ｉｂ’線における層厚方向の断面図である。
【００４０】
この半導体レーザ素子は、ｎ−ＧａＡｓ基板１上に、ｎ−Ａｌ0.5Ｇａ0.5Ａｓ第１クラッド層１０２、ノンドープ量子井戸活性層１０３、ｐ−Ａｌ0.5Ｇａ0.5Ａｓ第２クラッド層１０４およびｐ−ＧａＡｓエッチング停止層１０５が設けられている。
【００４１】
その上にｐ−Ａｌ0.5Ｇａ0.5Ａｓ第３クラッド層１０６およびｐ−ＧａＡｓキャップ層１０７で構成されたリッジストライプ１０９が設けられ、リッジストライプ１０９の側面はｎ−Ａｌ0.7Ｇａ0.3Ａｓ電流ブロック層１１０で埋め込まれている。共振器の光出射端面１２０およびその近傍ではキャップ層１０７上にも電流ブロック層１１０が設けられて電流非注入領域１１５が構成され、共振器内部および光非出射端面１２１にはこのような電流非注入領域１１５を有していない。その上に電流ブロック層１１０および電流ブロック層が設けられていないリッジストライプ１０９上にわたってｐ−ＧａＡｓコンタクト層１１６が設けられてその上にｐ型電極１１７が設けられ、基板１０１側にはｎ型電極１１８が設けられている。
【００４２】
さらに、光出射端面１２０およびその近傍の量子井戸活性層１０３は、電流非注入領域１１５の下方に、無秩序化により実効的な禁制帯幅が広くなった窓構造領域１１２を有している。
【００４３】
なお、図１（ｃ）において、キャップ層１０７が図１（ａ）の形状と異なるのは、エッチングを行った際に多少侵食されるためである。また、図１（ｃ）において、キャップ層１０７を点線で示しているのは、キャップ層１０７とコンタクト層１１６とが同じ材料および導電型であり、機能的にも視角的にも分離できないからである。
【００４４】
この半導体レーザ素子は、例えば以下のようにして作製することができる。
【００４５】
まず、ｎ−ＧａＡｓ基板１０１を成長装置内にセットして第１回目の結晶成長により、図２（ａ）に示すようにキャリア濃度１×１０18ｃｍ-3で厚さ１．０μｍのｎ−Ａｌ0.5Ｇａ0.5Ａｓ第１クラッド層１０２、ノンドープ量子井戸活性層１０３、キャリア濃度１×１０18ｃｍ-3で厚さ０．１７μｍのｐ−Ａｌ0.5Ｇａ0.5Ａｓ第２クラッド層１０４、キャリア濃度１×１０18ｃｍ-3で厚さ０．００３μｍのｐ−ＧａＡｓエッチング停止層１０５、キャリア濃度１×１０18ｃｍ-3で厚さ１．２μｍのｐ−Ａｌ0.5Ｇａ0.5Ａｓ第３クラッド層１０６およびキャリア濃度１×１０18ｃｍ-3で厚さ０．７μｍのｐ−ＧａＡｓキャップ層１０７を順次成長させる。
【００４６】
このとき、ノンドープ量子井戸活性層１０３として、図３に示すような厚さ０．０１μｍのＡｌ0.1Ｇａ0.9Ａｓ量子井戸層１３０、厚さ０．００５μｍの２層のＡｌ0.35Ｇａ0.65Ａｓ障壁層１３１および厚さ０．０３μｍのＡｌ0.35Ｇａ0.65Ａｓ光ガイド層１３２からなる３重量子井戸構造を形成する。
【００４７】
次に、上記半導体層が形成された基板を成長装置から取り出し、公知のフォトリソグラフィ法技術を用いてキャップ層１０７上に図２（ｂ）に示すようなストライプ状のレジストマスク１０８を形成する。そして、公知の選択エッチング技術を用いてエッチング停止層１０５に達するように第３クラッド層１０６およびキャップ層１０７をリッジストライプ１０９状に加工する。本実施形態では、硫酸と過酸化水素水の混合溶液を用いて第３クラッド層１０６の途中までエッチングし、その後、ＧａＡｓに対して選択性を有するフッ化水素酸を用いてＧａＡｓからなるエッチング停止層１０５で深さ方向のエッチングを停止させた。このときのリッジ幅はエッチング停止層１０５との界面において２μｍ〜３μｍとなるように調整した。
【００４８】
続いて、レジストマスクを除去し、基板を再度成長装置内にセットして第２回目の結晶成長により、図２（ｃ）に示すようにキャリア濃度３×１０18ｃｍ-3で厚さ１．０μｍのｎ−Ａｌ0.7Ｇａ0.3Ａｓ電流ブロック層１１０を成長させる。
【００４９】
その後、基板を再度成長装置から取り出し、図２（ｄ）に示すように、厚さ０．１μｍのＳｉＯ2ストライプ１１１をリッジストライプ１０９と直交するように形成する。このときのＳｉＯ2ストライプ１１１の共振器方向の長さは４０μｍとし、ストライプ間隔はレーザ共振器長と同じ８００μｍとした。
【００５０】
次に、この基板をＡｓ雰囲気下において８００℃で５分間アニールする。このアニール中に、ＳｉＯ2ストライプ１１１直下のｎ−ＡｌＧａＡｓ結晶表面からＧａ原子が吸収され、ｎ−ＡｌＧａＡｓ結晶内部にＧａ空孔が生成される。このＧａ空孔は拡散定数が大きいため、直ちに基板方向に拡散し、量子井戸活性層１０３に達すると量子井戸構造を無秩序化させる。これにより、図２（ｅ）に示すように、ＳｉＯ2ストライプ１１１直下以外の量子井戸活性領域よりも実効的な禁制帯幅が広い窓構造領域１１２が形成される。
【００５１】
続いて、図２（ｆ）に示すように、レジストマスク１１３およびＳｉＯ2ストライプ１１１をマスクとして、レジスト開口部１１４から露出した電流ブロック層１１０をキャップ層１０７に達するまでエッチング除去する。本実施形態では、硫酸と過酸化水素水の混合溶液を用いて時間制御でエッチングを行った。この工程により、ＳｉＯ2ストライプ１１１直下の電流ブロック層１１０は電流非注入領域１１５として残される。その後、図２（ｇ）に示すように、レジストマスク１１３およびＳｉＯ2ストライプ１１１を除去する。
【００５２】
次に、基板を再度成長装置内にセットして第３回目の結晶成長により、図２（ｈ）に示すようにキャリア濃度５×１０18ｃｍ-3で厚さ２．０μｍのｐ−ＧａＡｓコンタクト層１１６を成長させる。
【００５３】
その後、コンタクト層１１６の上面および基板１０１の下面に各々オーミック電極１１７、１１８を形成し、ウエハを劈開して共振器長を８００μｍに調整する。このとき、劈開位置が電流非注入領域１１５を含むように共振器を形成する。
【００５４】
最後に、劈開された両端面１２０、１２１にコーティング膜を形成する。本実施形態では光出射端面１２０に反射率１５％のＡｌ2Ｏ3膜を形成し、光非出射端面１２１に反射率９０％のＡｌ2Ｏ3膜を形成した。以上により図１に示した本実施形態の半導体レーザ素子が得られる。
【００５５】
このように、本実施形態の半導体レーザ素子は、ＳｉＯ2ストライプ１１１によって、光出射端面およびその近傍のリッジストライプ上部分に残した電流ブロック層１１０による電流非注入領域１１５と、量子井戸活性層１０３の無秩序化による窓構造領域１１２とがセルフアラインで形成される。従って、両領域を別工程で作製する従来の半導体レーザ素子と比べて、両領域の位置合わせ等の工程を必要とせず、また、位置ずれによる特性不良等も生じない。
【００５６】
さらに、電流非注入領域１１５はその他の平坦部に比べて電流ブロック層１１０の層厚分だけ表面が高くなっており、ＭＯＣＶＤ法やＭＢＥ法によるコンタクト層１１６の形成後もその段差が存在する。従って、劈開によるレーザ共振器形成の際に、劈開位置が電流非注入領域１１５を含むように共振器を形成するのが容易である。このとき、端面およびその近傍のリッジストライプ上部分に設けられた電流ブロック層の層厚が０．１μｍ以上であればその機能を充分に果たすことができるが、コンタクト層１１６の形成後に段差確認を容易にするためには、０．５μｍ以上であるのが好ましい。また、２回目の結晶成長後にキャップ層１０７上に成長される電流非注入領域１１５以外の電流ブロック層１１０部分を歩留まり良くエッチング除去するためには、電流ブロック層の層厚が１．５μｍ以下であるのが好ましい。
【００５７】
次に、量子井戸活性層１０３中の量子井戸層１３０の層数と層厚を変化させて本実施形態の半導体レーザ素子を作製し、全量子井戸層厚と半導体レーザ素子のＣＯＤレベルとの関係を調べた結果を図４に示す。このときの量子井戸層１３０のＡｌ組成比はレーザ発振波長が７８０ｎｍとなるように調整した。
【００５８】
この図４から、層数によらず、全量子井戸層厚が５０ｎｍを超えるとＣＯＤレベルが低下することがわかる。この理由としては、全量子井戸層厚が５０ｎｍを超えると全ての量子井戸層が均一に無秩序化されず、レーザ光を吸収してＣＯＤに至ることが考えられる。従って、本発明の半導体レーザ素子において、全量子井戸層厚は５０ｎｍ以下であるのが好ましいことがわかる。
【００５９】
次に、ｐ−ＡｌＧａＡｓ第３クラッド層１０６の層厚を変化させて本実施形態の半導体レーザ素子を作製し、第３クラッド層の層厚と半導体レーザ素子のＣＯＤレベルとの関係を調べた結果を図５に示す。
【００６０】
この図５から、第３クラッド層１０６の層厚が１．０μｍ未満ではキャップ層１０７による光吸収のために光出力が飽和し、ＣＯＤに至らなかった。一方、第３クラッド層１０６の層厚が１．５μｍを超えるとＣＯＤレベルが低下した。この理由としては、Ｇａ空孔の発生源であるＳｉＯ2ストライプ１１１から量子井戸活性層１０３との距離が長くなるために量子井戸層が均一に無秩序化されず、レーザ光を吸収してＣＯＤに至ることが考えられる。従って、本発明の半導体レーザ素子において、第３クラッド層の層厚は１．０μｍ以上で、かつ、１．５μｍ以下であるのが好ましいことがわかる。
【００６１】
次に、ｎ−ＡｌＧａＡｓ電流ブロック層１１０のドーパントおよびキャリア濃度を変化させて本実施形態の半導体レーザ素子を作製し、電流ブロック層のドーパント種およびキャリア濃度と半導体レーザ素子のＣＯＤレベルとの関係を調べた結果を図６に示す。このときのドーパントとしてはＳｉおよびＳｅを用いた。
【００６２】
この図６から、ドーパントとしてＳｅを用いるよりもＳｉを用いる方がＣＯＤレベルが高くなることがわかる。この理由としては以下のことが考えられる。Ｓｉは両性種であるのでIII族およびＶ族のいずれの格子位置にも入るが、このＳｉ（III）とＳｉ（Ｖ）の対は電気的に中性であるため、価電状態を変えることなく結晶格子内を容易に移動することができる。これにより、Ｇａ空孔の拡散を助長する働きがあると推察され、確実に無秩序化を生じさせることができると考えられる。
【００６３】
さらに、図６から、電流ブロック層のキャリア濃度については７×１０17ｃｍ-3以上でＣＯＤレベルが急激に高くなることがわかる。この理由は、７×１０17ｃｍ-3未満ではＳｉ（III）とＳｉ（Ｖ）の対を作りにくいので、Ｇａ空孔の拡散による無秩序化が助長されないためであると考えられる。一方、キャリア濃度が５×１０18ｃｍ-3を超えるとキャリア濃度が高すぎるため、ｐ−ＡｌＧａＡｓ第２クラッド層１０４のｎ型化やｐ−ｎ接合位置のシフト等が生じ、良好なレーザ特性が得られなかった。従って、本発明の半導体レーザ素子において、電流ブロック層のキャリア濃度が７×１０17ｃｍ-3以上５×１０18ｃｍ-3以下であれるのが好ましいことがわかる。
【００６４】
次に、光出射端面１２０およびその近傍に形成した電流ブロック層１１０による電流非注入領域１１５の共振器方向の長さを変化させて本実施形態の半導体レーザ素子を作製し、電流非注入領域１１５の長さと半導体レーザ素子のＣＯＤレベルおよび動作電圧との関係を調べた結果を図７に示す。
【００６５】
この図７から、電流非注入領域１１５の共振器方向の長さが１０μｍ未満では充分な端面非注入効果が得られず、ＣＯＤレベルが低下することがわかる。一方、電流非注入領域１１５の共振器方向の長さが６０μｍを超えると、ＣＯＤレベルは高いが、電流通路が狭くなるために動作電圧が増大した。従って、本発明の半導体レーザ素子において、電流非注入領域１１５の共振器方向の長さは１０μｍ以上６０μｍ以下であるのが好ましいことがわかる。
【００６６】
（実施形態２）
本実施形態では、ＳｉＯ2ストライプ１１１をスパッタリング法、プラズマＣＶＤ法および電子ビーム蒸着法によって各々形成し、ＣＯＤレベルを比較した。その他の構造および作製方法は実施形態１と同様にした。
【００６７】
下記表１に各ＳｉＯ2膜形成方法によるＣＯＤレベルを示す。
【００６８】
【表１】
【００６９】
この表１から、スパッタリング法によってＳｉＯ2膜を形成した半導体レーザ素子が最もＣＯＤレベルが高いことがわかる。
【００７０】
この理由は、スパッタリング法によるＳｉＯ2膜は下地への密着性に優れており、Ｇａ空孔の生成と拡散を生じ易いためであると考えられる。従って、本発明の半導体レーザ素子において、ＳｉＯ2膜をスパッタリング法により形成するのが好ましいことがわかる。
【００７１】
（実施形態３）
本実施形態では、ＳｉＯ2ストライプ１１１を形成する際に、ストライプと反対のパターンのレジスト膜を予め形成してその上にＳｉＯ2膜を形成した後、不要なＳｉＯ2膜部分をレジスト共に除去する、いわゆる「リフトオフ法」によって非注入領域分を形成して半導体レーザ素子を作製した。さらに、比較のためにＳｉＯ2膜を全面に形成した後でレジストストライプを形成し、エッチングによってＳｉＯ2ストライプ１１１を形成して半導体レーザ素子を作製した。その他の構造および作製方法は実施形態１と同様にした。
【００７２】
図８に、両半導体レーザ素子について、１０００時間の寿命試験を行ったエージング結果を示す。なお、寿命試験は動作温度６０℃、レーザ出力１２０ｍＷの連続駆動条件で行った。
【００７３】
通常、エージング寿命が１０００時間以上であれば使用上問題は生じない。図８に示すように、エッチング法によってＳｉＯ2膜をストライプ加工した半導体レーザ素子においてもこの基準を満たしているが、リフトオフ法によってＳｉＯ2膜を加工した半導体レーザ素子はさらに長寿命であることがわかる。
【００７４】
この理由としては、以下のようなことが考えられる。ＳｉＯ2ストライプ１１１の下にＧａ空孔が生成されるのは主としてアニール処理を行った後であるが、アニール処理前であってもＳｉＯ2膜が接しているＡｌＧａＡｓ界面においてはＳｉＯ2膜形成時の温度や衝撃によって若干のＧａ空孔が生成される。リフトオフ法を用いる場合には、無秩序化領域以外は予めマスクされているので、ＳｉＯ2膜によるＧａ空孔生成が起こらない。従って、その後のアニール処理を経ても量子井戸活性層の構造変化が起こらないためであると考えられる。従って、本発明のの半導体レーザ素子において、ＳｉＯ2膜ををレジストマスクを用いたリフトオフ法によりストライプ状に加工するのが好ましいことがわかる。
【００７５】
なお、上記実施形態１〜実施形態３では、光出射端面およびその近傍に窓構造領域と電流非注入領域を設けたが、光出射端面と光非出射端面側の両方に窓構造領域と電流非注入領域を設けてもよい。
【００７６】
さらに、上記実施形態では多重量子井戸活性層の例について説明したが、単一量子井戸活性層に対しても同様に本発明は適用可能である。また、半導体層の材料としてはＡｌＧａＡｓ系材料を用いたが、赤色レーザ材料として用いられるＩｎＧａＰ系材料およびＩｎＧａＡｌＰ系材料、通信用長波長レーザ材呂うとして用いられるＩｎＧａＡｓ系材料およびＩｎＧａＡｓＰ系材料等の他の材料系を用いることもできる。さらに、第１導電型としてｎ型、第２導電型としてｐ型の半導体層を成長させた半導体レーザ素子、および第１導電型としてｐ型、第２導電型としてｎ型の半導体層を成長させた半導体レーザ素子のいずれについても本発明は適用可能である。但し、Ｇａ空孔の拡散を助長するためには電流ブロック層のドーパントとしてＳｉを用いるのが好ましく、このＳｉはｎ型ドーパントであるので、第１導電型としてｎ型の半導体層を成長させるのが好ましい。
【００７７】
本発明の半導体レーザ素子の製造工程において、成長法としてはＭＯＣＶＤ法やＭＢＥ法等を用いることができる。
【００７８】
【発明の効果】
以上詳述したように、本発明の半導体レーザ素子によれば、光出射端面およびその近傍に量子井戸活性層を無秩序化した窓構造領域を有しているので、高出力動作時に導波路端面での光吸収を抑制して端面劣化を防ぐことができる。さらに、共振器端面およびその近傍のリッジストライプ上部分に第１導電型の電流ブロック層を備えているので、導波路部で端面への電流注入を防いで端面破壊レベルを向上させることができる。
【００７９】
この半導体レーザ素子の製造においては、電流ブロック層による電流非注入領域を形成するためのマスクとして、量子井戸活性層に無秩序化領域を形成するためのＳｉＯ2マスクを用いることができるので、両領域の位置合わせ工程等を付け加えることなく、セルフアラインで電流非注入領域と窓構造領域とを形成することができる。よって、所望の窓構造を備えた半導体レーザ素子の製造工程を簡素化して高歩留まりで作製することができる。
【００８０】
さらに、量子井戸活性層を構成する全井戸層厚を５０ｎｍ以下とすることにより、全井戸層を均一に無秩序化させることができる。よって、窓構造を備えた半導体レーザ素子をさらに高歩留まりで作製することができる。
【００８１】
さらに、第３クラッド層の厚みを１μｍ以上１μｍ以下にすることにより、光出力の飽和を防ぐと共に量子井戸活性層の無秩序化を均一にすることができる。よって、高出力時の特性に優れた窓構造の半導体レーザ素子を高歩留まりで作製することができる。
【００８２】
さらに、電流ブロック層のドーパントとしてＳｉを用いることにより、空孔の拡散を促進させて確実に無秩序化を生じさせることができる。また、電流ブロック層のＳｉキャリア濃度を７×１０17ｃｍ-3以上５×１０18ｃｍ-3以下にすることにより、量子井戸活性層を均一に無秩序化させると共にＳｉ自身の異常拡散による特性悪化を防ぐことができる。よって、特性に優れた窓構造の半導体レーザ素子を高歩留まりで作製することができる。
【００８３】
さらに、端面およびその近傍のリッジストライプ上部分に設けた電流ブロック層の共振器方向の長さを１０μｍ以上６０μｍ以下にすることにより、動作電圧上昇を抑えると共に十分な窓効果を保持することができる。よって、信頼性に優れた窓構造の半導体レーザ素子を得ることができる。
【００８４】
さらに、端面およびその近傍のリッジストライプ上部分に設けた電流ブロック層の層厚を０．５μｍ以上１．０μｍ以下にすれば、コンタクト層を形成した後でもその電流ブロック層部分を容易に確認できるので、無秩序化領域を確認することができ、しかも、再成長後のエッチング除去工程が容易である。よって、所望の窓構造を備えた半導体レーザ素子を高歩留まりで作製することができる。
【００８５】
本発明の半導体レーザ素子の製造方法によれば、電流非注入領域と量子井戸活性層の無秩序化領域とを、両領域の位置合わせ工程等を行わなくても、セルフアラインで形成することができる。よって、所望の窓構造を有する半導体レーザ素子を高歩留まりで作製することができる。
【００８６】
さらに、このＳｉＯ2膜をスパッタリング法によって形成することにより、量子井戸活性層の無秩序化に必要なＧａ空孔を確実に生じさせることができる。よって、信頼性に優れた窓構造の半導体レーザ素子を得ることができる。
【００８７】
さらに、ストライプ状のＳｉＯ2膜をレジストマスクを用いたリフトオフ法によって形成することにより、後工程での活性領域の構造変化を抑制することができ、信頼性を向上させることができる。よって、信頼性に優れた窓構造の半導体レーザ素子を得ることができる。
【図面の簡単な説明】
【図１】本実施形態の半導体レーザ素子の構造を示す図であり、（ａ）は光出射端面を含む斜視図であり、（ｂ）は（ａ）のＩａ−Ｉａ’線における導波路の断面図であり、（ｃ）は（ａ）のＩｂ−Ｉｂ’線における層厚方向の断面図である。
【図２】実施形態１の半導体レーザ素子の製造工程を説明するための図であり、（ａ）は断面図、（ｂ）〜（ｈ）は斜視図である。
【図３】実施形態１の半導体レーザ素子における量子井戸活性層のＡｌ組成プロファイルを示す図である。
【図４】実施形態１の半導体レーザ素子における全量子井戸層厚とＣＯＤレベルとの関係を示す図である。
【図５】実施形態１の半導体レーザ素子におけるｐ−ＡｌＧａＡｓ第３クラッド層厚とＣＯＤレベルとの関係を示す図である。
【図６】実施形態１の半導体レーザ素子におけるｎ−ＡｌＧａＡｓ電流ブロック層のキャリア濃度とＣＯＤレベルとの関係を示す図である。
【図７】実施形態１の半導体レーザ素子における電流非注入領域の長さとＣＯＤレベルとの関係を示す図である。
【図８】実施形態３の半導体レーザ素子におけるエージング結果を示す図である。
【図９】従来の窓構造の半導体レーザ素子の構造を示す図であり、（ａ）は光出射端面を含む斜視図であり、（ｂ）は（ａ）のＩＩａ−ＩＩａ’線における導波路の断面図であり、（ｃ）は（ａ）のＩＩｂ−ＩＩｂ’線における層厚方向の断面図である。
【図１０】従来の窓構造の半導体レーザ素子の製造工程を説明するための図であり、（ａ）は断面図、（ｂ）〜（ｄ）は斜視図である。
【符号の説明】
１０１ 基板
１０２ 第１クラッド層
１０３ 量子井戸活性層
１０４ 第２クラッド層
１０５ エッチング停止層
１０６ 第３クラッド層
１０７ キャップ層
１０８ ストライプ状レジストマスク
１０９ リッジストライプ
１１０ 電流ブロック層
１１１ ＳｉＯ2ストライプ
１１２ 窓構造領域
１１３ レジストマスク
１１４ 開口部
１１５ 電流非注入領域
１１６ コンタクト層
１１７ ｐ型電極
１１８ ｎ型電極
１２０ 光出射端面
１２１ 光非出射端面
１３０ 量子井戸層
１３１ 障壁層
１３２ 光ガイド層
【発明の属する技術分野】
本発明は、共振器端面およびその近傍に窓構造領域を設けて高出力動作時の特性を向上させた半導体レーザ素子およびその製造方法に関する。
【０００２】
【従来の技術】
従来、高出力動作時における半導体レーザ素子の共振器端面の破壊、いわゆるＣＯＤ（Ｃａｔａｓｔｒｏｐｈｉｃ Ｏｐｔｉｃａｌ Ｄａｍａｇｅ）レベルを向上させるために、例えば特開平９−２３０３７号公報には図９に示すような窓構造を有する半導体レーザ素子が開示されている。
【０００３】
この図９において、（ａ）は光出射端面を含む斜視図であり、（ｂ）は（ａ）のＩＩａ−ＩＩａ’線における導波路の断面図であり、（ｃ）は（ａ）のＩＩｂ−ＩＩｂ’線における層厚方向の断面図である。
【０００４】
図９において、１はｎ型ＧａＡｓ基板、２はｎ型ＡｌＧａＡｓ第１クラッド層、３は量子井戸活性層、４ａはｐ型ＡｌＧａＡｓ第２クラッド層、４ｂはｐ型ＡｌＧａＡｓ第３クラッド層、５はｐ型ＧａＡｓコンタクト層、６（斜線部）は空孔拡散領域、８（斜線部）はプロトン注入領域、９はｎ側電極、１０はｐ側電極、２０はレーザ共振器の光出射端面、３ａは活性層３のレーザ発光に寄与する活性領域、３ｂは活性層３の光出射端面２０およびその近傍に形成された窓構造領域である。
【０００５】
この半導体レーザ素子の製造について、図１０を用いて説明する。
【０００６】
まず、図１０（ａ）に示すように、ｎ型ＧａＡｓ基板１上にｎ型ＡｌＧａＡｓ第１クラッド層２、量子井戸活性層３およびｐ型ＡｌＧａＡｓ第２クラッド層４ａを順次エピタキシャル成長する。
【０００７】
次に、図１０（ｂ）に示すように、第２クラッド層４ａ表面をＳｉＯ2膜１６で覆い、レーザ共振器端面に達しない長さでレーザ共振器方向に延びるストライプ状開口部１６ａを形成する。
【０００８】
続いて、このウエハをＡｓ雰囲気下において８００℃以上の温度でアニールすると、ＳｉＯ2膜１６がそれに接する第２クラッド層４ａ表面からＧａ原子を吸収し、第２クラッド層４ａ中にＧａ空孔を生じさせる。さらに、この空孔がアニールによって結晶内部に拡散し、量子井戸活性層に達すると量子井戸構造を無秩序化させる。無秩序化した活性層領域では実効的な禁制帯幅が広がるため、発振レーザ光に対して透明な窓構造領域として機能する。
【０００９】
その後、ＳｉＯ2膜１６を除去し、図１０（ｃ）に示すように、第２クラッド層層４ａ上にｐ型ＡｌＧａＡｓ第３クラッド層４ｂおよびｐ型ＧａＡｓコンタクト層５を順次エピタキシャル再成長する。
【００１０】
次に、コンタクト層５上にレジスト膜を形成し、フォトリソグラフィ技術によって上記ＳｉＯ2膜のストライプ状開口部１６ａと同じ領域に図１０（ｄ）に示すようなストライプ状レジスト１７を形成する。そして、このレジスト１７をマスクとしてコンタクト層５の上方からプロトン注入を行って電流ブロック層となる高抵抗領域８を形成する。
【００１１】
最後に、ＧａＡｓ基板１側にｎ側電極９、コンタクト層５上にｐ側電極１０を形成し、ウエハを劈開することにより共振器端面を形成して図９に示した半導体レーザ素子を得る。
【００１２】
上記公報には、この従来の半導体レーザ素子によれば、イオン注入によって活性層を無秩序化する場合に比べて、窓構造を備えた半導体レーザ素子が本来有する高光出力動作を可能にできると共に端面破壊レベルを高くして高信頼性を得ることができる旨が記載されている。
【００１３】
【発明が解決しようとする課題】
しかしながら、上記従来の半導体レーザ素子の製造方法には、以下のような問題点がある。
【００１４】
窓構造領域を形成後にＳｉＯ2膜を除去すると、窓構造領域と活性領域の境界を判別することができない。よって、電流ブロック層を形成する際にプロトン注入マスクとなるレジスト領域と窓構造領域とを位置合わせするために、別途位置合わせ用のマーキング工程等を行う必要がある。
【００１５】
さらに、活性領域がレーザ端面に達したり、窓構造領域とプロトン領域にずれが生じると、半導体レーザ素子の信頼性や諸特性が悪化するため、上記位置合わせには高い精度が要求される。
【００１６】
このような理由から、上記従来の半導体レーザ素子構造では、工程数の増加や精度保持に高い技術が要求され、半導体レーザ素子の量産時に歩留りを高くすることができないという問題があった。
【００１７】
本発明はこのような従来技術の課題を解決すべくなされたものであり、高出力動作時の信頼性に優れ、高い歩留りで作製することができる窓構造の半導体レーザ素子およびその製造方法を提供することを目的とする。
【００１８】
【課題を解決するための手段】
本発明の半導体レーザ素子の製造方法は、第１導電型の基板上に、少なくとも第１導電型の第１クラッド層、量子井戸活性層、第２導電型の第２クラッド層、第２導電型の第３クラッド層および第２導電型のキャップ層を順次成長させる工程と、該第３クラッド層および該キャップ層を共振器方向のリッジストライプ状に加工する工程と、該リッジストライプの両側面、および該リッジストライプ上にわたって第１導電型の電流ブロック層を成長させる工程と、該電流ブロック層上に、該リッジストライプと略直交する方向のストライプ状ＳｉＯ2膜を形成する工程と、次いで、アニールにより該ＳｉＯ2膜直下の該量子井戸活性層部分を選択的に無秩序化する工程と、次いで、該ストライプ状ＳｉＯ2膜をマスクとして、リッジストライプ上における該ＳｉＯ2膜が設けられた領域以外の前記電流ブロック層を除去して、前記キャップ層部分を露出させる工程と、その後に、少なくとも光出射端面が該量子井戸活性層の無秩序化領域を含むように共振器を形成する工程とを含む。
前記ＳｉＯ2膜をスパッタリング法により形成するのが好ましい。
前記ＳｉＯ2膜をレジストマスクを用いたリフトオフ法によりストライプ状に形成するのが好ましい。
【００１９】
前記量子井戸活性層を構成する全井戸層厚が５０ｎｍ以下であるのが好ましい。
【００２０】
前記第３クラッド層の層厚が１．０μｍ以上１．５μｍ以下であるのが好ましい。
【００２１】
前記電流ブロック層のドーパントがＳｉであり、そのキャリア濃度が７×１０17ｃｍ-3以上５×１０18ｃｍ-3以下であるのが好ましい。
【００２２】
前記端面およびその近傍のリッジストライプ上部分に設けられた電流ブロック層は、共振器方向の長さが１０μｍ以上６０μｍ以下であるのが好ましい。
【００２３】
前記端面およびその近傍のリッジストライプ上部分に設けられた電流ブロック層は、層厚が０．５μｍ以上１．５μｍ以下であるのが好ましい。
【００２７】
以下、本発明の作用について説明する。
【００２８】
本発明にあっては、光出射端面およびその近傍に量子井戸活性層を無秩序化した窓構造領域を有しているので、高出力動作時に端面での光吸収が抑制されて端面劣化を防ぐことができる。さらに、共振器端面およびその近傍のリッジストライプ上部分に第１導電型の電流ブロック層を備えているので、導波路部で端面への電流注入を防いで端面破壊レベルを向上させることができる。このリッジストライプは第２導電型の第３クラッド層で構成され、さらに第２導電型のキャップ層を有していてもよい。
【００２９】
この半導体レーザ素子は、例えば共振器端面およびその近傍のリッジストライプ上部分に電流非注入領域を形成するためのマスクとしてＳｉＯ2膜を用いれば、このＳｉＯ2膜によって量子井戸活性層の無秩序化領域を形成することができる。よって、両領域の位置合わせ工程等を行わなくても、セルフアラインで電流非注入領域と窓構造領域とを形成することができる。
【００３０】
上記量子井戸活性層を構成する全井戸層厚が５０ｎｍ以下であれば、全井戸層を均一に無秩序化させることが可能である。
【００３１】
さらに、第３クラッド層の層厚が１．５μｍ以下であれば、量子井戸活性層とＳｉＯ2マスクとの距離が短いので、全井戸層を均一に無秩序化させることが可能である。さらに、第３クラッド層の層厚が１μｍ以上であれば、高出力動作時にも光出力が飽和しないので好ましい。
【００３２】
上記電流ブロック層のドーパントとしてＳｉを用いれば、空孔の拡散を促進させて確実に無秩序化させることが可能である。さらに、電流ブロック層のキャリア濃度が７×１０17ｃｍ-3以上であれば、量子井戸活性層を均一に無秩序化させることが可能であり、５×１０18ｃｍ-3以下であれば、Ｓｉ自身の異常拡散による特性悪化を防ぐことが可能である。
【００３３】
上記端面およびその近傍のリッジストライプ上部分に設けられた電流ブロック層は、共振器方向の長さが１０μｍ以上６０μｍ以下であれば、十分な窓効果を保持することができる。
【００３４】
さらに、端面およびその近傍のリッジストライプ上部分に設けられた電流ブロック層の層厚が０．５μｍ以上であれば、コンタクト層を形成した後でもその電流ブロック層部分を容易に確認可能である。さらに、その電流ブロック層部分が１．５μｍ以下であれば、再成長後にリッジストライプ状部分を露出させるためのエッチング除去工程が容易であり、量産時の歩留りが向上する。
【００３５】
本発明の半導体レーザ素子の製造方法にあっては、レーザ構造およびリッジストライプ形成し、基板全面に電流ブロック層を成長させた後、電流通路となるキャップ層を露出させる際に、リッジストライプと略直交する方向のストライプ状ＳｉＯ2膜を形成してこのＳｉＯ2膜と直交していないキャップ層部分を露出させている。このＳｉＯ2膜は共振器端面およびその近傍に電流ブロック層を残して電流非注入領域を形成するためのエッチングマスクとして役割を有すると共に、ＳｉＯ2膜直下の量子井戸活性層部分を選択的に無秩序化させる役割も有している。従って、電流非注入領域と量子井戸活性層の無秩序化領域とを、両領域の位置合わせ工程等を行わなくても、セルフアラインで形成することが可能である。
【００３６】
上記ＳｉＯ2膜をスパッタリング法によって形成することにより、無秩序化に必要なＧａ空孔を確実に生じさせることができるので好ましい。
【００３７】
さらに、上記ＳｉＯ2膜をレジストマスクを用いたリフトオフ法によってストライプ状に形成することにより、後工程での活性領域の構造変化を抑制することができ、信頼性が向上するので好ましい。
【００３８】
【発明の実施の形態】
以下に、本発明の実施の形態について、図面を参照しながら説明する。
【００３９】
（実施形態１）
図１に本実施形態の半導体レーザ素子の構造を示す。（ａ）は光出射端面を含む斜視図であり、（ｂ）は（ａ）のＩａ−Ｉａ’線における導波路の断面図であり、（ｃ）は（ａ）のＩｂ−Ｉｂ’線における層厚方向の断面図である。
【００４０】
この半導体レーザ素子は、ｎ−ＧａＡｓ基板１上に、ｎ−Ａｌ0.5Ｇａ0.5Ａｓ第１クラッド層１０２、ノンドープ量子井戸活性層１０３、ｐ−Ａｌ0.5Ｇａ0.5Ａｓ第２クラッド層１０４およびｐ−ＧａＡｓエッチング停止層１０５が設けられている。
【００４１】
その上にｐ−Ａｌ0.5Ｇａ0.5Ａｓ第３クラッド層１０６およびｐ−ＧａＡｓキャップ層１０７で構成されたリッジストライプ１０９が設けられ、リッジストライプ１０９の側面はｎ−Ａｌ0.7Ｇａ0.3Ａｓ電流ブロック層１１０で埋め込まれている。共振器の光出射端面１２０およびその近傍ではキャップ層１０７上にも電流ブロック層１１０が設けられて電流非注入領域１１５が構成され、共振器内部および光非出射端面１２１にはこのような電流非注入領域１１５を有していない。その上に電流ブロック層１１０および電流ブロック層が設けられていないリッジストライプ１０９上にわたってｐ−ＧａＡｓコンタクト層１１６が設けられてその上にｐ型電極１１７が設けられ、基板１０１側にはｎ型電極１１８が設けられている。
【００４２】
さらに、光出射端面１２０およびその近傍の量子井戸活性層１０３は、電流非注入領域１１５の下方に、無秩序化により実効的な禁制帯幅が広くなった窓構造領域１１２を有している。
【００４３】
なお、図１（ｃ）において、キャップ層１０７が図１（ａ）の形状と異なるのは、エッチングを行った際に多少侵食されるためである。また、図１（ｃ）において、キャップ層１０７を点線で示しているのは、キャップ層１０７とコンタクト層１１６とが同じ材料および導電型であり、機能的にも視角的にも分離できないからである。
【００４４】
この半導体レーザ素子は、例えば以下のようにして作製することができる。
【００４５】
まず、ｎ−ＧａＡｓ基板１０１を成長装置内にセットして第１回目の結晶成長により、図２（ａ）に示すようにキャリア濃度１×１０18ｃｍ-3で厚さ１．０μｍのｎ−Ａｌ0.5Ｇａ0.5Ａｓ第１クラッド層１０２、ノンドープ量子井戸活性層１０３、キャリア濃度１×１０18ｃｍ-3で厚さ０．１７μｍのｐ−Ａｌ0.5Ｇａ0.5Ａｓ第２クラッド層１０４、キャリア濃度１×１０18ｃｍ-3で厚さ０．００３μｍのｐ−ＧａＡｓエッチング停止層１０５、キャリア濃度１×１０18ｃｍ-3で厚さ１．２μｍのｐ−Ａｌ0.5Ｇａ0.5Ａｓ第３クラッド層１０６およびキャリア濃度１×１０18ｃｍ-3で厚さ０．７μｍのｐ−ＧａＡｓキャップ層１０７を順次成長させる。
【００４６】
このとき、ノンドープ量子井戸活性層１０３として、図３に示すような厚さ０．０１μｍのＡｌ0.1Ｇａ0.9Ａｓ量子井戸層１３０、厚さ０．００５μｍの２層のＡｌ0.35Ｇａ0.65Ａｓ障壁層１３１および厚さ０．０３μｍのＡｌ0.35Ｇａ0.65Ａｓ光ガイド層１３２からなる３重量子井戸構造を形成する。
【００４７】
次に、上記半導体層が形成された基板を成長装置から取り出し、公知のフォトリソグラフィ法技術を用いてキャップ層１０７上に図２（ｂ）に示すようなストライプ状のレジストマスク１０８を形成する。そして、公知の選択エッチング技術を用いてエッチング停止層１０５に達するように第３クラッド層１０６およびキャップ層１０７をリッジストライプ１０９状に加工する。本実施形態では、硫酸と過酸化水素水の混合溶液を用いて第３クラッド層１０６の途中までエッチングし、その後、ＧａＡｓに対して選択性を有するフッ化水素酸を用いてＧａＡｓからなるエッチング停止層１０５で深さ方向のエッチングを停止させた。このときのリッジ幅はエッチング停止層１０５との界面において２μｍ〜３μｍとなるように調整した。
【００４８】
続いて、レジストマスクを除去し、基板を再度成長装置内にセットして第２回目の結晶成長により、図２（ｃ）に示すようにキャリア濃度３×１０18ｃｍ-3で厚さ１．０μｍのｎ−Ａｌ0.7Ｇａ0.3Ａｓ電流ブロック層１１０を成長させる。
【００４９】
その後、基板を再度成長装置から取り出し、図２（ｄ）に示すように、厚さ０．１μｍのＳｉＯ2ストライプ１１１をリッジストライプ１０９と直交するように形成する。このときのＳｉＯ2ストライプ１１１の共振器方向の長さは４０μｍとし、ストライプ間隔はレーザ共振器長と同じ８００μｍとした。
【００５０】
次に、この基板をＡｓ雰囲気下において８００℃で５分間アニールする。このアニール中に、ＳｉＯ2ストライプ１１１直下のｎ−ＡｌＧａＡｓ結晶表面からＧａ原子が吸収され、ｎ−ＡｌＧａＡｓ結晶内部にＧａ空孔が生成される。このＧａ空孔は拡散定数が大きいため、直ちに基板方向に拡散し、量子井戸活性層１０３に達すると量子井戸構造を無秩序化させる。これにより、図２（ｅ）に示すように、ＳｉＯ2ストライプ１１１直下以外の量子井戸活性領域よりも実効的な禁制帯幅が広い窓構造領域１１２が形成される。
【００５１】
続いて、図２（ｆ）に示すように、レジストマスク１１３およびＳｉＯ2ストライプ１１１をマスクとして、レジスト開口部１１４から露出した電流ブロック層１１０をキャップ層１０７に達するまでエッチング除去する。本実施形態では、硫酸と過酸化水素水の混合溶液を用いて時間制御でエッチングを行った。この工程により、ＳｉＯ2ストライプ１１１直下の電流ブロック層１１０は電流非注入領域１１５として残される。その後、図２（ｇ）に示すように、レジストマスク１１３およびＳｉＯ2ストライプ１１１を除去する。
【００５２】
次に、基板を再度成長装置内にセットして第３回目の結晶成長により、図２（ｈ）に示すようにキャリア濃度５×１０18ｃｍ-3で厚さ２．０μｍのｐ−ＧａＡｓコンタクト層１１６を成長させる。
【００５３】
その後、コンタクト層１１６の上面および基板１０１の下面に各々オーミック電極１１７、１１８を形成し、ウエハを劈開して共振器長を８００μｍに調整する。このとき、劈開位置が電流非注入領域１１５を含むように共振器を形成する。
【００５４】
最後に、劈開された両端面１２０、１２１にコーティング膜を形成する。本実施形態では光出射端面１２０に反射率１５％のＡｌ2Ｏ3膜を形成し、光非出射端面１２１に反射率９０％のＡｌ2Ｏ3膜を形成した。以上により図１に示した本実施形態の半導体レーザ素子が得られる。
【００５５】
このように、本実施形態の半導体レーザ素子は、ＳｉＯ2ストライプ１１１によって、光出射端面およびその近傍のリッジストライプ上部分に残した電流ブロック層１１０による電流非注入領域１１５と、量子井戸活性層１０３の無秩序化による窓構造領域１１２とがセルフアラインで形成される。従って、両領域を別工程で作製する従来の半導体レーザ素子と比べて、両領域の位置合わせ等の工程を必要とせず、また、位置ずれによる特性不良等も生じない。
【００５６】
さらに、電流非注入領域１１５はその他の平坦部に比べて電流ブロック層１１０の層厚分だけ表面が高くなっており、ＭＯＣＶＤ法やＭＢＥ法によるコンタクト層１１６の形成後もその段差が存在する。従って、劈開によるレーザ共振器形成の際に、劈開位置が電流非注入領域１１５を含むように共振器を形成するのが容易である。このとき、端面およびその近傍のリッジストライプ上部分に設けられた電流ブロック層の層厚が０．１μｍ以上であればその機能を充分に果たすことができるが、コンタクト層１１６の形成後に段差確認を容易にするためには、０．５μｍ以上であるのが好ましい。また、２回目の結晶成長後にキャップ層１０７上に成長される電流非注入領域１１５以外の電流ブロック層１１０部分を歩留まり良くエッチング除去するためには、電流ブロック層の層厚が１．５μｍ以下であるのが好ましい。
【００５７】
次に、量子井戸活性層１０３中の量子井戸層１３０の層数と層厚を変化させて本実施形態の半導体レーザ素子を作製し、全量子井戸層厚と半導体レーザ素子のＣＯＤレベルとの関係を調べた結果を図４に示す。このときの量子井戸層１３０のＡｌ組成比はレーザ発振波長が７８０ｎｍとなるように調整した。
【００５８】
この図４から、層数によらず、全量子井戸層厚が５０ｎｍを超えるとＣＯＤレベルが低下することがわかる。この理由としては、全量子井戸層厚が５０ｎｍを超えると全ての量子井戸層が均一に無秩序化されず、レーザ光を吸収してＣＯＤに至ることが考えられる。従って、本発明の半導体レーザ素子において、全量子井戸層厚は５０ｎｍ以下であるのが好ましいことがわかる。
【００５９】
次に、ｐ−ＡｌＧａＡｓ第３クラッド層１０６の層厚を変化させて本実施形態の半導体レーザ素子を作製し、第３クラッド層の層厚と半導体レーザ素子のＣＯＤレベルとの関係を調べた結果を図５に示す。
【００６０】
この図５から、第３クラッド層１０６の層厚が１．０μｍ未満ではキャップ層１０７による光吸収のために光出力が飽和し、ＣＯＤに至らなかった。一方、第３クラッド層１０６の層厚が１．５μｍを超えるとＣＯＤレベルが低下した。この理由としては、Ｇａ空孔の発生源であるＳｉＯ2ストライプ１１１から量子井戸活性層１０３との距離が長くなるために量子井戸層が均一に無秩序化されず、レーザ光を吸収してＣＯＤに至ることが考えられる。従って、本発明の半導体レーザ素子において、第３クラッド層の層厚は１．０μｍ以上で、かつ、１．５μｍ以下であるのが好ましいことがわかる。
【００６１】
次に、ｎ−ＡｌＧａＡｓ電流ブロック層１１０のドーパントおよびキャリア濃度を変化させて本実施形態の半導体レーザ素子を作製し、電流ブロック層のドーパント種およびキャリア濃度と半導体レーザ素子のＣＯＤレベルとの関係を調べた結果を図６に示す。このときのドーパントとしてはＳｉおよびＳｅを用いた。
【００６２】
この図６から、ドーパントとしてＳｅを用いるよりもＳｉを用いる方がＣＯＤレベルが高くなることがわかる。この理由としては以下のことが考えられる。Ｓｉは両性種であるのでIII族およびＶ族のいずれの格子位置にも入るが、このＳｉ（III）とＳｉ（Ｖ）の対は電気的に中性であるため、価電状態を変えることなく結晶格子内を容易に移動することができる。これにより、Ｇａ空孔の拡散を助長する働きがあると推察され、確実に無秩序化を生じさせることができると考えられる。
【００６３】
さらに、図６から、電流ブロック層のキャリア濃度については７×１０17ｃｍ-3以上でＣＯＤレベルが急激に高くなることがわかる。この理由は、７×１０17ｃｍ-3未満ではＳｉ（III）とＳｉ（Ｖ）の対を作りにくいので、Ｇａ空孔の拡散による無秩序化が助長されないためであると考えられる。一方、キャリア濃度が５×１０18ｃｍ-3を超えるとキャリア濃度が高すぎるため、ｐ−ＡｌＧａＡｓ第２クラッド層１０４のｎ型化やｐ−ｎ接合位置のシフト等が生じ、良好なレーザ特性が得られなかった。従って、本発明の半導体レーザ素子において、電流ブロック層のキャリア濃度が７×１０17ｃｍ-3以上５×１０18ｃｍ-3以下であれるのが好ましいことがわかる。
【００６４】
次に、光出射端面１２０およびその近傍に形成した電流ブロック層１１０による電流非注入領域１１５の共振器方向の長さを変化させて本実施形態の半導体レーザ素子を作製し、電流非注入領域１１５の長さと半導体レーザ素子のＣＯＤレベルおよび動作電圧との関係を調べた結果を図７に示す。
【００６５】
この図７から、電流非注入領域１１５の共振器方向の長さが１０μｍ未満では充分な端面非注入効果が得られず、ＣＯＤレベルが低下することがわかる。一方、電流非注入領域１１５の共振器方向の長さが６０μｍを超えると、ＣＯＤレベルは高いが、電流通路が狭くなるために動作電圧が増大した。従って、本発明の半導体レーザ素子において、電流非注入領域１１５の共振器方向の長さは１０μｍ以上６０μｍ以下であるのが好ましいことがわかる。
【００６６】
（実施形態２）
本実施形態では、ＳｉＯ2ストライプ１１１をスパッタリング法、プラズマＣＶＤ法および電子ビーム蒸着法によって各々形成し、ＣＯＤレベルを比較した。その他の構造および作製方法は実施形態１と同様にした。
【００６７】
下記表１に各ＳｉＯ2膜形成方法によるＣＯＤレベルを示す。
【００６８】
【表１】
この表１から、スパッタリング法によってＳｉＯ2膜を形成した半導体レーザ素子が最もＣＯＤレベルが高いことがわかる。
【００７０】
この理由は、スパッタリング法によるＳｉＯ2膜は下地への密着性に優れており、Ｇａ空孔の生成と拡散を生じ易いためであると考えられる。従って、本発明の半導体レーザ素子において、ＳｉＯ2膜をスパッタリング法により形成するのが好ましいことがわかる。
【００７１】
（実施形態３）
本実施形態では、ＳｉＯ2ストライプ１１１を形成する際に、ストライプと反対のパターンのレジスト膜を予め形成してその上にＳｉＯ2膜を形成した後、不要なＳｉＯ2膜部分をレジスト共に除去する、いわゆる「リフトオフ法」によって非注入領域分を形成して半導体レーザ素子を作製した。さらに、比較のためにＳｉＯ2膜を全面に形成した後でレジストストライプを形成し、エッチングによってＳｉＯ2ストライプ１１１を形成して半導体レーザ素子を作製した。その他の構造および作製方法は実施形態１と同様にした。
【００７２】
図８に、両半導体レーザ素子について、１０００時間の寿命試験を行ったエージング結果を示す。なお、寿命試験は動作温度６０℃、レーザ出力１２０ｍＷの連続駆動条件で行った。
【００７３】
通常、エージング寿命が１０００時間以上であれば使用上問題は生じない。図８に示すように、エッチング法によってＳｉＯ2膜をストライプ加工した半導体レーザ素子においてもこの基準を満たしているが、リフトオフ法によってＳｉＯ2膜を加工した半導体レーザ素子はさらに長寿命であることがわかる。
【００７４】
この理由としては、以下のようなことが考えられる。ＳｉＯ2ストライプ１１１の下にＧａ空孔が生成されるのは主としてアニール処理を行った後であるが、アニール処理前であってもＳｉＯ2膜が接しているＡｌＧａＡｓ界面においてはＳｉＯ2膜形成時の温度や衝撃によって若干のＧａ空孔が生成される。リフトオフ法を用いる場合には、無秩序化領域以外は予めマスクされているので、ＳｉＯ2膜によるＧａ空孔生成が起こらない。従って、その後のアニール処理を経ても量子井戸活性層の構造変化が起こらないためであると考えられる。従って、本発明のの半導体レーザ素子において、ＳｉＯ2膜ををレジストマスクを用いたリフトオフ法によりストライプ状に加工するのが好ましいことがわかる。
【００７５】
なお、上記実施形態１〜実施形態３では、光出射端面およびその近傍に窓構造領域と電流非注入領域を設けたが、光出射端面と光非出射端面側の両方に窓構造領域と電流非注入領域を設けてもよい。
【００７６】
さらに、上記実施形態では多重量子井戸活性層の例について説明したが、単一量子井戸活性層に対しても同様に本発明は適用可能である。また、半導体層の材料としてはＡｌＧａＡｓ系材料を用いたが、赤色レーザ材料として用いられるＩｎＧａＰ系材料およびＩｎＧａＡｌＰ系材料、通信用長波長レーザ材呂うとして用いられるＩｎＧａＡｓ系材料およびＩｎＧａＡｓＰ系材料等の他の材料系を用いることもできる。さらに、第１導電型としてｎ型、第２導電型としてｐ型の半導体層を成長させた半導体レーザ素子、および第１導電型としてｐ型、第２導電型としてｎ型の半導体層を成長させた半導体レーザ素子のいずれについても本発明は適用可能である。但し、Ｇａ空孔の拡散を助長するためには電流ブロック層のドーパントとしてＳｉを用いるのが好ましく、このＳｉはｎ型ドーパントであるので、第１導電型としてｎ型の半導体層を成長させるのが好ましい。
【００７７】
本発明の半導体レーザ素子の製造工程において、成長法としてはＭＯＣＶＤ法やＭＢＥ法等を用いることができる。
【００７８】
【発明の効果】
以上詳述したように、本発明の半導体レーザ素子によれば、光出射端面およびその近傍に量子井戸活性層を無秩序化した窓構造領域を有しているので、高出力動作時に導波路端面での光吸収を抑制して端面劣化を防ぐことができる。さらに、共振器端面およびその近傍のリッジストライプ上部分に第１導電型の電流ブロック層を備えているので、導波路部で端面への電流注入を防いで端面破壊レベルを向上させることができる。
【００７９】
この半導体レーザ素子の製造においては、電流ブロック層による電流非注入領域を形成するためのマスクとして、量子井戸活性層に無秩序化領域を形成するためのＳｉＯ2マスクを用いることができるので、両領域の位置合わせ工程等を付け加えることなく、セルフアラインで電流非注入領域と窓構造領域とを形成することができる。よって、所望の窓構造を備えた半導体レーザ素子の製造工程を簡素化して高歩留まりで作製することができる。
【００８０】
さらに、量子井戸活性層を構成する全井戸層厚を５０ｎｍ以下とすることにより、全井戸層を均一に無秩序化させることができる。よって、窓構造を備えた半導体レーザ素子をさらに高歩留まりで作製することができる。
【００８１】
さらに、第３クラッド層の厚みを１μｍ以上１μｍ以下にすることにより、光出力の飽和を防ぐと共に量子井戸活性層の無秩序化を均一にすることができる。よって、高出力時の特性に優れた窓構造の半導体レーザ素子を高歩留まりで作製することができる。
【００８２】
さらに、電流ブロック層のドーパントとしてＳｉを用いることにより、空孔の拡散を促進させて確実に無秩序化を生じさせることができる。また、電流ブロック層のＳｉキャリア濃度を７×１０17ｃｍ-3以上５×１０18ｃｍ-3以下にすることにより、量子井戸活性層を均一に無秩序化させると共にＳｉ自身の異常拡散による特性悪化を防ぐことができる。よって、特性に優れた窓構造の半導体レーザ素子を高歩留まりで作製することができる。
【００８３】
さらに、端面およびその近傍のリッジストライプ上部分に設けた電流ブロック層の共振器方向の長さを１０μｍ以上６０μｍ以下にすることにより、動作電圧上昇を抑えると共に十分な窓効果を保持することができる。よって、信頼性に優れた窓構造の半導体レーザ素子を得ることができる。
【００８４】
さらに、端面およびその近傍のリッジストライプ上部分に設けた電流ブロック層の層厚を０．５μｍ以上１．０μｍ以下にすれば、コンタクト層を形成した後でもその電流ブロック層部分を容易に確認できるので、無秩序化領域を確認することができ、しかも、再成長後のエッチング除去工程が容易である。よって、所望の窓構造を備えた半導体レーザ素子を高歩留まりで作製することができる。
【００８５】
本発明の半導体レーザ素子の製造方法によれば、電流非注入領域と量子井戸活性層の無秩序化領域とを、両領域の位置合わせ工程等を行わなくても、セルフアラインで形成することができる。よって、所望の窓構造を有する半導体レーザ素子を高歩留まりで作製することができる。
【００８６】
さらに、このＳｉＯ2膜をスパッタリング法によって形成することにより、量子井戸活性層の無秩序化に必要なＧａ空孔を確実に生じさせることができる。よって、信頼性に優れた窓構造の半導体レーザ素子を得ることができる。
【００８７】
さらに、ストライプ状のＳｉＯ2膜をレジストマスクを用いたリフトオフ法によって形成することにより、後工程での活性領域の構造変化を抑制することができ、信頼性を向上させることができる。よって、信頼性に優れた窓構造の半導体レーザ素子を得ることができる。
【図面の簡単な説明】
【図１】本実施形態の半導体レーザ素子の構造を示す図であり、（ａ）は光出射端面を含む斜視図であり、（ｂ）は（ａ）のＩａ−Ｉａ’線における導波路の断面図であり、（ｃ）は（ａ）のＩｂ−Ｉｂ’線における層厚方向の断面図である。
【図２】実施形態１の半導体レーザ素子の製造工程を説明するための図であり、（ａ）は断面図、（ｂ）〜（ｈ）は斜視図である。
【図３】実施形態１の半導体レーザ素子における量子井戸活性層のＡｌ組成プロファイルを示す図である。
【図４】実施形態１の半導体レーザ素子における全量子井戸層厚とＣＯＤレベルとの関係を示す図である。
【図５】実施形態１の半導体レーザ素子におけるｐ−ＡｌＧａＡｓ第３クラッド層厚とＣＯＤレベルとの関係を示す図である。
【図６】実施形態１の半導体レーザ素子におけるｎ−ＡｌＧａＡｓ電流ブロック層のキャリア濃度とＣＯＤレベルとの関係を示す図である。
【図７】実施形態１の半導体レーザ素子における電流非注入領域の長さとＣＯＤレベルとの関係を示す図である。
【図８】実施形態３の半導体レーザ素子におけるエージング結果を示す図である。
【図９】従来の窓構造の半導体レーザ素子の構造を示す図であり、（ａ）は光出射端面を含む斜視図であり、（ｂ）は（ａ）のＩＩａ−ＩＩａ’線における導波路の断面図であり、（ｃ）は（ａ）のＩＩｂ−ＩＩｂ’線における層厚方向の断面図である。
【図１０】従来の窓構造の半導体レーザ素子の製造工程を説明するための図であり、（ａ）は断面図、（ｂ）〜（ｄ）は斜視図である。
【符号の説明】
１０１ 基板
１０２ 第１クラッド層
１０３ 量子井戸活性層
１０４ 第２クラッド層
１０５ エッチング停止層
１０６ 第３クラッド層
１０７ キャップ層
１０８ ストライプ状レジストマスク
１０９ リッジストライプ
１１０ 電流ブロック層
１１１ ＳｉＯ2ストライプ
１１２ 窓構造領域
１１３ レジストマスク
１１４ 開口部
１１５ 電流非注入領域
１１６ コンタクト層
１１７ ｐ型電極
１１８ ｎ型電極
１２０ 光出射端面
１２１ 光非出射端面
１３０ 量子井戸層
１３１ 障壁層
１３２ 光ガイド層
Claims (3)
- 第１導電型の基板上に、少なくとも第１導電型の第１クラッド層、量子井戸活性層、第２導電型の第２クラッド層、第２導電型の第３クラッド層および第２導電型のキャップ層を順次成長させる工程と、
該第３クラッド層および該キャップ層を共振器方向のリッジストライプ状に加工する工程と、
該リッジストライプの両側面、および該リッジストライプ上にわたって第１導電型の電流ブロック層を成長させる工程と、
該電流ブロック層上に、該リッジストライプと略直交する方向のストライプ状ＳｉＯ2膜を形成する工程と、
次いで、アニールにより該ＳｉＯ2膜直下の該量子井戸活性層部分を選択的に無秩序化する工程と、
次いで、該ストライプ状ＳｉＯ2膜をマスクとして、リッジストライプ上における該ＳｉＯ2膜が設けられた領域以外の前記電流ブロック層を除去して、前記キャップ層部分を露出させる工程と、
その後に、少なくとも光出射端面が該量子井戸活性層の無秩序化領域を含むように共振器を形成する工程と
を含む半導体レーザ素子の製造方法。 - 前記ＳｉＯ2膜をスパッタリング法により形成する請求項１に記載の半導体レーザ素子の製造方法。
- 前記ＳｉＯ2膜をレジストマスクを用いたリフトオフ法によりストライプ状に形成する請求項１または請求項２に記載の半導体レーザ素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18813999A JP3710329B2 (ja) | 1999-07-01 | 1999-07-01 | 半導体レーザ素子およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18813999A JP3710329B2 (ja) | 1999-07-01 | 1999-07-01 | 半導体レーザ素子およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001015859A JP2001015859A (ja) | 2001-01-19 |
| JP3710329B2 true JP3710329B2 (ja) | 2005-10-26 |
Family
ID=16218436
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18813999A Expired - Fee Related JP3710329B2 (ja) | 1999-07-01 | 1999-07-01 | 半導体レーザ素子およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3710329B2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4102554B2 (ja) | 2000-10-31 | 2008-06-18 | シャープ株式会社 | 半導体レーザ素子及びその製造方法 |
| JP2002261379A (ja) * | 2001-03-02 | 2002-09-13 | Mitsubishi Electric Corp | 半導体デバイスおよびそれを応用した光半導体デバイス |
| JP2003031894A (ja) * | 2001-07-19 | 2003-01-31 | Sony Corp | 半導体レーザおよびその製造方法 |
| GB0212072D0 (en) * | 2002-05-25 | 2002-07-03 | Intense Photonics Ltd | Control of contact resistance in quantum well intermixed devices |
| JP4833664B2 (ja) * | 2003-12-15 | 2011-12-07 | 古河電気工業株式会社 | 半導体素子の製造方法 |
| JP4502867B2 (ja) * | 2005-04-12 | 2010-07-14 | パナソニック株式会社 | 半導体レーザ装置および半導体レーザ装置の製造方法 |
| US10033154B2 (en) | 2010-03-03 | 2018-07-24 | Furukawa Electronic Co., Ltd. | Semiconductor optical element, semiconductor laser element, and method for manufacturing semiconductor optical element and semiconductor laser element, and method for manufacturing semiconductor laser module and semiconductor element |
| JP4904413B2 (ja) | 2010-04-26 | 2012-03-28 | 古河電気工業株式会社 | 半導体レーザ素子および半導体レーザ素子の製造方法 |
| JP5998460B2 (ja) * | 2011-11-21 | 2016-09-28 | 三菱電機株式会社 | 半導体レーザダイオードとその製造方法 |
| JP5731084B2 (ja) | 2013-02-13 | 2015-06-10 | 古河電気工業株式会社 | 半導体光素子、半導体レーザ素子、及びその製造方法、並びに半導体レーザモジュール及び半導体素子の製造方法 |
| WO2016024609A1 (ja) | 2014-08-12 | 2016-02-18 | 古河電気工業株式会社 | 半導体素子 |
-
1999
- 1999-07-01 JP JP18813999A patent/JP3710329B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001015859A (ja) | 2001-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5764669A (en) | Semiconductor laser including disordered window regions | |
| JP3387076B2 (ja) | 半導体レーザ及びその製造方法 | |
| JP2008227551A (ja) | 半導体素子の製造方法および半導体素子 | |
| US5737351A (en) | Semiconductor laser including ridge structure extending between window regions | |
| JP3710329B2 (ja) | 半導体レーザ素子およびその製造方法 | |
| KR100232993B1 (ko) | 반도체 레이저장치 및 그 제조방법 | |
| JPH07162086A (ja) | 半導体レーザの製造方法 | |
| JPH10233556A (ja) | リッジ型半導体レーザダイオードとその製造方法 | |
| JP2001210907A (ja) | 半導体素子の製造方法および半導体素子 | |
| JP2686306B2 (ja) | 半導体レーザ装置とその製造方法 | |
| JPH10261835A (ja) | 半導体レーザ装置、及びその製造方法 | |
| JP2001057459A (ja) | 半導体レーザ | |
| KR100417096B1 (ko) | 반도체 레이저 장치 및 그 제조방법 | |
| US5770471A (en) | Method of making semiconductor laser with aluminum-free etch stopping layer | |
| JP3501676B2 (ja) | 半導体レーザ装置の製造方法 | |
| JP2001185809A (ja) | 半導体光デバイス装置及びその製造方法 | |
| KR100372479B1 (ko) | 반도체 레이저장치 및 그 제조방법 | |
| JP2865160B2 (ja) | 半導体レーザの製造方法 | |
| JP2002026451A (ja) | 半導体光デバイス装置 | |
| JP2001053381A (ja) | 半導体レーザ装置およびその製造方法 | |
| JP4502867B2 (ja) | 半導体レーザ装置および半導体レーザ装置の製造方法 | |
| JP2003152282A (ja) | 半導体レーザ素子 | |
| JPH11145553A (ja) | 半導体レーザ素子及びその作製法 | |
| JPH08125280A (ja) | 半導体レーザ装置，及びその製造方法 | |
| JP3722532B2 (ja) | 半導体レーザ素子およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040702 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040903 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041028 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050311 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050428 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050809 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050809 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080819 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090819 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090819 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100819 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110819 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110819 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120819 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120819 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130819 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |