JP3722532B2 - 半導体レーザ素子およびその製造方法 - Google Patents
半導体レーザ素子およびその製造方法 Download PDFInfo
- Publication number
- JP3722532B2 JP3722532B2 JP33748195A JP33748195A JP3722532B2 JP 3722532 B2 JP3722532 B2 JP 3722532B2 JP 33748195 A JP33748195 A JP 33748195A JP 33748195 A JP33748195 A JP 33748195A JP 3722532 B2 JP3722532 B2 JP 3722532B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- algaas
- conductivity type
- ridge stripe
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体レーザ素子及びその製造方法に関し、特に低電流駆動が可能な実屈折率ガイド型の半導体レーザ素子（以下、半導体レーザともいう。）の構造及びその形成プロセスに関するものである。
【０００２】
【従来の技術】
実屈折率ガイド型半導体レーザは光を実屈折率差により閉じこめることができるので、光吸収が発生せず、低電流駆動が行えるという特長を持っている。
【０００３】
図７は、１９９４年度半導体レーザ国際会議予稿集（Ｐ２５）で発表されたＡ．Ｓｈｉｍａらによる従来の実屈折率ガイド型半導体レーザの断面構造を示す。
【０００４】
図において、４００は従来例の実屈折率ガイド型半導体レーザで、そのｎ型ＧａＡｓ基板４０１上には、ｎ型Ａｌ0.48Ｇａ0.52Ａｓクラッド層４０２，多重量子井戸活性層４０３，ｐ型Ａｌ0.48Ｇａ0.52Ａｓクラッド層４０４を順次積層してなる積層構造４００ａが設けられている。この積層構造４００ａは、活性層４０３で発生した光を縦方向に閉じ込める縦方向光閉込構造となっている。該ｐ型クラッド層４０４の表面は、ｐ型Ａｌ0.69Ｇａ0.31Ａｓエッチストップ層４０５により覆われている。該ｐ型クラッド層４０４上の中央部分には、エッチストップ層４０５を介して、該活性層４０３へ供給される駆動電流の通路となるリッジストライプ部４０９が配置されており、該ｐ型クラッド層４０４上の、リッジストライプ部４０９の両側には、エッチストップ層４０５を介して、該駆動電流の流れを阻止するｎ型Ａｌ0.7Ｇａ0.3Ａｓ電流阻止層４１０が配置されている。ここで、上記リッジストライプ部４０９は、上記エッチストップ層４０５上に形成されたｐ型Ａｌ0.48Ｇａ0.52Ａｓクラッド層４０６と、その表面を覆うｐ型ＧａＡｓ保護層４０７とから構成されている。
【０００５】
また、該電流阻止層４１０の表面上にはｎ型ＧａＡｓ保護層４１１が形成されており、該ｎ型ＧａＡｓ保護層４１１及び上記ｐ型ＧａＡｓ保護層４０７上には全面にｐ型ＧａＡｓコンタクト層４１２が形成されている。ここで、上記リッジストライプ部４０９のｐ型Ａｌ0.48Ｇａ0.52Ａｓクラッド層４０６とｎ型Ａｌ0.7Ｇａ0.3Ａｓ電流阻止層４１０とは、実屈折率差により該活性層の、リッジストライプ部４０９に対向する部分に光を閉じ込めるための横方向光閉込構造をなしている。
【０００６】
次に、図８（ａ）〜図８（ｄ）を用いて製造方法について説明する。
【０００７】
まず、図８（ａ）に示すようにｎ型ＧａＡｓ基板４０１上に、ｎ型Ａｌ0.48Ｇａ0.52Ａｓクラッド層４０２、多重量子井戸活性層４０３、ｐ型Ａｌ0.48Ｇａ0.52Ａｓクラッド層４０４をＭＯＣＶＤ法（有機金属気相成長法）により順次成長して、上記積層構造４００ａを形成する。続いて、該クラッド層４０４上にｐ型Ａｌ0.69Ｇａ0.31Ａｓエッチストップ層４０５、ｐ型Ａｌ0.48Ｇａ0.52Ａｓクラッド層４０６、ｐ型ＧａＡｓ層４０７を順次、ＭＯＣＶＤ法を用いて成長する。
【０００８】
次に、ＳｉＮ誘電体膜４０８をストライプ状にｐ型ＧａＡｓ層４０７上に形成した後、該ＳｉＮ誘電体膜４０８をマスクとして、該ｐ型ＧａＡｓ層４０７およびｐ型クラッド層４０６を選択的にエッチングして、逆メサ型のリッジストライプ部４０９を形成する（図８（ｂ））。
【０００９】
引き続き、該ＳｉＮ誘電体膜４０８をマスクとして、ＭＯＣＶＤ成長により該リッジストライプ部４０９の両側のエッチストップ層４０５上に、ｎ型Ａｌ0.7Ｇａ0.3Ａｓ電流阻止層４１０及びｎ型ＧａＡｓ保護層４１１を選択的に成長する（図８（ｃ））。
【００１０】
このとき、結晶成長の選択性を向上させるため、原科ガス中にＨＣｌガスを導入する。ＨＣｌの効果によりＳｉＮ誘電体膜４０８の上部には半導体層が成長せず、それ以外の部分に、ｎ型Ａｌ0.7Ｇａ0.3Ａｓ電流阻止層４１０、ｎ型ＧａＡｓ保護層４１１が成長する。なおｎ型電流阻止層４１０は、ｐ型及びｎ型のクラッド層４０２、４０４より屈折率が小さく、活性層４０３より禁制帯幅が大きくなっている。
【００１１】
次に、上記ＳｉＮ誘電体膜４０８を除去した後、ＭＯＣＶＤ法でｐ型ＧａＡｓコンタクト層４１２を全面に形成して、図８（ｄ）のような実屈折率ガイド型半導体レーザ４００の素子構造を得る。
【００１２】
この半導体レーザ４００の素子構造では、電流阻止層４１０の屈折率がクラッド層４０６の屈折率より小さいために、実屈折率差により、活性層４０３の、リッジストライプ部４０９の直下に相当する部分に光を閉じ込めることができる。さらに、電流阻止層４１０の禁制帯幅が活性層の禁制帯幅より大きいために、活性層で発光した光が電流阻止層４１０で吸収されることがない。
【００１３】
このように、実屈折率ガイド型の半導体レーザでは、実屈折率差により光が横方向に閉じ込められ、電流阻止層で光吸収を生じることがないので、半導体レーザの低電流動作を実現できる。
【００１４】
【発明が解決しようとする課題】
ところが、従来例の半導体レーザ４００では、電流阻止層４１０による光吸収がないが、リッジストライプ部４０９の上部層であるｐ型ＧａＡｓ層４０７、及びリッジストライプ部４０９上側のコンタクト層４１２は、活性層で発生した光を吸収する光吸収性材料（ＧａＡｓ）でつくられているため、その部分での光損失が大きく、スロープ効率が１．０６Ｗ／Ａと悪くなっている。
【００１５】
また、上述した従来の半導体レーザの製造方法では、ｎ型電流阻止層４１０、ｎ型保護層４１１の結晶成長を行う際、ＨＣｌガス等の酸性ガスを原料ガスに添加することにより、マスク（ＳｉＮ誘電体膜）表面領域とそれ以外の領域とでの結晶成長の選択比を向上させている。
【００１６】
一般に、Ａｌを含む結晶のＭＯＣＶＤ成長においては、Ａｌ組成比が上昇するにつれて選択比が低下して、マスク上にも結晶成長が生じる傾向がある。例えば、上述した従来例においては、酸性ガスの量が少ないと選択成長が不完全となり、図９に示すようにマスクであるＳｉＮ誘電体膜４０８上にｎ型ＡｌＧａＡｓ層５０１及びｎ型ＧａＡｓ層５０２が多結晶として積層されることがあった。このような場合、マスクの除去ができないため、素子作製に支障をきたすこととなる。
【００１７】
そこで、選択成長を促進させるためには、ＨＣｌ等の酸性ガスを、結晶成長の雰囲気中に多く含ませると良いということになるが、酸性ガスを増大した場合以下のような問題が生ずる。
【００１８】
つまり、ＭＯＣＶＤの配管等が酸性ガスにより腐食され、そのために特殊な装置の保守を頻繁に行う必要あり、製造プロセスが複雑になる。また、ＨＣｌ等の酸性ガスを添加することにより結晶欠陥が生じ易くなる。
【００１９】
このように、従来の半導体レーザの製造方法では、半導体層の選択成長の際、ＨＣｌ等の酸性ガスの量を厳密に制御する必要があり、素子作製における許容範囲（プロセスのマージン）が狭いという問題があった。
【００２０】
本発明は上記のような問題点を解決するためになされたもので、活性層で発生した光を実屈折率差により横方向に閉じ込めることができ、しかも活性層からの発光光が、リッジストライプ部の上側に位置する半導体層で吸収されるのを回避することができ、これにより光損失が少なく、スロープ効率が改善された半導体レーザ素子を得ることを目的とする。
【００２１】
本発明は、活性層へ供給される駆動電流の通路となる領域と、該駆動電流の流れを阻止する領域とを、半導体層の選択成長を使用することなく形成することができ、これにより、選択成長における選択比向上のための酸性ガス成分の増大と、該酸性ガス成分の増大による成長装置の腐食や結晶欠陥の増長というトレードオフの関係にある問題を同時に解決できる半導体レーザ素子の製造方法を得ることを目的とする。
【００２２】
【課題を解決するための手段】
本発明に係る半導体レーザ素子は、第１導電型のＧａＡｓ基板上に設けられ、第１導電型のＡｌＧａＡｓ第１クラッド層，ＡｌＧａＡｓ活性層及び第２導電型のＡｌＧａＡｓ第２クラッド層を順次積層してなる縦方向光閉込構造と、該ＡｌＧａＡｓ第２クラッド層上に設けられた、膜厚が０．００３μｍ程度の量子井戸構造の第２導電型のＧａＡｓエッチングストップ層と、該ＧａＡｓエッチングストップ層上に、該ＡｌＧａＡｓ活性層に供給される駆動電流の通路となるように設けられており、該ＡｌＧａＡｓ活性層からの発光光を吸収しない構造の第２導電型の半導体リッジストライプ部と、該ＡｌＧａＡｓ第２クラッド層上の、該リッジストライプ部の両側に配置され、該ＡｌＧａＡｓ活性層に供給される駆動電流の流れを阻止する第１導電型のＡｌＧａＡｓ電流阻止層とを備え、該半導体リッジストライプ部とＡｌＧａＡｓ電流阻止層とは、実屈折率差により該ＡｌＧａＡｓ活性層の、半導体リッジストライプ部に対向する部分に光を閉じ込めるための横方向光閉込構造をなしており、前記半導体リッジストライプ部は、前記ＡｌＧａＡｓ活性層に比べて禁制帯幅の大きい第２導電型のＡｌＧａＡｓリッジ本体部と、該ＡｌＧａＡｓリッジ本体部の表面を被覆する膜厚が０．００３μｍ程度の量子井戸構造の第２導電型のＧａＡｓ保護層とから構成されており、該半導体リッジストライプ部のＧａＡｓ保護層上に、該ＡｌＧａＡｓ第２クラッド層に比べて屈折率が小さく、該ＡｌＧａＡｓ活性層に比べて禁制帯幅の大きい第２導電型のＡｌＧａＡｓ層が電流の通路として設けられている。そのことにより上記目的が達成される。
【００２５】
本発明に係る半導体レーザ素子の製造方法は、第１導電型のＧａＡｓ基板上に、第１導電型のＡｌＧａＡｓクラッド層、ＡｌＧａＡｓ活性層、第２導電型のＡｌＧａＡｓクラッド層、膜厚が０．００３μｍ程度の量子井戸構造の第２導電型のＧａＡｓエッチングストップ層、第２導電型のＡｌＧａＡｓ層、膜厚が０．００３μｍ程度の量子井戸構造のＧａＡｓ保護層を順次成長する工程と、該第２導電型のＡｌＧａＡｓ層およびＧａＡｓ保護層を加工して、該ＡｌＧａＡｓ活性層に供給される駆動電流の通路となるリッジストライプ部を形成する工程と、該第２導電型のＡｌＧａＡｓクラッド層に比べて屈折率が小さく、該ＡｌＧａＡｓ活性層に比べて禁制帯幅の大きい第１導電型のＡｌＧａＡｓ層を、該第２導電型のＧａＡｓエッチングストップ層上及び該リッジストライプ部上に成長する工程と、該リッジストライプ部の上側に位置する該第１導電型のＡｌＧａＡｓ層の部分に、第２導電型の不純物を選択的に拡散することにより、該リッジストライプ部の上側に位置する該第１導電型のＡｌＧａＡｓ層部分を第２導電型として該駆動電流の通路とし、該リッジストライプ部の両側に位置する該第１導電型のＡｌＧａＡｓ層部分による該駆動電流の流れを阻止する電流阻止層とによって横方向光閉込構造を形成する工程とを包含する。そのことにより上記目的が達成される。
【００２６】
また、本発明に係る半導体レーザ素子の製造方法は、第１導電型のＧａＡｓ基板上に、第１導電型のＡｌＧａＡｓクラッド層、ＡｌＧａＡｓ活性層、第２導電型のＡｌＧａＡｓクラッド層、膜厚が０．００３μｍ程度の量子井戸構造の第２導電型のＧａＡｓエッチングストップ層、第２導電型のＡｌＧａＡｓ層、膜厚が０．００３μｍ程度の量子井戸構造のＧａＡｓ保護層を順次成長する工程と、該第２導電型のＡｌＧａＡｓ層およびＧａＡｓ保護層を加工して、該ＡｌＧａＡｓ活性層に供給される駆動電流の通路となるリッジストライプ部を形成する工程と、該第２導電型のＡｌＧａＡｓクラッド層に比べて屈折率が小さく、該ＡｌＧａＡｓ活性層に比べて禁制帯幅の大きい第２導電型のＡｌＧａＡｓ層を、該第２導電型のＧａＡｓエッチングストップ層上及び該リッジストライプ部上に成長する工程と、該リッジストライプ部の上側に位置する該第２導電型のＡｌＧａＡｓ層の部分以外の部分に、深い準位を形成する不純物を選択的に導入して、該リッジストライプ部の上側に位置する該第２導電型のＡｌＧａＡｓ層の部分を該駆動電流の通路とし、該第２導電型のＡｌＧａＡｓクラッド層上に位置する該第２導電型のＡｌＧａＡｓ層の部分による該駆動電流の流れを阻止する電流阻止層とによって横方向光閉込構造を形成する工程とを包含する。そのことにより上記目的が達成される。
【００２７】
前記第２導電型のＡｌＧａＡｓ層の、前記リッジストライプ部の上側に位置する部分以外の部分には、前記不純物としてプロトンあるいは酸素イオンを導入するようにしてもよい。
【００２８】
以下、本発明の作用について説明する。
【００２９】
本発明においては、駆動電流の通路となる半導体リッジストライプ部を活性層で発生した光が吸収されない構造とするとともに、該半導体リッジストライプ部の上側に位置する半導体層を、活性層よりも禁制帯幅の大きい半導体材料により構成したから、該半導体リッジストライプ部及びその上側の領域での光損失をほとんどなくすことができる。また、実屈折率差により該活性層の、半導体リッジストライプ部に対向する部分に光を閉じ込めているため、横方向光閉込構造に起因する光損失を低減できる。これにより光損失が少なく、スロープ効率が例えば１．２Ｗ／Ａと大きく改善された半導体レーザ素子を得ることができる。
【００３０】
また、前記半導体リッジストライプ部を、前記活性層に比べて禁制帯幅の大きい半導体材料からなるリッジ本体部と、該リッジ本体部の表面を被覆する、該活性層に比べて禁制帯幅が小さい半導体保護層とから構成し、該半導体保護層を、その膜厚が薄い量子井戸構造としているので、リッジ本体部分の表面を、これとは材料の異なる半導体層により保護しつつ、該半導体層での光吸収を回避できる。
【００３１】
本発明においては、クラッド層上にこれと同一導電型のリッジストライプ部を形成した後、これらの全面にこれらとは逆導電型の半導体層を成長し、その後、選択的な不純物の注入により、該半導体層の、上記リッジストライプ部上側の部分の導電型を反転するようにしたので、上記リッジストライプ部の両側に、従来例のように酸性ガスによる選択成長を用いることなく、電流阻止層を形成することができ、これにより、選択成長における選択比向上に起因する成長装置の腐食促進や結晶欠陥の問題を回避できる。この結果、成長装置の保守を頻繁に行うことがなく、製造プロセスの簡素化を図ることができ、また、結晶欠陥の発生を抑えて素子の品質を確保でき、さらには、素子の作製を、厳密な成長条件に縛られることなく行うことができる。
【００３２】
本発明においては、クラッド層上にこれと同一導電型のリッジストライプ部を形成した後、これらの全面にこれらと同一導電型の半導体層を成長し、その後、選択的な不純物の注入により、該半導体層の、上記リッジストライプ部両側部分を高抵抗化するので、上記請求項３と同様、プロセスの簡略化、素子の品質の確保、さらに幅広いプロセスマージンの確保を図ることができる。
【００３３】
さらに、前記第２導電型の半導体層の、前記リッジストライプ部の上側に位置する部分以外の部分には、前記不純物としてプロトンあるいは酸素イオンを導入すると、例えば、電流阻止構造を形成するために半導体層の外部から不純物を拡散する場合、上記半導体層として、拡散係数の比較的大きい半導体層を用いることにより、高温長時間の拡散を行う必要がなくなり、拡散に伴う結晶欠陥の増殖抑制に効果がある。従って、素子を構成する結晶へのダメージを低減することが可能となるので、素子作製の許容範囲（マージン）が広くなる。
【００３４】
また、上記不純物としてイオンを打ち込む場合、イオン侵入深さが比較的深い半導体層を用いるこれにより、加速電圧を高くする必要がなくなり、イオン打ち込みに伴う結晶欠陥の増殖抑制に効果がある。従って、結晶へのダメージを低減することが可能となるので、素子作製の許容範囲（マージン）が広くなる。
【００３５】
【発明の実施の形態】
以下、本発明の実施形態について、図面を参照して詳細に説明する。
【００３６】
（実施形態１）
図１は、本発明の実施形態１による実屈折率ガイド型半導体レーザの断面構造を示す図、図２（ａ）〜図２（ｄ）は、その製造プロセスを工程順に示す図である。
【００３７】
図において、１００は本実施形態１による実屈折率ガイド型半導体レーザで、そのｎ型ＧａＡｓ基板１０１上には、厚さ１．０μｍのｎ型Ａｌ0.5Ｇａ0.5Ａｓクラッド層１０２，厚さ０．０８μｍのＡｌ0.14Ｇａ0.86Ａｓ活性層１０３，及び厚さ０．３μｍのｐ型Ａｌ0.5Ｇａ0.5Ａｓクラッド層１０４を順次積層してなる積層構造１００ａが設けられている。この積層構造１００ａは、活性層１０３で発生した光を縦方向に閉じ込める縦方向光閉込構造となっている。
【００３８】
該ｐ型クラッド層１０４の表面は、厚さ０．００３μｍのｐ型ＧａＡｓエッチストップ層１０５により覆われている。該ｐ型クラッド層１０４上の中央部分には、エッチストップ層１０５を介してリッジストライプ部１０９が配置されており、該ｐ型クラッド層１０４上の、リッジストライプ部１０９の両側には、エッチストップ層１０５を介してｎ型Ａｌ0.7Ｇａ0.3Ａｓ電流阻止層１１０が配置されている。ここで、上記リッジストライプ部１０９は、上記エッチストップ層１０５上に形成された厚さ０．５μｍのｐ型Ａｌ0.5Ｇａ0.5Ａｓクラッド層（リッジ本体部）１０６と、その表面を被覆している厚さ０．００３μｍのｐ型ＧａＡｓ層（半導体保護層）１０７とから構成されている。また、上記リッジストライプ部１０９のｐ型Ａｌ0.5Ｇａ0.5Ａｓクラッド層１０６とｎ型Ａｌ0.7Ｇａ0.3Ａｓ電流阻止層１１０とは、実屈折率差により該活性層の、リッジストライプ部１０９に対向する部分に光を閉じ込めるための横方向光閉込構造をなしている。
【００３９】
また、該電流阻止層１１０上にはｎ型ＧａＡｓ保護層１１１が形成されており、該ｐ型ＧａＡｓ保護層１０７上にはｐ型半導体領域１１４が形成されている。該ｐ型半導体領域１１４は、ｐ型Ａｌ0.7Ｇａ0.3Ａｓ層とその上のｐ型ＧａＡｓ層とから構成されている。
【００４０】
そして、上記ｐ型半導体領域１１４及びｎ型ＧａＡｓ保護層１１１の全面にｐ電極１１５が形成され、上記基板１０１の裏面にはｎ電極が形成されている。
【００４１】
この実施形態１の半導体レーザ１００では、リッジストライプ部１０９は、活性層で発生した光を吸収しない構造となっている。つまり該リッジストライプ部１０９のリッジ本体部は、上記Ａｌ0.14Ｇａ0.86Ａｓ活性層１０３に比べて禁制帯幅の大きいｐ型Ａｌ0.5Ｇａ0.5Ａｓクラッド層１０６から構成されている。また、該リッジストライプ部１０９の表面部分を構成する保護層１０７は、該活性層に比べて禁制帯幅が小さいＧａＡｓからなるが、その膜厚を３ｎｍ程度と薄い量子井戸構造として、光の吸収が生じない構成としている。
【００４２】
上記リッジストライプ部１０９の上側に位置する半導体領域１１４は、そのリッジストライプ部側部分を、活性層からの発光光を吸収しないＡｌ0.7Ｇａ0.3Ａｓにより構成している。
【００４３】
次に製造方法について説明する。
【００４４】
上記半導体レーザ１００の作製は以下の通りに行う。なお、該半導体レーザを構成する各半導体層の結晶成長にはＭＯＣＶＤ法を用いる。
【００４５】
図２（ａ）に示すようにｎ型ＧａＡｓ基板１０１上に、厚さ１．０μｍのｎ型Ａｌ0.5Ｇａ0.5Ａｓクラッド層１０２、厚さ０．０８μｍのＡｌ0.14Ｇａ0.86Ａｓ活性層１０３、及び厚さ０．３μｍのｐ型Ａｌ0.5Ｇａ0.5Ａｓクラッド層１０４を順次成長して、上記積層構造１００ａを形成する。続いて、該クラッド層１０４上に、厚さ０．００３μｍのｐ型ＧａＡｓエッチストップ層１０５、厚さ０．５μｍのｐ型Ａｌ0.5Ｇａ0.5Ａｓクラッド層１０６、及び厚さ０．００３μｍのｐ型ＧａＡｓエッチストップ層１０７を順次成長する。
【００４６】
次に、上記ｐ型エッチストップ層１０７上に、幅３μｍ、厚さ０．５μｍのストライプ状レジスト膜１０８を作製し、該レジスト膜１０８をマスクとして、アンモニア系溶液，例えば、アンモニア：過酸化水素水：水＝５：３０：５０の比率の溶液及びＨＦ溶液により、ｐ型ＧａＡｓ層１０７およびｐ型クラッド層１０６を選択的にエッチングして、図２（ｂ）に示すようにストライプ幅２μｍ、高さ０．５μｍのリッジストライプ部１０９を形成する。その後、アセトン洗浄によりレジスト膜を除去する。
【００４７】
なお、上記リッジストライプ部１０９の下部および上部には、厚さ０．００３μｍのｐ型ＧａＡｓエッチストップ層１０５，１０７が存在しているが、この層は量子井戸構造をなしており、本半導体レーザの発振波長である７８０ｎｍの光を吸収しないようになっている。
【００４８】
この後、図２（ｃ）に示すように、厚さ０．５μｍのｎ型Ａｌ0.7Ｇａ0.3Ａｓクラッド層１１０、及び厚さ０．１μｍのｎ型ＧａＡｓ保護層１１１を、上記リッジストライプ部１０９及びエッチストップ層１０５上に順次積層する。なお、上記クラッド層１１０は、本レーザの発振波長７８０ｎｍに対してｐ型Ａｌ0.5Ｇａ0.5Ａｓクラッド層１０６より屈折率が小さくなるように設定している。
【００４９】
次に、図２（ｄ）に示すように、ｎ型ＧａＡｓ保護層１１１の表面上に、リッジストライプ部１０９に対応する幅３μｍの部分を開口したＳｉＯ2マスク１１２を形成した後、本ウエハ全面にｐ型不純物となるＺｎ（亜鉛）１１３を１０ｍｇ／ｃｍ2の割合で蒸着し、その後、真空中で６００℃で１０分間加熱する。これによってＺｎを、上記ＳｉＯ2マスク１１２の開口１１２ａ内の領域に拡散させる。これにより、リッジストライプ部１０９上側のｎ型であった半導体領域１１０、１１１が、ｐ型不純物であるＺｎの拡散によってｐ型に変化し、ｐ型半導体領域１１４が形成される。
【００５０】
その後、Ｚｎ層１１３およびＳｉＯ2マスク１１２を除去した後、ｐ電極１１５及びｎ電極１１６を形成することにより、上記リッジストライプ部１０９とともに上記ｐ型半導体層１１４を電流通路とする半導体レーザ１００を得る（図１参照）。
【００５１】
以上の工程にて作製された半導体レーザでは実屈折率ガイド構造となるため、電流阻止用の半導体クラッド層１１０における光吸収がなく、高効率の電流−光出力特性を得ることができる。
【００５２】
本実施形態１では、共振器長２５０μｍ、端面非コートの素子構造において、発振波長７８０ｎｍ、閾値電流１５ｍＡ、スロープ効率１．２Ｗ／Ａの特性を得ることができた。
【００５３】
また、本実施形態１では、ｎ型クラッド層１１０にＡｌ0.7Ｇａ0.3Ａｓ層を用いており、該ｎ型クラッド層のＡｌ組成比と拡散に要する時間の関係を図１０に示す。図１０に示すように、Ａｌ組成比を低下すると、拡散係数が小さくなるために拡散時間が長くなる。その場合、拡散に伴う結晶欠陥の増殖の問題がある。
【００５４】
これに対して、本実施形態１の半導体レーザでは、ｎ型クラッド層１１０にＡｌ組成が０．７のＡｌＧａＡｓ層を用いているため、拡散時間を比較的短くでき、拡散に伴う結晶へのダメージを低減することが可能となる。従って、本実施形態１では、素子作製の許容範囲を広くすることができる。
【００５５】
このように本実施形態１では、駆動電流の通路となる半導体リッジストライプ部１０９を活性層１０３で発生した光が吸収されない構造とするとともに、該半導体リッジストライプ部１０９の上側に位置する半導体層１１４のリッジストライプ部側部分を、活性層よりも禁制帯幅の大きい半導体材料により構成したので、該半導体リッジストライプ部及びその上側の領域での光損失をほとんどなくすことができる。また、実屈折率差により該活性層の、半導体リッジストライプ部に対向する部分に光を閉じ込めているため、横方向光閉込構造に起因する光損失を低減できる。これにより光損失が少なく、スロープ効率が１．２Ｗ／Ａと大きく改善された半導体レーザ１００を得ることができる。
【００５６】
また、本実施形態１では、前記半導体リッジストライプ部１０９を、前記活性層１０３に比べて禁制帯幅の大きい半導体材料からなるリッジ本体部１０６と、該リッジ本体部の表面を被覆する、該活性層に比べて禁制帯幅が小さい半導体保護層１０７とから構成し、該半導体保護層１０７を、その膜厚が薄い量子井戸構造としているので、リッジ本体部分の表面を、これとは材料の異なる半導体層により保護しつつ、該半導体層での光吸収を回避できる。
【００５７】
さらに、本実施形態１では、クラッド層１０４上にこれと同一導電型のリッジストライプ部１０９を形成した後、これらの全面にこれらとは逆導電型の半導体層１１０を成長し、その後、選択的な不純物の注入により、該半導体層１１０の、上記リッジストライプ部上側の部分１１４の導電型を反転するようにしたので、上記リッジストライプ部の両側に、従来例のように酸性ガスによる選択成長を用いることなく、電流阻止層１１０を形成することができ、これにより、選択成長における選択比向上に起因する成長装置の腐食促進や結晶欠陥の問題を回避できる。この結果、成長装置の保守を頻繁に行うことがなく、製造プロセスの簡素化を図ることができ、また、結晶欠陥の発生を抑えて素子の品質を確保でき、さらには、素子の作製を、厳密な成長条件に縛られることなく行うことができる。
【００５８】
なお、本実施形態１では、リッジストライプ部１０９上側のｎ型半導体領域をｐ型領域に反転するための不純物拡散を行う際、Ｚｎを不純物拡散の原料として用いているが、これは、ｐ型不純物となるとなるものであれば、ＭｇやＢｅでも同様に用いることができる。
【００５９】
また、本実施形態１では、不純物拡散源として固体のＺｎを使用し、Ｚｎを固相拡散させるようにしたが、ウエハと、Ｚｎの拡散源であるＺｎＡｓ2とを石英アンプル中に入れて真空状態にて６４０℃で７０分間加熱し、Ｚｎを気相拡散させる方法を使用することもできる。
【００６０】
（実施形態２）
図３は、本発明の実施形態２による実屈折率ガイド型半導体レーザの断面構造を示す図、図４（ａ）〜図４（ｄ）は、該半導体レーザの製造プロセスを工程順に示す図である。
【００６１】
図において、２００は本実施形態２による実屈折率ガイド型半導体レーザで、この半導体レーザ２００では、上記実施形態１の半導体レーザ１００の電流阻止層を構成するｎ型Ａｌ0.7Ｇａ0.3Ａｓ層１１０、及びその上のｎ型ＧａＡｓ保護層１１１に代えて、ｐ型Ａｌ0.7Ｇａ0.3Ａｓ層２１０、及びその上のｐ型ＧａＡｓ保護層２１１を用い、該ｐ型ＧａＡｓ保護層２１１の表面からｐ型Ａｌ0.7Ｇａ0.3Ａｓ層２１０の上部にかけての領域を、プロトンの注入により高抵抗化した構造としている。また、本実施形態２の半導体レーザ２００では、Ａｌ0.14Ｇａ0.86Ａｓ活性層２０３の層厚を０．０５μｍとし、ｎ型Ａｌ0.5Ｇａ0.5Ａｓクラッド層２０２の層厚を１．５μｍとしている。その他の構成は、つまり、基板２０１，積層構造２００ａを構成するｐ型クラッド層２０４，ｐ型エッチストップ層２０５，リッジストライプ部２０９を構成するｐ型ＡｌＧａＡｓクラッド層２０６及びｐ型ＧａＡｓ層２０７，ｐ型電極２１４，及びｎ型電極２１５は、上記実施形態１の半導体レーザ１００におけるものと同一構成となっている。
【００６２】
次に製造方法について説明する。
【００６３】
本実施形態２の半導体レーザ２００の作製は以下のように行う。なお、該半導体レーザ２００を構成する各半導体層の結晶成長にはＭＯＣＶＤ法を用いる。
【００６４】
図４（ａ）に示すように、ｎ型ＧａＡｓ基板２０１上に、厚さ１．５μｍのｎ型Ａｌ0.5Ｇａ0.5Ａｓクラッド層２０２、厚さ０．０５μｍのＡｌ0.14Ｇａ0.86Ａｓ活性層２０３、及び厚さ０．３μｍのｐ型Ａｌ0.5Ｇａ0.5Ａｓクラッド層２０４を順次成長して、縦方向光閉込構造である積層構造２００ａを形成する。続いて、厚さ０．００３μｍのｐ型ＧａＡｓエッチストップ層２０５、厚さ０．５μｍのｐ型Ａｌ0.5Ｇａ0.5Ａｓクラッド層２０６、及び厚さ０．００３μｍのｐ型ＧａＡｓ層２０７を順次成長する。
【００６５】
次に、該ｐ型ＧａＡｓ層２０７上に、ストライプ幅３μｍ、厚さ０．５μｍのレジスト膜２０８を形成し、該レジスト膜２０８をマスクとして、アンモニア系溶液，例えばアンモニア：過酸化水素水：水＝５：３０：５０の混合比の溶液、及びＨＦ溶液によりｐ型ＧａＡｓ層２０７およびｐ型クラッド層２０６を選択的にエッチングし、図４（ｂ）に示すようにストライプ幅２μｍ、高さ０．５μｍのリッジストライプ部２０９を形成する。その後、アセトン洗浄によりレジスト膜を除去する。
【００６６】
次に、図４（ｃ）に示すように、上記リッジストライプ部２０９及びエッチストップ層２０５上に厚さ０．５μｍのｐ型Ａｌ0.7Ｇａ0.3Ａｓクラッド層２１０、及び厚さ０．１μｍのｐ型ＧａＡｓ保護層２１１を順次積層する。なお、このクラッド層２１０は、ｐ型Ａｌ0.5Ｇａ0.5Ａｓクラッド層２０６より屈折率が小さくなるように設定している。
【００６７】
次に、図４（ｄ）に示すように、ｐ型ＧａＡｓ保護層２１１上の、上記リッジストライプ部２０９に対応する領域上に、幅３μｍ、厚さ０．５μｍのＳｉＯ2誘電体マスク２１３を作製した後、プロトン加速器によりプロトンを上方より照射する。これによりｐ型ＧａＡｓ保護層２１１およびｐ型Ａｌ0.7Ｇａ0.3Ａｓクラッド層２１０の、リッジストライプ部２０９上側部分以外の領域２１２を結晶欠陥により高抵抗化させ、電流が流れないようにする。
【００６８】
なお、上記プロトンの照射により、活性層に欠陥が生じると、閾値電流の上昇を招き、素子の劣化が促進されるため、プロトン照射の条件として、加速電圧を３００ＫＶに設定し、照射密度が５Ｅ１３／ｃｍ2になるようにすることが望ましい。この条件では、リッジストライプ部２０９の上方を除くｐ型ＧａＡｓ保護層２１１およびｐ型Ａｌ0.7Ｇａ0.3Ａｓクラッド層２１０の上部の合計厚さ約０．４μｍの部分２１２が絶縁性の層に変化し、同時に活性層への欠陥が生じない。このため、電流狭窄機能と良好な素子特性の確保が可能となる。
【００６９】
その後ＳｉＯ2誘電体マスク２１３をＨＦ溶液にて除去し、上記リッジストライプ部２０９上側のｐ型ＧａＡｓ保護層２１１、及びその両側の高抵抗化されたｐ型ＧａＡｓ保護層２１１上にｐ電極２１４を形成し、上記ｎ型ＧａＡｓ基板２０１の裏面にｎ電極２１５を作製し、図３に示す本実施形態３の実屈折率ガイド型半導体レーザ素子２００を得る。
【００７０】
本実施例にて作製された半導体レーザ２００では、共振器長を３７５μｍ、各端面の反射率を１０％，７５％とする条件で、発振波長７８０ｎｍにて、Ｉth＝２５ｍＡ、スロープ効率１．２Ｗ／Ａの良好な特性を得ることができた。
【００７１】
また、本実施形態２では、ｐ型クラッド層２１０にＡｌ0.7Ｇａ0.3Ａｓ層を用いており、該ｐ型クラッド層のＡｌ組成比とプロトン打ち込みの加速電圧の関係を図１１に示す。この図から分かるように、Ａｌ組成比を低下させると、プロトン進入深さが浅くなるので加速電圧を高く設定する必要がある。その場合、プロトン打ち込みに伴う結晶欠陥の増殖の問題がある。
【００７２】
これに対して、本実施形態２の半導体レーザでは、ｐ型クラッド層２１０にＡｌ組成が０．７のＡｌＧａＡｓ層を用いているため、加速電圧を比較的小さくでき、イオン打ち込みに伴う結晶へのダメージを低減することが可能となる。従って、本実施形態２では、素子作製の許容範囲を広くする。
【００７３】
また、本実施形態２では、上記実施形態１と同様、クラッド層２０５上にこれと同一導電型のリッジストライプ部２０９を形成した後、これらの全面にこれらと同一導電型の半導体層２１０，２１１を成長し、その後、選択的な不純物の注入により、該半導体層の、上記リッジストライプ部両側部分２１２を高抵抗化するので、上記実施形態１と同様、プロセスの簡略化、素子の品質の確保、さらに幅広いプロセスマージンの確保を図ることができる効果がある。
【００７４】
さらに、上記実施形態１と同様、該半導体リッジストライプ部２０９及びその上側の領域での光損失をほとんどなくすことができ、また、横方向光閉込構造に起因する光損失を低減でき、これにより光損失が少なく、スロープ効率が１．２Ｗ／Ａと大きく改善された半導体レーザ２００が得られる。
【００７５】
（実施形態３）
図５は、本発明の実施形態３による実屈折率ガイド型半導体レーザの断面構造を示す図、図６（ａ）〜図６（ｄ）は上記半導体レーザの製造プロセスを工程順に示す図である。
【００７６】
図において、３００は本実施形態３による実屈折率ガイド型半導体レーザであり、この半導体レーザ３００では電流阻止層として、上記実施形態２の半導体レーザ２００のプロトン注入領域２１２に代えて、酸素イオン注入領域３１２を用いており、また、活性層３０３を、全体の厚さが１０６ｎｍであるノンドープ多重量子井戸活性領域から構成している。この多重量子井戸活性領域３０３はＡｌＧａＡｓからなり、基板側から、Ａｌ0.35Ｇａ0.65Ａｓ層を３０ｎｍ、Ａｌ0.1Ｇａ0.9Ａｓ層を１０ｎｍ、Ａｌ0.35Ｇａ0.65Ａｓ層を８ｎｍ、Ａｌ0.1Ｇａ0.9Ａｓ層を１０ｎｍ、Ａｌ0.35Ｇａ0.65Ａｓ層を８ｎｍ、Ａｌ0.1Ｇａ0.9Ａｓ層を１０ｎｍ、Ａｌ0.35Ｇａ0.65Ａｓ層を３０ｎｍ積層してなる構造となっている。
【００７７】
その他の構成は、上記実施形態２の半導体レーザ２００と同一である。
【００７８】
次に製造方法について説明する。
【００７９】
本実施形態３の半導体レーザ３００の作製は以下の通りに行う。なお、該半導体レーザ３００を構成する各半導体層の結晶成長には、ＭＯＭＢＥ法を用いる。
【００８０】
図６（ａ）に示すようにｎ型ＧａＡｓ基板３０１上に、厚さ１．５μｍのｎ型Ａｌ0.5Ｇａ0.5Ａｓクラッド層３０２、合計の厚さ１０６ｎｍのノンドープ多重量子井戸活性領域３０３、及び厚さ０．３μｍのｐ型Ａｌ0.5Ｇａ0.5Ａｓクラッド層３０４を成長して、縦方向光閉込構造である積層構造３００ａを形成する。ここで、該多重量子井戸活性領域３０３の形成は、基板側から、Ａｌ0.35Ｇａ0.65Ａｓ層を３０ｎｍ、Ａｌ0.1Ｇａ0.9Ａｓ層を１０ｎｍ、Ａｌ0.35Ｇａ0.65Ａｓ層を８ｎｍ、Ａｌ0.1Ｇａ0.9Ａｓ層を１０ｎｍ、Ａｌ0.35Ｇａ0.65Ａｓ層を８ｎｍ、Ａｌ0.1Ｇａ0.9Ａｓ層を１０ｎｍ、Ａｌ0.35Ｇａ0.65Ａｓ層を３０ｎｍ成長して行う。
【００８１】
続いて、該クラッド層３０４上に、厚さ０．００３μｍのｐ型ＧａＡｓエッチストップ層３０５、厚さ０．５μｍのｐ型Ａｌ0.5Ｇａ0.5Ａｓクラッド層３０６、及び厚さ０．００３μｍのｐ型ＧａＡｓ層３０７を順次成長する。
【００８２】
次に、ストライプ幅３μｍ、厚さ０．５μｍのレジスト膜３０８を上記ＧａＡｓ層３０７上に形成し、アンモニア系溶液、例えばアンモニア：過酸化水素水：水＝５：３０：５０の混合比の溶液、及びＨＦ溶液により、該レジスト膜３０８をマスクとして、ｐ型ＧａＡｓ層３０７およびｐ型クラッド層３０６のエッチングを行い、図６（ｂ）に示すようにストライプ幅２μｍ、高さ０．５μｍのリッジストライプ部３０９を作製する。その後、アセトン洗浄によりレジスト膜を除去する。
【００８３】
その後、図６（ｃ）に示すように、リッジストライプ部３０９及びエッチストップ層３０５上に、厚さ０．５μｍのｐ型Ａｌ0.7Ｇａ0.3Ａｓクラッド層３１０、及び厚さ０．１μｍのｐ型ＧａＡｓ保護層３１１を順次積層する。なお、このクラッド層３１０は、ｐ型Ａｌ0.5Ｇａ0.5Ａｓクラッド層３０６より屈折率が小さくなるように設定したものである。
【００８４】
次に、図６（ｄ）に示すように、ｎ型ＧａＡｓ保護層３１１上の、リッジストライプ部３０９に対応する領域上に、幅３μｍのＳｉＯ2誘電体マスク３１３を形成した後、該保護層３１１の表面側から酸素イオンの打ち込みを行って、ｐ型クラッド層３１０及びｐ型保護層３１１の、リッジストライプ部３０９の両側の領域に対応する部分３１２を高抵抗層とする。
【００８５】
この場合、酸素は深い準位のキャリアのトラップを発生させるため、酸素が導入された領域は高抵抗化し、電流狭窄が可能となる。ここで、上記酸素イオンの打ち込みの条件は、加速電圧を１．０ＭＶにすることにより、ＧａＡｓ層３１１の表面からＡｌＧａＡｓ層３１０の内部までの約０．３μｍ程度の厚さの領域３１２に、酸素を５Ｅ１７ｃｍ-3の濃度で分布させることができる。なお、イオン打ち込みのあと、真空中７００℃で３０分間アニールを行って結晶欠陥を減少させることにより、素子寿命の改善が可能となる。
【００８６】
その後、ＳｉＯ2誘電体マスク３１３をＨＦ溶液にて除去し、上記リッジストライプ部３０９上側のｐ型ＧａＡｓ保護層３１１、及びその両側の高抵抗化されたｐ型ＧａＡｓ保護層３１１上にｐ電極３１４を形成し、上記ｎ型ＧａＡｓ基板３０１の裏面にｎ電極３１５を作製し図５に示す本実施例の実屈折率ガイド型半導体レーザ素子３００を得る。
【００８７】
本実施形態３では良好な電流狭窄機能を実現することができ、３７５μｍの共振器長でもって、発振波長７８０ｎｍ、Ｉth＝２０ｍＡ、スロープ効率１．２Ｗ／Ａの特性を得ることができた。
【００８８】
また、本実施形態３では、ｐ型クラッド層３１０にＡｌ0.7Ｇａ0.3Ａｓ層を用いており、ｐ型クラッド層のＡｌ組成比と酸素イオン打ち込みの加速電圧の関係を図１２に示す。この図に示すように、Ａｌ組成比を低下させると、イオン侵入深さが浅くなるので、加速電圧を高く設定する必要がある。その場合、イオン打ち込みに伴う結晶欠陥の増殖の問題がある。
【００８９】
これに対して、本実施形態３の半導体レーザでは、ｐ型クラッド層３１０にＡｌ組成が０．７のＡｌＧａＡｓ層を用いているため、加速電圧を比較的小さくでき、これによりイオン打ち込みに伴う結晶へのダメージを低減することが可能となる。従って、素子作製の設計の許容範囲を広くすることができる。
【００９０】
その他、本実施形態３においても、上記実施形態２の効果と同様な効果が得られる。
【００９１】
なお、上記ｐ型クラッド層３１０及び保護層３１１に導入するイオンの種類としては、Ｃｒ（クロム）、Ｆｅ（鉄）などの、結晶中で深い準位を作る元素も酸素と同様に使用することができる。
【００９２】
また、上記各実施形態では、結晶成長方法としてＭＯＣＶＤ法、あるいはＭＯＭＢＥ法を用いたが、結晶成長方法はこれらに限るものではなく、ＭＢＥ法、ガスソースＭＢＥ法、ＡＬＥ法等の結晶成長方法でも同様の効果を得ることができる。
【００９３】
また、上記各実施形態では、半導体レーザの基板として、ｎ型基板を用いた例のみを示したが、ｐ型基板を使用した場合も同様の効果を得ることができる。
【００９４】
さらに、半導体レーザを構成する半導体材料は、上記各実施形態で示したＡｌＧａＡｓ系材料に限らず、ＩｎＧａＡｌＰ系材料を使用する半導体レーザ素子でも同様の効果を実現することができる。
【００９５】
【発明の効果】
以上のように本発明に係る半導体レーザ素子によれば、活性層で発生した光を実屈折率差により横方向に閉じ込めることができ、しかも活性層からの発光光が、リッジストライプ部の上側に位置する半導体層で吸収されるのを回避することができ、これにより光損失を少なくし、スロープ効率を改善することができる。
【００９６】
また、本発明に係る半導体レーザ素子の製造方法によれば、活性層へ供給される駆動電流の通路となる領域と、該駆動電流の流れを阻止する領域とを、半導体層の選択成長を使用することなく形成することができ、これにより、選択成長における選択比向上のための酸性ガス成分の増大と、該酸性ガス成分の増大による成長装置の腐食や結晶欠陥の増長というトレードオフの関係にある問題を同時に解決できる。
【図面の簡単な説明】
【図１】本発明の実施形態１による半導体レーザの断面構造を示す図である。
【図２】上記実施形態１による半導体レーザの製造方法を説明するための図であり、図２（ａ）〜図２（ｄ）は、該製造方法における各主要工程での処理を説明するための図である。
【図３】本発明の実施形態２による半導体レーザの断面構造を示す図である。
【図４】上記実施形態２による半導体レーザの製造方法を説明するための図であり、図４（ａ）〜図４（ｄ）は、該製造方法における各主要工程での処理を説明するための図である。
【図５】本発明の実施形態３による半導体レーザの断面構造を示す図である。
【図６】上記実施形態３による半導体レーザの製造方法を説明するための図であり、図６（ａ）〜図６（ｄ）は、該製造方法における各主要工程での処理を説明するための図である。
【図７】従来の半導体レーザの断面構造を示す図である。
【図８】従来の半導体レーザの製造方法を説明するための図であり、図８（ａ）〜図８（ｄ）は、該製造方法における各主要工程での処理を説明するための図である。
【図９】従来の半導体レーザの製造方法における半導体層の成長不良を説明するための図である。
【図１０】上記実施形態１の半導体レーザを構成するクラッド層のＡｌ組成比と拡散時間との関係を示す図である。
【図１１】上記実施形態２による半導体レーザを構成するクラッド層のＡｌ組成比とプロトンの加速電圧との関係を示す図である。
【図１２】上記実施形態３のよる半導体レーザを構成するクラッド層のＡｌ組成比と酸素イオンの加速電圧との関係を示す図である。
【符号の説明】
１００，２００，３００ 半導体レーザ
１００ａ，２００ａ，３００ａ 積層構造
１０１，２０１，３０１ ｎ型ＧａＡｓ基板
１０２，２０２，３０２ ｎ型Ａｌ0.5Ｇａ0.5Ａｓクラッド層
１０３，２０３，３０３ 活性層
１０４，１０６，２０４，２０６，３０４，３０６ ｐ型Ａｌ0.5Ｇａ0.5Ａｓクラッド層
１０５，２０５，３０５ ｐ型ＧａＡｓエッチストップ層
１０７，２０７，３０７ ｐ型ＧａＡｓ保護層
１０８，２０８，３０８ エッチングマスク
１０９，２０９，３０９ リッジストライプ部
１１０ ｎ型Ａｌ0.7Ｇａ0.3Ａｓクラッド層
１１１ ｎ型ＧａＡｓ保護層
１１２ 選択成長用マスク
２１０，３１０ ｐ型Ａｌ0.7Ｇａ0.3Ａｓクラッド層
２１１，３１１ ｐ型ＧａＡｓ保護層
２１２ プロトン注入領域
２１３ プロトン注入用マスク
３１２ 酸素イオン注入領域
３１３ 酸素イオン注入用マスク
【発明の属する技術分野】
本発明は、半導体レーザ素子及びその製造方法に関し、特に低電流駆動が可能な実屈折率ガイド型の半導体レーザ素子（以下、半導体レーザともいう。）の構造及びその形成プロセスに関するものである。
【０００２】
【従来の技術】
実屈折率ガイド型半導体レーザは光を実屈折率差により閉じこめることができるので、光吸収が発生せず、低電流駆動が行えるという特長を持っている。
【０００３】
図７は、１９９４年度半導体レーザ国際会議予稿集（Ｐ２５）で発表されたＡ．Ｓｈｉｍａらによる従来の実屈折率ガイド型半導体レーザの断面構造を示す。
【０００４】
図において、４００は従来例の実屈折率ガイド型半導体レーザで、そのｎ型ＧａＡｓ基板４０１上には、ｎ型Ａｌ0.48Ｇａ0.52Ａｓクラッド層４０２，多重量子井戸活性層４０３，ｐ型Ａｌ0.48Ｇａ0.52Ａｓクラッド層４０４を順次積層してなる積層構造４００ａが設けられている。この積層構造４００ａは、活性層４０３で発生した光を縦方向に閉じ込める縦方向光閉込構造となっている。該ｐ型クラッド層４０４の表面は、ｐ型Ａｌ0.69Ｇａ0.31Ａｓエッチストップ層４０５により覆われている。該ｐ型クラッド層４０４上の中央部分には、エッチストップ層４０５を介して、該活性層４０３へ供給される駆動電流の通路となるリッジストライプ部４０９が配置されており、該ｐ型クラッド層４０４上の、リッジストライプ部４０９の両側には、エッチストップ層４０５を介して、該駆動電流の流れを阻止するｎ型Ａｌ0.7Ｇａ0.3Ａｓ電流阻止層４１０が配置されている。ここで、上記リッジストライプ部４０９は、上記エッチストップ層４０５上に形成されたｐ型Ａｌ0.48Ｇａ0.52Ａｓクラッド層４０６と、その表面を覆うｐ型ＧａＡｓ保護層４０７とから構成されている。
【０００５】
また、該電流阻止層４１０の表面上にはｎ型ＧａＡｓ保護層４１１が形成されており、該ｎ型ＧａＡｓ保護層４１１及び上記ｐ型ＧａＡｓ保護層４０７上には全面にｐ型ＧａＡｓコンタクト層４１２が形成されている。ここで、上記リッジストライプ部４０９のｐ型Ａｌ0.48Ｇａ0.52Ａｓクラッド層４０６とｎ型Ａｌ0.7Ｇａ0.3Ａｓ電流阻止層４１０とは、実屈折率差により該活性層の、リッジストライプ部４０９に対向する部分に光を閉じ込めるための横方向光閉込構造をなしている。
【０００６】
次に、図８（ａ）〜図８（ｄ）を用いて製造方法について説明する。
【０００７】
まず、図８（ａ）に示すようにｎ型ＧａＡｓ基板４０１上に、ｎ型Ａｌ0.48Ｇａ0.52Ａｓクラッド層４０２、多重量子井戸活性層４０３、ｐ型Ａｌ0.48Ｇａ0.52Ａｓクラッド層４０４をＭＯＣＶＤ法（有機金属気相成長法）により順次成長して、上記積層構造４００ａを形成する。続いて、該クラッド層４０４上にｐ型Ａｌ0.69Ｇａ0.31Ａｓエッチストップ層４０５、ｐ型Ａｌ0.48Ｇａ0.52Ａｓクラッド層４０６、ｐ型ＧａＡｓ層４０７を順次、ＭＯＣＶＤ法を用いて成長する。
【０００８】
次に、ＳｉＮ誘電体膜４０８をストライプ状にｐ型ＧａＡｓ層４０７上に形成した後、該ＳｉＮ誘電体膜４０８をマスクとして、該ｐ型ＧａＡｓ層４０７およびｐ型クラッド層４０６を選択的にエッチングして、逆メサ型のリッジストライプ部４０９を形成する（図８（ｂ））。
【０００９】
引き続き、該ＳｉＮ誘電体膜４０８をマスクとして、ＭＯＣＶＤ成長により該リッジストライプ部４０９の両側のエッチストップ層４０５上に、ｎ型Ａｌ0.7Ｇａ0.3Ａｓ電流阻止層４１０及びｎ型ＧａＡｓ保護層４１１を選択的に成長する（図８（ｃ））。
【００１０】
このとき、結晶成長の選択性を向上させるため、原科ガス中にＨＣｌガスを導入する。ＨＣｌの効果によりＳｉＮ誘電体膜４０８の上部には半導体層が成長せず、それ以外の部分に、ｎ型Ａｌ0.7Ｇａ0.3Ａｓ電流阻止層４１０、ｎ型ＧａＡｓ保護層４１１が成長する。なおｎ型電流阻止層４１０は、ｐ型及びｎ型のクラッド層４０２、４０４より屈折率が小さく、活性層４０３より禁制帯幅が大きくなっている。
【００１１】
次に、上記ＳｉＮ誘電体膜４０８を除去した後、ＭＯＣＶＤ法でｐ型ＧａＡｓコンタクト層４１２を全面に形成して、図８（ｄ）のような実屈折率ガイド型半導体レーザ４００の素子構造を得る。
【００１２】
この半導体レーザ４００の素子構造では、電流阻止層４１０の屈折率がクラッド層４０６の屈折率より小さいために、実屈折率差により、活性層４０３の、リッジストライプ部４０９の直下に相当する部分に光を閉じ込めることができる。さらに、電流阻止層４１０の禁制帯幅が活性層の禁制帯幅より大きいために、活性層で発光した光が電流阻止層４１０で吸収されることがない。
【００１３】
このように、実屈折率ガイド型の半導体レーザでは、実屈折率差により光が横方向に閉じ込められ、電流阻止層で光吸収を生じることがないので、半導体レーザの低電流動作を実現できる。
【００１４】
【発明が解決しようとする課題】
ところが、従来例の半導体レーザ４００では、電流阻止層４１０による光吸収がないが、リッジストライプ部４０９の上部層であるｐ型ＧａＡｓ層４０７、及びリッジストライプ部４０９上側のコンタクト層４１２は、活性層で発生した光を吸収する光吸収性材料（ＧａＡｓ）でつくられているため、その部分での光損失が大きく、スロープ効率が１．０６Ｗ／Ａと悪くなっている。
【００１５】
また、上述した従来の半導体レーザの製造方法では、ｎ型電流阻止層４１０、ｎ型保護層４１１の結晶成長を行う際、ＨＣｌガス等の酸性ガスを原料ガスに添加することにより、マスク（ＳｉＮ誘電体膜）表面領域とそれ以外の領域とでの結晶成長の選択比を向上させている。
【００１６】
一般に、Ａｌを含む結晶のＭＯＣＶＤ成長においては、Ａｌ組成比が上昇するにつれて選択比が低下して、マスク上にも結晶成長が生じる傾向がある。例えば、上述した従来例においては、酸性ガスの量が少ないと選択成長が不完全となり、図９に示すようにマスクであるＳｉＮ誘電体膜４０８上にｎ型ＡｌＧａＡｓ層５０１及びｎ型ＧａＡｓ層５０２が多結晶として積層されることがあった。このような場合、マスクの除去ができないため、素子作製に支障をきたすこととなる。
【００１７】
そこで、選択成長を促進させるためには、ＨＣｌ等の酸性ガスを、結晶成長の雰囲気中に多く含ませると良いということになるが、酸性ガスを増大した場合以下のような問題が生ずる。
【００１８】
つまり、ＭＯＣＶＤの配管等が酸性ガスにより腐食され、そのために特殊な装置の保守を頻繁に行う必要あり、製造プロセスが複雑になる。また、ＨＣｌ等の酸性ガスを添加することにより結晶欠陥が生じ易くなる。
【００１９】
このように、従来の半導体レーザの製造方法では、半導体層の選択成長の際、ＨＣｌ等の酸性ガスの量を厳密に制御する必要があり、素子作製における許容範囲（プロセスのマージン）が狭いという問題があった。
【００２０】
本発明は上記のような問題点を解決するためになされたもので、活性層で発生した光を実屈折率差により横方向に閉じ込めることができ、しかも活性層からの発光光が、リッジストライプ部の上側に位置する半導体層で吸収されるのを回避することができ、これにより光損失が少なく、スロープ効率が改善された半導体レーザ素子を得ることを目的とする。
【００２１】
本発明は、活性層へ供給される駆動電流の通路となる領域と、該駆動電流の流れを阻止する領域とを、半導体層の選択成長を使用することなく形成することができ、これにより、選択成長における選択比向上のための酸性ガス成分の増大と、該酸性ガス成分の増大による成長装置の腐食や結晶欠陥の増長というトレードオフの関係にある問題を同時に解決できる半導体レーザ素子の製造方法を得ることを目的とする。
【００２２】
【課題を解決するための手段】
本発明に係る半導体レーザ素子は、第１導電型のＧａＡｓ基板上に設けられ、第１導電型のＡｌＧａＡｓ第１クラッド層，ＡｌＧａＡｓ活性層及び第２導電型のＡｌＧａＡｓ第２クラッド層を順次積層してなる縦方向光閉込構造と、該ＡｌＧａＡｓ第２クラッド層上に設けられた、膜厚が０．００３μｍ程度の量子井戸構造の第２導電型のＧａＡｓエッチングストップ層と、該ＧａＡｓエッチングストップ層上に、該ＡｌＧａＡｓ活性層に供給される駆動電流の通路となるように設けられており、該ＡｌＧａＡｓ活性層からの発光光を吸収しない構造の第２導電型の半導体リッジストライプ部と、該ＡｌＧａＡｓ第２クラッド層上の、該リッジストライプ部の両側に配置され、該ＡｌＧａＡｓ活性層に供給される駆動電流の流れを阻止する第１導電型のＡｌＧａＡｓ電流阻止層とを備え、該半導体リッジストライプ部とＡｌＧａＡｓ電流阻止層とは、実屈折率差により該ＡｌＧａＡｓ活性層の、半導体リッジストライプ部に対向する部分に光を閉じ込めるための横方向光閉込構造をなしており、前記半導体リッジストライプ部は、前記ＡｌＧａＡｓ活性層に比べて禁制帯幅の大きい第２導電型のＡｌＧａＡｓリッジ本体部と、該ＡｌＧａＡｓリッジ本体部の表面を被覆する膜厚が０．００３μｍ程度の量子井戸構造の第２導電型のＧａＡｓ保護層とから構成されており、該半導体リッジストライプ部のＧａＡｓ保護層上に、該ＡｌＧａＡｓ第２クラッド層に比べて屈折率が小さく、該ＡｌＧａＡｓ活性層に比べて禁制帯幅の大きい第２導電型のＡｌＧａＡｓ層が電流の通路として設けられている。そのことにより上記目的が達成される。
【００２５】
本発明に係る半導体レーザ素子の製造方法は、第１導電型のＧａＡｓ基板上に、第１導電型のＡｌＧａＡｓクラッド層、ＡｌＧａＡｓ活性層、第２導電型のＡｌＧａＡｓクラッド層、膜厚が０．００３μｍ程度の量子井戸構造の第２導電型のＧａＡｓエッチングストップ層、第２導電型のＡｌＧａＡｓ層、膜厚が０．００３μｍ程度の量子井戸構造のＧａＡｓ保護層を順次成長する工程と、該第２導電型のＡｌＧａＡｓ層およびＧａＡｓ保護層を加工して、該ＡｌＧａＡｓ活性層に供給される駆動電流の通路となるリッジストライプ部を形成する工程と、該第２導電型のＡｌＧａＡｓクラッド層に比べて屈折率が小さく、該ＡｌＧａＡｓ活性層に比べて禁制帯幅の大きい第１導電型のＡｌＧａＡｓ層を、該第２導電型のＧａＡｓエッチングストップ層上及び該リッジストライプ部上に成長する工程と、該リッジストライプ部の上側に位置する該第１導電型のＡｌＧａＡｓ層の部分に、第２導電型の不純物を選択的に拡散することにより、該リッジストライプ部の上側に位置する該第１導電型のＡｌＧａＡｓ層部分を第２導電型として該駆動電流の通路とし、該リッジストライプ部の両側に位置する該第１導電型のＡｌＧａＡｓ層部分による該駆動電流の流れを阻止する電流阻止層とによって横方向光閉込構造を形成する工程とを包含する。そのことにより上記目的が達成される。
【００２６】
また、本発明に係る半導体レーザ素子の製造方法は、第１導電型のＧａＡｓ基板上に、第１導電型のＡｌＧａＡｓクラッド層、ＡｌＧａＡｓ活性層、第２導電型のＡｌＧａＡｓクラッド層、膜厚が０．００３μｍ程度の量子井戸構造の第２導電型のＧａＡｓエッチングストップ層、第２導電型のＡｌＧａＡｓ層、膜厚が０．００３μｍ程度の量子井戸構造のＧａＡｓ保護層を順次成長する工程と、該第２導電型のＡｌＧａＡｓ層およびＧａＡｓ保護層を加工して、該ＡｌＧａＡｓ活性層に供給される駆動電流の通路となるリッジストライプ部を形成する工程と、該第２導電型のＡｌＧａＡｓクラッド層に比べて屈折率が小さく、該ＡｌＧａＡｓ活性層に比べて禁制帯幅の大きい第２導電型のＡｌＧａＡｓ層を、該第２導電型のＧａＡｓエッチングストップ層上及び該リッジストライプ部上に成長する工程と、該リッジストライプ部の上側に位置する該第２導電型のＡｌＧａＡｓ層の部分以外の部分に、深い準位を形成する不純物を選択的に導入して、該リッジストライプ部の上側に位置する該第２導電型のＡｌＧａＡｓ層の部分を該駆動電流の通路とし、該第２導電型のＡｌＧａＡｓクラッド層上に位置する該第２導電型のＡｌＧａＡｓ層の部分による該駆動電流の流れを阻止する電流阻止層とによって横方向光閉込構造を形成する工程とを包含する。そのことにより上記目的が達成される。
【００２７】
前記第２導電型のＡｌＧａＡｓ層の、前記リッジストライプ部の上側に位置する部分以外の部分には、前記不純物としてプロトンあるいは酸素イオンを導入するようにしてもよい。
【００２８】
以下、本発明の作用について説明する。
【００２９】
本発明においては、駆動電流の通路となる半導体リッジストライプ部を活性層で発生した光が吸収されない構造とするとともに、該半導体リッジストライプ部の上側に位置する半導体層を、活性層よりも禁制帯幅の大きい半導体材料により構成したから、該半導体リッジストライプ部及びその上側の領域での光損失をほとんどなくすことができる。また、実屈折率差により該活性層の、半導体リッジストライプ部に対向する部分に光を閉じ込めているため、横方向光閉込構造に起因する光損失を低減できる。これにより光損失が少なく、スロープ効率が例えば１．２Ｗ／Ａと大きく改善された半導体レーザ素子を得ることができる。
【００３０】
また、前記半導体リッジストライプ部を、前記活性層に比べて禁制帯幅の大きい半導体材料からなるリッジ本体部と、該リッジ本体部の表面を被覆する、該活性層に比べて禁制帯幅が小さい半導体保護層とから構成し、該半導体保護層を、その膜厚が薄い量子井戸構造としているので、リッジ本体部分の表面を、これとは材料の異なる半導体層により保護しつつ、該半導体層での光吸収を回避できる。
【００３１】
本発明においては、クラッド層上にこれと同一導電型のリッジストライプ部を形成した後、これらの全面にこれらとは逆導電型の半導体層を成長し、その後、選択的な不純物の注入により、該半導体層の、上記リッジストライプ部上側の部分の導電型を反転するようにしたので、上記リッジストライプ部の両側に、従来例のように酸性ガスによる選択成長を用いることなく、電流阻止層を形成することができ、これにより、選択成長における選択比向上に起因する成長装置の腐食促進や結晶欠陥の問題を回避できる。この結果、成長装置の保守を頻繁に行うことがなく、製造プロセスの簡素化を図ることができ、また、結晶欠陥の発生を抑えて素子の品質を確保でき、さらには、素子の作製を、厳密な成長条件に縛られることなく行うことができる。
【００３２】
本発明においては、クラッド層上にこれと同一導電型のリッジストライプ部を形成した後、これらの全面にこれらと同一導電型の半導体層を成長し、その後、選択的な不純物の注入により、該半導体層の、上記リッジストライプ部両側部分を高抵抗化するので、上記請求項３と同様、プロセスの簡略化、素子の品質の確保、さらに幅広いプロセスマージンの確保を図ることができる。
【００３３】
さらに、前記第２導電型の半導体層の、前記リッジストライプ部の上側に位置する部分以外の部分には、前記不純物としてプロトンあるいは酸素イオンを導入すると、例えば、電流阻止構造を形成するために半導体層の外部から不純物を拡散する場合、上記半導体層として、拡散係数の比較的大きい半導体層を用いることにより、高温長時間の拡散を行う必要がなくなり、拡散に伴う結晶欠陥の増殖抑制に効果がある。従って、素子を構成する結晶へのダメージを低減することが可能となるので、素子作製の許容範囲（マージン）が広くなる。
【００３４】
また、上記不純物としてイオンを打ち込む場合、イオン侵入深さが比較的深い半導体層を用いるこれにより、加速電圧を高くする必要がなくなり、イオン打ち込みに伴う結晶欠陥の増殖抑制に効果がある。従って、結晶へのダメージを低減することが可能となるので、素子作製の許容範囲（マージン）が広くなる。
【００３５】
【発明の実施の形態】
以下、本発明の実施形態について、図面を参照して詳細に説明する。
【００３６】
（実施形態１）
図１は、本発明の実施形態１による実屈折率ガイド型半導体レーザの断面構造を示す図、図２（ａ）〜図２（ｄ）は、その製造プロセスを工程順に示す図である。
【００３７】
図において、１００は本実施形態１による実屈折率ガイド型半導体レーザで、そのｎ型ＧａＡｓ基板１０１上には、厚さ１．０μｍのｎ型Ａｌ0.5Ｇａ0.5Ａｓクラッド層１０２，厚さ０．０８μｍのＡｌ0.14Ｇａ0.86Ａｓ活性層１０３，及び厚さ０．３μｍのｐ型Ａｌ0.5Ｇａ0.5Ａｓクラッド層１０４を順次積層してなる積層構造１００ａが設けられている。この積層構造１００ａは、活性層１０３で発生した光を縦方向に閉じ込める縦方向光閉込構造となっている。
【００３８】
該ｐ型クラッド層１０４の表面は、厚さ０．００３μｍのｐ型ＧａＡｓエッチストップ層１０５により覆われている。該ｐ型クラッド層１０４上の中央部分には、エッチストップ層１０５を介してリッジストライプ部１０９が配置されており、該ｐ型クラッド層１０４上の、リッジストライプ部１０９の両側には、エッチストップ層１０５を介してｎ型Ａｌ0.7Ｇａ0.3Ａｓ電流阻止層１１０が配置されている。ここで、上記リッジストライプ部１０９は、上記エッチストップ層１０５上に形成された厚さ０．５μｍのｐ型Ａｌ0.5Ｇａ0.5Ａｓクラッド層（リッジ本体部）１０６と、その表面を被覆している厚さ０．００３μｍのｐ型ＧａＡｓ層（半導体保護層）１０７とから構成されている。また、上記リッジストライプ部１０９のｐ型Ａｌ0.5Ｇａ0.5Ａｓクラッド層１０６とｎ型Ａｌ0.7Ｇａ0.3Ａｓ電流阻止層１１０とは、実屈折率差により該活性層の、リッジストライプ部１０９に対向する部分に光を閉じ込めるための横方向光閉込構造をなしている。
【００３９】
また、該電流阻止層１１０上にはｎ型ＧａＡｓ保護層１１１が形成されており、該ｐ型ＧａＡｓ保護層１０７上にはｐ型半導体領域１１４が形成されている。該ｐ型半導体領域１１４は、ｐ型Ａｌ0.7Ｇａ0.3Ａｓ層とその上のｐ型ＧａＡｓ層とから構成されている。
【００４０】
そして、上記ｐ型半導体領域１１４及びｎ型ＧａＡｓ保護層１１１の全面にｐ電極１１５が形成され、上記基板１０１の裏面にはｎ電極が形成されている。
【００４１】
この実施形態１の半導体レーザ１００では、リッジストライプ部１０９は、活性層で発生した光を吸収しない構造となっている。つまり該リッジストライプ部１０９のリッジ本体部は、上記Ａｌ0.14Ｇａ0.86Ａｓ活性層１０３に比べて禁制帯幅の大きいｐ型Ａｌ0.5Ｇａ0.5Ａｓクラッド層１０６から構成されている。また、該リッジストライプ部１０９の表面部分を構成する保護層１０７は、該活性層に比べて禁制帯幅が小さいＧａＡｓからなるが、その膜厚を３ｎｍ程度と薄い量子井戸構造として、光の吸収が生じない構成としている。
【００４２】
上記リッジストライプ部１０９の上側に位置する半導体領域１１４は、そのリッジストライプ部側部分を、活性層からの発光光を吸収しないＡｌ0.7Ｇａ0.3Ａｓにより構成している。
【００４３】
次に製造方法について説明する。
【００４４】
上記半導体レーザ１００の作製は以下の通りに行う。なお、該半導体レーザを構成する各半導体層の結晶成長にはＭＯＣＶＤ法を用いる。
【００４５】
図２（ａ）に示すようにｎ型ＧａＡｓ基板１０１上に、厚さ１．０μｍのｎ型Ａｌ0.5Ｇａ0.5Ａｓクラッド層１０２、厚さ０．０８μｍのＡｌ0.14Ｇａ0.86Ａｓ活性層１０３、及び厚さ０．３μｍのｐ型Ａｌ0.5Ｇａ0.5Ａｓクラッド層１０４を順次成長して、上記積層構造１００ａを形成する。続いて、該クラッド層１０４上に、厚さ０．００３μｍのｐ型ＧａＡｓエッチストップ層１０５、厚さ０．５μｍのｐ型Ａｌ0.5Ｇａ0.5Ａｓクラッド層１０６、及び厚さ０．００３μｍのｐ型ＧａＡｓエッチストップ層１０７を順次成長する。
【００４６】
次に、上記ｐ型エッチストップ層１０７上に、幅３μｍ、厚さ０．５μｍのストライプ状レジスト膜１０８を作製し、該レジスト膜１０８をマスクとして、アンモニア系溶液，例えば、アンモニア：過酸化水素水：水＝５：３０：５０の比率の溶液及びＨＦ溶液により、ｐ型ＧａＡｓ層１０７およびｐ型クラッド層１０６を選択的にエッチングして、図２（ｂ）に示すようにストライプ幅２μｍ、高さ０．５μｍのリッジストライプ部１０９を形成する。その後、アセトン洗浄によりレジスト膜を除去する。
【００４７】
なお、上記リッジストライプ部１０９の下部および上部には、厚さ０．００３μｍのｐ型ＧａＡｓエッチストップ層１０５，１０７が存在しているが、この層は量子井戸構造をなしており、本半導体レーザの発振波長である７８０ｎｍの光を吸収しないようになっている。
【００４８】
この後、図２（ｃ）に示すように、厚さ０．５μｍのｎ型Ａｌ0.7Ｇａ0.3Ａｓクラッド層１１０、及び厚さ０．１μｍのｎ型ＧａＡｓ保護層１１１を、上記リッジストライプ部１０９及びエッチストップ層１０５上に順次積層する。なお、上記クラッド層１１０は、本レーザの発振波長７８０ｎｍに対してｐ型Ａｌ0.5Ｇａ0.5Ａｓクラッド層１０６より屈折率が小さくなるように設定している。
【００４９】
次に、図２（ｄ）に示すように、ｎ型ＧａＡｓ保護層１１１の表面上に、リッジストライプ部１０９に対応する幅３μｍの部分を開口したＳｉＯ2マスク１１２を形成した後、本ウエハ全面にｐ型不純物となるＺｎ（亜鉛）１１３を１０ｍｇ／ｃｍ2の割合で蒸着し、その後、真空中で６００℃で１０分間加熱する。これによってＺｎを、上記ＳｉＯ2マスク１１２の開口１１２ａ内の領域に拡散させる。これにより、リッジストライプ部１０９上側のｎ型であった半導体領域１１０、１１１が、ｐ型不純物であるＺｎの拡散によってｐ型に変化し、ｐ型半導体領域１１４が形成される。
【００５０】
その後、Ｚｎ層１１３およびＳｉＯ2マスク１１２を除去した後、ｐ電極１１５及びｎ電極１１６を形成することにより、上記リッジストライプ部１０９とともに上記ｐ型半導体層１１４を電流通路とする半導体レーザ１００を得る（図１参照）。
【００５１】
以上の工程にて作製された半導体レーザでは実屈折率ガイド構造となるため、電流阻止用の半導体クラッド層１１０における光吸収がなく、高効率の電流−光出力特性を得ることができる。
【００５２】
本実施形態１では、共振器長２５０μｍ、端面非コートの素子構造において、発振波長７８０ｎｍ、閾値電流１５ｍＡ、スロープ効率１．２Ｗ／Ａの特性を得ることができた。
【００５３】
また、本実施形態１では、ｎ型クラッド層１１０にＡｌ0.7Ｇａ0.3Ａｓ層を用いており、該ｎ型クラッド層のＡｌ組成比と拡散に要する時間の関係を図１０に示す。図１０に示すように、Ａｌ組成比を低下すると、拡散係数が小さくなるために拡散時間が長くなる。その場合、拡散に伴う結晶欠陥の増殖の問題がある。
【００５４】
これに対して、本実施形態１の半導体レーザでは、ｎ型クラッド層１１０にＡｌ組成が０．７のＡｌＧａＡｓ層を用いているため、拡散時間を比較的短くでき、拡散に伴う結晶へのダメージを低減することが可能となる。従って、本実施形態１では、素子作製の許容範囲を広くすることができる。
【００５５】
このように本実施形態１では、駆動電流の通路となる半導体リッジストライプ部１０９を活性層１０３で発生した光が吸収されない構造とするとともに、該半導体リッジストライプ部１０９の上側に位置する半導体層１１４のリッジストライプ部側部分を、活性層よりも禁制帯幅の大きい半導体材料により構成したので、該半導体リッジストライプ部及びその上側の領域での光損失をほとんどなくすことができる。また、実屈折率差により該活性層の、半導体リッジストライプ部に対向する部分に光を閉じ込めているため、横方向光閉込構造に起因する光損失を低減できる。これにより光損失が少なく、スロープ効率が１．２Ｗ／Ａと大きく改善された半導体レーザ１００を得ることができる。
【００５６】
また、本実施形態１では、前記半導体リッジストライプ部１０９を、前記活性層１０３に比べて禁制帯幅の大きい半導体材料からなるリッジ本体部１０６と、該リッジ本体部の表面を被覆する、該活性層に比べて禁制帯幅が小さい半導体保護層１０７とから構成し、該半導体保護層１０７を、その膜厚が薄い量子井戸構造としているので、リッジ本体部分の表面を、これとは材料の異なる半導体層により保護しつつ、該半導体層での光吸収を回避できる。
【００５７】
さらに、本実施形態１では、クラッド層１０４上にこれと同一導電型のリッジストライプ部１０９を形成した後、これらの全面にこれらとは逆導電型の半導体層１１０を成長し、その後、選択的な不純物の注入により、該半導体層１１０の、上記リッジストライプ部上側の部分１１４の導電型を反転するようにしたので、上記リッジストライプ部の両側に、従来例のように酸性ガスによる選択成長を用いることなく、電流阻止層１１０を形成することができ、これにより、選択成長における選択比向上に起因する成長装置の腐食促進や結晶欠陥の問題を回避できる。この結果、成長装置の保守を頻繁に行うことがなく、製造プロセスの簡素化を図ることができ、また、結晶欠陥の発生を抑えて素子の品質を確保でき、さらには、素子の作製を、厳密な成長条件に縛られることなく行うことができる。
【００５８】
なお、本実施形態１では、リッジストライプ部１０９上側のｎ型半導体領域をｐ型領域に反転するための不純物拡散を行う際、Ｚｎを不純物拡散の原料として用いているが、これは、ｐ型不純物となるとなるものであれば、ＭｇやＢｅでも同様に用いることができる。
【００５９】
また、本実施形態１では、不純物拡散源として固体のＺｎを使用し、Ｚｎを固相拡散させるようにしたが、ウエハと、Ｚｎの拡散源であるＺｎＡｓ2とを石英アンプル中に入れて真空状態にて６４０℃で７０分間加熱し、Ｚｎを気相拡散させる方法を使用することもできる。
【００６０】
（実施形態２）
図３は、本発明の実施形態２による実屈折率ガイド型半導体レーザの断面構造を示す図、図４（ａ）〜図４（ｄ）は、該半導体レーザの製造プロセスを工程順に示す図である。
【００６１】
図において、２００は本実施形態２による実屈折率ガイド型半導体レーザで、この半導体レーザ２００では、上記実施形態１の半導体レーザ１００の電流阻止層を構成するｎ型Ａｌ0.7Ｇａ0.3Ａｓ層１１０、及びその上のｎ型ＧａＡｓ保護層１１１に代えて、ｐ型Ａｌ0.7Ｇａ0.3Ａｓ層２１０、及びその上のｐ型ＧａＡｓ保護層２１１を用い、該ｐ型ＧａＡｓ保護層２１１の表面からｐ型Ａｌ0.7Ｇａ0.3Ａｓ層２１０の上部にかけての領域を、プロトンの注入により高抵抗化した構造としている。また、本実施形態２の半導体レーザ２００では、Ａｌ0.14Ｇａ0.86Ａｓ活性層２０３の層厚を０．０５μｍとし、ｎ型Ａｌ0.5Ｇａ0.5Ａｓクラッド層２０２の層厚を１．５μｍとしている。その他の構成は、つまり、基板２０１，積層構造２００ａを構成するｐ型クラッド層２０４，ｐ型エッチストップ層２０５，リッジストライプ部２０９を構成するｐ型ＡｌＧａＡｓクラッド層２０６及びｐ型ＧａＡｓ層２０７，ｐ型電極２１４，及びｎ型電極２１５は、上記実施形態１の半導体レーザ１００におけるものと同一構成となっている。
【００６２】
次に製造方法について説明する。
【００６３】
本実施形態２の半導体レーザ２００の作製は以下のように行う。なお、該半導体レーザ２００を構成する各半導体層の結晶成長にはＭＯＣＶＤ法を用いる。
【００６４】
図４（ａ）に示すように、ｎ型ＧａＡｓ基板２０１上に、厚さ１．５μｍのｎ型Ａｌ0.5Ｇａ0.5Ａｓクラッド層２０２、厚さ０．０５μｍのＡｌ0.14Ｇａ0.86Ａｓ活性層２０３、及び厚さ０．３μｍのｐ型Ａｌ0.5Ｇａ0.5Ａｓクラッド層２０４を順次成長して、縦方向光閉込構造である積層構造２００ａを形成する。続いて、厚さ０．００３μｍのｐ型ＧａＡｓエッチストップ層２０５、厚さ０．５μｍのｐ型Ａｌ0.5Ｇａ0.5Ａｓクラッド層２０６、及び厚さ０．００３μｍのｐ型ＧａＡｓ層２０７を順次成長する。
【００６５】
次に、該ｐ型ＧａＡｓ層２０７上に、ストライプ幅３μｍ、厚さ０．５μｍのレジスト膜２０８を形成し、該レジスト膜２０８をマスクとして、アンモニア系溶液，例えばアンモニア：過酸化水素水：水＝５：３０：５０の混合比の溶液、及びＨＦ溶液によりｐ型ＧａＡｓ層２０７およびｐ型クラッド層２０６を選択的にエッチングし、図４（ｂ）に示すようにストライプ幅２μｍ、高さ０．５μｍのリッジストライプ部２０９を形成する。その後、アセトン洗浄によりレジスト膜を除去する。
【００６６】
次に、図４（ｃ）に示すように、上記リッジストライプ部２０９及びエッチストップ層２０５上に厚さ０．５μｍのｐ型Ａｌ0.7Ｇａ0.3Ａｓクラッド層２１０、及び厚さ０．１μｍのｐ型ＧａＡｓ保護層２１１を順次積層する。なお、このクラッド層２１０は、ｐ型Ａｌ0.5Ｇａ0.5Ａｓクラッド層２０６より屈折率が小さくなるように設定している。
【００６７】
次に、図４（ｄ）に示すように、ｐ型ＧａＡｓ保護層２１１上の、上記リッジストライプ部２０９に対応する領域上に、幅３μｍ、厚さ０．５μｍのＳｉＯ2誘電体マスク２１３を作製した後、プロトン加速器によりプロトンを上方より照射する。これによりｐ型ＧａＡｓ保護層２１１およびｐ型Ａｌ0.7Ｇａ0.3Ａｓクラッド層２１０の、リッジストライプ部２０９上側部分以外の領域２１２を結晶欠陥により高抵抗化させ、電流が流れないようにする。
【００６８】
なお、上記プロトンの照射により、活性層に欠陥が生じると、閾値電流の上昇を招き、素子の劣化が促進されるため、プロトン照射の条件として、加速電圧を３００ＫＶに設定し、照射密度が５Ｅ１３／ｃｍ2になるようにすることが望ましい。この条件では、リッジストライプ部２０９の上方を除くｐ型ＧａＡｓ保護層２１１およびｐ型Ａｌ0.7Ｇａ0.3Ａｓクラッド層２１０の上部の合計厚さ約０．４μｍの部分２１２が絶縁性の層に変化し、同時に活性層への欠陥が生じない。このため、電流狭窄機能と良好な素子特性の確保が可能となる。
【００６９】
その後ＳｉＯ2誘電体マスク２１３をＨＦ溶液にて除去し、上記リッジストライプ部２０９上側のｐ型ＧａＡｓ保護層２１１、及びその両側の高抵抗化されたｐ型ＧａＡｓ保護層２１１上にｐ電極２１４を形成し、上記ｎ型ＧａＡｓ基板２０１の裏面にｎ電極２１５を作製し、図３に示す本実施形態３の実屈折率ガイド型半導体レーザ素子２００を得る。
【００７０】
本実施例にて作製された半導体レーザ２００では、共振器長を３７５μｍ、各端面の反射率を１０％，７５％とする条件で、発振波長７８０ｎｍにて、Ｉth＝２５ｍＡ、スロープ効率１．２Ｗ／Ａの良好な特性を得ることができた。
【００７１】
また、本実施形態２では、ｐ型クラッド層２１０にＡｌ0.7Ｇａ0.3Ａｓ層を用いており、該ｐ型クラッド層のＡｌ組成比とプロトン打ち込みの加速電圧の関係を図１１に示す。この図から分かるように、Ａｌ組成比を低下させると、プロトン進入深さが浅くなるので加速電圧を高く設定する必要がある。その場合、プロトン打ち込みに伴う結晶欠陥の増殖の問題がある。
【００７２】
これに対して、本実施形態２の半導体レーザでは、ｐ型クラッド層２１０にＡｌ組成が０．７のＡｌＧａＡｓ層を用いているため、加速電圧を比較的小さくでき、イオン打ち込みに伴う結晶へのダメージを低減することが可能となる。従って、本実施形態２では、素子作製の許容範囲を広くする。
【００７３】
また、本実施形態２では、上記実施形態１と同様、クラッド層２０５上にこれと同一導電型のリッジストライプ部２０９を形成した後、これらの全面にこれらと同一導電型の半導体層２１０，２１１を成長し、その後、選択的な不純物の注入により、該半導体層の、上記リッジストライプ部両側部分２１２を高抵抗化するので、上記実施形態１と同様、プロセスの簡略化、素子の品質の確保、さらに幅広いプロセスマージンの確保を図ることができる効果がある。
【００７４】
さらに、上記実施形態１と同様、該半導体リッジストライプ部２０９及びその上側の領域での光損失をほとんどなくすことができ、また、横方向光閉込構造に起因する光損失を低減でき、これにより光損失が少なく、スロープ効率が１．２Ｗ／Ａと大きく改善された半導体レーザ２００が得られる。
【００７５】
（実施形態３）
図５は、本発明の実施形態３による実屈折率ガイド型半導体レーザの断面構造を示す図、図６（ａ）〜図６（ｄ）は上記半導体レーザの製造プロセスを工程順に示す図である。
【００７６】
図において、３００は本実施形態３による実屈折率ガイド型半導体レーザであり、この半導体レーザ３００では電流阻止層として、上記実施形態２の半導体レーザ２００のプロトン注入領域２１２に代えて、酸素イオン注入領域３１２を用いており、また、活性層３０３を、全体の厚さが１０６ｎｍであるノンドープ多重量子井戸活性領域から構成している。この多重量子井戸活性領域３０３はＡｌＧａＡｓからなり、基板側から、Ａｌ0.35Ｇａ0.65Ａｓ層を３０ｎｍ、Ａｌ0.1Ｇａ0.9Ａｓ層を１０ｎｍ、Ａｌ0.35Ｇａ0.65Ａｓ層を８ｎｍ、Ａｌ0.1Ｇａ0.9Ａｓ層を１０ｎｍ、Ａｌ0.35Ｇａ0.65Ａｓ層を８ｎｍ、Ａｌ0.1Ｇａ0.9Ａｓ層を１０ｎｍ、Ａｌ0.35Ｇａ0.65Ａｓ層を３０ｎｍ積層してなる構造となっている。
【００７７】
その他の構成は、上記実施形態２の半導体レーザ２００と同一である。
【００７８】
次に製造方法について説明する。
【００７９】
本実施形態３の半導体レーザ３００の作製は以下の通りに行う。なお、該半導体レーザ３００を構成する各半導体層の結晶成長には、ＭＯＭＢＥ法を用いる。
【００８０】
図６（ａ）に示すようにｎ型ＧａＡｓ基板３０１上に、厚さ１．５μｍのｎ型Ａｌ0.5Ｇａ0.5Ａｓクラッド層３０２、合計の厚さ１０６ｎｍのノンドープ多重量子井戸活性領域３０３、及び厚さ０．３μｍのｐ型Ａｌ0.5Ｇａ0.5Ａｓクラッド層３０４を成長して、縦方向光閉込構造である積層構造３００ａを形成する。ここで、該多重量子井戸活性領域３０３の形成は、基板側から、Ａｌ0.35Ｇａ0.65Ａｓ層を３０ｎｍ、Ａｌ0.1Ｇａ0.9Ａｓ層を１０ｎｍ、Ａｌ0.35Ｇａ0.65Ａｓ層を８ｎｍ、Ａｌ0.1Ｇａ0.9Ａｓ層を１０ｎｍ、Ａｌ0.35Ｇａ0.65Ａｓ層を８ｎｍ、Ａｌ0.1Ｇａ0.9Ａｓ層を１０ｎｍ、Ａｌ0.35Ｇａ0.65Ａｓ層を３０ｎｍ成長して行う。
【００８１】
続いて、該クラッド層３０４上に、厚さ０．００３μｍのｐ型ＧａＡｓエッチストップ層３０５、厚さ０．５μｍのｐ型Ａｌ0.5Ｇａ0.5Ａｓクラッド層３０６、及び厚さ０．００３μｍのｐ型ＧａＡｓ層３０７を順次成長する。
【００８２】
次に、ストライプ幅３μｍ、厚さ０．５μｍのレジスト膜３０８を上記ＧａＡｓ層３０７上に形成し、アンモニア系溶液、例えばアンモニア：過酸化水素水：水＝５：３０：５０の混合比の溶液、及びＨＦ溶液により、該レジスト膜３０８をマスクとして、ｐ型ＧａＡｓ層３０７およびｐ型クラッド層３０６のエッチングを行い、図６（ｂ）に示すようにストライプ幅２μｍ、高さ０．５μｍのリッジストライプ部３０９を作製する。その後、アセトン洗浄によりレジスト膜を除去する。
【００８３】
その後、図６（ｃ）に示すように、リッジストライプ部３０９及びエッチストップ層３０５上に、厚さ０．５μｍのｐ型Ａｌ0.7Ｇａ0.3Ａｓクラッド層３１０、及び厚さ０．１μｍのｐ型ＧａＡｓ保護層３１１を順次積層する。なお、このクラッド層３１０は、ｐ型Ａｌ0.5Ｇａ0.5Ａｓクラッド層３０６より屈折率が小さくなるように設定したものである。
【００８４】
次に、図６（ｄ）に示すように、ｎ型ＧａＡｓ保護層３１１上の、リッジストライプ部３０９に対応する領域上に、幅３μｍのＳｉＯ2誘電体マスク３１３を形成した後、該保護層３１１の表面側から酸素イオンの打ち込みを行って、ｐ型クラッド層３１０及びｐ型保護層３１１の、リッジストライプ部３０９の両側の領域に対応する部分３１２を高抵抗層とする。
【００８５】
この場合、酸素は深い準位のキャリアのトラップを発生させるため、酸素が導入された領域は高抵抗化し、電流狭窄が可能となる。ここで、上記酸素イオンの打ち込みの条件は、加速電圧を１．０ＭＶにすることにより、ＧａＡｓ層３１１の表面からＡｌＧａＡｓ層３１０の内部までの約０．３μｍ程度の厚さの領域３１２に、酸素を５Ｅ１７ｃｍ-3の濃度で分布させることができる。なお、イオン打ち込みのあと、真空中７００℃で３０分間アニールを行って結晶欠陥を減少させることにより、素子寿命の改善が可能となる。
【００８６】
その後、ＳｉＯ2誘電体マスク３１３をＨＦ溶液にて除去し、上記リッジストライプ部３０９上側のｐ型ＧａＡｓ保護層３１１、及びその両側の高抵抗化されたｐ型ＧａＡｓ保護層３１１上にｐ電極３１４を形成し、上記ｎ型ＧａＡｓ基板３０１の裏面にｎ電極３１５を作製し図５に示す本実施例の実屈折率ガイド型半導体レーザ素子３００を得る。
【００８７】
本実施形態３では良好な電流狭窄機能を実現することができ、３７５μｍの共振器長でもって、発振波長７８０ｎｍ、Ｉth＝２０ｍＡ、スロープ効率１．２Ｗ／Ａの特性を得ることができた。
【００８８】
また、本実施形態３では、ｐ型クラッド層３１０にＡｌ0.7Ｇａ0.3Ａｓ層を用いており、ｐ型クラッド層のＡｌ組成比と酸素イオン打ち込みの加速電圧の関係を図１２に示す。この図に示すように、Ａｌ組成比を低下させると、イオン侵入深さが浅くなるので、加速電圧を高く設定する必要がある。その場合、イオン打ち込みに伴う結晶欠陥の増殖の問題がある。
【００８９】
これに対して、本実施形態３の半導体レーザでは、ｐ型クラッド層３１０にＡｌ組成が０．７のＡｌＧａＡｓ層を用いているため、加速電圧を比較的小さくでき、これによりイオン打ち込みに伴う結晶へのダメージを低減することが可能となる。従って、素子作製の設計の許容範囲を広くすることができる。
【００９０】
その他、本実施形態３においても、上記実施形態２の効果と同様な効果が得られる。
【００９１】
なお、上記ｐ型クラッド層３１０及び保護層３１１に導入するイオンの種類としては、Ｃｒ（クロム）、Ｆｅ（鉄）などの、結晶中で深い準位を作る元素も酸素と同様に使用することができる。
【００９２】
また、上記各実施形態では、結晶成長方法としてＭＯＣＶＤ法、あるいはＭＯＭＢＥ法を用いたが、結晶成長方法はこれらに限るものではなく、ＭＢＥ法、ガスソースＭＢＥ法、ＡＬＥ法等の結晶成長方法でも同様の効果を得ることができる。
【００９３】
また、上記各実施形態では、半導体レーザの基板として、ｎ型基板を用いた例のみを示したが、ｐ型基板を使用した場合も同様の効果を得ることができる。
【００９４】
さらに、半導体レーザを構成する半導体材料は、上記各実施形態で示したＡｌＧａＡｓ系材料に限らず、ＩｎＧａＡｌＰ系材料を使用する半導体レーザ素子でも同様の効果を実現することができる。
【００９５】
【発明の効果】
以上のように本発明に係る半導体レーザ素子によれば、活性層で発生した光を実屈折率差により横方向に閉じ込めることができ、しかも活性層からの発光光が、リッジストライプ部の上側に位置する半導体層で吸収されるのを回避することができ、これにより光損失を少なくし、スロープ効率を改善することができる。
【００９６】
また、本発明に係る半導体レーザ素子の製造方法によれば、活性層へ供給される駆動電流の通路となる領域と、該駆動電流の流れを阻止する領域とを、半導体層の選択成長を使用することなく形成することができ、これにより、選択成長における選択比向上のための酸性ガス成分の増大と、該酸性ガス成分の増大による成長装置の腐食や結晶欠陥の増長というトレードオフの関係にある問題を同時に解決できる。
【図面の簡単な説明】
【図１】本発明の実施形態１による半導体レーザの断面構造を示す図である。
【図２】上記実施形態１による半導体レーザの製造方法を説明するための図であり、図２（ａ）〜図２（ｄ）は、該製造方法における各主要工程での処理を説明するための図である。
【図３】本発明の実施形態２による半導体レーザの断面構造を示す図である。
【図４】上記実施形態２による半導体レーザの製造方法を説明するための図であり、図４（ａ）〜図４（ｄ）は、該製造方法における各主要工程での処理を説明するための図である。
【図５】本発明の実施形態３による半導体レーザの断面構造を示す図である。
【図６】上記実施形態３による半導体レーザの製造方法を説明するための図であり、図６（ａ）〜図６（ｄ）は、該製造方法における各主要工程での処理を説明するための図である。
【図７】従来の半導体レーザの断面構造を示す図である。
【図８】従来の半導体レーザの製造方法を説明するための図であり、図８（ａ）〜図８（ｄ）は、該製造方法における各主要工程での処理を説明するための図である。
【図９】従来の半導体レーザの製造方法における半導体層の成長不良を説明するための図である。
【図１０】上記実施形態１の半導体レーザを構成するクラッド層のＡｌ組成比と拡散時間との関係を示す図である。
【図１１】上記実施形態２による半導体レーザを構成するクラッド層のＡｌ組成比とプロトンの加速電圧との関係を示す図である。
【図１２】上記実施形態３のよる半導体レーザを構成するクラッド層のＡｌ組成比と酸素イオンの加速電圧との関係を示す図である。
【符号の説明】
１００，２００，３００ 半導体レーザ
１００ａ，２００ａ，３００ａ 積層構造
１０１，２０１，３０１ ｎ型ＧａＡｓ基板
１０２，２０２，３０２ ｎ型Ａｌ0.5Ｇａ0.5Ａｓクラッド層
１０３，２０３，３０３ 活性層
１０４，１０６，２０４，２０６，３０４，３０６ ｐ型Ａｌ0.5Ｇａ0.5Ａｓクラッド層
１０５，２０５，３０５ ｐ型ＧａＡｓエッチストップ層
１０７，２０７，３０７ ｐ型ＧａＡｓ保護層
１０８，２０８，３０８ エッチングマスク
１０９，２０９，３０９ リッジストライプ部
１１０ ｎ型Ａｌ0.7Ｇａ0.3Ａｓクラッド層
１１１ ｎ型ＧａＡｓ保護層
１１２ 選択成長用マスク
２１０，３１０ ｐ型Ａｌ0.7Ｇａ0.3Ａｓクラッド層
２１１，３１１ ｐ型ＧａＡｓ保護層
２１２ プロトン注入領域
２１３ プロトン注入用マスク
３１２ 酸素イオン注入領域
３１３ 酸素イオン注入用マスク
Claims (4)
- 第１導電型のＧａＡｓ基板上に設けられ、第１導電型のＡｌＧａＡｓ第１クラッド層，ＡｌＧａＡｓ活性層及び第２導電型のＡｌＧａＡｓ第２クラッド層を順次積層してなる縦方向光閉込構造と、
該ＡｌＧａＡｓ第２クラッド層上に設けられた、膜厚が０．００３μｍ程度の量子井戸構造の第２導電型のＧａＡｓエッチングストップ層と、
該ＧａＡｓエッチングストップ層上に、該ＡｌＧａＡｓ活性層に供給される駆動電流の通路となるように設けられており、該ＡｌＧａＡｓ活性層からの発光光を吸収しない構造の第２導電型の半導体リッジストライプ部と、
該ＡｌＧａＡｓ第２クラッド層上の、該リッジストライプ部の両側に配置され、該ＡｌＧａＡｓ活性層に供給される駆動電流の流れを阻止する第１導電型のＡｌＧａＡｓ電流阻止層とを備え、
該半導体リッジストライプ部とＡｌＧａＡｓ電流阻止層とは、実屈折率差により該ＡｌＧａＡｓ活性層の、半導体リッジストライプ部に対向する部分に光を閉じ込めるための横方向光閉込構造をなしており、
前記半導体リッジストライプ部は、前記ＡｌＧａＡｓ活性層に比べて禁制帯幅の大きい第２導電型のＡｌＧａＡｓリッジ本体部と、該ＡｌＧａＡｓリッジ本体部の表面を被覆する膜厚が０．００３μｍ程度の量子井戸構造の第２導電型のＧａＡｓ保護層とから構成されており、
該半導体リッジストライプ部のＧａＡｓ保護層上に、該ＡｌＧａＡｓ第２クラッド層に比べて屈折率が小さく、該ＡｌＧａＡｓ活性層に比べて禁制帯幅の大きい第２導電型のＡｌＧａＡｓ層が電流の通路として設けられている、半導体レーザ素子。 - 第１導電型のＧａＡｓ基板上に、第１導電型のＡｌＧａＡｓクラッド層、ＡｌＧａＡｓ活性層、第２導電型のＡｌＧａＡｓクラッド層、膜厚が０．００３μｍ程度の量子井戸構造の第２導電型のＧａＡｓエッチングストップ層、第２導電型のＡｌＧａＡｓ層、膜厚が０．００３μｍ程度の量子井戸構造のＧａＡｓ保護層を順次成長する工程と、
該第２導電型のＡｌＧａＡｓ層およびＧａＡｓ保護層を加工して、該ＡｌＧａＡｓ活性層に供給される駆動電流の通路となるリッジストライプ部を形成する工程と、
該第２導電型のＡｌＧａＡｓクラッド層に比べて屈折率が小さく、該ＡｌＧａＡｓ活性層に比べて禁制帯幅の大きい第１導電型のＡｌＧａＡｓ層を、該第２導電型のＧａＡｓエッチングストップ層上及び該リッジストライプ部上に成長する工程と、
該リッジストライプ部の上側に位置する該第１導電型のＡｌＧａＡｓ層の部分に、第２導電型の不純物を選択的に拡散することにより、該リッジストライプ部の上側に位置する該第１導電型のＡｌＧａＡｓ層部分を第２導電型として該駆動電流の通路とし、該リッジストライプ部の両側に位置する該第１導電型のＡｌＧａＡｓ層部分による該駆動電流の流れを阻止する電流阻止層とによって横方向光閉込構造を形成する工程と、
を包含する半導体レーザ素子の製造方法。 - 第１導電型のＧａＡｓ基板上に、第１導電型のＡｌＧａＡｓクラッド層、ＡｌＧａＡｓ活性層、第２導電型のＡｌＧａＡｓクラッド層、膜厚が０．００３μｍ程度の量子井戸構造の第２導電型のＧａＡｓエッチングストップ層、第２導電型のＡｌＧａＡｓ層、膜厚が０．００３μｍ程度の量子井戸構造のＧａＡｓ保護層を順次成長する工程と、
該第２導電型のＡｌＧａＡｓ層およびＧａＡｓ保護層を加工して、該ＡｌＧａＡｓ活性層に供給される駆動電流の通路となるリッジストライプ部を形成する工程と、
該第２導電型のＡｌＧａＡｓクラッド層に比べて屈折率が小さく、該ＡｌＧａＡｓ活性層に比べて禁制帯幅の大きい第２導電型のＡｌＧａＡｓ層を、該第２導電型のＧａＡｓエッチングストップ層上及び該リッジストライプ部上に成長する工程と、
該リッジストライプ部の上側に位置する該第２導電型のＡｌＧａＡｓ層の部分以外の部分に、深い準位を形成する不純物を選択的に導入して、該リッジストライプ部の上側に位 置する該第２導電型のＡｌＧａＡｓ層の部分を該駆動電流の通路とし、該第２導電型のＡｌＧａＡｓクラッド層上に位置する該第２導電型のＡｌＧａＡｓ層の部分による該駆動電流の流れを阻止する電流阻止層とによって横方向光閉込構造を形成する工程と、
を包含する半導体レーザ素子の製造方法。 - 請求項３記載の半導体レーザ素子の製造方法において、
前記第２導電型のＡｌＧａＡｓ層の、前記リッジストライプ部の上側に位置する部分以外の部分には、前記不純物としてプロトンあるいは酸素イオンを導入する半導体レーザ素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33748195A JP3722532B2 (ja) | 1995-12-25 | 1995-12-25 | 半導体レーザ素子およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33748195A JP3722532B2 (ja) | 1995-12-25 | 1995-12-25 | 半導体レーザ素子およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09181393A JPH09181393A (ja) | 1997-07-11 |
| JP3722532B2 true JP3722532B2 (ja) | 2005-11-30 |
Family
ID=18309060
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33748195A Expired - Fee Related JP3722532B2 (ja) | 1995-12-25 | 1995-12-25 | 半導体レーザ素子およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3722532B2 (ja) |
-
1995
- 1995-12-25 JP JP33748195A patent/JP3722532B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09181393A (ja) | 1997-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1437809B1 (en) | Compound semiconductor laser | |
| JP3725582B2 (ja) | 半導体レーザ装置の製造方法，及び半導体レーザ装置 | |
| KR100272155B1 (ko) | 질화갈륨계화합물반도체레이저및그제조방법 | |
| US5737351A (en) | Semiconductor laser including ridge structure extending between window regions | |
| JP2008227551A (ja) | 半導体素子の製造方法および半導体素子 | |
| JPH10200190A (ja) | 半導体レーザ及びその製造方法 | |
| JP3682336B2 (ja) | 半導体レーザ装置の製造方法 | |
| JPH07162086A (ja) | 半導体レーザの製造方法 | |
| JPH10233556A (ja) | リッジ型半導体レーザダイオードとその製造方法 | |
| JP3710329B2 (ja) | 半導体レーザ素子およびその製造方法 | |
| JPH10261835A (ja) | 半導体レーザ装置、及びその製造方法 | |
| US5770471A (en) | Method of making semiconductor laser with aluminum-free etch stopping layer | |
| JP3722532B2 (ja) | 半導体レーザ素子およびその製造方法 | |
| JP3501676B2 (ja) | 半導体レーザ装置の製造方法 | |
| JP3984200B2 (ja) | 窒化ガリウム系化合物半導体レーザの製造方法 | |
| JP2002124738A (ja) | 半導体光デバイス装置及びその製造方法 | |
| JP2865160B2 (ja) | 半導体レーザの製造方法 | |
| JP2004095650A (ja) | 半導体レーザ装置およびその製造方法 | |
| KR100372479B1 (ko) | 반도체 레이저장치 및 그 제조방법 | |
| JP2000058969A (ja) | 半導体レーザ装置 | |
| JPH0745902A (ja) | 半導体レーザおよびその製造方法 | |
| JPH05129721A (ja) | 半導体レーザー及びその製造方法 | |
| JPH0414277A (ja) | 半導体レーザ装置及びその製造方法 | |
| JP3217461B2 (ja) | 半導体レーザ素子の製造方法 | |
| JP2611486B2 (ja) | 半導体レーザおよびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040217 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040414 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050913 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050913 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080922 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090922 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090922 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100922 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |