JPH10233556A - リッジ型半導体レーザダイオードとその製造方法 - Google Patents
リッジ型半導体レーザダイオードとその製造方法Info
- Publication number
- JPH10233556A JPH10233556A JP3651197A JP3651197A JPH10233556A JP H10233556 A JPH10233556 A JP H10233556A JP 3651197 A JP3651197 A JP 3651197A JP 3651197 A JP3651197 A JP 3651197A JP H10233556 A JPH10233556 A JP H10233556A
- Authority
- JP
- Japan
- Prior art keywords
- ridge
- laser diode
- semiconductor laser
- type semiconductor
- refractive index
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/223—Buried stripe structure
- H01S5/2231—Buried stripe structure with inner confining structure only between the active layer and the upper electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/06—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium
- H01S5/065—Mode locking; Mode suppression; Mode selection ; Self pulsating
- H01S5/0651—Mode control
- H01S5/0653—Mode suppression, e.g. specific multimode
- H01S5/0655—Single transverse or lateral mode emission
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/2054—Methods of obtaining the confinement
- H01S5/2059—Methods of obtaining the confinement by means of particular conductivity zones, e.g. obtained by particle bombardment or diffusion
Landscapes
- Physics & Mathematics (AREA)
- Geometry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 水平横モードを安定化させることができ、か
つピーク変動の小さいリッジ型半導体レーザダイオード
とその製造方法を提供する。 【解決手段】 半導体基板１に形成された活性層３上
に、上クラッド層４，８を介して所定の幅のリッジ導波
路１１を形成することにより、リッジ導波路の直下に位
置する所定の幅の活性層３を、実効的に屈折率の高い第
１の高屈折率領域としたリッジ型半導体レーザダイオー
ドにおいて、第１の高屈折率領域の両側を無秩序化し
て、無秩序化した第１の高屈折率領域の屈折率を低くす
ることにより、第１の高屈折率領域の中央部に第２の高
屈折率領域を形成した。
つピーク変動の小さいリッジ型半導体レーザダイオード
とその製造方法を提供する。 【解決手段】 半導体基板１に形成された活性層３上
に、上クラッド層４，８を介して所定の幅のリッジ導波
路１１を形成することにより、リッジ導波路の直下に位
置する所定の幅の活性層３を、実効的に屈折率の高い第
１の高屈折率領域としたリッジ型半導体レーザダイオー
ドにおいて、第１の高屈折率領域の両側を無秩序化し
て、無秩序化した第１の高屈折率領域の屈折率を低くす
ることにより、第１の高屈折率領域の中央部に第２の高
屈折率領域を形成した。
Description
【０００１】
【発明の属する技術分野】本発明は、光情報処理や光通
信等に使用される半導体レーザダイオード、特にリッジ
型半導体レーザダイオードとその製造方法に関する。
信等に使用される半導体レーザダイオード、特にリッジ
型半導体レーザダイオードとその製造方法に関する。
【０００２】
【従来の技術】現在、半導体レーザダイオードでは、活
性層の横方向（幅方向）に光を閉じ込めるリッジ型半導
体レーザダイオードが種々の用途に用いられている。図
１４（ａ）は、従来例のリッジ型半導体レーザダイオー
ドの構成を示す模式図である。図１４（ａ）のリッジ型
半導体レーザダイオードは、下面にｎ型電極１５が形成
された、ｎ型ＧａＡｓからなるｎ型半導体基板１の上面
に、ｎ型Ａｌ0.5Ｇａ0.5Ａｓからなるｎ型下クラッド層
２、量子井戸構造から成る活性層３、ｐ型Ａｌ0.5Ｇａ
0.5Ａｓからなるｐ型第１上クラッド層４、リッジ導波
路１１、ｐ型ＧａＡｓからなるｐ型コンタクト層９、ｐ
型電極１４及び絶縁膜１２が形成されて構成される。
性層の横方向（幅方向）に光を閉じ込めるリッジ型半導
体レーザダイオードが種々の用途に用いられている。図
１４（ａ）は、従来例のリッジ型半導体レーザダイオー
ドの構成を示す模式図である。図１４（ａ）のリッジ型
半導体レーザダイオードは、下面にｎ型電極１５が形成
された、ｎ型ＧａＡｓからなるｎ型半導体基板１の上面
に、ｎ型Ａｌ0.5Ｇａ0.5Ａｓからなるｎ型下クラッド層
２、量子井戸構造から成る活性層３、ｐ型Ａｌ0.5Ｇａ
0.5Ａｓからなるｐ型第１上クラッド層４、リッジ導波
路１１、ｐ型ＧａＡｓからなるｐ型コンタクト層９、ｐ
型電極１４及び絶縁膜１２が形成されて構成される。
【０００３】また、この従来例のリッジ型半導体レーザ
ダイオードは、以下のような製造方法で製造される。す
なわち、図１３（ａ）に示すように、ｎ型半導体基板１
の上面にｎ型下クラッド層２、量子井戸構造から成る活
性層３、ｐ型第１上クラッド層４、ｐ型コンタクト層９
をそれぞれ、エピタキシャル結晶成長することによって
形成する。次に、ｐ型コンタクト層９の表面（ウエハ全
面）に絶縁膜を形成した後、該絶縁膜を、図１３（ｂ）
に示すように、ストライプ状にパターニングして、スト
ライプ状の絶縁膜１０を形成する。この絶縁膜１０の材
質としてはＳｉ3Ｎ4、ＳｉＯ2等が用いられる。次に、
このストライプ状に形成された絶縁膜１０をマスクとし
て、ｐ型コンタクト層９及びｐ型上クラッド層４を、ｐ
型上クラッド層４の途中までエッチングする（リッジエ
ッチング）。その結果、図１３（ｂ）に示すようにリッ
ジ導波路１１が形成される。ｐ型上クラッド層４をｐ型
Ａｌ0.5Ｇａ0.5Ａｓで形成し、ｐ型コンタクト層９をｐ
型ＧａＡｓで形成した場合、リッジエッチングにおける
エッチャントの例として酒石酸と過酸化水素の混合液あ
るいは硫酸と過酸化水素と水の混合液が挙げられる。
ダイオードは、以下のような製造方法で製造される。す
なわち、図１３（ａ）に示すように、ｎ型半導体基板１
の上面にｎ型下クラッド層２、量子井戸構造から成る活
性層３、ｐ型第１上クラッド層４、ｐ型コンタクト層９
をそれぞれ、エピタキシャル結晶成長することによって
形成する。次に、ｐ型コンタクト層９の表面（ウエハ全
面）に絶縁膜を形成した後、該絶縁膜を、図１３（ｂ）
に示すように、ストライプ状にパターニングして、スト
ライプ状の絶縁膜１０を形成する。この絶縁膜１０の材
質としてはＳｉ3Ｎ4、ＳｉＯ2等が用いられる。次に、
このストライプ状に形成された絶縁膜１０をマスクとし
て、ｐ型コンタクト層９及びｐ型上クラッド層４を、ｐ
型上クラッド層４の途中までエッチングする（リッジエ
ッチング）。その結果、図１３（ｂ）に示すようにリッ
ジ導波路１１が形成される。ｐ型上クラッド層４をｐ型
Ａｌ0.5Ｇａ0.5Ａｓで形成し、ｐ型コンタクト層９をｐ
型ＧａＡｓで形成した場合、リッジエッチングにおける
エッチャントの例として酒石酸と過酸化水素の混合液あ
るいは硫酸と過酸化水素と水の混合液が挙げられる。
【０００４】リッジエッチング後，ウエットあるいはド
ライエッチングによりストライプ状の絶縁膜１０を除去
した後、図１３（ｄ）に示すようにウエハ全面に再度絶
縁膜１２を成膜する。そして、フォトリソグラフィ技術
を用いてリッジ１１の上部の平坦部のみ絶縁膜１２をド
ライエッチング等の方法を用いて除去し、絶縁膜１２中
の開口部を設け、この上からｐ型電極１４を形成する
と、ｐ型電極１４はリッジ１１の上面の開口部１３のみ
で結晶と接触して、この部分のみ電流が流れる。最後に
ｎ型半導体基板１の下面にｎ型電極１５を形成し、へき
開によってウエハから分離し、共振器端面を形成するこ
とにより図１４（ａ）に示す素子が完成する。
ライエッチングによりストライプ状の絶縁膜１０を除去
した後、図１３（ｄ）に示すようにウエハ全面に再度絶
縁膜１２を成膜する。そして、フォトリソグラフィ技術
を用いてリッジ１１の上部の平坦部のみ絶縁膜１２をド
ライエッチング等の方法を用いて除去し、絶縁膜１２中
の開口部を設け、この上からｐ型電極１４を形成する
と、ｐ型電極１４はリッジ１１の上面の開口部１３のみ
で結晶と接触して、この部分のみ電流が流れる。最後に
ｎ型半導体基板１の下面にｎ型電極１５を形成し、へき
開によってウエハから分離し、共振器端面を形成するこ
とにより図１４（ａ）に示す素子が完成する。
【０００５】次に、図１４（ａ）に示した従来例のリッ
ジ型半導体レーザダイオードの動作を説明する。該リッ
ジ型半導体レーザダイオードにおいて、ｐ型電極１４が
正、ｎ型電極１５が負になるように、電圧を印加する
と、ホールはｐ型コンタクト層９、ｐ型上クラッド層４
を経て量子井戸構造の活性層３へ、また電子はｎ型半導
体基板１、ｎ型下クラッド層２を経て活性層３にそれぞ
れ注入され、活性層３の活性領域において電子とホール
が再結合して、誘導放出光が生ずる。この時、キャリア
の注入量を十分高くして導波路の損失を越える光が発生
すればレーザ発振が生じる。レーザ発振の際、リッジ導
波路１１以外の領域は、絶縁膜１２で覆われているため
リッジ導波路以外の領域では電流が流れない。すなわ
ち、リッジ導波路１１のみ電流は流れ、このリッジ導波
路１１の下部の活性層３でレーザ発振が生じる。
ジ型半導体レーザダイオードの動作を説明する。該リッ
ジ型半導体レーザダイオードにおいて、ｐ型電極１４が
正、ｎ型電極１５が負になるように、電圧を印加する
と、ホールはｐ型コンタクト層９、ｐ型上クラッド層４
を経て量子井戸構造の活性層３へ、また電子はｎ型半導
体基板１、ｎ型下クラッド層２を経て活性層３にそれぞ
れ注入され、活性層３の活性領域において電子とホール
が再結合して、誘導放出光が生ずる。この時、キャリア
の注入量を十分高くして導波路の損失を越える光が発生
すればレーザ発振が生じる。レーザ発振の際、リッジ導
波路１１以外の領域は、絶縁膜１２で覆われているため
リッジ導波路以外の領域では電流が流れない。すなわ
ち、リッジ導波路１１のみ電流は流れ、このリッジ導波
路１１の下部の活性層３でレーザ発振が生じる。
【０００６】一般に半導体レーザダイオードでは基板に
対して垂直方向は活性層とクラッド層の屈折率差によっ
てレーザ光を活性領域に閉じ込めている。半導体レーザ
ダイオードにおいて、垂直方向の光の閉じ込めは全導波
路に亘って有効に行われる。一方基板に対して水平方向
ではリッジ型半導体レーザダイオードの場合、活性層に
おけるリッジ導波路１１の直下の領域とそれ以外の領域
との間の実効的な屈折率差によって、光を活性層３のう
ちのリッジ導波路１１の直下の屈折率が高い領域である
高屈折率領域に光を閉じ込めて導波させている。図１４
（ｂ）には活性層３における水平方向の屈折率分布に示
す。リッジ型半導体レーザダイオードにおいて安定した
レーザ発振を得るためには、水平横モードを安定化させ
る必要があり、この水平横モードを安定化させるために
は、リッジ導波路１１の幅を、高屈折率領域を光が導波
する際に、高次モードが発生しないように狭く設定する
必要があり、３μｍ以下に設定することが望ましい。
対して垂直方向は活性層とクラッド層の屈折率差によっ
てレーザ光を活性領域に閉じ込めている。半導体レーザ
ダイオードにおいて、垂直方向の光の閉じ込めは全導波
路に亘って有効に行われる。一方基板に対して水平方向
ではリッジ型半導体レーザダイオードの場合、活性層に
おけるリッジ導波路１１の直下の領域とそれ以外の領域
との間の実効的な屈折率差によって、光を活性層３のう
ちのリッジ導波路１１の直下の屈折率が高い領域である
高屈折率領域に光を閉じ込めて導波させている。図１４
（ｂ）には活性層３における水平方向の屈折率分布に示
す。リッジ型半導体レーザダイオードにおいて安定した
レーザ発振を得るためには、水平横モードを安定化させ
る必要があり、この水平横モードを安定化させるために
は、リッジ導波路１１の幅を、高屈折率領域を光が導波
する際に、高次モードが発生しないように狭く設定する
必要があり、３μｍ以下に設定することが望ましい。
【０００７】
【発明が解決しようとする課題】しかしながら、一般に
クラッド層の層厚は、活性層で発したレーザ光を活性層
内に有効に閉じ込めるために、１．５μｍ以上が必要で
あり、幅を３μｍ以下で、かつ１．５μｍ以上の厚さを
有するリッジ導波路１１を形成しようとすると、リッジ
導波路１１の上部の面は１μｍ以下になって殆ど平坦部
がないため，リッジ導波路１１の上面において絶縁膜１
２を除去する際の転写が極めて困難になり、実際には、
３μｍ以下の幅のリッジ導波路を形成することは不可能
である。従って、リッジ導波路の幅を狭くすることによ
って、高次モードの発生を防止し、水平横モードを安定
化させることはできなかった。また、図１４（ｂ）に示
す屈折率分布と、活性層３の高屈折率領域を光が導波す
る場合の高次モードの発生に関して言えば、高屈折率領
域と他の部分との間の屈折率差が大きい程、高次モード
が発生し易くなる。従って、該屈折率差を小さくする
と、リッジ導波路１１の幅を広く設定することができ
る。しかしながら、この場合、電流注入を増加すると、
図１４（ｃ）に示すように電流密度の高いリッジ導波路
１１の幅方向の中央部の直下の活性層の屈折率が減少
し、僅かな電流分布のゆらぎによって、レーザ光のスポ
ットが変動する現象が生じる。この結果、光出力−電流
特性の実用的な範囲において、図１２に示すように光出
力が電流に比例して増加しない非線形な部分であるキン
クが発生し、実用面では重大な支障となるという問題点
があった。従って、従来は、水平横モードを安定化させ
ることができ、しかもピーク変動の小さいリッジ型半導
体レーザダイオードを得ることは困難であった。
クラッド層の層厚は、活性層で発したレーザ光を活性層
内に有効に閉じ込めるために、１．５μｍ以上が必要で
あり、幅を３μｍ以下で、かつ１．５μｍ以上の厚さを
有するリッジ導波路１１を形成しようとすると、リッジ
導波路１１の上部の面は１μｍ以下になって殆ど平坦部
がないため，リッジ導波路１１の上面において絶縁膜１
２を除去する際の転写が極めて困難になり、実際には、
３μｍ以下の幅のリッジ導波路を形成することは不可能
である。従って、リッジ導波路の幅を狭くすることによ
って、高次モードの発生を防止し、水平横モードを安定
化させることはできなかった。また、図１４（ｂ）に示
す屈折率分布と、活性層３の高屈折率領域を光が導波す
る場合の高次モードの発生に関して言えば、高屈折率領
域と他の部分との間の屈折率差が大きい程、高次モード
が発生し易くなる。従って、該屈折率差を小さくする
と、リッジ導波路１１の幅を広く設定することができ
る。しかしながら、この場合、電流注入を増加すると、
図１４（ｃ）に示すように電流密度の高いリッジ導波路
１１の幅方向の中央部の直下の活性層の屈折率が減少
し、僅かな電流分布のゆらぎによって、レーザ光のスポ
ットが変動する現象が生じる。この結果、光出力−電流
特性の実用的な範囲において、図１２に示すように光出
力が電流に比例して増加しない非線形な部分であるキン
クが発生し、実用面では重大な支障となるという問題点
があった。従って、従来は、水平横モードを安定化させ
ることができ、しかもピーク変動の小さいリッジ型半導
体レーザダイオードを得ることは困難であった。
【０００８】本発明は、以上の問題点を解決して、水平
横モードを安定化させることができ、かつピーク変動の
小さいリッジ型半導体レーザダイオードとその製造方法
を提供することを目的とする。
横モードを安定化させることができ、かつピーク変動の
小さいリッジ型半導体レーザダイオードとその製造方法
を提供することを目的とする。
【０００９】
【課題を解決するための手段】本発明は、リッジ型半導
体レーザダイオードのリッジ導波路の直下の高屈折率領
域において、高屈折率領域の両側を所定の幅に無秩序化
することにより、該両側の屈折率を小さくでき、これに
よって、実質的に上記高屈折率領域の幅を狭くすること
ができることを見いだして完成させたものである。すな
わち、本発明に係るリッジ型半導体レーザダイオード
は、半導体基板に形成された活性層上に、上クラッド層
を介して所定の幅のリッジ導波路を形成することによ
り、上記リッジ導波路の直下に位置する所定の幅の活性
層を、実効的に屈折率の高い第１の高屈折率領域とした
リッジ型半導体レーザダイオードであって、上記第１の
高屈折率領域において、所定の幅の中央部を除く領域を
無秩序化して、無秩序化された該領域の屈折率を低くす
ることにより、第１の高屈折率領域の中央部に第２の高
屈折率領域を形成したことを特徴とする。
体レーザダイオードのリッジ導波路の直下の高屈折率領
域において、高屈折率領域の両側を所定の幅に無秩序化
することにより、該両側の屈折率を小さくでき、これに
よって、実質的に上記高屈折率領域の幅を狭くすること
ができることを見いだして完成させたものである。すな
わち、本発明に係るリッジ型半導体レーザダイオード
は、半導体基板に形成された活性層上に、上クラッド層
を介して所定の幅のリッジ導波路を形成することによ
り、上記リッジ導波路の直下に位置する所定の幅の活性
層を、実効的に屈折率の高い第１の高屈折率領域とした
リッジ型半導体レーザダイオードであって、上記第１の
高屈折率領域において、所定の幅の中央部を除く領域を
無秩序化して、無秩序化された該領域の屈折率を低くす
ることにより、第１の高屈折率領域の中央部に第２の高
屈折率領域を形成したことを特徴とする。
【００１０】また、本発明のリッジ型半導体レーザダイ
オードにおいては、上記リッジ導波路の幅が、製造が容
易な、３．５μｍから６μｍの範囲内であって、かつ上
記第２の高屈折率領域の幅が、効果的に高次モードの発
生を抑えることができる３μｍ以下であることが好まし
い。
オードにおいては、上記リッジ導波路の幅が、製造が容
易な、３．５μｍから６μｍの範囲内であって、かつ上
記第２の高屈折率領域の幅が、効果的に高次モードの発
生を抑えることができる３μｍ以下であることが好まし
い。
【００１１】また、本発明のリッジ型半導体レーザダイ
オードにおいては、上記上クラッド層上に、上記リッジ
導波路を構成するリッジ導波路材料をエッチングする時
に用いるエッチング液に対して、上記リッジ導波路材料
に比べてエッチングレートの小さい材料からなるエッチ
ングストップ層が形成され、上記エッチングストップ層
上に上記リッジ導波路を形成することにより、容易にリ
ッジ導波路を構成することができる。
オードにおいては、上記上クラッド層上に、上記リッジ
導波路を構成するリッジ導波路材料をエッチングする時
に用いるエッチング液に対して、上記リッジ導波路材料
に比べてエッチングレートの小さい材料からなるエッチ
ングストップ層が形成され、上記エッチングストップ層
上に上記リッジ導波路を形成することにより、容易にリ
ッジ導波路を構成することができる。
【００１２】またさらに、本発明のリッジ型半導体レー
ザダイオードにおいて、上記上クラッド層の表面に保護
膜を形成することが好ましい。
ザダイオードにおいて、上記上クラッド層の表面に保護
膜を形成することが好ましい。
【００１３】また、上記保護膜が、Ｓｉ3Ｎ4からなるこ
とがさらに好ましい。
とがさらに好ましい。
【００１４】また、さらに好ましくは、上記保護膜の膜
厚を、２０ｎｍ以上５０ｎｍ以下に設定する。
厚を、２０ｎｍ以上５０ｎｍ以下に設定する。
【００１５】また、上記上クラッド層が、それぞれＡｌ
ＧａＡｓ系半導体材料からなる第１と第２の上クラッド
層との積層体で形成され、上記第２の上クラッド層にス
トライプ状の肉厚部を設けて該肉厚部を上記リッジ導波
路としたリッジ型半導体レーザダイオードでは、上記第
１と第２の上クラッド層との間に、ＧａＡｓからなる保
護膜を形成することが好ましい。
ＧａＡｓ系半導体材料からなる第１と第２の上クラッド
層との積層体で形成され、上記第２の上クラッド層にス
トライプ状の肉厚部を設けて該肉厚部を上記リッジ導波
路としたリッジ型半導体レーザダイオードでは、上記第
１と第２の上クラッド層との間に、ＧａＡｓからなる保
護膜を形成することが好ましい。
【００１６】また、上記保護膜が、上記第１のクラッド
層を形成した後に連続して形成された第１の保護膜と該
第１の保護膜上に形成された第２の保護膜とからなり、
上記第２のクラッド層が、該第２の保護膜を形成した後
に連続して形成されたＡｌＧａＡｓ系半導体材料膜であ
ることがさらに好ましい。
層を形成した後に連続して形成された第１の保護膜と該
第１の保護膜上に形成された第２の保護膜とからなり、
上記第２のクラッド層が、該第２の保護膜を形成した後
に連続して形成されたＡｌＧａＡｓ系半導体材料膜であ
ることがさらに好ましい。
【００１７】本発明では、上記無秩序化領域を、上記リ
ッジ型半導体レーザダイオードの２つの共振器端面から
軸方向に所定の長さの各部分に形成することが好まし
い。
ッジ型半導体レーザダイオードの２つの共振器端面から
軸方向に所定の長さの各部分に形成することが好まし
い。
【００１８】本発明の第１のリッジ型半導体レーザダイ
オードの製造方法は、半導体基板上に活性層を形成する
第１工程と、上記形成された活性層上に、上クラッド層
を形成する第２工程と、上記上クラッド層上にリッジ導
波路を形成する第３工程とを含み、上記リッジ導波路の
直下に位置する所定の幅の活性層を、実効的に屈折率の
高い第１の高屈折率領域としたリッジ型半導体レーザダ
イオードの製造方法であって、上記第２工程と上記第３
工程との間に、上記リッジ導波路が形成される可き領域
に上記リッジ導波路の幅より狭い絶縁膜を形成して、上
記上クラッド層の上方からイオン注入し、上記第１の高
屈折率領域の両側を含む活性層の近傍にイオンを注入し
た後、所定の温度で熱処理をすることにより、上記第１
の高屈折率領域において、所定の幅の中央部を除く領域
を無秩序化して、無秩序化された該領域の屈折率を低く
することにより、第１の高屈折率領域の中央部に第２の
高屈折率領域を形成する無秩序化領域形成工程を含むこ
とを特徴とする。
オードの製造方法は、半導体基板上に活性層を形成する
第１工程と、上記形成された活性層上に、上クラッド層
を形成する第２工程と、上記上クラッド層上にリッジ導
波路を形成する第３工程とを含み、上記リッジ導波路の
直下に位置する所定の幅の活性層を、実効的に屈折率の
高い第１の高屈折率領域としたリッジ型半導体レーザダ
イオードの製造方法であって、上記第２工程と上記第３
工程との間に、上記リッジ導波路が形成される可き領域
に上記リッジ導波路の幅より狭い絶縁膜を形成して、上
記上クラッド層の上方からイオン注入し、上記第１の高
屈折率領域の両側を含む活性層の近傍にイオンを注入し
た後、所定の温度で熱処理をすることにより、上記第１
の高屈折率領域において、所定の幅の中央部を除く領域
を無秩序化して、無秩序化された該領域の屈折率を低く
することにより、第１の高屈折率領域の中央部に第２の
高屈折率領域を形成する無秩序化領域形成工程を含むこ
とを特徴とする。
【００１９】また、本発明の第２のリッジ型半導体レー
ザダイオードの製造方法は、半導体基板上に活性層を形
成する第１工程と、上記形成された活性層上に、上クラ
ッド層を形成する第２工程と、上記上クラッド層上にリ
ッジ導波路を形成する第３工程とを含み、上記リッジ導
波路の直下に位置する所定の幅の活性層を、実効的に屈
折率の高い第１の高屈折率領域としたリッジ型半導体レ
ーザダイオードの製造方法であって、上記第３工程の後
に、上記リッジ導波路をマスクとして、斜めにイオンを
注入をすることにより、上記第１の高屈折率領域の両側
を含む活性層の近傍にイオンを注入した後、所定の温度
で熱処理をすることにより、上記第１の高屈折率領域に
おいて、所定の幅の中央部を除く領域を無秩序化して、
無秩序化された該領域の屈折率を低くすることにより、
第１の高屈折率領域の中央部に第２の高屈折率領域を形
成する無秩序化領域形成工程を含むことを特徴とする。
ザダイオードの製造方法は、半導体基板上に活性層を形
成する第１工程と、上記形成された活性層上に、上クラ
ッド層を形成する第２工程と、上記上クラッド層上にリ
ッジ導波路を形成する第３工程とを含み、上記リッジ導
波路の直下に位置する所定の幅の活性層を、実効的に屈
折率の高い第１の高屈折率領域としたリッジ型半導体レ
ーザダイオードの製造方法であって、上記第３工程の後
に、上記リッジ導波路をマスクとして、斜めにイオンを
注入をすることにより、上記第１の高屈折率領域の両側
を含む活性層の近傍にイオンを注入した後、所定の温度
で熱処理をすることにより、上記第１の高屈折率領域に
おいて、所定の幅の中央部を除く領域を無秩序化して、
無秩序化された該領域の屈折率を低くすることにより、
第１の高屈折率領域の中央部に第２の高屈折率領域を形
成する無秩序化領域形成工程を含むことを特徴とする。
【００２０】
【発明の実施の形態】以下、図面を参照して本発明に係
る実施の形態について説明する。 実施の形態１．図１は、本発明に係る実施の形態１のリ
ッジ型レーザダイオードの構成を示す斜視図である。こ
の図１のリッジ型レーザダイオードは、ｎ型ＧａＡｓか
らなるｎ型半導体基板１上に、ｎ型Ａｌ0.5Ｇａ0.5Ａｓ
からなるｎ型下クラッド層２、量子井戸構造の活性層
３、ｐ型Ａｌ0.5Ｇａ0.5Ａｓからなるｐ型第１上クラッ
ド層４、ｐ型Ａｌ0.5Ｇａ0.5Ａｓからなるｐ型第２上ク
ラッド層８、該ｐ型第２上クラッド層８の肉厚部からな
るリッジ導波路１１、ｐ型ＧａＡｓからなるｐ型コンタ
クト層９、絶縁膜１２、ｐ型電極１４が形成され、さら
に活性層３を含む所定の領域にＳｉイオンが注入された
Ｓｉイオン注入領域６及び無秩序化領域７が形成されて
なる。ここで、無秩序化とは、量子井戸構造を構成する
互いにＡｌ組成比が異なるウエル層と障壁層の原子が混
じり合い、均一な組成になることをいう。
る実施の形態について説明する。 実施の形態１．図１は、本発明に係る実施の形態１のリ
ッジ型レーザダイオードの構成を示す斜視図である。こ
の図１のリッジ型レーザダイオードは、ｎ型ＧａＡｓか
らなるｎ型半導体基板１上に、ｎ型Ａｌ0.5Ｇａ0.5Ａｓ
からなるｎ型下クラッド層２、量子井戸構造の活性層
３、ｐ型Ａｌ0.5Ｇａ0.5Ａｓからなるｐ型第１上クラッ
ド層４、ｐ型Ａｌ0.5Ｇａ0.5Ａｓからなるｐ型第２上ク
ラッド層８、該ｐ型第２上クラッド層８の肉厚部からな
るリッジ導波路１１、ｐ型ＧａＡｓからなるｐ型コンタ
クト層９、絶縁膜１２、ｐ型電極１４が形成され、さら
に活性層３を含む所定の領域にＳｉイオンが注入された
Ｓｉイオン注入領域６及び無秩序化領域７が形成されて
なる。ここで、無秩序化とは、量子井戸構造を構成する
互いにＡｌ組成比が異なるウエル層と障壁層の原子が混
じり合い、均一な組成になることをいう。
【００２１】ここで、本実施の形態１において、量子井
戸構造の活性層３は、例えば、図４に示すように、ガイ
ド層３１、ガイド層３２、ウエル層３３、障壁層３４、
ウエル層３５、ガイド層３６及びガイド層３７が積層さ
れて構成され、各層の材料及び膜厚は、例えば、表１に
示すように設定される。また、図４には、ウエル層が２
層の２重量子井戸構造の活性層３の例を示したが、本発
明はこれに限らず、さらに多くの層を積層した多重量子
井戸構造で活性層３を構成してもよい。
戸構造の活性層３は、例えば、図４に示すように、ガイ
ド層３１、ガイド層３２、ウエル層３３、障壁層３４、
ウエル層３５、ガイド層３６及びガイド層３７が積層さ
れて構成され、各層の材料及び膜厚は、例えば、表１に
示すように設定される。また、図４には、ウエル層が２
層の２重量子井戸構造の活性層３の例を示したが、本発
明はこれに限らず、さらに多くの層を積層した多重量子
井戸構造で活性層３を構成してもよい。
【００２２】
【表１】 層 構成材料 膜厚 ガイド層３１ Ａｌ0.2Ｇａ0.8Ａｓ ４０ｎｍ ガイド層３２ ＧａＡｓ ２０ｎｍ ウエル層３３ Ｉｎ0.2Ｇａ0.8Ａｓ ８ｎｍ バリア層３４ ＧａＡｓ ２０ｎｍ ウエル層３５ Ｉｎ0.2Ｇａ0.8Ａｓ ８ｎｍ ガイド層３６ ＧａＡｓ ２０ｎｍ ガイド層３１ Ａｌ0.2Ｇａ0.8Ａｓ ４０ｎｍ
【００２３】また、本実施の形態１における活性層３以
外の各層の層厚は、例えば、以下のように設定する。 （１）ｎ型半導体基板１；１００μｍ、 （２）ｎ型下クラッド層２；２μｍ、 （３）ｐ型第１上クラッド層４とｐ型第２上クラッド層
８の合計の層厚；０．１〜０．５μｍ、 （４）リッジ導波路１１の厚さ；１〜３μｍ、 （５）ｐ型コンタクト層９；０．１〜１μｍ。 本実施の形態１における各層の層厚を上述のように示し
たが、勿論、本発明はこの層厚に限定されるものではな
い。
外の各層の層厚は、例えば、以下のように設定する。 （１）ｎ型半導体基板１；１００μｍ、 （２）ｎ型下クラッド層２；２μｍ、 （３）ｐ型第１上クラッド層４とｐ型第２上クラッド層
８の合計の層厚；０．１〜０．５μｍ、 （４）リッジ導波路１１の厚さ；１〜３μｍ、 （５）ｐ型コンタクト層９；０．１〜１μｍ。 本実施の形態１における各層の層厚を上述のように示し
たが、勿論、本発明はこの層厚に限定されるものではな
い。
【００２４】以下、実施の形態１のリッジ型半導体レー
ザダイオードの製造方法を図２を参照して説明する。該
製造方法ではまず、図２（ａ）に示すように、ｎ型半導
体基板１上に、ｎ型下クラッド層２、量子井戸構造から
成る活性層３、ｐ型第１上クラッド層４の各層をエピタ
キシャル結晶成長することにより形成する。なおｐ型第
１上クラッド層４の層厚は水平横モードを安定化させる
ために０．０５〜０．５μmに設定することが好まし
い。次に、ｐ型第１上クラッド層４の上面（ウエハ上）
の全面にフォトレジストを塗布した後、該フォトレジス
トをパターニングして、レーザ共振器長方向となる方向
に伸びたストライプ状のフォトレジスト５を形成する。
このフォトレジスト５の幅Ｗ２は、後工程でこの直上に
形成するリッジ導波路１１の幅Ｗ１より小さくなるよう
に設定する。すなわち、フォトレジスト幅Ｗ２＜リッジ
導波路幅Ｗ１という関係を満たすようにする。このフォ
トレジスト５をマスクとして，図２（ｂ）に示すように
Ｓｉイオンを活性層３の近傍に注入する。その結果、図
２（ｂ）においてハッチングを付して示すように、フォ
トレジスト５の直下を除く、活性層３とその近傍の領域
にＳｉイオン注入領域６が形成される。Ｓｉイオン注入
時のＳｉドーズ量は１×１０13〜１×１０15ｃｍ-2程度
に設定する。
ザダイオードの製造方法を図２を参照して説明する。該
製造方法ではまず、図２（ａ）に示すように、ｎ型半導
体基板１上に、ｎ型下クラッド層２、量子井戸構造から
成る活性層３、ｐ型第１上クラッド層４の各層をエピタ
キシャル結晶成長することにより形成する。なおｐ型第
１上クラッド層４の層厚は水平横モードを安定化させる
ために０．０５〜０．５μmに設定することが好まし
い。次に、ｐ型第１上クラッド層４の上面（ウエハ上）
の全面にフォトレジストを塗布した後、該フォトレジス
トをパターニングして、レーザ共振器長方向となる方向
に伸びたストライプ状のフォトレジスト５を形成する。
このフォトレジスト５の幅Ｗ２は、後工程でこの直上に
形成するリッジ導波路１１の幅Ｗ１より小さくなるよう
に設定する。すなわち、フォトレジスト幅Ｗ２＜リッジ
導波路幅Ｗ１という関係を満たすようにする。このフォ
トレジスト５をマスクとして，図２（ｂ）に示すように
Ｓｉイオンを活性層３の近傍に注入する。その結果、図
２（ｂ）においてハッチングを付して示すように、フォ
トレジスト５の直下を除く、活性層３とその近傍の領域
にＳｉイオン注入領域６が形成される。Ｓｉイオン注入
時のＳｉドーズ量は１×１０13〜１×１０15ｃｍ-2程度
に設定する。
【００２５】次に、フォトレジスト５を除去した後、ウ
エハをＡｓ圧にかけた雰囲気下で７００℃〜９００℃の
間の所定の温度で、Ｓｉイオンがドープされた活性層３
の無秩序化を行う為に熱処理（アニール）を行う。これ
はイオン注入しただけでは量子井戸構造の活性層３の無
秩序化は起こらず、熱処理によりＳｉ原子を結晶中で拡
散させて初めて活性層３の無秩序化が生じるからであ
る。すなわち、この熱処理によって、Ｓｉイオン注入領
域６中の活性層３が無秩序化されて無秩序化領域７が図
２（ｃ）に示すように形成される。この無秩序化された
活性層３の無秩序化領域７の実効的なバンドギャップエ
ネルギーは無秩序化されていない活性層３より大きくな
り、無秩序化領域７の実効的な屈折率は、無秩序化され
ていない活性層３の実効的な屈折率より小さくなる。こ
れによって、活性層３のうち、相対的に屈折率の大きい
無秩序化されていない活性層３が、レーザー発振に寄与
する実質的な活性層として動作する。
エハをＡｓ圧にかけた雰囲気下で７００℃〜９００℃の
間の所定の温度で、Ｓｉイオンがドープされた活性層３
の無秩序化を行う為に熱処理（アニール）を行う。これ
はイオン注入しただけでは量子井戸構造の活性層３の無
秩序化は起こらず、熱処理によりＳｉ原子を結晶中で拡
散させて初めて活性層３の無秩序化が生じるからであ
る。すなわち、この熱処理によって、Ｓｉイオン注入領
域６中の活性層３が無秩序化されて無秩序化領域７が図
２（ｃ）に示すように形成される。この無秩序化された
活性層３の無秩序化領域７の実効的なバンドギャップエ
ネルギーは無秩序化されていない活性層３より大きくな
り、無秩序化領域７の実効的な屈折率は、無秩序化され
ていない活性層３の実効的な屈折率より小さくなる。こ
れによって、活性層３のうち、相対的に屈折率の大きい
無秩序化されていない活性層３が、レーザー発振に寄与
する実質的な活性層として動作する。
【００２６】次に、図２（ｄ）に示すように、ｐ型第１
上クラッド層４上（ウエハ上）にｐ型Ａｌ0.5Ｇａ0.5Ａ
ｓからなるｐ型第２上クラッド層８及びｐ型ＧａＡｓか
らなるｐ型コンタクト層９の各層をエピタキシャル結晶
成長することにより形成する。次いで、コンタクト層９
上の全面（ウエハ全面）に絶縁膜を形成した後、該絶縁
膜をストライプ状にパターニングすることにより、図２
（ｅ）に示すようにストライプ状の絶縁膜１０を形成す
る。この絶縁膜１０の材質としてはＳｉ3Ｎ4、ＳｉＯ2
等を用いることができる。次に、このストライプ状の絶
縁膜１０をエッチングのマスクとして、ｐ型ＧａＡｓか
らなるｐ型コンタクト層９とｐ型Ａｌ0.5Ｇａ0.5Ａｓか
らなるｐ型第２上クラッド層８とを、ｐ型第２上クラッ
ド層８の途中までエッチングすることにより、図２
（ｆ）に示すように、リッジ導波路１１を形成する。こ
の時に用いるエッチャント（エッチング液）の例として
酒石酸と過酸化水素の混合液あるいは硫酸と過酸化水素
と水の混合液が挙げられる。
上クラッド層４上（ウエハ上）にｐ型Ａｌ0.5Ｇａ0.5Ａ
ｓからなるｐ型第２上クラッド層８及びｐ型ＧａＡｓか
らなるｐ型コンタクト層９の各層をエピタキシャル結晶
成長することにより形成する。次いで、コンタクト層９
上の全面（ウエハ全面）に絶縁膜を形成した後、該絶縁
膜をストライプ状にパターニングすることにより、図２
（ｅ）に示すようにストライプ状の絶縁膜１０を形成す
る。この絶縁膜１０の材質としてはＳｉ3Ｎ4、ＳｉＯ2
等を用いることができる。次に、このストライプ状の絶
縁膜１０をエッチングのマスクとして、ｐ型ＧａＡｓか
らなるｐ型コンタクト層９とｐ型Ａｌ0.5Ｇａ0.5Ａｓか
らなるｐ型第２上クラッド層８とを、ｐ型第２上クラッ
ド層８の途中までエッチングすることにより、図２
（ｆ）に示すように、リッジ導波路１１を形成する。こ
の時に用いるエッチャント（エッチング液）の例として
酒石酸と過酸化水素の混合液あるいは硫酸と過酸化水素
と水の混合液が挙げられる。
【００２７】リッジ導波路１１を形成した後、ウエット
あるいはドライエッチングによりストライプ状の絶縁膜
１０を除去した後、ウエハ全面に再度、絶縁膜１２を成
膜する。そして、フォトリソグラフィ技術を用いてリッ
ジ導波路１１の上部の平坦部の絶縁膜１２をドライエッ
チング等の方法を用いて除去し、絶縁膜１２中に開口部
１３を設ける。さらに、この上からｐ型電極１４を形成
する。これによって、ｐ型電極１４はリッジ導波路１１
の上部の開口部１３のみでｐ型コンタクト層９と接触し
て、活性層等の各半導体層においてｐ型電極１４の直下
に位置する部分に集中して電流が流れることになる。最
後にｎ型半導体基板１の下面にｎ型電極１５を形成した
後、へき開によって分離することにより、共振器端面２
１，２２を形成して図１に示す実施の形態１のリッジ型
半導体レーザダイオードが完成する。以上の実施の形態
１の製造工程では、アニール工程を別に設けたが、本発
明はこれに限らず、２回目の結晶成長前（ｐ型第２上ク
ラッド層の形成前）に結晶成長装置内で砒素圧をかけな
がら昇温することにより、無秩序化を生じさせるように
してもよい。この方法を採用すると別個にアニール工程
を必要としないので，工程が短縮されるという効果が生
じる。
あるいはドライエッチングによりストライプ状の絶縁膜
１０を除去した後、ウエハ全面に再度、絶縁膜１２を成
膜する。そして、フォトリソグラフィ技術を用いてリッ
ジ導波路１１の上部の平坦部の絶縁膜１２をドライエッ
チング等の方法を用いて除去し、絶縁膜１２中に開口部
１３を設ける。さらに、この上からｐ型電極１４を形成
する。これによって、ｐ型電極１４はリッジ導波路１１
の上部の開口部１３のみでｐ型コンタクト層９と接触し
て、活性層等の各半導体層においてｐ型電極１４の直下
に位置する部分に集中して電流が流れることになる。最
後にｎ型半導体基板１の下面にｎ型電極１５を形成した
後、へき開によって分離することにより、共振器端面２
１，２２を形成して図１に示す実施の形態１のリッジ型
半導体レーザダイオードが完成する。以上の実施の形態
１の製造工程では、アニール工程を別に設けたが、本発
明はこれに限らず、２回目の結晶成長前（ｐ型第２上ク
ラッド層の形成前）に結晶成長装置内で砒素圧をかけな
がら昇温することにより、無秩序化を生じさせるように
してもよい。この方法を採用すると別個にアニール工程
を必要としないので，工程が短縮されるという効果が生
じる。
【００２８】以上のように構成された実施の形態１のリ
ッジ型半導体レーザダイオードは、以下のように動作す
る。図３に実施の形態1のリッジ型半導体レーザダイオ
ードの活性層３における屈折率分布を示す。該リッジ型
半導体レーザダイオードでは従来例のリッジ型半導体レ
ーザダイオードにおいて、リッジ導波路１１によって設
けられた屈折率分布に加えて，無秩序化した無秩序化領
域７と無秩序化されていない活性層３との間に屈折率差
を生じ、図３に示すような屈折率分布になる。すなわ
ち、図３に示すように、実効的な屈折率分布は２段構造
の分布を示す。これによって、従来の技術の説明で述べ
た高密度の電流を注入時の活性層３の中央部における屈
折率低下の影響を相殺しうる程度の屈折率差が予め作り
付けられているので，高電流注入動作時でも水平横モー
ドが安定してピークの変動が生じることがなく、光出力
-電流特性においても実用上問題となるようなキンクは
発生しない。よってこの構造を適用すれば，従来構造の
問題を解消できるので従来例のようにリッジ幅を３μｍ
以下に狭くする必要はもはやなく、３〜６μｍのリッジ
幅でも実用上問題のないリッジ型半導体レーザダイオー
ドを提供することができる。図１１は、本実施の形態１
の無秩序化されていない領域の幅Ｗ２に対するキンクレ
ベルを示している。図１１から明らかなように、キンク
レベルを実用上問題のない１５０ｍＷ以上にすることが
できる。ここで、キンクレベルとは、キンクが発生する
出力レベルのことをいう。
ッジ型半導体レーザダイオードは、以下のように動作す
る。図３に実施の形態1のリッジ型半導体レーザダイオ
ードの活性層３における屈折率分布を示す。該リッジ型
半導体レーザダイオードでは従来例のリッジ型半導体レ
ーザダイオードにおいて、リッジ導波路１１によって設
けられた屈折率分布に加えて，無秩序化した無秩序化領
域７と無秩序化されていない活性層３との間に屈折率差
を生じ、図３に示すような屈折率分布になる。すなわ
ち、図３に示すように、実効的な屈折率分布は２段構造
の分布を示す。これによって、従来の技術の説明で述べ
た高密度の電流を注入時の活性層３の中央部における屈
折率低下の影響を相殺しうる程度の屈折率差が予め作り
付けられているので，高電流注入動作時でも水平横モー
ドが安定してピークの変動が生じることがなく、光出力
-電流特性においても実用上問題となるようなキンクは
発生しない。よってこの構造を適用すれば，従来構造の
問題を解消できるので従来例のようにリッジ幅を３μｍ
以下に狭くする必要はもはやなく、３〜６μｍのリッジ
幅でも実用上問題のないリッジ型半導体レーザダイオー
ドを提供することができる。図１１は、本実施の形態１
の無秩序化されていない領域の幅Ｗ２に対するキンクレ
ベルを示している。図１１から明らかなように、キンク
レベルを実用上問題のない１５０ｍＷ以上にすることが
できる。ここで、キンクレベルとは、キンクが発生する
出力レベルのことをいう。
【００２９】以上の実施の形態１のリッジ型半導体レー
ザダイオードにおいて，図３に示した屈折率差△ｎ１，
△ｎ２については、△ｎ１は従来例と同程度である１×
１０-3〜４×１０-3の範囲に設定し、かつ△ｎ２は電流
注入時の屈折率の低下を相殺するのに十分な屈折率差１
×１０-3以上となるように設定することが好ましい。こ
のように設定することにより、安定した水平横モードが
得られる。
ザダイオードにおいて，図３に示した屈折率差△ｎ１，
△ｎ２については、△ｎ１は従来例と同程度である１×
１０-3〜４×１０-3の範囲に設定し、かつ△ｎ２は電流
注入時の屈折率の低下を相殺するのに十分な屈折率差１
×１０-3以上となるように設定することが好ましい。こ
のように設定することにより、安定した水平横モードが
得られる。
【００３０】また、実施の形態1のリッジ型半導体レー
ザダイオードにおいて、リッジ導波路１１の直下におけ
る活性層の比無秩序化領域幅のＷ２は、水平横モードを
安定させるために３μｍ以下に設定することが好まし
く、リッジ導波路１１の幅Ｗ１は、製造工程面から３．
５μｍ〜６μｍの間の値に設定することが好ましい。
ザダイオードにおいて、リッジ導波路１１の直下におけ
る活性層の比無秩序化領域幅のＷ２は、水平横モードを
安定させるために３μｍ以下に設定することが好まし
く、リッジ導波路１１の幅Ｗ１は、製造工程面から３．
５μｍ〜６μｍの間の値に設定することが好ましい。
【００３１】実施の形態２．本実施の形態２が、実施の
形態１と異なる所は、ｐ型第１上クラッド層４とｐ型第
２上クラッド層８の間にエッチングストップ層１６を設
けた点であり、他は実施の形態１と同様に構成される。
すなわち、実施の形態1のリッジ型半導体レーザダイオ
ードにおいて、図５に示すように、ｐ型第２上クラッド
層８中にｐ型第２上クラッド層８よりエッチングレート
の小さいエッチングストップを目的としたエッチングス
トップ層１６を挿入し、リッジエッチング時にエッチン
グが該エッチングストップ層１６で止まるように構成す
る。これによって、リッジ導波路１１の形状、及びリッ
ジ導波路１１以外のクラッド層厚（ｐ型第１上クラッド
層４とエッチング後のｐ型第２上クラッド層８との合計
の層厚）を一定に保つことができるので、リッジ導波路
１１によって生じる屈折率差△ｎ１を常に所定の値に保
持することができ、リッジ型半導体レーザダイオードの
素子特性の安定性の向上、製造時の再現性や歩留まり向
上等の種々の効果がある。
形態１と異なる所は、ｐ型第１上クラッド層４とｐ型第
２上クラッド層８の間にエッチングストップ層１６を設
けた点であり、他は実施の形態１と同様に構成される。
すなわち、実施の形態1のリッジ型半導体レーザダイオ
ードにおいて、図５に示すように、ｐ型第２上クラッド
層８中にｐ型第２上クラッド層８よりエッチングレート
の小さいエッチングストップを目的としたエッチングス
トップ層１６を挿入し、リッジエッチング時にエッチン
グが該エッチングストップ層１６で止まるように構成す
る。これによって、リッジ導波路１１の形状、及びリッ
ジ導波路１１以外のクラッド層厚（ｐ型第１上クラッド
層４とエッチング後のｐ型第２上クラッド層８との合計
の層厚）を一定に保つことができるので、リッジ導波路
１１によって生じる屈折率差△ｎ１を常に所定の値に保
持することができ、リッジ型半導体レーザダイオードの
素子特性の安定性の向上、製造時の再現性や歩留まり向
上等の種々の効果がある。
【００３２】尚、ｐ型Ａｌ0.5Ｇａ0.5Ａｓからなるｐ型
第２上クラッド層８においては、エッチングストップ層
１６として、例えば、ｐ型第２上クラッド層８を構成す
るｐ型Ａｌ0.5Ｇａ0.5ＡｓよりＡｌ組成比の大きく設定
したｐ型ＡｌＧａＡｓ層を用いることができる。この場
合、エッチングストップ層１６として用いるｐ型ＡｌX
ＧａYＡｓ層（Ｘ＋Ｙ＝１）において、Ａｌ組成比がＸ
＞０．６以上になるように設定することが好ましく、エ
ッチング液として酒石酸と過酸化水素の混合液を用いる
ことが好ましい。これによって、エッチングストップ層
としての機能を十分果たさせることができ、効果的であ
る。また、製造方法としては、例えば、ｐ型第１上クラ
ッド層４上に所定の膜厚にｐ型第２上クラッド層８の一
部を形成した後、エッチングストップ層１６を形成し、
さらに、ｐ型第２上クラッド層８を形成すべきリッジ導
波路１１の厚さと等しい厚さに形成することにより、容
易に実現できる。
第２上クラッド層８においては、エッチングストップ層
１６として、例えば、ｐ型第２上クラッド層８を構成す
るｐ型Ａｌ0.5Ｇａ0.5ＡｓよりＡｌ組成比の大きく設定
したｐ型ＡｌＧａＡｓ層を用いることができる。この場
合、エッチングストップ層１６として用いるｐ型ＡｌX
ＧａYＡｓ層（Ｘ＋Ｙ＝１）において、Ａｌ組成比がＸ
＞０．６以上になるように設定することが好ましく、エ
ッチング液として酒石酸と過酸化水素の混合液を用いる
ことが好ましい。これによって、エッチングストップ層
としての機能を十分果たさせることができ、効果的であ
る。また、製造方法としては、例えば、ｐ型第１上クラ
ッド層４上に所定の膜厚にｐ型第２上クラッド層８の一
部を形成した後、エッチングストップ層１６を形成し、
さらに、ｐ型第２上クラッド層８を形成すべきリッジ導
波路１１の厚さと等しい厚さに形成することにより、容
易に実現できる。
【００３３】実施の形態３．この実施の形態３が、実施
の形態１と比較して異なる点は、ｐ型第１上クラッド層
４の上に絶縁膜１７を形成して、該絶縁膜１７上にｐ型
第２上クラッド層８を形成するようにした点であり、他
は実施の形態１と同様に構成される。すなわち、実施の
形態1の製造方法において，図２（ａ）に示すｐ型第１
上クラッド層４のエピタキシャル結晶成長後，図６に示
すように表面保護用として絶縁膜１７を形成する。これ
によって、実施の形態１の製造方法によるとｐ型第１上
クラッド層４のエピタキシャル成長後の転写工程におい
てフォトレジストを直接ウエハ（ｐ型第１上クラッド層
４）上に塗布すると、ｐ型第１上クラッド層４の表面が
有機物に汚染され、ｐ型第２上クラッド層８の再成長工
程時に汚染に起因する結晶欠陥が生じる可能性があり、
本実施の形態３のように予め表面保護用の絶縁膜１７で
覆うことにより結晶欠陥の発生を防止できる。
の形態１と比較して異なる点は、ｐ型第１上クラッド層
４の上に絶縁膜１７を形成して、該絶縁膜１７上にｐ型
第２上クラッド層８を形成するようにした点であり、他
は実施の形態１と同様に構成される。すなわち、実施の
形態1の製造方法において，図２（ａ）に示すｐ型第１
上クラッド層４のエピタキシャル結晶成長後，図６に示
すように表面保護用として絶縁膜１７を形成する。これ
によって、実施の形態１の製造方法によるとｐ型第１上
クラッド層４のエピタキシャル成長後の転写工程におい
てフォトレジストを直接ウエハ（ｐ型第１上クラッド層
４）上に塗布すると、ｐ型第１上クラッド層４の表面が
有機物に汚染され、ｐ型第２上クラッド層８の再成長工
程時に汚染に起因する結晶欠陥が生じる可能性があり、
本実施の形態３のように予め表面保護用の絶縁膜１７で
覆うことにより結晶欠陥の発生を防止できる。
【００３４】本実施の形態３において、絶縁膜として、
一般に用いられているＳｉＯを用いると、アニール工程
において、ＳｉＯがＧａＡｓ系結晶中のＧａＡｓを吸い
上げて、該結晶中にＧａ空孔という結晶欠陥を発生させ
る場合がある。従って、絶縁膜１７として、このような
作用の無いＳｉ3Ｎ4を用いることが好ましい。また、本
実施の形態３では、以下のような理由で、Ｓｉ3Ｎ4から
なる絶縁膜１７の膜厚を２０ｎｍ以上５０ｎｍ以下に設
定することが好ましい。すなわち、イオン注入時の加速
電圧が大きくなる程、結晶の損傷度も増大し、半導体レ
ーザとして用いる場合に信頼性を劣化させる。従って、
保護用の絶縁膜１７の層厚が５０ｎｍより厚くなると、
より大きな加速電圧が必要となり、信頼性上不利であ
る。一方絶縁膜１７を再現性良く成膜するためには、２
０ｎｍ以上の層厚が必要である。従って、Ｓｉ3Ｎ4から
なる絶縁膜１７の膜厚を２０ｎｍ以上５０ｎｍ以下に設
定することによって、再現性良く素子特性の優れた半導
体レーザを得ることが可能となる。
一般に用いられているＳｉＯを用いると、アニール工程
において、ＳｉＯがＧａＡｓ系結晶中のＧａＡｓを吸い
上げて、該結晶中にＧａ空孔という結晶欠陥を発生させ
る場合がある。従って、絶縁膜１７として、このような
作用の無いＳｉ3Ｎ4を用いることが好ましい。また、本
実施の形態３では、以下のような理由で、Ｓｉ3Ｎ4から
なる絶縁膜１７の膜厚を２０ｎｍ以上５０ｎｍ以下に設
定することが好ましい。すなわち、イオン注入時の加速
電圧が大きくなる程、結晶の損傷度も増大し、半導体レ
ーザとして用いる場合に信頼性を劣化させる。従って、
保護用の絶縁膜１７の層厚が５０ｎｍより厚くなると、
より大きな加速電圧が必要となり、信頼性上不利であ
る。一方絶縁膜１７を再現性良く成膜するためには、２
０ｎｍ以上の層厚が必要である。従って、Ｓｉ3Ｎ4から
なる絶縁膜１７の膜厚を２０ｎｍ以上５０ｎｍ以下に設
定することによって、再現性良く素子特性の優れた半導
体レーザを得ることが可能となる。
【００３５】実施の形態４．本実施の形態４のリッジ型
半導体レーザダイオードが、実施の形態１と異なる所
は、ｐ型第１上クラッド層４上にＧａＡｓからなる表面
保護層１８を形成した後、ｐ型第２上クラッド層８を形
成した点であり、他は実施の形態１と同様に構成され
る。実施の形態４では、実施の形態１の製造方法におい
て、図７に示すように、1回目の成長時のｐ型Ａｌ0.5Ｇ
ａ0.5Ａｓであるｐ型第１上クラッド層４上にＧａＡｓ
からなる表面保護層１８を成長する。すなわち、ｐ型第
１上クラッド層を構成するｐ型Ａｌ0.5Ｇａ0.5ＡｓはＡ
ｌが酸素と結びつきやすい性質があり、容易にＡｌ2Ｏ3
が形成され、さらにこの表面上に結晶成長しようとする
と界面に結晶欠陥が生じる可能性が高いので、本実施の
形態４のようにＡｌを含まず酸化しにくいＧａＡｓから
なる表面保護層１８を形成すれば良質な再結晶成長を行
うことが可能となり、素子信頼性上も有利になるという
効果が生じる。
半導体レーザダイオードが、実施の形態１と異なる所
は、ｐ型第１上クラッド層４上にＧａＡｓからなる表面
保護層１８を形成した後、ｐ型第２上クラッド層８を形
成した点であり、他は実施の形態１と同様に構成され
る。実施の形態４では、実施の形態１の製造方法におい
て、図７に示すように、1回目の成長時のｐ型Ａｌ0.5Ｇ
ａ0.5Ａｓであるｐ型第１上クラッド層４上にＧａＡｓ
からなる表面保護層１８を成長する。すなわち、ｐ型第
１上クラッド層を構成するｐ型Ａｌ0.5Ｇａ0.5ＡｓはＡ
ｌが酸素と結びつきやすい性質があり、容易にＡｌ2Ｏ3
が形成され、さらにこの表面上に結晶成長しようとする
と界面に結晶欠陥が生じる可能性が高いので、本実施の
形態４のようにＡｌを含まず酸化しにくいＧａＡｓから
なる表面保護層１８を形成すれば良質な再結晶成長を行
うことが可能となり、素子信頼性上も有利になるという
効果が生じる。
【００３６】本実施の形態４では、ＧａＡｓからなる表
面保護層１８の層厚が１５ｎｍ以上であると、後の活性
層３へのイオン注入時においてより大きな加速電圧を必
要とし、注入時に結晶欠陥が発生する割合が急激に増加
するので、表面保護層１８の層厚を１５ｎｍ以下とする
ことが好ましい。また本実施の形態４のリッジ型半導体
レーザダイオードの発振レーザの波長が０．７８μｍ〜
０．８５μｍの場合は、活性層３で発したレーザ光が表
面保護層１８で再吸収され、素子特性が低下してしまう
ので、１５ｎｍ以下の層厚に設定することにより、量子
効果で表面保護層１８のバンドギャップエネルギーが実
効的に大きくなり、より活性層で発生した光を吸収しに
くくなり、素子特性の劣化を防ぐことができる。
面保護層１８の層厚が１５ｎｍ以上であると、後の活性
層３へのイオン注入時においてより大きな加速電圧を必
要とし、注入時に結晶欠陥が発生する割合が急激に増加
するので、表面保護層１８の層厚を１５ｎｍ以下とする
ことが好ましい。また本実施の形態４のリッジ型半導体
レーザダイオードの発振レーザの波長が０．７８μｍ〜
０．８５μｍの場合は、活性層３で発したレーザ光が表
面保護層１８で再吸収され、素子特性が低下してしまう
ので、１５ｎｍ以下の層厚に設定することにより、量子
効果で表面保護層１８のバンドギャップエネルギーが実
効的に大きくなり、より活性層で発生した光を吸収しに
くくなり、素子特性の劣化を防ぐことができる。
【００３７】以上の実施の形態４では、図８に示すよう
に、表面保護層１８の上にさらに表面保護層１８と同様
の機能を有するＧａＡｓからなる第２の表面保護層１９
を設けるようにしてもよい。これによって、界面に発生
する結晶欠陥の影響をより低減することができ、信頼性
の劣化を防止することができる。この場合、上述の保護
層を１層で構成した場合と同様の理由により、表面保護
層１８と第２の表面保護層１９の双方を加えた層厚が１
５ｎｍ以下となるように設定することが好ましい。
に、表面保護層１８の上にさらに表面保護層１８と同様
の機能を有するＧａＡｓからなる第２の表面保護層１９
を設けるようにしてもよい。これによって、界面に発生
する結晶欠陥の影響をより低減することができ、信頼性
の劣化を防止することができる。この場合、上述の保護
層を１層で構成した場合と同様の理由により、表面保護
層１８と第２の表面保護層１９の双方を加えた層厚が１
５ｎｍ以下となるように設定することが好ましい。
【００３８】実施の形態５．実施の形態５のリッジ型半
導体レーザダイオードは、実施の形態１と同様の構成を
有し、実施の形態１とは製造方法が異なる。この実施の
形態５のリッジ型半導体レーザダイオードの製造方法で
は、エピタキシャル成長時に全ての層を1回で成長し、
実施の形態１と同様の方法でリッジ導波路１１を形成し
た後、図９に示すように斜め方向から注入することによ
り，無秩序化領域7を形成するようにする。この方法に
よると結晶成長が1回で済むので，製造工程が短縮され
るという効果がある。
導体レーザダイオードは、実施の形態１と同様の構成を
有し、実施の形態１とは製造方法が異なる。この実施の
形態５のリッジ型半導体レーザダイオードの製造方法で
は、エピタキシャル成長時に全ての層を1回で成長し、
実施の形態１と同様の方法でリッジ導波路１１を形成し
た後、図９に示すように斜め方向から注入することによ
り，無秩序化領域7を形成するようにする。この方法に
よると結晶成長が1回で済むので，製造工程が短縮され
るという効果がある。
【００３９】実施の形態６．実施の形態６のリッジ型半
導体レーザダイオードが、実施の形態１のリッジ型半導
体レーザダイオードと比較して異なる所は、導波路全体
に無秩序化領域７を設けるのではなく、図１０に示すよ
うに共振器端面２１，２２のから所定の導波路長Ｌｒ
１，Ｌｒ２の部分のみに無秩序化領域７を設けるように
して、リッジ型半導体レーザダイオードの軸方向の中央
部に、無秩序化していない領域を設けている。無秩序化
領域７にはアニールによっても回復し得ない結晶欠陥が
存在する可能性があるので、本実施例のように素子全体
に対する無秩序化領域７の割合を低下させる方が、信頼
性向上が図れる。なお水平横モード安定の観点からは図
１０のような端面近傍の導波路のみ無秩序化による２段
屈折率構造にしても安定させることができるので、実施
の形態１と同様の効果を有する。尚、実施の形態６で
は、無秩序化した導波路長Ｌｒ１，Ｌｒ２を５μｍ以上
４０μｍ以下に設定することが好ましい。
導体レーザダイオードが、実施の形態１のリッジ型半導
体レーザダイオードと比較して異なる所は、導波路全体
に無秩序化領域７を設けるのではなく、図１０に示すよ
うに共振器端面２１，２２のから所定の導波路長Ｌｒ
１，Ｌｒ２の部分のみに無秩序化領域７を設けるように
して、リッジ型半導体レーザダイオードの軸方向の中央
部に、無秩序化していない領域を設けている。無秩序化
領域７にはアニールによっても回復し得ない結晶欠陥が
存在する可能性があるので、本実施例のように素子全体
に対する無秩序化領域７の割合を低下させる方が、信頼
性向上が図れる。なお水平横モード安定の観点からは図
１０のような端面近傍の導波路のみ無秩序化による２段
屈折率構造にしても安定させることができるので、実施
の形態１と同様の効果を有する。尚、実施の形態６で
は、無秩序化した導波路長Ｌｒ１，Ｌｒ２を５μｍ以上
４０μｍ以下に設定することが好ましい。
【００４０】
【発明の効果】以上説明したように、本発明に係るリッ
ジ型半導体レーザダイオードは、上記リッジ導波路より
狭い幅を有する第２の高屈折率領域を設けているので、
高次モードの発生を防止でき、水平横モードを安定化さ
せることができ、かつピーク変動の小さいリッジ型半導
体レーザダイオードを提供することができる。
ジ型半導体レーザダイオードは、上記リッジ導波路より
狭い幅を有する第２の高屈折率領域を設けているので、
高次モードの発生を防止でき、水平横モードを安定化さ
せることができ、かつピーク変動の小さいリッジ型半導
体レーザダイオードを提供することができる。
【００４１】また、本発明のリッジ型半導体レーザダイ
オードは、上記第２の高屈折率領域の幅を３μｍ以下に
設定することにより、高次モードの発生を防止すること
ができ、上記リッジ導波路の幅を３．５μｍから６μｍ
の範囲内に設定することにより、該レーザダイオードの
製造を容易にできるので、水平横モードを安定化させる
ことができ、かつピーク変動の小さいリッジ型半導体レ
ーザダイオードを、安価に提供することができる。
オードは、上記第２の高屈折率領域の幅を３μｍ以下に
設定することにより、高次モードの発生を防止すること
ができ、上記リッジ導波路の幅を３．５μｍから６μｍ
の範囲内に設定することにより、該レーザダイオードの
製造を容易にできるので、水平横モードを安定化させる
ことができ、かつピーク変動の小さいリッジ型半導体レ
ーザダイオードを、安価に提供することができる。
【００４２】また、本発明のリッジ型半導体レーザダイ
オードにおいて、リッジ導波路材料のエッチングに用い
るエッチング液に対して、エッチングレートの小さい材
料からなるエッチングストップ層を形成することによ
り、リッジ導波路の寸法精度よく形成することができ、
しかも各層の膜厚を精度よく形成できるので、性能上の
バラツキが小さいリッジ型半導体レーザダイオードを提
供することができる。
オードにおいて、リッジ導波路材料のエッチングに用い
るエッチング液に対して、エッチングレートの小さい材
料からなるエッチングストップ層を形成することによ
り、リッジ導波路の寸法精度よく形成することができ、
しかも各層の膜厚を精度よく形成できるので、性能上の
バラツキが小さいリッジ型半導体レーザダイオードを提
供することができる。
【００４３】またさらに、本発明のリッジ型半導体レー
ザダイオードにおいて、上記上クラッド層の表面に保護
膜を形成することにより、上記上クラッド層の結晶欠陥
を少なくできるので、安定した発振が可能なリッジ型半
導体レーザダイオードを提供することができる。
ザダイオードにおいて、上記上クラッド層の表面に保護
膜を形成することにより、上記上クラッド層の結晶欠陥
を少なくできるので、安定した発振が可能なリッジ型半
導体レーザダイオードを提供することができる。
【００４４】また、本発明のリッジ型半導体レーザダイ
オードにおいて、上記保護膜を、Ｓｉ3Ｎ4で形成するこ
とにより、より結晶欠陥の発生を少なくできるので、よ
り安定した発振が可能なリッジ型半導体レーザダイオー
ドを提供することができる。
オードにおいて、上記保護膜を、Ｓｉ3Ｎ4で形成するこ
とにより、より結晶欠陥の発生を少なくできるので、よ
り安定した発振が可能なリッジ型半導体レーザダイオー
ドを提供することができる。
【００４５】また、本発明のリッジ型半導体レーザダイ
オードにおいて、上記保護膜の膜厚を、２０ｎｍ以上５
０ｎｍ以下に設定することにより、再現性よくリッジ型
半導体レーザダイオードを製造することができるので、
性能バラツキが小さいリッジ型半導体レーザダイオード
を提供することができる。
オードにおいて、上記保護膜の膜厚を、２０ｎｍ以上５
０ｎｍ以下に設定することにより、再現性よくリッジ型
半導体レーザダイオードを製造することができるので、
性能バラツキが小さいリッジ型半導体レーザダイオード
を提供することができる。
【００４６】また、本発明のリッジ型半導体レーザダイ
オードにおいて、上記上クラッド層が、それぞれＡｌＧ
ａＡｓ系半導体材料からなる第１と第２の上クラッド層
との積層体で形成され、上記第２の上クラッド層にスト
ライプ状の肉厚部を設けて該肉厚部を上記リッジ導波路
としたリッジ型半導体レーザダイオードでは、上記第１
と第２の上クラッド層との間に、ＧａＡｓからなる保護
膜を形成することにより、結晶欠陥の少ない第２の上ク
ラッド層を形成することができるので、リッジ型半導体
レーザダイオードの性能を向上させることができる。
オードにおいて、上記上クラッド層が、それぞれＡｌＧ
ａＡｓ系半導体材料からなる第１と第２の上クラッド層
との積層体で形成され、上記第２の上クラッド層にスト
ライプ状の肉厚部を設けて該肉厚部を上記リッジ導波路
としたリッジ型半導体レーザダイオードでは、上記第１
と第２の上クラッド層との間に、ＧａＡｓからなる保護
膜を形成することにより、結晶欠陥の少ない第２の上ク
ラッド層を形成することができるので、リッジ型半導体
レーザダイオードの性能を向上させることができる。
【００４７】また、本発明のリッジ型半導体レーザダイ
オードにおいて、上記保護膜を、上記第１のクラッド層
を形成した後に連続して形成し、上記第２のクラッド層
を、ＡｌＧａＡｓ系半導体材料を用いて上記第２の保護
膜を形成した後に連続して形成することにより、より結
晶欠陥の少ない第２クラッド層を形成することができる
ので、リッジ型半導体レーザダイオードの性能を向上さ
せることができる。
オードにおいて、上記保護膜を、上記第１のクラッド層
を形成した後に連続して形成し、上記第２のクラッド層
を、ＡｌＧａＡｓ系半導体材料を用いて上記第２の保護
膜を形成した後に連続して形成することにより、より結
晶欠陥の少ない第２クラッド層を形成することができる
ので、リッジ型半導体レーザダイオードの性能を向上さ
せることができる。
【００４８】本発明のリッジ型半導体レーザダイオード
では、上記無秩序化領域を、上記リッジ型半導体レーザ
ダイオードの２つの共振器端面から軸方向に所定の長さ
の各部分に形成することにより、上記無秩序化領域を形
成することによる各層の劣化を防止することができるの
で、性能のよいリッジ型半導体レーザダイオードを提供
することができる。
では、上記無秩序化領域を、上記リッジ型半導体レーザ
ダイオードの２つの共振器端面から軸方向に所定の長さ
の各部分に形成することにより、上記無秩序化領域を形
成することによる各層の劣化を防止することができるの
で、性能のよいリッジ型半導体レーザダイオードを提供
することができる。
【００４９】本発明の第１のリッジ型半導体レーザダイ
オードの製造方法は、上記リッジ導波路の幅より狭い絶
縁膜を介して、上記上クラッド層の上方からイオン注入
して、上記第１の高屈折率領域の両側を含む活性層の近
傍にイオンを注入した後、所定の温度で熱処理をするこ
とにより、イオンが注入された近傍の活性層を無秩序化
して、上記第２の高屈折率領域を形成する無秩序化領域
形成工程を含む。これによって、上記リッジ導波路より
狭い幅を有する第２の高屈折率領域を形成することがで
きるので、高次モードの発生を防止でき、水平横モード
を安定化させることができ、かつピーク変動の小さいリ
ッジ型半導体レーザダイオードを製造することができ
る。
オードの製造方法は、上記リッジ導波路の幅より狭い絶
縁膜を介して、上記上クラッド層の上方からイオン注入
して、上記第１の高屈折率領域の両側を含む活性層の近
傍にイオンを注入した後、所定の温度で熱処理をするこ
とにより、イオンが注入された近傍の活性層を無秩序化
して、上記第２の高屈折率領域を形成する無秩序化領域
形成工程を含む。これによって、上記リッジ導波路より
狭い幅を有する第２の高屈折率領域を形成することがで
きるので、高次モードの発生を防止でき、水平横モード
を安定化させることができ、かつピーク変動の小さいリ
ッジ型半導体レーザダイオードを製造することができ
る。
【００５０】また、本発明の第２のリッジ型半導体レー
ザダイオードの製造方法は、上記上クラッド層上にリッ
ジ導波路を形成する工程の後に、上記リッジ導波路をマ
スクとして、斜めにイオンを注入して、イオンが注入さ
れた近傍の活性層を無秩序化して、上記第１の高屈折率
領域の幅より狭い第２の高屈折率領域を形成する無秩序
化領域形成工程を含む。これによって、上記リッジ導波
路より狭い幅を有する第２の高屈折率領域を形成するこ
とができるので、高次モードの発生を防止でき、水平横
モードを安定化させることができ、かつピーク変動の小
さいリッジ型半導体レーザダイオードを製造することが
できる。
ザダイオードの製造方法は、上記上クラッド層上にリッ
ジ導波路を形成する工程の後に、上記リッジ導波路をマ
スクとして、斜めにイオンを注入して、イオンが注入さ
れた近傍の活性層を無秩序化して、上記第１の高屈折率
領域の幅より狭い第２の高屈折率領域を形成する無秩序
化領域形成工程を含む。これによって、上記リッジ導波
路より狭い幅を有する第２の高屈折率領域を形成するこ
とができるので、高次モードの発生を防止でき、水平横
モードを安定化させることができ、かつピーク変動の小
さいリッジ型半導体レーザダイオードを製造することが
できる。
【図１】 本発明に係る実施の形態１のリッジ型半導体
レーザダイオードの構成を模式的に示す斜視図である。
レーザダイオードの構成を模式的に示す斜視図である。
【図２】 図１のリッジ型半導体レーザダイオードの製
造方法における各工程のウエハの断面を模式的に示す図
である。
造方法における各工程のウエハの断面を模式的に示す図
である。
【図３】 図１のリッジ型半導体レーザダイオードの活
性層３の水平方向の屈折率分布を示す図である。
性層３の水平方向の屈折率分布を示す図である。
【図４】 図１の活性層３の構成を模式的に示す図であ
る。
る。
【図５】 本発明に係る実施の形態２のリッジ型半導体
レーザダイオードの製造方法における一工程のウエハ断
面を模式的に示す図である。
レーザダイオードの製造方法における一工程のウエハ断
面を模式的に示す図である。
【図６】 本発明に係る実施の形態３のリッジ型半導体
レーザダイオードの製造方法における一工程のウエハ断
面を模式的に示す図である。
レーザダイオードの製造方法における一工程のウエハ断
面を模式的に示す図である。
【図７】 本発明に係る実施の形態４のリッジ型半導体
レーザダイオードの製造方法における一工程のウエハ断
面を模式的に示す図である。
レーザダイオードの製造方法における一工程のウエハ断
面を模式的に示す図である。
【図８】 本発明に係る実施の形態４の変形例のリッジ
型半導体レーザダイオードの製造方法における一工程の
ウエハ断面を模式的に示す図である。
型半導体レーザダイオードの製造方法における一工程の
ウエハ断面を模式的に示す図である。
【図９】 本発明に係る実施の形態５のリッジ型半導体
レーザダイオードの製造方法のイオン注入工程を模式的
に示す図である。
レーザダイオードの製造方法のイオン注入工程を模式的
に示す図である。
【図１０】 本発明に係る実施の形態６のリッジ型半導
体レーザダイオードの構成を模式的に示す斜視図であ
る。
体レーザダイオードの構成を模式的に示す斜視図であ
る。
【図１１】 本発明に係る実施の形態１のリッジ型半導
体レーザダイオードにおいて、無秩序化領域の幅Ｗ２に
対するキンクレベルを示す図である。
体レーザダイオードにおいて、無秩序化領域の幅Ｗ２に
対するキンクレベルを示す図である。
【図１２】 リッジ型半導体レーザダイオードの特性に
おけるキンクを模式的に示す図である。
おけるキンクを模式的に示す図である。
【図１３】 従来例のリッジ型半導体レーザダイオード
の製造工程を説明するための図である。
の製造工程を説明するための図である。
【図１４】 従来例のリッジ型半導体レーザダイオード
の構成と屈折率分布を示す図である。
の構成と屈折率分布を示す図である。
１ ｎ型半導体基板、２ ｎ型下クラッド層、３ 活性
層、４ ｐ型第1上クラッド層、５ フォトレジスト、
６ Ｓｉイオン注入領域、７ 無秩序化領域、８ ｐ型
第２上クラッド層、９ ｐ型コンタクト層、１０ 絶縁
膜、１１ リッジ導波路、１２ 絶縁膜、１３ 開口
部、１４ ｐ型電極、１５ ｎ型電極、１６ エッチン
グストップ層、１７ 絶縁膜、１８ 表面保護層。
層、４ ｐ型第1上クラッド層、５ フォトレジスト、
６ Ｓｉイオン注入領域、７ 無秩序化領域、８ ｐ型
第２上クラッド層、９ ｐ型コンタクト層、１０ 絶縁
膜、１１ リッジ導波路、１２ 絶縁膜、１３ 開口
部、１４ ｐ型電極、１５ ｎ型電極、１６ エッチン
グストップ層、１７ 絶縁膜、１８ 表面保護層。
Claims (11)
- 【請求項１】 半導体基板に形成された活性層上に、上
クラッド層を介して所定の幅のリッジ導波路を形成する
ことにより、上記リッジ導波路の直下に位置する所定の
幅の活性層を、実効的に屈折率の高い第１の高屈折率領
域としたリッジ型半導体レーザダイオードであって、 上記第１の高屈折率領域において、所定の幅の中央部を
除く領域を無秩序化して、無秩序化された該領域の屈折
率を低くすることにより、上記第１の高屈折率領域の中
央部に第２の高屈折率領域を形成したことを特徴とする
リッジ型半導体レーザダイオード。 - 【請求項２】 上記リッジ型半導体レーザダイオードに
おいて、上記リッジ導波路の幅が、３．５μｍから６μ
ｍの範囲内であって、かつ上記第２の高屈折率領域の幅
が３μｍ以下である請求項１記載のリッジ型半導体レー
ザダイオード。 - 【請求項３】 上記リッジ型半導体レーザダイオードに
おいて、上記上クラッド層上に、上記リッジ導波路を構
成するリッジ導波路材料をエッチングする時に用いるエ
ッチング液に対して、上記リッジ導波路材料に比べてエ
ッチングレートの小さい材料からなるエッチングストッ
プ層が形成され、上記エッチングストップ層上に上記リ
ッジ導波路が形成された請求項１又は２記載のリッジ型
半導体レーザダイオード。 - 【請求項４】 上記リッジ型半導体レーザダイオードに
おいて、上記上クラッド層の表面に保護膜が形成された
請求項１〜３のいずれか１項に記載のリッジ型半導体レ
ーザダイオード。 - 【請求項５】 上記保護膜が、Ｓｉ3Ｎ4からなる請求項
４記載のリッジ型半導体レーザダイオード。 - 【請求項６】 上記保護膜の膜厚が、２０ｎｍ以上５０
ｎｍ以下である請求項５記載のリッジ型半導体レーザダ
イオード。 - 【請求項７】 上記上クラッド層が、それぞれＡｌＧａ
Ａｓ系半導体材料からなる第１と第２の上クラッド層と
の積層体で形成され、上記第２の上クラッド層にストラ
イプ状の肉厚部を設けて該肉厚部を上記リッジ導波路と
したリッジ型半導体レーザダイオードであって、 上記第１と第２の上クラッド層との間に、ＧａＡｓから
なる保護膜を形成した請求項１〜６のいずれか１項に記
載のリッジ型半導体レーザダイオード。 - 【請求項８】 上記保護膜が、上記第１のクラッド層を
形成した後に連続して形成された第１の保護膜と該第１
の保護膜上に形成された第２の保護膜とからなり、上記
第２のクラッド層が、該第２の保護膜を形成した後に連
続して形成されたＡｌＧａＡｓ系半導体材料膜である請
求項７記載のリッジ型半導体レーザダイオード。 - 【請求項９】 上記無秩序化領域が、上記リッジ型半導
体レーザダイオードの２つの共振器端面から軸方向に所
定の長さの各部分に形成された請求項１〜８のいずれか
１項に記載のリッジ型半導体レーザダイオード。 - 【請求項１０】 半導体基板上に活性層を形成する第１
工程と、上記形成された活性層上に、上クラッド層を形
成する第２工程と、上記上クラッド層上にリッジ導波路
を形成する第３工程とを含み、上記リッジ導波路の直下
に位置する所定の幅の活性層を、実効的に屈折率の高い
第１の高屈折率領域としたリッジ型半導体レーザダイオ
ードの製造方法であって、 上記第２工程と上記第３工程との間に、上記リッジ導波
路が形成される可き領域に上記リッジ導波路の幅より狭
い絶縁膜を形成して、上記上クラッド層の上方からイオ
ン注入し、上記第１の高屈折率領域の両側を含む活性層
の近傍にイオンを注入した後、所定の温度で熱処理をす
ることにより、上記第１の高屈折率領域において、所定
の幅の中央部を除く領域を無秩序化して、無秩序化され
た該領域の屈折率を低くすることにより、第１の高屈折
率領域の中央部に第２の高屈折率領域を形成する無秩序
化領域形成工程を含むことを特徴とするリッジ型半導体
レーザダイオードの製造方法。 - 【請求項１１】 半導体基板上に活性層を形成する第１
工程と、上記形成された活性層上に、上クラッド層を形
成する第２工程と、上記上クラッド層上にリッジ導波路
を形成する第３工程とを含み、上記リッジ導波路の直下
に位置する所定の幅の活性層を、実効的に屈折率の高い
第１の高屈折率領域としたリッジ型半導体レーザダイオ
ードの製造方法であって、 上記第３工程の後に、上記リッジ導波路をマスクとし
て、斜めにイオンを注入をすることにより、上記第１の
高屈折率領域の両側を含む活性層の近傍にイオンを注入
した後、所定の温度で熱処理をすることにより、上記第
１の高屈折率領域において、所定の幅の中央部を除く領
域を無秩序化して、無秩序化された該領域の屈折率を低
くすることにより、第１の高屈折率領域の中央部に第２
の高屈折率領域を形成する無秩序化領域形成工程を含む
ことを特徴とするリッジ型半導体レーザダイオードの製
造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3651197A JPH10233556A (ja) | 1997-02-20 | 1997-02-20 | リッジ型半導体レーザダイオードとその製造方法 |
| US08/882,208 US5960020A (en) | 1997-02-20 | 1997-06-25 | Semiconductor laser diode including ridge and partially disordered active layer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3651197A JPH10233556A (ja) | 1997-02-20 | 1997-02-20 | リッジ型半導体レーザダイオードとその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10233556A true JPH10233556A (ja) | 1998-09-02 |
Family
ID=12471865
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3651197A Pending JPH10233556A (ja) | 1997-02-20 | 1997-02-20 | リッジ型半導体レーザダイオードとその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5960020A (ja) |
| JP (1) | JPH10233556A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6333946B1 (en) | 1999-02-19 | 2001-12-25 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor laser device and process for manufacturing the same |
| WO2004105202A1 (ja) * | 2003-05-22 | 2004-12-02 | Toyoda Gosei Co. Ltd. | レーザダイオード素子 |
| JP2017092088A (ja) * | 2015-11-04 | 2017-05-25 | 株式会社ソディック | 発光素子 |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6757313B1 (en) * | 1999-11-12 | 2004-06-29 | Trumpf Photonics Inc. | Control of current spreading in semiconductor laser diodes |
| US6499888B1 (en) * | 1999-12-20 | 2002-12-31 | Corning Lasertron, Inc. | Wide ridge pump laser |
| US6816531B1 (en) | 2000-03-03 | 2004-11-09 | Jds Uniphase Corporation | High-power, kink-free, single mode laser diodes |
| US6731663B1 (en) * | 2000-03-28 | 2004-05-04 | The Furukawa Electric Co., Ltd. | Ridge waveguide type semiconductor laser device |
| US6563852B1 (en) * | 2000-05-08 | 2003-05-13 | Lucent Technologies Inc. | Self-mode-locking quantum cascade laser |
| JP2002094181A (ja) * | 2000-09-14 | 2002-03-29 | Sony Corp | 半導体レーザ素子及びその作製方法 |
| EP1198042B1 (en) * | 2000-10-12 | 2006-05-10 | Fuji Photo Film Co., Ltd. | Semiconductor laser device with a current non-injection region near a resonator end face, and fabrication method thereof |
| JP2002232079A (ja) * | 2001-02-05 | 2002-08-16 | Toshiba Electronic Engineering Corp | リッジ導波型光半導体素子およびその製造方法 |
| JP3849758B2 (ja) * | 2001-04-12 | 2006-11-22 | ソニー株式会社 | 半導体レーザ素子 |
| GB0424253D0 (en) * | 2004-05-20 | 2004-12-01 | Bookham Technology Plc | Laterally implanted electro-absorption modulated laser |
| JP5313198B2 (ja) * | 2010-03-30 | 2013-10-09 | 住友大阪セメント株式会社 | 導波路型偏光子 |
| JP2014170825A (ja) * | 2013-03-04 | 2014-09-18 | Sumitomo Electric Ind Ltd | 量子カスケード半導体レーザ |
| DE102017118477A1 (de) * | 2017-08-14 | 2019-02-14 | Osram Opto Semiconductors Gmbh | Halbleiterlaserdiode |
| CN113948962A (zh) * | 2021-09-03 | 2022-01-18 | 中国工程物理研究院应用电子学研究所 | 一种增强亮度的锥形半导体激光器结构 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0277184A (ja) * | 1988-06-27 | 1990-03-16 | Nec Corp | 半導体レーザの製造方法 |
| JPH0433380A (ja) * | 1990-05-30 | 1992-02-04 | Omron Corp | 半導体発光素子およびその製造方法 |
| US5138626A (en) * | 1990-09-12 | 1992-08-11 | Hughes Aircraft Company | Ridge-waveguide buried-heterostructure laser and method of fabrication |
| US5412680A (en) * | 1994-03-18 | 1995-05-02 | Photonics Research Incorporated | Linear polarization of semiconductor laser |
| JPH07263798A (ja) * | 1994-03-25 | 1995-10-13 | Mitsubishi Electric Corp | 半導体レーザ，及びその製造方法 |
| JPH1075012A (ja) * | 1996-06-27 | 1998-03-17 | Mitsubishi Electric Corp | 半導体レーザ装置，及びその製造方法 |
-
1997
- 1997-02-20 JP JP3651197A patent/JPH10233556A/ja active Pending
- 1997-06-25 US US08/882,208 patent/US5960020A/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6333946B1 (en) | 1999-02-19 | 2001-12-25 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor laser device and process for manufacturing the same |
| WO2004105202A1 (ja) * | 2003-05-22 | 2004-12-02 | Toyoda Gosei Co. Ltd. | レーザダイオード素子 |
| JP2017092088A (ja) * | 2015-11-04 | 2017-05-25 | 株式会社ソディック | 発光素子 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5960020A (en) | 1999-09-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100243417B1 (ko) | 알더블유지 구조의 고출력 반도체 레이저 | |
| JPH10233556A (ja) | リッジ型半導体レーザダイオードとその製造方法 | |
| JP3791589B2 (ja) | 端面非注入型半導体レーザおよびその製造方法 | |
| US5737351A (en) | Semiconductor laser including ridge structure extending between window regions | |
| US6018539A (en) | Semiconductor laser and method of fabricating semiconductor laser | |
| JP2827919B2 (ja) | 半導体レーザ装置及びその製造方法 | |
| KR100232993B1 (ko) | 반도체 레이저장치 및 그 제조방법 | |
| JPH10200190A (ja) | 半導体レーザ及びその製造方法 | |
| JPH0656906B2 (ja) | 半導体レ−ザ装置 | |
| JPH09199803A (ja) | 半導体レーザおよびその製造方法 | |
| JP3585817B2 (ja) | レーザダイオードおよびその製造方法 | |
| JPH07162086A (ja) | 半導体レーザの製造方法 | |
| JP3710329B2 (ja) | 半導体レーザ素子およびその製造方法 | |
| JP2003142774A (ja) | 半導体レーザ装置及びその製造方法 | |
| JPH10261835A (ja) | 半導体レーザ装置、及びその製造方法 | |
| US5701322A (en) | Semiconductor laser for pumping light amplifier | |
| JPH02203585A (ja) | 半導体レーザ装置とその製造方法 | |
| JP2980302B2 (ja) | 半導体レーザ | |
| US5770471A (en) | Method of making semiconductor laser with aluminum-free etch stopping layer | |
| JP3501676B2 (ja) | 半導体レーザ装置の製造方法 | |
| JPH10209553A (ja) | 半導体レーザ素子 | |
| JPH11233874A (ja) | 半導体レーザ装置およびその製造方法 | |
| JP3075512B2 (ja) | 半導体レーザ素子 | |
| JPH09307182A (ja) | リッジ型半導体レーザおよびその製造方法 | |
| JPH0745902A (ja) | 半導体レーザおよびその製造方法 |