JP2022191938A - 半導体発光素子および半導体発光素子の製造方法 - Google Patents

半導体発光素子および半導体発光素子の製造方法 Download PDF

Info

Publication number
JP2022191938A
JP2022191938A JP2021100473A JP2021100473A JP2022191938A JP 2022191938 A JP2022191938 A JP 2022191938A JP 2021100473 A JP2021100473 A JP 2021100473A JP 2021100473 A JP2021100473 A JP 2021100473A JP 2022191938 A JP2022191938 A JP 2022191938A
Authority
JP
Japan
Prior art keywords
layer
type semiconductor
intermediate layer
emitting device
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021100473A
Other languages
English (en)
Inventor
政治 北村
Masaharu Kitamura
晋太郎 宮本
Shintaro Miyamoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ushio Denki KK
Ushio Inc
Original Assignee
Ushio Denki KK
Ushio Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ushio Denki KK, Ushio Inc filed Critical Ushio Denki KK
Priority to JP2021100473A priority Critical patent/JP2022191938A/ja
Priority to CN202210511876.7A priority patent/CN115483610A/zh
Priority to TW111119617A priority patent/TW202301763A/zh
Publication of JP2022191938A publication Critical patent/JP2022191938A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/20Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
    • H01S5/2214Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers based on oxides or nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00Special growth methods for semiconductor lasers
    • H01S2304/02MBE
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00Special growth methods for semiconductor lasers
    • H01S2304/04MOCVD or MOVPE

Landscapes

  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)

Abstract

Figure 2022191938000001
【課題】半導体発光素子の高出力化を図りつつ出射端面での発熱を抑制する。
【解決手段】一態様に係る半導体発光素子によれば、第1導電型半導体層と、前記第1導電型半導体層上に位置し、互いに平行な端面を有する活性層と、前記活性層上に位置する第2導電型半導体層と、前記第2導電型半導体層上に位置し、電極とオーミック接合可能なコンタクト層と、前記第2導電型半導体層と前記コンタクト層との間に位置し、前記第2導電型半導体層より不純物濃度が高い中間層と、前記端面の少なくとも一方の端面近傍における前記第2導電型半導体層上に設けられ、前記中間層よりも抵抗が高い抵抗層とを備える。
【選択図】図1A

Description

本発明は、半導体発光素子および半導体発光素子の製造方法に関する。
半導体レーザ素子の高出力化に伴ってCOD(Catastrophic Optical Damage)が発生することがある。CODは、半導体レーザ素子の出射端面が光吸収等による発熱によりは端面が破壊されレーザ発振が停止する現象のことである。CODの発生要因としては、出射端面側に形成される深い界面準位に起因する非発光再結合により、端面近傍において発熱が生じ、この発熱に伴ってバンドギャップが縮小して非発光再結合が促進されるという正帰還が起こり、端面近傍の半導体結晶が溶出することが考えられる。
特許文献1には、端面でのCODを抑制するために、窓領域と呼ばれる構造を採用する方法が開示されている。これは、レーザ端面付近にZnなどの不純物を拡散させ、活性層の量子井戸構造を混晶化し、光の吸収を抑制したものである。
特許文献2には、不純物としてZnが拡散された窓領域が形成された半導体レーザ素子において、クラッド層とコンタクト層とのバンドエネルギ差を低減する中間層をクラッド層とコンタクト層との間に挟まれるように形成した構成が開示されている。
国際公開第2018/105015号 特開2014-110250号公報
しかしながら、特許文献1に開示された構成では、中間層が無いため、上クラッド層とコンタクト層でエネルギーバンドの不連続(各材料のバンドギャップエネルギーの差から生じる伝導帯準位のエネルギー差)が生じ、素子の抵抗が高くなってしまう。
また、特許文献2に開示された構成では、コンタクト層および中間層が出射端面まで形成されているため、出射端面に流れる電流が増大し、電流による出射端面での発熱が大きくなる。
そこで、本発明の目的は、高出力化を図りつつ出射端面での発熱を抑制することが可能な半導体発光素子および半導体発光素子の製造方法を提供することである。
本発明の一態様に係る半導体発光素子によれば、第1導電型半導体層と、前記第1導電型半導体層上に位置し、互いに平行な端面を有する活性層と、前記活性層上に位置する第2導電型半導体層と、前記第2導電型半導体層上に位置し、電極とオーミック接合可能なコンタクト層と、前記第2導電型半導体層と前記コンタクト層との間に位置し、前記第2導電型半導体層より不純物濃度が高い中間層と、前記端面の少なくとも一方の端面近傍における前記第2導電型半導体層上に設けられ、前記中間層よりも抵抗が高い抵抗層とを備える。
これにより、コンタクト層と活性層との間の抵抗の増大を抑制しつつ、コンタクト層と第2導電型半導体層との間のバンドエネルギ差を軽減することが可能となる。更に、中間層を介して光出射端側に流れる電流を抑制することができる。このため、第2導電型半導体層とコンタクト層との間に中間層を設けた場合においても、光出射端側の発熱を抑制することができ、高出力化を図りつつCODを抑制することができる。
また、本発明の一態様に係る半導体発光素子によれば、前記活性層の端面近傍に相当する位置であって、前記コンタクト層が前記端面から共振器方向に後退した領域に窓領域を備え、前記活性層は、前記窓領域を介して拡散された不純物に基づいて混晶化された混晶領域を備える。
これにより、光出射端側に流れる電流による発熱を抑制することが可能となる。更に、光出射端側の活性層のバンドギャップを広げると共に、光出射端側では、バンドギャップの収縮を抑制することができる。これにより、光出射端側でのレーザ光の吸収による発熱を抑制することができる。このため、光出射端側に流れる電流による温度上昇だけでなく、光出射端側でのレーザ光の吸収による温度上昇も抑制することができ、高出力化を図りつつCODを抑制することができる。
また、本発明の一態様に係る半導体発光素子によれば、前記抵抗層は、前記窓領域に位置する。
これにより、第2導電型半導体層とコンタクト層との間に中間層を設けつつ、光出射端側の中間層の位置に抵抗層を設けることが可能となる。
また、本発明の一態様に係る半導体発光素子によれば、前記抵抗層は、前記中間層に形成された凹凸構造を備える。
これにより、第2導電型半導体層とコンタクト層との間に中間層を設けた構造において、光出射端側の中間層を高抵抗化することが可能となり、光出射端側に流れる電流による発熱を抑制することが可能となる。このとき、窓領域を介して活性層に不純物を拡散させる熱処理に基づいて光出射端側の中間層に凹凸構造を設けることが可能である。これにより、工程数の増大を抑制することができる。
また、本発明の一態様に係る半導体発光素子によれば、前記凹凸構造の凹部の少なくとも一部は、前記第2導電型半導体層に達している。
これにより、光出射端側の中間層の凹凸構造を高抵抗化することができ、光出射端側を流れる電流による発熱を抑制することが可能となる。
また、本発明の一態様に係る半導体発光素子によれば、前記抵抗層は、前記中間層の一部が酸化された酸化物を備える。
これにより、第2導電型半導体層とコンタクト層との間に中間層を設けた構造において、光出射端側の中間層を高抵抗化することが可能となり、光出射端側を流れる電流による発熱を抑制することが可能となる。このとき、窓領域を介して活性層に不純物を拡散させる熱処理に基づいて光出射端側の中間層の一部が酸化された酸化物を形成できる。これにより、工程数の増大を抑制することができる。
また、本発明の一態様に係る半導体発光素子によれば、前記抵抗層は、前記第2導電型半導体層上に設けられた絶縁層である。
これにより、第2導電型半導体層とコンタクト層との間に中間層を設けた構造において、光出射端側の中間層に流れる電流を阻止することが可能となり、光出射端側を流れる電流による発熱を抑制することが可能となる。このとき、絶縁層を形成するためには光出射端側の中間層を除去するのみで、絶縁層は後の工程で前記コンタクト層上に形成される絶縁層形成工程で同時に形成すればよく、工程数の増大を抑制することができる。
また、本発明の一態様に係る半導体発光素子の製造方法によれば、半導体基板上に第1導電型半導体層と、活性層と、第2導電型半導体層とを順次形成する工程と、前記第2導電型半導体層上に中間層と、コンタクト層とを順次形成する工程と、前記活性層の端面側に相当する位置において、前記コンタクト層の一部が除去された窓領域を形成する工程と、前記中間層よりも抵抗が高い抵抗層を前記窓領域の位置に形成する工程とを備える。
これにより、第2導電型半導体層とコンタクト層との間に中間層を設けた状態で、この中間層を介して光出射端側に流れる電流を抑制することができ、光出射端側の発熱を抑制することができる。
また、本発明の一態様に係る半導体発光素子の製造方法によれば、前記抵抗層を形成する工程は、前記窓領域の位置で不純物拡散源を前記中間層に接触させた状態で熱処理する工程を備える。
これにより、窓領域を介して活性層に不純物を拡散させる熱処理に基づいて光出射端側の中間層を高抵抗化するとともに、光出射端側の活性層を混晶化することができる。このため、工程数の増大を抑制しつつ、光出射端側を流れる電流による温度上昇だけでなく、光出射端側でのレーザ光の吸収による温度上昇も抑制することができる。これにより、高出力化を図りつつCODを抑制することが可能となるとともに、半導体発光素子のコストアップを抑制することができる。
また、本発明の一態様に係る半導体発光素子の製造方法によれば、前記抵抗層を形成する工程は、前記窓領域に位置する中間層を除去する工程と、前記中間層が除去された部分に絶縁層または酸化中間層を形成する工程を備える。
絶縁層または酸化中間層を形成する工程は、後の製造工程である前記コンタクト層上に絶縁層を形成する工程や熱処理工程に含めて実施できるので、工程数の増大を抑制することができる。
本発明の一態様においては、半導体発光素子の高出力化を図りつつ出射端面での発熱を抑制することができる。
第1実施形態に係る半導体発光素子を光導波方向に沿って切断した構成を示す断面図である。 第1実施形態に係る半導体発光素子を上面から見た説明用の上面図である。 第2実施形態に係る半導体発光素子を光導波方向に沿って切断した構成を示す断面図である。 第3実施形態に係る半導体発光素子を光導波方向に沿って切断した構成を示す断面図である。 第4実施形態に係る半導体発光素子の製造方法の一例を光導波方向に沿って切断して示す断面図である。 第4実施形態に係る半導体発光素子の製造方法の一例を光導波方向に沿って切断して示す断面図である。 第4実施形態に係る半導体発光素子の製造方法の一例を光導波方向に沿って切断して示す断面図である。 第4実施形態に係る半導体発光素子の製造方法の一例を光導波方向に沿って切断して示す断面図である。 第4実施形態に係る半導体発光素子の製造方法の一例を光導波方向に沿って切断して示す断面図である。 第4実施形態に係る半導体発光素子の製造方法の一例を光導波方向に沿って切断して示す断面図である。 第4実施形態に係る半導体発光素子の製造方法の一例を光導波方向に沿って切断して示す断面図である。 第4実施形態に係る半導体発光素子の製造方法の一例を光導波方向に沿って切断して示す断面図である。 第5実施形態に係る半導体発光素子の製造方法の一例を光導波方向に沿って切断して示す断面図である。 第5実施形態に係る半導体発光素子の製造方法の一例を光導波方向に沿って切断して示す断面図である。 第5実施形態に係る半導体発光素子の製造方法の一例を光導波方向に沿って切断して示す断面図である。 第5実施形態に係る半導体発光素子の製造方法の一例を光導波方向に沿って切断して示す断面図である。 第5実施形態に係る半導体発光素子の製造方法の一例を光導波方向に沿って切断して示す断面図である。 第5実施形態に係る半導体発光素子の製造方法の一例を光導波方向に沿って切断して示す断面図である。 第5実施形態に係る半導体発光素子の製造方法の一例を光導波方向に沿って切断して示す断面図である。 実施例に係る光加速通電試験結果を比較例とともに示す図である。
以下、添付の図面を参照しながら、本発明の実施形態を詳細に説明する。なお、以下の実施形態は本発明を限定するものではなく、実施形態で説明されている特徴の組み合わせの全てが本発明の構成に必須のものとは限らない。実施形態の構成は、本発明が適用される装置の仕様や各種条件(使用条件、使用環境等)によって適宜修正または変更され得る。本発明の技術的範囲は、特許請求の範囲によって確定され、以下の個別の実施形態によって限定されない。また、以下の説明に用いる図面は、各構成を分かり易くするため、実際の構造と縮尺および形状などを異ならせることがある。
図1Aは、第1実施形態に係る半導体発光素子を光導波方向に沿って切断した構成を示す断面図である。
なお、以下の説明では、半導体発光素子として端面発光型半導体レーザ素子を例にとる。この半導体レーザ素子は、波長780nm帯の赤外レーザを出射可能なAlGaAs系半導体レーザ素子であってもよいし、波長650nm帯の赤色レーザを出射可能なAlGaInP系半導体レーザ素子であってもよい。更には、波長405nm帯の青色レーザを出射可能なAlGaInN系半導体レーザ素子であってもよい。また、端面発光型半導体レーザ素子は、利得導波型半導体レーザ素子であってもよいし、屈折率導波型半導体レーザ素子であってもよい。
図1Aにおいて、半導体レーザ素子Z1は、n型半導体層2、活性層3、p型半導体層4、中間層5、コンタクト層6および窓領域WDに相当する領域に抵抗層R1を備える。n型半導体層2、活性層3、p型半導体層4、中間層5およびコンタクト層6は、n型半導体基板1上に順次積層されている。抵抗層R1は、中間層5に対して光導波方向(共振器方向とも称する)に隣接するようにp型半導体層4上に形成されている。抵抗層R1の詳細は後述するが、窓領域WDに位置する中間層5を下層に続く半導体層へ不純物拡散させる工程で中間層5自身が荒れた状態となること等で形成することができる。
n型半導体基板1は、例えば、n型GaAs基板を備えることができる。n型半導体層2は、例えば、n型AlGaInPクラッド層を備えることができる。活性層3は、例えば、障壁層と井戸層とが交互に積層されたAlGaInP多重量子井戸(MQW:Multi Quantum Well)活性層を備えることができる。p型半導体層4は、例えば、p型AlGaInPクラッド層を備えることができる。中間層5は、例えば、p型AlGaInP中間層を備えることができる。コンタクト層6は、例えば、p型GaAsコンタクト層を備えることができる。
なお、n型半導体層2は、n型クラッド層の他、n型バッファ層またはn型ガイド層などを備えてよい。n型の不純物としてSi(シリコン)を用いることができる。p型半導体層4は、p型クラッド層の他、p型エッチストップ層、p型キャリアブロック層またはp型ガイド層などを備えてもよい。
活性層3は、互いに平行な前端面EAおよび後端面EBを備える。このとき、半導体レーザ素子Z1は、活性層3の前端面EAと後端面EBとの間で共振器を構成することができる。前端面EAは、半導体レーザ素子Z1からレーザ光を出射させる光出射面として用いることができる。このとき、前端面EA側は、後端面EB側に比べて光反射率を低くすることができる。前端面EA側の光反射率および後端面EB側の光反射率は、端面コーティングにて調整することができる。
p型半導体層4上には、中間層5および抵抗層R1が形成されている。中間層5上には、コンタクト層6が形成されている。コンタクト層6は、電極8とオーミック接合可能である。コンタクト層6では、p型の不純物としてZn(亜鉛)やC(炭素)を用いることができる。このとき、コンタクト層6の不純物濃度は、1×1018~1×1021(原子/cm)の範囲に設定することができる。コンタクト層6は、前端面EA側および後端面EB側からそれぞれ共振器方向に後退した窓領域WDを備える。
中間層5は、p型半導体層4とコンタクト層6との間のバンドエネルギ差を低減する役割を担う。中間層5は、p型半導体層4よりも不純物濃度を高くすることで、p型半導体層4よりも低抵抗化することができる。このとき、p型半導体層4の不純物濃度は、1×1017~5×1018(原子/cm)の範囲に設定し、中間層5の不純物濃度は、1×1018~1×1020(原子/cm)の範囲に設定することができる。p型半導体層4および中間層5のp型の不純物としては、Mg(マグネシウム)やZnを用いることができる。
抵抗層R1は、前端面EA側および後端面EB側のp型半導体層4上に設けられ、中間層5よりも抵抗が高い。このとき、抵抗層R1は、窓領域WDに位置する中間層5の表面を粗化した粗化構造でもよいし、窓領域WDに位置する中間層5に形成された凹凸構造であってもよい。中間層5に設けられた凹凸構造の凹部の少なくとも一部は、p型半導体層4に達してもよい。図1Aの例では、前端面EAと後端面EBに抵抗層R1を設けた例を示したが、抵抗層R1は、前端面EAおよび後端面EBのうちの少なくとも一方にあればよく、例えば、前端面EA側にのみ抵抗層R1を設けてもよい。なお、抵抗層R1を共振器方向に直交する方向に切断した断面をSEM(走査型電子顕微鏡)で観察することにより、中間層5に設けられた粗化構造または凹凸構造を確認することができる。
また、窓領域WDには、活性層3が混晶化された混晶領域DFが設けられている。混晶領域DFは、p型半導体層4から活性層3、更にはn型半導体層2に達していてもよい。ここで、活性層3が混晶化された混晶領域DFを窓領域WDに設けることにより、混晶領域DFにおける活性層3のバンドギャップを拡大することができる。このため、前端面EA側および後端面EB側でのレーザ光の吸収を小さくすることができ、前端面EA側および後端面EB側での端面の発熱を抑えることが可能となる。その結果として、CODを抑制することができる。
混晶領域DFは、窓領域WDを介して拡散された不純物に基づいて形成することができる。この不純物として、例えば、Zn(亜鉛)を用いることができる。ここで、GaAsが用いられるコンタクト層6は、AlGaInPが用いられるp型半導体層4や中間層5に比べて、不純物の拡散速度が遅い。このため、コンタクト層6の一部を除去し、窓領域WDを設けることにより、混晶領域DFを形成するための不純物の拡散にかかる時間の増大を抑制することができる。このため、混晶領域DFを形成するための不純物の拡散時に活性層3の結晶の破壊の進行を抑制することができ、しきい値電流の増大などの特性悪化を抑制することができる。このとき、窓領域WDを介して不純物を拡散させる熱処理の条件を調整することにより、窓領域WDに位置する中間層5に凹凸構造を設けることができる。
図1Aでは抵抗層R1上には、絶縁層7が形成されている。絶縁層7は、例えば、シリコン酸化膜やシリコン窒化膜である。このとき、絶縁層7は、窓領域WDに位置する中間層5の凹凸構造に埋め込まれるように形成することができる。また、図1Bに示すように絶縁層7には、電流注入領域RNとなる開口部7Aが形成されている(図1Bは説明用に電極8を省略した図面としている)。このとき、開口部7Aの周囲には、電極8との界面を介して電流が注入されない電流非注入領域RUが形成される。なお、図1Bでは光導波路を形成するリッジ部OGの両端付近(図面左右方向端部近傍)に中間層5の凹凸構造から成る抵抗層R1が形成されている。
図1Aでは、絶縁層7上に、電極8を形成しているが、開口部7Aの領域ではコンタクト層6上に形成されている。電極8は、例えば、Au(金)などの単一の金属膜で構成してもよいし、Ti(チタン)/Pt(白金)/Auなどの金属の積層構造で構成してもよい。
活性層3の前端面EA側には端面保護膜9Aが形成され、活性層3の後端面EB側には端面保護膜9Bが形成されている。端面保護膜9Aは、端面保護膜9Bよりも光反射率を低くすることができる。端面保護膜9A、9Bの材料は、例えば、窒化アルミニウム、窒化シリコン、酸化アルミニウムまたは酸化シリコンあるいはこれらの積層構造を用いることができる。
ここで、p型半導体層4とコンタクト層6との間に中間層5を設けた上で、窓領域WDに位置する抵抗層R1をp型半導体層4上に設けることにより、コンタクト層6とp型半導体層4との間の各材料のバンドギャップエネルギーの差から生じる伝導帯準位のエネルギー差を軽減し低抵抗化することができる。また、中間層5を介して前端面EA側および後端面EB側に流れる電流を抑制することができる。このため、前端面EA側および後端面EB側の電流による発熱を抑制することができ、高出力化を図りつつCODを抑制することができる。
また、窓領域WDの位置において、p型半導体層4上に抵抗層R1を設けるとともに、活性層3に混晶領域DFを設けることにより、前端面EA側および後端面EB側に流れる電流による発熱を抑制することが可能となる。また、前端面EA側および後端面EB側の活性層3のバンドギャップを広げることで、前端面EA側および後端面EB側でのレーザ光の吸収による発熱を抑制することができる。このため、前端面EA側および後端面EB側に流れる電流による温度上昇だけでなく、前端面EA側および後端面EB側でのレーザ光の吸収による温度上昇を抑制することができる。結果として、高出力化を図りつつCODを抑制することができる。
半導体レーザ素子Z1の共振器端面(前端面EAおよび後端面EB)では、半導体表面における酸素の吸着および表面の酸化などが発生する。このため、共振器端面近傍に特有な準位が発生し、共振器端面近傍の半導体の禁制帯幅が実質的に狭くなる。この結果、半導体レーザ素子Z1の共振器端面近傍は、共振器内部で発生した光に対して吸収領域となり、CODを引き起こす。共振器端面近傍に存在する表面準位を介した非発光再結合は温度上昇を引き起こすため、共振器端面近傍の禁制帯幅がさらに減少する。結果として、光吸収がますます起こりやすくなるという正帰還が生じる。ここで、窓領域WDの位置に混晶領域DFを設けることにより、共振器端面付近のバンドギャップを広げて光吸収を抑制することが可能となり、共振器端面付近の光吸収による発熱を低減させることができる。
一方、共振器端面近傍の発熱は、光吸収だけでなく、共振器端面近傍を流れる電流によっても引き起こされる。素子の抵抗を下げるために、中間層5およびコンタクト層6のp型の不純物濃度を高くし、抵抗を下げている。この状態では、中間層5を介して共振器端面近傍に流れるリーク電流が増大する。この結果、共振器端面近傍を流れる電流が増大し、共振器端面近傍の電流による発熱が増大する。ここで、共振器端面近傍のp型半導体層4上に電流非注入領域RUおよび抵抗層R1を設けることにより、コンタクト層6及び、中間層5を介した共振器端面近傍のリーク電流を抑制することが可能となる。これにより、共振器端面近傍を流れる電流による共振器端面付近の発熱を低減することができる。
また、窓領域WDに位置する中間層5に凹凸構造を設けることにより、前端面EA側および後端面EB側の中間層5を高抵抗化することが可能となる。これにより、前端面EA側および後端面EB側に流れる電流による発熱を抑制することが可能となる。このとき、窓領域WDを介して活性層3に不純物を拡散させる熱処理温度を調整することで、前端面EA側および後端面EB側の中間層5に凹凸構造を設けることが可能となる。不純物拡散の熱処理工程が凹凸構造を形成する工程を兼ねることで、工程数の増大を抑制することができる。
図2は、第2実施形態に係る半導体発光素子を光導波方向に沿って切断した構成を示す断面図である。なお、以下の説明では、図1Aの構成と異なる部分について説明し、図1Aの構成と同一部分については同一符号を付して説明を省略する。
図2において、半導体レーザ素子Z2は、図1Aの半導体レーザ素子Z1の抵抗層R1の代わりに抵抗層R2を備える。抵抗層R2は、中間層5の一部が酸化された酸化物を備える層である。この酸化物は、例えば、酸化ガリウム(Ga)である。このとき、抵抗層R2としては、中間層5の一部が酸化された酸化物とともに、中間層5の面を粗らした凹凸構造を備えてもよい。中間層5の一部が酸化された酸化物の少なくとも一部は、p型半導体層4に達してもよい。中間層5の一部が酸化された酸化物は、混晶領域DFを形成するための不純物拡散時の熱処理温度を調整することにより形成することができる。このとき、混晶領域DFを形成するための不純物拡散工程とは別個に、中間層5の一部を酸化するための酸化工程を設ける必要がなくなり、工程数の増大を抑制することができる。
ここで、窓領域WDに位置する抵抗層R2をp型半導体層4上に設けることにより、中間層5を介して前端面EA側および後端面EB側に流れる電流を抑制することができる。このため、前端面EA側および後端面EB側の発熱を抑制することができ、高出力化を図りつつCODを抑制することができる。
図3は、第3実施形態に係る半導体発光素子を光導波方向に沿って切断した構成を示す断面図である。
図3において、半導体レーザ素子Z3は、図1Aの半導体レーザ素子Z1の抵抗層R1の代わりに抵抗層R3を備えている。抵抗層R3は、絶縁体を用いて構成することができる。抵抗層R3は、例えば、シリコン酸化膜やシリコン窒化膜で構成することができる。抵抗層R3の位置では中間層5が除去される。中間層5が除去された位置に絶縁層を埋め込むことでp型半導体層4上に抵抗層R3を形成することができる。なお、抵抗層R3に用いられる絶縁体の材料は、絶縁層7の材料と異なっていてもよいし、絶縁層7の材料と同一であってもよい。ここで、抵抗層R3に用いられる絶縁体の材料を絶縁層7の材料と同一とすれば、絶縁層7の形成工程において抵抗層R3を形成することができる。このため、絶縁層7の形成工程とは別に抵抗層R3の形成工程を設ける必要がなくなり、工程数の増大を抑制することができる。
ここで、窓領域WDに位置する抵抗層R3をp型半導体層4上に設けることにより、中間層5を介して前端面EA側および後端面EB側に流れる電流を抑制することができる。このため、前端面EA側および後端面EB側の発熱を抑制することができ、高出力化を図りつつCODを抑制することができる。
また、本実施例ではp型半導体層4上に絶縁層7の形成工程とは別に抵抗層R3を設けるため、混晶領域DFを形成するための不純物拡散工程における熱処理時間および熱処理温度を適宜設定することができ、混晶領域DFを形成するための条件を最適化することができる。
図4Aから図4Hは、第4実施形態に係る半導体発光素子の製造方法の一例を光導波方向に沿って切断して示す断面図である。なお、この第4実施形態では、図1Aの半導体レーザ素子Z1の製造方法の一例を示す。
図4Aにおいて、エピタキシャル成長を行うことにより、n型半導体層2、活性層3、p型半導体層4、中間層5およびコンタクト層6をn型半導体基板1上に順次積層する。このとき、中間層5の不純物濃度は、p型半導体層4の不純物濃度より大きくし、コンタクト層6の不純物濃度は、中間層5の不純物濃度より大きくする。エピタキシャル成長は、MOCVD(Metal Organic Chemical Vapor Deposition)であってもよいし、MBE(Molecular Beam Epitaxy)であってもよいし、HVPE(Hydride Vapor Phase Epitaxy)であってもよい。
次に、図4Bに示すように、フォトリソグラフィー技術およびエッチング技術を用いることにより、コンタクト層6をパターニングし、コンタクト層6に窓領域WDを形成する。フォトリソグラフィー技術およびリフトオフ技術を用いることにより、コンタクト層6に窓領域WDを形成するようにしてもよい。
次に、図4Cに示すように、プラズマCVDまたはスパッタなどの方法にて保護膜9をコンタクト層6上に形成する。なお、保護膜9は、Znなどの不純物の拡散防止膜である。保護膜9は、例えば、シリコン酸化膜またはシリコン窒化膜である。そして、フォトリソグラフィー技術およびエッチング技術を用いることにより、保護膜9をパターニングし、窓領域WDの保護膜9を除去する。
次に、図4Dに示すように、プラズマCVDまたはスパッタなどの方法にて、窓領域WDが覆われるように不純物蒸着源10を保護膜9上に形成する。なお、不純物蒸着源10の材料は、例えば、ZnOを用いることができる。
次に、図4Eに示すように、不純物蒸着源10にて窓領域WDが覆われたn型半導体基板1を熱処理することにより、不純物蒸着源10から結晶側(半導体基板1側)に不純物を拡散させ、活性層3を混晶化させる。この熱処理は、半導体レーザ素子Z1の特性の悪化を引き起す結晶の破壊を防止可能な温度および時間に設定した上で、窒素雰囲気環境で行う。
このとき、窓領域WDに位置する中間層5を介してp型半導体層4、活性層3およびn型半導体層2に不純物が拡散される。この工程で、窓領域WDに位置する中間層5の一部が消失し、荒れた状態とすることができる。この結果、窓領域WDに位置する中間層5を高抵抗化し、窓領域WDに位置する抵抗層R1をp型半導体層4上に形成することができる。なお、不純物蒸着源10から結晶側に不純物を拡散させるときに、不純物蒸着源10に含まれる酸素で窓領域WDに位置する中間層5の一部を酸化し、窓領域WDに位置する中間層5の一部に酸化物を形成することができる。これにより、窓領域WDに位置する中間層5の高抵抗化に中間層5の粗面化だけでなく酸化も寄与させることができ、工程数の増大を抑制しつつ、窓領域WDに位置する中間層5を効率的に高抵抗化することができる。なお、本説明では、窓領域WDに位置する中間層5を高抵抗化するために、不純物蒸着源10から結晶側に不純物を拡散させる熱処理を利用したが、不純物蒸着源10から結晶側に不純物を拡散させる熱処理とは別の熱処理を利用してもよい。
次に、図4Fに示すように、エッチングなどの方法にて、コンタクト層6上および抵抗層R1上から不純物蒸着源10および保護膜9を除去する。
次に、図4Gに示すように、プラズマCVDなどの方法により、シリコン酸化膜やシリコン窒化膜などからなる絶縁層7をコンタクト層6上および抵抗層R1上に形成する。そして、フォトリソグラフィー技術およびエッチング技術を用いることにより絶縁層7をパターニングし、図1Aの電流注入領域RNとなる開口部7Aを絶縁層7に形成する(図1B参照)。
次に、図4Hに示すように、スパッタまたは蒸着などの方法を用いることにより、開口部7Aを介してコンタクト層6に接続された電極8を絶縁層7上に形成する。さらに、コンタクト層6に接続された電極8が形成されたn型半導体基板1をバー状に劈開する。そして、スパッタなどの方法により、活性層3の前端面EA側に端面保護膜9Aを成膜し、活性層3の後端面EB側に端面保護膜9Bを成膜する。
なお、上述した実施形態では、中間層5の熱処理に基づいて窓領域WDに位置する中間層5を高抵抗化する方法について示したが、窓領域WDを介して中間層5にイオン注入することで窓領域WDに位置する中間層5を高抵抗化するようにしてもよい。例えば、水素イオンまたはヘリウムイオンなどを窓領域WDに位置する中間層5に注入することで、中間層5を非晶質化し高抵抗化することができる。
図5Aから図5Gは、第5実施形態に係る半導体発光素子の製造方法の一例を光導波方向に沿って切断して示す断面図である。なお、この第5実施形態では、図3の半導体レーザ素子Z3の製造方法の一例を示す。
図5Aにおいて、図4Aから図4Dの同様の処理にて窓領域WDが覆われるように不純物蒸着源10を保護膜9上に形成する。
次に、図5Bに示すように、不純物蒸着源10にて窓領域WDが覆われたn型半導体基板1を熱処理することにより、不純物蒸着源10から結晶側に不純物を拡散させ、活性層3を混晶化させる。この熱処理は、半導体レーザ素子Z1の特性の悪化を引き起す結晶の破壊を防止可能な温度および時間に設定した上で、窒素雰囲気環境で行う。本実施例では、後述する工程(図5D、図5E、図5F)で別途絶縁層を設けるため、この熱処理工程で窓領域WDに位置する中間層5を高抵抗化する必要がない。そのため、混晶領域DFを形成するための条件を最適化することができる。
次に、図5Cに示すように、エッチングなどの方法にてコンタクト層6上および窓領域WDから不純物蒸着源10および保護膜9を除去する。
次に、図5Dに示すように、フォトリソグラフィー技術およびエッチング技術を用いることにより、中間層5をパターニングし、窓領域WDの中間層5を除去する。
次に、図5Eに示すように、プラズマCVDなどの方法により、シリコン酸化膜やシリコン窒化膜などの絶縁層をコンタクト層6上およびp型半導体層4上に堆積する。そして、フォトリソグラフィー技術およびドライエッチング技術を用いることにより、コンタクト層6上の絶縁層を除去し、絶縁層からなる抵抗層R3を窓領域WDの位置に形成する。
次に、図5Fに示すように、プラズマCVDなどの方法により、シリコン酸化膜などからなる絶縁層7をコンタクト層6上および抵抗層R3上に形成する。そして、フォトリソグラフィー技術およびエッチング技術を用いることにより絶縁層7をパターニングし、図1Aの電流注入領域RNとなる開口部7Aを絶縁層7に形成する。
次に、図5Gに示すように、図4Hと同様の工程にて絶縁層7上に電極8を形成し、活性層3の前端面EA側に端面保護膜9Aを成膜し、活性層3の後端面EB側に端面保護膜9Bを成膜する。
なお、上述した第5実施形態では、図5Fの絶縁層7の形成工程とは別に図5Eの抵抗層R3の形成工程を設けた例を示したが、図5Fの絶縁層7の形成工程で抵抗層R3を形成してもよい。このとき、図5Eの工程を設ける必要がなくなり、工程数を削減することができる。
図6は、実施例に係る光加速通電試験結果を比較例とともに示す図である。この光加速通電試験では、図4Eの工程の熱処理時間を変化させた比較例および実施例1~3について、COD破壊に至る平均故障時間(MTTF:Mean Time To Failure)と、しきい値電流を調べた。
図6において、熱処理時間が短い場合(実施例1)、比較例と比べて平均故障時間の改善効果は少なかった。熱処理時間が短い場合、窓領域WDに位置する中間層5の高抵抗化が十分でなく、前端面EA側および後端面EB側に流れる電流の抑制効果が小さいためと推定される。
熱処理時間を増大させた場合(実施例2)、比較例と比べて平均故障時間が3倍以上に改善されるとともに、しきい値電流の増大等の特性の悪化もなかった。熱処理時間を増大させると、窓領域WDに位置する中間層5の高抵抗化が進み、前端面EA側および後端面EB側に流れる電流の抑制効果が大きくなるためと推定される。
熱処理時間が長すぎる場合(実施例3)、比較例と比べて平均故障時間が5倍以上に改善されたが、しきい値電流の増大等の特性の悪化がみられた。熱処理時間が長すぎると、窓領域WDに位置する中間層5の高抵抗化が進むだけでなく、結晶の破壊が進むため、特性が悪化すると推定される。
なお、上述した実施形態では、第1導電型半導体層としてn型半導体層、第2導電型半導体層としてp型半導体層を用いた例を示したが、第1導電型半導体層としてp型半導体層、第2導電型半導体層としてn型半導体層を用いてもよい。
1 n型半導体基板
2 n型半導体層
3 活性層
4 p型半導体層
5 中間層
6 コンタクト層
7 絶縁層
8 電極
9A、9B 端面保護膜
R1~ R3 抵抗層
RN 電流注入領域
RU 電流非注入領域

Claims (10)

  1. 第1導電型半導体層と、
    前記第1導電型半導体層上に位置し、互いに平行な端面を有する活性層と、
    前記活性層上に位置する第2導電型半導体層と、
    前記第2導電型半導体層上に位置し、電極とオーミック接合可能なコンタクト層と、
    前記第2導電型半導体層と前記コンタクト層との間に位置し、前記第2導電型半導体層より不純物濃度が高い中間層と、
    前記端面の少なくとも一方の端面近傍における前記第2導電型半導体層上に設けられ、前記中間層よりも抵抗が高い抵抗層とを備えることを特徴とする半導体発光素子。
  2. 前記活性層の端面近傍に相当する位置であって、前記コンタクト層が前記端面から共振器方向に後退した領域に窓領域を備え、
    前記活性層は、前記窓領域を介して拡散された不純物に基づいて混晶化された混晶領域を備えることを特徴とする請求項1に記載の半導体発光素子。
  3. 前記抵抗層は、前記窓領域に位置することを特徴とする請求項2に記載の半導体発光素子。
  4. 前記抵抗層は、前記中間層に形成された凹凸構造を備えることを特徴とする請求項1に記載の半導体発光素子。
  5. 前記凹凸構造の凹部の少なくとも一部は、前記第2導電型半導体層に達していることを特徴とする請求項4に記載の半導体発光素子。
  6. 前記抵抗層は、前記中間層の一部が酸化された酸化物を備えることを特徴とする請求項1に記載の半導体発光素子。
  7. 前記抵抗層は、前記第2導電型半導体層上に設けられた絶縁層であることを特徴とする請求項1に記載の半導体発光素子。
  8. 半導体基板上に第1導電型半導体層と、活性層と、第2導電型半導体層とを順次形成する工程と、
    前記第2導電型半導体層上に中間層と、コンタクト層とを順次形成する工程と、
    前記活性層の端面近傍に相当する位置において、前記コンタクト層の一部が除去された窓領域を形成する工程と、
    前記中間層よりも抵抗が高い抵抗層を前記窓領域の位置に形成する工程とを備えることを特徴とする半導体発光素子の製造方法。
  9. 前記抵抗層を形成する工程は、前記窓領域の位置で不純物拡散源を前記中間層に接触させた状態で熱処理する工程を備えることを特徴とする請求項8に記載の半導体発光素子の製造方法。
  10. 前記抵抗層を形成する工程は、
    前記窓領域に位置する中間層を除去する工程と、
    前記中間層が除去された部分に絶縁層または酸化中間層を形成する工程を備えることを特徴とする請求項8に記載の半導体発光素子の製造方法。
JP2021100473A 2021-06-16 2021-06-16 半導体発光素子および半導体発光素子の製造方法 Pending JP2022191938A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2021100473A JP2022191938A (ja) 2021-06-16 2021-06-16 半導体発光素子および半導体発光素子の製造方法
CN202210511876.7A CN115483610A (zh) 2021-06-16 2022-05-11 半导体发光元件以及半导体发光元件的制造方法
TW111119617A TW202301763A (zh) 2021-06-16 2022-05-26 半導體發光元件及半導體發光元件的製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021100473A JP2022191938A (ja) 2021-06-16 2021-06-16 半導体発光素子および半導体発光素子の製造方法

Publications (1)

Publication Number Publication Date
JP2022191938A true JP2022191938A (ja) 2022-12-28

Family

ID=84420550

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021100473A Pending JP2022191938A (ja) 2021-06-16 2021-06-16 半導体発光素子および半導体発光素子の製造方法

Country Status (3)

Country Link
JP (1) JP2022191938A (ja)
CN (1) CN115483610A (ja)
TW (1) TW202301763A (ja)

Also Published As

Publication number Publication date
TW202301763A (zh) 2023-01-01
CN115483610A (zh) 2022-12-16

Similar Documents

Publication Publication Date Title
JP3897186B2 (ja) 化合物半導体レーザ
US8906721B2 (en) Semiconductor light emitting device and method for manufacturing the same
US20090086778A1 (en) Nitride based semiconductor laser device
JP2005101542A (ja) 半導体発光素子、半導体発光素子の製造方法
JP4313628B2 (ja) 半導体レーザおよびその製造方法
JP3387076B2 (ja) 半導体レーザ及びその製造方法
JP2008227551A (ja) 半導体素子の製造方法および半導体素子
US6928096B2 (en) Nitride-based semiconductor laser device and method of fabricating the same
JP2002094179A (ja) 半導体レーザ素子及びその製造方法
JP3710329B2 (ja) 半導体レーザ素子およびその製造方法
JP2002204034A (ja) 半導体レーザ素子及びその製造方法
JP4155664B2 (ja) 半導体レーザ装置
JP4408185B2 (ja) 半導体レーザ装置
JP2022191938A (ja) 半導体発光素子および半導体発光素子の製造方法
JPH10261835A (ja) 半導体レーザ装置、及びその製造方法
JP4379937B2 (ja) 半導体レーザの製造方法
JP3707947B2 (ja) 半導体発光素子
JP3699851B2 (ja) 半導体発光素子の製造方法
JP2005216990A (ja) 窒化物半導体レーザ装置
JP2001230491A (ja) 半導体レーザ素子及びその製造方法
JP4249920B2 (ja) 端面窓型半導体レーザ装置およびその製造方法
JP2009076640A (ja) 半導体発光素子
JP2011114017A (ja) 窒化物半導体装置の製造方法
US11228160B2 (en) AlGaInPAs-based semiconductor laser device and method for producing same
JP2010245465A (ja) 窒化物系半導体レーザ及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240319