JP3763708B2 - 半導体レーザの製造方法 - Google Patents
半導体レーザの製造方法 Download PDFInfo
- Publication number
- JP3763708B2 JP3763708B2 JP26773999A JP26773999A JP3763708B2 JP 3763708 B2 JP3763708 B2 JP 3763708B2 JP 26773999 A JP26773999 A JP 26773999A JP 26773999 A JP26773999 A JP 26773999A JP 3763708 B2 JP3763708 B2 JP 3763708B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor layer
- semiconductor
- semiconductor laser
- active layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体レーザの製造方法に関する。より詳細には、本発明は、高出力動作をする半導体レーザ、特に光ディスクや光磁気ディスクなどの光情報処理機器の光源として用いられる可視光光源に適用して好適な半導体レーザの製造方法に関する。
【０００２】
【従来の技術】
近年、ＭＯ（Magnetic-Optical）ディスクやＤＶＤ（Digital-Versatile-DISK）などの光ディスクなどの書き込み用光源として、３０ｍＷ以上の光出力の可視光半導体レーザが要求されている。このような高出力の半導体レーザでは、レーザ光の出射面での光出力密度が上がることにより、半導体結晶が熔融し欠陥が増殖する光学損傷（Catastrophic Optical Damage (COD))が起こり易い。
【０００３】
ＣＯＤは、半導体レーザの出射端面でレーザ光が吸収されてキャリアが生成され、このキャリアが再結合する際に発熱を起こすというサイクルが促進されるために発生する。したがって、半導体レーザの端面にレーザ光のエネルギーよりもバンドギャップエネルギーが大きい半導体層を形成すれば、レーザ光に対して出射端面部は透明になり、出射端面での光吸収は起こらなくなるのでＣＯＤの発生を防ぐことができる。このようなレーザは「窓構造」と呼ばれ、高出力半導体レーザを作製する場合に必要な構造である。
【０００４】
図９〜図１１は、従来の窓構造の半導体レーザの製造方法を表す要部工程斜視図である。
【０００５】
まず、図９（ａ）に示すように、有機金属化学気相成長（Metal-Organic Chemical Vapor Deposition：ＭＯＣＶＤ）法により、例えば、成長温度Ｔｇ＝７１０℃で、ｎ型ＧａＡｓ（ｎ型ＧａＡｓ）基板１０１上にＳｉ（シリコン）をドーピングした０．５μｍのｎ型ＧａＡｓバッファ層１０２、層厚１．０μｍのＳｉドープＩｎ０．５ （Ｇａ０．３ Ａｌ０．７ ）０．５ Ｐクラッド層１０３（ｎ＝２〜５×１０１７ｃｍ−３）、ＭＱＷ構造部１０４、層厚１．７μｍのＺｎドープＩｎ０．５ （Ｇａ０．３ Ａｌ０．７ ）０．５ Ｐクラッド層（ｐ＝１．０×１０１８ｃｍ−３）１０５、層厚６ｎｍのＺｎドープＩｎ０．５ Ｇａ０．５ Ｐ通電容易層１０６、層厚５μｍのＳｉドープＧａＡｓキャップ層１０７を順次形成する。
【０００６】
ここで、ＭＱＷ構造部１０４は、例えば、層厚５０ｎｍのＩｎ０．５ （Ｇａ０．５ Ａｌ０．５ ）０．５ Ｐ光ガイド層と、厚さ６ｎｍのＩｎ０．５ Ｇａ０．５ Ｐ井戸層と層厚４ｎｍのＩｎ０．５ （Ｇａ０．５ Ａｓ０．５ ）０．５ Ｐ障壁層とを交互に積層してなるＭＱＷ活性層と、層厚５０ｎｍのＩｎ０．５ （Ｇａ０．５ Ａｓ０．５ ）０．５ Ｐ光ガイド層とを積層した構造を有する。
【０００７】
次に、半導体レーザの共振器端面に平行に例えば端面から２０μｍの開口部を持つようにストライプ状のＳｉＯ２層１０８を例えば層厚２００ｎｍとなるように堆積し、このストライプ状のＳｉＯ２層１０８をマスクとして、ウエットエッチングにより、ＳｉドープＧａＡｓキャップ層１０７及びＺｎドープＩｎ０．５ Ｇａ０．５ Ｐ通電容易層１０６をエッチングする。
【０００８】
次に、図９（ｂ）に示すように、Ｚｎ拡散領域１１０を形成する。具体的には、高濃度にＺｎがドーピングされたＧａＡｓ１０９をＳｉＯ２層１０８の開口部に選択的に成長し、その成長温度に保ったまま、ＡｓＨ３雰囲気＋ＤＭＺｎ（ジメチル亜鉛）の空流し状態にてアニールを約３０分間施す。このアニールにより、開口部のＭＱＷ層にＺｎが拡散して、Ｚｎ拡散領域１１０が形成され、この領域のバンドギャップが増大して窓構造を形成することができる。
【０００９】
続いて図９（ｃ）に示したように、ｐ型ＧａＡｓ１０９をエッチングにより除去し、ＳｉＯ２層１０８の開口部にＺｎドープＩｎ０．５ （Ｇａ０．３ Ａｓ０．７ ）０．５ Ｐクラッド層１０５のＺｎ拡散領域を１１０を露出させる。
【００１０】
この後、図９（ｄ）に示したようにＳｉＯ２層１０８を取り除き、ＳｉドープＧａＡｓ１０７を露出させた後、共振器となるリッジストライプ形成すべくストライプ状ＳｉＯ２層１１１を端面に対して直交するように形成する。ＳｉＯ２層１１１の寸法は、例えば幅４．５μｍで厚さ２００ｎｍとすることができる。
【００１１】
次に、図１０（ａ）に示したように、ストライプ状のＳｉＯ２層１１１をマスクにしてＳｉドープＧａＡｓ１０７とＺｎドープＩｎ０．５ （Ｇａ０．３ Ａｌ０．７ ）０．５ Ｐ層１０６をエッチング除去して取り除く。
【００１２】
さらに、図１０（ｂ）に示したように、ストライプ状ＳｉＯ２層１１１をマスクにして、ｐ型Ｉｎ０．５ （Ｇａ０．３ Ａｌ０．７ ）０．５ Ｐクラッド層１０５をリッジストライプ状に形成する。リッジの寸法は、例えば、幅約５μｍ、厚さ１．７μｍ、リッジ両サイドの厚さ０．２５μｍ程度とすることができる。
【００１３】
次に、図１０（ｃ）に示したようにＳｉドープＧａＡｓ電流ブロック層１１２を約１μｍ上記リッジの側面に選択成長させる。
【００１４】
そして、図１０（ｄ）に示したように、、ストライプ状のＳｉＯ２層１１１をエッチングにより取り除き、図１１（ａ）に示したようにＳｉドープＧａＡｓ１０７をエッチングにより取り除くことにより、ｐ型Ｉｎ０．５ （Ｇａ０．３ Ａｌ０．７ ）０．５ Ｐクラッド層１０５のリッジストライプ上部には、Ｚｎ拡散領域１１０を開口部とするｐ型Ｉｎ０．５ Ｇａ０．５ Ｐ通電容易層１０６が露出した形となる。
【００１５】
この後、図１１（ｂ）に示したようにｐ型ＧａＡｓコンタクト層（ｎ＝２×１０１８ｃｍ−３）１１３を３μｍ程度形成し、ｐ側電極１１４としてＡｕＺｎ／Ａｕをｎ側電極１１５としてＡｕＧｅ／Ａｕをそれぞれ形成する。
【００１６】
図１１（ｃ）は、このようにして作成した半導体レーザの斜視図である。レーザの光出力端面にはＺｎ拡散による窓領域１１０が形成され、この直上では、ｐ型Ｉｎ０．５ Ｇａ０．５ Ｐ通電容易層１０６を介さずに、ＺｎドープＩｎ０．５ （Ｇａ０．３ Ａｌ０．７ ）０．５ Ｐクラッド層１０５とｐ型ＧａＡｓコンタクト層１１３とが接している。このため、この部分では両層のバンドギャップ差が大きいためヘテロ障壁により電流が抑制される。
【００１７】
これに対して、Ｚｎ拡散領域１１０以外のリッジストライプ上には、ＺｎドープＩｎ０．５ （Ｇａ０．３ Ａｌ０．７ ）０．５ Ｐクラッド層１０５とｐ型ＧａＡｓコンタクト層１１３の間に中間バンドギャップエネルギーを持つｐ型Ｉｎ０．５ Ｇａ０．５ Ｐ通電容易層１０６が存在することにより、電流が容易に流れる構造になる。このようにして、光出射端面には、Ｚｎ拡散による窓構造が形成される。
【００１８】
【発明が解決しようとする課題】
しかし、上述した半導体レーザにおいては、Ｚｎ拡散工程において窓領域以外の活性層にもＺｎが拡散し、特性が劣化すという問題があった。すなわち、このように作成された端面非注入構造の赤色半導体レーザでは、図９（ｂ）に表したようにｐ＋ ＧａＮ層１０９をＳｉＯ２層１０８の開口部に選択的に成長し、活性層領域に選択的にＺｎ拡散させてＭＱＷ層を混晶化してバンドギャップを増大して窓構造を形成する。しかし、ｐ型ＧａＡｓ層１０９の成長とＺｎ拡散のためのアニールの際に、高温に保持する結果として、ＺｎドープＩｎ０．５ （Ｇａ０．３ Ａｌ０．７ ）０．５ Ｐクラッド層１０５に含有されるＺｎが、ＭＱＷ活性層１０４中に拡散する。このため、レーザ発振時のしきい値電流の増大、波長の短波長化、動作電流の増大などの問題が起こっていた。
【００１９】
本発明は、かかる課題の認識に基づいてなされたものであり、その目的は、ｐ型クラッド層から活性層へのＺｎ拡散を抑制し、さらに確実な端面非注入効果も得られる窓構造の半導体レーザ及びその製造方法を提供するものである。
【００２０】
【課題を解決するための手段】
窓構造の半導体レーザを作成するにあたっては、Ｚｎ拡散により半導体レーザの端面出射領域の活性層を無秩序化し平均のバンドギャップを大きくさせることによって窓領域を形成する。このＺｎ拡散は、高濃度ｐ型ＧａＡｓ層を成長させアニールすることにより行う。本発明では、Ｚｎを含有したｐ型ＧａＡｓ層の上にＳｉを含むｎ型の層を成長することで、ｎ型層のＺｎの「ブロック効果」により、低温でも活性層端面領域へのＺｎ拡散を効果的に行なうことができる。その結果として、ＤＨ（double-hetero）構造においてｐ型クラッド層から活性層への無用なＺｎ拡散を抑制できる。また、窓構造を形成する場合には複数の工程を必要とするが、成長する工程と成長層をエッチング除去する工程を一つの装置で行うことも可能である。
【００２１】
さらに、Ｚｎ拡散のために形成するｐ型ＧａＡｓ層とＳｉドープＧａＡｓ層をそのまま残して半導体レーザを完成させると、端面において逆方向のｐｎ接合が形成され、極めて効果的な電流非注入構造を容易に実現することができる。
【００２２】
本発明の半導体レーザの製造方法は、活性層を含む端面に選択的に不純物を導入し、前記活性層の端面における平均的なバンドギャップエネルギーが端面を除く活性層の平均的なバンドギャップエネルギーより大きくされてなる窓領域を有する半導体レーザ装置の製造方法であって、ｐ型クラッド層と活性層とｎ型クラッド層とからなる積層体を第１の成長温度において成長する工程と、第１導電型の不純物を含有する第１の半導体層と、第２導電型の不純物を含有する第２の半導体層とを第２の成長温度において堆積する工程と、第３の温度においてアニール処理することにより前記第１の半導体層に含有される前記第１導電型の不純物を前記活性層付近に拡散させて前記窓領域を形成する工程と、を備え、前記第１の半導体層及び前記第２の半導体層を成長する温度は前記積層体を成長する温度よりも低い。
【００２３】
ここで、前記活性層は、ＩｎＧａＡｌＰ系化合物半導体の積層構造を有し、前記第１の半導体層は、ＧａＡｓ、ＡｌＧａＡｓ、ＩｎＧａＡｓ、よりなる群から選択されたいずれかからなり、前記第２の半導体層は、ＧａＡｓ、ＡｌＧａＡｓ、ＩｎＧａＡｓ、よりなる群から選択されたいずれかからなる。
さらに、本発明の半導体レーザの製造方法は、活性層を含む端面に選択的に不純物を導入し、前記活性層の端面における平均的なバンドギャップエネルギーが端面を除く活性層の平均的なバンドギャップエネルギーより大きくされてなる窓領域を有する半導体レーザ装置の製造方法であって、ｐ型クラッド層と活性層とｎ型クラッド層とからなる積層体を成長する工程と、第１導電型の不純物をIII族サイトに含有し、III族の元素を有する第１の半導体層と、第２導電型の不純物をIII族サイトに含有し、III族の元素を有する第２の半導体層とを堆積する工程と、アニール処理することにより前記第１の半導体層に含有される前記第１導電型の不純物を前記活性層付近に拡散させて前記窓領域を形成する工程と、を備え、前記活性層は、ＩｎＧａＡｌＰ系化合物半導体の積層構造を有し、前記第１の半導体層は、ＧａＡｓ、ＡｌＧａＡｓ、ＩｎＧａＡｓ、よりなる群から選択されたいずれかからなり、前記第２の半導体層は、ＧａＡｓ、ＡｌＧａＡｓ、ＩｎＧａＡｓ、よりなる群から選択されたいずれかからなる。
【００２４】
ここで、前記第１の半導体層及び前記第２の半導体層を成長する温度は前記積層体を成長する温度よりも低い。
【００２５】
上記構成によれば、窓領域へのＺｎの拡散を低温で行い、且つ端面付近において逆接合を形成することにより確実な電流非注入効果も得ることが可能である。
【００２６】
ここで、前記アニール処理をする温度は、前記第１の半導体層及び前記第２の半導体層を成長する温度と同一またはそれより低い。
【００２７】
また、前記窓領域を形成する前記工程の後に、前記第１の半導体層と前記第２の半導体層を除去する工程をさらに備えた場合には、従来の方法と同様の窓構造型半導体レーザを形成することができる。
【００２８】
また、前記第１導電型の不純物は、Ｚｎ（亜鉛）、Ｂｅ（ベリリウム）、Ｍｇ（マグネシウム）、Ｃｄ（カドミウム）及びＨｇ（水銀）の少なくともいずれかを含み、前記第２導電型の不純物は、Ｓｉ（シリコン）、Ｓｎ（すず）、Ｃ（炭素）、Ｇｅ（ゲルマニウム）及びＴｅ（テルル）の少なくともいずれかを含むものとすれば、窓領域の形成と、「ブロック効果」とを確実に実現することができる。
【００２９】
【発明の実施の形態】
以下、図面を参照しつつ本発明の実施の形態について説明する。
【００３０】
（第１の実施の形態）
まず、本発明の第１の実施の形態について説明する。本実施形態においては、Ｓｉをドープした半導体層を積層することにより、従来よりも低温でＺｎを拡散させ、活性層へのＺｎの進入を防ぐことができる。
【００３１】
図１乃至図３は、本実施形態にかかる窓構造の半導体レーザの製造方法を表す要部工程斜視図である。これらの斜視図は、図９（ａ）乃至図１１（ｃ）に表した斜視図に概ね対応するものである。
【００３２】
本実施形態の要点について、まず説明すると以下の如くである。
【００３３】
本実施形態のひとつの特徴点は、図１（ｂ）に表されている。すなわち、本実施形態においては、Ｚｎを拡散させるためのＺｎドープＧａＡｓ層９の上に、ＳｉをドープしたＧａＡｓ層２０を積層させる。そして、この状態でアニールすることによってＺｎを拡散させて窓領域１０を形成する。
【００３４】
本発明者は、独自の試作検討の結果、このようにＺｎドープＧａＡｓ層９の上にＳｉをドープしたＧａＡｓ層２０を積層させると、ＺｎドープＧａＡｓ層９から下方に向かうＺｎの拡散が促進されるという現象を見いだした。つまり、ＳｉドープＧａＡｓ層２０を積層させることによって、Ｚｎの下方向への拡散を顕著に生じさせ、従来よりも低温で窓領域１０を形成することができる。その結果として、ｐ型クラッド層５から活性層４へのＺｎの進入を解消し、特性の劣化を防ぐことができる。
【００３５】
図４は、本発明のＺｎ拡散方法と従来の方法とを比較したグラフ図である。すなわち、同図の横軸は拡散温度であり、縦軸はＺｎの拡散量を表す。Ｚｎを拡散源と考えた場合、ＺｎドープＧａＡｓ層のみを用いてアニールをするような従来技術に比べて、ＺｎドープＧａＡｓ層の上にＳｉドープＧａＡｓ層を積層させてアニールする本発明によれば、Ｚｎの拡散が促進され、従来よりも低い温度で所定の拡散量を得ることができる。
【００３６】
このようにＺｎの拡散が促進されるひとつの理由は、ＳｉドープＧａＡｓ層２０を積層させることによって、Ｚｎの上方への拡散をブロックすることができる点にあると考えられる（ブロック効果）。すなわち、ＳｉドープＧａＡｓ層２０を積層させずに表面を露出させた状態でアニールを施すと、ＺｎドープＧａＡｓ層９に含まれるＺｎは、下方に向かって拡散をすると同時に、表面においても蒸発し消失する。Ｚｎの平衡蒸気圧は７１０℃において約１０２Ｔｏｒｒと極めて高いため、ＧａＡｓ層９の表面における昇華が急激に生ずる。その結果として、ＧａＡｓ層９のＺｎ濃度が低下し、下方への拡散速度も低下する。
【００３７】
これに対して、本実施形態においては、ＳｉドープＧａＡｓ層２０を積層させることにより、Ｚｎの上方への拡散を効果的にブロックすることができる。これは、不純物であるＺｎとＳｉとは、ＧａＡｓ中においていずれもIII族サイトを占めるからであると考えられる。つまり、ＧａＡｓ層９に含有されるＺｎは、上方に隣接するＧａＡｓ層２０のIII族サイトがＳｉによって占められているために、拡散することができず、ブロックされる。その結果として、Ｚｎ濃度の低下は起こらず、下方向へのＺｎ拡散を従来よりも顕著に生じさせることができる。
【００３８】
これに加えて、ＳｉドープＧａＡｓ層２０を積層させることにより、Ｚｎを下方に押し出す効果も得られると推測される（押し出し効果）。すなわち、ＳｉドープＧａＡｓ層２０を積層させた状態でアニールを施すと、ＧａＡｓ層２０に含まれるＳｉが下側に隣接するＺｎドープＧａＡｓ層９に拡散進入しようとする。すると、Ｓｉと同一のIII族サイトを占めるＺｎは、Ｓｉに押される状態となり、下方への拡散が促進される。
【００３９】
本発明者の実験によれば、ＳｉドープＧａＡｓ層２０のＳｉの濃度が１０１６ｃｍ−３程度あるいはそれよりも低い場合においても、上述したような「ブロック効果」や「押し出し効果」がみられた。
【００４０】
また、本発明者の検討の結果、Ｓｉ以外にも、III族サイトを占めるドーパントとしてＳｎ（すず）、Ｃ（炭素）、Ｇｅ（ゲルマニウム）、Ｔｅ（テルル）のいずれか、またはこれらを組み合わせて用いても同様の効果が得られることがわかった。一方、窓領域１０を形成するために拡散させる不純物としては、Ｚｎの他にもＢｅ（ベリリウム）、Ｍｇ（マグネシウム）、Ｃｄ（カドミウム）、Ｈｇ（水銀）のいずれか、またはこれらを組み合わせて用いることができ、いずれの場合にも、本発明における「ブロック効果」及び「押し出し効果」を得ることができる。
【００４１】
また、ＺｎドープＧａＡｓ層９とＳｉドープＧａＡｓ層２０は、必ずしも単結晶である必要はなく、多結晶や非晶質状であっても良い。また、そのマトリクス材料も、ＧａＡｓには限定されず、III−Ｖ族化合物半導体を始めとする各種の材料を用いることが可能である。
【００４２】
特に、ＩｎＧａＡｌＰ、ＡｌＧａＡｓ、ＺｎＳＳｅ、またはＺｎＳｅを用いると、ＧａＡｓとほぼ格子整合するという点で有利である。また、これら以外にも、ＩｎＧａＡｓ、ＩｎＡｌＧａＡｓあるいはＺｎＳを用いた場合も、ＧａＡｓと格子定数のずれが小さくなる条件を選択すれば良好な結果が得られる。
【００４３】
以上説明したように、本発明によれば、ＳｉなどをドープしたＧａＡｓ層２０を積層させることにより、「ブロック効果」と「押し出し効果」が生じて、Ｚｎの下方への拡散を促進させることができる。本発明者の実験によれば、同一の窓構造を形成するに際して、例えば、従来は７１０℃でのアニールが必要であったものが、本発明によれば、６５０℃でのアニールで形成することができる。その結果として、ｐクラッド層５から活性層領域４へのＺｎの拡散進入を大幅に低減することができる。
【００４４】
以下、図１乃至図３を参照しつつ、本実施形態にかかる製造方法の具体例について説明する。
【００４５】
まず、図１（ａ）に示すように、有機金属気相成長（ＭＯＣＶＤ）法により、例えば成長温度７１０℃でｎ型ＧａＡｓ基板１上に例えばＳｉをドーピングしたＳｉドープＧａＡｓバッファ層２、層厚１．７μｍのＳｉドープＩｎ０．５ （Ｇａ０．３ Ａｌ０．７ ）０．５ Ｐクラッド層３、活性層領域４、層厚１．７μｍのＺｎドープＩｎ０．５ （Ｇａ０．３ Ａｌ０．７ ）０．５ Ｐクラッド層（ｐ＝１．０×１０１８ｃｍ−３）５、層厚５０ｎｍのＺｎドープＩｎ０．５ Ｇａ０．５ Ｐ通電容易層６、厚さ０．５μｍのｐ型ＧａＡｓキャップ層７を形成する。
【００４６】
ここで、活性層領域４は、例えば５０ｎｍのＩｎ０．５ （Ｇａ０．５ Ａｌ０．５ ）５ Ｐ光ガイド層と、厚さ６ｎｍのＩｎ０．５ Ｇａ０．５ Ｐ井戸層と厚さ４ｎｍのＩｎ０．５ （Ｇａ０．５ Ａｓ０．５ ）０．５ Ｐ障壁層を交互に積層してなるＭＱＷ活性層と、層厚５０ｎｍのＩｎ０．５ （Ｇａ０．５ Ａｌ０．５ ）０．５ Ｐ第２光ガイド層とからなるものとすることができる。
【００４７】
さらに、半導体レーザの共振器端面に平行に例えば端面から２０μｍの開口部を持つようにストライプ状のＳｉＯ２膜８を例えば層厚２００ｎｍとなるように堆積する。そして、このストライプ状のＳｉＯ２膜８をマスクとして、例えば硫酸系エッチャントでウエットエッチングにより、ｐ型ＧａＡｓキャップ層７をエッチングする。さらに、Ｂｒ（ブロム）系エッチェントにて層厚５０ｎｍのＺｎドープＩｎ０．５ Ｇａ０．５ Ｐ通電容易層６を選択的に除去する。
【００４８】
次に、図１（ｂ）に示すように、例えばＭＯＣＶＤ法により、前記ＭＯＣＶＤ成長したウエーハに、Ｚｎを５×１０１９ｃｍ−３以上ドーピングしたｐ型ＧａＡｓ層９とＳｉを５×１０１８ｃｍ−３以上ドーピングしたｎ型ＧａＡｓ層２０を選択成長する。この時、前記ＭＯＣＶＤ成長した温度より低い温度、例えばＴｇ２ ＝６５０℃にて連続してＳｉＯ２マスク８のストライプ状開口部に選択成長させる。
【００４９】
その後、成長温度と同じアニール温度にてＺｎをｐ型ＧａＡｓ層９から前記活性層領域４に拡散させ、混晶化させる。混晶化した活性層領域４は、混晶化していない活性層領域よりも平均のバンドギャップが大きくなるために、レーザ光に対して吸収率が低下した窓領域となる。この場合、従来の方法ではｐ型ＧａＡｓ層９のみを成長し、アニールしＺｎを活性層領域に拡散する場合温度が成長温度と同程度に高くないと、Ｚｎ拡散が十分発生しにくかった。ところが、温度が高いと、ＺｎドープＩｎ０．５ （Ｇａ０．３ Ａｌ０．７ ）０．５ Ｐクラッド層（ｐ＝１．０×１０１８ｃｍ−３）５からＺｎがＭＱＷ活性層４に拡散してしまい、しきい値電流を上昇させる等の問題が発生する。
【００５０】
本発明においては、ＳｉドープＧａＡｓ層２０をＺｎドープＧａＡｓ層９の上に積層させることによって、Ｚｎの上方への拡散に対する「ブロック効果」と下方への拡散を促進させる「押し出し効果」とが得られる。したがって、従来よりも低温のアニールでｐ型ＧａＡｓ層９のＺｎを拡散させて窓領域１０を形成でき、Ｐクラッド層５から活性層４へのＺｎの拡散は大幅に抑制することができる。
【００５１】
続いて、図１（ｃ）に示すように、ｐ型ＧａＡｓ層９とｎ型ＧａＡｓ層２０をエッチングにより除去し、ＺｎドープＩｎ０．５ （Ｇａ０．３ Ａｌ０．７ ）０．５ Ｐクラッド層５のＺｎ拡散領域１０を露出させる。
【００５２】
次に、図１（ｄ）に示したように、ＳｉＯ２マスク８を取り除き、ｐ型ＧａＡｓ層７を露出させた後、共振器となるリッジストライプを形成すべく例えば、幅４．５μｍで厚さ２００ｎｍのストライプ状ＳｉＯ２層１１をＳｉドープＧａＡｓ層のストライプ状の開口部に対して直交するように形成する。そして、このＳｉＯ２層１１をマスクとして、ＧａＡｓ層７とＺｎドープＩｎ０．５ Ｇａ０．５ Ｐ通電容易層８をエッチングして取り除く。
【００５３】
次に、図２（ａ）に示すように、ストライプ状ＳｉＯ２層１１をマスクにして、ＺｎドープＩｎ０．５ （Ｇａ０．３ Ａｌ０．７ ）０．５ Ｐクラッド層５をリッジストライプ状にエッチングする。その寸法は、例えば、リッジ幅５μｍ、リッジの厚さ１．７μｍ、リッジ両サイドの厚さ０．２５μｍとすることができる。
【００５４】
次に、図２（ｂ）に示すように、ｎ型ＧａＡｓ（ｎ＝２×１０１８ｃｍ−３）電流ブロック層１２を上記リッジの側面に約１μｍの層厚に選択成長させる。
【００５５】
次に、図２（ｃ）に示したようにストライプ状のＳｉＯ２層１１をエッチングにより取り除き、さらに、ＳｉドープＧａＡｓ７をエッチングにより取り除くことにより、図２（ｄ）に示したように、Ｐクラッド層５のリッジストライプ上には、Ｚｎ拡散領域１０を開口部とするｐ型Ｉｎ０．５ Ｇａ０．５ Ｐ通電容易層６が露出した状態となる。
【００５６】
この後、図３（ａ）に示したようにｐ型ＧａＡｓコンタクト層（ｎ＝２×１０１８ｃｍ−３）１３を３μｍ形成し、ｐ側電極１４としてＡｕＺｎ／Ａｕ、ｎ側電極１５としてＡｕＧｅ／Ａｕをそれぞれ形成する。
【００５７】
以上説明したようにして作成した半導体レーザは、図３（ｂ）に示したように、レーザの光出射端面にはＺｎ拡散による窓領域１０が形成されており、この直上では、ｐ型Ｉｎ０．５ Ｇａ０．５ Ｐ通電容易層６がなくＰクラッド層５とＺｎドープＧａＡｓコンタクト層１３が接している。このため、この部分では両層のバンドギャップ差が大きいため価電子帯のヘテロ障壁により電流が抑制される。これに対して、Ｚｎ拡散領域１０以外のリッジストライプ上には、Ｐクラッド層５とＺｎドープＧａＡｓコンタクト層１３との間に中間バンドギャップエネルギーを持つｐ型Ｉｎ０．５ Ｇａ０．５ Ｐ通電容易層６が存在することにより、電流が容易に流れる構造になる。このようにして、光出射端面には、Ｚｎの拡散による窓構造が形成され、しかも、この窓領域には電流が流れにくい端面非注入型の窓構造が得られる。
【００５８】
さらに、本実施形態によれば、従来よりも低温でＺｎを拡散させて窓領域１０を形成したため、クラッド層５から活性層領域４へのＺｎの拡散を大幅に抑制することができる。
【００５９】
図５は、本発明の半導体レーザと従来の方法による半導体レーザについて活性層領域付近のＺｎの濃度を測定した結果を表すグラフ図である。同図からわかるように、従来の方法による半導体レーザの場合には、ｐ型クラッド層から活性層領域へＺｎが拡散しているのに対して、本発明による半導体レーザの場合は、活性層領域４へのＺｎの浸みだしは、殆どない。
【００６０】
その結果として、本発明によれば、従来のレーザにおいて問題となっていたＩｔｈやＩｏｐの増大、波長の短波長化、ライフの短寿命化、ＣＯＤの低下などを解消することが可能となる。
【００６１】
本発明により得られた端面非注入型窓構造半導体レーザは、共振器長８００μｍ、ストライプ幅５μｍ、前面反射率１０％、裏面反射率９０％にて、発振波長は設計値通りの６８０ｎｍで発振し、２５０ｍＷまでＣＯＤの発生のないことが確認された。
【００６２】
また、比較例として、従来の方法に従い、ＳｉドープＧａＡｓ層２０を設けずに同様の構造の半導体レーザを形成したところ、得られたレーザの発振波長は、設計値に対して８〜５ｎｍ程度短波長側にずれた。これは、窓領域の形成に際して活性層にＺｎが拡散したためであると考えられる。
【００６３】
以下に、本発明の半導体レーザと比較例の半導体レーザについて得られた評価結果をまとめる。
本発明 比較例
発振しきい値 ４０ｍＡ以下 ５０ｍＡ
動作電流（@70℃、50mW） １８０ｍＡ ２００ｍＡ
最大出力 ２５０ｍＷ ２００ｍＷ
以上の結果から本発明の半導体レーザは、従来のものと比較して、しきい値、動作電流が低く、且つ最大出力も改善されていることがわかる。
【００６４】
なお、本実施例ではＳｉＯ２マスク８の開口部にＺｎを２×１０１８ｃｍ−３以上ドーピングしたｐ型ＧａＡｓ層９を選択成長し、その後アニール処理を加えて、Ｚｎをｐ型ＧａＡｓ層９からｎ型クラッド層３の途中まで拡散させて、Ｚｎ拡散領域１０を形成した後に、ＳｉＯ２層１１の開口部分のｐ型通電容易層６をエッチングしたが、この順序は逆であっても差し支えない。
【００６５】
また、本実施形態においては、ＭＯＣＶＤ成長する工程、ＳｉＯ２を形成しパターニングする工程、拡散領域に選択的に拡散源を設けて成長する工程、拡散源を選択的に除去する工程、ＳｉＯ２パターンを取り除く工程を全く別々の製造設備によって実施しても良い。
【００６６】
しかし、これらのうちで、ｐ型ＧａＡｓ層９を成長し、その上にｎ型ＧａＡｓ層２０を連続的に成長したあとアニールし、これらの成長層９、２０をエッチングにより除去する一連の工程は、同じＭＯＣＶＤ装置において結晶成長ガスやエッチングガス種を適宜切り替えることで、実施可能となる。この際に、エッチングガスとしては、ＢＣｌ３やＣｌ２を始めとする各種のガスを用いることができる。
【００６７】
したがって、ＭＯＣＶＤ装置に成長だけでなく、エッチング機能をもたせて、同一または連結したチャンバ内で連続して工程を実施することも可能となる。
【００６８】
（第２の実施の形態）
次に、本発明の第２の実施の形態について説明する。本実施形態においては、Ｚｎを拡散させるためのＺｎドープＧａＡｓ層と、その上に積層させるＳｉをドープした半導体層とを除去せずに、そのまま残して半導体レーザを形成する。このようにすれば、Ｓｉの「ブロック効果」及び「押し出し効果」を得られると同時に、窓領域の上部に逆接合が形成され、非注入効果を容易且つ確実に得ることができる。
【００６９】
図６乃至図８は、本実施形態にかかる窓構造の半導体レーザの製造方法を表す要部工程斜視図である。これらの斜視図は、図１（ａ）乃至図３（ｂ）に表した斜視図にそれぞれ対応するものであり、同一の部分には同一の符号を付して詳細な説明は省略する。
【００７０】
前述した第１実施形態との主な相違点について説明すると、本実施形態においては、まず、図６（ｂ）に表したように、ＺｎドープＧａＡｓ層９の層厚をやや薄くすることが望ましい。ＧａＡｓ層９を厚く成長させると、ＳｉＯ２マスク８の上部に張り出して成長し、いわゆる「オーバーハング」が形成され、後の工程（図８（ａ））におけるｐ型ＧａＡｓコンタクト層１３の埋め込み成長が難しくなるからである。従って、図６（ｂ）に表したように、ＧａＡｓ層９の上面がマスク８の上面と同一レベルとなるように成長させても良く、または、ＳｉドープＧａＡｓ層２０の上面がマスク８の上面と同一レベルとなるように薄く成長させても良い。
【００７１】
図６（ｂ）に表したようにＺｎドープＧａＡｓ層９とＳｉドープＧａＡｓ層２０を成長させ、アニールして窓領域１０を形成した後に、これらの層９、２０をエッチング除去せずに工程を進める。すなわち、図６（ｄ）に表したようにストライプ状のＳｉＯ２層１１をマスクとして、ＳｉドープＧａＡｓ層２０とＺｎドープＧａＡｓ層９もストライプ状にエッチングする。
【００７２】
そして、図７（ａ）〜（ｄ）に表したように、リッジストライプを形成し、ｎ型ＧａＡｓ電流ブロック層１２を成長させ、ＳｉＯ２層１１を除去する。
【００７３】
さらに、図８（ａ）に表したように、ｎ型ＧａＡｓ電流ブロック層１２を成長させ、ｐ側電極１４とｎ側電極１５を形成して半導体レーザが完成する。
【００７４】
以上説明したように、本実施形態においても、ＺｎドープＧａＡｓ層９の上にＳｉドープＧａＡｓ層２０を積層させることによって、「ブロック効果」と「押し出し効果」が得られ、低温でＺｎを拡散させて活性層へのＺｎの進入による特性の劣化を防ぐことができる。
【００７５】
さらに、本実施形態によれば、図８（ｂ）に表したように、レーザの端面において窓領域１０が形成され、その上方においては、Ｚｎドープｐ型ＧａＡｓ層９とＳｉドープｎ型ＧａＡｓ層２０とが積層されてレーザの動作バイアス方向に対して逆方向のｐｎ接合を形成している。従って、端面近傍の領域への電流の注入を極めて効果的に抑制することができる。
【００７６】
本発明者の試作の結果によれば、第１実施形態と同一の設計パラメータを用いた場合に本実施形態の半導体レーザは、設計値通りの発振波長が得られ、波長６８５ｎｍにおける発振しきい値は約３６ｍＡ、７０℃５０ｍＷでの動作電流は１７０ｍＡ、最大出力は２８０ｍＷであり、第１実施形態のレーザと比較してもさらに、高効率且つ高出力の発振特性が得られた。また、レーザの動作限界である２８０ｍＷに至るまでＣＯＤの発生は認められなかった。
【００７７】
以上、具体例を参照しつつ本発明の実施の形態について説明した。しかし、本発明はこれらの具体例に限定されるものではない。
【００７８】
例えば、以上説明した具体例においては、活性領域４は、ＭＱＷ活性層と光ガイド層により形成したが、ＭＱＷ活性層ではなく単層の活性層でもよい。また、ガイド層は無くても良い。その材料についても、無論、クラッド層よりもバンドギャップエネルギーが小さい半導体層であればいずれの材料を用いても良い。
【００７９】
また、各具体例として挙げた各層の組成、キャリア濃度、ドーパント、層厚、成長温度などの構造パラメータ及びプロセスパラメータは、あくまでも一例に過ぎず、発振波長や、導波路内での光の伝播の仕方の違いにより、適時最適化することができる。
【００８０】
【発明の効果】
本発明は、以上説明した形態で実施され、以下に説明する効果を奏する。
【００８１】
まず、本発明によれば、窓構造を形成するための不純物を含有した半導体層の上にＳｉなどをドープした半導体層を積層することにより、「ブロック効果」と「押し出し効果」とを利用して、不純物の拡散を促進させることができる。その結果として、従来よりも低温で窓領域を形成することが可能となり、ｐ型クラッド層から活性層への不純物の拡散・侵入を防ぐことができる。従来技術では、ｐクラッド層からのＺｎ拡散が抑制できず、発振しきい値Ｉｔｈ、動作電流Ｉｏｐの増大、波長の短波長化、ライフの短寿命化、ＣＯＤの低下を招いていたのに対して、本発明によれば、Ｉｔｈ，Ｉｏｐも十分小さく、波長も変化せず、ライフも問題なく、ＣＯＤも低下しない。
【００８２】
また、本発明によれば、窓領域を形成するための不純物を含有する半導体層とその上に積層させたＳｉなどをドープした半導体層とをそのまま残して半導体レーザを形成することにより、上述した効果に加えて、確実な電流非注入効果も得ることができる。その結果として、ＣＯＤの発生を大幅に抑制した高出力高性能の半導体レーザを実現することができる。
【００８３】
以上詳述したように、本発明によれば、簡素な構成で、高出力、高性能、高信頼性を併せもつ可視光半導体レーザなどを実現し、光記録システムなどの各種の応用分野に対する貢献も大であり産業上のメリットは多大である。
【図面の簡単な説明】
【図１】 本発明の第１の実施形態にかかる窓構造の半導体レーザの製造方法を表す要部工程斜視図である。
【図２】 本発明の第１の実施形態にかかる窓構造の半導体レーザの製造方法を表す要部工程斜視図である。
【図３】 本発明の第１の実施形態にかかる窓構造の半導体レーザの製造方法を表す要部工程斜視図である。
【図４】 本発明のＺｎ拡散方法と従来の方法とを比較したグラフ図である。
【図５】 本発明の半導体レーザと従来の方法による半導体レーザについて活性層領域付近のＺｎの濃度を測定した結果を表すグラフ図である。
【図６】 本発明の第２の実施形態にかかる窓構造の半導体レーザの製造方法を表す要部工程斜視図である。
【図７】 本発明の第２の実施形態にかかる窓構造の半導体レーザの製造方法を表す要部工程斜視図である。
【図８】 本発明の第２の実施形態にかかる窓構造の半導体レーザの製造方法を表す要部工程斜視図である。
【図９】 従来の窓構造の半導体レーザの製造方法を表す要部工程斜視図である。
【図１０】 従来の窓構造の半導体レーザの製造方法を表す要部工程斜視図である。
【図１１】 従来の窓構造の半導体レーザの製造方法を表す要部工程斜視図である。
【符号の説明】
１、１０１ 基板
２、１０２ バッファ層
３、１０３ ｎ型クラッド層
４、１０４ 活性層領域
５、１０５ ｐ型クラッド層
６、１０６ 通電容易層
７、１０７ キャップ層
８、１０８ マスク
９、１０９ Ｚｎ含有層
１０、１１０ 窓領域
１１、１１１ マスク
１２、１１２ ブロック層
１３、１１３ ｐ型コンタクト層
１４、１１４ ｐ側電極
１５、１１５ ｎ側電極
２０ Ｓｉドープ層
【発明の属する技術分野】
本発明は、半導体レーザの製造方法に関する。より詳細には、本発明は、高出力動作をする半導体レーザ、特に光ディスクや光磁気ディスクなどの光情報処理機器の光源として用いられる可視光光源に適用して好適な半導体レーザの製造方法に関する。
【０００２】
【従来の技術】
近年、ＭＯ（Magnetic-Optical）ディスクやＤＶＤ（Digital-Versatile-DISK）などの光ディスクなどの書き込み用光源として、３０ｍＷ以上の光出力の可視光半導体レーザが要求されている。このような高出力の半導体レーザでは、レーザ光の出射面での光出力密度が上がることにより、半導体結晶が熔融し欠陥が増殖する光学損傷（Catastrophic Optical Damage (COD))が起こり易い。
【０００３】
ＣＯＤは、半導体レーザの出射端面でレーザ光が吸収されてキャリアが生成され、このキャリアが再結合する際に発熱を起こすというサイクルが促進されるために発生する。したがって、半導体レーザの端面にレーザ光のエネルギーよりもバンドギャップエネルギーが大きい半導体層を形成すれば、レーザ光に対して出射端面部は透明になり、出射端面での光吸収は起こらなくなるのでＣＯＤの発生を防ぐことができる。このようなレーザは「窓構造」と呼ばれ、高出力半導体レーザを作製する場合に必要な構造である。
【０００４】
図９〜図１１は、従来の窓構造の半導体レーザの製造方法を表す要部工程斜視図である。
【０００５】
まず、図９（ａ）に示すように、有機金属化学気相成長（Metal-Organic Chemical Vapor Deposition：ＭＯＣＶＤ）法により、例えば、成長温度Ｔｇ＝７１０℃で、ｎ型ＧａＡｓ（ｎ型ＧａＡｓ）基板１０１上にＳｉ（シリコン）をドーピングした０．５μｍのｎ型ＧａＡｓバッファ層１０２、層厚１．０μｍのＳｉドープＩｎ０．５ （Ｇａ０．３ Ａｌ０．７ ）０．５ Ｐクラッド層１０３（ｎ＝２〜５×１０１７ｃｍ−３）、ＭＱＷ構造部１０４、層厚１．７μｍのＺｎドープＩｎ０．５ （Ｇａ０．３ Ａｌ０．７ ）０．５ Ｐクラッド層（ｐ＝１．０×１０１８ｃｍ−３）１０５、層厚６ｎｍのＺｎドープＩｎ０．５ Ｇａ０．５ Ｐ通電容易層１０６、層厚５μｍのＳｉドープＧａＡｓキャップ層１０７を順次形成する。
【０００６】
ここで、ＭＱＷ構造部１０４は、例えば、層厚５０ｎｍのＩｎ０．５ （Ｇａ０．５ Ａｌ０．５ ）０．５ Ｐ光ガイド層と、厚さ６ｎｍのＩｎ０．５ Ｇａ０．５ Ｐ井戸層と層厚４ｎｍのＩｎ０．５ （Ｇａ０．５ Ａｓ０．５ ）０．５ Ｐ障壁層とを交互に積層してなるＭＱＷ活性層と、層厚５０ｎｍのＩｎ０．５ （Ｇａ０．５ Ａｓ０．５ ）０．５ Ｐ光ガイド層とを積層した構造を有する。
【０００７】
次に、半導体レーザの共振器端面に平行に例えば端面から２０μｍの開口部を持つようにストライプ状のＳｉＯ２層１０８を例えば層厚２００ｎｍとなるように堆積し、このストライプ状のＳｉＯ２層１０８をマスクとして、ウエットエッチングにより、ＳｉドープＧａＡｓキャップ層１０７及びＺｎドープＩｎ０．５ Ｇａ０．５ Ｐ通電容易層１０６をエッチングする。
【０００８】
次に、図９（ｂ）に示すように、Ｚｎ拡散領域１１０を形成する。具体的には、高濃度にＺｎがドーピングされたＧａＡｓ１０９をＳｉＯ２層１０８の開口部に選択的に成長し、その成長温度に保ったまま、ＡｓＨ３雰囲気＋ＤＭＺｎ（ジメチル亜鉛）の空流し状態にてアニールを約３０分間施す。このアニールにより、開口部のＭＱＷ層にＺｎが拡散して、Ｚｎ拡散領域１１０が形成され、この領域のバンドギャップが増大して窓構造を形成することができる。
【０００９】
続いて図９（ｃ）に示したように、ｐ型ＧａＡｓ１０９をエッチングにより除去し、ＳｉＯ２層１０８の開口部にＺｎドープＩｎ０．５ （Ｇａ０．３ Ａｓ０．７ ）０．５ Ｐクラッド層１０５のＺｎ拡散領域を１１０を露出させる。
【００１０】
この後、図９（ｄ）に示したようにＳｉＯ２層１０８を取り除き、ＳｉドープＧａＡｓ１０７を露出させた後、共振器となるリッジストライプ形成すべくストライプ状ＳｉＯ２層１１１を端面に対して直交するように形成する。ＳｉＯ２層１１１の寸法は、例えば幅４．５μｍで厚さ２００ｎｍとすることができる。
【００１１】
次に、図１０（ａ）に示したように、ストライプ状のＳｉＯ２層１１１をマスクにしてＳｉドープＧａＡｓ１０７とＺｎドープＩｎ０．５ （Ｇａ０．３ Ａｌ０．７ ）０．５ Ｐ層１０６をエッチング除去して取り除く。
【００１２】
さらに、図１０（ｂ）に示したように、ストライプ状ＳｉＯ２層１１１をマスクにして、ｐ型Ｉｎ０．５ （Ｇａ０．３ Ａｌ０．７ ）０．５ Ｐクラッド層１０５をリッジストライプ状に形成する。リッジの寸法は、例えば、幅約５μｍ、厚さ１．７μｍ、リッジ両サイドの厚さ０．２５μｍ程度とすることができる。
【００１３】
次に、図１０（ｃ）に示したようにＳｉドープＧａＡｓ電流ブロック層１１２を約１μｍ上記リッジの側面に選択成長させる。
【００１４】
そして、図１０（ｄ）に示したように、、ストライプ状のＳｉＯ２層１１１をエッチングにより取り除き、図１１（ａ）に示したようにＳｉドープＧａＡｓ１０７をエッチングにより取り除くことにより、ｐ型Ｉｎ０．５ （Ｇａ０．３ Ａｌ０．７ ）０．５ Ｐクラッド層１０５のリッジストライプ上部には、Ｚｎ拡散領域１１０を開口部とするｐ型Ｉｎ０．５ Ｇａ０．５ Ｐ通電容易層１０６が露出した形となる。
【００１５】
この後、図１１（ｂ）に示したようにｐ型ＧａＡｓコンタクト層（ｎ＝２×１０１８ｃｍ−３）１１３を３μｍ程度形成し、ｐ側電極１１４としてＡｕＺｎ／Ａｕをｎ側電極１１５としてＡｕＧｅ／Ａｕをそれぞれ形成する。
【００１６】
図１１（ｃ）は、このようにして作成した半導体レーザの斜視図である。レーザの光出力端面にはＺｎ拡散による窓領域１１０が形成され、この直上では、ｐ型Ｉｎ０．５ Ｇａ０．５ Ｐ通電容易層１０６を介さずに、ＺｎドープＩｎ０．５ （Ｇａ０．３ Ａｌ０．７ ）０．５ Ｐクラッド層１０５とｐ型ＧａＡｓコンタクト層１１３とが接している。このため、この部分では両層のバンドギャップ差が大きいためヘテロ障壁により電流が抑制される。
【００１７】
これに対して、Ｚｎ拡散領域１１０以外のリッジストライプ上には、ＺｎドープＩｎ０．５ （Ｇａ０．３ Ａｌ０．７ ）０．５ Ｐクラッド層１０５とｐ型ＧａＡｓコンタクト層１１３の間に中間バンドギャップエネルギーを持つｐ型Ｉｎ０．５ Ｇａ０．５ Ｐ通電容易層１０６が存在することにより、電流が容易に流れる構造になる。このようにして、光出射端面には、Ｚｎ拡散による窓構造が形成される。
【００１８】
【発明が解決しようとする課題】
しかし、上述した半導体レーザにおいては、Ｚｎ拡散工程において窓領域以外の活性層にもＺｎが拡散し、特性が劣化すという問題があった。すなわち、このように作成された端面非注入構造の赤色半導体レーザでは、図９（ｂ）に表したようにｐ＋ ＧａＮ層１０９をＳｉＯ２層１０８の開口部に選択的に成長し、活性層領域に選択的にＺｎ拡散させてＭＱＷ層を混晶化してバンドギャップを増大して窓構造を形成する。しかし、ｐ型ＧａＡｓ層１０９の成長とＺｎ拡散のためのアニールの際に、高温に保持する結果として、ＺｎドープＩｎ０．５ （Ｇａ０．３ Ａｌ０．７ ）０．５ Ｐクラッド層１０５に含有されるＺｎが、ＭＱＷ活性層１０４中に拡散する。このため、レーザ発振時のしきい値電流の増大、波長の短波長化、動作電流の増大などの問題が起こっていた。
【００１９】
本発明は、かかる課題の認識に基づいてなされたものであり、その目的は、ｐ型クラッド層から活性層へのＺｎ拡散を抑制し、さらに確実な端面非注入効果も得られる窓構造の半導体レーザ及びその製造方法を提供するものである。
【００２０】
【課題を解決するための手段】
窓構造の半導体レーザを作成するにあたっては、Ｚｎ拡散により半導体レーザの端面出射領域の活性層を無秩序化し平均のバンドギャップを大きくさせることによって窓領域を形成する。このＺｎ拡散は、高濃度ｐ型ＧａＡｓ層を成長させアニールすることにより行う。本発明では、Ｚｎを含有したｐ型ＧａＡｓ層の上にＳｉを含むｎ型の層を成長することで、ｎ型層のＺｎの「ブロック効果」により、低温でも活性層端面領域へのＺｎ拡散を効果的に行なうことができる。その結果として、ＤＨ（double-hetero）構造においてｐ型クラッド層から活性層への無用なＺｎ拡散を抑制できる。また、窓構造を形成する場合には複数の工程を必要とするが、成長する工程と成長層をエッチング除去する工程を一つの装置で行うことも可能である。
【００２１】
さらに、Ｚｎ拡散のために形成するｐ型ＧａＡｓ層とＳｉドープＧａＡｓ層をそのまま残して半導体レーザを完成させると、端面において逆方向のｐｎ接合が形成され、極めて効果的な電流非注入構造を容易に実現することができる。
【００２２】
本発明の半導体レーザの製造方法は、活性層を含む端面に選択的に不純物を導入し、前記活性層の端面における平均的なバンドギャップエネルギーが端面を除く活性層の平均的なバンドギャップエネルギーより大きくされてなる窓領域を有する半導体レーザ装置の製造方法であって、ｐ型クラッド層と活性層とｎ型クラッド層とからなる積層体を第１の成長温度において成長する工程と、第１導電型の不純物を含有する第１の半導体層と、第２導電型の不純物を含有する第２の半導体層とを第２の成長温度において堆積する工程と、第３の温度においてアニール処理することにより前記第１の半導体層に含有される前記第１導電型の不純物を前記活性層付近に拡散させて前記窓領域を形成する工程と、を備え、前記第１の半導体層及び前記第２の半導体層を成長する温度は前記積層体を成長する温度よりも低い。
【００２３】
ここで、前記活性層は、ＩｎＧａＡｌＰ系化合物半導体の積層構造を有し、前記第１の半導体層は、ＧａＡｓ、ＡｌＧａＡｓ、ＩｎＧａＡｓ、よりなる群から選択されたいずれかからなり、前記第２の半導体層は、ＧａＡｓ、ＡｌＧａＡｓ、ＩｎＧａＡｓ、よりなる群から選択されたいずれかからなる。
さらに、本発明の半導体レーザの製造方法は、活性層を含む端面に選択的に不純物を導入し、前記活性層の端面における平均的なバンドギャップエネルギーが端面を除く活性層の平均的なバンドギャップエネルギーより大きくされてなる窓領域を有する半導体レーザ装置の製造方法であって、ｐ型クラッド層と活性層とｎ型クラッド層とからなる積層体を成長する工程と、第１導電型の不純物をIII族サイトに含有し、III族の元素を有する第１の半導体層と、第２導電型の不純物をIII族サイトに含有し、III族の元素を有する第２の半導体層とを堆積する工程と、アニール処理することにより前記第１の半導体層に含有される前記第１導電型の不純物を前記活性層付近に拡散させて前記窓領域を形成する工程と、を備え、前記活性層は、ＩｎＧａＡｌＰ系化合物半導体の積層構造を有し、前記第１の半導体層は、ＧａＡｓ、ＡｌＧａＡｓ、ＩｎＧａＡｓ、よりなる群から選択されたいずれかからなり、前記第２の半導体層は、ＧａＡｓ、ＡｌＧａＡｓ、ＩｎＧａＡｓ、よりなる群から選択されたいずれかからなる。
【００２４】
ここで、前記第１の半導体層及び前記第２の半導体層を成長する温度は前記積層体を成長する温度よりも低い。
【００２５】
上記構成によれば、窓領域へのＺｎの拡散を低温で行い、且つ端面付近において逆接合を形成することにより確実な電流非注入効果も得ることが可能である。
【００２６】
ここで、前記アニール処理をする温度は、前記第１の半導体層及び前記第２の半導体層を成長する温度と同一またはそれより低い。
【００２７】
また、前記窓領域を形成する前記工程の後に、前記第１の半導体層と前記第２の半導体層を除去する工程をさらに備えた場合には、従来の方法と同様の窓構造型半導体レーザを形成することができる。
【００２８】
また、前記第１導電型の不純物は、Ｚｎ（亜鉛）、Ｂｅ（ベリリウム）、Ｍｇ（マグネシウム）、Ｃｄ（カドミウム）及びＨｇ（水銀）の少なくともいずれかを含み、前記第２導電型の不純物は、Ｓｉ（シリコン）、Ｓｎ（すず）、Ｃ（炭素）、Ｇｅ（ゲルマニウム）及びＴｅ（テルル）の少なくともいずれかを含むものとすれば、窓領域の形成と、「ブロック効果」とを確実に実現することができる。
【００２９】
【発明の実施の形態】
以下、図面を参照しつつ本発明の実施の形態について説明する。
【００３０】
（第１の実施の形態）
まず、本発明の第１の実施の形態について説明する。本実施形態においては、Ｓｉをドープした半導体層を積層することにより、従来よりも低温でＺｎを拡散させ、活性層へのＺｎの進入を防ぐことができる。
【００３１】
図１乃至図３は、本実施形態にかかる窓構造の半導体レーザの製造方法を表す要部工程斜視図である。これらの斜視図は、図９（ａ）乃至図１１（ｃ）に表した斜視図に概ね対応するものである。
【００３２】
本実施形態の要点について、まず説明すると以下の如くである。
【００３３】
本実施形態のひとつの特徴点は、図１（ｂ）に表されている。すなわち、本実施形態においては、Ｚｎを拡散させるためのＺｎドープＧａＡｓ層９の上に、ＳｉをドープしたＧａＡｓ層２０を積層させる。そして、この状態でアニールすることによってＺｎを拡散させて窓領域１０を形成する。
【００３４】
本発明者は、独自の試作検討の結果、このようにＺｎドープＧａＡｓ層９の上にＳｉをドープしたＧａＡｓ層２０を積層させると、ＺｎドープＧａＡｓ層９から下方に向かうＺｎの拡散が促進されるという現象を見いだした。つまり、ＳｉドープＧａＡｓ層２０を積層させることによって、Ｚｎの下方向への拡散を顕著に生じさせ、従来よりも低温で窓領域１０を形成することができる。その結果として、ｐ型クラッド層５から活性層４へのＺｎの進入を解消し、特性の劣化を防ぐことができる。
【００３５】
図４は、本発明のＺｎ拡散方法と従来の方法とを比較したグラフ図である。すなわち、同図の横軸は拡散温度であり、縦軸はＺｎの拡散量を表す。Ｚｎを拡散源と考えた場合、ＺｎドープＧａＡｓ層のみを用いてアニールをするような従来技術に比べて、ＺｎドープＧａＡｓ層の上にＳｉドープＧａＡｓ層を積層させてアニールする本発明によれば、Ｚｎの拡散が促進され、従来よりも低い温度で所定の拡散量を得ることができる。
【００３６】
このようにＺｎの拡散が促進されるひとつの理由は、ＳｉドープＧａＡｓ層２０を積層させることによって、Ｚｎの上方への拡散をブロックすることができる点にあると考えられる（ブロック効果）。すなわち、ＳｉドープＧａＡｓ層２０を積層させずに表面を露出させた状態でアニールを施すと、ＺｎドープＧａＡｓ層９に含まれるＺｎは、下方に向かって拡散をすると同時に、表面においても蒸発し消失する。Ｚｎの平衡蒸気圧は７１０℃において約１０２Ｔｏｒｒと極めて高いため、ＧａＡｓ層９の表面における昇華が急激に生ずる。その結果として、ＧａＡｓ層９のＺｎ濃度が低下し、下方への拡散速度も低下する。
【００３７】
これに対して、本実施形態においては、ＳｉドープＧａＡｓ層２０を積層させることにより、Ｚｎの上方への拡散を効果的にブロックすることができる。これは、不純物であるＺｎとＳｉとは、ＧａＡｓ中においていずれもIII族サイトを占めるからであると考えられる。つまり、ＧａＡｓ層９に含有されるＺｎは、上方に隣接するＧａＡｓ層２０のIII族サイトがＳｉによって占められているために、拡散することができず、ブロックされる。その結果として、Ｚｎ濃度の低下は起こらず、下方向へのＺｎ拡散を従来よりも顕著に生じさせることができる。
【００３８】
これに加えて、ＳｉドープＧａＡｓ層２０を積層させることにより、Ｚｎを下方に押し出す効果も得られると推測される（押し出し効果）。すなわち、ＳｉドープＧａＡｓ層２０を積層させた状態でアニールを施すと、ＧａＡｓ層２０に含まれるＳｉが下側に隣接するＺｎドープＧａＡｓ層９に拡散進入しようとする。すると、Ｓｉと同一のIII族サイトを占めるＺｎは、Ｓｉに押される状態となり、下方への拡散が促進される。
【００３９】
本発明者の実験によれば、ＳｉドープＧａＡｓ層２０のＳｉの濃度が１０１６ｃｍ−３程度あるいはそれよりも低い場合においても、上述したような「ブロック効果」や「押し出し効果」がみられた。
【００４０】
また、本発明者の検討の結果、Ｓｉ以外にも、III族サイトを占めるドーパントとしてＳｎ（すず）、Ｃ（炭素）、Ｇｅ（ゲルマニウム）、Ｔｅ（テルル）のいずれか、またはこれらを組み合わせて用いても同様の効果が得られることがわかった。一方、窓領域１０を形成するために拡散させる不純物としては、Ｚｎの他にもＢｅ（ベリリウム）、Ｍｇ（マグネシウム）、Ｃｄ（カドミウム）、Ｈｇ（水銀）のいずれか、またはこれらを組み合わせて用いることができ、いずれの場合にも、本発明における「ブロック効果」及び「押し出し効果」を得ることができる。
【００４１】
また、ＺｎドープＧａＡｓ層９とＳｉドープＧａＡｓ層２０は、必ずしも単結晶である必要はなく、多結晶や非晶質状であっても良い。また、そのマトリクス材料も、ＧａＡｓには限定されず、III−Ｖ族化合物半導体を始めとする各種の材料を用いることが可能である。
【００４２】
特に、ＩｎＧａＡｌＰ、ＡｌＧａＡｓ、ＺｎＳＳｅ、またはＺｎＳｅを用いると、ＧａＡｓとほぼ格子整合するという点で有利である。また、これら以外にも、ＩｎＧａＡｓ、ＩｎＡｌＧａＡｓあるいはＺｎＳを用いた場合も、ＧａＡｓと格子定数のずれが小さくなる条件を選択すれば良好な結果が得られる。
【００４３】
以上説明したように、本発明によれば、ＳｉなどをドープしたＧａＡｓ層２０を積層させることにより、「ブロック効果」と「押し出し効果」が生じて、Ｚｎの下方への拡散を促進させることができる。本発明者の実験によれば、同一の窓構造を形成するに際して、例えば、従来は７１０℃でのアニールが必要であったものが、本発明によれば、６５０℃でのアニールで形成することができる。その結果として、ｐクラッド層５から活性層領域４へのＺｎの拡散進入を大幅に低減することができる。
【００４４】
以下、図１乃至図３を参照しつつ、本実施形態にかかる製造方法の具体例について説明する。
【００４５】
まず、図１（ａ）に示すように、有機金属気相成長（ＭＯＣＶＤ）法により、例えば成長温度７１０℃でｎ型ＧａＡｓ基板１上に例えばＳｉをドーピングしたＳｉドープＧａＡｓバッファ層２、層厚１．７μｍのＳｉドープＩｎ０．５ （Ｇａ０．３ Ａｌ０．７ ）０．５ Ｐクラッド層３、活性層領域４、層厚１．７μｍのＺｎドープＩｎ０．５ （Ｇａ０．３ Ａｌ０．７ ）０．５ Ｐクラッド層（ｐ＝１．０×１０１８ｃｍ−３）５、層厚５０ｎｍのＺｎドープＩｎ０．５ Ｇａ０．５ Ｐ通電容易層６、厚さ０．５μｍのｐ型ＧａＡｓキャップ層７を形成する。
【００４６】
ここで、活性層領域４は、例えば５０ｎｍのＩｎ０．５ （Ｇａ０．５ Ａｌ０．５ ）５ Ｐ光ガイド層と、厚さ６ｎｍのＩｎ０．５ Ｇａ０．５ Ｐ井戸層と厚さ４ｎｍのＩｎ０．５ （Ｇａ０．５ Ａｓ０．５ ）０．５ Ｐ障壁層を交互に積層してなるＭＱＷ活性層と、層厚５０ｎｍのＩｎ０．５ （Ｇａ０．５ Ａｌ０．５ ）０．５ Ｐ第２光ガイド層とからなるものとすることができる。
【００４７】
さらに、半導体レーザの共振器端面に平行に例えば端面から２０μｍの開口部を持つようにストライプ状のＳｉＯ２膜８を例えば層厚２００ｎｍとなるように堆積する。そして、このストライプ状のＳｉＯ２膜８をマスクとして、例えば硫酸系エッチャントでウエットエッチングにより、ｐ型ＧａＡｓキャップ層７をエッチングする。さらに、Ｂｒ（ブロム）系エッチェントにて層厚５０ｎｍのＺｎドープＩｎ０．５ Ｇａ０．５ Ｐ通電容易層６を選択的に除去する。
【００４８】
次に、図１（ｂ）に示すように、例えばＭＯＣＶＤ法により、前記ＭＯＣＶＤ成長したウエーハに、Ｚｎを５×１０１９ｃｍ−３以上ドーピングしたｐ型ＧａＡｓ層９とＳｉを５×１０１８ｃｍ−３以上ドーピングしたｎ型ＧａＡｓ層２０を選択成長する。この時、前記ＭＯＣＶＤ成長した温度より低い温度、例えばＴｇ２ ＝６５０℃にて連続してＳｉＯ２マスク８のストライプ状開口部に選択成長させる。
【００４９】
その後、成長温度と同じアニール温度にてＺｎをｐ型ＧａＡｓ層９から前記活性層領域４に拡散させ、混晶化させる。混晶化した活性層領域４は、混晶化していない活性層領域よりも平均のバンドギャップが大きくなるために、レーザ光に対して吸収率が低下した窓領域となる。この場合、従来の方法ではｐ型ＧａＡｓ層９のみを成長し、アニールしＺｎを活性層領域に拡散する場合温度が成長温度と同程度に高くないと、Ｚｎ拡散が十分発生しにくかった。ところが、温度が高いと、ＺｎドープＩｎ０．５ （Ｇａ０．３ Ａｌ０．７ ）０．５ Ｐクラッド層（ｐ＝１．０×１０１８ｃｍ−３）５からＺｎがＭＱＷ活性層４に拡散してしまい、しきい値電流を上昇させる等の問題が発生する。
【００５０】
本発明においては、ＳｉドープＧａＡｓ層２０をＺｎドープＧａＡｓ層９の上に積層させることによって、Ｚｎの上方への拡散に対する「ブロック効果」と下方への拡散を促進させる「押し出し効果」とが得られる。したがって、従来よりも低温のアニールでｐ型ＧａＡｓ層９のＺｎを拡散させて窓領域１０を形成でき、Ｐクラッド層５から活性層４へのＺｎの拡散は大幅に抑制することができる。
【００５１】
続いて、図１（ｃ）に示すように、ｐ型ＧａＡｓ層９とｎ型ＧａＡｓ層２０をエッチングにより除去し、ＺｎドープＩｎ０．５ （Ｇａ０．３ Ａｌ０．７ ）０．５ Ｐクラッド層５のＺｎ拡散領域１０を露出させる。
【００５２】
次に、図１（ｄ）に示したように、ＳｉＯ２マスク８を取り除き、ｐ型ＧａＡｓ層７を露出させた後、共振器となるリッジストライプを形成すべく例えば、幅４．５μｍで厚さ２００ｎｍのストライプ状ＳｉＯ２層１１をＳｉドープＧａＡｓ層のストライプ状の開口部に対して直交するように形成する。そして、このＳｉＯ２層１１をマスクとして、ＧａＡｓ層７とＺｎドープＩｎ０．５ Ｇａ０．５ Ｐ通電容易層８をエッチングして取り除く。
【００５３】
次に、図２（ａ）に示すように、ストライプ状ＳｉＯ２層１１をマスクにして、ＺｎドープＩｎ０．５ （Ｇａ０．３ Ａｌ０．７ ）０．５ Ｐクラッド層５をリッジストライプ状にエッチングする。その寸法は、例えば、リッジ幅５μｍ、リッジの厚さ１．７μｍ、リッジ両サイドの厚さ０．２５μｍとすることができる。
【００５４】
次に、図２（ｂ）に示すように、ｎ型ＧａＡｓ（ｎ＝２×１０１８ｃｍ−３）電流ブロック層１２を上記リッジの側面に約１μｍの層厚に選択成長させる。
【００５５】
次に、図２（ｃ）に示したようにストライプ状のＳｉＯ２層１１をエッチングにより取り除き、さらに、ＳｉドープＧａＡｓ７をエッチングにより取り除くことにより、図２（ｄ）に示したように、Ｐクラッド層５のリッジストライプ上には、Ｚｎ拡散領域１０を開口部とするｐ型Ｉｎ０．５ Ｇａ０．５ Ｐ通電容易層６が露出した状態となる。
【００５６】
この後、図３（ａ）に示したようにｐ型ＧａＡｓコンタクト層（ｎ＝２×１０１８ｃｍ−３）１３を３μｍ形成し、ｐ側電極１４としてＡｕＺｎ／Ａｕ、ｎ側電極１５としてＡｕＧｅ／Ａｕをそれぞれ形成する。
【００５７】
以上説明したようにして作成した半導体レーザは、図３（ｂ）に示したように、レーザの光出射端面にはＺｎ拡散による窓領域１０が形成されており、この直上では、ｐ型Ｉｎ０．５ Ｇａ０．５ Ｐ通電容易層６がなくＰクラッド層５とＺｎドープＧａＡｓコンタクト層１３が接している。このため、この部分では両層のバンドギャップ差が大きいため価電子帯のヘテロ障壁により電流が抑制される。これに対して、Ｚｎ拡散領域１０以外のリッジストライプ上には、Ｐクラッド層５とＺｎドープＧａＡｓコンタクト層１３との間に中間バンドギャップエネルギーを持つｐ型Ｉｎ０．５ Ｇａ０．５ Ｐ通電容易層６が存在することにより、電流が容易に流れる構造になる。このようにして、光出射端面には、Ｚｎの拡散による窓構造が形成され、しかも、この窓領域には電流が流れにくい端面非注入型の窓構造が得られる。
【００５８】
さらに、本実施形態によれば、従来よりも低温でＺｎを拡散させて窓領域１０を形成したため、クラッド層５から活性層領域４へのＺｎの拡散を大幅に抑制することができる。
【００５９】
図５は、本発明の半導体レーザと従来の方法による半導体レーザについて活性層領域付近のＺｎの濃度を測定した結果を表すグラフ図である。同図からわかるように、従来の方法による半導体レーザの場合には、ｐ型クラッド層から活性層領域へＺｎが拡散しているのに対して、本発明による半導体レーザの場合は、活性層領域４へのＺｎの浸みだしは、殆どない。
【００６０】
その結果として、本発明によれば、従来のレーザにおいて問題となっていたＩｔｈやＩｏｐの増大、波長の短波長化、ライフの短寿命化、ＣＯＤの低下などを解消することが可能となる。
【００６１】
本発明により得られた端面非注入型窓構造半導体レーザは、共振器長８００μｍ、ストライプ幅５μｍ、前面反射率１０％、裏面反射率９０％にて、発振波長は設計値通りの６８０ｎｍで発振し、２５０ｍＷまでＣＯＤの発生のないことが確認された。
【００６２】
また、比較例として、従来の方法に従い、ＳｉドープＧａＡｓ層２０を設けずに同様の構造の半導体レーザを形成したところ、得られたレーザの発振波長は、設計値に対して８〜５ｎｍ程度短波長側にずれた。これは、窓領域の形成に際して活性層にＺｎが拡散したためであると考えられる。
【００６３】
以下に、本発明の半導体レーザと比較例の半導体レーザについて得られた評価結果をまとめる。
本発明 比較例
発振しきい値 ４０ｍＡ以下 ５０ｍＡ
動作電流（@70℃、50mW） １８０ｍＡ ２００ｍＡ
最大出力 ２５０ｍＷ ２００ｍＷ
以上の結果から本発明の半導体レーザは、従来のものと比較して、しきい値、動作電流が低く、且つ最大出力も改善されていることがわかる。
【００６４】
なお、本実施例ではＳｉＯ２マスク８の開口部にＺｎを２×１０１８ｃｍ−３以上ドーピングしたｐ型ＧａＡｓ層９を選択成長し、その後アニール処理を加えて、Ｚｎをｐ型ＧａＡｓ層９からｎ型クラッド層３の途中まで拡散させて、Ｚｎ拡散領域１０を形成した後に、ＳｉＯ２層１１の開口部分のｐ型通電容易層６をエッチングしたが、この順序は逆であっても差し支えない。
【００６５】
また、本実施形態においては、ＭＯＣＶＤ成長する工程、ＳｉＯ２を形成しパターニングする工程、拡散領域に選択的に拡散源を設けて成長する工程、拡散源を選択的に除去する工程、ＳｉＯ２パターンを取り除く工程を全く別々の製造設備によって実施しても良い。
【００６６】
しかし、これらのうちで、ｐ型ＧａＡｓ層９を成長し、その上にｎ型ＧａＡｓ層２０を連続的に成長したあとアニールし、これらの成長層９、２０をエッチングにより除去する一連の工程は、同じＭＯＣＶＤ装置において結晶成長ガスやエッチングガス種を適宜切り替えることで、実施可能となる。この際に、エッチングガスとしては、ＢＣｌ３やＣｌ２を始めとする各種のガスを用いることができる。
【００６７】
したがって、ＭＯＣＶＤ装置に成長だけでなく、エッチング機能をもたせて、同一または連結したチャンバ内で連続して工程を実施することも可能となる。
【００６８】
（第２の実施の形態）
次に、本発明の第２の実施の形態について説明する。本実施形態においては、Ｚｎを拡散させるためのＺｎドープＧａＡｓ層と、その上に積層させるＳｉをドープした半導体層とを除去せずに、そのまま残して半導体レーザを形成する。このようにすれば、Ｓｉの「ブロック効果」及び「押し出し効果」を得られると同時に、窓領域の上部に逆接合が形成され、非注入効果を容易且つ確実に得ることができる。
【００６９】
図６乃至図８は、本実施形態にかかる窓構造の半導体レーザの製造方法を表す要部工程斜視図である。これらの斜視図は、図１（ａ）乃至図３（ｂ）に表した斜視図にそれぞれ対応するものであり、同一の部分には同一の符号を付して詳細な説明は省略する。
【００７０】
前述した第１実施形態との主な相違点について説明すると、本実施形態においては、まず、図６（ｂ）に表したように、ＺｎドープＧａＡｓ層９の層厚をやや薄くすることが望ましい。ＧａＡｓ層９を厚く成長させると、ＳｉＯ２マスク８の上部に張り出して成長し、いわゆる「オーバーハング」が形成され、後の工程（図８（ａ））におけるｐ型ＧａＡｓコンタクト層１３の埋め込み成長が難しくなるからである。従って、図６（ｂ）に表したように、ＧａＡｓ層９の上面がマスク８の上面と同一レベルとなるように成長させても良く、または、ＳｉドープＧａＡｓ層２０の上面がマスク８の上面と同一レベルとなるように薄く成長させても良い。
【００７１】
図６（ｂ）に表したようにＺｎドープＧａＡｓ層９とＳｉドープＧａＡｓ層２０を成長させ、アニールして窓領域１０を形成した後に、これらの層９、２０をエッチング除去せずに工程を進める。すなわち、図６（ｄ）に表したようにストライプ状のＳｉＯ２層１１をマスクとして、ＳｉドープＧａＡｓ層２０とＺｎドープＧａＡｓ層９もストライプ状にエッチングする。
【００７２】
そして、図７（ａ）〜（ｄ）に表したように、リッジストライプを形成し、ｎ型ＧａＡｓ電流ブロック層１２を成長させ、ＳｉＯ２層１１を除去する。
【００７３】
さらに、図８（ａ）に表したように、ｎ型ＧａＡｓ電流ブロック層１２を成長させ、ｐ側電極１４とｎ側電極１５を形成して半導体レーザが完成する。
【００７４】
以上説明したように、本実施形態においても、ＺｎドープＧａＡｓ層９の上にＳｉドープＧａＡｓ層２０を積層させることによって、「ブロック効果」と「押し出し効果」が得られ、低温でＺｎを拡散させて活性層へのＺｎの進入による特性の劣化を防ぐことができる。
【００７５】
さらに、本実施形態によれば、図８（ｂ）に表したように、レーザの端面において窓領域１０が形成され、その上方においては、Ｚｎドープｐ型ＧａＡｓ層９とＳｉドープｎ型ＧａＡｓ層２０とが積層されてレーザの動作バイアス方向に対して逆方向のｐｎ接合を形成している。従って、端面近傍の領域への電流の注入を極めて効果的に抑制することができる。
【００７６】
本発明者の試作の結果によれば、第１実施形態と同一の設計パラメータを用いた場合に本実施形態の半導体レーザは、設計値通りの発振波長が得られ、波長６８５ｎｍにおける発振しきい値は約３６ｍＡ、７０℃５０ｍＷでの動作電流は１７０ｍＡ、最大出力は２８０ｍＷであり、第１実施形態のレーザと比較してもさらに、高効率且つ高出力の発振特性が得られた。また、レーザの動作限界である２８０ｍＷに至るまでＣＯＤの発生は認められなかった。
【００７７】
以上、具体例を参照しつつ本発明の実施の形態について説明した。しかし、本発明はこれらの具体例に限定されるものではない。
【００７８】
例えば、以上説明した具体例においては、活性領域４は、ＭＱＷ活性層と光ガイド層により形成したが、ＭＱＷ活性層ではなく単層の活性層でもよい。また、ガイド層は無くても良い。その材料についても、無論、クラッド層よりもバンドギャップエネルギーが小さい半導体層であればいずれの材料を用いても良い。
【００７９】
また、各具体例として挙げた各層の組成、キャリア濃度、ドーパント、層厚、成長温度などの構造パラメータ及びプロセスパラメータは、あくまでも一例に過ぎず、発振波長や、導波路内での光の伝播の仕方の違いにより、適時最適化することができる。
【００８０】
【発明の効果】
本発明は、以上説明した形態で実施され、以下に説明する効果を奏する。
【００８１】
まず、本発明によれば、窓構造を形成するための不純物を含有した半導体層の上にＳｉなどをドープした半導体層を積層することにより、「ブロック効果」と「押し出し効果」とを利用して、不純物の拡散を促進させることができる。その結果として、従来よりも低温で窓領域を形成することが可能となり、ｐ型クラッド層から活性層への不純物の拡散・侵入を防ぐことができる。従来技術では、ｐクラッド層からのＺｎ拡散が抑制できず、発振しきい値Ｉｔｈ、動作電流Ｉｏｐの増大、波長の短波長化、ライフの短寿命化、ＣＯＤの低下を招いていたのに対して、本発明によれば、Ｉｔｈ，Ｉｏｐも十分小さく、波長も変化せず、ライフも問題なく、ＣＯＤも低下しない。
【００８２】
また、本発明によれば、窓領域を形成するための不純物を含有する半導体層とその上に積層させたＳｉなどをドープした半導体層とをそのまま残して半導体レーザを形成することにより、上述した効果に加えて、確実な電流非注入効果も得ることができる。その結果として、ＣＯＤの発生を大幅に抑制した高出力高性能の半導体レーザを実現することができる。
【００８３】
以上詳述したように、本発明によれば、簡素な構成で、高出力、高性能、高信頼性を併せもつ可視光半導体レーザなどを実現し、光記録システムなどの各種の応用分野に対する貢献も大であり産業上のメリットは多大である。
【図面の簡単な説明】
【図１】 本発明の第１の実施形態にかかる窓構造の半導体レーザの製造方法を表す要部工程斜視図である。
【図２】 本発明の第１の実施形態にかかる窓構造の半導体レーザの製造方法を表す要部工程斜視図である。
【図３】 本発明の第１の実施形態にかかる窓構造の半導体レーザの製造方法を表す要部工程斜視図である。
【図４】 本発明のＺｎ拡散方法と従来の方法とを比較したグラフ図である。
【図５】 本発明の半導体レーザと従来の方法による半導体レーザについて活性層領域付近のＺｎの濃度を測定した結果を表すグラフ図である。
【図６】 本発明の第２の実施形態にかかる窓構造の半導体レーザの製造方法を表す要部工程斜視図である。
【図７】 本発明の第２の実施形態にかかる窓構造の半導体レーザの製造方法を表す要部工程斜視図である。
【図８】 本発明の第２の実施形態にかかる窓構造の半導体レーザの製造方法を表す要部工程斜視図である。
【図９】 従来の窓構造の半導体レーザの製造方法を表す要部工程斜視図である。
【図１０】 従来の窓構造の半導体レーザの製造方法を表す要部工程斜視図である。
【図１１】 従来の窓構造の半導体レーザの製造方法を表す要部工程斜視図である。
【符号の説明】
１、１０１ 基板
２、１０２ バッファ層
３、１０３ ｎ型クラッド層
４、１０４ 活性層領域
５、１０５ ｐ型クラッド層
６、１０６ 通電容易層
７、１０７ キャップ層
８、１０８ マスク
９、１０９ Ｚｎ含有層
１０、１１０ 窓領域
１１、１１１ マスク
１２、１１２ ブロック層
１３、１１３ ｐ型コンタクト層
１４、１１４ ｐ側電極
１５、１１５ ｎ側電極
２０ Ｓｉドープ層
Claims (7)
- 活性層を含む端面に選択的に不純物を導入し、前記活性層の端面における平均的なバンドギャップエネルギーが端面を除く活性層の平均的なバンドギャップエネルギーより大きくされてなる窓領域を有する半導体レーザ装置の製造方法であって、
ｐ型クラッド層と活性層とｎ型クラッド層とからなる積層体を成長する工程と、
第１導電型の不純物をIII族サイトに含有し、III族の元素を有する第１の半導体層と、第２導電型の不純物をIII族サイトに含有し、III族の元素を有する第２の半導体層とを堆積する工程と、
アニール処理することにより前記第１の半導体層に含有される前記第１導電型の不純物を前記活性層付近に拡散させて前記窓領域を形成する工程と、
を備え、
前記第１の半導体層及び前記第２の半導体層を成長する温度は前記積層体を成長する温度よりも低い
ことを特徴とする、半導体レーザの製造方法。 - 活性層を含む端面に選択的に不純物を導入し、前記活性層の端面における平均的なバンドギャップエネルギーが端面を除く活性層の平均的なバンドギャップエネルギーより大きくされてなる窓領域を有する半導体レーザ装置の製造方法であって、
ｐ型クラッド層と活性層とｎ型クラッド層とからなる積層体を成長する工程と、
第１導電型の不純物をIII族サイトに含有し、III族の元素を有する第１の半導体層と、第２導電型の不純物をIII族サイトに含有し、III族の元素を有する第２の半導体層とを堆積する工程と、
アニール処理することにより前記第１の半導体層に含有される前記第１導電型の不純物を前記活性層付近に拡散させて前記窓領域を形成する工程と、
を備え、
前記活性層は、ＩｎＧａＡｌＰ系化合物半導体の積層構造を有し、
前記第１の半導体層は、ＧａＡｓ、ＡｌＧａＡｓ、ＩｎＧａＡｓ、よりなる群から選択されたいずれかからなり、
前記第２の半導体層は、ＧａＡｓ、ＡｌＧａＡｓ、ＩｎＧａＡｓ、よりなる群から選択されたいずれかからなる
ことを特徴とする半導体レーザの製造方法。 - 前記活性層は、ＩｎＧａＡｌＰ系化合物半導体の積層構造を有し、
前記第１の半導体層は、ＧａＡｓ、ＡｌＧａＡｓ、ＩｎＧａＡｓ、よりなる群から選択されたいずれかからなり、
前記第２の半導体層は、ＧａＡｓ、ＡｌＧａＡｓ、ＩｎＧａＡｓ、よりなる群から選択されたいずれかからなることを特徴とする請求項１に記載の半導体レーザの製造方法。 - 前記第１の半導体層及び前記第２の半導体層を成長する温度は前記積層体を成長する温度よりも低いことを特徴とする請求項２記載の半導体レーザの製造方法。
- 前記アニール処理をする温度は、前記第１の半導体層及び前記第２の半導体層を成長する温度と同一またはそれより低いことを特徴とする請求項１乃至４のいずれか１つに記載の半導体レーザの製造方法。
- 前記窓領域を形成する前記工程の後に、前記第１の半導体層と前記第２の半導体層を除去する工程をさらに備えたことを特徴とする請求項１乃至５のいずれか１つに記載の半導体レーザの製造方法。
- 前記第１導電型の不純物は、Ｚｎ（亜鉛）、Ｂｅ（ベリリウム）、Ｍｇ（マグネシウム）、Ｃｄ（カドミウム）及びＨｇ（水銀）の少なくともいずれかを含み、
前記第２導電型の不純物は、Ｓｉ（シリコン）、Ｓｎ（すず）、Ｃ（炭素）、Ｇｅ（ゲルマニウム）及びＴｅ（テルル）の少なくともいずれかを含むことを特徴とする請求項１乃至６のいずれか１つに記載の半導体レーザの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26773999A JP3763708B2 (ja) | 1999-09-21 | 1999-09-21 | 半導体レーザの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26773999A JP3763708B2 (ja) | 1999-09-21 | 1999-09-21 | 半導体レーザの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001094206A JP2001094206A (ja) | 2001-04-06 |
| JP3763708B2 true JP3763708B2 (ja) | 2006-04-05 |
Family
ID=17448910
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26773999A Expired - Lifetime JP3763708B2 (ja) | 1999-09-21 | 1999-09-21 | 半導体レーザの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3763708B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004119817A (ja) | 2002-09-27 | 2004-04-15 | Sharp Corp | 半導体レーザ素子およびその製造方法 |
| JP3926313B2 (ja) * | 2003-09-26 | 2007-06-06 | シャープ株式会社 | 半導体レーザおよびその製造方法 |
| JP4904682B2 (ja) * | 2004-10-27 | 2012-03-28 | ソニー株式会社 | ブロードストライプ型半導体レーザ素子およびこれを用いたブロードストライプ型半導体レーザアレイ、並びにブロードストライプ型半導体レーザ素子の製造方法 |
| JP5186852B2 (ja) * | 2007-09-14 | 2013-04-24 | ソニー株式会社 | 半導体発光素子 |
| JP2014011348A (ja) * | 2012-06-29 | 2014-01-20 | Sumitomo Electric Device Innovations Inc | 半導体レーザの製造方法、及び半導体素子の製造方法 |
-
1999
- 1999-09-21 JP JP26773999A patent/JP3763708B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001094206A (ja) | 2001-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4246242B2 (ja) | 半導体発光素子 | |
| JPH10200190A (ja) | 半導体レーザ及びその製造方法 | |
| JP4102554B2 (ja) | 半導体レーザ素子及びその製造方法 | |
| US5561080A (en) | Semiconductor laser and method for fabricating the same | |
| JP2002305353A (ja) | 窒化物系半導体レーザ素子およびその製造方法 | |
| US7215691B2 (en) | Semiconductor laser device and method for fabricating the same | |
| JP4170679B2 (ja) | 半導体発光装置及びその製造方法 | |
| JP3782230B2 (ja) | 半導体レーザ装置の製造方法及びｉｉｉ−ｖ族化合物半導体素子の製造方法 | |
| US7027474B2 (en) | Semiconductor laser device and manufacturing method thereof | |
| JP3763708B2 (ja) | 半導体レーザの製造方法 | |
| JP2009038408A (ja) | 半導体発光素子 | |
| JP3763459B2 (ja) | 半導体レーザ素子及びその製造方法 | |
| KR100417096B1 (ko) | 반도체 레이저 장치 및 그 제조방법 | |
| US6959026B2 (en) | Semiconductor laser element and process for producing the same | |
| JP3501676B2 (ja) | 半導体レーザ装置の製造方法 | |
| JP2000277856A (ja) | 自励発振型半導体レーザ装置 | |
| JP3071021B2 (ja) | 半導体レーザ装置の製造方法 | |
| US7268007B2 (en) | Compound semiconductor, method for manufacturing the same, semiconductor device, and method for manufacturing the same | |
| JP2865160B2 (ja) | 半導体レーザの製造方法 | |
| JP2004134786A (ja) | 半導体レーザ装置及びその製造方法 | |
| JP2011114017A (ja) | 窒化物半導体装置の製造方法 | |
| JPH11145553A (ja) | 半導体レーザ素子及びその作製法 | |
| JP2006319120A (ja) | 半導体レーザおよびその製造方法 | |
| JP3410959B2 (ja) | 半導体レーザ装置及びその製造方法 | |
| JP3258990B2 (ja) | 半導体レーザ装置及び結晶成長方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050117 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050524 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050725 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051007 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051206 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060106 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060117 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 3763708 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100127 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110127 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120127 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130127 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130127 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140127 Year of fee payment: 8 |
|
| EXPY | Cancellation because of completion of term |