JP2001094206A - 半導体レーザ及びその製造方法 - Google Patents

半導体レーザ及びその製造方法

Info

Publication number
JP2001094206A
JP2001094206A JP26773999A JP26773999A JP2001094206A JP 2001094206 A JP2001094206 A JP 2001094206A JP 26773999 A JP26773999 A JP 26773999A JP 26773999 A JP26773999 A JP 26773999A JP 2001094206 A JP2001094206 A JP 2001094206A
Authority
JP
Japan
Prior art keywords
layer
semiconductor
semiconductor layer
impurity
semiconductor laser
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP26773999A
Other languages
English (en)
Other versions
JP3763708B2 (ja
Inventor
Shozo Yuge
削 省 三 弓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP26773999A priority Critical patent/JP3763708B2/ja
Publication of JP2001094206A publication Critical patent/JP2001094206A/ja
Application granted granted Critical
Publication of JP3763708B2 publication Critical patent/JP3763708B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

(57)【要約】 【課題】 p型クラッド層から活性層へのZn拡散を抑
制することができる端面非注入型の窓構造半導体レーザ
及びその製造方法を提供することを目的とする。 【解決手段】 窓構造を形成するための不純物を含有し
た半導体層の上にSiなどをドープした半導体層を積層
することにより、「ブロック効果」と「押し出し効果」
とを利用して、従来よりも低温で窓領域を形成すること
が可能となり、p型クラッド層から活性層への不純物の
拡散・侵入を防ぐことができる。また、窓領域を形成す
るための不純物を含有する半導体層とその上に積層させ
たSiなどをドープした半導体層とをそのまま残して半
導体レーザを形成することにより、上述した効果に加え
て、確実な電流非注入効果も得ることができる。その結
果として、CODの発生を大幅に抑制した高出力高性能
の半導体レーザを実現することができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体レーザ及び
その製造方法に関する。より詳細には、本発明は、高出
力動作をする半導体レーザ、特に光ディスクや光磁気デ
ィスクなどの光情報処理機器の光源として用いられる可
視光光源に適用して好適な半導体レーザ及びその製造方
法に関する。
【0002】
【従来の技術】近年、MO(Magnetic-Optical)ディス
クやDVD(Digital-Versatile-DISK)などの光ディス
クなどの書き込み用光源として、30mW以上の光出力
の可視光半導体レーザが要求されている。このような高
出力の半導体レーザでは、レーザ光の出射面での光出力
密度が上がることにより、半導体結晶が熔融し欠陥が増
殖する光学損傷(Catastrophic Optical Damage (COD))
が起こり易い。
【0003】CODは、半導体レーザの出射端面でレー
ザ光が吸収されてキャリアが生成され、このキャリアが
再結合する際に発熱を起こすというサイクルが促進され
るために発生する。したがって、半導体レーザの端面に
レーザ光のエネルギーよりもバンドギャップエネルギー
が大きい半導体層を形成すれば、レーザ光に対して出射
端面部は透明になり、出射端面での光吸収は起こらなく
なるのでCODの発生を防ぐことができる。このような
レーザは「窓構造」と呼ばれ、高出力半導体レーザを作
製する場合に必要な構造である。
【0004】図9〜図11は、従来の窓構造の半導体レ
ーザの製造方法を表す要部工程斜視図である。
【0005】まず、図9(a)に示すように、有機金属
化学気相成長(Metal-Organic Chemical Vapor Deposit
ion:MOCVD)法により、例えば、成長温度Tg=
710℃で、n型GaAs(n型GaAs)基板101
上にSi(シリコン)をドーピングした0.5μmのn
型GaAsバッファ層102、層厚1.0μmのSiド
ープIn0.5 (Ga0.3 Al0.7
0.5 Pクラッド層103(n=2〜5×1017
−3)、MQW構造部104、層厚1.7μmのZn
ドープIn0.5 (Ga0.3 Al0.7
0.5 Pクラッド層(p=1.0×1018
−3)105、層厚6nmのZnドープIn0.5
Ga0.5 P通電容易層106、層厚5μmのSiド
ープGaAsキャップ層107を順次形成する。
【0006】ここで、MQW構造部104は、例えば、
層厚50nmのIn0.5 (Ga 0.5 Al
0.5 0.5 P光ガイド層と、厚さ6nmのIn
0.5 Ga0.5 P井戸層と層厚4nmのIn
0.5 (Ga0.5 As0.5 0.5 P障壁
層とを交互に積層してなるMQW活性層と、層厚50n
mのIn 0.5 (Ga0.5 As0.5
0.5 P光ガイド層とを積層した構造を有する。
【0007】次に、半導体レーザの共振器端面に平行に
例えば端面から20μmの開口部を持つようにストライ
プ状のSiO2層108を例えば層厚200nmとなる
ように堆積し、このストライプ状のSiO2層108を
マスクとして、ウエットエッチングにより、Siドープ
GaAsキャップ層107及びZnドープIn0.5
0.5 P通電容易層106をエッチングする。
【0008】次に、図9(b)に示すように、Zn拡散
領域110を形成する。具体的には、高濃度にZnがド
ーピングされたGaAs109をSiO2層108の開
口部に選択的に成長し、その成長温度に保ったまま、A
sH3雰囲気+DMZn(ジメチル亜鉛)の空流し状態
にてアニールを約30分間施す。このアニールにより、
開口部のMQW層にZnが拡散して、Zn拡散領域11
0が形成され、この領域のバンドギャップが増大して窓
構造を形成することができる。
【0009】続いて図9(c)に示したように、p型G
aAs109をエッチングにより除去し、SiO2層1
08の開口部にZnドープIn0.5 (Ga0.3
As 0.7 0.5 Pクラッド層105のZn拡散
領域を110を露出させる。
【0010】この後、図9(d)に示したようにSiO
2層108を取り除き、SiドープGaAs107を露
出させた後、共振器となるリッジストライプ形成すべく
ストライプ状SiO2層111を端面に対して直交する
ように形成する。SiO2層111の寸法は、例えば幅
4.5μmで厚さ200nmとすることができる。
【0011】次に、図10(a)に示したように、スト
ライプ状のSiO2層111をマスクにしてSiドープ
GaAs107とZnドープIn0.5 (Ga
0.3 Al0.7 0.5 P層106をエッチン
グ除去して取り除く。
【0012】さらに、図10(b)に示したように、ス
トライプ状SiO2層111をマスクにして、p型In
0.5 (Ga0.3 Al0.7 0.5 Pクラ
ッド層105をリッジストライプ状に形成する。リッジ
の寸法は、例えば、幅約5μm、厚さ1.7μm、リッ
ジ両サイドの厚さ0.25μm程度とすることができ
る。
【0013】次に、図10(c)に示したようにSiド
ープGaAs電流ブロック層112を約1μm上記リッ
ジの側面に選択成長させる。
【0014】そして、図10(d)に示したように、、
ストライプ状のSiO2層111をエッチングにより取
り除き、図11(a)に示したようにSiドープGaA
s107をエッチングにより取り除くことにより、p型
In0.5 (Ga0.3Al0.7 0.5 Pク
ラッド層105のリッジストライプ上部には、Zn拡散
領域110を開口部とするp型In0.5 Ga
0.5 P通電容易層106が露出した形となる。
【0015】この後、図11(b)に示したようにp型
GaAsコンタクト層(n=2×1018cm−3)1
13を3μm程度形成し、p側電極114としてAuZ
n/Auをn側電極115としてAuGe/Auをそれ
ぞれ形成する。
【0016】図11(c)は、このようにして作成した
半導体レーザの斜視図である。レーザの光出力端面には
Zn拡散による窓領域110が形成され、この直上で
は、p型In0.5 Ga0.5 P通電容易層106
を介さずに、ZnドープIn .5 (Ga0.3
0.7 0.5 Pクラッド層105とp型GaA
sコンタクト層113とが接している。このため、この
部分では両層のバンドギャップ差が大きいためヘテロ障
壁により電流が抑制される。
【0017】これに対して、Zn拡散領域110以外の
リッジストライプ上には、ZnドープIn0.5 (G
0.3 Al0.7 0.5 Pクラッド層105
とp型GaAsコンタクト層113の間に中間バンドギ
ャップエネルギーを持つp型In0.5 Ga0.5
P通電容易層106が存在することにより、電流が容易
に流れる構造になる。このようにして、光出射端面に
は、Zn拡散による窓構造が形成される。
【0018】
【発明が解決しようとする課題】しかし、上述した半導
体レーザにおいては、Zn拡散工程において窓領域以外
の活性層にもZnが拡散し、特性が劣化すという問題が
あった。すなわち、このように作成された端面非注入構
造の赤色半導体レーザでは、図9(b)に表したように
GaN層109をSiO2層108の開口部に選
択的に成長し、活性層領域に選択的にZn拡散させてM
QW層を混晶化してバンドギャップを増大して窓構造を
形成する。しかし、p型GaAs層109の成長とZn
拡散のためのアニールの際に、高温に保持する結果とし
て、ZnドープIn0.5 (Ga 0.3 Al
0.7 0.5 Pクラッド層105に含有されるZ
nが、MQW活性層104中に拡散する。このため、レ
ーザ発振時のしきい値電流の増大、波長の短波長化、動
作電流の増大などの問題が起こっていた。
【0019】本発明は、かかる課題の認識に基づいてな
されたものであり、その目的は、p型クラッド層から活
性層へのZn拡散を抑制し、さらに確実な端面非注入効
果も得られる窓構造の半導体レーザ及びその製造方法を
提供するものである。
【0020】
【課題を解決するための手段】窓構造の半導体レーザを
作成するにあたっては、Zn拡散により半導体レーザの
端面出射領域の活性層を無秩序化し平均のバンドギャッ
プを大きくさせることによって窓領域を形成する。この
Zn拡散は、高濃度p型GaAs層を成長させアニール
することにより行う。本発明では、Znを含有したp型
GaAs層の上にSiを含むn型の層を成長すること
で、n型層のZnの「ブロック効果」により、低温でも
活性層端面領域へのZn拡散を効果的に行なうことがで
きる。その結果として、DH(double-hetero)構造に
おいてp型クラッド層から活性層への無用なZn拡散を
抑制できる。また、窓構造を形成する場合には複数の工
程を必要とするが、成長する工程と成長層をエッチング
除去する工程を一つの装置で行うことも可能である。
【0021】さらに、Zn拡散のために形成するp型G
aAs層とSiドープGaAs層をそのまま残して半導
体レーザを完成させると、端面において逆方向のpn接
合が形成され、極めて効果的な電流非注入構造を容易に
実現することができる。
【0022】すなわち、本発明の半導体レーザは、端面
からレーザ光を放出する半導体レーザであって、前記端
面の前記レーザ光を放出する部分に第1導電型の不純物
が選択的に導入されてなる窓領域と、前記窓領域に隣接
して前記端面付近のみに選択的に設けられ前記第1導電
型の不純物を含有する第1の半導体層と、前記第1の半
導体層に隣接して前記窓領域とは反対側において前記端
面付近のみに選択的に設けられ第2導電型の不純物を含
有する第2の半導体層と、を備えたことを特徴とする。
【0023】上記構成によれば、窓領域へのZnの拡散
を低温で行い、且つ端面付近において逆接合を形成する
ことにより確実な電流非注入効果も得ることができる。
【0024】または、本発明の半導体レーザは、端面の
レーザ光を放出する部分に第1導電型の不純物が選択的
に導入されてなる窓領域を備えた半導体レーザであっ
て、活性層を含んだ積層構造体の端面となるべき部分の
上に、前記第1導電型の不純物を含有する第1の半導体
層を選択的に積層させ、前記第1の半導体層の上に第2
導電型の不純物を含有する第2の半導体層を選択的に積
層させ、前記第1の半導体層から前記第1導電型の不純
物を前記端面付近の前記活性層の周囲に導入させること
によって前記窓領域を形成したことを特徴とする。
【0025】上記構成によっても、窓領域へのZnの拡
散を低温で行い、且つ端面付近において逆接合を形成す
ることにより確実な電流非注入効果も得ることができ
る。
【0026】または、本発明の半導体レーザは、基板
と、前記基板上に設けられた第2導電型のクラッド層
と、前記第2導電型のクラッド層の上に設けられた活性
層と、前記活性層の上に設けられた第1導電型のクラッ
ド層と、端面の近傍のみにおいて前記第1導電型のクラ
ッド層の上に選択的に設けられ第1導電型の不純物を含
有する第1の半導体層と、前記第1の半導体層の上に選
択的に設けられ第2導電型の不純物を含有する第2の半
導体層と、前記第1の半導体層から前記第1導電型の不
純物を前記端面付近の前記活性層の周囲に拡散させるこ
とによって形成した窓領域と、を備えたことを特徴とす
る。
【0027】上記構成によっても、窓領域へのZnの拡
散を低温で行い、且つ端面付近において逆接合を形成す
ることにより確実な電流非注入効果も得ることができ
る。
【0028】ここで、これらの半導体レーザにおいて、
前記第1導電型の不純物は、Zn(亜鉛)、Be(ベリ
リウム)、Mg(マグネシウム)、Cd(カドミウム)
及びHg(水銀)の少なくともいずれかを含み、前記第
2導電型の不純物は、Si(シリコン)、Sn(す
ず)、C(炭素)、Ge(ゲルマニウム)及びTe(テ
ルル)の少なくともいずれかを含むものとすれば、窓領
域の形成と、「ブロック効果」とを確実に実現すること
ができる。
【0029】また、前記活性層は、MQW構造のような
InGaAlP系化合物半導体からなる積層構造を有
し、前記第1の半導体層と前記第2の半導体層は、Ga
As、InGaAlP、AlGaAs、InGaAs、
ZnSSe、ZnSe及びZnSよりなる群から選択さ
れたいずれかからなるものとすれば、可視光領域の高出
力型且つ高性能の半導体レーザを実現することができ
る。
【0030】一方、本発明の半導体レーザの製造方法
は、活性層を含む端面に選択的に不純物を導入し、前記
活性層の端面における平均的なバンドギャップエネルギ
ーが端面を除く活性層の平均的なバンドギャップエネル
ギーより大きくされてなる窓領域を有する半導体レーザ
装置の製造方法であって、p型クラッド層と活性層とn
型クラッド層とからなる積層体を第1の成長温度におい
て成長する工程と、第1導電型の不純物を含有する第1
の半導体層と、第2導電型の不純物を含有する第2の半
導体層とを第2の成長温度において堆積する工程と、第
3の温度においてアニール処理することにより前記第1
の半導体層に含有される前記第1導電型の不純物を前記
活性層付近に拡散させて前記窓領域を形成する工程と、
を備えたことを特徴とする。
【0031】上記構成によれば、窓領域へのZnの拡散
を低温で行い、且つ端面付近において逆接合を形成する
ことにより確実な電流非注入効果も得ることが可能であ
る。
【0032】ここで、前記第2の成長温度は、前記第1
の成長温度よりも低いものとしても、窓領域の形成は確
実に行い且つp型クラッド層から活性層への不純物の拡
散を防ぐことができる。
【0033】また、前記第3の温度は、前記第2の成長
温度と同一またはそれより低いものとすれば、窓領域の
形成は確実に行いつつp型クラッド層から活性層への不
純物の拡散を効果的に防ぐことができる。
【0034】また、前記窓領域を形成する前記工程の後
に、前記第1の半導体層と前記第2の半導体層を除去す
る工程をさらに備えた場合には、従来の方法と同様の窓
構造型半導体レーザを形成することができる。
【0035】また、前記第1導電型の不純物は、Zn
(亜鉛)、Be(ベリリウム)、Mg(マグネシウ
ム)、Cd(カドミウム)及びHg(水銀)の少なくと
もいずれかを含み、前記第2導電型の不純物は、Si
(シリコン)、Sn(すず)、C(炭素)、Ge(ゲル
マニウム)及びTe(テルル)の少なくともいずれかを
含むものとすれば、窓領域の形成と、「ブロック効果」
とを確実に実現することができる。
【0036】また、前記活性層は、MQW構造のような
InGaAlP系化合物半導体からなる積層構造を有
し、前記第1の半導体層と前記第2の半導体層は、Ga
As、InGaAlP、AlGaAs、InGaAs、
ZnSSe、ZnSe及びZnSよりなる群から選択さ
れたいずれかからなるものとすれば、可視光領域の高出
力型且つ高性能の半導体レーザを実現することができ
る。
【0037】
【発明の実施の形態】以下、図面を参照しつつ本発明の
実施の形態について説明する。
【0038】(第1の実施の形態)まず、本発明の第1
の実施の形態について説明する。本実施形態において
は、Siをドープした半導体層を積層することにより、
従来よりも低温でZnを拡散させ、活性層へのZnの進
入を防ぐことができる。
【0039】図1乃至図3は、本実施形態にかかる窓構
造の半導体レーザの製造方法を表す要部工程斜視図であ
る。これらの斜視図は、図9(a)乃至図11(c)に
表した斜視図に概ね対応するものである。
【0040】本実施形態の要点について、まず説明する
と以下の如くである。
【0041】本実施形態のひとつの特徴点は、図1
(b)に表されている。すなわち、本実施形態において
は、Znを拡散させるためのZnドープGaAs層9の
上に、SiをドープしたGaAs層20を積層させる。
そして、この状態でアニールすることによってZnを拡
散させて窓領域10を形成する。
【0042】本発明者は、独自の試作検討の結果、この
ようにZnドープGaAs層9の上にSiをドープした
GaAs層20を積層させると、ZnドープGaAs層
9から下方に向かうZnの拡散が促進されるという現象
を見いだした。つまり、SiドープGaAs層20を積
層させることによって、Znの下方向への拡散を顕著に
生じさせ、従来よりも低温で窓領域10を形成すること
ができる。その結果として、p型クラッド層5から活性
層4へのZnの進入を解消し、特性の劣化を防ぐことが
できる。
【0043】図4は、本発明のZn拡散方法と従来の方
法とを比較したグラフ図である。すなわち、同図の横軸
は拡散温度であり、縦軸はZnの拡散量を表す。Znを
拡散源と考えた場合、ZnドープGaAs層のみを用い
てアニールをするような従来技術に比べて、Znドープ
GaAs層の上にSiドープGaAs層を積層させてア
ニールする本発明によれば、Znの拡散が促進され、従
来よりも低い温度で所定の拡散量を得ることができる。
【0044】このようにZnの拡散が促進されるひとつ
の理由は、SiドープGaAs層20を積層させること
によって、Znの上方への拡散をブロックすることがで
きる点にあると考えられる(ブロック効果)。すなわ
ち、SiドープGaAs層20を積層させずに表面を露
出させた状態でアニールを施すと、ZnドープGaAs
層9に含まれるZnは、下方に向かって拡散をすると同
時に、表面においても蒸発し消失する。Znの平衡蒸気
圧は710℃において約10Torrと極めて高いた
め、GaAs層9の表面における昇華が急激に生ずる。
その結果として、GaAs層9のZn濃度が低下し、下
方への拡散速度も低下する。
【0045】これに対して、本実施形態においては、S
iドープGaAs層20を積層させることにより、Zn
の上方への拡散を効果的にブロックすることができる。
これは、不純物であるZnとSiとは、GaAs中にお
いていずれもIII族サイトを占めるからであると考えら
れる。つまり、GaAs層9に含有されるZnは、上方
に隣接するGaAs層20のIII族サイトがSiによっ
て占められているために、拡散することができず、ブロ
ックされる。その結果として、Zn濃度の低下は起こら
ず、下方向へのZn拡散を従来よりも顕著に生じさせる
ことができる。
【0046】これに加えて、SiドープGaAs層20
を積層させることにより、Znを下方に押し出す効果も
得られると推測される(押し出し効果)。すなわち、S
iドープGaAs層20を積層させた状態でアニールを
施すと、GaAs層20に含まれるSiが下側に隣接す
るZnドープGaAs層9に拡散進入しようとする。す
ると、Siと同一のIII族サイトを占めるZnは、Si
に押される状態となり、下方への拡散が促進される。
【0047】本発明者の実験によれば、SiドープGa
As層20のSiの濃度が1016cm−3程度あるい
はそれよりも低い場合においても、上述したような「ブ
ロック効果」や「押し出し効果」がみられた。
【0048】また、本発明者の検討の結果、Si以外に
も、III族サイトを占めるドーパントとしてSn(す
ず)、C(炭素)、Ge(ゲルマニウム)、Te(テル
ル)のいずれか、またはこれらを組み合わせて用いても
同様の効果が得られることがわかった。一方、窓領域1
0を形成するために拡散させる不純物としては、Znの
他にもBe(ベリリウム)、Mg(マグネシウム)、C
d(カドミウム)、Hg(水銀)のいずれか、またはこ
れらを組み合わせて用いることができ、いずれの場合に
も、本発明における「ブロック効果」及び「押し出し効
果」を得ることができる。
【0049】また、ZnドープGaAs層9とSiドー
プGaAs層20は、必ずしも単結晶である必要はな
く、多結晶や非晶質状であっても良い。また、そのマト
リクス材料も、GaAsには限定されず、III−V族化
合物半導体を始めとする各種の材料を用いることが可能
である。
【0050】特に、InGaAlP、AlGaAs、Z
nSSe、またはZnSeを用いると、GaAsとほぼ
格子整合するという点で有利である。また、これら以外
にも、InGaAs、InAlGaAsあるいはZnS
を用いた場合も、GaAsと格子定数のずれが小さくな
る条件を選択すれば良好な結果が得られる。
【0051】以上説明したように、本発明によれば、S
iなどをドープしたGaAs層20を積層させることに
より、「ブロック効果」と「押し出し効果」が生じて、
Znの下方への拡散を促進させることができる。本発明
者の実験によれば、同一の窓構造を形成するに際して、
例えば、従来は710℃でのアニールが必要であったも
のが、本発明によれば、650℃でのアニールで形成す
ることができる。その結果として、pクラッド層5から
活性層領域4へのZnの拡散進入を大幅に低減すること
ができる。
【0052】以下、図1乃至図3を参照しつつ、本実施
形態にかかる製造方法の具体例について説明する。
【0053】まず、図1(a)に示すように、有機金属
気相成長(MOCVD)法により、例えば成長温度71
0℃でn型GaAs基板1上に例えばSiをドーピング
したSiドープGaAsバッファ層2、層厚1.7μm
のSiドープIn0.5 (Ga0.3
0.7 0.5 Pクラッド層3、活性層領域4、
層厚1.7μmのZnドープIn0.5 (Ga
0.3 Al0.7 0.5 Pクラッド層(p=
1.0×1018cm−3)5、層厚50nmのZnド
ープIn .5 Ga0.5 P通電容易層6、厚さ
0.5μmのp型GaAsキャップ層7を形成する。
【0054】ここで、活性層領域4は、例えば50nm
のIn0.5 (Ga0.5 Al 0.5 P光
ガイド層と、厚さ6nmのIn0.5 Ga0.5
井戸層と厚さ4nmのIn0.5 (Ga0.5 As
0.5 0.5 P障壁層を交互に積層してなるMQ
W活性層と、層厚50nmのIn0.5 (Ga0.
Al0.5 0.5 P第2光ガイド層とからな
るものとすることができる。
【0055】さらに、半導体レーザの共振器端面に平行
に例えば端面から20μmの開口部を持つようにストラ
イプ状のSiO2膜8を例えば層厚200nmとなるよ
うに堆積する。そして、このストライプ状のSiO2膜
8をマスクとして、例えば硫酸系エッチャントでウエッ
トエッチングにより、p型GaAsキャップ層7をエッ
チングする。さらに、Br(ブロム)系エッチェントに
て層厚50nmのZnドープIn0.5 Ga0.5
P通電容易層6を選択的に除去する。
【0056】次に、図1(b)に示すように、例えばM
OCVD法により、前記MOCVD成長したウエーハ
に、Znを5×1019cm−3以上ドーピングしたp
型GaAs層9とSiを5×1018cm−3以上ドー
ピングしたn型GaAs層20を選択成長する。この
時、前記MOCVD成長した温度より低い温度、例えば
Tg=650℃にて連続してSiOマスク8のス
トライプ状開口部に選択成長させる。
【0057】その後、成長温度と同じアニール温度にて
Znをp型GaAs層9から前記活性層領域4に拡散さ
せ、混晶化させる。混晶化した活性層領域4は、混晶化
していない活性層領域よりも平均のバンドギャップが大
きくなるために、レーザ光に対して吸収率が低下した窓
領域となる。この場合、従来の方法ではp型GaAs層
9のみを成長し、アニールしZnを活性層領域に拡散す
る場合温度が成長温度と同程度に高くないと、Zn拡散
が十分発生しにくかった。ところが、温度が高いと、Z
nドープIn0.5 (Ga0.3 Al0.7
0.5 Pクラッド層(p=1.0×1018
−3)5からZnがMQW活性層4に拡散してしま
い、しきい値電流を上昇させる等の問題が発生する。
【0058】本発明においては、SiドープGaAs層
20をZnドープGaAs層9の上に積層させることに
よって、Znの上方への拡散に対する「ブロック効果」
と下方への拡散を促進させる「押し出し効果」とが得ら
れる。したがって、従来よりも低温のアニールでp型G
aAs層9のZnを拡散させて窓領域10を形成でき、
Pクラッド層5から活性層4へのZnの拡散は大幅に抑
制することができる。
【0059】続いて、図1(c)に示すように、p型G
aAs層9とn型GaAs層20をエッチングにより除
去し、ZnドープIn0.5 (Ga0.3 Al
0.70.5 Pクラッド層5のZn拡散領域10を
露出させる。
【0060】次に、図1(d)に示したように、SiO
マスク8を取り除き、p型GaAs層7を露出させた
後、共振器となるリッジストライプを形成すべく例え
ば、幅4.5μmで厚さ200nmのストライプ状Si
O2層11をSiドープGaAs層のストライプ状の開
口部に対して直交するように形成する。そして、このS
iO層11をマスクとして、GaAs層7とZnドー
プIn0.5 Ga0. P通電容易層8をエッチン
グして取り除く。
【0061】次に、図2(a)に示すように、ストライ
プ状SiO層11をマスクにして、ZnドープIn
0.5 (Ga0.3 Al0.7 0.5 Pクラ
ッド層5をリッジストライプ状にエッチングする。その
寸法は、例えば、リッジ幅5μm、リッジの厚さ1.7
μm、リッジ両サイドの厚さ0.25μmとすることが
できる。
【0062】次に、図2(b)に示すように、n型Ga
As(n=2×1018cm−3)電流ブロック層12
を上記リッジの側面に約1μmの層厚に選択成長させ
る。
【0063】次に、図2(c)に示したようにストライ
プ状のSiO層11をエッチングにより取り除き、さ
らに、SiドープGaAs7をエッチングにより取り除
くことにより、図2(d)に示したように、Pクラッド
層5のリッジストライプ上には、Zn拡散領域10を開
口部とするp型In0.5 Ga0.5 P通電容易層
6が露出した状態となる。
【0064】この後、図3(a)に示したようにp型G
aAsコンタクト層(n=2×10 18cm−3)13
を3μm形成し、p側電極14としてAuZn/Au、
n側電極15としてAuGe/Auをそれぞれ形成す
る。
【0065】以上説明したようにして作成した半導体レ
ーザは、図3(b)に示したように、レーザの光出射端
面にはZn拡散による窓領域10が形成されており、こ
の直上では、p型In0.5 Ga0.5 P通電容易
層6がなくPクラッド層5とZnドープGaAsコンタ
クト層13が接している。このため、この部分では両層
のバンドギャップ差が大きいため価電子帯のヘテロ障壁
により電流が抑制される。これに対して、Zn拡散領域
10以外のリッジストライプ上には、Pクラッド層5と
ZnドープGaAsコンタクト層13との間に中間バン
ドギャップエネルギーを持つp型In0.5 Ga
0.5 P通電容易層6が存在することにより、電流が
容易に流れる構造になる。このようにして、光出射端面
には、Znの拡散による窓構造が形成され、しかも、こ
の窓領域には電流が流れにくい端面非注入型の窓構造が
得られる。
【0066】さらに、本実施形態によれば、従来よりも
低温でZnを拡散させて窓領域10を形成したため、ク
ラッド層5から活性層領域4へのZnの拡散を大幅に抑
制することができる。
【0067】図5は、本発明の半導体レーザと従来の方
法による半導体レーザについて活性層領域付近のZnの
濃度を測定した結果を表すグラフ図である。同図からわ
かるように、従来の方法による半導体レーザの場合に
は、p型クラッド層から活性層領域へZnが拡散してい
るのに対して、本発明による半導体レーザの場合は、活
性層領域4へのZnの浸みだしは、殆どない。
【0068】その結果として、本発明によれば、従来の
レーザにおいて問題となっていたIthやIopの増
大、波長の短波長化、ライフの短寿命化、CODの低下
などを解消することが可能となる。
【0069】本発明により得られた端面非注入型窓構造
半導体レーザは、共振器長800μm、ストライプ幅5
μm、前面反射率10%、裏面反射率90%にて、発振
波長は設計値通りの680nmで発振し、250mWま
でCODの発生のないことが確認された。
【0070】また、比較例として、従来の方法に従い、
SiドープGaAs層20を設けずに同様の構造の半導
体レーザを形成したところ、得られたレーザの発振波長
は、設計値に対して8〜5nm程度短波長側にずれた。
これは、窓領域の形成に際して活性層にZnが拡散した
ためであると考えられる。
【0071】以下に、本発明の半導体レーザと比較例の
半導体レーザについて得られた評価結果をまとめる。
【0072】 本発明 比較例 発振しきい値 40mA以下 50mA 動作電流(@70℃、50mW) 180mA 200mA 最大出力 250mW 200mW 以上の結果から本発明の半導体レーザは、従来のものと
比較して、しきい値、動作電流が低く、且つ最大出力も
改善されていることがわかる。
【0073】なお、本実施例ではSiOマスク8の開
口部にZnを2×1018cm−3以上ドーピングした
p型GaAs層9を選択成長し、その後アニール処理を
加えて、Znをp型GaAs層9からn型クラッド層3
の途中まで拡散させて、Zn拡散領域10を形成した後
に、SiO層11の開口部分のp型通電容易層6をエ
ッチングしたが、この順序は逆であっても差し支えな
い。
【0074】また、本実施形態においては、MOCVD
成長する工程、SiOを形成しパターニングする工
程、拡散領域に選択的に拡散源を設けて成長する工程、
拡散源を選択的に除去する工程、SiOパターンを取
り除く工程を全く別々の製造設備によって実施しても良
い。
【0075】しかし、これらのうちで、p型GaAs層
9を成長し、その上にn型GaAs層20を連続的に成
長したあとアニールし、これらの成長層9、20をエッ
チングにより除去する一連の工程は、同じMOCVD装
置において結晶成長ガスやエッチングガス種を適宜切り
替えることで、実施可能となる。この際に、エッチング
ガスとしては、BClやClを始めとする各種のガ
スを用いることができる。
【0076】したがって、MOCVD装置に成長だけで
なく、エッチング機能をもたせて、同一または連結した
チャンバ内で連続して工程を実施することも可能とな
る。
【0077】(第2の実施の形態)次に、本発明の第2
の実施の形態について説明する。本実施形態において
は、Znを拡散させるためのZnドープGaAs層と、
その上に積層させるSiをドープした半導体層とを除去
せずに、そのまま残して半導体レーザを形成する。この
ようにすれば、Siの「ブロック効果」及び「押し出し
効果」を得られると同時に、窓領域の上部に逆接合が形
成され、非注入効果を容易且つ確実に得ることができ
る。
【0078】図6乃至図8は、本実施形態にかかる窓構
造の半導体レーザの製造方法を表す要部工程斜視図であ
る。これらの斜視図は、図1(a)乃至図3(b)に表
した斜視図にそれぞれ対応するものであり、同一の部分
には同一の符号を付して詳細な説明は省略する。
【0079】前述した第1実施形態との主な相違点につ
いて説明すると、本実施形態においては、まず、図6
(b)に表したように、ZnドープGaAs層9の層厚
をやや薄くすることが望ましい。GaAs層9を厚く成
長させると、SiOマスク8の上部に張り出して成長
し、いわゆる「オーバーハング」が形成され、後の工程
(図8(a))におけるp型GaAsコンタクト層13
の埋め込み成長が難しくなるからである。従って、図6
(b)に表したように、GaAs層9の上面がマスク8
の上面と同一レベルとなるように成長させても良く、ま
たは、SiドープGaAs層20の上面がマスク8の上
面と同一レベルとなるように薄く成長させても良い。
【0080】図6(b)に表したようにZnドープGa
As層9とSiドープGaAs層20を成長させ、アニ
ールして窓領域10を形成した後に、これらの層9、2
0をエッチング除去せずに工程を進める。すなわち、図
6(d)に表したようにストライプ状のSiO層11
をマスクとして、SiドープGaAs層20とZnドー
プGaAs層9もストライプ状にエッチングする。
【0081】そして、図7(a)〜(d)に表したよう
に、リッジストライプを形成し、n型GaAs電流ブロ
ック層12を成長させ、SiO層11を除去する。
【0082】さらに、図8(a)に表したように、n型
GaAs電流ブロック層12を成長させ、p側電極14
とn側電極15を形成して半導体レーザが完成する。
【0083】以上説明したように、本実施形態において
も、ZnドープGaAs層9の上にSiドープGaAs
層20を積層させることによって、「ブロック効果」と
「押し出し効果」が得られ、低温でZnを拡散させて活
性層へのZnの進入による特性の劣化を防ぐことができ
る。
【0084】さらに、本実施形態によれば、図8(b)
に表したように、レーザの端面において窓領域10が形
成され、その上方においては、Znドープp型GaAs
層9とSiドープn型GaAs層20とが積層されてレ
ーザの動作バイアス方向に対して逆方向のpn接合を形
成している。従って、端面近傍の領域への電流の注入を
極めて効果的に抑制することができる。
【0085】本発明者の試作の結果によれば、第1実施
形態と同一の設計パラメータを用いた場合に本実施形態
の半導体レーザは、設計値通りの発振波長が得られ、波
長685nmにおける発振しきい値は約36mA、70
℃50mWでの動作電流は170mA、最大出力は28
0mWであり、第1実施形態のレーザと比較してもさら
に、高効率且つ高出力の発振特性が得られた。また、レ
ーザの動作限界である280mWに至るまでCODの発
生は認められなかった。
【0086】以上、具体例を参照しつつ本発明の実施の
形態について説明した。しかし、本発明はこれらの具体
例に限定されるものではない。
【0087】例えば、以上説明した具体例においては、
活性領域4は、MQW活性層と光ガイド層により形成し
たが、MQW活性層ではなく単層の活性層でもよい。ま
た、ガイド層は無くても良い。その材料についても、無
論、クラッド層よりもバンドギャップエネルギーが小さ
い半導体層であればいずれの材料を用いても良い。
【0088】また、各具体例として挙げた各層の組成、
キャリア濃度、ドーパント、層厚、成長温度などの構造
パラメータ及びプロセスパラメータは、あくまでも一例
に過ぎず、発振波長や、導波路内での光の伝播の仕方の
違いにより、適時最適化することができる。
【0089】
【発明の効果】本発明は、以上説明した形態で実施さ
れ、以下に説明する効果を奏する。
【0090】まず、本発明によれば、窓構造を形成する
ための不純物を含有した半導体層の上にSiなどをドー
プした半導体層を積層することにより、「ブロック効
果」と「押し出し効果」とを利用して、不純物の拡散を
促進させることができる。その結果として、従来よりも
低温で窓領域を形成することが可能となり、p型クラッ
ド層から活性層への不純物の拡散・侵入を防ぐことがで
きる。従来技術では、pクラッド層からのZn拡散が抑
制できず、発振しきい値Ith、動作電流Iopの増
大、波長の短波長化、ライフの短寿命化、CODの低下
を招いていたのに対して、本発明によれば、Ith,I
opも十分小さく、波長も変化せず、ライフも問題な
く、CODも低下しない。
【0091】また、本発明によれば、窓領域を形成する
ための不純物を含有する半導体層とその上に積層させた
Siなどをドープした半導体層とをそのまま残して半導
体レーザを形成することにより、上述した効果に加え
て、確実な電流非注入効果も得ることができる。その結
果として、CODの発生を大幅に抑制した高出力高性能
の半導体レーザを実現することができる。
【0092】以上詳述したように、本発明によれば、簡
素な構成で、高出力、高性能、高信頼性を併せもつ可視
光半導体レーザなどを実現し、光記録システムなどの各
種の応用分野に対する貢献も大であり産業上のメリット
は多大である。
【図面の簡単な説明】
【図1】本発明の第1の実施形態にかかる窓構造の半導
体レーザの製造方法を表す要部工程斜視図である。
【図2】本発明の第1の実施形態にかかる窓構造の半導
体レーザの製造方法を表す要部工程斜視図である。
【図3】本発明の第1の実施形態にかかる窓構造の半導
体レーザの製造方法を表す要部工程斜視図である。
【図4】本発明のZn拡散方法と従来の方法とを比較し
たグラフ図である。
【図5】本発明の半導体レーザと従来の方法による半導
体レーザについて活性層領域付近のZnの濃度を測定し
た結果を表すグラフ図である。
【図6】本発明の第2の実施形態にかかる窓構造の半導
体レーザの製造方法を表す要部工程斜視図である。
【図7】本発明の第2の実施形態にかかる窓構造の半導
体レーザの製造方法を表す要部工程斜視図である。
【図8】本発明の第2の実施形態にかかる窓構造の半導
体レーザの製造方法を表す要部工程斜視図である。
【図9】従来の窓構造の半導体レーザの製造方法を表す
要部工程斜視図である。
【図10】従来の窓構造の半導体レーザの製造方法を表
す要部工程斜視図である。
【図11】従来の窓構造の半導体レーザの製造方法を表
す要部工程斜視図である。
【符号の説明】
1、101 基板 2、102 バッファ層 3、103 n型クラッド層 4、104 活性層領域 5、105 p型クラッド層 6、106 通電容易層 7、107 キャップ層 8、108 マスク 9、109 Zn含有層 10、110 窓領域 11、111 マスク 12、112 ブロック層 13、113 p型コンタクト層 14、114 p側電極 15、115 n側電極 20 Siドープ層

Claims (11)

    【特許請求の範囲】
  1. 【請求項1】端面からレーザ光を放出する半導体レーザ
    であって、 前記端面の前記レーザ光を放出する活性層部分に第1導
    電型の不純物が選択的に導入されてなる窓領域と、 前記窓領域に隣接して前記端面付近のみに選択的に設け
    られ前記第1導電型の不純物を含有する第1の半導体層
    と、 前記第1の半導体層に隣接して前記窓領域とは反対側に
    おいて前記端面付近のみに選択的に設けられ第2導電型
    の不純物を含有する第2の半導体層と、 を備えたことを特徴とする半導体レーザ。
  2. 【請求項2】端面のレーザ光を放出する部分に第1導電
    型の不純物が選択的に導入されてなる窓領域を備えた半
    導体レーザであって、 活性層を含んだ積層構造体の端面となるべき部分の上
    に、前記第1導電型の不純物を含有する第1の半導体層
    を選択的に積層させ、前記第1の半導体層の上に第2導
    電型の不純物を含有する第2の半導体層を選択的に積層
    させ、前記第1の半導体層から前記第1導電型の不純物
    を前記端面付近の前記活性層の周囲に導入させることに
    よって前記窓領域を形成したことを特徴とする半導体レ
    ーザ。
  3. 【請求項3】窓構造の半導体レーザであって、 第2導電型のクラッド層と、 前記第2導電型のクラッド層の上に設けられた活性層
    と、 前記活性層の上に設けられた第1導電型のクラッド層
    と、 端面の近傍のみにおいて前記第1導電型のクラッド層の
    上に選択的に設けられ第1導電型の不純物を含有する第
    1の半導体層と、 前記第1の半導体層の上に選択的に設けられ第2導電型
    の不純物を含有する第2の半導体層と、 前記第1の半導体層から前記第1導電型の不純物を前記
    端面付近の前記活性層の周囲に拡散させることによって
    形成した窓領域と、 を備えたことを特徴とする半導体レーザ。
  4. 【請求項4】前記第1導電型の不純物は、Zn(亜
    鉛)、Be(ベリリウム)、Mg(マグネシウム)、C
    d(カドミウム)及びHg(水銀)の少なくともいずれ
    かを含み、 前記第2導電型の不純物は、Si(シリコン)、Sn
    (すず)、C(炭素)、Ge(ゲルマニウム)及びTe
    (テルル)の少なくともいずれかを含むことを特徴とす
    る請求項1〜3のいずれか1つに記載の半導体レーザ。
  5. 【請求項5】前記活性層は、InGaAlP系化合物半
    導体の積層構造を有し、 前記第1の半導体層は、GaAs、InGaAlP、A
    lGaAs、InGaAs、ZnSSe、ZnSe及び
    ZnSよりなる群から選択されたいずれかからなり、 前記第2の半導体層は、GaAs、InGaAlP、A
    lGaAs、InGaAs、ZnSSe、ZnSe及び
    ZnSよりなる群から選択されたいずれかからなること
    を特徴とする請求項1〜4のいずれか1つに記載の半導
    体レーザ。
  6. 【請求項6】活性層を含む端面に選択的に不純物を導入
    し、前記活性層の端面における平均的なバンドギャップ
    エネルギーが端面を除く活性層の平均的なバンドギャッ
    プエネルギーより大きくされてなる窓領域を有する半導
    体レーザ装置の製造方法であって、 p型クラッド層と活性層とn型クラッド層とからなる積
    層体を第1の成長温度において成長する工程と、 第1導電型の不純物を含有する第1の半導体層と、第2
    導電型の不純物を含有する第2の半導体層とを第2の成
    長温度において堆積する工程と、 第3の温度においてアニール処理することにより前記第
    1の半導体層に含有される前記第1導電型の不純物を前
    記活性層付近に拡散させて前記窓領域を形成する工程
    と、 を備えたことを特徴とする半導体レーザの製造方法。
  7. 【請求項7】前記第2の成長温度は、前記第1の成長温
    度よりも低いことを特徴とする請求項6記載の半導体レ
    ーザの製造方法。
  8. 【請求項8】前記第3の温度は、前記第2の成長温度と
    同一またはそれより低いことを特徴とする請求項6また
    は7に記載の半導体レーザの製造方法。
  9. 【請求項9】前記窓領域を形成する前記工程の後に、前
    記第1の半導体層と前記第2の半導体層を除去する工程
    をさらに備えたことを特徴とする請求項6〜8のいずれ
    か1つに記載の半導体レーザの製造方法。
  10. 【請求項10】前記第1導電型の不純物は、Zn(亜
    鉛)、Be(ベリリウム)、Mg(マグネシウム)、C
    d(カドミウム)及びHg(水銀)の少なくともいずれ
    かを含み、 前記第2導電型の不純物は、Si(シリコン)、Sn
    (すず)、C(炭素)、Ge(ゲルマニウム)及びTe
    (テルル)の少なくともいずれかを含むことを特徴とす
    る請求項6〜9のいずれか1つに記載の半導体レーザの
    製造方法。
  11. 【請求項11】前記活性層は、InGaAlP系化合物
    半導体の積層構造を有し、 前記第1の半導体層は、GaAs、InGaAlP、A
    lGaAs、InGaAs、ZnSSe、ZnSe及び
    ZnSよりなる群から選択されたいずれかからなり、 前記第2の半導体層は、GaAs、InGaAlP、A
    lGaAs、InGaAs、ZnSSe、ZnSe及び
    ZnSよりなる群から選択されたいずれかからなること
    を特徴とする請求項6〜10のいずれか1つに記載の半
    導体レーザの製造方法。
JP26773999A 1999-09-21 1999-09-21 半導体レーザの製造方法 Expired - Lifetime JP3763708B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26773999A JP3763708B2 (ja) 1999-09-21 1999-09-21 半導体レーザの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26773999A JP3763708B2 (ja) 1999-09-21 1999-09-21 半導体レーザの製造方法

Publications (2)

Publication Number Publication Date
JP2001094206A true JP2001094206A (ja) 2001-04-06
JP3763708B2 JP3763708B2 (ja) 2006-04-05

Family

ID=17448910

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26773999A Expired - Lifetime JP3763708B2 (ja) 1999-09-21 1999-09-21 半導体レーザの製造方法

Country Status (1)

Country Link
JP (1) JP3763708B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7027474B2 (en) 2002-09-27 2006-04-11 Sharp Kabushiki Kaisha Semiconductor laser device and manufacturing method thereof
JP2006128295A (ja) * 2004-10-27 2006-05-18 Sony Corp 半導体レーザ素子およびこれを用いた半導体レーザアレイ、並びに半導体レーザ素子の製造方法
CN1301578C (zh) * 2003-09-26 2007-02-21 夏普株式会社 半导体激光器及其制造方法
JP2009071171A (ja) * 2007-09-14 2009-04-02 Sony Corp 半導体発光素子
JP2014011348A (ja) * 2012-06-29 2014-01-20 Sumitomo Electric Device Innovations Inc 半導体レーザの製造方法、及び半導体素子の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7027474B2 (en) 2002-09-27 2006-04-11 Sharp Kabushiki Kaisha Semiconductor laser device and manufacturing method thereof
CN1301578C (zh) * 2003-09-26 2007-02-21 夏普株式会社 半导体激光器及其制造方法
JP2006128295A (ja) * 2004-10-27 2006-05-18 Sony Corp 半導体レーザ素子およびこれを用いた半導体レーザアレイ、並びに半導体レーザ素子の製造方法
JP2009071171A (ja) * 2007-09-14 2009-04-02 Sony Corp 半導体発光素子
JP2014011348A (ja) * 2012-06-29 2014-01-20 Sumitomo Electric Device Innovations Inc 半導体レーザの製造方法、及び半導体素子の製造方法

Also Published As

Publication number Publication date
JP3763708B2 (ja) 2006-04-05

Similar Documents

Publication Publication Date Title
JPH10200190A (ja) 半導体レーザ及びその製造方法
US6928096B2 (en) Nitride-based semiconductor laser device and method of fabricating the same
JP3782230B2 (ja) 半導体レーザ装置の製造方法及びiii−v族化合物半導体素子の製造方法
US7215691B2 (en) Semiconductor laser device and method for fabricating the same
JP3763708B2 (ja) 半導体レーザの製造方法
US7561609B2 (en) Semiconductor laser device and method of fabricating the same
JPH09214045A (ja) 半導体レーザ及びその製造方法
US5770471A (en) Method of making semiconductor laser with aluminum-free etch stopping layer
JPH10256647A (ja) 半導体レーザ素子およびその製造方法
JP4139321B2 (ja) 発光ダイオードの製造方法
JP3501676B2 (ja) 半導体レーザ装置の製造方法
JP3801410B2 (ja) 半導体レーザ素子及びその製造方法
JP2000022262A (ja) 半導体レーザ装置
JPH05211372A (ja) 半導体レーザの製造方法
JP2004134786A (ja) 半導体レーザ装置及びその製造方法
JP2011114017A (ja) 窒化物半導体装置の製造方法
US6686217B2 (en) Compound semiconductor device manufacturing method
KR100363240B1 (ko) 반도체 레이저 다이오드 및 그 제조방법
JP2010056331A (ja) 半導体レーザ装置およびその製造方法
US20060083279A1 (en) Semiconductor laser
JP2006319120A (ja) 半導体レーザおよびその製造方法
JP3410959B2 (ja) 半導体レーザ装置及びその製造方法
JP3143105B2 (ja) 半導体レーザ素子の製造方法
JP2500588B2 (ja) 半導体レ―ザおよびその製造方法
JP2003060297A (ja) 半導体レーザおよびその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050524

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050725

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051007

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051206

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060117

R151 Written notification of patent or utility model registration

Ref document number: 3763708

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100127

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110127

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120127

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130127

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130127

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140127

Year of fee payment: 8

EXPY Cancellation because of completion of term