JP5255759B2 - 半導体デバイス用超格子歪緩衝層 - Google Patents

半導体デバイス用超格子歪緩衝層 Download PDF

Info

Publication number
JP5255759B2
JP5255759B2 JP2006302240A JP2006302240A JP5255759B2 JP 5255759 B2 JP5255759 B2 JP 5255759B2 JP 2006302240 A JP2006302240 A JP 2006302240A JP 2006302240 A JP2006302240 A JP 2006302240A JP 5255759 B2 JP5255759 B2 JP 5255759B2
Authority
JP
Japan
Prior art keywords
layer
gan
substrate
aln
led
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006302240A
Other languages
English (en)
Other versions
JP2007142397A (ja
Inventor
エス ウォン ウィリアム
エイ ネイシル マイケル
ヤン ジホン
アール ティーペ マーク
エフ ノーレンベルグ クリフォード
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Palo Alto Research Center Inc
Original Assignee
Palo Alto Research Center Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US11/356,769 external-priority patent/US7547925B2/en
Application filed by Palo Alto Research Center Inc filed Critical Palo Alto Research Center Inc
Publication of JP2007142397A publication Critical patent/JP2007142397A/ja
Application granted granted Critical
Publication of JP5255759B2 publication Critical patent/JP5255759B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00Nanooptics, e.g. quantum optics or photonic crystals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/0242Crystalline insulating materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02455Group 13/15 materials
    • H01L21/02458Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02494Structure
    • H01L21/02496Layer structure
    • H01L21/02505Layer structure consisting of more than two layers
    • H01L21/02507Alternating layers, e.g. superlattice
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/0254Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/0257Doping during depositing
    • H01L21/02573Conductivity type
    • H01L21/02576N-type

Description

本発明は発光ダイオード(LED)に関し、特に、Alに富んだ欠陥の少ない層を有し量子井戸ヘテロ構造により形成される面発光LEDのデバイスアーキテクチャの改良に関する。なお、本願は米国政府との包括的有償契約に基づく出願であり、米国政府は本願出願人に対し、米国防総省防衛高等研究計画局(DARPA)との間に結ばれた契約第N66001−02−C−8017号並びに米国陸軍航空ミサイルコマンド(AMCOM)との間に結ばれた契約第DAAH01−03−9−R003号中の条項による条件に従い、他者に本発明の実施権を許諾するよう求めることができる場合がある。
III−V族化合物半導体における窒化物の用途といえば、以前は可視光波長発光型LED用活性領域の形成であったが、窒化物により形成されるバンドギャップは割合に広く、例えば波長=300〜400nmで発光する紫外光(UV)発光型LEDをも製造可能な広さがあることから、今日では、可視光域及びUV域内のスペクトラムで発光するInAlGaN系LEDが開発・製造されるに至っている。その例としては、この参照を以てその内容を本願中に繰り入れるところの特許文献5(発明者:Bour et al.)に記載のデバイスがある。この種のデバイスは、通常、Al23(サファイア)基板上に形成したGaN:Si又はAlGaN層をテンプレートとして形成される。そのデバイス構造としては、テンプレート層の上に、順に、超格子構造を採る光漏れ抑制用AlGaN:Si/GaN層、導電接続用のnコンタクト層、光を導波するためのnGaN層、量子井戸ヘテロ構造を採るInGaN活性領域、並びに光を導波するためのpGaN領域を形成した構造を採る。これをデバイスとして仕上げる際には、更にその上に、例えばクラッディングとなるpAlGaN:Mg層、キャッピング層、更にはp電極を堆積・成長させる。
米国特許第6949140号明細書(B2) 米国特許第6898226号明細書(B2) 米国特許第6881601号明細書(B2) 米国特許第6875629号明細書(B2) 米国特許第6875627号明細書(B2) 米国特許第6865202号明細書(B2) 米国特許第6864502号明細書(B2) 米国特許第6757314号明細書(B2) 米国特許第6744800号明細書(B1) 米国特許第6617261号明細書(B2) 米国特許第6456640号明細書(B1) 米国特許第6455340号明細書(B1) 米国特許第6365429号明細書(B1) 米国特許第6107644号明細書 米国特許第6078064号明細書 米国特許第5578839号明細書 Vaudo et al., "GaN Boule Growth: A Pathway to GaN Wafers With Improved Material Quality", Physica Status Solidi A, v 194, n 2, Dec. 2002, p 494-7, ISSN:0031-8965, CODEN:PSSABA
こうした窒化物ベースのUV発光型LEDに関しては、これまでにも、そのデバイス信頼性、光出力パワー及びモード安定性を向上させるべく、様々な試みがなされている。しかしながら、UV発光型LEDの性能は、青色LEDや緑色LEDに比べるとかなり低いレベルにしか到達していないのが現状である。はっきりしているのは、どのような性質の基板及びテンプレート層を使用、形成するかによって、そのUV発光型LEDの全体としての性能が決定的な影響を受ける、ということである。例えば、UV発光型LEDの光出力に大きな影響を与える要素の一つに、LED構造を決定づける層間の電気抵抗値がある。UV発光型LEDにおいて常用されるAl23は、基板素材としては数多くの利点を有する素材であるが、その上にAlGaNテンプレート層を形成すると高い直列抵抗が発生してしまう。これはそのドーピング能力が低いことによる。更に、一般に半導体デバイスの動作特性に対し根本的な影響を及ぼす要因として、そのデバイスを形成する各種の層の結晶構造がある。その点でいうと、AlGaN層の結晶構造は、結晶テンプレート層とするにはやや貧弱である。
即ち、サファイア基板上のAlGaN又はAlNテンプレート層における転位密度は、通常は109cm-2台半ばから1010cm-2台後半の範囲内である。そのため、250〜350nm波長域で発光する遠UV発光型LEDの外部量子効率は、非常にうまく仕上がったデバイスでもなお、2%を超えることがない。GaNベースの青色LED構造では外部量子効率が50%近くに達することに留意されたい。更に、サファイア基板上に形成されるAlGaN又はAlNテンプレート層における転位密度が高いことによって、LED寿命が短いという大きな問題が引き起こされている。
他方、可視光発光型LEDについては、サファイア基板上にGaN層をエピタキシャル成長させ、そのGaN層をテンプレートとして用いてInGaAlN膜を成長させれば、テンプレート層内の転位密度が適正になりまた光電品質が優良になることが、解っている。サファイア基板上のGaNテンプレート層における転位密度は、通常は109cm-2台前半から107cm-2台半ばの範囲内であるので、サファイア基板上にGaNテンプレート層を形成したものをテンプレート系とすることにより、GaNベース可視光発光型LEDを好適に形成できる。
LED出力光の波長は、そのLEDの多重量子井戸ヘテロ構造(MQWH)活性領域内に存するAlの量に対して負の相関を有しているので、可視光発光型LEDにて使用されるGaN層に代えAlを加増した層をテンプレートとして用いれば、可視光より短波長例えばUVで発光するLEDを得ることができるかもしれない。しかしながら、MQWH領域内Al量を可視光発光型LEDにおけるそれよりも多くすると、構造上及びデバイス性能上、様々な問題が現れる。
更に、サファイア基板及びその上に形成したGaNテンプレート層からなるGaN/サファイアテンプレート系上に優良品質のUV発光型LED構造を形成する試みは、結晶テンプレートとして形成したGaN層とその上にエピタキシャル成長させた層の間に大きな格子不整合が生じ、歪ひいてはクラックが発生する、という解決困難な問題に直面している。こうした格子不整合は、GaN/サファイアテンプレート系上に形成される層内のAl量が多い程ひどくなる。先に述べたようにUV発光型LEDを得る必要からAlに富んだ層を形成する(例えば280nmで発光するLEDを得るためその層内Al量が最大50%のMQWH活性領域を形成し更にその層内Al量が最大60〜70%のAlGaN電流及び光閉じこめ層を周囲に形成する)と、GaN/サファイアテンプレート系上に成長したInAlGaNヘテロ構造内に引張応力が発生し、それによってAlGaNエピタキシャル層にクラックが生じる。AlGaNエピタキシャル層の厚みが限界厚みを超えなければこうしたクラックは生じないが、Alのモル分率が50%のAlGaN膜の場合、その限界厚みは約20〜50nmと非常に薄い。この値は、実用に足る遠UV発光型LED構造を実現するには大変に薄すぎる。そして、格子不整合を吸収可能な歪緩衝の仕組みを実現するための努力は、これまでのところ、何れも成功しておらず或いは非実用的な段階に留まっている。
こうした状況に鑑み、本願においては、Alに富んだ厚いAlGaN膜をクラックなしでGaN/サファイアテンプレート系上に成長させ得るようにするため、歪を緩衝する層、例えばGaN/AlNからなる超格子構造を用いることを提案する。例えば、GaN/サファイアテンプレート系の上方にInAlGaNヘテロ構造を成長させ、それによってUV発光型LEDを形成する場合、本発明の一実施形態によれば、GaNテンプレート層上に、歪緩衝層として機能するGaN/AlN短周期超格子(SPSL)層が形成される。GaNテンプレート層上にこうしたGaN/AlN歪緩衝SPSL層があれば、Alに富んだInAlGaNによる高品質のMQWH活性領域をクラックなしで成長させ、遠UV波長域で発光するLEDを製造することができる。更に、このGaN/AlN歪緩衝SPSL層は、デバイスを構成する他の層を成長させるのに適した条件(例えば温度及び圧力)で、形成することができる。そうすることによって、デバイスの生産効率が高まる。
これは必須ではないが、MQWH構造を成長させることにより遠UV発光型LED構造を形成した後は、例えば形成した遠UV発光型LED構造をヒートシンク上にフリップチップボンディングし、更にエキシマレーザ等によるレーザリフトオフ(LLO)を実行してサファイア基板を除去するとよい。光吸収性のGaNテンプレート層や、GaN/AlN歪緩衝SPSL層(の全部又は一部)も、反応性ガス支援イオンビームエッチング(CAIBE)等のドライエッチング法等を用いて除去するとよい。GaN/サファイアテンプレート系を除去すると、UV透過性のAlGaN電流拡散層を介し光が出射されることとなるため光出射効率が高まるだけでなく、デバイス構造の垂直構造化によって動作電圧を下げることも可能になる。
本発明は、更に、高電子移動度トランジスタ(HEMT)等の非光学的用途にも有用である。即ち、本発明に係る歪緩衝用GaN/AlN層を形成、使用することによって、非光学的用途に用いられるGaN/サファイアテンプレート系上に、比較的Alに富んだ欠陥の少ない膜を成長させることが可能になる。
図1に、本発明に係る半導体構造の一例たるLED構造10を示す。このLED構造10はインデクスガイディング層及び障壁付AlGaInNヘテロ構造を形成しており、図示の如く、Al23(サファイア)基板12の上に、GaN層14、GaN/AlN超格子層16、AlGaN:Si層18、AlGaN/AlGaN:Si超格子層20、AlGaN:Si層22、InAlGaN多重量子井戸(MQW)活性層24、AlGaN:Mg層26、AlGaN:Mg層28、AlGaN/AlGaN:Mg超格子層30及びGaN:Mg層32を形成した構造を有している。そのうち基板12に接しているGaN層14はテンプレート層として使用される層であり、この層は、厚み=2〜10μmまでGaNをエピタキシャル成長させることによって、基板12上に形成する。このテンプレート層14を形成するに際しては、温度=約1100℃、炉内圧=約200Torrの雰囲気を使用するとよい。また、Siをドーピングしてもよいし、しなくてもよい。テンプレート層14に接するようテンプレート層14上に形成されているGaN/AlN超格子層16は、歪緩衝用のSPSL層乃至超格子構造であり、これについては後に詳述する。その上に形成されているAlGaN:Si層18はバッファ層、更にその上に形成されているAlGaN/AlGaN:Si超格子層20はnストレイン層である。このnストレイン層20を設けることによって、その上のクラッディングを厚めに形成することが可能となり、従って更にその上の各層への光漏れを抑えることができる。その上に形成されているAlGaN:Si層22はインデクスガイディング層として機能するnクラッディング層であり、その上に形成されているInAlGaN−MQW活性層24はMQWH活性領域であり、更にその上に形成されているAlGaN:Mg層26はインデクスガイディング層として機能するpクラッディング層であり、更にその上に形成されているAlGaN:Mg層28はバッファ層であり、更にその上に堆積しているAlGaN/AlGaN:Mg超格子層30はpストレイン層であり、最後に形成されているGaN:Mg層32はLED構造10を覆うキャッピング層である。この構造においては、MQW活性層24は超格子層16より上方にあり、またインデクスガイディング層22及び26はMQW活性層24を上下から挟んでいる。なお、上述した層のうち幾つかの形成手法については、例えば、先に引用した特許文献5にも散見されるので参照されたい。ご理解頂けるであろうが、デバイスを完成させるには図示しない電極類等を設けることとなろう。また、図示した構造と同一又は類似の構造を複数個、アレイ状に形成する実施形態もあり得る。
こうして得られるLED構造10は、それ自体でもUV発光型LEDとして機能し得るものの、GaNテンプレート層14がUV波長域では光吸収性を呈するため、MQW活性層24にて発生した輻射光が基板12通過時にGaNテンプレート層14により幾分吸収されてしまう。そこで、本実施形態では、デバイス性能を存分に引き出すために、Al23基板12及びGaNテンプレート層14を除去することとしている。基板・テンプレート層除去プロセスとしては、例えば、この参照を以てその内容を本願に繰り入れるところの特許文献8に記載されているLLOプロセスを、変形適用すればよい。LLOプロセスを利用した基板・テンプレート層除去方法には少なくとも二種類を提案できる。そのうち第1の方法は、基板ヒートシンク体接合、基板除去、テンプレート層除去(兼超格子層除去)等の工程を実施する方法である(後述の図2)。基板ヒートシンク体接合とは、図1に示したLED構造10の表裏両面のうちAl23基板12がある側から見て裏側の面上に、基板及びヒートシンクを一体にした基材或いは基板の役割とヒートシンクの役割とを兼ね備える基材、即ち基板ヒートシンク体を接合する工程である。次いで実施される基板除去は、レーザ例えばエキシマレーザによってGaNテンプレート層14からAl23基板12を分離し、分離されたAl23基板12を取り除く工程である。その後実施されるテンプレート層除去は、ケミカルプロセス例えばドライエッチングによって、基板除去済のLED構造10から更にGaNテンプレート層14を取り除く工程である。テンプレート層除去工程において、テンプレート層除去目的のケミカルプロセスにより更にGaN/AlN超格子層16の全部又は一部をも同時に除去可能である。LLOプロセスを利用した基板・テンプレート層除去方法としては、第2に、中間基板接合、基板除去、テンプレート層除去(兼超格子層除去)、UV透過性基板接合等の工程を実施する方法がある(後述の図8)。中間基板接合とは、図1に示したLED構造10の表裏両面のうちAl23基板12がある側から見て裏側の面上に、転写用の中間基板乃至ウェハを接合する工程である。UV透過性基板接合は、Al23基板12及びGaNテンプレート層14(更にはGaN/AlN超格子層16の全部又は一部)を除去済のLED構造10の表裏両面のうち、除去前にAl23基板12及びGaNテンプレート層14が占めていた側の面を、ある種のUV透過性基板に接合する工程である。そこで、以下、まずは第1の基板・テンプレート層除去方法について、図2を参照して説明する。なお、以下の図示参照説明においては、本発明に係る半導体構造、LED構造、LED乃至それらの製造方法を、かなり模式化して示してある。即ち、実際の構造にて設けられる層が漏れなく図示或いは説明されているわけではないことに、留意されたい(他の図示参照説明に関しても同様である)。
第1の基板・テンプレート層除去方法を実施する場合、まず、図2Aに示すようにLED構造34又はそのアレイを基板36に固定する。固定されるLED構造34は図1に示したLED構造10と同様の構造を有するものであり、この図では、InAlGaN−MQW活性層24又はこれを含む一群の層が、InAlGaN−LED活性領域52として表されている。固定先の基板36は、銅、ダイアモンド、バルクAlN、シリコン等、熱伝導率が高い素材によってヒートシンクとして機能するように形成された平板状の基板である(本願では「基板ヒートシンク体」と称する)。基板ヒートシンク体36へのLED構造34の固定には、フリップチップボンディング、加熱ボンディング、(超)音波ボンディング等の間接的固定手法を使用した各種の加工・変形プロセス、即ち基板ヒートシンク体36・LED構造34間に恒久的な電気的、熱的及び機械的接触及び接合をもたらせる加工・変形プロセスによって行う。図示の例では、LED構造34側(MQW活性層24側)に第1金属コンタクト層(pコンタクト)38が、また基板ヒートシンク体36側に半田層40及びAuTi層42のペアがパターニングされて又はパターニングなしで、それぞれ配されているので、例えば半田リフローによってpコンタクト38を半田層40及びAuTi層42に接合することにより、基板ヒートシンク体36にLED構造34を固定するとよい。基板ヒートシンク体36に熱伝導性のみならず電気伝導性もあり、従ってこの接合乃至固定を介してLED構造34のpコンタクト38が基板ヒートシンク体36に電気的に接続される場合には、基板ヒートシンク体36の背面即ちLED構造34とは逆側の面上に背面コンタクト層(背面p電極)44を配することで、良好な品質の外部電極を形成することができる。
LED構造34を基板ヒートシンク体36に固定したら、次いで、図2Bに示すようにエキシマレーザによりAl23基板12上を走査する。Al23基板12・GaNテンプレート層14界面では、GaNとそれに接する素材との間のバンドギャップによりこのレーザ光が高効率で吸収されるため、レーザ光照射につれGaN素材の分解が効率的に進行し、Al23基板12・GaNテンプレート層14間接合が脆化(或いは破壊)される。レーザ光照射で変性した界面を更に高温、例えばGaの融点より高い温度(Tm〜30℃)で熔融させれば、その界面における接合は更に弱くなる。レーザ光照射(及び加熱)によって接合が十分に弱まったら、図2Cに示すようにAl23基板12をLED構造34から取り外す。この取外は特別な手段でなく単なる(機械的な)取外作業・取外手段で行うことができる。
Al23基板12を取り外した後のLED構造34上には、通常は厚み=数μmのGaNテンプレート層14と、GaN/AlN超格子層16とが残っている。そこで、GaNテンプレート層14と、GaN/AlN超格子層16(のうち一部又は全部)とを、CAIBE等のドライエッチング法か、或いは適当なウェットエッチング法を用いて取り除く。これを実施すると、実質的に、図2Dに示すが如き構造が得られる。図2Dに示す構造が得られたら、その構造の表面に露出しているInAlGaN−LED活性領域52上に導電体をパターニングすることにより、図2Eに示すように第2導電コンタクト層(nコンタクト)54を形成する。このパターニングは例えば標準的なフォトリソグラフィプロセスやシャドーマスクプロセスによって行えばよいが、無論そうしたプロセスに限定されるものではなく、これを行える手法は他にもいろいろある。こうして最終的に得られるLED構造56は、図2Fに示すように基板ヒートシンク体36と直交する方向に沿い上面から光を出射する構造となる。また、LED活性領域52を挟むよう下面及び上面に形成されLED活性領域52に直接接しているコンタクト層44,54を介し、そのLED活性領域52を外部に直接導電接続することができる。
図3に、本実施形態におけるGaN/AlN超格子層16の一例構成を示す。この例におけるGaN/AlN超格子層16は、AlN層の上にGaN層を形成する手順を繰り返して形成した複数個のGaN・AlNマッチドペア57から構成されている。即ち、この図に示す構成を得るには、まずGaNテンプレート層14の上にAlN層を成長させ、次いでその上にGaN層を成長させる。これら成長させたAlN層及びGaN層は1個目のGaN・AlNマッチドペア57をなす。この1個目のGaN・AlNマッチドペア57の上にも、同じくAlN層更にはGaN層を成長させ、それによって2個目のGaN・AlNマッチドペア57を形成する。こうした手順を繰り返すことにより、多数のGaN・AlNマッチドペア57からなるGaN/AlN超格子層16を形成することができる。最終ペアのGaN層上にはAlGaN:Siバッファ層18を形成する。また、各GaN・AlNマッチドペア57を構成するGaN層の厚みは約0.7nm、同じくAlN層の厚みも約0.7nmであり、これらGaN層及びAlN層は温度=約1100℃、炉内圧=約200Torrで成長させる。GaN層及びAlN層の成長速度はおよそ0.5nm/secに達する。GaN/AlN超格子層16はアンドープ層として形成すればよいが、Si等をドーピングしてもかまわない。ドーピングには本件技術分野において既知の手法を用いればよい。
ご理解頂けるように、GaN/AlN超格子層16の基本的役割は、その上にAlに富んだ層を堆積、成長させられるようにすることにある。即ち、本実施形態の如くGaN/AlN超格子層16を設けた場合、GaN/AlN超格子層16の上方に形成される各層では欠陥の発生が抑えられるため、従来では形成できなかったAlに富む層を、GaN/AlN超格子層16の上方に堆積、成長させることができる。反面、GaN/AlN超格子層16を形成するには複数ペアの要素層(GaN層及びAlN層)を交互形成する必要があり、各要素層の形成毎にプロセス用装置制御条件の設定や組成素材の炉内導入を行わねばならないため、多数の要素層からなるGaN/AlN超格子層16の形成には多くの時間がかかりまた多くのプロセスリソースが費やされる。従って、GaN/AlN超格子層16を形成する際には、プロセスが単純になるようGaN・AlNマッチドペア57の個数を抑えよという要請と、Alに富むヘテロ構造をクラックなしで形成できるよう十分な個数のGaN・AlNマッチドペア57を設けよという要請とを、適正に勘案してバランスをとることが肝要である。
GaN・AlNマッチドペア57の個数が何個の範囲であればバランスがとれるかを調べるため、本願出願人は、図1に示したUV発光型のLED構造10からAl23基板12、GaNテンプレート層14及びGaN/AlN超格子層16を除去した構造を、複数通り試作して試験を行った。試作品は、20〜80個の範囲内でGaN・AlNマッチドペア57の個数を違えて複数個製作した。また、各AlGaN層におけるAlのモル分率は25〜40%の範囲内とし、Al23基板12、GaNテンプレート層14及びGaN/AlN超格子層16の除去には前掲の特許文献8に記載のプロセスを使用した。そして、その結果得られた複数個の試作品について、構造的な問題の有無、そのAlGaN:Siバッファ層18の表面状態、その光学特性・光学性能の値を調べた。AlGaN:Siバッファ層18の表面状態を調べたのは、AlGaN:Siバッファ層18にクラックを生じさせないようにすることが、その上方に各種の各層を好適に形成する上で、またMQWH活性領域24におけるクラック発生を防ぎデバイス性能を確保する上で、致命的に重要な要請であるからである。表1にまとめてあるように、また図7A〜図7Dに示した走査型電子顕微鏡(SEM)写真から看取できるように、GaN/AlN超格子層16を構成するGaN・AlNマッチドペア57の個数を20個とした試作品においては、AlGaN:Siバッファ層18に顕著な表面不整及びクラックが現れ、また40個とした試作品においても(構造的クラックは減少したが)表面不整及びクラックが幾分か現れたのに対し、80個とした試作品においては、構造的クラックがなく、表面が滑らかで、LED発光特性がよく、その割りにGaN・AlNマッチドペア57の個数が少ないという望ましい結果が得られた。即ち、80ペア型(或いは範囲を以て70〜90ペア型)GaN/AlN超格子層16を形成することにより、基本的には、察知できるようなダメージ乃至クラックをなくすことができる。
本願出願人は、更に、GaN/AlN超格子層16を構成するGaN層及びAlN層の厚みをどの程度にすればよいかに関しても、試作及び試験を行った。試作品においては、GaN層及びAlN層の厚みを0.7nm又は1.4nmとして組み合わせた。更に、試作品の製作条件は上掲の試作と同様の条件とした。そうして得られた試作品、特にそのAlGaN:Siバッファ層18の表面状態を調べた結果によれば、GaN/AlN超格子層16を構成する各要素層の厚みによるクラック状況の違いは見受けられなかった。しかし、表2にまとめたように、半値幅(FWMH)におけるX線回折試験(XRD)の結果が、GaN層及びAlN層を共に厚み=0.7nmとしたときに最も狭くなることが、判明した。
図4に、325nmで発光させ得るUV発光型LEDヘテロ構造58の断面SEM像を示す。このSEM像から看取できるのはAl23基板60、GaN:Siテンプレート層62、GaN/AlN超格子層64及びInAlGaN−MQWH層66だけであるが、これ以外にも、近接する層に比べ薄すぎるか(その層へのドーピングの影響で)コントラストが低すぎるためSEM像に現れない層がある。例えば、ヘテロ構造58の上にはコンタクト層があるが、このコンタクト層は20nmの厚みしかないため、SEM写真から看取することはできない。この図のヘテロ構造58においては、まずAl23基板60上にGaN:Siテンプレート層62が被着形成されており、その上に80ペアの要素層からなるGaN/AlN超格子層64が被着形成されており、その上には更にInAlGaN−MQWH層66が被着形成されている。GaN/AlN超格子層64を構成する各要素層の厚みは0.7nmであり、InAlGaN−MQWH層66におけるAl量はモル分率で35〜40%の範囲内である(少なくとも25%とするとよく、より好ましくは35%以上とする)。この断面像から看取できるように、InAlGaN−MQWH層66には、その下にあるGaN/AlN超格子層64に起因する目に付く特徴、例えばクラック等は現れていない。
図5に、GaN/サファイアテンプレート系上に成長させた遠UV発光型LED、特に本発明の特徴に係る歪緩衝用GaN/AlN超格子層を有するものの、電圧対電流特性を示す。この特性の測定は、サファイア基板除去、GaNテンプレート層及びGaN/AlN超格子層のエッチングによる除去、並びに基板ヒートシンク体たる水晶基板への転写の後に、行った。その輻射のピークは波長=327nm(約325nm)に現れている。また、図5にその電圧対電流特性を示したUV発光型LEDの発光スペクトラムを、図6に示す。これらの特性データから解るように、LLOプロセスによる各層除去及び水晶基板への転写を実施して得た遠UV発光型LEDのデバイス特性は良好である。即ち、その電流電圧特性がよく、発光スペクトラムのピーク幅が狭くてきれいである。これらのことは、このLEDを構成する素材の品質やこのLEDのデバイスとしての品質が、全体的に良好であることを表している。
図8に、本発明の他の実施形態に係る面発光型LED製造方法を示す。この図に示す方法においては、UV発光型LED構造34をひとまずサファイア基板12からから中間基板(中間ホスト基板)70に転写し、更にその主要部をUV透過性の素材からなる恒久基板74に被着又は転写する、という手法を採っている。中間基板70としては、例えば水晶基板、フレキシブル基板等を用いることができる。フレキシブル基板を用いる方が、得られたLEDをより大きなシステム内に組み込むには、都合がよいであろう。
この方法を実施する際には、まず、図8Aに示すように、UV発光型LED構造34の表裏両面のうちサファイア基板12側とは逆側の面上に、接着剤やエポキシを用いて(例えばUV透過性の)中間基板70を接合し、次いで、図8B及び図8Cに示すように、先の実施形態と同じくLLOプロセスを実施してGaNテンプレート層14上のサファイア基板12を除去し、更に、図8Dに示すように、エッチングによりGaNテンプレート層14(及びGaN/AlN超格子層16の全部又は一部)を界面100から除去する。エッチングに先立って平坦化用の犠牲層102を形成してもよい。この工程を終えた段階では、中間基板70上にはLED活性領域52その他の層が残っている。エッチングを終えたら、次いで、図8Eに示すようにLED活性領域52上にnコンタクト層72を形成し、更にUV透過性のエポキシ例えばEpotek301−2FL(商品名)を用いてnコンタクト層72に恒久基板74を接合する。但し、恒久基板74をLED活性領域52に直に接合し、恒久基板74それ自体をnコンタクトとして機能させるようにしてもよい。UV透過性エポキシが中間基板70に接着しないようにするため、LEDの側面に保護層を何層か設けることもできる。
この後LEDを完成させるやり方は、図8Fから看取できるように少なくとも二通りある。一つ目のやり方は、中間基板70をLED構造と接合しているエポキシを溶解させる溶剤、例えばアセトン中に中間基板70付のLED構造を浸漬させ、それによって中間基板70をLED構造から切り離す、というやり方である。中間基板70がなくなれば、図中下側へと光を出射することができる。LED活性領域52との電気的接続は、その上下のコンタクト層を介し上側、即ち恒久基板74側から行えばよい。もう一つのやり方は、中間基板70としてそもそもUV透過性の基板を使用しておく、というやり方である。このやり方を採る場合、中間基板70を取り除く必要はない。このやり方によって得られるLEDも、図中下側へと光を出射し電気的接続は上側から行う構成となる。
以上説明したように、本発明によれば、GaN/サファイアテンプレート系上に歪緩衝用GaN/AlN超格子層を形成することとしたため、歪緩衝用GaN/AlN超格子層の上方に、比較的Alに富む層を実質的に欠陥なしで形成することができる。こうした構造はとりわけ光学系にて有用であるが、本発明は非光学系の分野にも適用することができる。例えば、この参照を以てその内容を本願中に繰り入れるところの米国特許出願第10/952202号に記載のHEMTにおいて、Al量の多いAlGaNバッファ層の上にアンドープGaN層を形成する場合、歪緩衝用GaN/AlN層を設けることによって、AlGaNバッファ層の品質向上によるアンドープGaN層の品質向上を通じ、終局的にはデバイス性能を向上させることができる。このように、本発明は、非光学的用途に用いられるGaN/サファイアテンプレート系上に歪緩衝用GaN/AlN層を形成し、比較的Alに富む膜を少ない欠陥で成長させ得るようにする形態でも、実施できる。
また、以上本発明の好適な実施形態として説明した構成においては、GaN/サファイアテンプレート系の上方にGaN/AlN超格子層を形成し、この超格子層を部分的に歪緩衝層として機能させて遠UV発光型LEDを成長させていた。更に、GaN/AlN超格子層を設ける手法の利点として、GaN/サファイアテンプレート系とモル分率的にAlに富むヘテロ構造との間の歪を緩和できることや、それにより性能がよく遠UVで発光するLED構造を好適に成長させ得ることや、エキシマレーザを用いたLLOによって基板を除去するという工法をとれることも、示されていた。このように詳細に説明したけれども、その対象とされたのは本発明の一実施形態であって本発明には他種実施形態、変形例があり得ることを、了解されたい。即ち、上に説明した実施形態は単なる代表例であり、いかなる迂路を介してであれ、本発明の技術的範囲、用途、構成等を限定、縮小解釈する余地を与えるものではない。むしろ、以上の説明は、本件技術分野における習熟者(いわゆる当業者)が本発明を実施する際便利に参照できる案内文というべきものであり、上述の実施形態に対しては、別紙特許請求の範囲により規定されている本発明の技術的範囲、並びにその思想的神髄を逸脱することなく、様々に構成上又は機能上の変形を施し得ることを、念頭に置かれたい。
本発明の一実施形態に係るLED、即ちMQWH活性領域及びGaN/AlN超格子層を有するLEDの断面図である。 本発明の一実施形態に係る面発光型LED製造方法、特にそのLLOプロセス及びエッチングプロセス内工程群を示す図である。 本発明の一実施形態におけるGaN/AlN超格子層の詳細を示す図である。 本発明の一実施形態に係るLED構造、即ちGaN/サファイアテンプレート系、その上にあるGaN/AlN超格子層並びに更にその上に成長させたMQWH活性領域を有するLED構造の一部分について、SEM撮像データを示す図である。 本発明の一実施形態に係る遠UV発光型LED、即ちGaN/サファイアテンプレート系、その上にある歪緩衝用GaN/AlN超格子層並びにその上に成長させたLED活性領域を有する遠UV発光型LEDの電圧電流特性が許容水準に達することを示すグラフである。 本発明の一実施形態に係る遠UV発光型LED、即ちGaN/サファイアテンプレート系、その上にある歪緩衝用GaN/AlN超格子層並びにその上に成長させたLED活性領域を有する遠UV発光型LEDの発光スペクトラムを示す波長対出力光強度グラフである。 GaN/サファイアテンプレート系上に成長させた遠UV発光型LED、特にその間にある歪緩衝用超格子層を構成するGaN層とAlN層のペア数が20ペアのLEDを捉えたSEM撮像データを示す図である。 同じく40ペアのLEDを捉えたSEM撮像データを示す図である。 同じく60ペアのLEDを捉えたSEM撮像データを示す図である。 同じく80ペアのLEDを捉えたSEM撮像データを示す図である。 本発明の他の実施形態に係る面発光型LED製造方法を示す図である。
符号の説明
10,34,56,58 LED構造、12,60 Al23(サファイア)基板、14,62 GaN又はGaN:Siテンプレート層、16,64 歪緩衝用GaN/AlN超格子(SPSL)層乃至構造、24,52,66 InAlGaN−MQW又はMQWH−LED活性層乃至活性領域。

Claims (4)

  1. 基板と、基板上に被着形成されたテンプレート層と、テンプレート層上に被着形成された超格子構造と、を備え、上記超格子構造がAlN層及びGaN層を70から90ペア有し、且つ、前記AlN層及び前記GaN層の厚みがそれぞれ0.7nmである半導体構造。
  2. 請求項1記載の半導体構造であって、上記基板がAlを含む半導体構造。
  3. 請求項2記載の半導体構造であって、上記テンプレート層がGaNを含む半導体構造。
  4. 請求項1乃至3の何れか一項記載の半導体構造であって、更に、超格子構造の上方に形成された多重量子井戸へテロ構造を備え、以て半導体LED構造として構成された半導体構造。
JP2006302240A 2005-11-14 2006-11-08 半導体デバイス用超格子歪緩衝層 Active JP5255759B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US73636205P 2005-11-14 2005-11-14
US60/736,362 2005-11-14
US11/356,769 US7547925B2 (en) 2005-11-14 2006-02-17 Superlattice strain relief layer for semiconductor devices
US11/356,769 2006-02-17

Publications (2)

Publication Number Publication Date
JP2007142397A JP2007142397A (ja) 2007-06-07
JP5255759B2 true JP5255759B2 (ja) 2013-08-07

Family

ID=37820657

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006302240A Active JP5255759B2 (ja) 2005-11-14 2006-11-08 半導体デバイス用超格子歪緩衝層

Country Status (2)

Country Link
EP (2) EP1990841B1 (ja)
JP (1) JP5255759B2 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7547925B2 (en) 2005-11-14 2009-06-16 Palo Alto Research Center Incorporated Superlattice strain relief layer for semiconductor devices
JP2010507262A (ja) * 2006-10-18 2010-03-04 ナイテック インコーポレイテッド 垂直深紫外線発光ダイオード
JP2010537408A (ja) * 2007-08-14 2010-12-02 ナイテック インコーポレイテッド マイクロピクセル紫外発光ダイオード
KR101438808B1 (ko) 2007-10-08 2014-09-05 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
JP5288852B2 (ja) * 2008-03-21 2013-09-11 スタンレー電気株式会社 半導体素子の製造方法
US8847203B2 (en) 2009-11-04 2014-09-30 Dowa Electronics Materials Co, Ltd. Group III nitride epitaxial laminate substrate
JP5334057B2 (ja) * 2009-11-04 2013-11-06 Dowaエレクトロニクス株式会社 Iii族窒化物積層基板
JP5353802B2 (ja) * 2010-04-12 2013-11-27 豊田合成株式会社 半導体発光素子の製造方法およびランプ、電子機器、機械装置
US8865565B2 (en) 2011-08-02 2014-10-21 Kabushiki Kaisha Toshiba LED having a low defect N-type layer that has grown on a silicon substrate
CN105006505B (zh) 2014-04-15 2019-03-15 传感器电子技术股份有限公司 具有应力管理的半导体异质结构
US9799793B2 (en) 2014-04-15 2017-10-24 Sensor Electronics Technology, Inc. Semiconductor heterostructure with stress management
KR102237154B1 (ko) * 2015-02-25 2021-04-07 엘지이노텍 주식회사 발광 소자 및 이를 구비한 라이트 유닛
KR102416010B1 (ko) * 2015-03-31 2022-07-05 서울바이오시스 주식회사 자외선 발광 소자
KR102355604B1 (ko) * 2015-07-03 2022-01-26 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광 소자 및 이를 구비한 라이트 유닛
JP7003058B2 (ja) 2016-04-15 2022-02-04 スージョウ レキン セミコンダクター カンパニー リミテッド 発光素子、発光素子パッケージおよび発光モジュール
DE102016120335A1 (de) * 2016-10-25 2018-04-26 Osram Opto Semiconductors Gmbh Halbleiterschichtenfolge und Verfahren zur Herstellung einer Halbleiterschichtenfolge
CN115050866B (zh) * 2022-08-16 2022-11-08 江苏第三代半导体研究院有限公司 极化可控的量子点Micro-LED同质外延结构及其制备方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6744800B1 (en) 1998-12-30 2004-06-01 Xerox Corporation Method and structure for nitride based laser diode arrays on an insulating substrate
JP3454181B2 (ja) * 1999-03-23 2003-10-06 松下電器産業株式会社 窒化物半導体素子
JP3773713B2 (ja) * 1999-08-24 2006-05-10 三洋電機株式会社 量子箱の形成方法
JP2001077412A (ja) * 1999-09-02 2001-03-23 Sanyo Electric Co Ltd 半導体素子およびその製造方法
US6570898B2 (en) 1999-09-29 2003-05-27 Xerox Corporation Structure and method for index-guided buried heterostructure AlGalnN laser diodes
JP2002100837A (ja) * 2000-09-25 2002-04-05 Sharp Corp 窒化物半導体発光素子およびその製造方法
US6906352B2 (en) * 2001-01-16 2005-06-14 Cree, Inc. Group III nitride LED with undoped cladding layer and multiple quantum well
US6958497B2 (en) * 2001-05-30 2005-10-25 Cree, Inc. Group III nitride based light emitting diode structures with a quantum well and superlattice, group III nitride based quantum well structures and group III nitride based superlattice structures
JP2003077835A (ja) * 2001-09-06 2003-03-14 Ngk Insulators Ltd Iii族窒化物素子及びiii族窒化物エピタキシャル基板
US20040140474A1 (en) * 2002-06-25 2004-07-22 Matsushita Electric Industrial Co., Ltd. Semiconductor light-emitting device, method for fabricating the same and method for bonding the same
JP4438277B2 (ja) * 2002-09-27 2010-03-24 日亜化学工業株式会社 窒化物半導体結晶の成長方法及びそれを用いた素子
JP2005012063A (ja) * 2003-06-20 2005-01-13 Fujitsu Ltd 紫外発光素子およびその製造方法

Also Published As

Publication number Publication date
EP1786044A1 (en) 2007-05-16
EP1990841A3 (en) 2009-11-11
JP2007142397A (ja) 2007-06-07
EP1990841B1 (en) 2020-01-08
EP1990841A2 (en) 2008-11-12
EP1786044B1 (en) 2016-01-20

Similar Documents

Publication Publication Date Title
JP5255759B2 (ja) 半導体デバイス用超格子歪緩衝層
US8154009B1 (en) Light emitting structure including high-al content MQWH
US7153715B2 (en) Semiconductor device and method for fabricating the same
US7268372B2 (en) Vertical GaN light emitting diode and method for manufacturing the same
JP3784785B2 (ja) 垂直構造窒化ガリウム系発光ダイオードの製造方法
JP4624131B2 (ja) 窒化物系半導体素子の製造方法
JP4653804B2 (ja) 発光半導体チップの製造方法および半導体チップ
KR102209263B1 (ko) 반도체 광디바이스의 제조 방법 및 반도체 광디바이스
JP2004072052A (ja) 半導体装置及びその製造方法
US7759219B2 (en) Method of manufacturing nitride semiconductor device
JP2013542608A (ja) 複合基板の形成方法
JP2019186539A (ja) 半導体光デバイスの製造方法及び半導体光デバイスの中間体
JP2007221051A (ja) 窒化物系半導体素子の製造方法
US20110024775A1 (en) Methods for and devices made using multiple stage growths
JP2002009003A (ja) 半導体基板およびその作製方法および発光素子
JP2009238834A (ja) 窒化物系半導体層を有する支持基板およびその形成方法
JP2010056457A (ja) 発光素子アレイの製造方法
KR102649711B1 (ko) 초박형 반도체 다이의 제조 방법
US20220278250A1 (en) Semiconductor light emitting element and method of manufacturing semiconductor light emitting element
CN116802349A (zh) 半导体基板及其制造方法、制造装置、电子部件以及电子设备
JP2022163956A (ja) 窒化ガリウム系半導体発光素子とその製造方法
JP4601944B2 (ja) 窒化物半導体発光素子の位置決め方法と、この位置決め方法を用いた窒化物半導体装置の製造方法
JP2007300146A (ja) 半導体装置及びその製造方法
JP2006237386A (ja) 窒化物系半導体発光ダイオード

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091105

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110928

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111025

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120124

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120327

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120724

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20120731

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20120914

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130422

R150 Certificate of patent or registration of utility model

Ref document number: 5255759

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160426

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250