JP5334057B2

JP5334057B2 - Ｉｉｉ族窒化物積層基板

Info

Publication number: JP5334057B2
Application number: JP2009252982A
Authority: JP
Inventors: 孝志江川; 陵坂本; 統夫伊藤
Original assignee: Dowa Electronics Materials Co Ltd
Current assignee: Dowa Electronics Materials Co Ltd
Priority date: 2009-11-04
Filing date: 2009-11-04
Publication date: 2013-11-06
Anticipated expiration: 2029-11-04
Also published as: JP2011100772A

Description

本発明は、III族窒化物積層基板に関し、特に、電子デバイス等に用いられるIII族窒化物積層基板に関する。

一般に、Al、Ga、InなどのIII族元素と窒素との化合物であるIII族窒化物半導体は、発光素子やHEMT等の電子デバイスに広く用いられている。このようなデバイスの特性は、III族窒化物半導体の結晶性に大きく影響されるため、結晶性の高いIII族窒化物半導体が求められている。

III族窒化物半導体の成長用基板としては、サファイアを用いるのが一般的であったが、近年、安価で比較的放熱性が良い等の理由から、シリコン基板を用いる技術が開発されている。このようなシリコン基板は、上記サファイア基板と比較してIII族窒化物半導体との格子定数差が大きいため、結晶性の高いIII族窒化物半導体を得ることは困難であった。

特許文献１には、シリコン基板とIII族窒化物半導体との間にAl組成の低いAlGaN層とAl組成の高いAlGaN層とを交互に積層した超格子積層体を設けることにより、表面が平坦で割れのないIII族窒化物半導体を得る技術が開示されているが、このIII族窒化物半導体の結晶性については、何ら考慮されていなかった。

特開２００７−６７０７７号公報

本発明の目的は、III族窒化物半導体の割れの発生を抑制し、かつ結晶性の高いIII族窒化物積層基板を提供することにある。

上記目的を達成するため、本発明の要旨構成は以下のとおりである。
（１）シリコン基板と、該シリコン基板上に形成した歪超格子積層体と、該歪超格子積層体上に成長したIII族窒化物積層体とを具えるIII族窒化物積層基板であって、
前記歪超格子積層体は、少なくとも前記シリコン基板側から順に第１超格子積層体と第２超格子積層体とを有し、前記第１超格子積層体は、AlN層とGaN層とを交互に積層してなり、前記第２超格子積層体は、AlN層とAl_xGa_1-xN(0＜x＜1)層とを交互に積層してなり、かつ前記第１超格子積層体の総厚が１μmを超えることを特徴とするIII族窒化物積層基板。

（２）前記歪超格子積層体は、前記シリコン基板上にバッファ層を介して形成される上記（１）に記載のIII族窒化物積層基板。

（３）前記歪超格子積層体は、前記シリコン基板上に直接形成される上記（１）に記載のIII族窒化物積層基板。

（４）前記第１超格子積層体の前記AlN層および前記GaN層の組数は、50〜120の範囲である上記（１）、（２）または（３）に記載のIII族窒化物積層基板。

（５）前記第２超格子積層体のAl組成比ｘは、0＜x＜0.4の範囲である上記（１）〜（４）のいずれか一に記載のIII族窒化物積層基板。

（６）前記第２超格子積層体の前記AlN層および前記Al_xGa_1-xN(0＜ｘ＜1)層の組数は、50〜120の範囲である上記（１）〜（５）のいずれか一に記載のIII族窒化物積層基板。

本発明によれば、シリコン基板上に適切な歪超格子積層体を設けることにより、その上に積層するIII族窒化物半導体の割れの発生を抑制し、かつ結晶性を向上させることができる。

図１は、本発明に従うIII族窒化物積層基板の実施形態の模式的断面図を示す。図２は、本発明に従うIII族窒化物積層基板の他の実施形態の模式的断面図を示す。図３は、本発明に従うIII族窒化物積層基板の他の実施形態の模式的断面図を示す。図４は、本発明に従うIII族窒化物積層基板の他の実施形態の模式的断面図を示す。

次に、本発明のIII族窒化物積層基板の実施形態について図面を参照しながら説明する。図１は、本発明に従うIII族窒化物積層基板の断面構造を模式的に示したものであって、説明の便宜上、厚さ方向が誇張して描かれている。

本発明に従うIII族窒化物積層基板１００は、一例として図１に示すように、シリコン基板１１０と、このシリコン基板１１０上に形成した歪超格子積層体１２０と、この歪超格子積層体１２０上に成長したIII族窒化物積層体１３０とを具え、歪超格子積層体１２０は、少なくともシリコン基板１１０側から順に第１超格子積層体１２１と第２超格子積層体１２２とを有し、第１超格子積層体１２１は、AlN層１２１ａとGaN層１２１ｂとを交互に積層してなり、第２超格子積層体１２２は、AlN層１２２ａとAl_xGa_1-xN(0＜x＜1)層１２２ｂとを交互に積層してなり、かつ第１超格子積層体１２１の総厚が１μmを超えることを特徴とし、かかる構成を有することにより、III族窒化物半導体１３０の割れの発生を抑制し、かつ結晶性を向上させることができるものである。

ここで、III族窒化物半導体１３０の結晶性とは、III族窒化物半導体１３０の特定の結晶面のＸ線ロッキングカーブの半値幅で評価されるものとする。特に、III族窒化物半導体１３０がGaN層の場合には、Ｃ軸方向のずれとらせん転位密度を(0004)面のロッキングカーブで評価し、Ａ軸方向のずれと刃状転位密度を(20-24)面のロッキングカーブで評価する。

HEMT等の縦方向に電流を流さないデバイスに対して、歪超格子積層体１２０は、一例として図２に示すように、シリコン基板１１０上にバッファ層１４０を介して形成することができる。シリコン基板上でIII族窒化物半導体層の結晶核生成とその後の平滑なエピタキシャル成長をしやすくするためである。このバッファ層１４０は、例えばAlN層、またはこのAlN層上にAl_yGa_1-yN(0＜y＜1)層を形成したものとすることができる。これはAlN層がGaとSiの反応を抑制し、いわゆるメルトバックエッチングを抑えやすくし、かつAlN層成長時の凹凸を、その上に形成したAl_yGa_1-yN(0＜y＜1)層により平滑にするためである。また、上記AlN層の厚さは、５〜200nmの範囲であるのが好ましく、上記Al_yGa_1-yN層の厚さは100nm以下とするのが好ましい。上記AlN層の厚さが５nm未満だと、上記メルトバックエッチングを引き起こし多結晶化するなど、デバイスの作製に供するには不適切な状態となるおそれがあり、上記AlN層の厚さが200nm超えおよび／または上記Al_yGa_1-yN層の厚さが100nmを超えると、反りが大きくなったり割れが発生しやすくなったりするおそれがあるためである。

これに対し、縦方向に電流を流すデバイスに対しては、歪超格子積層体１２０は、シリコン基板１１０上に直接形成することもできる。この場合、成長面に対して垂直方向に余計な抵抗が入らないため、電流降下を抑制することができる。ただし、この場合の第1超格子積層体１２１の最初の層はAlN層１２１ａとする。

III族窒化物積層体１３０に割れが発生するのを抑制するため、第１超格子積層体１２１の総厚は１μｍより大きく、第１超格子積層体１２１のAlN層１２１ａおよびGaN層１２１ｂの組数は、50〜120の範囲であるのが好ましい。組数が50未満だと、割れが発生したりIII族窒化物積層体１３０の結晶性が悪化するおそれがあり、組数が120を超えると、積層体中の応力が大きくなることで反りが大きくなったり割れが発生するおそれがあるためである。また、上記AlN層１２１ａの各々の厚さは４〜６nmの範囲であるのがより好ましく、GaN層１２１ｂの各々の厚さは17〜25nmの範囲であるのがより好ましい。上記AlN層１２１ａの厚さが４nm未満および／または上記GaN層１２１ｂの厚さが17nm未満だと、積層体中の応力を十分緩和出来ないことにより転位密度の増大、すなわち結晶性の悪化となるおそれがあり、上記AlN層１２１ａの厚さが６nm超えおよび／または上記GaN層１２１ｂの厚さが25nmを超えると、やはり積層体中の応力を十分緩和出来ずに反りが大きくなったり、積層体中に割れが入ったりするおそれがあるためである。

また、III族窒化物積層体１３０に割れが発生するのを抑制するため、第２超格子積層体１２２のAl組成比ｘは、0＜x＜0.4の範囲であるのが好ましく、0.05＜ｘ＜0.4の範囲であるのがより好ましい。Al組成比ｘが０だと第１超格子積層を適性組数以上積んだ場合と同じく、積層体中の応力が大きくなることで反りが大きくなったり割れが発生したりするおそれがあり、Al組成比ｘが0.4を超えるとやはり結晶性の悪化、反り増大につながるおそれがあるためである。

さらに、III族窒化物積層体１３０に割れが発生するのを抑制するため、第２超格子積層体１２２のAlN層１２２ａおよびAl_xGa_1-xN(0＜x＜1)層１２２ｂの組数は、50〜120の範囲であるのが好ましい。組数が50未満だと、積層体中の応力を十分緩和出来ないことにより転位密度の増大、すなわち結晶性の悪化となるおそれがあり、組数が120を超えると、やはり積層体中の応力を十分緩和出来ずに反りが大きくなったり、積層体中に割れが入ったりするおそれがあるためである。また、AlN層１２２ａの各々の厚さは５〜15nmの範囲であるのがより好ましく、Al_xGa_1-xN(0＜x＜1)層１２２ｂの厚さは20〜40nmの範囲であるのがより好ましい。上記AlN層１２２ａの厚さが５nm未満および／または上記Al_xGa_1-xN(0＜x＜1)層１２２ｂの厚さが20nm未満だと、積層体中の応力を十分緩和出来ないことにより転位密度の増大、すなわち結晶性の悪化となるおそれがあり、上記AlN層１２２ａの厚さが15nm超えおよび／または上記Al_xGa_1-xN(0＜x＜1)層１２２ｂの厚さが40nmを超えると、やはり積層体中の応力を十分緩和出来ずに反りが大きくなったり、積層体中に割れが入ったりするおそれがあるためである。
上記の第１超格子積層体１２１および第２超格子積層体１２２の構成により、シリコン基板１１０とIII族窒化物積層体１３０との間の格子定数差、熱膨張係数差により積層内に発生する応力を、歪超格子積層体１２０で緩和し、転位の発生・増殖を抑えることにより、結晶性を向上させことができる。

シリコン基板１１０は、用途に応じて適宜選択することができるが、GaN系の場合、GaNの高温安定層は六方晶であり、両者の格子定数からみた適合性という点で、(111)面を使用するのがより好ましい。

また、上記第１超格子積層体１２１の総厚は、３μm以下であるのが好ましい。総厚が３μmを超えると、積層体中の応力を十分緩和出来ずに、III族窒化物積層体１３０に割れが発生するおそれがあるためである。

歪超格子積層体１２０上に成長されるIII族窒化物積層体１３０は、GaN層であるのが好ましく、AlGaN層とすることもできる。このIII族窒化物積層体１３０の厚さは、0.25〜2.0μmの範囲であるのが好ましい。

なお、III族窒化物積層体１３０は、図１および図２に示したように単層でもよく、また、図には示されないが、複数のIII族窒化物層を積層した積層体としてもよい。例えばGaN層の上にAlGaN層を設けた構成とすることができる。

なお、図１および図２は、代表的な実施形態の例を示したものであって、本発明はこの実施形態に限定されるものではない。例えば、各層の間に本発明の効果に悪影響を与えない程度の中間層を挿入したり、他の超格子層を挿入したり、組成に傾斜をつけたりすることもできる。また、基盤の表面に、窒化膜、炭化膜、Al層などを形成することもできる。

（実施例１）
図２に示すように、４インチのシリコン単結晶基板１１０(厚さ:625μm)の(111)面上に、MOCVD法を用いて、バッファ層１４０としてAlN層(厚さ:100nm)およびAl_0.3Ga_0.7N層(厚さ:３μm)を形成し、歪超格子積層体１２０として、第１超格子積層体１２１(AlN層,厚さ:５nmおよびGaN層,厚さ:20nmを120組、総厚:３μm)および第２超格子積層体１２２(AlN層,厚さ:10nmおよびAl_0.15Ga_0.85N層,厚さ:30nmを75組、総厚:３μm)を順に形成し、その上に、III族窒化物積層体としてGaN層１３０(厚さ:１μm)を形成してIII族窒化物積層基板１００を作製した。

（実施例２）
上記バッファ層１４０を形成しないこと以外は、実施例１と同様の方法によりIII族窒化物積層基板１００を作製した。

（比較例１）
歪超格子積層体１２０として、第２超格子積層体 (AlN層,厚さ:10nmおよびAl_0.15Ga_0.85N層,厚さ:30nmを75組、総厚:３μm)および第１超格子積層体 (AlN層,厚さ:５nmおよびGaN層,厚さ:20nmを120組、総厚:３μm)を順に形成したこと以外は、実施例１と同様の方法によりIII族窒化物積層基板を作製した。

（比較例２）
歪超格子積層体１２０として、第１超格子積層体１２１(AlN層,厚さ:５nmおよびGaN層,厚さ:20nmを40組、総厚:１μm)および第２超格子積層体１２２(AlN層,厚さ:10nmおよびAl_0.15Ga_0.85N層,厚さ:30nmを125組、総厚:５μm)を順に形成したこと以外は、実施例１と同様の方法によりIII族窒化物積層基板１００を作製した。

（比較例３）
歪超格子積層体１２０として、第２超格子積層体１２２(AlN層,厚さ:10nmおよびAl_0.15Ga_0.85N層,厚さ:30nmを125組、総厚:５μm)および第１超格子積層体１２１(AlN層,厚さ:5nmおよびGaN層,厚さ:20nmを40組、総厚:１μm)を順に形成したこと以外は、実施例１と同様の方法によりIII族窒化物積層基板を作製した。

（比較例４）
歪超格子積層体１２０として、第２超格子積層体(AlN層,厚さ:５nmおよびAl_0.15Ga_0.85N層,厚さ:20nmを240組、総厚:６μm)を形成したこと以外は、実施例１と同様の方法によりIII族窒化物積層基板を作製した。

（結晶性評価）
上記実施例１〜２および比較例１〜４について、Ｘ線回折装置(フィリップス社製、X’Peart-MRD)を用い、歪超格子積層体上に形成したGaN層の(0004)面および(20-24)面のＸ線ロッキングカーブを測定した。結果を表１に示す。

表１から、本発明に従う実施例１および実施例２は、（20-24）面の半値幅の値が小さく、結晶性がよいことがわかり、また、割れの発生もないことがわかる。一方、比較例２は、半値幅の値は小さく、結晶性は良いものの、割れが発生してしまっていることがわかる。

（評価２）
図３および図４にそれぞれ示すように、上記実施例１および実施例２について、歪超格子積層体２２０上に、ｎ型GaN層２３１、活性層２３２、ｐ型AlGaN層２３３およびｐ型GaN層２３４を形成し、これらを一対の電極２５０ａ，２５０ｂで挟んだ発光素子を作製し、垂直方向の電流-電圧特性を調べた。

実施例１では、注入電流:20mAでの動作電圧が7.0Ｖ、直列抵抗が100Ωであったが、実施例２では、動作電圧が4.0Ｖ、直列抵抗が30Ωとなり、実施例１に比べて実施例２では動作電圧および直列抵抗を低減することができ、電圧ドロップを抑制できることが分かる。

１００ III族窒化物積層基板
１１０シリコン基板
１２０歪超格子積層体
１２１第１超格子積層体
１２２第２超格子積層体
１３０ III族窒化物半導体

Claims

シリコン基板と、該シリコン基板上に形成した歪超格子積層体と、該歪超格子積層体上に成長したIII族窒化物積層体とを具えるIII族窒化物積層基板であって、
前記歪超格子積層体は、少なくとも前記シリコン基板側から順に第１超格子積層体と第２超格子積層体とを有し、
前記第１超格子積層体は、AlN層とGaN層とを交互に積層してなり、
前記第２超格子積層体は、AlN層とAl_xGa_1-xN(0＜x＜1)層とを交互に積層してなり、かつ
前記第１超格子積層体の総厚が１μmを超えることを特徴とするIII族窒化物積層基板。
前記歪超格子積層体は、前記シリコン基板上に、バッファ層を介して形成される請求項１に記載のIII族窒化物積層基板。
前記歪超格子積層体は、前記シリコン基板上に、直接形成される請求項１に記載のIII族窒化物積層基板。
前記第１超格子積層体のAlN層およびGaN層の組数は、50〜120の範囲である請求項１、２または３に記載のIII族窒化物積層基板。
前記第２超格子積層体のAl組成比ｘは、0＜x＜0.4の範囲である請求項１〜４のいずれか一項に記載のIII族窒化物積層基板。
前記第２超格子積層体のAlN層およびAl_xGa_1-xN(0＜x＜1)層の組数は、50〜120の範囲である請求項１〜５のいずれか一項に記載のIII族窒化物積層基板。