JPH11145514A - 窒化ガリウム系半導体素子およびその製造方法 - Google Patents

窒化ガリウム系半導体素子およびその製造方法

Info

Publication number
JPH11145514A
JPH11145514A JP30291897A JP30291897A JPH11145514A JP H11145514 A JPH11145514 A JP H11145514A JP 30291897 A JP30291897 A JP 30291897A JP 30291897 A JP30291897 A JP 30291897A JP H11145514 A JPH11145514 A JP H11145514A
Authority
JP
Japan
Prior art keywords
layer
gallium nitride
based semiconductor
substrate
buffer layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP30291897A
Other languages
English (en)
Other versions
JP3500281B2 (ja
Inventor
Nobuhiro Suzuki
木 伸 洋 鈴
Hideto Sugawara
原 秀 人 菅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP30291897A priority Critical patent/JP3500281B2/ja
Publication of JPH11145514A publication Critical patent/JPH11145514A/ja
Application granted granted Critical
Publication of JP3500281B2 publication Critical patent/JP3500281B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body

Landscapes

  • Led Devices (AREA)

Abstract

(57)【要約】 【課題】 SiC基板やシリコン基板などの各種基板上
に、高品質かつ膜厚の厚い窒化ガリウム系半導体層を積
層してなる半導体素子およびその製造方法を提供するこ
とを目的とする。 【解決手段】 SiCやシリコンなどの基板上にインジ
ウムを含んだ窒化ガリウム系半導体のバッファ層を堆積
することにより、その上に高品質の窒化ガリウム系半導
体層を厚く成長することができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、窒化ガリウム系半
導体素子およびその製造方法に関する。より詳しくは、
本発明は、SiC基板やシリコン基板などの各種基板上
に高品質な窒化ガリウム系化合物半導体層が形成されて
なる半導体素子およびその製造方法に関する。
【0002】
【従来の技術】近年、GaN、InGaN、GaAlN
など窒化ガリウム系半導体が、短波長の波長領域で発光
する発光素子の材料として注目されている。このような
窒化ガリウム系半導体を用いることによって、これまで
困難とされていた青色または緑色領域での高い強度の発
光が可能となりつつある。
【0003】ここで、本明細書において「窒化ガリウム
系半導体」とは、InxAlyGa1- x-yN(0≦x≦
1,0≦y≦1,x+y≦1)なる化学式において組成
比x及びyをそれぞれの範囲内で変化させたすべての組
成の半導体を含むものとする。例えば、InGaN(x
=0.4、y=0)も「窒化ガリウム系半導体」に含ま
れるものとする。
【0004】従来の窒化ガリウム系半導体素子は、サフ
ァイア(Al23)基板上に低温で成長したバッファ層
を介して形成されていた。この方法を開示する参考文献
としては、例えば、特開平2−229476号公報や特
開平8−8217号公報を挙げることができる。しか
し、サファイアは硬度が9と極めて硬く、化学的にも非
常に安定なので、基板のエッチングや劈開などの素子化
プロセスが困難である。また、電気的に絶縁性を有する
ので、基板裏面に電極を設けることができず、半導体素
子の構造が極めて制約されるという問題がある。さら
に、現在の段階で容易に入手できる基板サイズは、大き
くても2インチ径であり、それより大型の基板は入手が
困難である。また、その価格も高いという問題もあっ
た。
【0005】これらの問題に対する解決策として、6H
型炭化シリコン(6H−SiC)からなる基板の上への
結晶成長が試みられている。6H−SiCは、サファイ
アと比べて加工が容易であり、また、電気的な導通性も
良好である。
【0006】
【発明が解決しようとする課題】ところで、従来、サフ
ァイア基板上に窒化ガリウム系半導体を成長する際に
は、結晶性を改善する方法として、GaxAl1-xN(0
≦x≦1)からなるバッファ層を用いる方法が採用され
ていた。この技術を開示する文献としては、例えば、特
開平2−229476号公報や、特開平8−8217号
公報を挙げることができる。
【0007】しかし、SiC基板に対して同様のバッフ
ァ層を用いて結晶成長を行うと、良好な結晶が得られな
いという問題があった。
【0008】図10は、SiC基板の上に従来の方法に
より窒化ガリウム系半導体を結晶成長させた場合の概略
断面図である。すなわち、SiC基板101の上にGa
xAl1-xN(0≦x≦1)からなるバッファ層102を
介して、厚さが約3μm以上のGaN層103を成長す
ると、同図に示したようにGaN層103にクラック1
04が発生し、良好な結晶を得ることができなかった。
これは、6H−SiC基板101と窒化ガリウム系半導
体層103との熱膨張率の差が原因であると考えられ
る。それぞれの熱膨張率をみると、6H−SiCは4.
2×10-6、GaNは5.6×10-6であり、従来の基
板材料であるサファイアは7.5×10-6である。すな
わち、高温でGaNを成長した後に室温まで冷却する
と、サファイア基板の上に成長した窒化ガリウム系半導
体層には圧縮応力が負荷されるのに対して、6H−Si
C基板の上に成長した窒化ガリウム系半導体層に対して
は、引っ張り応力が負荷される。この引っ張り応力がク
ラックの原因となると考えられる。
【0009】一方、従来の方法においては、バッファ層
102としてGaxAl1-xN(0≦x≦1)を用いてい
るが、この材料は不純物をドーピングしない場合にはn
型キャリア濃度が低く、電流が流れにくい。従って、こ
のような従来のバッファ層102には、電流を流すこと
が困難であるという問題もあった。
【0010】図11は、SiC基板上に形成した半導体
素子の断面構造を例示する概略図である。すなわち、同
図に表した半導体素子においては、SiC基板101の
上にGaxAl1-xN(0≦x≦1)バッファ層102、
n型の窒化ガリウム系半導体層105、p型の窒化ガリ
ウム系半導体層106が積層され、さらに、n側電極1
07とp側電極108とがそれぞれ設けられている。こ
こで、n側電極107を介して電流を流すためには、バ
ッファ層102のキャリア濃度を増やす必要がある。し
かし、GaxAl1-xN(0≦x≦1)からなるバッフア
層102に、Siなどのn型不純物をドーピングする
と、結晶性が顕著に劣化し窒化ガリウム系半導体層10
3の結晶成長が困難となるという問題があった。
【0011】一方、サファイア以外の基板として、シリ
コン(Si)基板を用いる方法も試みられている。シリ
コン基板は、加工が容易で導電性も良好であり、大口径
のウェーハを安価に入手できるという利点を有する。し
かし、サファイア基板の場合と同様の方法により窒化ガ
リウム系半導体層を成長すると、前述したSiC基板の
場合と同様にクラックが発生するという問題があった。
【0012】図12は、シリコン基板の上に従来の方法
により窒化ガリウム系半導体を結晶成長させた場合の概
略断面図である。すなわち、シリコン基板201の上に
GaxAl1-xN(0≦x≦1)からなるバッファ層20
2を介して、厚さが約1μm以上のGaN層203を成
長すると、同図に示したようにGaN層203にクラッ
ク204が発生し、良好な結晶を得ることができなかっ
た。このクラックの密度は、GaN層203の層厚が約
0.9μmと薄い場合にも、光学顕微鏡で観察して、4
00〜800cm-1と高密度であった。これも、シリコ
ン基板201と窒化ガリウム系半導体層203との熱膨
張率の差が原因であると考えられる。すなわち、シリコ
ンの熱膨張率は3.6×10-6であり、高温でGaNを
成長した後に室温まで冷却すると、シリコン基板の上に
成長した窒化ガリウム系半導体層に対しては、引っ張り
応力が負荷され、クラックの原因となると考えられる。
シリコンの熱膨張率は、6H−SiCよりもさらに小さ
いために、この引っ張り応力もさらに大きくなり、Si
C基板の場合よりもクラックが発生しやすくなる。発光
ダイオード(LED)や半導体レーザなどの半導体素子
を製造するためには、基板上に数ミクロン以上の半導体
層を積層する必要がある場合が多い。しかし、従来は、
SiC基板やシリコン基板上にこのような厚さの窒化ガ
リウム系半導体層を成長するとクラックが生じ、良質の
結晶が得られず、半導体素子を作成することができない
という問題があった。
【0013】本発明は、かかる点に鑑みてなされたもの
である。すなわち、本発明は、SiCやシリコンなどの
基板上に、高品質かつ膜厚の厚い窒化ガリウム系半導体
層を積層してなる半導体素子およびその製造方法を提供
することを目的とするものである。
【0014】
【課題を解決するための手段】すなわち、本発明によれ
ば、基板の上に少なくともインジウムを含む窒化ガリウ
ム系半導体からなるバッファ層を設けることにより、S
iC、シリコン、GaAs、あるいはGaPなどの基板
上に、クラックを生ずることなく高品質の窒化ガリウム
系半導体層を成長することができるようになる。また、
本発明によれば、従来の方法では不可能であった3μm
以上の厚さを有する窒化ガリウム系半導体の単結晶層を
積層することが可能となり、各種の半導体素子を実現す
ることができるようになる。
【0015】このバッファ層としては、例えば、組成式
InxGa1-xNであらわされる窒化ガリウム系半導体を
用いることができる。また、そのインジウム組成xは、
SiC基板の場合には、0.1≦x≦0.3の範囲内に
あることが望ましく、シリコン基板の場合には、0.2
≦x≦0.3の範囲内にあることが望ましい。
【0016】また、導電性を有する基板の上に、これら
のバッファ層を介して、所定の窒化ガリウム系半導体層
を積層することにより、n側電極とp側電極がそれぞれ
素子の上下に形成された半導体素子を実現することがで
きるようになる。
【0017】ここで、バッファ層の成長温度としては、
300℃以上800℃以下である事が望ましく、400
℃以上600℃以下であることがさらに望ましい。
【0018】
【発明の実施の形態】本発明は、SiCやシリコンなど
の基板上にインジウムを含んだ窒化ガリウム系半導体の
バッファ層を堆積することにより、その上に高品質の窒
化ガリウム系半導体層を厚く成長することを実現するも
のである。
【0019】以下に図面を参照しつつ、本発明の実施の
形態について説明する。なお、以下では、具体的な実施
例を例示しつつ説明し、特に、実施例2、3、5、7、
8、9においては、本発明をLEDに適用した例につい
て説明する。しかし、本発明は、LEDに限定されるも
のではなく、SiCやシリコンの基板の上に組成式In
xGa1-x-yAlyN(0<x≦1、0≦y≦1、x+y
≦1)で表される材料で構成されたバッファ層を形成す
る半導体素子およびその製造方法の全般を含むものであ
る。
【0020】(実施例1)図1は、本発明の第1の実施
例に係る窒化ガリウム系半導体素子を表す概略断面図で
ある。すなわち、同図に示した半導体素子10は、6H
−SiC基板11の上にIn0.1Ga0.9Nバッファ層1
2、窒化ガリウム系半導体層13がこの順序で堆積され
ている。
【0021】ここで、SiC基板11としては、例えば
(0001)基板を用いることができる。(0001)
SiC基板上には、通常、(0001)面を表面に有す
る窒化ガリウム系半導体がエピタキシャル成長する。
【0022】バッファ層12は、SiC基板11と窒化
ガリウム系半導体層13との熱膨張率の差に起因する応
力を緩和する役割を有する。その材料としては、インジ
ウムを含んだ窒化ガリウム系半導体を用いることが望ま
しく、その膜厚は、1原子層以上とすることが望まし
い。窒化ガリウム系半導体層13はLEDやレーザなど
の種々の素子構成部に対応する層である。すなわち、図
1においては、単一の層として表されているが、この層
13は、組成の異なる複数の窒化ガリウム系半導体層か
らなる任意の積層構造であっても良い。
【0023】本発明によれば、バッファ層12が熱膨張
率の差に起因する応力を緩和するために、窒化ガリウム
系半導体層13を3ミクロン以上の膜厚に成長しても、
基板が反ったり、クラックが入ったりすることがなく、
高品質の窒化ガリウム系半導体層13を安定して成長す
ることができる。このように、バッファ層12が応力を
緩和する理由は、バッファ層12がインジウムを含み、
その結果として結晶が「軟らかく」なるからであると考
えられる。すなわち、SiC基板11と窒化ガリウム系
半導体層13との間で生ずる応力を「軟らかい」緩衝層
が吸収することにより、成長層のクラックや基板の反り
が防止されるものと考えられる。
【0024】InxGa1-xNバッファ層12のインジウ
ム組成xは、0<x≦1の範囲で適宜決定することがで
きる。本発明者の実験によれば、バッファ層12のイン
ジウム組成が高いほど、応力の緩和効果が顕著になる傾
向が見られた。MOCVD(有機金属化学気相成長)法
により成長する場合には、例えば、バッファ層における
インジウム組成xとして、x=0〜0.3程度の範囲ま
では比較的容易に成長することができる。この範囲内の
組成を有する結晶をバッファ層12として用いた場合で
あっても、クラックは観察されず、電気的・光学的な特
性も極めて高品質な窒化ガリウム系半導体層13を得る
ことができた。従って、MOCVD法による場合には、
インジウム組成xを約0.3程度とすると、結晶成長も
比較的容易であり、良好な結果を得ることができる。し
かし、インジウム組成をこれよりも高くしたバッファ層
を安定して成長することができれば、応力を緩和する効
果はさらに向上すると考えられる。
【0025】本発明によれば、このようにSiC基板上
に高品質の窒化ガリウム系半導体層を安定して成長する
ことができるために、基板を加工する素子化プロセスが
従来よりもはるかに容易になる。すなわち、従来用いら
れてきたサファイア基板と比較してSiC基板は、エッ
チングや劈開などの加工が極めて容易である。従って、
半導体レーザをはじめとする種々の半導体素子を容易に
実現することができるようになる。
【0026】また、本発明によれば、導電性を有するS
iC基板の上に良好な結晶性を有する厚い窒化ガリウム
系半導体層を成長することができるので、基板の裏面側
にも電極を有する半導体素子を実現することができるよ
うになる。
【0027】さらに、本発明によれば、SiC基板上に
形成する窒化ガリウム系半導体素子を、同一基板上に形
成するその他の電子素子や発光素子などとモノリシック
に形成することができる。このようにして、小型で高性
能の半導体装置を作成することができるようになる。
【0028】次に、図1に示した半導体素子の製造方法
の一例について説明する。
【0029】まず、例えばMOCVD装置の成長室にS
iC基板11を導入し、水素ガスを流しながら、基板1
1を約1100℃で約10分間加熱し、基板表面に形成
されている酸化物を除去する。
【0030】次に、基板温度を冷却し、トリメチル・ガ
リウム(TMG)、トリメチル・インジウム(TM
I)、アンモニアおよびキャリアガスである水素ガスを
流して、バッファ層12としてInGaN層を成長す
る。
【0031】次に、基板温度を1100℃まで加熱し、
TMG、アンモニアおよび水素キャリア・ガスを流し
て、膜厚約4μmのGaN層13を成長する。
【0032】最後に、室温まで冷却して図1に示した半
導体素子10を得ることができる。ここで、バッファ層
12の成長温度は、約300℃〜800℃の範囲にある
ことが望ましく、400℃〜600℃の範囲にあること
がさらに望ましい。バッファ層の成長温度が低すぎる
と、MOCVD法による結晶成長時に原料ガスが分解し
にくいために、バッファ層を堆積しにくい。また、バッ
ファ層の成長温度が高すぎると、バッファ層が単結晶状
態で成長するが、その成長表面の平坦性が良好でなく、
平滑な表面を得ることが困難となる。300℃〜800
℃の範囲で堆積したバッファ層は、多結晶状態であり、
その後に基板温度を約1100℃程度まで昇温すること
により、再結晶化して単結晶領域が拡大される。この単
結晶領域がGaN13を成長する際に結晶方位の揃った
種結晶となり、その種結晶からn型GaNの結晶が成長
して均一なn型GaN単結晶層13を得ることができ
る。また、InGaNバッファ層12の層厚は、10〜
500nmの範囲にあることが望ましい。層厚が10n
mよりも薄いか、あるいは500nmよりも厚いと、バ
ッファ層の上に成長するGaN層13の表面モフォロジ
が劣化する傾向がみられるからである。また、バッファ
層12の層厚を、20〜100nmの範囲とすると、結
晶成長も容易であり、窒化ガリウム系半導体層13の表
面モフォロジも安定するために、さらに望ましい。
【0033】本発明者は、前述の方法により成長した半
導体素子10と、図10に示したような従来の方法によ
る半導体素子とを試作して比較した。その結果、従来の
方法による半導体素子では、肉眼による観察でも表面が
白濁しており、多数のクラックが観察された。しかし、
本発明による半導体素子10では、顕微鏡によってもク
ラックは全く観察されず、そのGaN層13の電気的・
光学的な諸特性は、サファイア基板の上に成長したもの
と比較しても何ら遜色がなかった。
【0034】(実施例2)次に、本発明の第2の実施例
について説明する。
【0035】図2は、本発明の第2の実施例に係る窒化
ガリウム系半導体LEDの断面構造を表す概略図であ
る。すなわち、同図に示したLED20は、SiC基板
21の上に、InGaNバッファ層22、n型コンタク
ト層23、発光層24、p型クラッド層25およびp型
コンタクト層26が順次積層された構造を有する。さら
に、n型コンタクト層23の一部が露出されてn側電極
27が形成され、p型コンタクト層26の上にはp側電
極28が形成されている。
【0036】バッファ層22としては、インジウムを含
んだ窒化ガリウム系半導体を用い、例えば、前述したよ
うな比較的低温で成長したInGaN層とすることがで
きる。n型コンタクト層23は、n側の電極コンタクト
を確保するための層であり、例えばn型GaN層とする
ことができる。また、この層23は、光と注入キャリア
とを発光層24に閉じこめるためのクラッド層としての
役割も有する。
【0037】発光層24は、注入されたキャリアが再結
合して発光を生ずる層であり、例えばアンドープのIn
GaN層、あるいは、組成の異なる2種類のInGaN
層を交互に所定の数だけ積層したMQW(Multip
le Quantum Well;多重量子井戸)構造
とすることができる。
【0038】p型クラッド層25は、光と注入キャリア
とを発光層24に閉じこめるための層であり、例えば、
p型のGaAlN層とすることができる。
【0039】p型コンタクト層26は、p側の電極コン
タクトを確保するための層であり、例えばp型GaN層
とすることができる。
【0040】ここで、図2に示したような構造において
は、n型コンタクト層23において、電流を層厚に対し
て横方向に流す必要があるために、コンタクト層23の
層厚が厚い方が電流が流れやすい。また、コンタクト層
23の層厚が薄いと、このような構造を作成する際にお
いても、表面側からエッチングしてn型コンタクト層2
3を露出させる工程で、エッチングの終了点の精密な制
御が必要とされる。
【0041】しかし、従来は、SiC基板上にこのよう
な層厚が3μmを超えるような積層構造を形成すると、
クラックが発生し、結晶性も劣化して、LEDを作成す
ることが不可能であった。これに対して、本発明によれ
ば、インジウムを含んだバッファ層22を設けることに
より、層厚が3μmを超えるような積層構造を成長して
も、クラックは全く発生せず、良好な特性を有するLE
Dを作成することができる。すなわち、本発明者の試作
結果によれば、図2のLEDの発光ピーク波長は450
nmであり、8°の指向性を有するレンズ形状の樹脂に
封止して発光特性を評価した結果、2カンデラの輝度を
得ることができた。これらは、従来のサファイア基板上
に形成したLEDと比較して何ら遜色のない値である。
【0042】(実施例3)次に、本発明の第3の実施例
について説明する。
【0043】図3は、本発明の第3の実施例に係る窒化
ガリウム系半導体LEDの断面構造を表す概略図であ
る。すなわち、同図に示したLED30は、n型の6H
−SiC基板31の上に、InGaNバッファ層32、
n型クラッド層33、発光層34、p型クラッド層35
およびp型コンタクト層36が順次積層された構造を有
する。本実施例において、特徴的な点のひとつは、n側
電極37がSiC基板31の裏面側に形成され、さら
に、n型クラッド層23の一部が露出されて、その露出
面からSiC基板31に至る貫通孔Hが設けられ、接続
電極39が埋め込まれている点である。この接続電極3
9は、例えば、アルミニウム(Al)やチタン(Ti)
などの材料により形成することができ、n型クラッド層
33とn型SiC基板31とを電気的に接続する役割を
有する。
【0044】バッファ層32をはじめとする各半導体層
は、図2に関して前述したものと同様の構成とすること
ができる。
【0045】本実施例においても、インジウムを含んだ
バッファ層32を設けることにより、層厚が3μmを超
えるような積層構造を成長しても、クラックは全く発生
せず、良好な特性を有するLEDを作成することができ
る。すなわち、本発明者の試作結果によれば、図3のL
EDの発光ピーク波長は450nmであり、8°の指向
性を有するレンズ形状の樹脂に封止して発光特性を評価
した結果、2カンデラの輝度を得ることができた。これ
らは、従来のサファイア基板上に形成したLEDと比較
して何ら遜色のない値である。
【0046】さらに、本実施例においては、n側電極3
7をより容易に形成することができるという効果も得る
ことができる。
【0047】(実施例4)次に、本発明の第4の実施例
について説明する。
【0048】図4は、本発明の第4の実施例に係る窒化
ガリウム系半導体素子の断面構造を表す概略図である。
すなわち、同図に示した半導体素子40は、n型の6H
−SiC基板41の上に、InGaNバッファ層42、
n型GaN層43、p型GaN層44が順次積層された
構造を有する。さらに、SiC基板41の裏面にn側電
極45、p型GaN層44の上にp側電極46が、それ
ぞれ設けられている。ここで、バッファ層42の組成
は、In0.13Ga0.87Nとし、n型GaN層43の層厚
は約2μm、p型GaN層44の層厚は約0.5μmと
した。
【0049】本発明者は、本実施例により得られた半導
体素子40と、図11に示したような従来の半導体素子
とをそれぞれ試作し、その電流特性を評価した。その結
果、従来の半導体素子では、n側電極とp側電極との間
の抵抗は極めて高く、電流を流すことが困難であった
が、本実施例による半導体素子40においては、n側電
極45とp側電極46との間の抵抗は極めて低く、電流
を容易に流すことができた。このように、本実施例にお
いて電流を流すことができた理由としては、以下の3点
が挙げられる。まず、第1に、In0.13Ga0.87Nバッ
ファ層42のバンドギャップは、6H−SiCとGaN
との中間の値を有し、両者の間のバンド不連続によるヘ
テロ障壁を緩和する働きをすることが考えられる。第2
に、ノンドープ、すなわちドーピングを施さないInG
aNは、従来バッファ層として用いられていたノンドー
プのGaxAl1-xN(0≦x≦1)と比較するとn型キ
ャリア濃度が高いことが挙げられる。第3に、InGa
Nの結晶は、GaxAl1-xN(0≦x≦1)の結晶に比
べて軟らかいために、SiC基板41とGaN層43そ
の間で生ずる歪みを緩和して結晶性を顕著に改善する働
きをすることが挙げられる。
【0050】ここで、InxGa1-xNバッファ層42の
インジウム組成xは、0<x≦1の範囲で適宜決定する
ことができ、望ましくは0.1≦x≦0.3、さらに望
ましくは0.1<x<0.14が良い。その理由として
は、以下の3点を挙げることができる。まず第1に、6
H−SiCの室温でのバンドギャップは3.09eVで
あり、GaNは3.39eV、InNは1.89eVで
ある。従って、InxGa1-xNバッファ層のインジウム
組成xが0<x<0.14の場合に、6H−SiCとG
aNとの中間のバンドギャップを有する。第2に、イン
ジウム組成xが大きいほど、クラック防止の効果が大き
いが、結晶成長が難しくなる。第3にInxGa1-xNバ
ッファ層においては、インジウム組成xが大きいほどn
型キャリア濃度が増加する。
【0051】(実施例5)次に、本発明の第5の実施例
について説明する。
【0052】図5は、本発明の第5の実施例に係る窒化
ガリウム系半導体LEDの断面構造を表す概略図であ
る。すなわち、同図に示したLED50は、n型6H−
SiC基板51の上に、InGaNバッファ層52、n
型クラッド層53、発光層54、p型クラッド層55お
よびp型コンタクト層56が順次積層された構造を有す
る。さらに、SiC基板51の裏面にn側電極57が形
成され、p型コンタクト層56の上にはp側電極58が
形成されている。
【0053】バッファ層52としては、インジウムを含
んだ窒化ガリウム系半導体を用い、例えば、前述したよ
うな比較的低温で成長したIn0.13Ga0.87N層とする
ことができる。n型クラッド層53およびP型クラッド
層55は、それぞれ、光と注入キャリアとを発光層54
に閉じこめる役割を有する。n型クラッド層53は、例
えばn型GaNとし、p型クラッド層55は、例えばp
型AlGaNとすることができる。
【0054】発光層54は、注入されたキャリアが再結
合して発光を生ずる層であり、例えばアンドープのIn
GaN層、あるいは、組成の異なる2種類のInGaN
層を交互に所定の数だけ積層したMQW(Multip
le Quantum Well;多重量子井戸)構造
とすることができる。
【0055】p型コンタクト層56は、p側の電極コン
タクトを確保するための層であり、例えばp型GaN層
とすることができる。
【0056】本実施例においても、インジウムを含んだ
バッファ層52を設けているために、SiC基板51の
上に3μmを超えるような積層構造を成長してもクラッ
クが生ずることがなく、良好な結晶性の半導体層を得る
ことができる。
【0057】また、本実施例においては、前述した半導
体素子40の場合と同様に、素子の上下にそれぞれ形成
したn側電極57とp側電極58との間で容易に電流を
流すことができる。従って、絶縁性のサファイア基板を
用いた従来のLEDのように、素子の上面にn側電極と
p側電極とを形成する必要が無くなり、素子形成プロセ
スを簡略化することができ、素子のサイズを大幅に縮小
することができるとともに、設計の自由度も大幅に改善
される。
【0058】本発明者の試作の結果、本実施例によるL
EDは、発光ピーク波長は450nmであり、8°の指
向性を有するレンズ形状の樹脂に封止して発光特性を評
価した結果、2.5カンデラの輝度を得ることができ
た。すなわち、従来のサファイア基板上に形成したLE
Dと同程度の発光輝度を得ることができた。
【0059】(実施例6)図6は、本発明の第6の実施
例に係る窒化ガリウム系半導体素子を表す概略断面図で
ある。すなわち、同図に示した半導体素子60は、Si
基板61の上にIn0.3Ga0.7Nバッファ層62、窒化
ガリウム系半導体層63がこの順序で堆積されている。
【0060】ここで、Si基板11としては、例えば
(111)基板を用いることができる。(111)Si
基板上には、通常、(0001)面を表面に有する窒化
ガリウム系半導体層がエピタキシャル成長する。
【0061】本実施例においても、バッファ層62とし
ては、インジウムを含んだ窒化ガリウム系半導体を用い
ることが望ましい。このようなバッファ層62は、Si
基板61と窒化ガリウム系半導体層63との熱膨張率の
差に起因する応力を緩和するために、窒化ガリウム系半
導体層63を3μm以上の膜厚に成長しても、クラック
が入ったり、基板が反ったりすることがなく、高品質の
窒化ガリウム系半導体層63を安定して成長することが
できる。
【0062】このように、バッファ層62が応力を緩和
する理由は、バッファ層62がインジウムを含み、その
結果として結晶が「軟らかく」なるからであると考えら
れる。すなわち、Si基板61と窒化ガリウム系半導体
層63との間で生ずる応力を「軟らかい」緩衝層が吸収
することにより、成長層のクラックや基板の反りが防止
されるものと考えられる。
【0063】InxGa1-xNバッファ層62のインジウ
ム組成xは、0<x≦1の範囲で適宜決定することがで
きる。本発明者の実験によれば、バッファ層12のイン
ジウム組成が高いほど、応力の緩和効果が顕著になる傾
向が見られた。MOCVD(有機金属化学気相成長)法
により成長する場合には、インジウム組成xが大きくな
ると結晶成長が難しくなるので、バッファ層におけるイ
ンジウム組成xとして、x=0〜0.3程度の範囲とす
ることが望ましい。この範囲内の組成を有する結晶をバ
ッファ層62として用いた場合であっても、クラックは
観察されず、電気的・光学的な特性も極めて高品質な窒
化ガリウム系半導体層63を得ることができた。但し、
Si基板の場合は、前述したSiC基板の場合と比較し
て歪みが大きく、窒化ガリウム系半導体層63にクラッ
クが生じやすいので、バッファ層62のインジウム組成
xは、0.2≦x≦0.3の範囲とすることがさらに望
ましい。
【0064】本実施例によれば、このようにSi基板上
に高品質の窒化ガリウム系半導体層を安定して成長する
ことができるために、基板を加工する素子化プロセスが
従来よりもはるかに容易になる。すなわち、従来用いら
れてきたサファイア基板と比較してSi基板は、エッチ
ングや劈開などの加工が極めて容易である。従って、半
導体レーザをはじめとする種々の半導体素子を容易に実
現することができるようになる。
【0065】また、本発明によれば、導電性を有するS
i基板の上に良好な結晶性を有する厚い窒化ガリウム系
半導体層を成長することができるので、基板の裏面側に
も電極を有する半導体素子を実現することができるよう
になる。
【0066】さらに、本発明によれば、Si基板上に形
成する窒化ガリウム系半導体素子を、同一基板上に形成
するその他の電子素子や発光素子などとモノリシックに
形成することができる。このようにして、小型で高性能
の半導体装置を作成することができるようになる。
【0067】また、本発明によれば、大口径のSi基板
上に窒化ガリウム系半導体素子を形成することができる
ようになり、製造コストを低減することができる。すな
わち、従来用いられてきたサファイア基板は、せいぜい
2インチ径のものであったが、シリコン基板では、8イ
ンチ径以上の大口径の基板が容易に得られる。従って、
製造コストをはるかに低減することができるようにな
る。
【0068】さらに、本発明によれば、安価なシリコン
基板を用いることができ、原料コストも低減することも
できる。
【0069】次に、図6に示した半導体素子の製造方法
の一例について説明する。
【0070】まず、例えばMOCVD装置の成長室にS
i基板61を導入し、水素ガスを流しながら、基板61
を約1100℃で約10分間加熱し、基板表面に形成さ
れている酸化物を除去する。
【0071】次に、基板温度を約450℃まで冷却し、
TMG、TMI、アンモニアおよびキャリアガスである
水素ガスを流して、バッファ層62としてIn0.3Ga
0.7N層を成長する。
【0072】次に、基板温度を1100℃まで加熱し、
TMG、アンモニアおよび水素キャリア・ガスを流し
て、膜厚約4μmのGaN層63を成長する。
【0073】最後に、室温まで冷却して図6に示した半
導体素子60を得ることができる。本発明者は、上述の
方法により半導体素子60を試作し、比較例として図1
2に示した従来の半導体素子も試作して、両者を評価し
た。その結果、従来の素子では、GaN層の表面にクラ
ックが生じていることが肉眼でも観察されたのに対し
て、本実施例による半導体素子60では、光学顕微鏡で
観察してもクラックは認められず、また、電気的、光学
的諸特性も、極めて良好であった。
【0074】(実施例7)次に、本発明の第7の実施例
について説明する。
【0075】図7は、本発明の第70の実施例に係る窒
化ガリウム系半導体LEDの断面構造を表す概略図であ
る。すなわち、同図に示したLED70は、Si基板7
1の上に、InGaNバッファ層72、n型コンタクト
層73、発光層74、p型クラッド層75およびp型コ
ンタクト層76が順次積層された構造を有する。さら
に、n型コンタクト層73の一部が露出されてn側電極
77が形成され、p型コンタクト層76の上にはp側電
極78が形成されている。
【0076】バッファ層72としては、インジウムを含
んだ窒化ガリウム系半導体を用い、例えば、前述したよ
うな比較的低温で成長したIn0.3Ga0.7N層とするこ
とができる。その他の各層の役割や組成は、図2に関し
て前述したLED20と概略同様とすることができ、詳
細な説明は省略する。
【0077】本実施例によれば、インジウムを含んだバ
ッファ層72を設けることにより、Si基板の上に層厚
が3μmを超えるような積層構造を成長しても、クラッ
クは全く発生せず、良好な特性を有するLEDを作成す
ることができる。すなわち、本発明者の試作結果によれ
ば、図7のLEDの発光ピーク波長は450nmであ
り、8°の指向性を有するレンズ形状の樹脂に封止して
発光特性を評価した結果、1.5カンデラの輝度を得る
ことができた。
【0078】(実施例8)次に、本発明の第8の実施例
について説明する。
【0079】図8は、本発明の第8の実施例に係る窒化
ガリウム系半導体LEDの断面構造を表す概略図であ
る。すなわち、同図に示したLED80は、n型Si基
板81の上に、InGaNバッファ層82、n型クラッ
ド層83、発光層84、p型クラッド層85およびp型
コンタクト層86が順次積層された構造を有する。
【0080】本実施例のLED80の概略構成や各層の
組成などは、図3に関して前述したLED30と概略同
様とすることができるので、詳細な説明は省略する。但
し、本実施例においては、バッファ層82の材料として
In0.3Ga0.7Nを用いた。
【0081】本実施例によるLED80の発光特性は、
前述したLED70と概略同様であったが、本実施例に
よれn側電極87をより容易に形成することができると
いう効果を得ることができる。
【0082】(実施例9)次に、本発明の第9の実施例
について説明する。
【0083】図9は、本発明の第9の実施例に係る窒化
ガリウム系半導体LEDの断面構造を表す概略図であ
る。すなわち、同図に示したLED90は、n型Si基
板91の上に、InGaNバッファ層92、n型クラッ
ド層93、発光層94、p型クラッド層95およびp型
コンタクト層96が順次積層された構造を有する。さら
に、Si基板91の裏面にn側電極97が形成され、p
型コンタクト層96の上にはp側電極98が形成されて
いる。
【0084】バッファ層92としては、インジウムを含
んだ窒化ガリウム系半導体を用い、例えば、前述したよ
うな比較的低温で成長したIn0.3Ga0.7N層とするこ
とができる。その他の構成や各層の組成などは図5に関
して前述したLED50の場合と概略同様とすることが
できるので、詳細な説明は省略する。
【0085】本実施例によるLED90においては、n
側電極97とp側電極98との間の抵抗は極めて低く、
電流を容易に流すことができた。このように、本実施例
において電流を流すことができた理由としては、以下の
3点が挙げられる。まず、第1に、In0.3Ga0.7Nバ
ッファ層92のバンドギャップは、SiとGaNとの中
間の値を有し、両者の間のバンド不連続によるヘテロ障
壁を緩和する働きをすることが考えられる。第2に、ノ
ンドープ、すなわちドーピングを施さないInGaN
は、従来用いられていたノンドープのGaxAl1-x
(0≦x≦1)と比較するとn型キャリア濃度が高いこ
とが挙げられる。第3に、InGaNの結晶は、Gax
Al1-xN(0≦x≦1)の結晶に比べて軟らかいため
に、Si基板41とGaN層43その間で生ずる歪みを
緩和して結晶性を顕著に改善する働きをすることが挙げ
られる。
【0086】また、InxGa1-xNバッファ層92のイ
ンジウム組成xは、0<x≦1の範囲で適宜決定するこ
とができ、0.2≦x≦0.3の範囲にあることが望ま
しい。その理由としては、以下の3点を挙げることがで
きる。まず第1に、Siの室温でのバンドギャップは
1.11eVであり、GaNは3.39eV、InNは
1.89eVである。従って、InxGa1-xNバッファ
層のインジウム組成xが0<x≦1の場合に、SiとG
aNとの中間のバンドギャップを有する。第2に、イン
ジウム組成xが大きいほど、クラック防止の効果が大き
いが、結晶成長が難しくなる。第3にInxGa1-xNバ
ッファ層においては、インジウム組成xが大きいほどn
型キャリア濃度が増加する。
【0087】本実施例においても、インジウムを含んだ
バッファ層92を設けているために、Si基板91の上
に3μmを超えるような積層構造を成長してもクラック
が生ずることがなく、良好な結晶性の半導体層を得るこ
とができる。
【0088】また、本実施例においては、前述した半導
体素子50の場合と同様に、素子の上下にそれぞれ形成
したn側電極97とp側電極98との間で容易に電流を
流すことができる。従って、絶縁性のサファイア基板を
用いた従来のLEDのように、素子の上面にn側電極と
p側電極とを形成する必要が無くなり、素子形成プロセ
スを簡略化することができ、素子のサイズを大幅に縮小
することができるとともに、設計の自由度も大幅に改善
される。
【0089】本発明者の試作の結果、本実施例によるL
ED90は、発光ピーク波長は450nmであり、8°
の指向性を有するレンズ形状の樹脂に封止して発光特性
を評価した結果、1.5カンデラの輝度を得ることがで
きた。
【0090】以上、本発明の実施の形態について具体例
を参照しつつ説明したが、本発明はこれに限定されるも
のではない。この他にも、例えば、本発明によれば、基
板としてSiCやSi以外の種々の材料を用いて高品質
の窒化ガリウム系半導体層を成長することができるよう
になる。例えば、従来用いられてきたサファイア(Al
)について本発明を適用すれば、従来よりもさら
に高品質の窒化ガリウム系半導体層を得ることができ
る。また、その他にも、GaP、GaAs、スピネル
(MgAl)などの基板を用いて、高品質で厚い
窒化ガリウム系半導体層をエピタキシャル成長すること
ができるようになる。
【0091】また、前述した具体例では、半導体素子と
してLEDを例に挙げて説明したが、本発明は窒化ガリ
ウム系半導体を用いた半導体レーザについても同様に適
用することができる。その他、本発明の要旨を逸脱しな
い範囲で種々に変形して実施することが可能である。
【0092】
【発明の効果】本発明は、以上説明したような形態で実
施され、以下に説明する効果を奏する。
【0093】まず、本発明によれば、インジウムを含ん
だバッファ層が熱膨張率の差に起因する応力を緩和する
ために、窒化ガリウム系半導体層を3ミクロン以上の膜
厚に成長しても、基板が反ったり、クラックが入ったり
することがなく、高品質の窒化ガリウム系半導体層をS
iC基板やSi基板の上に安定して成長することができ
る。この理由としては、InxGa1-xNバッファ層(0
<x≦1)の結晶は、従来のバッファ層の材料であるG
xAl1-xN(0≦x≦1)の結晶に比べて軟らかいた
めに、基板と窒化ガリウム系半導体層との間で生ずる歪
みを緩和して結晶性を顕著に改善する働きをするからで
あると考えられる。また、Si基板の場合には、Inx
Ga1-xNバッファ層(0<x≦1)の格子定数がSi
とGaxAl1-xN(0≦x≦1)との中間の値を有する
ために、格子定数の違いに起因する歪みを緩和すること
ができるという理由も考えられる。
【0094】また、本発明によれば、インジウムを含ん
だバッファ層を用いることにより、n側電極をSiC基
板やSi基板の裏面に設けることができる。つまり、素
子の上下にそれぞれn側電極とp側電極とを形成するこ
とができる。従って、絶縁性のサファイア基板を用いた
従来のLEDのように、素子の上面にn側電極とp側電
極とを形成する必要が無くなり、素子形成プロセスを簡
略化することができ、素子のサイズを大幅に縮小するこ
とができるとともに、設計の自由度も大幅に改善され
る。
【0095】さらに、本発明によれば、SiC基板やS
i基板の上に高品質の窒化ガリウム系半導体層を安定し
て成長することができるために、基板を加工する素子化
プロセスが従来よりもはるかに容易になる。すなわち、
従来用いられてきたサファイア基板と比較してSiCや
Siは、エッチングや劈開などの加工が極めて容易であ
る。従って、半導体レーザをはじめとする種々の半導体
素子を容易に実現することができるようになる。
【0096】さらに、本発明によれば、SiC基板やS
i基板上に形成する窒化ガリウム系半導体素子を、同一
基板上に形成するその他の電子素子や発光素子などとモ
ノリシックに形成することができる。このようにして、
小型で高性能の半導体装置を作成することができるよう
になる。
【0097】また、本発明によれば、大口径の基板上に
窒化ガリウム系半導体素子を形成することができるよう
になり、製造コストを低減することができる。例えば、
従来用いられてきたサファイア基板は、せいぜい2イン
チ径のものであったが、Si基板では、8インチ径以上
の大口径の基板が容易に得られる。従って、製造コスト
をはるかに低減することができるようになる。
【0098】さらに、本発明によれば、安価なSi基板
を用いることができ、原料コストも低減することもでき
る。
【0099】このように、本発明によれば、高品質の窒
化ガリウム系半導体層をSiCやSiなどの種々の基板
上に安定して成長することができるようになり、産業上
のメリットは多大である。
【図面の簡単な説明】
【図1】本発明の第1の実施例に係る窒化ガリウム系半
導体素子を表す概略断面図である。
【図2】本発明の第2の実施例に係る窒化ガリウム系半
導体素子を表す概略断面図である。
【図3】本発明の第3の実施例に係る窒化ガリウム系半
導体素子を表す概略断面図である。
【図4】本発明の第4の実施例に係る窒化ガリウム系半
導体素子を表す概略断面図である。
【図5】本発明の第5の実施例に係る窒化ガリウム系半
導体素子を表す概略断面図である。
【図6】本発明の第6の実施例に係る窒化ガリウム系半
導体素子を表す概略断面図である。
【図7】本発明の第7の実施例に係る窒化ガリウム系半
導体素子を表す概略断面図である。
【図8】本発明の第8の実施例に係る窒化ガリウム系半
導体素子を表す概略断面図である。
【図9】本発明の第9の実施例に係る窒化ガリウム系半
導体素子を表す概略断面図である。
【図10】SiC基板の上に従来の方法により窒化ガリ
ウム系半導体を結晶成長させた場合の概略断面図であ
る。
【図11】SiC基板上に形成した半導体素子の断面構
造を例示する概略図である。
【図12】シリコン基板の上に従来の方法により窒化ガ
リウム系半導体を結晶成長させた場合の概略断面図であ
る。
【符号の説明】
10、20、30、40、50、60、70、80、9
0 窒化ガリウム系半導体素子 11、21、31、41、51 SiC基板 12、22、32、42、52、62、72、82、9
2 バッファ層 13、23〜26、33〜36、43〜46、53〜5
6、63、73〜76、83〜86、93〜96 窒
化ガリウム系半導体層 27、37、45、57、77、87、97 n側電極 28、38、46、58、78、88、98 p側電極 39、89 接続電極 H 接続孔

Claims (10)

    【特許請求の範囲】
  1. 【請求項1】基板と、 前記基板の上に積層された少なくともインジウムを含む
    窒化ガリウム系半導体からなるバッファ層と、 前記バッファ層の上に積層された少なくとも1層以上の
    窒化ガリウム系半導体層と、 を備え、前記基板と前記窒化ガリウム系半導体層との熱
    膨張率の差に起因する応力が前記バッファ層により緩和
    されるようにしたものとして構成されていることを特徴
    とする窒化ガリウム系半導体素子。
  2. 【請求項2】前記基板は、シリコン、6H型SiC、G
    aPおよびGaAsからなる群のうちから選択されたひ
    とつにより構成されていることを特徴とする請求項1記
    載の窒化ガリウム系半導体素子。
  3. 【請求項3】シリコン、6H型SiC、GaPおよびG
    aAsからなる群のうちから選択されたひとつにより構
    成され、第1導電型の導電性を有する基板と、 前記基板の主面上に積層され、インジウムを含む窒化ガ
    リウム系半導体からなるバッファ層と、 前記バッファ層の上に積層され、第1導電型の導電性を
    有する第1の窒化ガリウム系半導体層と、 前記第1の窒化ガリウム系半導体層の上に積層された窒
    化ガリウム系半導体からなる発光層と、 前記発光層の上に積層され、第2導電型の導電性を有す
    る第2の窒化ガリウム系半導体層と、 前記基板の裏面に形成された第1の電極と、 前記第2の窒化ガリウム系半導体層の上に形成された第
    2の電極と、を少なくとも備え、前記第1の電極と前記
    第2の電極との間に電流を流すことにより前記発光層に
    おいて発光が生ずるものとして構成されたことを特徴と
    する窒化ガリウム系半導体素子。
  4. 【請求項4】前記基板の上に積層された各層の層厚の合
    計値が3μm以上であることを特徴とする請求項1〜3
    のいずれか1つに記載の窒化ガリウム系半導体素子。
  5. 【請求項5】前記バッファ層は、InGaNからなるこ
    とを特徴とする請求項1〜4のいずれか1つに記載の半
    導体素子。
  6. 【請求項6】前記基板は、SiCからなり、 前記バッファ層を構成する前記InGaNは、組成式I
    xGa1-xNにおけるインジウム組成xが、0.1≦x
    ≦0.3の範囲内にあることを特徴とする請求項5記載
    の窒化ガリウム系半導体素子。
  7. 【請求項7】前記基板は、Siからなり、 前記バッファ層を構成する前記InGaNは、組成式I
    xGa1-xNにおけるインジウム組成xが、0.2≦x
    ≦0.3の範囲内にあることを特徴とする請求項5記載
    の窒化ガリウム系半導体素子。
  8. 【請求項8】シリコン、6H型SiC、GaPおよびG
    aAsからなる群のうちから選択されたひとつにより構
    成された基板の上に、300℃以上800℃以下の成長
    温度で、インジウムを含む窒化ガリウム系半導体からな
    るバッファ層を形成する工程と、 温度を800℃以上1200℃以下として、前記バッフ
    ァ層を再結晶化する工程と、 前記バッファ層の上に窒化ガリウム系半導体からなる複
    数の単結晶層を成長する工程と、 を備えたことを特徴とする窒化ガリウム系半導体素子の
    製造方法。
  9. 【請求項9】第1導電型の導電性を有する6H型SiC
    からなる基板の主面上に、400℃以上600℃以下の
    成長温度で、組成式InxGa1-xNにおけるインジウム
    組成xが、0.1≦x≦0.3の範囲内にあるInGa
    Nバッファ層を形成する工程と、 温度を800℃以上1200℃以下として、前記バッフ
    ァ層を再結晶化する工程と、 前記バッファ層の上に第1導電型の導電性を有する窒化
    ガリウム系半導体からなる第1の単結晶層を成長する工
    程と、 前記第1の単結晶層の上に窒化ガリウム系半導体からな
    る発光層を成長する工程と、 前記発光層の上に第2導電型の導電性を有する第2の単
    結晶層を成長する工程と、 前記基板の裏面に第1の電極を形成する工程と、 前記第2の単結晶層の上に第2の電極を形成する工程
    と、を少なくとも備えたことを特徴とする窒化ガリウム
    系半導体素子の製造方法。
  10. 【請求項10】第1導電型の導電性を有するシリコンか
    らなる基板の主面上に、400℃以上600℃以下の成
    長温度で、組成式InxGa1-xNにおけるインジウム組
    成xが、0.2≦x≦0.3の範囲内にあるInGaN
    バッファ層を形成する工程と、 温度を800℃以上1200℃以下として、前記バッフ
    ァ層を再結晶化する工程と、 前記バッファ層の上に第1導電型の導電性を有する窒化
    ガリウム系半導体からなる第1の単結晶層を成長する工
    程と、 前記第1の単結晶層の上に窒化ガリウム系半導体からな
    る発光層を成長する工程と、 前記発光層の上に第2導電型の導電性を有する第2の単
    結晶層を成長する工程と、 前記基板の裏面に第1の電極を形成する工程と、 前記第2の単結晶層の上に第2の電極を形成する工程
    と、を少なくとも備えたことを特徴とする窒化ガリウム
    系半導体素子の製造方法。
JP30291897A 1997-11-05 1997-11-05 窒化ガリウム系半導体素子およびその製造方法 Expired - Fee Related JP3500281B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30291897A JP3500281B2 (ja) 1997-11-05 1997-11-05 窒化ガリウム系半導体素子およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30291897A JP3500281B2 (ja) 1997-11-05 1997-11-05 窒化ガリウム系半導体素子およびその製造方法

Publications (2)

Publication Number Publication Date
JPH11145514A true JPH11145514A (ja) 1999-05-28
JP3500281B2 JP3500281B2 (ja) 2004-02-23

Family

ID=17914693

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30291897A Expired - Fee Related JP3500281B2 (ja) 1997-11-05 1997-11-05 窒化ガリウム系半導体素子およびその製造方法

Country Status (1)

Country Link
JP (1) JP3500281B2 (ja)

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000036620A (ja) * 1998-06-05 2000-02-02 Hewlett Packard Co <Hp> 窒化物エピタキシのための多層インジウム含有窒化物緩衝層
US6410939B1 (en) 2000-10-12 2002-06-25 Sharp Kabushiki Kaisha Semiconductor light-emitting device and method of manufacturing the same
WO2002048434A3 (en) * 2000-12-14 2003-01-16 Nitronex Corp Gallium nitride materials and methods for forming layers thereof
WO2003044872A1 (en) * 2001-11-19 2003-05-30 Sanyo Electric Co., Ltd. Compound semiconductor light emitting device and its manufacturing method
WO2004084283A1 (ja) * 2003-03-19 2004-09-30 Japan Science And Technology Agency 半導体結晶成長方法
JP2004343139A (ja) * 2001-11-19 2004-12-02 Sanyo Electric Co Ltd 化合物半導体発光素子
JP2005005727A (ja) * 2001-11-19 2005-01-06 Sanyo Electric Co Ltd 化合物半導体発光素子
KR100489039B1 (ko) * 2002-08-19 2005-05-11 엘지이노텍 주식회사 질화 갈륨계 반도체 발광 다이오드 제조방법
JP2006093584A (ja) * 2004-09-27 2006-04-06 ▲さん▼圓光電股▲ふん▼有限公司 窒化物エピタキシャル層構造とその製造方法
US7229866B2 (en) 2004-03-15 2007-06-12 Velox Semiconductor Corporation Non-activated guard ring for semiconductor devices
KR100774198B1 (ko) 2006-03-16 2007-11-08 엘지전자 주식회사 수직형 발광 소자
US7436039B2 (en) 2005-01-06 2008-10-14 Velox Semiconductor Corporation Gallium nitride semiconductor device
US7696523B2 (en) 2006-03-14 2010-04-13 Lg Electronics Inc. Light emitting device having vertical structure and method for manufacturing the same
JP2011014938A (ja) * 2000-04-26 2011-01-20 Osram Opto Semiconductors Gmbh 発光半導体素子並びに発光性半導体素子の製造方法
US8169003B2 (en) 2007-03-20 2012-05-01 Power Integrations, Inc. Termination and contact structures for a high voltage GaN-based heterojunction transistor
JP2013505590A (ja) * 2009-09-20 2013-02-14 アズッロ セミコンダクターズ アクチエンゲゼルシャフト 半極性ウルツ鉱型iii族窒化物をベースとする半導体層、及び当該窒化物をベースとする半導体部材
US8629525B2 (en) 2005-11-15 2014-01-14 Power Integrations, Inc. Second contact schottky metal layer to improve GaN schottky diode performance
US8916929B2 (en) 2004-06-10 2014-12-23 Power Integrations, Inc. MOSFET having a JFET embedded as a body diode
US8928037B2 (en) 2013-02-28 2015-01-06 Power Integrations, Inc. Heterostructure power transistor with AlSiN passivation layer
US8940620B2 (en) 2011-12-15 2015-01-27 Power Integrations, Inc. Composite wafer for fabrication of semiconductor devices
US9691712B2 (en) 2000-08-04 2017-06-27 The Regents Of The University Of California Method of controlling stress in group-III nitride films deposited on substrates
US11469333B1 (en) 2020-02-19 2022-10-11 Semiq Incorporated Counter-doped silicon carbide Schottky barrier diode

Cited By (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000036620A (ja) * 1998-06-05 2000-02-02 Hewlett Packard Co <Hp> 窒化物エピタキシのための多層インジウム含有窒化物緩衝層
JP2011014938A (ja) * 2000-04-26 2011-01-20 Osram Opto Semiconductors Gmbh 発光半導体素子並びに発光性半導体素子の製造方法
US9691712B2 (en) 2000-08-04 2017-06-27 The Regents Of The University Of California Method of controlling stress in group-III nitride films deposited on substrates
US6410939B1 (en) 2000-10-12 2002-06-25 Sharp Kabushiki Kaisha Semiconductor light-emitting device and method of manufacturing the same
WO2002048434A3 (en) * 2000-12-14 2003-01-16 Nitronex Corp Gallium nitride materials and methods for forming layers thereof
US8105921B2 (en) 2000-12-14 2012-01-31 International Rectifier Corporation Gallium nitride materials and methods
US6617060B2 (en) 2000-12-14 2003-09-09 Nitronex Corporation Gallium nitride materials and methods
JPWO2003044872A1 (ja) * 2001-11-19 2005-03-24 三洋電機株式会社 化合物半導体発光素子
JP2005005727A (ja) * 2001-11-19 2005-01-06 Sanyo Electric Co Ltd 化合物半導体発光素子
US7276742B2 (en) 2001-11-19 2007-10-02 Sanyo Electric Co., Ltd. Compound semiconductor light emitting device and its manufacturing method
JP2004343139A (ja) * 2001-11-19 2004-12-02 Sanyo Electric Co Ltd 化合物半導体発光素子
WO2003044872A1 (en) * 2001-11-19 2003-05-30 Sanyo Electric Co., Ltd. Compound semiconductor light emitting device and its manufacturing method
KR100489039B1 (ko) * 2002-08-19 2005-05-11 엘지이노텍 주식회사 질화 갈륨계 반도체 발광 다이오드 제조방법
WO2004084283A1 (ja) * 2003-03-19 2004-09-30 Japan Science And Technology Agency 半導体結晶成長方法
US7625447B2 (en) 2003-03-19 2009-12-01 Japan Science And Technology Agency Method of growing semiconductor crystal
US7229866B2 (en) 2004-03-15 2007-06-12 Velox Semiconductor Corporation Non-activated guard ring for semiconductor devices
US8916929B2 (en) 2004-06-10 2014-12-23 Power Integrations, Inc. MOSFET having a JFET embedded as a body diode
JP2006093584A (ja) * 2004-09-27 2006-04-06 ▲さん▼圓光電股▲ふん▼有限公司 窒化物エピタキシャル層構造とその製造方法
US7436039B2 (en) 2005-01-06 2008-10-14 Velox Semiconductor Corporation Gallium nitride semiconductor device
US7863172B2 (en) 2005-01-06 2011-01-04 Power Integrations, Inc. Gallium nitride semiconductor device
US8629525B2 (en) 2005-11-15 2014-01-14 Power Integrations, Inc. Second contact schottky metal layer to improve GaN schottky diode performance
US8203162B2 (en) 2006-03-14 2012-06-19 Lg Electronics Inc. Light emitting device having vertical structrue and method for manufacturing the same
US7696523B2 (en) 2006-03-14 2010-04-13 Lg Electronics Inc. Light emitting device having vertical structure and method for manufacturing the same
KR100774198B1 (ko) 2006-03-16 2007-11-08 엘지전자 주식회사 수직형 발광 소자
US8169003B2 (en) 2007-03-20 2012-05-01 Power Integrations, Inc. Termination and contact structures for a high voltage GaN-based heterojunction transistor
JP2013505590A (ja) * 2009-09-20 2013-02-14 アズッロ セミコンダクターズ アクチエンゲゼルシャフト 半極性ウルツ鉱型iii族窒化物をベースとする半導体層、及び当該窒化物をベースとする半導体部材
US8940620B2 (en) 2011-12-15 2015-01-27 Power Integrations, Inc. Composite wafer for fabrication of semiconductor devices
US8928037B2 (en) 2013-02-28 2015-01-06 Power Integrations, Inc. Heterostructure power transistor with AlSiN passivation layer
US11469333B1 (en) 2020-02-19 2022-10-11 Semiq Incorporated Counter-doped silicon carbide Schottky barrier diode

Also Published As

Publication number Publication date
JP3500281B2 (ja) 2004-02-23

Similar Documents

Publication Publication Date Title
JP3505357B2 (ja) 窒化ガリウム系半導体素子およびその製造方法
JP3500281B2 (ja) 窒化ガリウム系半導体素子およびその製造方法
US7687888B2 (en) Method of controlling stress in gallium nitride films deposited on substrates
WO2010125850A1 (ja) ウエハ生産物を作製する方法、及び窒化ガリウム系半導体光素子を作製する方法
EP1301947A2 (en) Group iii nitride compound semiconductor device
KR20100018050A (ko) Ⅲ족 질화물 반도체 에피택셜 기판
JP2000036620A (ja) 窒化物エピタキシのための多層インジウム含有窒化物緩衝層
JP2000091234A (ja) 窒化物系iii−v族化合物半導体の製造方法
JPH11274082A (ja) Iii 族窒化物半導体およびその製造方法、およびiii 族窒化物半導体装置
WO1999038218A1 (fr) Element luminescent a semiconducteur et procede de fabrication
KR100616543B1 (ko) 실리콘기판 상에 질화물 단결정성장방법, 이를 이용한질화물 반도체 발광소자 및 그 제조방법
JP4530234B2 (ja) 半導体発光素子
JP2008288532A (ja) 窒化物系半導体装置
Mino et al. Characteristics of epitaxial lateral overgrowth AlN templates on (111) Si substrates for AlGaN deep‐UV LEDs fabricated on different direction stripe patterns
WO2008056632A1 (fr) Élément électroluminescent semi-conducteur gan
EP3567643B1 (en) Light emitting diode element and method for manufacturing same
JP2001308464A (ja) 窒化物半導体素子、窒化物半導体結晶の作製方法および窒化物半導体基板
JPH11121799A (ja) GaN系半導体素子及びその製造方法
JP4586094B2 (ja) 半導体発光素子
JP2004247753A (ja) GaN系半導体
JP2003060229A (ja) 半導体発光素子及びその製造方法
JP2001250982A (ja) 化合物半導体発光素子およびその製造方法
JP2009026956A (ja) 発光素子、発光素子のための基板生産物、および発光素子を作製する方法
JP2004096133A (ja) Iii族窒化物系化合物半導体素子
JP2020061526A (ja) 半導体成長用基板、半導体素子、半導体発光素子および半導体素子製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071205

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081205

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091205

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091205

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101205

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111205

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121205

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121205

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131205

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees