JP4530234B2 - 半導体発光素子 - Google Patents
半導体発光素子 Download PDFInfo
- Publication number
- JP4530234B2 JP4530234B2 JP28851698A JP28851698A JP4530234B2 JP 4530234 B2 JP4530234 B2 JP 4530234B2 JP 28851698 A JP28851698 A JP 28851698A JP 28851698 A JP28851698 A JP 28851698A JP 4530234 B2 JP4530234 B2 JP 4530234B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- growth layer
- growth
- lattice constant
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Led Devices (AREA)
- Semiconductor Lasers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体発光素子に関し、より詳細には、III−Ｖ族窒化物系の化合物半導体材料から構成されている半導体発光素子に関する。
【０００２】
【従来の技術】
近年、III−Ｖ族窒化物系の化合物半導体材料、例えばＧａＮ系化合物半導体材料を用いた高輝度の青色発光ダイオードが商品化されており、III−Ｖ族窒化物系化合物半導体材料は、発光デバイスの構成材料として大きく期待されている。
【０００３】
一般に、III−Ｖ族窒化物系化合物半導体材料層の結晶成長は、ハイドライド気相成長法(ＨＶＰＥ法)、有機金属気相成長法(ＭＯＣＶＤ法)、或いは分子線エピタキシー法(ＭＢＥ法)などによって行われる。一方、III−Ｖ族窒化物系化合物半導体材料を結晶成長させる基板としては、III−Ｖ族窒化物系化合物半導体材料以外の構成材料からなる基板、例えばサファイア基板やＳｉＣ基板などが用いられている。結晶成長用の基板は、本来は成長膜と同種の材料系から構成されていることが理想的であるが、III−Ｖ族窒化物系化合物半導体材料の大面積単結晶基板を得ることが困難であるために、このような異種の材料系からなる基板が用いられている。
【０００４】
【発明が解決しようとする課題】
ＧａＮ層の上にＡｌＧａＮ或いはＩｎＧａＮからなるヘテロ成長層を成長させる場合には、窒化物以外のIII−Ｖ族化合物半導体層を成長させる場合とは異なり、計算から得られる臨界膜厚を超えた厚さの成長膜がコヒーレント成長する(すなわち、成長面内の格子定数が一致して成長する)ことが、これまでに報告されている(例えば、Mat. Res. Soc. Symp. Proc.、Vol.449、第1143頁を参照)。
【０００５】
しかし、サファイア基板或いはＳｉＣ基板など、III−Ｖ族窒化物以外の材料からなる基板を用いる場合には、基板とその上に成長するIII−Ｖ族窒化物系化合物半導体層との間の格子不整合が大きいために、単結晶III−Ｖ族窒化物系化合物半導体層を直接に基板上に良好に成長させることができない。このような場合には、まず非単結晶バッファ層を基板上に成長させて、このバッファ層の上に、III−Ｖ族窒化物系の単結晶化合物半導体層を成長させている(例えば、Japanese Journal of Applied Physics、Vol.30、第L1705頁を参照のこと)。
【０００６】
更に、基板と成長膜との間の熱膨張係数の関係が格子定数に及ぼす影響が、これまでに研究報告されている(例えば、日本結晶成長学会誌、Vol.23、第49頁を参照のこと)。
【０００７】
一般にサファイア基板は、その熱膨張係数が、ＧａＮなどのIII−Ｖ族窒化物系化合物半導体層の熱膨張係数より大きい。このため、上記のようにバッファ層を介してサファイア基板上に成長させたＧａＮ単結晶膜は、結晶成長温度よりも低い温度下では、成長方向(ｃ軸方向)と垂直である面内方向(ａ軸方向)に圧縮応力を受けて、面内方向の格子定数がバルク格子定数よりも小さくなる。これに対して、ＳｉＣ基板は、熱膨張係数がIII−Ｖ族窒化物系化合物半導体層の熱膨張係数より小さい。そのため、上記の方法でＳｉＣ基板上に成長させたＧａＮ単結晶膜は、結晶成長温度よりも低い温度下で、成長方向(ｃ軸方向)と垂直である面内方向(ａ軸方向)に引っ張り応力を受けて、面内方向の格子定数がバルク格子定数よりも大きくなる。なお、本願明細書において、「バルク格子定数」とは、素子構造の中に組み込まれて歪みを受けている状態での格子定数値ではなく、歪み無く形成された状態における材料本来の格子定数値を指す。
【０００８】
更に、半導体発光素子の作製時に使用される活性層としては、多くの場合、ＩｎＧａＮ層などのＩｎを含む層が用いられる。ＩｎＧａＮはＧａＮに比べてバルク格子定数が大きいので、特に、熱膨張係数がIII−Ｖ族窒化物系化合物半導体層より大きい基板(例えばサファイア基板)の上に前述の方法でＧａＮ単結晶膜を成長させ、更にその上にＩｎを含む活性層(例えばＩｎＧａＮ活性層)を成長させる場合、ＧａＮ単結晶膜に対する活性層の面内方向の格子不整合が、バルク結晶時に比べて大きくなる。これは、結晶成長温度よりも低い温度下でＧａＮ単結晶膜が基板から圧縮応力を受けて、面内方向の格子定数がバルク格子定数よりも小さくなるからである。このために、結晶性の良好な活性層を得るためには、そのＩｎ濃度にも依存するが、活性層を薄膜としなければならない(例えば、Ｉｎ0.3Ｇａ0.7Ｎの場合には数ｎｍの厚さ)。このような薄いＩｎＧａＮ活性層へのＩｎの取り込み効率は、ＧａＮ単結晶基板上に成長させたＧａＮ膜の上へ同条件で成長させたＩｎＧａＮ層に比べて、低くなる。更に、ＩｎＧａＮ活性層に均一にＩｎが取り込まれず、活性層中でＩｎ濃度の多い部分と少ない部分とが混在するようになる。この結果、上記のようにして作製された半導体発光素子は、輝点の集合の形態で発光する素子となり、面状発光を呈する素子は得られない。
【０００９】
これに対して、熱膨張係数がIII−Ｖ族窒化物系化合物半導体層より小さい基板(例えばＳｉＣ基板)の上に前述の方法でＧａＮ単結晶膜を成長させ、更にその上にＩｎを含む活性層(例えばＩｎＧａＮ活性層)を成長させる場合、ＧａＮ単結晶膜に対する活性層の面内方向の格子不整合が、バルク結晶時に比べて小さくなる。これは、結晶成長温度よりも低い温度下でＧａＮ単結晶膜が基板から引っ張り応力を受けて、面内方向の格子定数がバルク格子定数よりも大きくなるからである。しかし、この場合においても、下地のＧａＮ単結晶膜は格子歪みを受けており、良質のＧａＮ単結晶膜を得ることができないために、このＧａＮ膜上に結晶成長されるＩｎＧａＮ活性層を良質に形成することは困難である。
【００１０】
上記のような方法による結晶成長では、成長条件のわずかなずれにより活性層の混晶比及び格子不整合が変化するので、歩留まり良く且つ再現性良くＩｎＧａＮ活性層を成長させることができない。
【００１１】
このような問題を解決する試みとして、特開平８−２６４８３３号公報には、ＡｌＩｎＧａＮ活性層の格子定数に近いＩｎＧａＮバッファ層をサファイア基板上に成長させることが記載されている。すなわち、活性層とバッファ層との格子定数を近づけることによって、活性層の格子歪を減少させようとするものである。しかし、窒化物以外の基板上にIII−Ｖ族窒化物系単結晶半導体層を成長させる場合の格子歪みは、基板と単結晶エピタキシャル成長層との熱膨張係数の差に主に起因するので、バッファ層を改善するだけでは格子歪みを十分に除去することができず、良質のＩｎＧａＮ活性層を得ることは依然として困難である。
【００１２】
本発明は、上記課題を解決するためになされたものであり、その目的は、III−Ｖ族窒化物系単結晶化合物半導体層を、これとは異なる材料系の基板上に、良質な結晶性を有する状態で歩留まり良く且つ再現性良く結晶成長させ、これを用いて高品質及び高信頼性を有し且つ面状発光を実現する半導体発光素子を提供することである。
【００１３】
【課題を解決するための手段】
本発明のＩＩＩ−Ｖ族窒化物系半導体発光素子は、
ＩＩＩ−Ｖ族窒化物系の少なくとも１種類の化合物半導体材料からなる複数の単結晶半導体成長層が、該ＩＩＩ−Ｖ族窒化物系以外の構成材料からなる基板の上に積層されて構成されている積層構造体を備えたＩＩＩ−Ｖ族窒化物系半導体発光素子であって、該基板の熱膨張係数が、該積層構造体のうちで該基板に最も近く位置している第１成長層の熱膨張係数、及び該積層構造体のうちで最も大きな厚さを有する第２成長層の熱膨張係数よりも大きく、該第１成長層は、ＩＩＩ−Ｖ族窒化物半導体の混晶であり、該第２成長層の材料はＧａＮであり、活性層が該第２成長層上にコヒーレント成長をしており、該積層構造体の該第１成長層のバルク格子定数ａ１と該第２成長層のバルク格子定数ａ２とが、ａ２＜ａ１≦１．００５ａ２なる関係を満たし、該第２成長層より薄い該第１成長層のバルク格子定数ａ１ は、該第１成長層の組成の調整により、該第１成長層が該基板からの圧縮応力を受けることにより、該第１成長層の格子定数が、該第１成長層のバルク格子定数ａ１よりも小さくなり、該第２成長層のバルク格子定数ａ２と等しくなるような値に設定されており、そのことによって、上記の目的が達成される。
本発明の他のＩＩＩ−Ｖ族窒化物系半導体発光素子は、ＩＩＩ−Ｖ族窒化物系の少なくとも１種類の化合物半導体材料からなる複数の単結晶半導体成長層が、該ＩＩＩ−Ｖ族窒化物系以外の構成材料からなる基板の上に積層されて構成されている積層構造体を備えたＩＩＩ−Ｖ族窒化物系半導体発光素子であって、該基板の熱膨張係数が、該積層構造体のうちで該基板に最も近く位置している第１成長層の熱膨張係数、及び該積層構造体のうちで最も大きな厚さを有する第２成長層の熱膨張係数よりも小さく、該第１成長層は、ＩＩＩ−Ｖ族窒化物半導体の混晶であり、該第２成長層の材料はＧａＮであり、活性層が該第２成長層上にコヒーレント成長をしており、該積層構造体の該第１成長層のバルク格子定数ａ１と該第２成長層のバルク格子定数ａ２とが、０．９９５ａ２≦ａ１＜ａ２なる関係を満たし、該第２成長層より薄い該第１成長層のバルク格子定数ａ１ は、該第１成長層の組成の調整により、該第１成長層が該基板からの引っ張り応力を受けることにより、該第１成長層の格子定数が、該第１成長層のバルク格子定数ａ１よりも大きくなり、該第２成長層のバルク格子定数ａ２と等しくなるような値に設定されており、そのことによって、上記の目的が達成される。
前記基板と前記積層構造体との間に形成された非単結晶のバッファ層を更に有していてもよい。
前記第２成長層が前記第１成長層にコヒーレント成長していてもよい。
前記第２成長層の厚みが１μｍ以上であってもよい。
前記バッファ層が、前記第１成長層と同一の組成であってもよい。
【００１６】
以下、本発明の作用について説明する。
【００１７】
本発明によれば、積層構造体のうちで基板に最も近い第１成長層のバルク格子定数ａ1と最大の膜厚を有する第２成長層のバルク格子定数ａ2との間に、基板の熱膨張係数が、積層構造体を構成するIII−Ｖ族窒化物系化合物半導体材料の熱膨張係数よりも（より具体的には、第１成長層の熱膨張係数及び第２成長層の熱膨張係数よりも）大きい場合に、
ａ2＜ａ1≦１．００５ａ2
なる関係が満たされる。この結果、第１成長層は、結晶成長よりも低い温度下では、圧縮応力を受けて圧縮歪を生じる。これにより、第１成長層は、面内方向(ａ軸方向)の格子定数が第１成長層のバルク格子定数よりも小さくなって、第２成長層のバルク格子定数に近づく。
【００１８】
或いは、基板の熱膨張係数が、積層構造体を構成するIII−Ｖ族窒化物系化合物半導体材料の熱膨張係数よりも（より具体的には、第１成長層の熱膨張係数及び第２成長層の熱膨張係数よりも）小さい場合には、
０．９９５ａ2≦ａ1＜ａ2
なる関係が満たされる。これによって、第１成長層は結晶成長よりも低い温度下で、引っ張り応力を受けて引っ張り歪を生じる。これにより、第１成長層は、面内方向(ａ軸方向)の格子定数が第１成長層のバルク格子定数よりも大きくなって、第２成長層のバルク格子定数に近づく。
【００１９】
上記によって、本発明によれば、基板の熱膨張係数が積層構造体の熱膨張係数（第１及び第２成長層の熱膨張係数）よりも大きい場合及び小さい場合の何れであっても、第２成長層の格子歪が低減され、第２成長層の結晶性が向上する。これによって、活性層の結晶性が向上して、歩留まり良く且つ再現性良く、良質の活性層を得ることができる。
【００２０】
更に、基板の熱膨張係数が、積層構造体のうちで基板に最も近い第１成長層の熱膨張係数及び最大膜厚を有する第２成長層の熱膨張係数よりも大きい場合には、第２成長層の上に形成される活性層は、下地層である第２成長層のａ軸にコヒーレントに成長するので、第２成長層の格子定数歪に等しい格子定数を有する活性層を形成し得る。この結果、活性層の格子歪みが小さくなり、十分な厚さを有する活性層の成長が可能になる。また、活性層中へのＩｎの取り込み効率が向上され得るとともに、活性層内のＩｎ濃度の面内均一性が向上され、結果として歩留まり及び再現性の向上した良質の厚い活性層の成長が可能になる。これより、高輝度で面状発光を呈するIII−Ｖ族窒化物系単結晶半導体発光素子が実現される。
【００２１】
更に、第１成長層の構成材料、組成比、及び厚さを適切に選択すると、第１成長層の面内方向の格子定数を、第２成長層のバルク格子定数に一致させることが可能になる。このような場合には、第２成長層として、無歪みで高品質のIII−Ｖ族窒化物系単結晶化合物半導体層の成長が可能になる。
【００２２】
【発明の実施の形態】
(第１の実施形態)
本発明の第１の実施形態として、サファイア基板上にＬＥＤ(発光ダイオード)素子が形成されている構成を説明する。
【００２３】
図１は、本実施形態のＬＥＤ素子１００の構成を模式的に示す断面図である。
【００２４】
ＬＥＤ素子１００では、サファイア(０００１面)基板１０の上にＩｎ0.01Ｇａ0.99Ｎバッファ層１１が形成され、さらにその上に、Ｉｎ0.01Ｇａ0.99Ｎ第１成長層１２(約０．５μｍ)、Ｓｉドープｎ型ＧａＮ第２成長層(最大膜厚層)１３(約５μｍ)、Ｉｎ0.35Ｇａ0.65Ｎ活性層１４(約２ｎｍ)、Ａｌ0.1Ｇａ0.9Ｎ層１５(約１０ｎｍ)、及びＭｇドープｐ型ＧａＮ層１６(約０．４μｍ)を含む積層構造体が形成されている。バッファ層１１からＧａＮ層１６までの総膜厚は、約５．９μｍである。ここで、Ａｌ0.1Ｇａ0.9Ｎ層１５は、Ｉｎ0.35Ｇａ0.65Ｎ活性層１４からのＩｎの蒸発を防止する蒸発防止層である。
【００２５】
上記の素子構造の一部は、Ｓｉドープｎ型ＧａＮ第２成長層１３が露出するまで部分的に切開されており、その露出した面上にｎ型電極１７が形成されている。一方、Ｍｇドープｐ型ＧａＮ層１６の上には、ｐ型電極１８が形成されている。
【００２６】
ここで、サファイア基板１０の熱膨張係数（７．５０×１０-6／ｄｅｇ）は、上記のIII−Ｖ族窒化物系単結晶半導体層からなる積層構造体の熱膨張係数（ＧａＮの熱膨張係数は５．４５×１０-6／ｄｅｇ）よりも大きい。加えて、Ｉｎ0.01Ｇａ0.99Ｎ第１成長層１２のバルク格子定数ａ1とＳｉドープｎ型ＧａＮ第２成長層(最大膜厚層)１３のバルク格子定数ａ2とは、それぞれａ1＝３．１９３Å及びａ2＝３．１８９Åであり、ａ2＜ａ1≦１．００５ａ2なる関係が満たされている。
【００２７】
以下、このＬＥＤ素子１００の製造方法、及び素子特性の測定結果について説明する。
【００２８】
まず、サファイア基板１０の上にＩｎ0.01Ｇａ0.99Ｎバッファ層１１を成長させ、更にその上に、基板温度約９００℃でＩｎ0.01Ｇａ0.99Ｎ第１成長層１２を成長させる。その後、Ｉｎ0.01Ｇａ0.99Ｎ第１成長層１２の上に、ＧａＮ層を成長させながら基板温度を約１１００℃まで上昇させて、最終的には基板温度約１１００℃でＳｉドープＧａＮ第２成長層１３を成長させる。次に、基板温度を約７６０℃まで降下させた後にＩｎ0.35Ｇａ0.65Ｎ活性層１４を成長させ、更にその上に、同温度でＡｌ0.1Ｇａ0.9Ｎ層１５を成長させる。その後、基板温度を約１０５０℃まで上昇させ、ＭｇドープＧａＮ層１６を成長させる。なお、上記の成長プロセスには、例えばＭＯＣＶＤ法を使用する。
【００２９】
以上のようにして形成された素子構造について、Ｘ線解析及び透過電子顕微鏡(ＴＥＭ)解析により、ＳｉドープＧａＮ第２成長層１３、Ｉｎ0.35Ｇａ0.65Ｎ活性層１４、Ａｌ0.1Ｇａ0.9Ｎ層１５、及びＭｇドープＧａＮ層１６の各々の格子定数を解析した。その結果、ＳｉドープＧａＮ第２成長層１３及びＭｇドープＧａＮ層１６の格子定数はＧａＮのバルク格子定数値に等しく、成長したＧａＮ層１３及び１６が格子緩和していて歪のない状態であることが判明した。一方、Ｉｎ0.35Ｇａ0.65Ｎ活性層１４及びＡｌ0.1Ｇａ0.9Ｎ層１５のａ軸方向の格子定数はＧａＮのバルク格子定数と一致しており、これらの層１４及び１５は面内方向(ａ軸方向)に歪んだ状態で、ＳｉドープＧａＮ第２成長層１３の上にコヒーレント成長していることが判明した。
【００３０】
上記の現象は、以下のようなメカニズムによって生じていると考えられる。
【００３１】
結晶成長温度から基板温度が低下すると、積層構造体及びＩｎ0.01Ｇａ0.99Ｎバッファ層１１とサファイア基板１０との間の熱膨張係数の差異によって、Ｉｎ0.01Ｇａ0.99Ｎバッファ層１１とサファイア基板１０との界面で応力が生じる。この応力は、サファイア基板１０のほうが積層構造体よりも熱膨張係数が大きいことから、圧縮応力である。一方、積層構造体とＩｎ0.01Ｇａ0.99Ｎバッファ層１１とは同じIII−Ｖ族窒化物系の材料からなるので、ほぼ同一の熱膨張係数を有する。従って、上記のような圧縮応力は、Ｉｎ0.01Ｇａ0.99Ｎバッファ層１１を介して、積層構造体の中でサファイア基板１０に最も近く位置するＩｎ0.01Ｇａ0.99Ｎ第１成長層１２に伝搬する。これより、Ｉｎ0.01Ｇａ0.99Ｎ第１成長層１２が圧縮応力を受けて、その格子定数は、バルク格子定数よりも小さくなって、ＧａＮ層のバルク格子定数とほぼ等しくなる。
【００３２】
更に、ＳｉドープＧａＮ第２成長層１３をこのようなＩｎ0.01Ｇａ0.99Ｎ第１成長層１２の上に成長させると、下地層のＩｎ0.01Ｇａ0.99Ｎ第１成長層１２がＧａＮ層のバルク格子定数とほぼ等しい格子定数を有するので、ＳｉドープＧａＮ第２成長層１３における格子歪の発生が低減され、好ましくは格子緩和する。また、Ｉｎ0.35Ｇａ0.65Ｎ活性層１４は、最大膜厚を有するＳｉドープＧａＮ第２成長層１３の上にコヒーレント成長するので、ＧａＮ層のバルク格子定数とほぼ等しい格子定数を有するように形成され得る。加えて、このＩｎ0.35Ｇａ0.65Ｎ活性層１４の上に形成されるＡｌ0.1Ｇａ0.9Ｎ層１５及びＭｇドープＧａＮ層１６は、同様にコヒーレント成長して、ＧａＮ層のバルク格子定数とほぼ等しい格子定数を有するように形成される。
【００３３】
次にｐ型ドーパントであるＭｇを活性化させるために、窒素雰囲気中にて約８００℃で約２０分間、上記のような素子構造が形成された基板をアニールする。その後に、ＭｇドープＧａＮ層１６の上面からＳｉドープＧａＮ第２成長層１３の内部に至る部分を部分的にエッチングで除去して、第２成長層１３の一部表面を露出させる。次に、ｎ型ＧａＮ層１３の露出面の上にｎ型電極１７、及びｐ型ＧａＮ層１６の表面にｐ型電極１８を、それぞれ形成する。以上によって、ＬＥＤ素子１００が作製される。
【００３４】
本実施形態のＬＥＤ素子１００の輝度を測定したところ、駆動電流２０ｍＡで発光波長４７０ｎｍ、輝度３．５ｃｄを示し、従来の１．５倍の輝度が得られた。更に、ＬＥＤ素子１００の発光パターンを顕微鏡で観察したところ、均一な面状の発光が実現されていることが確認された。一方、比較のために、Ｉｎ0.01Ｇａ0.99Ｎ第１成長層１２を省略し、それ以外は上記と同様にして作製した比較用ＬＥＤ素子について、その発光パターンを顕微鏡で観察したところ、輝点の集まりで発光していることが判明した。
【００３５】
更に、積層構造体の中の最大膜厚層であるＳｉドープＧａＮ第２成長層１３の膜厚を種々に変化させ、それ以外は上記と同様にして作製した幾つかの比較用ＬＥＤ素子について、それらの輝度を測定した。その測定結果を図２に示す。
【００３６】
図２より、第２成長層(最大膜厚層)１３の膜厚が１μｍ以上の場合において、図中に点線で示すＩｎ0.01Ｇａ0.99Ｎ第１成長層１２を形成しなかったＬＥＤ素子における値に比べて、輝度が強くなった。これより、本実施形態のように、基板の熱膨張係数が積層構造体の熱膨張係数よりも大きい場合は、第２成長層１３の膜厚は１μｍ以上に設定する必要がある。
【００３７】
加えて、第１成長層１２及び第２成長層１３の構成材料及び／或いは組成比を様々に変化させることによってそれらの格子定数を変化させ、それ以外は上記と同様にして作製した幾つかの比較用ＬＥＤ素子について、それらの輝度を測定した。その測定結果を図３に示す。具体的には、これらの比較用ＬＥＤ素子は、第１層をＩｎＧａＮ、及び第２層をＧａＮで構成し、且つＩｎＧａＮの混晶比を変化させて作成した。
【００３８】
なお、図３では、第１成長層１２(バルク格子定数：ａ1)と第２成長層(最大膜厚層)１３(バルク格子定数：ａ2)との間の理論上のバルク格子不整合率εを、
ε＝(ａ1−ａ2)／ａ1×１００
と定義し、このバルク格子不整合率εをパラメータに用いている。
【００３９】
図３より、０＜ε≦０．５の範囲内、すなわちａ2＜ａ1≦１．００５ａ2の範囲内で、図中に点線で示した第１層としてのＩｎ0.01Ｇａ0.99Ｎ第１成長層１２を形成しなかったＬＥＤ素子に比べて、輝度が強くなった。
【００４０】
これより、本実施形態のように基板の熱膨張係数が積層構造体の熱膨張係数よりも大きい場合は、ａ2＜ａ1≦１．００５ａ2の範囲内でＬＥＤ素子の輝度が向上した。
【００４１】
なお、上記の実施形態におけるＩｎＧａＮの混晶比は、上記で述べた特定の値に限られるものでは無く、ＧａxＡｌyＩｎzＮ(ｘ、ｙ、ｚ≧０、ｘ＋ｙ＋ｚ＝１)と表現される混晶であっても良い。
【００４２】
また、基板に関しても、サファイア基板に限るものでは無く、積層構造体を構成するIII−Ｖ族窒化物系化合物半導体材料よりも大きい熱膨張係数を有する材料からなる基板であれば良い。
【００４３】
更に、各層の成長プロセスにおいて、ＭＯＣＶＤ法に代えてＭＢＥ法やＨＰＰＥ法など、半導体技術で使用される周知の他のプロセスを用いても、本実施形態と同様の効果を奏することを確認している。
【００４４】
(第２の実施形態)
本発明の第２の実施形態として、ＳｉＣ基板上にＬＥＤ素子が形成されている構成を説明する。
【００４５】
図４は、本実施形態のＬＥＤ素子２００の構成を模式的に示す断面図である。
【００４６】
ＬＥＤ素子２００は、ＳｉＣ(０００１面)基板２０の上にＡｌ0.01Ｇａ0.99Ｎバッファ層２１が形成され、更にその上に、Ａｌ0.01Ｇａ0.99Ｎ第１成長層２２(約０．３μｍ)、Ｓｉドープｎ型ＧａＮ第２成長層(最大膜厚層)２３(約４μｍ)、Ｉｎ0.35Ｇａ0.65Ｎ活性層２４(約２ｎｍ)、Ａｌ0.1Ｇａ0.9Ｎ層２５(約１０ｎｍ)、及びＭｇドープｐ型ＧａＮ層２６(約０．４μｍ)を含む積層構造体が形成されている。バッファ層２１からＧａＮ層２６までの総膜厚は、約４．７μｍである。ここで、Ａｌ0.1Ｇａ0.9Ｎ層２５は、Ｉｎ0.35Ｇａ0.65Ｎ活性層２４からのＩｎの蒸発を防止する蒸発防止層である。
【００４７】
上記の素子構造の一部は、Ｓｉドープｎ型ＧａＮ第２成長層２３の一部が露出するまで部分的に切開されており、その露出した面上にｎ型電極１７が形成されている。一方、Ｍｇドープｐ型ＧａＮ層２６の上には、ｐ型電極１８が形成されている。
【００４８】
ここで、ＳｉＣ基板２０の熱膨張係数（５．０×１０-6／ｄｅｇ）は、上記のIII−Ｖ族窒化物系単結晶半導体層からなる積層構造体の熱膨張係数（ＧａＮの熱膨張係数は５．４５×１０-6／ｄｅｇ）よりも小さい。加えて、Ａｌ0.01Ｇａ0.99Ｎ第１成長層２２のバルク格子定数ａ1とＳｉドープｎ型ＧａＮ第２成長層(最大膜厚層)２３のバルク格子定数ａ2とは、それぞれａ1＝３．１８８Åびａ2＝３．１８９Åであり、０．９９５ａ2≦ａ1＜ａ2なる関係が満たされている。
【００４９】
以下、このＬＥＤ素子２００の製造方法、及び素子特性の測定結果について説明する。
【００５０】
まず、ＳｉＣ基板２０上にＡｌ0.01Ｇａ0.99Ｎバッファ層２１を成長させ、更にその上に、基板温度約１１００℃でＡｌ0.01Ｇａ0.99Ｎ第１成長層２２を成長させる。その後、Ａｌ0.01Ｇａ0.99Ｎ第１成長層２２の上に、基板温度約１１００℃でＳｉドープＧａＮ第２成長層２３を成長させる。次に、基板温度を約７６０℃まで降下させた後にＩｎ0.35Ｇａ0.65Ｎ活性層２４を成長させ、更にその上に、同温度でＡｌ0.1Ｇａ0.9Ｎ層２５を成長させる。その後、基板温度を約１０５０℃まで上昇させ、ＭｇドープＧａＮ層２６を成長させる。なお、上記の成長プロセスには、例えばＭＯＣＶＤ法を使用する。
【００５１】
以上のようにして形成された素子構造について、Ｘ線解析及びＴＥＭ解析により、ＳｉドープＧａＮ第２成長層２３、Ｉｎ0.35Ｇａ0.65Ｎ活性層２４、Ａｌ0.1Ｇａ0.9Ｎ層２５、及びＭｇドープＧａＮ層２６の各々の格子定数を解析した。その結果、ＳｉドープＧａＮ第２成長層２３及びＭｇドープＧａＮ層２６の格子定数は、第１の実施形態の場合と同様にＧａＮのバルク格子定数値に等しく、成長したＧａＮ層２３及び２６が格子緩和していて歪のない状態であることが判明した。一方、Ｉｎ0.35Ｇａ0.65Ｎ活性層２４及びＡｌ0.1Ｇａ0.9Ｎ層２５のａ軸方向の格子定数はＧａＮのバルク格子定数と一致しており、これらの層２４及び２５は面内方向(ａ軸方向)に歪んだ状態で、ＳｉドープＧａＮ第２成長層２３の上にコヒーレント成長していることが判明した。
【００５２】
上記の現象は、以下のようなメカニズムによって生じていると考えられる。
【００５３】
結晶成長温度から基板温度が低下すると、積層構造体及びＡｌ0.01Ｇａ0.99Ｎバッファ層２１とＳｉＣ基板２０との間の熱膨張係数の差異によって、Ａｌ0.01Ｇａ0.99Ｎバッファ層２１とＳｉＣ基板２０との界面で応力が生じる。この応力は、ＳｉＣ基板２０のほうが積層構造体よりも熱膨張係数が小さいことから、引っ張り応力である。一方、積層構造体とＡｌ0.01Ｇａ0.99Ｎバッファ層２１とは同じIII−Ｖ族窒化物系の材料からなるので、ほぼ同一の熱膨張係数を有する。従って、上記のような引っ張り応力は、Ａｌ0.01Ｇａ0.99Ｎバッファ層２１を介して、積層構造体の中でＳｉＣ基板２０に最も近く位置するＡｌ0.01Ｇａ0.99Ｎ第１成長層２２に伝搬する。これより、Ａｌ0.01Ｇａ0.99Ｎ第１成長層２２が引っ張り応力を受けて、その格子定数は、バルク格子定数よりも大きくなって、ＧａＮ層のバルク格子定数とほぼ等しくなる。
【００５４】
更に、ＳｉドープＧａＮ第２成長層２３をこのようなＡｌ0.01Ｇａ0.99Ｎ第１成長層２２の上に成長させると、下地層のＡｌ0.01Ｇａ0.99Ｎ第１成長層２２がＧａＮ層のバルク格子定数とほぼ等しい格子定数を有するので、ＳｉドープＧａＮ第２成長層２３における格子歪の発生が低減され、好ましくは格子緩和する。また、Ｉｎ0.35Ｇａ0.65Ｎ活性層２４は、最大膜厚を有するＳｉドープＧａＮ第２成長層２３の上にコヒーレント成長するので、ＧａＮ層のバルク格子定数とほぼ等しい格子定数を有するように形成され得る。加えて、このＩｎ0.35Ｇａ0.65Ｎ活性層２４の上に形成されるＡｌ0.1Ｇａ0.9Ｎ層２５及びＭｇドープＧａＮ層２６は、同様にコヒーレント成長して、ＧａＮ層のバルク格子定数とほぼ等しい格子定数を有するように形成される。
【００５５】
次にｐ型ドーパントであるＭｇを活性化させるために、窒素雰囲気中にて約８００℃で約２０分間、上記のような素子構造が形成された基板をアニールする。その後に、ＭｇドープＧａＮ層２６の上面からＳｉドープＧａＮ第２成長層２３の内部に至る部分を部分的にエッチングで除去して、第２成長層２３の一部表面を露出させる。次に、ｎ型ＧａＮ層２３の露出面の上にｎ型電極１７、及びｐ型ＧａＮ層２６の表面にｐ型電極１８を、それぞれ形成する。以上によって、ＬＥＤ素子２００が作製される。
【００５６】
本実施形態のＬＥＤ素子２００の輝度を測定したところ、駆動電流２０ｍＡで発光波長４７０ｎｍ、輝度３．４ｃｄを示し、従来の１．５倍の輝度が得られた。更に、ＬＥＤ素子２００の発光パターンを顕微鏡で観察したところ、均一な面状の発光が実現されていることが確認された。一方、比較のために、Ａｌ0.01Ｇａ0.99Ｎ第１成長層２２を省略し、それ以外は上記と同様にして作製した比較用ＬＥＤ素子について、その発光パターンを顕微鏡で観察したところ、輝点の集まりで発光していることが判明した。
【００５７】
更に、積層構造体の中の最大膜厚層であるＳｉドープＧａＮ第２成長層２３の膜厚を種々に変化させ、それ以外は上記と同様にして作製した幾つかの比較用ＬＥＤ素子について、それらの輝度を測定した。その測定結果を図５に示す。
【００５８】
図５より、第２成長層(最大膜厚層)２３の膜厚が０．５μｍ以上の場合において、図中に点線で示すＡｌ0.01Ｇａ0.99Ｎ第１成長層２２を形成しなかったＬＥＤ素子における値に比べて、輝度が強くなった。これより、本実施形態のように、基板の熱膨張係数が積層構造体の熱膨張係数よりも小さい場合は、第２成長層２３の膜厚は０．５μｍ以上に設定する必要がある。
【００５９】
加えて、第１成長層２２及び第２成長層２３の構成材料及び／或いは組成比を様々に変化させることによってそれらの格子定数を変化させ、それ以外は上記と同様にして作製した幾つかの比較用ＬＥＤ素子について、それらの輝度を測定した。その測定結果を図６に示す。具体的には、これらの比較用ＬＥＤ素子は、第１層をＡｌＧａＮ、及び第２層をＧａＮで構成し、且つＡｌＧａＮの混晶比を変化させて作成した。
【００６０】
なお、図６では、第１の実施形態においてと同様に、第１成長層２２(バルク格子定数：ａ1)と第２成長層(最大膜厚層)２３(バルク格子定数：ａ2)との間の理論上のバルク格子不整合率ε＝(ａ1−ａ2)／ａ1×１００をパラメータに用いている。
【００６１】
図６より、−０．５≦ε＜０の範囲内、すなわち０．９９５ａ2≦ａ1＜ａ2の範囲内で、図中に点線で示した第１層としてのＡｌ0.01Ｇａ0.99Ｎ第１成長層２２を形成しなかったＬＥＤ素子に比べて、輝度が強くなった。
【００６２】
これより、本実施形態のように基板の熱膨張係数が積層構造体の熱膨張係数よりも小さい場合は、０．９９５ａ2≦ａ1＜ａ2の範囲内でＬＥＤ素子の輝度が向上した。
【００６３】
なお、上記の実施形態におけるＩｎＧａＮの混晶比は、上記で述べた特定の値に限られるものでは無く、ＧａxＡｌyＩｎzＮ(ｘ、ｙ、ｚ≧０、ｘ＋ｙ＋ｚ＝１)と表現される混晶であっても良い。
【００６４】
また、基板に関しても、サファイア基板に限るものでは無く、積層構造体を構成するIII−Ｖ族窒化物系化合物半導体材料よりも大きい熱膨張係数を有する材料からなる基板であれば良い。
【００６５】
更に、各層の成長プロセスにおいて、ＭＯＣＶＤ法に代えてＭＢＥ法やＨＰＰＥ法など、半導体技術で使用される周知の他のプロセスを用いても、本実施形態と同様の効果を奏することを確認している。
【００６６】
(第３の実施形態)
本発明の第３の実施形態として、サファイア基板上にＬＤ(レーザダイオード)素子が形成されている構成を説明する。
【００６７】
図７は、本実施形態のＬＤ素子３００の構成を模式的に示す断面図である。
【００６８】
ＬＤ素子３００では、サファイア(０００１面)基板３０の上にＩｎ0.01Ｇａ0.99Ｎバッファ層３１が形成され、さらにその上に、Ｉｎ0.01Ｇａ0.99Ｎ第１成長層３２(約０．５μｍ)、Ｓｉドープｎ型ＧａＮコンタクト第２成長層(最大膜厚層)３３(約５μｍ、キャリア濃度：約１×１０18ｃｍ-3)、Ｓｉドープｎ型Ａｌ0.1Ｇａ0.9Ｎクラッド層３４(約０．４μｍ)、Ｓｉドープｎ型ＧａＮ光ガイド層３５(約０．１μｍ、キャリア濃度：約１×１０18ｃｍ-3)、Ｉｎ0.35Ｇａ0.65Ｎ(約２ｎｍ)／Ｉｎ0.05Ｇａ0.95Ｎ(約４ｎｍ)の１０周期からなる多重量子井戸活性層３６（総厚さ約６０ｎｍ）、Ａｌ0.1Ｇａ0.9Ｎ層３７(約１０ｎｍ)、Ｍｇドープｐ型ＧａＮ光ガイド層３８(約０．１μｍ、キャリア濃度：約１×１０18ｃｍ-3)、Ｍｇドープｐ型Ａｌ0.1Ｇａ0.9Ｎクラッド層３９(約０．４μｍ)、及びＭｇドープｐ型ＧａＮコンタクト層４０(約０．５μｍ)を含む積層構造体が形成されている。バッファ層３１からＧａＮコンタクト層４０までの総膜厚は、約７．１μｍである。ここで、Ａｌ0.1Ｇａ0.9Ｎ層３７は、多重量子井戸活性層３６からのＩｎの蒸発を防止する蒸発防止層である。
【００６９】
上記の素子構造の一部は、Ｓｉドープｎ型ＧａＮコンタクト第２成長層３３が露出するまで部分的に切開されており、その露出した面上にｎ型電極４１が形成されている。一方、Ｍｇドープｐ型ＧａＮコンタクト層４０の上には、ｐ型電極４２が形成されている。
【００７０】
ここで、サファイア基板３０の熱膨張係数（７．５０×１０-6／ｄｅｇ）は、上記のIII−Ｖ族窒化物系単結晶半導体層からなる積層構造体の熱膨張係数（ＧａＮの熱膨張係数は５．４５×１０-6／ｄｅｇ）よりも大きい。加えて、Ｉｎ0.01Ｇａ0.99Ｎ第１成長層３２のバルク格子定数ａ1とＳｉドープｎ型ＧａＮコンタクト第２成長層(最大膜厚層)３３のバルク格子定数ａ2とは、それぞれａ1＝３．１９３Å及びａ2＝３．１８９Åであり、ａ2＜ａ1≦１．００５ａ2なる関係が満たされている。
【００７１】
以下、このＬＤ素子３００の製造方法、及び素子特性の測定結果について説明する。
【００７２】
まず、サファイア基板３０の上に、例えばＭＯＣＶＤ法によって、Ｉｎ0.01Ｇａ0.99Ｎバッファ層３１、Ｉｎ0.01Ｇａ0.99Ｎ第１成長層３２、Ｓｉドープｎ型ＧａＮコンタクト第２成長層３３、Ｓｉドープｎ型Ａｌ0.1Ｇａ0.9Ｎクラッド層３４、Ｓｉドープｎ型ＧａＮ光ガイド層３５、Ｉｎ0.35Ｇａ0.65Ｎ(約２ｎｍ)／Ｉｎ0.05Ｇａ0.95Ｎ(約４ｎｍ)の１０周期からなる多重量子井戸活性層３６、Ａｌ0.1Ｇａ0.9Ｎ層３７、Ｍｇドープｐ型ＧａＮ光ガイド層３８、Ｍｇドープｐ型Ａｌ0.1Ｇａ0.9Ｎクラッド層３９、及びＭｇドープｐ型ＧａＮコンタクト層４０を、順次積層して形成する。
【００７３】
次にｐ型ドーパントであるＭｇを活性化させるために、窒素雰囲気中にて約８００℃で約２０分間、上記のような素子構造が形成された基板をアニールする。その後に、ｐ型ＧａＮコンタクト層４０の上面からＳｉドープＧａＮコンタクト第２成長層３３の内部に至る部分を、幅約２００μｍのストライプ状にエッチングで除去して、第２成長層３３の一部表面を露出させる。次に、ｎ型ＧａＮ層３３の露出面の上にｎ型電極４１、及びｐ型ＧａＮコンタクト層４０の表面にｐ型電極４２を、それぞれ形成する。以上によって、ＬＤ素子３００が作製される。
【００７４】
本実施形態のＬＤ素子３００は、室温でレーザ発振する。また、その発振しきい値電流及びしきい値電圧は、それぞれ約１６０ｍＡ及び約５．８Ｖである。
一方、比較のために、Ｉｎ0.01Ｇａ0.99Ｎ第１成長層３２を省略し、それ以外は上記と同様にして比較用ＬＤ素子を作製したところ、レーザ発振しなかった。
【００７５】
(第４の実施形態)
本発明の第４の実施形態として、ＳｉＣ基板上にＬＤ素子が形成されている構成を説明する。
【００７６】
図８は、本実施形態のＬＤ素子４００の構成を模式的に示す断面図である。
【００７７】
ＬＤ素子４００は、ＳｉＣ(０００１面)基板５０の上にＡｌ0.01Ｇａ0.99Ｎバッファ層５１が形成され、更にその上に、Ａｌ0.01Ｇａ0.99Ｎ第１成長層５２(約０．７μｍ)、Ｓｉドープｎ型ＧａＮコンタクト第２成長層(最大膜厚層)５３(約５μｍ、キャリア濃度：約１×１０18ｃｍ-3)、Ｓｉドープｎ型Ａｌ0.1Ｇａ0.9Ｎクラッド層５４(約０．４μｍ)、Ｓｉドープｎ型ＧａＮ光ガイド層５５(約０．１μｍ、キャリア濃度：約１×１０18ｃｍ-3)、Ｉｎ0.35Ｇａ0.65Ｎ(約２ｎｍ)／Ｉｎ0.05Ｇａ0.95Ｎ(約４ｎｍ)の１０周期からなる多重量子井戸活性層５６（総厚さ約６０ｎｍ）、Ａｌ0.1Ｇａ0.9Ｎ層５７(約１０ｎｍ)、Ｍｇドープｐ型ＧａＮ光ガイド層５８(約０．１μｍ、キャリア濃度：約１×１０18ｃｍ-3)、Ｍｇドープｐ型Ａｌ0.1Ｇａ0.9Ｎクラッド層５９(約０．４μｍ)、及びＭｇドープｐ型ＧａＮコンタクト層６０(約０．５μｍ)を含む積層構造体が形成されている。バッファ層５１からＧａＮコンタクト層６０までの総膜厚は、約７．３μｍである。ここで、Ａｌ0.1Ｇａ0.9Ｎ層５７は、多重量子井戸活性層５６からのＩｎの蒸発を防止する蒸発防止層である。
【００７８】
上記の素子構造の一部は、Ｓｉドープｎ型ＧａＮ第２成長層５３の一部が露出するまで部分的に切開されており、その露出した面上にｎ型電極４１が形成されている。一方、Ｍｇドープｐ型ＧａＮコンタクト層６０の上には、ｐ型電極４２が形成されている。
【００７９】
ここで、ＳｉＣ基板５０の熱膨張係数（５．０×１０-6／ｄｅｇ）は、上記のIII−Ｖ族窒化物系単結晶半導体層からなる積層構造体の熱膨張係数（ＧａＮの熱膨張係数は５．４５×１０-6／ｄｅｇ）よりも小さい。加えて、Ａｌ0.01Ｇａ0.99Ｎ第１成長層５２のバルク格子定数ａ1とＳｉドープｎ型ＧａＮコンタクト第２成長層(最大膜厚層)５３のバルク格子定数ａ2とは、それぞれａ1＝３．１８８Å及びａ2＝３．１８９Åであり、０．９９５ａ2≦ａ1＜ａ2なる関係が満たされている。
【００８０】
以下、このＬＤ素子４００の製造方法、及び素子特性の測定結果について説明する。
【００８１】
まず、ＳｉＣ基板５０上に、例えばＭＯＣＶＤ法によって、Ａｌ0.01Ｇａ0.99Ｎバッファ層５１、Ａｌ0.01Ｇａ0.99Ｎ第１成長層５２、Ｓｉドープｎ型ＧａＮコンタクト第２成長層５３、Ｓｉドープｎ型Ａｌ0.1Ｇａ0.9Ｎクラッド層５４、Ｓｉドープｎ型ＧａＮ光ガイド層５５、Ｉｎ0.35Ｇａ0.65Ｎ(約２ｎｍ)／Ｉｎ0.05Ｇａ0.95Ｎ(約４ｎｍ)の１０周期からなる多重量子井戸活性層５６、Ａｌ0.1Ｇａ0.9Ｎ層５７、Ｍｇドープｐ型ＧａＮ光ガイド層５８、Ｍｇドープｐ型Ａｌ0.1Ｇａ0.9Ｎクラッド層５９、及びＭｇドープｐ型ＧａＮコンタクト層６０を、順次積層して形成する。
【００８２】
次にｐ型ドーパントであるＭｇを活性化させるために、窒素雰囲気中にて約８００℃で約２０分間、上記のような素子構造が形成された基板をアニールする。その後に、ｐ型ＧａＮコンタクト層６０の上面からＳｉドープＧａＮコンタクト第２成長層５３の内部に至る部分を、幅約２００μｍのストライプ状にエッチングで除去して、第２成長層５３の一部表面を露出させる。次に、ｎ型ＧａＮ層５３の露出面の上にｎ型電極４１、及びｐ型ＧａＮコンタクト層６０の表面にｐ型電極４２を、それぞれ形成する。以上によって、ＬＤ素子４００が作製される。
【００８３】
本実施形態のＬＤ素子４００は、室温でレーザ発振する。また、その発振しきい値電流及びしきい値電圧は、それぞれ約１５０ｍＡ及び約５．５Ｖである。
一方、比較のために、Ｉｎ0.01Ｇａ0.99Ｎ第１成長層５２を省略し、それ以外は上記と同様にして比較用ＬＤ素子を作製したところ、レーザ発振しなかった。
【００８４】
なお、上記の各実施形態の構成において、基板と積層構造体（第１成長層）との間に形成されるバッファ層は、単結晶層である必要はなく、多結晶層などの非単結晶層であってもよい。
【００８５】
また、上記で説明した本発明の効果は、基板の上に形成されるバッファ層及び積層構造体の全体の厚さが約１００μｍ以下である場合に、特に顕著に得られる。
【００８６】
【発明の効果】
上記のように、本発明のIII−Ｖ族窒化物系半導体発光素子では、III−Ｖ族窒化物系化合物半導体材料よりも大きい熱膨張係数を有する基板を使用する場合は、最大膜厚を有するIII−Ｖ族窒化物系化合物半導体層と基板との間に、最大膜厚層よりもバルク格子定数の大きい他のIII−Ｖ族窒化物系化合物半導体層を挿入する。また、III−Ｖ族窒化物系化合物半導体層よりも小さい熱膨張係数を有する基板を使用する場合は、最大膜厚層を有するIII−Ｖ族窒化物系化合物半導体層と基板との間に、最大膜厚層よりもバルク格子定数の小さい他のIII−Ｖ族窒化物系化合物半導体層を挿入する。これによって、最大膜厚層に対する基板からの格子歪みの影響が抑えられ、活性層の結晶性の向上したIII−Ｖ族窒化物系化合物半導体層、及びそれを使用した半導体発光素子の作製が可能になる。
【００８７】
以上によって、本発明によれば、歩留まり及び再現性が向上した、高品質及び高信頼性を有し、且つ面状発光を実現するIII−Ｖ族窒化物系半導体発光素子が、実現される。
【図面の簡単な説明】
【図１】本発明の第１の実施形態におけるＬＥＤ素子の構成を模式的に示す断面図である。
【図２】図１のＬＥＤ素子における、第２成長層(最大膜厚層)の厚さと輝度との関係を示す図である。
【図３】図１のＬＥＤ素子における、第１成長層と第２成長層(最大膜厚層)との間のバルク格子不整合率εと、輝度との関係を示す図である。
【図４】本発明の第２の実施形態におけるＬＥＤ素子の構成を模式的に示す断面図である。
【図５】図４のＬＥＤ素子における、第２成長層(最大膜厚層)の厚さと輝度との関係を示す図である。
【図６】図４のＬＥＤ素子における、第１成長層と第２成長層(最大膜厚層)との間のバルク格子不整合率εと、輝度との関係を示す図である。
【図７】本発明の第３の実施形態におけるＬＤ素子の構成を模式的に示す断面図である。
【図８】本発明の第１の実施形態におけるＬＤ素子の構成を模式的に示す断面図である。
【符号の説明】
１０、３０ サファイア基板
２０、５０ ＳｉＣ基板
１１、２１、３１、５１ バッファ層
１２、３２ ＩｎＧａＮ第１成長層
２２、５２ ＡｌＧａＮ第１成長層
１３、２３、３３、５３ ｎ型ＧａＮ第２成長層
１４、２４、３６、５６ 活性層
１５、２５、３７、５７ 蒸発防止層
１６、２６、４０、６０ ｐ型ＧａＮコンタクト層
３４、５４ ｎ型ＡｌＧａＮクラッド層
３５、５５ ｎ型ＧａＮガイド層
３８、５８ ｐ型ＧａＮガイド層
３９、５９ ｐ型ＡｌＧａＮクラッド層
１７、４１ ｎ型電極
１８、４２ ｐ型電極
１００、２００ ＬＥＤ素子
３００、４００ ＬＤ素子
【発明の属する技術分野】
本発明は半導体発光素子に関し、より詳細には、III−Ｖ族窒化物系の化合物半導体材料から構成されている半導体発光素子に関する。
【０００２】
【従来の技術】
近年、III−Ｖ族窒化物系の化合物半導体材料、例えばＧａＮ系化合物半導体材料を用いた高輝度の青色発光ダイオードが商品化されており、III−Ｖ族窒化物系化合物半導体材料は、発光デバイスの構成材料として大きく期待されている。
【０００３】
一般に、III−Ｖ族窒化物系化合物半導体材料層の結晶成長は、ハイドライド気相成長法(ＨＶＰＥ法)、有機金属気相成長法(ＭＯＣＶＤ法)、或いは分子線エピタキシー法(ＭＢＥ法)などによって行われる。一方、III−Ｖ族窒化物系化合物半導体材料を結晶成長させる基板としては、III−Ｖ族窒化物系化合物半導体材料以外の構成材料からなる基板、例えばサファイア基板やＳｉＣ基板などが用いられている。結晶成長用の基板は、本来は成長膜と同種の材料系から構成されていることが理想的であるが、III−Ｖ族窒化物系化合物半導体材料の大面積単結晶基板を得ることが困難であるために、このような異種の材料系からなる基板が用いられている。
【０００４】
【発明が解決しようとする課題】
ＧａＮ層の上にＡｌＧａＮ或いはＩｎＧａＮからなるヘテロ成長層を成長させる場合には、窒化物以外のIII−Ｖ族化合物半導体層を成長させる場合とは異なり、計算から得られる臨界膜厚を超えた厚さの成長膜がコヒーレント成長する(すなわち、成長面内の格子定数が一致して成長する)ことが、これまでに報告されている(例えば、Mat. Res. Soc. Symp. Proc.、Vol.449、第1143頁を参照)。
【０００５】
しかし、サファイア基板或いはＳｉＣ基板など、III−Ｖ族窒化物以外の材料からなる基板を用いる場合には、基板とその上に成長するIII−Ｖ族窒化物系化合物半導体層との間の格子不整合が大きいために、単結晶III−Ｖ族窒化物系化合物半導体層を直接に基板上に良好に成長させることができない。このような場合には、まず非単結晶バッファ層を基板上に成長させて、このバッファ層の上に、III−Ｖ族窒化物系の単結晶化合物半導体層を成長させている(例えば、Japanese Journal of Applied Physics、Vol.30、第L1705頁を参照のこと)。
【０００６】
更に、基板と成長膜との間の熱膨張係数の関係が格子定数に及ぼす影響が、これまでに研究報告されている(例えば、日本結晶成長学会誌、Vol.23、第49頁を参照のこと)。
【０００７】
一般にサファイア基板は、その熱膨張係数が、ＧａＮなどのIII−Ｖ族窒化物系化合物半導体層の熱膨張係数より大きい。このため、上記のようにバッファ層を介してサファイア基板上に成長させたＧａＮ単結晶膜は、結晶成長温度よりも低い温度下では、成長方向(ｃ軸方向)と垂直である面内方向(ａ軸方向)に圧縮応力を受けて、面内方向の格子定数がバルク格子定数よりも小さくなる。これに対して、ＳｉＣ基板は、熱膨張係数がIII−Ｖ族窒化物系化合物半導体層の熱膨張係数より小さい。そのため、上記の方法でＳｉＣ基板上に成長させたＧａＮ単結晶膜は、結晶成長温度よりも低い温度下で、成長方向(ｃ軸方向)と垂直である面内方向(ａ軸方向)に引っ張り応力を受けて、面内方向の格子定数がバルク格子定数よりも大きくなる。なお、本願明細書において、「バルク格子定数」とは、素子構造の中に組み込まれて歪みを受けている状態での格子定数値ではなく、歪み無く形成された状態における材料本来の格子定数値を指す。
【０００８】
更に、半導体発光素子の作製時に使用される活性層としては、多くの場合、ＩｎＧａＮ層などのＩｎを含む層が用いられる。ＩｎＧａＮはＧａＮに比べてバルク格子定数が大きいので、特に、熱膨張係数がIII−Ｖ族窒化物系化合物半導体層より大きい基板(例えばサファイア基板)の上に前述の方法でＧａＮ単結晶膜を成長させ、更にその上にＩｎを含む活性層(例えばＩｎＧａＮ活性層)を成長させる場合、ＧａＮ単結晶膜に対する活性層の面内方向の格子不整合が、バルク結晶時に比べて大きくなる。これは、結晶成長温度よりも低い温度下でＧａＮ単結晶膜が基板から圧縮応力を受けて、面内方向の格子定数がバルク格子定数よりも小さくなるからである。このために、結晶性の良好な活性層を得るためには、そのＩｎ濃度にも依存するが、活性層を薄膜としなければならない(例えば、Ｉｎ0.3Ｇａ0.7Ｎの場合には数ｎｍの厚さ)。このような薄いＩｎＧａＮ活性層へのＩｎの取り込み効率は、ＧａＮ単結晶基板上に成長させたＧａＮ膜の上へ同条件で成長させたＩｎＧａＮ層に比べて、低くなる。更に、ＩｎＧａＮ活性層に均一にＩｎが取り込まれず、活性層中でＩｎ濃度の多い部分と少ない部分とが混在するようになる。この結果、上記のようにして作製された半導体発光素子は、輝点の集合の形態で発光する素子となり、面状発光を呈する素子は得られない。
【０００９】
これに対して、熱膨張係数がIII−Ｖ族窒化物系化合物半導体層より小さい基板(例えばＳｉＣ基板)の上に前述の方法でＧａＮ単結晶膜を成長させ、更にその上にＩｎを含む活性層(例えばＩｎＧａＮ活性層)を成長させる場合、ＧａＮ単結晶膜に対する活性層の面内方向の格子不整合が、バルク結晶時に比べて小さくなる。これは、結晶成長温度よりも低い温度下でＧａＮ単結晶膜が基板から引っ張り応力を受けて、面内方向の格子定数がバルク格子定数よりも大きくなるからである。しかし、この場合においても、下地のＧａＮ単結晶膜は格子歪みを受けており、良質のＧａＮ単結晶膜を得ることができないために、このＧａＮ膜上に結晶成長されるＩｎＧａＮ活性層を良質に形成することは困難である。
【００１０】
上記のような方法による結晶成長では、成長条件のわずかなずれにより活性層の混晶比及び格子不整合が変化するので、歩留まり良く且つ再現性良くＩｎＧａＮ活性層を成長させることができない。
【００１１】
このような問題を解決する試みとして、特開平８−２６４８３３号公報には、ＡｌＩｎＧａＮ活性層の格子定数に近いＩｎＧａＮバッファ層をサファイア基板上に成長させることが記載されている。すなわち、活性層とバッファ層との格子定数を近づけることによって、活性層の格子歪を減少させようとするものである。しかし、窒化物以外の基板上にIII−Ｖ族窒化物系単結晶半導体層を成長させる場合の格子歪みは、基板と単結晶エピタキシャル成長層との熱膨張係数の差に主に起因するので、バッファ層を改善するだけでは格子歪みを十分に除去することができず、良質のＩｎＧａＮ活性層を得ることは依然として困難である。
【００１２】
本発明は、上記課題を解決するためになされたものであり、その目的は、III−Ｖ族窒化物系単結晶化合物半導体層を、これとは異なる材料系の基板上に、良質な結晶性を有する状態で歩留まり良く且つ再現性良く結晶成長させ、これを用いて高品質及び高信頼性を有し且つ面状発光を実現する半導体発光素子を提供することである。
【００１３】
【課題を解決するための手段】
本発明のＩＩＩ−Ｖ族窒化物系半導体発光素子は、
ＩＩＩ−Ｖ族窒化物系の少なくとも１種類の化合物半導体材料からなる複数の単結晶半導体成長層が、該ＩＩＩ−Ｖ族窒化物系以外の構成材料からなる基板の上に積層されて構成されている積層構造体を備えたＩＩＩ−Ｖ族窒化物系半導体発光素子であって、該基板の熱膨張係数が、該積層構造体のうちで該基板に最も近く位置している第１成長層の熱膨張係数、及び該積層構造体のうちで最も大きな厚さを有する第２成長層の熱膨張係数よりも大きく、該第１成長層は、ＩＩＩ−Ｖ族窒化物半導体の混晶であり、該第２成長層の材料はＧａＮであり、活性層が該第２成長層上にコヒーレント成長をしており、該積層構造体の該第１成長層のバルク格子定数ａ１と該第２成長層のバルク格子定数ａ２とが、ａ２＜ａ１≦１．００５ａ２なる関係を満たし、該第２成長層より薄い該第１成長層のバルク格子定数ａ１ は、該第１成長層の組成の調整により、該第１成長層が該基板からの圧縮応力を受けることにより、該第１成長層の格子定数が、該第１成長層のバルク格子定数ａ１よりも小さくなり、該第２成長層のバルク格子定数ａ２と等しくなるような値に設定されており、そのことによって、上記の目的が達成される。
本発明の他のＩＩＩ−Ｖ族窒化物系半導体発光素子は、ＩＩＩ−Ｖ族窒化物系の少なくとも１種類の化合物半導体材料からなる複数の単結晶半導体成長層が、該ＩＩＩ−Ｖ族窒化物系以外の構成材料からなる基板の上に積層されて構成されている積層構造体を備えたＩＩＩ−Ｖ族窒化物系半導体発光素子であって、該基板の熱膨張係数が、該積層構造体のうちで該基板に最も近く位置している第１成長層の熱膨張係数、及び該積層構造体のうちで最も大きな厚さを有する第２成長層の熱膨張係数よりも小さく、該第１成長層は、ＩＩＩ−Ｖ族窒化物半導体の混晶であり、該第２成長層の材料はＧａＮであり、活性層が該第２成長層上にコヒーレント成長をしており、該積層構造体の該第１成長層のバルク格子定数ａ１と該第２成長層のバルク格子定数ａ２とが、０．９９５ａ２≦ａ１＜ａ２なる関係を満たし、該第２成長層より薄い該第１成長層のバルク格子定数ａ１ は、該第１成長層の組成の調整により、該第１成長層が該基板からの引っ張り応力を受けることにより、該第１成長層の格子定数が、該第１成長層のバルク格子定数ａ１よりも大きくなり、該第２成長層のバルク格子定数ａ２と等しくなるような値に設定されており、そのことによって、上記の目的が達成される。
前記基板と前記積層構造体との間に形成された非単結晶のバッファ層を更に有していてもよい。
前記第２成長層が前記第１成長層にコヒーレント成長していてもよい。
前記第２成長層の厚みが１μｍ以上であってもよい。
前記バッファ層が、前記第１成長層と同一の組成であってもよい。
【００１６】
以下、本発明の作用について説明する。
【００１７】
本発明によれば、積層構造体のうちで基板に最も近い第１成長層のバルク格子定数ａ1と最大の膜厚を有する第２成長層のバルク格子定数ａ2との間に、基板の熱膨張係数が、積層構造体を構成するIII−Ｖ族窒化物系化合物半導体材料の熱膨張係数よりも（より具体的には、第１成長層の熱膨張係数及び第２成長層の熱膨張係数よりも）大きい場合に、
ａ2＜ａ1≦１．００５ａ2
なる関係が満たされる。この結果、第１成長層は、結晶成長よりも低い温度下では、圧縮応力を受けて圧縮歪を生じる。これにより、第１成長層は、面内方向(ａ軸方向)の格子定数が第１成長層のバルク格子定数よりも小さくなって、第２成長層のバルク格子定数に近づく。
【００１８】
或いは、基板の熱膨張係数が、積層構造体を構成するIII−Ｖ族窒化物系化合物半導体材料の熱膨張係数よりも（より具体的には、第１成長層の熱膨張係数及び第２成長層の熱膨張係数よりも）小さい場合には、
０．９９５ａ2≦ａ1＜ａ2
なる関係が満たされる。これによって、第１成長層は結晶成長よりも低い温度下で、引っ張り応力を受けて引っ張り歪を生じる。これにより、第１成長層は、面内方向(ａ軸方向)の格子定数が第１成長層のバルク格子定数よりも大きくなって、第２成長層のバルク格子定数に近づく。
【００１９】
上記によって、本発明によれば、基板の熱膨張係数が積層構造体の熱膨張係数（第１及び第２成長層の熱膨張係数）よりも大きい場合及び小さい場合の何れであっても、第２成長層の格子歪が低減され、第２成長層の結晶性が向上する。これによって、活性層の結晶性が向上して、歩留まり良く且つ再現性良く、良質の活性層を得ることができる。
【００２０】
更に、基板の熱膨張係数が、積層構造体のうちで基板に最も近い第１成長層の熱膨張係数及び最大膜厚を有する第２成長層の熱膨張係数よりも大きい場合には、第２成長層の上に形成される活性層は、下地層である第２成長層のａ軸にコヒーレントに成長するので、第２成長層の格子定数歪に等しい格子定数を有する活性層を形成し得る。この結果、活性層の格子歪みが小さくなり、十分な厚さを有する活性層の成長が可能になる。また、活性層中へのＩｎの取り込み効率が向上され得るとともに、活性層内のＩｎ濃度の面内均一性が向上され、結果として歩留まり及び再現性の向上した良質の厚い活性層の成長が可能になる。これより、高輝度で面状発光を呈するIII−Ｖ族窒化物系単結晶半導体発光素子が実現される。
【００２１】
更に、第１成長層の構成材料、組成比、及び厚さを適切に選択すると、第１成長層の面内方向の格子定数を、第２成長層のバルク格子定数に一致させることが可能になる。このような場合には、第２成長層として、無歪みで高品質のIII−Ｖ族窒化物系単結晶化合物半導体層の成長が可能になる。
【００２２】
【発明の実施の形態】
(第１の実施形態)
本発明の第１の実施形態として、サファイア基板上にＬＥＤ(発光ダイオード)素子が形成されている構成を説明する。
【００２３】
図１は、本実施形態のＬＥＤ素子１００の構成を模式的に示す断面図である。
【００２４】
ＬＥＤ素子１００では、サファイア(０００１面)基板１０の上にＩｎ0.01Ｇａ0.99Ｎバッファ層１１が形成され、さらにその上に、Ｉｎ0.01Ｇａ0.99Ｎ第１成長層１２(約０．５μｍ)、Ｓｉドープｎ型ＧａＮ第２成長層(最大膜厚層)１３(約５μｍ)、Ｉｎ0.35Ｇａ0.65Ｎ活性層１４(約２ｎｍ)、Ａｌ0.1Ｇａ0.9Ｎ層１５(約１０ｎｍ)、及びＭｇドープｐ型ＧａＮ層１６(約０．４μｍ)を含む積層構造体が形成されている。バッファ層１１からＧａＮ層１６までの総膜厚は、約５．９μｍである。ここで、Ａｌ0.1Ｇａ0.9Ｎ層１５は、Ｉｎ0.35Ｇａ0.65Ｎ活性層１４からのＩｎの蒸発を防止する蒸発防止層である。
【００２５】
上記の素子構造の一部は、Ｓｉドープｎ型ＧａＮ第２成長層１３が露出するまで部分的に切開されており、その露出した面上にｎ型電極１７が形成されている。一方、Ｍｇドープｐ型ＧａＮ層１６の上には、ｐ型電極１８が形成されている。
【００２６】
ここで、サファイア基板１０の熱膨張係数（７．５０×１０-6／ｄｅｇ）は、上記のIII−Ｖ族窒化物系単結晶半導体層からなる積層構造体の熱膨張係数（ＧａＮの熱膨張係数は５．４５×１０-6／ｄｅｇ）よりも大きい。加えて、Ｉｎ0.01Ｇａ0.99Ｎ第１成長層１２のバルク格子定数ａ1とＳｉドープｎ型ＧａＮ第２成長層(最大膜厚層)１３のバルク格子定数ａ2とは、それぞれａ1＝３．１９３Å及びａ2＝３．１８９Åであり、ａ2＜ａ1≦１．００５ａ2なる関係が満たされている。
【００２７】
以下、このＬＥＤ素子１００の製造方法、及び素子特性の測定結果について説明する。
【００２８】
まず、サファイア基板１０の上にＩｎ0.01Ｇａ0.99Ｎバッファ層１１を成長させ、更にその上に、基板温度約９００℃でＩｎ0.01Ｇａ0.99Ｎ第１成長層１２を成長させる。その後、Ｉｎ0.01Ｇａ0.99Ｎ第１成長層１２の上に、ＧａＮ層を成長させながら基板温度を約１１００℃まで上昇させて、最終的には基板温度約１１００℃でＳｉドープＧａＮ第２成長層１３を成長させる。次に、基板温度を約７６０℃まで降下させた後にＩｎ0.35Ｇａ0.65Ｎ活性層１４を成長させ、更にその上に、同温度でＡｌ0.1Ｇａ0.9Ｎ層１５を成長させる。その後、基板温度を約１０５０℃まで上昇させ、ＭｇドープＧａＮ層１６を成長させる。なお、上記の成長プロセスには、例えばＭＯＣＶＤ法を使用する。
【００２９】
以上のようにして形成された素子構造について、Ｘ線解析及び透過電子顕微鏡(ＴＥＭ)解析により、ＳｉドープＧａＮ第２成長層１３、Ｉｎ0.35Ｇａ0.65Ｎ活性層１４、Ａｌ0.1Ｇａ0.9Ｎ層１５、及びＭｇドープＧａＮ層１６の各々の格子定数を解析した。その結果、ＳｉドープＧａＮ第２成長層１３及びＭｇドープＧａＮ層１６の格子定数はＧａＮのバルク格子定数値に等しく、成長したＧａＮ層１３及び１６が格子緩和していて歪のない状態であることが判明した。一方、Ｉｎ0.35Ｇａ0.65Ｎ活性層１４及びＡｌ0.1Ｇａ0.9Ｎ層１５のａ軸方向の格子定数はＧａＮのバルク格子定数と一致しており、これらの層１４及び１５は面内方向(ａ軸方向)に歪んだ状態で、ＳｉドープＧａＮ第２成長層１３の上にコヒーレント成長していることが判明した。
【００３０】
上記の現象は、以下のようなメカニズムによって生じていると考えられる。
【００３１】
結晶成長温度から基板温度が低下すると、積層構造体及びＩｎ0.01Ｇａ0.99Ｎバッファ層１１とサファイア基板１０との間の熱膨張係数の差異によって、Ｉｎ0.01Ｇａ0.99Ｎバッファ層１１とサファイア基板１０との界面で応力が生じる。この応力は、サファイア基板１０のほうが積層構造体よりも熱膨張係数が大きいことから、圧縮応力である。一方、積層構造体とＩｎ0.01Ｇａ0.99Ｎバッファ層１１とは同じIII−Ｖ族窒化物系の材料からなるので、ほぼ同一の熱膨張係数を有する。従って、上記のような圧縮応力は、Ｉｎ0.01Ｇａ0.99Ｎバッファ層１１を介して、積層構造体の中でサファイア基板１０に最も近く位置するＩｎ0.01Ｇａ0.99Ｎ第１成長層１２に伝搬する。これより、Ｉｎ0.01Ｇａ0.99Ｎ第１成長層１２が圧縮応力を受けて、その格子定数は、バルク格子定数よりも小さくなって、ＧａＮ層のバルク格子定数とほぼ等しくなる。
【００３２】
更に、ＳｉドープＧａＮ第２成長層１３をこのようなＩｎ0.01Ｇａ0.99Ｎ第１成長層１２の上に成長させると、下地層のＩｎ0.01Ｇａ0.99Ｎ第１成長層１２がＧａＮ層のバルク格子定数とほぼ等しい格子定数を有するので、ＳｉドープＧａＮ第２成長層１３における格子歪の発生が低減され、好ましくは格子緩和する。また、Ｉｎ0.35Ｇａ0.65Ｎ活性層１４は、最大膜厚を有するＳｉドープＧａＮ第２成長層１３の上にコヒーレント成長するので、ＧａＮ層のバルク格子定数とほぼ等しい格子定数を有するように形成され得る。加えて、このＩｎ0.35Ｇａ0.65Ｎ活性層１４の上に形成されるＡｌ0.1Ｇａ0.9Ｎ層１５及びＭｇドープＧａＮ層１６は、同様にコヒーレント成長して、ＧａＮ層のバルク格子定数とほぼ等しい格子定数を有するように形成される。
【００３３】
次にｐ型ドーパントであるＭｇを活性化させるために、窒素雰囲気中にて約８００℃で約２０分間、上記のような素子構造が形成された基板をアニールする。その後に、ＭｇドープＧａＮ層１６の上面からＳｉドープＧａＮ第２成長層１３の内部に至る部分を部分的にエッチングで除去して、第２成長層１３の一部表面を露出させる。次に、ｎ型ＧａＮ層１３の露出面の上にｎ型電極１７、及びｐ型ＧａＮ層１６の表面にｐ型電極１８を、それぞれ形成する。以上によって、ＬＥＤ素子１００が作製される。
【００３４】
本実施形態のＬＥＤ素子１００の輝度を測定したところ、駆動電流２０ｍＡで発光波長４７０ｎｍ、輝度３．５ｃｄを示し、従来の１．５倍の輝度が得られた。更に、ＬＥＤ素子１００の発光パターンを顕微鏡で観察したところ、均一な面状の発光が実現されていることが確認された。一方、比較のために、Ｉｎ0.01Ｇａ0.99Ｎ第１成長層１２を省略し、それ以外は上記と同様にして作製した比較用ＬＥＤ素子について、その発光パターンを顕微鏡で観察したところ、輝点の集まりで発光していることが判明した。
【００３５】
更に、積層構造体の中の最大膜厚層であるＳｉドープＧａＮ第２成長層１３の膜厚を種々に変化させ、それ以外は上記と同様にして作製した幾つかの比較用ＬＥＤ素子について、それらの輝度を測定した。その測定結果を図２に示す。
【００３６】
図２より、第２成長層(最大膜厚層)１３の膜厚が１μｍ以上の場合において、図中に点線で示すＩｎ0.01Ｇａ0.99Ｎ第１成長層１２を形成しなかったＬＥＤ素子における値に比べて、輝度が強くなった。これより、本実施形態のように、基板の熱膨張係数が積層構造体の熱膨張係数よりも大きい場合は、第２成長層１３の膜厚は１μｍ以上に設定する必要がある。
【００３７】
加えて、第１成長層１２及び第２成長層１３の構成材料及び／或いは組成比を様々に変化させることによってそれらの格子定数を変化させ、それ以外は上記と同様にして作製した幾つかの比較用ＬＥＤ素子について、それらの輝度を測定した。その測定結果を図３に示す。具体的には、これらの比較用ＬＥＤ素子は、第１層をＩｎＧａＮ、及び第２層をＧａＮで構成し、且つＩｎＧａＮの混晶比を変化させて作成した。
【００３８】
なお、図３では、第１成長層１２(バルク格子定数：ａ1)と第２成長層(最大膜厚層)１３(バルク格子定数：ａ2)との間の理論上のバルク格子不整合率εを、
ε＝(ａ1−ａ2)／ａ1×１００
と定義し、このバルク格子不整合率εをパラメータに用いている。
【００３９】
図３より、０＜ε≦０．５の範囲内、すなわちａ2＜ａ1≦１．００５ａ2の範囲内で、図中に点線で示した第１層としてのＩｎ0.01Ｇａ0.99Ｎ第１成長層１２を形成しなかったＬＥＤ素子に比べて、輝度が強くなった。
【００４０】
これより、本実施形態のように基板の熱膨張係数が積層構造体の熱膨張係数よりも大きい場合は、ａ2＜ａ1≦１．００５ａ2の範囲内でＬＥＤ素子の輝度が向上した。
【００４１】
なお、上記の実施形態におけるＩｎＧａＮの混晶比は、上記で述べた特定の値に限られるものでは無く、ＧａxＡｌyＩｎzＮ(ｘ、ｙ、ｚ≧０、ｘ＋ｙ＋ｚ＝１)と表現される混晶であっても良い。
【００４２】
また、基板に関しても、サファイア基板に限るものでは無く、積層構造体を構成するIII−Ｖ族窒化物系化合物半導体材料よりも大きい熱膨張係数を有する材料からなる基板であれば良い。
【００４３】
更に、各層の成長プロセスにおいて、ＭＯＣＶＤ法に代えてＭＢＥ法やＨＰＰＥ法など、半導体技術で使用される周知の他のプロセスを用いても、本実施形態と同様の効果を奏することを確認している。
【００４４】
(第２の実施形態)
本発明の第２の実施形態として、ＳｉＣ基板上にＬＥＤ素子が形成されている構成を説明する。
【００４５】
図４は、本実施形態のＬＥＤ素子２００の構成を模式的に示す断面図である。
【００４６】
ＬＥＤ素子２００は、ＳｉＣ(０００１面)基板２０の上にＡｌ0.01Ｇａ0.99Ｎバッファ層２１が形成され、更にその上に、Ａｌ0.01Ｇａ0.99Ｎ第１成長層２２(約０．３μｍ)、Ｓｉドープｎ型ＧａＮ第２成長層(最大膜厚層)２３(約４μｍ)、Ｉｎ0.35Ｇａ0.65Ｎ活性層２４(約２ｎｍ)、Ａｌ0.1Ｇａ0.9Ｎ層２５(約１０ｎｍ)、及びＭｇドープｐ型ＧａＮ層２６(約０．４μｍ)を含む積層構造体が形成されている。バッファ層２１からＧａＮ層２６までの総膜厚は、約４．７μｍである。ここで、Ａｌ0.1Ｇａ0.9Ｎ層２５は、Ｉｎ0.35Ｇａ0.65Ｎ活性層２４からのＩｎの蒸発を防止する蒸発防止層である。
【００４７】
上記の素子構造の一部は、Ｓｉドープｎ型ＧａＮ第２成長層２３の一部が露出するまで部分的に切開されており、その露出した面上にｎ型電極１７が形成されている。一方、Ｍｇドープｐ型ＧａＮ層２６の上には、ｐ型電極１８が形成されている。
【００４８】
ここで、ＳｉＣ基板２０の熱膨張係数（５．０×１０-6／ｄｅｇ）は、上記のIII−Ｖ族窒化物系単結晶半導体層からなる積層構造体の熱膨張係数（ＧａＮの熱膨張係数は５．４５×１０-6／ｄｅｇ）よりも小さい。加えて、Ａｌ0.01Ｇａ0.99Ｎ第１成長層２２のバルク格子定数ａ1とＳｉドープｎ型ＧａＮ第２成長層(最大膜厚層)２３のバルク格子定数ａ2とは、それぞれａ1＝３．１８８Åびａ2＝３．１８９Åであり、０．９９５ａ2≦ａ1＜ａ2なる関係が満たされている。
【００４９】
以下、このＬＥＤ素子２００の製造方法、及び素子特性の測定結果について説明する。
【００５０】
まず、ＳｉＣ基板２０上にＡｌ0.01Ｇａ0.99Ｎバッファ層２１を成長させ、更にその上に、基板温度約１１００℃でＡｌ0.01Ｇａ0.99Ｎ第１成長層２２を成長させる。その後、Ａｌ0.01Ｇａ0.99Ｎ第１成長層２２の上に、基板温度約１１００℃でＳｉドープＧａＮ第２成長層２３を成長させる。次に、基板温度を約７６０℃まで降下させた後にＩｎ0.35Ｇａ0.65Ｎ活性層２４を成長させ、更にその上に、同温度でＡｌ0.1Ｇａ0.9Ｎ層２５を成長させる。その後、基板温度を約１０５０℃まで上昇させ、ＭｇドープＧａＮ層２６を成長させる。なお、上記の成長プロセスには、例えばＭＯＣＶＤ法を使用する。
【００５１】
以上のようにして形成された素子構造について、Ｘ線解析及びＴＥＭ解析により、ＳｉドープＧａＮ第２成長層２３、Ｉｎ0.35Ｇａ0.65Ｎ活性層２４、Ａｌ0.1Ｇａ0.9Ｎ層２５、及びＭｇドープＧａＮ層２６の各々の格子定数を解析した。その結果、ＳｉドープＧａＮ第２成長層２３及びＭｇドープＧａＮ層２６の格子定数は、第１の実施形態の場合と同様にＧａＮのバルク格子定数値に等しく、成長したＧａＮ層２３及び２６が格子緩和していて歪のない状態であることが判明した。一方、Ｉｎ0.35Ｇａ0.65Ｎ活性層２４及びＡｌ0.1Ｇａ0.9Ｎ層２５のａ軸方向の格子定数はＧａＮのバルク格子定数と一致しており、これらの層２４及び２５は面内方向(ａ軸方向)に歪んだ状態で、ＳｉドープＧａＮ第２成長層２３の上にコヒーレント成長していることが判明した。
【００５２】
上記の現象は、以下のようなメカニズムによって生じていると考えられる。
【００５３】
結晶成長温度から基板温度が低下すると、積層構造体及びＡｌ0.01Ｇａ0.99Ｎバッファ層２１とＳｉＣ基板２０との間の熱膨張係数の差異によって、Ａｌ0.01Ｇａ0.99Ｎバッファ層２１とＳｉＣ基板２０との界面で応力が生じる。この応力は、ＳｉＣ基板２０のほうが積層構造体よりも熱膨張係数が小さいことから、引っ張り応力である。一方、積層構造体とＡｌ0.01Ｇａ0.99Ｎバッファ層２１とは同じIII−Ｖ族窒化物系の材料からなるので、ほぼ同一の熱膨張係数を有する。従って、上記のような引っ張り応力は、Ａｌ0.01Ｇａ0.99Ｎバッファ層２１を介して、積層構造体の中でＳｉＣ基板２０に最も近く位置するＡｌ0.01Ｇａ0.99Ｎ第１成長層２２に伝搬する。これより、Ａｌ0.01Ｇａ0.99Ｎ第１成長層２２が引っ張り応力を受けて、その格子定数は、バルク格子定数よりも大きくなって、ＧａＮ層のバルク格子定数とほぼ等しくなる。
【００５４】
更に、ＳｉドープＧａＮ第２成長層２３をこのようなＡｌ0.01Ｇａ0.99Ｎ第１成長層２２の上に成長させると、下地層のＡｌ0.01Ｇａ0.99Ｎ第１成長層２２がＧａＮ層のバルク格子定数とほぼ等しい格子定数を有するので、ＳｉドープＧａＮ第２成長層２３における格子歪の発生が低減され、好ましくは格子緩和する。また、Ｉｎ0.35Ｇａ0.65Ｎ活性層２４は、最大膜厚を有するＳｉドープＧａＮ第２成長層２３の上にコヒーレント成長するので、ＧａＮ層のバルク格子定数とほぼ等しい格子定数を有するように形成され得る。加えて、このＩｎ0.35Ｇａ0.65Ｎ活性層２４の上に形成されるＡｌ0.1Ｇａ0.9Ｎ層２５及びＭｇドープＧａＮ層２６は、同様にコヒーレント成長して、ＧａＮ層のバルク格子定数とほぼ等しい格子定数を有するように形成される。
【００５５】
次にｐ型ドーパントであるＭｇを活性化させるために、窒素雰囲気中にて約８００℃で約２０分間、上記のような素子構造が形成された基板をアニールする。その後に、ＭｇドープＧａＮ層２６の上面からＳｉドープＧａＮ第２成長層２３の内部に至る部分を部分的にエッチングで除去して、第２成長層２３の一部表面を露出させる。次に、ｎ型ＧａＮ層２３の露出面の上にｎ型電極１７、及びｐ型ＧａＮ層２６の表面にｐ型電極１８を、それぞれ形成する。以上によって、ＬＥＤ素子２００が作製される。
【００５６】
本実施形態のＬＥＤ素子２００の輝度を測定したところ、駆動電流２０ｍＡで発光波長４７０ｎｍ、輝度３．４ｃｄを示し、従来の１．５倍の輝度が得られた。更に、ＬＥＤ素子２００の発光パターンを顕微鏡で観察したところ、均一な面状の発光が実現されていることが確認された。一方、比較のために、Ａｌ0.01Ｇａ0.99Ｎ第１成長層２２を省略し、それ以外は上記と同様にして作製した比較用ＬＥＤ素子について、その発光パターンを顕微鏡で観察したところ、輝点の集まりで発光していることが判明した。
【００５７】
更に、積層構造体の中の最大膜厚層であるＳｉドープＧａＮ第２成長層２３の膜厚を種々に変化させ、それ以外は上記と同様にして作製した幾つかの比較用ＬＥＤ素子について、それらの輝度を測定した。その測定結果を図５に示す。
【００５８】
図５より、第２成長層(最大膜厚層)２３の膜厚が０．５μｍ以上の場合において、図中に点線で示すＡｌ0.01Ｇａ0.99Ｎ第１成長層２２を形成しなかったＬＥＤ素子における値に比べて、輝度が強くなった。これより、本実施形態のように、基板の熱膨張係数が積層構造体の熱膨張係数よりも小さい場合は、第２成長層２３の膜厚は０．５μｍ以上に設定する必要がある。
【００５９】
加えて、第１成長層２２及び第２成長層２３の構成材料及び／或いは組成比を様々に変化させることによってそれらの格子定数を変化させ、それ以外は上記と同様にして作製した幾つかの比較用ＬＥＤ素子について、それらの輝度を測定した。その測定結果を図６に示す。具体的には、これらの比較用ＬＥＤ素子は、第１層をＡｌＧａＮ、及び第２層をＧａＮで構成し、且つＡｌＧａＮの混晶比を変化させて作成した。
【００６０】
なお、図６では、第１の実施形態においてと同様に、第１成長層２２(バルク格子定数：ａ1)と第２成長層(最大膜厚層)２３(バルク格子定数：ａ2)との間の理論上のバルク格子不整合率ε＝(ａ1−ａ2)／ａ1×１００をパラメータに用いている。
【００６１】
図６より、−０．５≦ε＜０の範囲内、すなわち０．９９５ａ2≦ａ1＜ａ2の範囲内で、図中に点線で示した第１層としてのＡｌ0.01Ｇａ0.99Ｎ第１成長層２２を形成しなかったＬＥＤ素子に比べて、輝度が強くなった。
【００６２】
これより、本実施形態のように基板の熱膨張係数が積層構造体の熱膨張係数よりも小さい場合は、０．９９５ａ2≦ａ1＜ａ2の範囲内でＬＥＤ素子の輝度が向上した。
【００６３】
なお、上記の実施形態におけるＩｎＧａＮの混晶比は、上記で述べた特定の値に限られるものでは無く、ＧａxＡｌyＩｎzＮ(ｘ、ｙ、ｚ≧０、ｘ＋ｙ＋ｚ＝１)と表現される混晶であっても良い。
【００６４】
また、基板に関しても、サファイア基板に限るものでは無く、積層構造体を構成するIII−Ｖ族窒化物系化合物半導体材料よりも大きい熱膨張係数を有する材料からなる基板であれば良い。
【００６５】
更に、各層の成長プロセスにおいて、ＭＯＣＶＤ法に代えてＭＢＥ法やＨＰＰＥ法など、半導体技術で使用される周知の他のプロセスを用いても、本実施形態と同様の効果を奏することを確認している。
【００６６】
(第３の実施形態)
本発明の第３の実施形態として、サファイア基板上にＬＤ(レーザダイオード)素子が形成されている構成を説明する。
【００６７】
図７は、本実施形態のＬＤ素子３００の構成を模式的に示す断面図である。
【００６８】
ＬＤ素子３００では、サファイア(０００１面)基板３０の上にＩｎ0.01Ｇａ0.99Ｎバッファ層３１が形成され、さらにその上に、Ｉｎ0.01Ｇａ0.99Ｎ第１成長層３２(約０．５μｍ)、Ｓｉドープｎ型ＧａＮコンタクト第２成長層(最大膜厚層)３３(約５μｍ、キャリア濃度：約１×１０18ｃｍ-3)、Ｓｉドープｎ型Ａｌ0.1Ｇａ0.9Ｎクラッド層３４(約０．４μｍ)、Ｓｉドープｎ型ＧａＮ光ガイド層３５(約０．１μｍ、キャリア濃度：約１×１０18ｃｍ-3)、Ｉｎ0.35Ｇａ0.65Ｎ(約２ｎｍ)／Ｉｎ0.05Ｇａ0.95Ｎ(約４ｎｍ)の１０周期からなる多重量子井戸活性層３６（総厚さ約６０ｎｍ）、Ａｌ0.1Ｇａ0.9Ｎ層３７(約１０ｎｍ)、Ｍｇドープｐ型ＧａＮ光ガイド層３８(約０．１μｍ、キャリア濃度：約１×１０18ｃｍ-3)、Ｍｇドープｐ型Ａｌ0.1Ｇａ0.9Ｎクラッド層３９(約０．４μｍ)、及びＭｇドープｐ型ＧａＮコンタクト層４０(約０．５μｍ)を含む積層構造体が形成されている。バッファ層３１からＧａＮコンタクト層４０までの総膜厚は、約７．１μｍである。ここで、Ａｌ0.1Ｇａ0.9Ｎ層３７は、多重量子井戸活性層３６からのＩｎの蒸発を防止する蒸発防止層である。
【００６９】
上記の素子構造の一部は、Ｓｉドープｎ型ＧａＮコンタクト第２成長層３３が露出するまで部分的に切開されており、その露出した面上にｎ型電極４１が形成されている。一方、Ｍｇドープｐ型ＧａＮコンタクト層４０の上には、ｐ型電極４２が形成されている。
【００７０】
ここで、サファイア基板３０の熱膨張係数（７．５０×１０-6／ｄｅｇ）は、上記のIII−Ｖ族窒化物系単結晶半導体層からなる積層構造体の熱膨張係数（ＧａＮの熱膨張係数は５．４５×１０-6／ｄｅｇ）よりも大きい。加えて、Ｉｎ0.01Ｇａ0.99Ｎ第１成長層３２のバルク格子定数ａ1とＳｉドープｎ型ＧａＮコンタクト第２成長層(最大膜厚層)３３のバルク格子定数ａ2とは、それぞれａ1＝３．１９３Å及びａ2＝３．１８９Åであり、ａ2＜ａ1≦１．００５ａ2なる関係が満たされている。
【００７１】
以下、このＬＤ素子３００の製造方法、及び素子特性の測定結果について説明する。
【００７２】
まず、サファイア基板３０の上に、例えばＭＯＣＶＤ法によって、Ｉｎ0.01Ｇａ0.99Ｎバッファ層３１、Ｉｎ0.01Ｇａ0.99Ｎ第１成長層３２、Ｓｉドープｎ型ＧａＮコンタクト第２成長層３３、Ｓｉドープｎ型Ａｌ0.1Ｇａ0.9Ｎクラッド層３４、Ｓｉドープｎ型ＧａＮ光ガイド層３５、Ｉｎ0.35Ｇａ0.65Ｎ(約２ｎｍ)／Ｉｎ0.05Ｇａ0.95Ｎ(約４ｎｍ)の１０周期からなる多重量子井戸活性層３６、Ａｌ0.1Ｇａ0.9Ｎ層３７、Ｍｇドープｐ型ＧａＮ光ガイド層３８、Ｍｇドープｐ型Ａｌ0.1Ｇａ0.9Ｎクラッド層３９、及びＭｇドープｐ型ＧａＮコンタクト層４０を、順次積層して形成する。
【００７３】
次にｐ型ドーパントであるＭｇを活性化させるために、窒素雰囲気中にて約８００℃で約２０分間、上記のような素子構造が形成された基板をアニールする。その後に、ｐ型ＧａＮコンタクト層４０の上面からＳｉドープＧａＮコンタクト第２成長層３３の内部に至る部分を、幅約２００μｍのストライプ状にエッチングで除去して、第２成長層３３の一部表面を露出させる。次に、ｎ型ＧａＮ層３３の露出面の上にｎ型電極４１、及びｐ型ＧａＮコンタクト層４０の表面にｐ型電極４２を、それぞれ形成する。以上によって、ＬＤ素子３００が作製される。
【００７４】
本実施形態のＬＤ素子３００は、室温でレーザ発振する。また、その発振しきい値電流及びしきい値電圧は、それぞれ約１６０ｍＡ及び約５．８Ｖである。
一方、比較のために、Ｉｎ0.01Ｇａ0.99Ｎ第１成長層３２を省略し、それ以外は上記と同様にして比較用ＬＤ素子を作製したところ、レーザ発振しなかった。
【００７５】
(第４の実施形態)
本発明の第４の実施形態として、ＳｉＣ基板上にＬＤ素子が形成されている構成を説明する。
【００７６】
図８は、本実施形態のＬＤ素子４００の構成を模式的に示す断面図である。
【００７７】
ＬＤ素子４００は、ＳｉＣ(０００１面)基板５０の上にＡｌ0.01Ｇａ0.99Ｎバッファ層５１が形成され、更にその上に、Ａｌ0.01Ｇａ0.99Ｎ第１成長層５２(約０．７μｍ)、Ｓｉドープｎ型ＧａＮコンタクト第２成長層(最大膜厚層)５３(約５μｍ、キャリア濃度：約１×１０18ｃｍ-3)、Ｓｉドープｎ型Ａｌ0.1Ｇａ0.9Ｎクラッド層５４(約０．４μｍ)、Ｓｉドープｎ型ＧａＮ光ガイド層５５(約０．１μｍ、キャリア濃度：約１×１０18ｃｍ-3)、Ｉｎ0.35Ｇａ0.65Ｎ(約２ｎｍ)／Ｉｎ0.05Ｇａ0.95Ｎ(約４ｎｍ)の１０周期からなる多重量子井戸活性層５６（総厚さ約６０ｎｍ）、Ａｌ0.1Ｇａ0.9Ｎ層５７(約１０ｎｍ)、Ｍｇドープｐ型ＧａＮ光ガイド層５８(約０．１μｍ、キャリア濃度：約１×１０18ｃｍ-3)、Ｍｇドープｐ型Ａｌ0.1Ｇａ0.9Ｎクラッド層５９(約０．４μｍ)、及びＭｇドープｐ型ＧａＮコンタクト層６０(約０．５μｍ)を含む積層構造体が形成されている。バッファ層５１からＧａＮコンタクト層６０までの総膜厚は、約７．３μｍである。ここで、Ａｌ0.1Ｇａ0.9Ｎ層５７は、多重量子井戸活性層５６からのＩｎの蒸発を防止する蒸発防止層である。
【００７８】
上記の素子構造の一部は、Ｓｉドープｎ型ＧａＮ第２成長層５３の一部が露出するまで部分的に切開されており、その露出した面上にｎ型電極４１が形成されている。一方、Ｍｇドープｐ型ＧａＮコンタクト層６０の上には、ｐ型電極４２が形成されている。
【００７９】
ここで、ＳｉＣ基板５０の熱膨張係数（５．０×１０-6／ｄｅｇ）は、上記のIII−Ｖ族窒化物系単結晶半導体層からなる積層構造体の熱膨張係数（ＧａＮの熱膨張係数は５．４５×１０-6／ｄｅｇ）よりも小さい。加えて、Ａｌ0.01Ｇａ0.99Ｎ第１成長層５２のバルク格子定数ａ1とＳｉドープｎ型ＧａＮコンタクト第２成長層(最大膜厚層)５３のバルク格子定数ａ2とは、それぞれａ1＝３．１８８Å及びａ2＝３．１８９Åであり、０．９９５ａ2≦ａ1＜ａ2なる関係が満たされている。
【００８０】
以下、このＬＤ素子４００の製造方法、及び素子特性の測定結果について説明する。
【００８１】
まず、ＳｉＣ基板５０上に、例えばＭＯＣＶＤ法によって、Ａｌ0.01Ｇａ0.99Ｎバッファ層５１、Ａｌ0.01Ｇａ0.99Ｎ第１成長層５２、Ｓｉドープｎ型ＧａＮコンタクト第２成長層５３、Ｓｉドープｎ型Ａｌ0.1Ｇａ0.9Ｎクラッド層５４、Ｓｉドープｎ型ＧａＮ光ガイド層５５、Ｉｎ0.35Ｇａ0.65Ｎ(約２ｎｍ)／Ｉｎ0.05Ｇａ0.95Ｎ(約４ｎｍ)の１０周期からなる多重量子井戸活性層５６、Ａｌ0.1Ｇａ0.9Ｎ層５７、Ｍｇドープｐ型ＧａＮ光ガイド層５８、Ｍｇドープｐ型Ａｌ0.1Ｇａ0.9Ｎクラッド層５９、及びＭｇドープｐ型ＧａＮコンタクト層６０を、順次積層して形成する。
【００８２】
次にｐ型ドーパントであるＭｇを活性化させるために、窒素雰囲気中にて約８００℃で約２０分間、上記のような素子構造が形成された基板をアニールする。その後に、ｐ型ＧａＮコンタクト層６０の上面からＳｉドープＧａＮコンタクト第２成長層５３の内部に至る部分を、幅約２００μｍのストライプ状にエッチングで除去して、第２成長層５３の一部表面を露出させる。次に、ｎ型ＧａＮ層５３の露出面の上にｎ型電極４１、及びｐ型ＧａＮコンタクト層６０の表面にｐ型電極４２を、それぞれ形成する。以上によって、ＬＤ素子４００が作製される。
【００８３】
本実施形態のＬＤ素子４００は、室温でレーザ発振する。また、その発振しきい値電流及びしきい値電圧は、それぞれ約１５０ｍＡ及び約５．５Ｖである。
一方、比較のために、Ｉｎ0.01Ｇａ0.99Ｎ第１成長層５２を省略し、それ以外は上記と同様にして比較用ＬＤ素子を作製したところ、レーザ発振しなかった。
【００８４】
なお、上記の各実施形態の構成において、基板と積層構造体（第１成長層）との間に形成されるバッファ層は、単結晶層である必要はなく、多結晶層などの非単結晶層であってもよい。
【００８５】
また、上記で説明した本発明の効果は、基板の上に形成されるバッファ層及び積層構造体の全体の厚さが約１００μｍ以下である場合に、特に顕著に得られる。
【００８６】
【発明の効果】
上記のように、本発明のIII−Ｖ族窒化物系半導体発光素子では、III−Ｖ族窒化物系化合物半導体材料よりも大きい熱膨張係数を有する基板を使用する場合は、最大膜厚を有するIII−Ｖ族窒化物系化合物半導体層と基板との間に、最大膜厚層よりもバルク格子定数の大きい他のIII−Ｖ族窒化物系化合物半導体層を挿入する。また、III−Ｖ族窒化物系化合物半導体層よりも小さい熱膨張係数を有する基板を使用する場合は、最大膜厚層を有するIII−Ｖ族窒化物系化合物半導体層と基板との間に、最大膜厚層よりもバルク格子定数の小さい他のIII−Ｖ族窒化物系化合物半導体層を挿入する。これによって、最大膜厚層に対する基板からの格子歪みの影響が抑えられ、活性層の結晶性の向上したIII−Ｖ族窒化物系化合物半導体層、及びそれを使用した半導体発光素子の作製が可能になる。
【００８７】
以上によって、本発明によれば、歩留まり及び再現性が向上した、高品質及び高信頼性を有し、且つ面状発光を実現するIII−Ｖ族窒化物系半導体発光素子が、実現される。
【図面の簡単な説明】
【図１】本発明の第１の実施形態におけるＬＥＤ素子の構成を模式的に示す断面図である。
【図２】図１のＬＥＤ素子における、第２成長層(最大膜厚層)の厚さと輝度との関係を示す図である。
【図３】図１のＬＥＤ素子における、第１成長層と第２成長層(最大膜厚層)との間のバルク格子不整合率εと、輝度との関係を示す図である。
【図４】本発明の第２の実施形態におけるＬＥＤ素子の構成を模式的に示す断面図である。
【図５】図４のＬＥＤ素子における、第２成長層(最大膜厚層)の厚さと輝度との関係を示す図である。
【図６】図４のＬＥＤ素子における、第１成長層と第２成長層(最大膜厚層)との間のバルク格子不整合率εと、輝度との関係を示す図である。
【図７】本発明の第３の実施形態におけるＬＤ素子の構成を模式的に示す断面図である。
【図８】本発明の第１の実施形態におけるＬＤ素子の構成を模式的に示す断面図である。
【符号の説明】
１０、３０ サファイア基板
２０、５０ ＳｉＣ基板
１１、２１、３１、５１ バッファ層
１２、３２ ＩｎＧａＮ第１成長層
２２、５２ ＡｌＧａＮ第１成長層
１３、２３、３３、５３ ｎ型ＧａＮ第２成長層
１４、２４、３６、５６ 活性層
１５、２５、３７、５７ 蒸発防止層
１６、２６、４０、６０ ｐ型ＧａＮコンタクト層
３４、５４ ｎ型ＡｌＧａＮクラッド層
３５、５５ ｎ型ＧａＮガイド層
３８、５８ ｐ型ＧａＮガイド層
３９、５９ ｐ型ＡｌＧａＮクラッド層
１７、４１ ｎ型電極
１８、４２ ｐ型電極
１００、２００ ＬＥＤ素子
３００、４００ ＬＤ素子
Claims (6)
- ＩＩＩ−Ｖ族窒化物系の少なくとも１種類の化合物半導体材料からなる複数の単結晶半導体成長層が、該ＩＩＩ−Ｖ族窒化物系以外の構成材料からなる基板の上に積層されて構成されている積層構造体を備えたＩＩＩ−Ｖ族窒化物系半導体発光素子であって、
該基板の熱膨張係数が、該積層構造体のうちで該基板に最も近く位置している第１成長層の熱膨張係数、及び該積層構造体のうちで最も大きな厚さを有する第２成長層の熱膨張係数よりも大きく、該第１成長層は、ＩＩＩ−Ｖ族窒化物半導体の混晶であり、該第２成長層の材料はＧａＮであり、
活性層が該第２成長層上にコヒーレント成長をしており、
該積層構造体の該第１成長層のバルク格子定数ａ１と該第２成長層のバルク格子定数ａ２とが、ａ２＜ａ１≦１．００５ａ２なる関係を満たし、
該第２成長層より薄い該第１成長層のバルク格子定数ａ１ は、該第１成長層の組成の調整により、該第１成長層が該基板からの圧縮応力を受けることにより、該第１成長層の格子定数が、該第１成長層のバルク格子定数ａ１よりも小さくなり、該第２成長層のバルク格子定数ａ２と等しくなるような値に設定されている、ＩＩＩ−Ｖ族窒化物系半導体発光素子。 - ＩＩＩ−Ｖ族窒化物系の少なくとも１種類の化合物半導体材料からなる複数の単結晶半導体成長層が、該ＩＩＩ−Ｖ族窒化物系以外の構成材料からなる基板の上に積層されて構成されている積層構造体を備えたＩＩＩ−Ｖ族窒化物系半導体発光素子であって、
該基板の熱膨張係数が、該積層構造体のうちで該基板に最も近く位置している第１成長層の熱膨張係数、及び該積層構造体のうちで最も大きな厚さを有する第２成長層の熱膨張係数よりも小さく、該第１成長層は、ＩＩＩ−Ｖ族窒化物半導体の混晶であり、該第２成長層の材料はＧａＮであり、
活性層が該第２成長層上にコヒーレント成長をしており、
該積層構造体の該第１成長層のバルク格子定数ａ１と該第２成長層のバルク格子定数ａ２とが、０．９９５ａ２≦ａ１＜ａ２なる関係を満たし、
該第２成長層より薄い該第１成長層のバルク格子定数ａ１ は、該第１成長層の組成の調整により、該第１成長層が該基板からの引っ張り応力を受けることにより、該第１成長層の格子定数が、該第１成長層のバルク格子定数ａ１よりも大きくなり、該第２成長層のバルク格子定数ａ２と等しくなるような値に設定されている、ＩＩＩ−Ｖ族窒化物系半導体発光素子。 - 前記基板と前記積層構造体との間に形成された非単結晶のバッファ層を更に有する、請求項１或いは２に記載のＩＩＩ−Ｖ族窒化物系半導体発光素子。
- 前記第２成長層が前記第１成長層にコヒーレント成長している、請求項１或いは２に記載のＩＩＩ−Ｖ族窒化物系半導体発光素子。
- 前記第２成長層の厚みが１μｍ以上である、請求項１或いは２に記載のＩＩＩ−Ｖ族窒化物系半導体発光素子。
- 前記バッファ層が、前記第１成長層と同一の組成である、請求項３に記載のＩＩＩ−Ｖ族窒化物系半導体発光素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28851698A JP4530234B2 (ja) | 1998-10-09 | 1998-10-09 | 半導体発光素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28851698A JP4530234B2 (ja) | 1998-10-09 | 1998-10-09 | 半導体発光素子 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009009324A Division JP4586094B2 (ja) | 2009-01-19 | 2009-01-19 | 半導体発光素子 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2000114599A JP2000114599A (ja) | 2000-04-21 |
| JP2000114599A5 JP2000114599A5 (ja) | 2005-10-06 |
| JP4530234B2 true JP4530234B2 (ja) | 2010-08-25 |
Family
ID=17731250
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28851698A Expired - Fee Related JP4530234B2 (ja) | 1998-10-09 | 1998-10-09 | 半導体発光素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4530234B2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10051465A1 (de) | 2000-10-17 | 2002-05-02 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung eines Halbleiterbauelements auf GaN-Basis |
| EP2270875B1 (de) | 2000-04-26 | 2018-01-10 | OSRAM Opto Semiconductors GmbH | Strahlungsmittierendes Halbleiterbauelement und dessen Herstellungsverfahren |
| JP5523277B2 (ja) * | 2000-04-26 | 2014-06-18 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | 発光半導体素子並びに発光性半導体素子の製造方法 |
| DE10020464A1 (de) * | 2000-04-26 | 2001-11-08 | Osram Opto Semiconductors Gmbh | Strahlungsemittierendes Halbleiterbauelement auf GaN-Basis |
| JP2001345520A (ja) * | 2000-06-02 | 2001-12-14 | Sony Corp | 半導体発光素子の製造方法 |
| JP3876649B2 (ja) * | 2001-06-05 | 2007-02-07 | ソニー株式会社 | 窒化物半導体レーザ及びその製造方法 |
| KR100576857B1 (ko) * | 2003-12-24 | 2006-05-10 | 삼성전기주식회사 | ＧａＮ 반도체 발광소자 및 그 제조방법 |
| WO2006054673A1 (en) * | 2004-11-16 | 2006-05-26 | Showa Denko K.K. | Group iii nitride semiconductor light-emitting device |
| KR100638818B1 (ko) * | 2005-05-19 | 2006-10-27 | 삼성전기주식회사 | 질화물 반도체 발광소자 |
| US20070069225A1 (en) * | 2005-09-27 | 2007-03-29 | Lumileds Lighting U.S., Llc | III-V light emitting device |
| JP2007258599A (ja) * | 2006-03-24 | 2007-10-04 | Sanyo Electric Co Ltd | 半導体素子及び半導体素子の製造方法 |
-
1998
- 1998-10-09 JP JP28851698A patent/JP4530234B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000114599A (ja) | 2000-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6829273B2 (en) | Nitride semiconductor layer structure and a nitride semiconductor laser incorporating a portion of same | |
| JP3594826B2 (ja) | 窒化物半導体発光素子及びその製造方法 | |
| JP5050574B2 (ja) | Ｉｉｉ族窒化物系半導体発光素子 | |
| KR100735934B1 (ko) | 선택적으로 도핑된 ⅲ-ⅴ 질화물층을 갖는 디바이스 및 발광 디바이스 | |
| EP2164115A1 (en) | Nitride semiconductor light emitting element and method for manufacturing nitride semiconductor | |
| JP2003037289A (ja) | 低駆動電圧のｉｉｉ族窒化物発光素子 | |
| JP2001160627A5 (ja) | ||
| EP1335435B1 (en) | Semiconductor light-emitting devices | |
| JP3712770B2 (ja) | ３族窒化物半導体の製造方法及び半導体素子 | |
| JP2001160627A (ja) | Ｉｉｉ族窒化物系化合物半導体発光素子 | |
| JP2008205514A (ja) | Ｉｉｉ−ｖ族窒化物半導体素子 | |
| JP2006352060A (ja) | 漸変組成の発光層を有する半導体発光装置 | |
| EP1196971B1 (en) | Nitride semiconductor layer structure and a nitride semiconductor laser incorporating a portion of same | |
| JP3500281B2 (ja) | 窒化ガリウム系半導体素子およびその製造方法 | |
| JP2005311375A (ja) | 面内発光層を含む半導体発光装置 | |
| KR20010075149A (ko) | 질화물 반도체소자의 제조방법 | |
| JPH10229217A (ja) | 半導体発光素子 | |
| JP3545197B2 (ja) | 半導体素子およびその製造方法 | |
| JP4530234B2 (ja) | 半導体発光素子 | |
| JP3602856B2 (ja) | 半導体発光素子およびその製法 | |
| JP2000150959A (ja) | 窒化ガリウム系化合物半導体発光素子 | |
| EP1003227A2 (en) | Semiconductor device | |
| JP2002299686A (ja) | 半導体発光素子およびその製造方法 | |
| JP4583523B2 (ja) | Ｉｉｉ−ｖ族窒化物半導体発光素子及びその製造方法 | |
| JP3192560B2 (ja) | 半導体発光素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050525 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050525 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080310 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080407 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080606 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080707 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080905 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20081118 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090119 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20090123 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20090213 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100513 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100603 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130618 Year of fee payment: 3 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D04 |
|
| LAPS | Cancellation because of no payment of annual fees |