JP2004273501A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2004273501A JP2004273501A JP2003058174A JP2003058174A JP2004273501A JP 2004273501 A JP2004273501 A JP 2004273501A JP 2003058174 A JP2003058174 A JP 2003058174A JP 2003058174 A JP2003058174 A JP 2003058174A JP 2004273501 A JP2004273501 A JP 2004273501A
- Authority
- JP
- Japan
- Prior art keywords
- compound semiconductor
- semiconductor layer
- semiconductor device
- layer
- dry etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
【課題】化合物半導体デバイスにおいて、表面準位密度の低減・表面安定化を実現する。
【解決手段】半絶縁性GaAs基板101上にn−GaAs層102、次いでn+−GaAs層109を成長させる。その後、AuGe/Ni/Au金属を成膜してソース電極104およびドレイン電極105を形成する。次に、第2のフォトレジストパターン110を形成し、n+−GaAs層109およびn−GaAs層102の一部をウェットエッチングしてゲートリセス111を形成し、さらに第2の化合物半導体層103および第3の化合物半導体層104を形成する。ここで、ゲートリセス111を硫黄で表面安定化するため、第2のフォトレジストパターン110を除去する前にH2Sを含む雰囲気下でプラズマ処理を加える。
【選択図】 図2
【解決手段】半絶縁性GaAs基板101上にn−GaAs層102、次いでn+−GaAs層109を成長させる。その後、AuGe/Ni/Au金属を成膜してソース電極104およびドレイン電極105を形成する。次に、第2のフォトレジストパターン110を形成し、n+−GaAs層109およびn−GaAs層102の一部をウェットエッチングしてゲートリセス111を形成し、さらに第2の化合物半導体層103および第3の化合物半導体層104を形成する。ここで、ゲートリセス111を硫黄で表面安定化するため、第2のフォトレジストパターン110を除去する前にH2Sを含む雰囲気下でプラズマ処理を加える。
【選択図】 図2
Description
【0001】
【発明の属する技術分野】
本発明は、半導体装置または半導体集積回路(以下、単に「半導体装置」という)およびその製造方法に関するものであり、特に化合物半導体電界効果型トランジスタに関するものである。
【0002】
【従来の技術】
GaAsあるいはInP等の化合物半導体は様々な分野で利用されており、例えば近年急速に普及している携帯電話や衛星放送用受信アンテナではGaAs MESFET(MESFET:Metal Semiconductor Field Effect Transistor、金属−半導体電界効果トランジスタ)やGaAs HEMT(HEMT:High Electron Mobility Transistor、高電子移動度トランジスタ)がキーデバイスとして用いられている。図8に従来の化合物半導体電界効果型トランジスタの概略断面図を示す。半絶縁性GaAs基板801上には導電性のエピタキシャル層802が形成されている。エピタキシャル層802上にはエピタキシャル層802とオーミック接触するソース電極803とドレイン電極804、およびエピタキシャル層802とショットキー接触するゲート電極805が形成されており、エピタキシャル層802上で電極が形成された領域以外は絶縁層806で被覆されている。
【0003】
ところで、GaAsをはじめとする化合物半導体では、通常高い密度の表面準位が存在することが知られている。例えばGaAsショットキー接合では伝導帯下端より0.8eV付近にフェルミ準位がピンニングされるという特性を利用してGaAs MESFETが開発されている。しかしながら、更なるデバイス特性の高性能化を目指す上で、表面準位密度の低減・表面安定化という課題が存在する。例えばGaAs MESFETにおけるゲートラグあるいはドレインラグと呼ばれる現象は、ゲート電圧やドレイン電圧を急激に変化させても緩やかな電流トランジェントを示すこととして知られている。その緩やかな電流トランジェントのメカニズムについては表面準位密度の影響が示唆されており、デバイス使用上大きな問題となるこれらの現象の抑制のために表面準位密度の低減・表面安定化は必要である。
【0004】
化合物半導体の表面安定化の手法には色々なものがあるが、硫黄原子によるGaAs表面のダングリングボンド終端はよく知られているものの一つであり、P2S5等の溶液でGaAs表面を化学処理すること(非特許文献1参照)で表面準位密度を低減させることや、特許文献1に開示されているように、化合物半導体表面に硫黄の膜を被着することによりGaAsやAlGaAsの表面安定化が可能であることが知られている。
【0005】
【特許文献1】
特開平4−145622号公報
【非特許文献1】
M.Sakata and H.Ikoma, Japanese Journal of Applied Physics, vol.33, pp.3813−3824 (1994)
【0006】
【発明が解決しようとする課題】
しかしながら、従来の硫黄による化合物半導体の安定化は、製造方法の面から見ると幾分煩雑な追加工程が発生し、また、デバイス特性の面から見ると特性に直接寄与しない部位の表面まで安定化させている等、無駄の多い構成になっている。
【0007】
本発明は、硫黄原子による化合物半導体の表面安定化をより簡素な構造あるいは簡易な手法により実現した半導体装置、あるいはその製造方法を提供するものである。
【0008】
【課題を解決するための手段】
上記課題を解決するため、本発明の半導体装置は、基板と、前記基板の上に形成されかつ硫黄を含有する第1の化合物半導体層と、前記第1の化合物半導体層上に形成された電極とを有するものである。
【0009】
この構成により、化合物半導体層の安定化が実現され、半導体装置の高性能化が可能となる。
【0010】
また、本発明の半導体装置は、基板と、前記基板の上に形成されかつ硫黄を含有する第1の化合物半導体層と、前記第1の化合物半導体層上に形成されたゲート電極と、前記第1の化合物半導体層上に前記ゲート電極を挟むように形成されたソース電極およびドレイン電極を有するものである。
【0011】
この構成により、特に電界効果型トランジスタの動作上重要なチャネル形成領域近傍の化合物半導体層の安定化が実現され、ゲートラグあるいはドレインラグの発生が抑制される等、トランジスタ特性の高性能化が可能となる。
【0012】
また、本発明の半導体装置は、さらに前記第1の化合物半導体層上に、前記ゲート電極を挟むように第2の化合物半導体層および第3の化合物半導体層が形成され、前記第2の化合物半導体層上にソース電極が形成され、前記第3の化合物半導体層上にドレイン電極が形成され、前記第2の化合物半導体層および前記第3の化合物半導体層の両方が硫黄を含有していることが好ましい。この好ましい構成によれば、ソース電極およびドレイン電極の電極材料と化合物半導体層との間が均一性よく低抵抗なオーミック接触となる半導体装置が得られる。
【0013】
また、本発明の半導体装置は、さらに前記第1の化合物半導体層に接しかつ前記第1の化合物半導体層を被覆し、かつ前記ゲート電極の領域に開口部が形成された絶縁層を有し、前記絶縁層が酸化珪素、窒化珪素、あるいは酸化窒化珪素のいずれかよりなることが好ましい。
【0014】
また、本発明の半導体装置は、さらに前記第1の化合物半導体層、前記第2の化合物半導体層または前記第3の化合物半導体層における硫黄の含有量が1×1017atoms/cm3以上であることが好ましい。
【0015】
本発明の半導体装置の製造方法は、化合物半導体層の表面に対し硫黄を含む気体雰囲気でプラズマ処理を行う工程を有するものである。
【0016】
この構成により、化合物半導体層が安定化され、高性能な半導体装置の製造が可能になる。
【0017】
また、本発明の半導体装置の製造方法は、化合物半導体層に対しドライエッチングを行う工程の際に、露出する前記化合物半導体層の表面を、硫黄を含む気体雰囲気にさらして硫化する工程を有するものである。
【0018】
この構成により、ドライエッチングの際に露出した化合物半導体層が安定化され、高性能な半導体装置の製造が可能になるとともに、化合物半導体層の硫化処理のための特別な工程追加は発生せず、かつ硫化処理を均一性・再現性よく、しかも容易に行うことができる。
【0019】
また、本発明の半導体装置の製造方法は、さらにドライエッチングを行う工程が、前記化合物半導体層に対し開口部を有するマスクを設けてドライエッチングを行う工程であることが好ましい。
【0020】
また、本発明の半導体装置の製造方法は、第1の化合物半導体層上に第2の化合物半導体層を形成する工程と、前記第1の化合物半導体層の表面に対し硫黄を含む気体雰囲気にてプラズマ処理を行う工程とを有するものである。
【0021】
この構成により、特に電界効果型トランジスタにおいて動作上重要なチャネル形成領域近傍の化合物半導体層が安定化され、ゲートラグあるいはドレインラグの発生が抑制される等の、高性能な電界効果型トランジスタの製造が可能になる。
【0022】
また、本発明の半導体装置の製造方法は、第1の化合物半導体層上に第2の化合物半導体層を形成する工程と、前記第1の化合物半導体層の表面を、ドライエッチングにより露出させると同時に、当該ドライエッチングにより前記第1の化合物半導体層の表面を、硫黄を含む気体雰囲気にさらして硫化する工程を有することが好ましい。この好ましい構成によれば、特に電界効果型トランジスタにおいて動作上重要なチャネル形成領域近傍の化合物半導体層の硫化処理のための特別な工程追加は発生せず、かつ硫化処理を均一性・再現性よく、しかも容易に行うことができる。
【0023】
また、本発明の半導体装置の製造方法は、さらに第1の化合物半導体層の表面を、ドライエッチングにより露出させる工程において、前記第2の化合物半導体層に対し開口部を有するマスクを設けてドライエッチングを行う工程であることが好ましい。
【0024】
また、本発明の半導体装置の製造方法は、さらに硫黄を含む気体雰囲気として、少なくともH2S、SO2、SF6、CS2、OCS、S2Cl2、(NH4)2Sのいずれかを含むことが好ましい。
【0025】
【発明の実施の形態】
次に、本発明の実施の形態について図面を参照して説明する。
【0026】
[実施の形態1]
図1は、本発明の実施の形態1における半導体装置の概略断面図である。半絶縁性GaAs基板101上にはn−GaAs層からなる第1の化合物半導体層102、それぞれn+−GaAs層(ここで、n+とはn型不純物の高濃度ドーピングを表す)からなる第2の化合物半導体層103および第3の化合物半導体層104が形成されている。第2の化合物半導体層103上にはオーミック接触するソース電極105(AuGe/Ni/Au金属積層膜より構成される)が、また第3の化合物半導体層104上にはオーミック接触するドレイン電極106(AuGe/Ni/Au金属積層膜より構成される)が、さらに第1の化合物半導体層102上にはショットキー接触するゲート電極107(Ti/Pt/Au金属積層膜より構成される)が形成されており、化合物半導体層において電極が形成された領域以外は窒化珪素膜からなる絶縁層108で被覆されている。ここで、第1の化合物半導体層102は硫黄(図示せず)を含んでおり、チャネル領域近傍の第1の化合物半導体層102の表面安定化がなされているため、高性能な半導体装置が得られる。
【0027】
次に、本発明の実施の形態1における半導体装置の製造方法の概略について、図2を参照して説明を行う。まず、半絶縁性GaAs基板101上にMOCVD法(MOCVD:Metal Organic Chemical Vapor Deposition、有機金属気相エピタキシャル成長)あるいはMBE法(MBE:Molecular Beam Epitaxy、分子線エピタキシャル成長)によりn−GaAs層102、次いでn+−GaAs層109を成長させる。その後、第1のフォトレジストパターン(図示せず)を形成し(図2(a))、さらにその上にAuGe/Ni/Au金属を成膜し、リフトオフによりソース電極105およびドレイン電極106をパターニングして、熱処理によりオーミック接触を形成する。次に、第2のフォトレジストパターン110を形成し、n+−GaAs層109およびn−GaAs層102の一部をウェットエッチングしてゲートリセス111を形成し、さらに第2の化合物半導体層103および第3の化合物半導体層104を形成する。ここで、ゲートリセス111を硫黄で表面安定化するため、第2のフォトレジストパターン110を除去する前にH2Sを含む雰囲気下でプラズマ処理を加え(図2(b))、第2のフォトレジストパターン110を除去する。次いで、第3のフォトレジストパターン(図示せず)を形成し、続いてTi/Pt/Au金属膜を成膜し、リフトオフによりゲート電極107を形成後、第3のフォトレジストパターン(図示せず)を除去する(図2(c))。その後、窒化珪素からなる絶縁層108を積層し、図1に示すような化合物半導体電界効果型トランジスタを形成する(図2(d))。
【0028】
本実施の形態においては、ゲートリセス以外をフォトレジストパターンで保護した状態で、H2Sを含む雰囲気下でプラズマ処理することにより、ゲートリセスを選択的に硫黄で表面安定化するものであり、これにより半導体装置の高性能化が可能となるものである。なお、硫黄による表面安定化の方法として、ここではH2Sを含む雰囲気下でのプラズマ処理を用いているが、これに限るものではなく、H2Sの代替としてSO2、SF6、CS2、OCS、S2Cl2、(NH4)2S等あるいはこれらの混合物を使用してもよい。また、硫黄による表面安定化が確実に実現されるために、ゲートリセスの化合物半導体層における硫黄の含有量が1×1017atoms/cm3以上となるようなプラズマ処理条件を用いることが好ましい。
【0029】
また、本実施の形態においては基板や半導体層にGaAsを、電極材料にはAuGe/Ni/Au積層膜やTi/Pt/Au積層膜を用いているが、これに限るものではない。基板や半導体層については、例えばInPやGaN、あるいはInGaAs、InGaP、AlGaAs、InAlAs等の化合物半導体を用いてもよい。また、ゲート電極とソース電極・ドレイン電極が同一材料であってもよく、例えばWSi/Ti/Pt/Au積層膜等を用いてもよい。
【0030】
また、本実施の形態においては、化合物半導体層において電極が形成された領域以外は窒化珪素膜で被覆されているが、これに限るものではなく、酸化珪素膜や他の絶縁材料の膜でもよいが、窒化珪素膜や酸化珪素膜あるいは酸化窒化珪素膜等の珪素化合物が耐湿性等の信頼性および化合物半導体との界面の安定性といった面から好ましい。さらに、本実施の形態においてはゲートリセス形成のためのエッチングにウェットエッチングを用いているが、これに限るものではなく、ドライエッチング等を用いてもよい。
【0031】
[実施の形態2]
図3は、本発明の実施の形態2における半導体装置の概略断面図である。実施の形態2と実施の形態1との相違は、実施の形態2においてはソースの部分およびドレインの部分において硫黄による化合物半導体層の表面安定化がなされているという点である。半絶縁性GaAs基板201上にはn−GaAs層からなる第1の化合物半導体層202、n+−GaAs層からなる第2の化合物半導体層203および第3の化合物半導体層204が形成されている。第2の化合物半導体層203上にはオーミック接触するソース電極205(AuGe/Ni/Au金属積層膜より構成される)が、また第3の化合物半導体層204上にはオーミック接触するドレイン電極206(AuGe/Ni/Au金属積層膜より構成される)が、さらに第1の化合物半導体層202上にはショットキー接触するゲート電極207(Ti/Pt/Au金属積層膜より構成される)が形成されており、電極が形成された領域以外は窒化珪素膜からなる絶縁層208で被覆されている。また、ゲート電極207の周辺にはゲートリセス209が形成されている。ここで、第2の化合物半導体層203、第3の化合物半導体層204は硫黄を含んでおり、電極とオーミック接触を形成する第2の化合物半導体層203、第3の化合物半導体層204の表面安定化がなされているため、高性能な半導体装置が得られる。
【0032】
次に、本発明の実施の形態2における半導体装置の製造方法の概略について、図4を参照して説明を行う。まず、半絶縁性GaAs基板201上にMOCVD法あるいはMBE法により第1の化合物半導体層202、次いでn+−GaAs層210を成長させ、その上に窒化珪素からなる絶縁層208を成長する。その後、第1のフォトレジストパターン211を形成し(図4(a))、ドライエッチングによりソース電極205を形成するソース開口212、およびドレイン電極206を形成するドレイン開口213を形成する。ここで、絶縁層208のドライエッチングをCHF3/SF6混合ガス雰囲気でドライエッチングするため、エッチングガス中のSF6から供給される硫黄がソース開口212およびドレイン開口213の表面を選択的に安定化する。第1のフォトレジストパターン211を除去後、AuGe/Ni/Au金属を成膜し、さらに第2のフォトレジストパターン(図示せず)を形成して、ドライエッチングによりソース電極205およびドレイン電極206をパターニング後、第2のフォトレジストパターンを除去し、熱処理によりオーミック接触を形成する(図4(b))。次いで第3のフォトレジストパターン(図示せず)を形成して、ドライエッチングによりゲート電極207を形成するゲート開口を形成後、第3のフォトレジストパターン(図示せず)を除去する。次に、ウェットエッチングによりn+−GaAs層210および第1の化合物半導体層202の一部をウェットエッチングしてゲートリセス209を形成(図4(c))後、第4のフォトレジストパターン(図示せず)を形成し、さらにTi/Pt/Au金属膜を成膜する。リフトオフによりゲート電極207をパターニング後、第4のフォトレジストパターン(図示せず)を除去することにより、図3に示す化合物半導体電界効果型トランジスタを形成する(図4(d))。
【0033】
本実施の形態においては、ソース開口、ドレイン開口をドライエッチングで形成し、かつ、ドライエッチングの処理雰囲気中に硫黄を分子構造中に有するSF6を含むことにより、ドライエッチング処理時にソース開口、ドレイン開口を選択的に硫黄で表面安定化するものであり、これによりソース電極およびドレイン電極の電極材料と化合物半導体層との間の低抵抗なオーミック接触を均一性・再現性よく、しかも容易に形成することが可能となるものである。実際、本実施の形態により作成した半導体装置と従来方法により作成した半導体装置に関してオーミック接触抵抗評価素子の抵抗値分布を比較すると、本実施の形態により作成した半導体装置においては抵抗値分布の標準偏差が従来方法により作成した半導体装置の凡そ半分の値となっており、これは本実施の形態によりオーミック接触を均一性・再現性よく作成できていることを示している。
【0034】
本実施の形態においては、ドライエッチングの際に硫黄による表面安定化を行なうため、ドライエッチングと同時に硫化処理を行うことができ、また処理を均一性・再現性よく、しかも容易に行うことができるという利点がある。なお、ここでは硫黄を分子構造中に有するものとしてSF6を用いているが、これに限るものではなく、SF6の代替にH2S、SO2、CS2、OCS、S2Cl2、(NH4)2S等あるいはこれらの混合物を使用してもよい。また、硫黄による表面安定化が確実に実現されるために、ソース開口の化合物半導体層およびドレイン開口の化合物半導体層における硫黄の含有量が各々1×1017atoms/cm3以上となるようなドライエッチング処理条件を用いることが好ましい。
【0035】
また、本実施の形態においては基板や半導体層にGaAsを、電極材料にはAuGe/Ni/Au積層膜やTi/Pt/Au積層膜を用いているが、これに限るものではない。基板や半導体層については、例えばInPやGaN、あるいはInGaAs、InGaP、AlGaAs、InAlAs等の化合物半導体を用いてもよい。また、ゲート電極とソース電極・ドレイン電極が同一材料であってもよく、例えばWSi/Ti/Pt/Au等を用いてもよい。また、本実施の形態においては電極が形成された領域以外は窒化珪素膜で被覆されているが、これに限るものではなく、酸化珪素膜や他の絶縁材料の膜でもよいが、窒化珪素膜や酸化珪素膜あるいは酸化窒化珪素膜等の珪素化合物が耐湿性等の信頼性および化合物半導体との界面の安定性といった面から好ましい。さらに、本実施の形態においてはソース開口部・ドレイン開口部を同時に開口しているが、これに限るものではなく個別に開口してもよい。さらに、本実施の形態においてはゲートリセス形成のためのエッチングにウェットエッチングを用いているが、これに限るものではなく、ドライエッチング等を用いてもよい。
【0036】
[実施の形態3]
図5は、本発明の実施の形態3における半導体装置の概略断面図である。実施の形態3と実施の形態1、2との相違は、実施の形態3においてはソース部およびドレイン部に加えてゲートリセスおいても硫黄による化合物半導体層の表面安定化がなされているという点である。半絶縁性GaAs基板301上にはn+−GaAs層からなる第1の化合物半導体層302、それぞれn+−InGaAs層からなる第2の化合物半導体層303および第3の化合物半導体層304が形成されている。第2の化合物半導体層303上にはオーミック接触するソース電極305(WSi/Ti/Pt/Au金属積層膜より構成される)が、また第3の化合物半導体層304上にはオーミック接触するドレイン電極306(WSi/Ti/Pt/Au金属積層膜より構成される)が、さらに第1の化合物半導体層302上にはショットキー接触するゲート電極307(WSi/Ti/Pt/Au金属積層膜より構成される)が形成されており、電極が形成された領域以外は窒化珪素膜からなる絶縁層308で被覆されている。ここで、第1の化合物半導体層302および第2の化合物半導体層303、第3の化合物半導体層304は硫黄(図示せず)を含んでおり、チャネル領域近傍の第1の化合物半導体層302および電極とオーミック接触を形成する第2の化合物半導体層303、第3の化合物半導体層304の表面安定化がなされているため、高性能な半導体装置が得られる。
【0037】
次に、本発明の実施の形態3における半導体装置の製造方法の概略について、図6を参照して説明を行う。まず、半絶縁性GaAs基板301上にMOCVD法あるいはMBE法により第1の化合物半導体層302、次いでn+−InGaAs層309を成長させる。その後、第1のフォトレジストパターン310を形成し、それをマスクとしてn+−InGaAs層309および第1の化合物半導体層302の一部をドライエッチングして(図6(a))、ゲートリセス311を形成する。ここで、n+−InGaAs層309のドライエッチング後、第1の化合物半導体層302の一部をSiCl4/SF6混合ガス雰囲気でドライエッチングするため、エッチングガス中のSF6から供給される硫黄がゲートリセス311の表面を選択的に安定化する。第1のフォトレジストパターン310を除去後(図6(b))、次いで窒化珪素からなる絶縁層308を積層し、第2のフォトレジストパターン(図示せず)を形成して、ドライエッチングによりゲート電極307を形成するゲート開口312、ソース電極305を形成するソース開口313およびドレイン電極306を形成するドレイン開口314を形成する(図6(c))。ここで、絶縁層308はSF6/CHF3混合ガス雰囲気でドライエッチングするため、エッチングガス中のSF6から供給される硫黄がゲート開口312、ソース開口313およびドレイン開口314の表面を選択的に安定化する。第2のフォトレジストパターン(図示せず)を除去後、WSi/Ti/Pt/Au金属膜を積層し、さらに第3のフォトレジストパターン(図示せず)をマスクとしてWSi/Ti/Pt/Au金属膜を加工し、ゲート電極307とソース電極305とドレイン電極306を形成することにより、図5に示す化合物半導体電界効果型トランジスタを形成する(図6(d))。
【0038】
本実施の形態においては、ゲートリセスおよびゲート開口、ソース開口、ドレイン開口をドライエッチングで形成し、かつ、ドライエッチングの処理雰囲気中に硫黄を分子構造中に有するSF6を含むことにより、ドライエッチング処理時にゲートリセスおよびゲート開口・ソース開口・ドレイン開口を選択的に硫黄で表面安定化するものであり、これにより半導体装置の高性能化が可能となるものである。また、ドライエッチングの際に硫黄による表面安定化を行うため、ドライエッチングと同時に硫化処理を行うことができ、また処理を均一性・再現性よく、しかも容易に行うことができるという利点がある。
【0039】
なお、ここでは硫黄を分子構造中に有するものとしてSF6を用いているが、これに限るものではなく、SF6の代替にH2S、SO2、CS2、OCS、S2Cl2、(NH4)2S等あるいはこれらの混合物を使用してもよい。また、硫黄による表面安定化が確実に実現されるために、ゲートリセスの化合物半導体層、ソース開口の化合物半導体層およびドレイン開口の化合物半導体層における硫黄の含有量が各々1×1017atoms/cm3以上(ここで、1atom/cm3とは1cm3あたり1原子含まれるという意味である。従って1×1017atoms/cm3は、1cm3あたり1×1017原子含まれるということである。)となるようなドライエッチング処理条件を用いることが好ましい。
【0040】
図7は、GaAs層に対して、本実施の形態3における半導体装置の製造方法中のゲートリセス形成時と同一条件でドライエッチング処理を行った後、SIMS法(SIMS:Secondary Ion Mass Spectroscopy、二次イオン質量分析)によるGaAs層中における硫黄量の、深さ方向分布の測定結果(<34S profile>)を示したもので、縦軸は硫黄の二次イオン量((Secondary Ion Intensity)であり(縦軸は対数目盛りで、値は相対値(arb.unit)である。なお、縦軸中の1E+3、1E+6等は、それぞれ103、106等を表す)、横軸はGaAs表層からの深さ(単位はnm、Depth[nm]と標記)を表している。GaAs層表面の吸着種(大気中の硫黄酸化物等)のため、ドライエッチング処理なしの試料においても表面に硫黄があるように見えるが、ドライエッチング処理ありの試料とドライエッチング処理なしの試料を比較すれば、ドライエッチング処理によりGaAs表層に存在する硫黄の量が増加していることは明らかである。また、ドライエッチング処理後の試料を弗酸・塩酸で洗浄後にGaAs層中の硫黄量の深さ方向分布を測定しても、同程度の量の硫黄が検出されており、これより、ドライエッチング処理によりGaAs表層に付着した硫黄は化学的に安定な結合を形成し、表面安定化に寄与しているものと考えられる。
【0041】
なお、図7のデータからは、ドライエッチング処理ありの場合の硫黄含有量は4.4×1021atoms/cm3程度と見積もられ、化合物半導体層の表面安定化には十分な量となっていることがわかった。
【0042】
本実施の形態においては基板や半導体層にGaAsやInGaAsを、電極材料にはWSi/Ti/Pt/Au積層膜を用いているが、これに限るものではない。基板や半導体層については、例えばInPやGaN、あるいはInGaP、AlGaAs、InAlAs等の化合物半導体を用いてもよい。
【0043】
また、ゲート電極とソース電極・ドレイン電極が同一材料である必要はなく、例えばゲート電極にはTi/Al/Tiを、ソース電極・ドレイン電極にAuGe等を用いてもよい。
【0044】
また、本実施の形態においては電極が形成された領域以外は窒化珪素膜で被覆されているが、これに限るものではなく、酸化珪素膜や他の絶縁材料の膜でもよいが、窒化珪素膜や酸化珪素膜あるいは酸化窒化珪素膜等の珪素化合物が耐湿性等の信頼性および化合物半導体との界面の安定性といった面から好ましい。さらに、本実施の形態においてはゲート開口部・ソース開口部・ドレイン開口部を同時に開口しているが、これに限るものではなく個別に開口してもよい。
【0045】
なお、上記実施の形態1〜3においては、電界効果型トランジスタを例に、それぞれプラズマ処理およびドライエッチング処理の際の硫化処理について説明したが、半導体装置として電界効果型トランジスタ以外の他のデバイス、例えばバイポーラトランジスタや半導体レーザ、受光素子等でも本発明は適用可能である。また電界効果型トランジスタを含むこれらの半導体装置の製造工程において硫化処理工程を行う場合に、プラズマ処理工程の後にドライエッチング処理を行ったり、ドライエッチング処理の後にプラズマ処理工程を行ったりと、プラズマ処理とドライエッチング処理とを使い分けてもよい。
【0046】
【発明の効果】
以上説明したように、本発明の半導体装置によれば、電界効果型トランジスタの動作上重要なチャネル形成領域近傍の化合物半導体層の安定化が実現され、ゲートラグあるいはドレインラグの発生が抑制される等、トランジスタ特性の高性能化が可能となる。
【0047】
また、本発明の半導体装置によれば、ソース電極およびドレイン電極の電極材料と化合物半導体層との間が均一性よく低抵抗なオーミック接触となる半導体装置が得られる。
【0048】
また、本発明の半導体装置の製造方法によれば、動作上重要なチャネル形成領域近傍の化合物半導体層が安定化され、ゲートラグあるいはドレインラグの発生が抑制される等の、高性能な化合物半導体電界効果型トランジスタの製造が可能になる。
【0049】
また、本発明の半導体装置の製造方法によれば、ソース電極およびドレイン電極の電極材料と化合物半導体層との間の低抵抗なオーミック接触を均一性・再現性よく、しかも容易に形成することができる。
【0050】
また、本発明の半導体装置の製造方法によれば、動作上重要なチャネル形成領域近傍の化合物半導体層の硫化処理のための特別な工程追加は発生せず、かつ硫化処理を均一性・再現性よく、しかも容易に行うことができる。
【0051】
また、本発明の半導体装置の製造方法によれば、ソースおよびドレインの化合物半導体層の硫化処理のための特別な工程追加は発生せず、かつ硫化処理を均一性・再現性よく、しかも容易に行うことができる。
【図面の簡単な説明】
【図1】本発明の実施の形態1における半導体装置の概略断面図
【図2】本発明の実施の形態1における半導体装置の製造方法を示す工程図
【図3】本発明の実施の形態2における半導体装置の概略断面図
【図4】本発明の実施の形態2における半導体装置の製造方法を示す工程図
【図5】本発明の実施の形態3における半導体装置の概略断面図
【図6】本発明の実施の形態3における半導体装置の製造方法を示す工程図
【図7】本発明の実施の形態3における半導体装置の製造方法中のゲートリセス形成条件でドライエッチング処理後のGaAs層中の硫黄の深さ方向分布を示す図
【図8】従来の半導体装置の概略断面図
【符号の説明】
101、201、301 半絶縁性GaAs基板
102、202、302 第1の化合物半導体層
103、203、303 第2の化合物半導体層
104、204、304 第3の化合物半導体層
105、205、305 ソース電極
106、206、306 ドレイン電極
107、207、307 ゲート電極
108、208、308 絶縁層
109、210 n+−GaAs層
110 第2のフォトレジストパターン
111、209、311 ゲートリセス
211 第1のフォトレジストパターン
212、313 ソース開口
213、314 ドレイン開口
309 n+−InGaAs層
312 ゲート開口
【発明の属する技術分野】
本発明は、半導体装置または半導体集積回路(以下、単に「半導体装置」という)およびその製造方法に関するものであり、特に化合物半導体電界効果型トランジスタに関するものである。
【0002】
【従来の技術】
GaAsあるいはInP等の化合物半導体は様々な分野で利用されており、例えば近年急速に普及している携帯電話や衛星放送用受信アンテナではGaAs MESFET(MESFET:Metal Semiconductor Field Effect Transistor、金属−半導体電界効果トランジスタ)やGaAs HEMT(HEMT:High Electron Mobility Transistor、高電子移動度トランジスタ)がキーデバイスとして用いられている。図8に従来の化合物半導体電界効果型トランジスタの概略断面図を示す。半絶縁性GaAs基板801上には導電性のエピタキシャル層802が形成されている。エピタキシャル層802上にはエピタキシャル層802とオーミック接触するソース電極803とドレイン電極804、およびエピタキシャル層802とショットキー接触するゲート電極805が形成されており、エピタキシャル層802上で電極が形成された領域以外は絶縁層806で被覆されている。
【0003】
ところで、GaAsをはじめとする化合物半導体では、通常高い密度の表面準位が存在することが知られている。例えばGaAsショットキー接合では伝導帯下端より0.8eV付近にフェルミ準位がピンニングされるという特性を利用してGaAs MESFETが開発されている。しかしながら、更なるデバイス特性の高性能化を目指す上で、表面準位密度の低減・表面安定化という課題が存在する。例えばGaAs MESFETにおけるゲートラグあるいはドレインラグと呼ばれる現象は、ゲート電圧やドレイン電圧を急激に変化させても緩やかな電流トランジェントを示すこととして知られている。その緩やかな電流トランジェントのメカニズムについては表面準位密度の影響が示唆されており、デバイス使用上大きな問題となるこれらの現象の抑制のために表面準位密度の低減・表面安定化は必要である。
【0004】
化合物半導体の表面安定化の手法には色々なものがあるが、硫黄原子によるGaAs表面のダングリングボンド終端はよく知られているものの一つであり、P2S5等の溶液でGaAs表面を化学処理すること(非特許文献1参照)で表面準位密度を低減させることや、特許文献1に開示されているように、化合物半導体表面に硫黄の膜を被着することによりGaAsやAlGaAsの表面安定化が可能であることが知られている。
【0005】
【特許文献1】
特開平4−145622号公報
【非特許文献1】
M.Sakata and H.Ikoma, Japanese Journal of Applied Physics, vol.33, pp.3813−3824 (1994)
【0006】
【発明が解決しようとする課題】
しかしながら、従来の硫黄による化合物半導体の安定化は、製造方法の面から見ると幾分煩雑な追加工程が発生し、また、デバイス特性の面から見ると特性に直接寄与しない部位の表面まで安定化させている等、無駄の多い構成になっている。
【0007】
本発明は、硫黄原子による化合物半導体の表面安定化をより簡素な構造あるいは簡易な手法により実現した半導体装置、あるいはその製造方法を提供するものである。
【0008】
【課題を解決するための手段】
上記課題を解決するため、本発明の半導体装置は、基板と、前記基板の上に形成されかつ硫黄を含有する第1の化合物半導体層と、前記第1の化合物半導体層上に形成された電極とを有するものである。
【0009】
この構成により、化合物半導体層の安定化が実現され、半導体装置の高性能化が可能となる。
【0010】
また、本発明の半導体装置は、基板と、前記基板の上に形成されかつ硫黄を含有する第1の化合物半導体層と、前記第1の化合物半導体層上に形成されたゲート電極と、前記第1の化合物半導体層上に前記ゲート電極を挟むように形成されたソース電極およびドレイン電極を有するものである。
【0011】
この構成により、特に電界効果型トランジスタの動作上重要なチャネル形成領域近傍の化合物半導体層の安定化が実現され、ゲートラグあるいはドレインラグの発生が抑制される等、トランジスタ特性の高性能化が可能となる。
【0012】
また、本発明の半導体装置は、さらに前記第1の化合物半導体層上に、前記ゲート電極を挟むように第2の化合物半導体層および第3の化合物半導体層が形成され、前記第2の化合物半導体層上にソース電極が形成され、前記第3の化合物半導体層上にドレイン電極が形成され、前記第2の化合物半導体層および前記第3の化合物半導体層の両方が硫黄を含有していることが好ましい。この好ましい構成によれば、ソース電極およびドレイン電極の電極材料と化合物半導体層との間が均一性よく低抵抗なオーミック接触となる半導体装置が得られる。
【0013】
また、本発明の半導体装置は、さらに前記第1の化合物半導体層に接しかつ前記第1の化合物半導体層を被覆し、かつ前記ゲート電極の領域に開口部が形成された絶縁層を有し、前記絶縁層が酸化珪素、窒化珪素、あるいは酸化窒化珪素のいずれかよりなることが好ましい。
【0014】
また、本発明の半導体装置は、さらに前記第1の化合物半導体層、前記第2の化合物半導体層または前記第3の化合物半導体層における硫黄の含有量が1×1017atoms/cm3以上であることが好ましい。
【0015】
本発明の半導体装置の製造方法は、化合物半導体層の表面に対し硫黄を含む気体雰囲気でプラズマ処理を行う工程を有するものである。
【0016】
この構成により、化合物半導体層が安定化され、高性能な半導体装置の製造が可能になる。
【0017】
また、本発明の半導体装置の製造方法は、化合物半導体層に対しドライエッチングを行う工程の際に、露出する前記化合物半導体層の表面を、硫黄を含む気体雰囲気にさらして硫化する工程を有するものである。
【0018】
この構成により、ドライエッチングの際に露出した化合物半導体層が安定化され、高性能な半導体装置の製造が可能になるとともに、化合物半導体層の硫化処理のための特別な工程追加は発生せず、かつ硫化処理を均一性・再現性よく、しかも容易に行うことができる。
【0019】
また、本発明の半導体装置の製造方法は、さらにドライエッチングを行う工程が、前記化合物半導体層に対し開口部を有するマスクを設けてドライエッチングを行う工程であることが好ましい。
【0020】
また、本発明の半導体装置の製造方法は、第1の化合物半導体層上に第2の化合物半導体層を形成する工程と、前記第1の化合物半導体層の表面に対し硫黄を含む気体雰囲気にてプラズマ処理を行う工程とを有するものである。
【0021】
この構成により、特に電界効果型トランジスタにおいて動作上重要なチャネル形成領域近傍の化合物半導体層が安定化され、ゲートラグあるいはドレインラグの発生が抑制される等の、高性能な電界効果型トランジスタの製造が可能になる。
【0022】
また、本発明の半導体装置の製造方法は、第1の化合物半導体層上に第2の化合物半導体層を形成する工程と、前記第1の化合物半導体層の表面を、ドライエッチングにより露出させると同時に、当該ドライエッチングにより前記第1の化合物半導体層の表面を、硫黄を含む気体雰囲気にさらして硫化する工程を有することが好ましい。この好ましい構成によれば、特に電界効果型トランジスタにおいて動作上重要なチャネル形成領域近傍の化合物半導体層の硫化処理のための特別な工程追加は発生せず、かつ硫化処理を均一性・再現性よく、しかも容易に行うことができる。
【0023】
また、本発明の半導体装置の製造方法は、さらに第1の化合物半導体層の表面を、ドライエッチングにより露出させる工程において、前記第2の化合物半導体層に対し開口部を有するマスクを設けてドライエッチングを行う工程であることが好ましい。
【0024】
また、本発明の半導体装置の製造方法は、さらに硫黄を含む気体雰囲気として、少なくともH2S、SO2、SF6、CS2、OCS、S2Cl2、(NH4)2Sのいずれかを含むことが好ましい。
【0025】
【発明の実施の形態】
次に、本発明の実施の形態について図面を参照して説明する。
【0026】
[実施の形態1]
図1は、本発明の実施の形態1における半導体装置の概略断面図である。半絶縁性GaAs基板101上にはn−GaAs層からなる第1の化合物半導体層102、それぞれn+−GaAs層(ここで、n+とはn型不純物の高濃度ドーピングを表す)からなる第2の化合物半導体層103および第3の化合物半導体層104が形成されている。第2の化合物半導体層103上にはオーミック接触するソース電極105(AuGe/Ni/Au金属積層膜より構成される)が、また第3の化合物半導体層104上にはオーミック接触するドレイン電極106(AuGe/Ni/Au金属積層膜より構成される)が、さらに第1の化合物半導体層102上にはショットキー接触するゲート電極107(Ti/Pt/Au金属積層膜より構成される)が形成されており、化合物半導体層において電極が形成された領域以外は窒化珪素膜からなる絶縁層108で被覆されている。ここで、第1の化合物半導体層102は硫黄(図示せず)を含んでおり、チャネル領域近傍の第1の化合物半導体層102の表面安定化がなされているため、高性能な半導体装置が得られる。
【0027】
次に、本発明の実施の形態1における半導体装置の製造方法の概略について、図2を参照して説明を行う。まず、半絶縁性GaAs基板101上にMOCVD法(MOCVD:Metal Organic Chemical Vapor Deposition、有機金属気相エピタキシャル成長)あるいはMBE法(MBE:Molecular Beam Epitaxy、分子線エピタキシャル成長)によりn−GaAs層102、次いでn+−GaAs層109を成長させる。その後、第1のフォトレジストパターン(図示せず)を形成し(図2(a))、さらにその上にAuGe/Ni/Au金属を成膜し、リフトオフによりソース電極105およびドレイン電極106をパターニングして、熱処理によりオーミック接触を形成する。次に、第2のフォトレジストパターン110を形成し、n+−GaAs層109およびn−GaAs層102の一部をウェットエッチングしてゲートリセス111を形成し、さらに第2の化合物半導体層103および第3の化合物半導体層104を形成する。ここで、ゲートリセス111を硫黄で表面安定化するため、第2のフォトレジストパターン110を除去する前にH2Sを含む雰囲気下でプラズマ処理を加え(図2(b))、第2のフォトレジストパターン110を除去する。次いで、第3のフォトレジストパターン(図示せず)を形成し、続いてTi/Pt/Au金属膜を成膜し、リフトオフによりゲート電極107を形成後、第3のフォトレジストパターン(図示せず)を除去する(図2(c))。その後、窒化珪素からなる絶縁層108を積層し、図1に示すような化合物半導体電界効果型トランジスタを形成する(図2(d))。
【0028】
本実施の形態においては、ゲートリセス以外をフォトレジストパターンで保護した状態で、H2Sを含む雰囲気下でプラズマ処理することにより、ゲートリセスを選択的に硫黄で表面安定化するものであり、これにより半導体装置の高性能化が可能となるものである。なお、硫黄による表面安定化の方法として、ここではH2Sを含む雰囲気下でのプラズマ処理を用いているが、これに限るものではなく、H2Sの代替としてSO2、SF6、CS2、OCS、S2Cl2、(NH4)2S等あるいはこれらの混合物を使用してもよい。また、硫黄による表面安定化が確実に実現されるために、ゲートリセスの化合物半導体層における硫黄の含有量が1×1017atoms/cm3以上となるようなプラズマ処理条件を用いることが好ましい。
【0029】
また、本実施の形態においては基板や半導体層にGaAsを、電極材料にはAuGe/Ni/Au積層膜やTi/Pt/Au積層膜を用いているが、これに限るものではない。基板や半導体層については、例えばInPやGaN、あるいはInGaAs、InGaP、AlGaAs、InAlAs等の化合物半導体を用いてもよい。また、ゲート電極とソース電極・ドレイン電極が同一材料であってもよく、例えばWSi/Ti/Pt/Au積層膜等を用いてもよい。
【0030】
また、本実施の形態においては、化合物半導体層において電極が形成された領域以外は窒化珪素膜で被覆されているが、これに限るものではなく、酸化珪素膜や他の絶縁材料の膜でもよいが、窒化珪素膜や酸化珪素膜あるいは酸化窒化珪素膜等の珪素化合物が耐湿性等の信頼性および化合物半導体との界面の安定性といった面から好ましい。さらに、本実施の形態においてはゲートリセス形成のためのエッチングにウェットエッチングを用いているが、これに限るものではなく、ドライエッチング等を用いてもよい。
【0031】
[実施の形態2]
図3は、本発明の実施の形態2における半導体装置の概略断面図である。実施の形態2と実施の形態1との相違は、実施の形態2においてはソースの部分およびドレインの部分において硫黄による化合物半導体層の表面安定化がなされているという点である。半絶縁性GaAs基板201上にはn−GaAs層からなる第1の化合物半導体層202、n+−GaAs層からなる第2の化合物半導体層203および第3の化合物半導体層204が形成されている。第2の化合物半導体層203上にはオーミック接触するソース電極205(AuGe/Ni/Au金属積層膜より構成される)が、また第3の化合物半導体層204上にはオーミック接触するドレイン電極206(AuGe/Ni/Au金属積層膜より構成される)が、さらに第1の化合物半導体層202上にはショットキー接触するゲート電極207(Ti/Pt/Au金属積層膜より構成される)が形成されており、電極が形成された領域以外は窒化珪素膜からなる絶縁層208で被覆されている。また、ゲート電極207の周辺にはゲートリセス209が形成されている。ここで、第2の化合物半導体層203、第3の化合物半導体層204は硫黄を含んでおり、電極とオーミック接触を形成する第2の化合物半導体層203、第3の化合物半導体層204の表面安定化がなされているため、高性能な半導体装置が得られる。
【0032】
次に、本発明の実施の形態2における半導体装置の製造方法の概略について、図4を参照して説明を行う。まず、半絶縁性GaAs基板201上にMOCVD法あるいはMBE法により第1の化合物半導体層202、次いでn+−GaAs層210を成長させ、その上に窒化珪素からなる絶縁層208を成長する。その後、第1のフォトレジストパターン211を形成し(図4(a))、ドライエッチングによりソース電極205を形成するソース開口212、およびドレイン電極206を形成するドレイン開口213を形成する。ここで、絶縁層208のドライエッチングをCHF3/SF6混合ガス雰囲気でドライエッチングするため、エッチングガス中のSF6から供給される硫黄がソース開口212およびドレイン開口213の表面を選択的に安定化する。第1のフォトレジストパターン211を除去後、AuGe/Ni/Au金属を成膜し、さらに第2のフォトレジストパターン(図示せず)を形成して、ドライエッチングによりソース電極205およびドレイン電極206をパターニング後、第2のフォトレジストパターンを除去し、熱処理によりオーミック接触を形成する(図4(b))。次いで第3のフォトレジストパターン(図示せず)を形成して、ドライエッチングによりゲート電極207を形成するゲート開口を形成後、第3のフォトレジストパターン(図示せず)を除去する。次に、ウェットエッチングによりn+−GaAs層210および第1の化合物半導体層202の一部をウェットエッチングしてゲートリセス209を形成(図4(c))後、第4のフォトレジストパターン(図示せず)を形成し、さらにTi/Pt/Au金属膜を成膜する。リフトオフによりゲート電極207をパターニング後、第4のフォトレジストパターン(図示せず)を除去することにより、図3に示す化合物半導体電界効果型トランジスタを形成する(図4(d))。
【0033】
本実施の形態においては、ソース開口、ドレイン開口をドライエッチングで形成し、かつ、ドライエッチングの処理雰囲気中に硫黄を分子構造中に有するSF6を含むことにより、ドライエッチング処理時にソース開口、ドレイン開口を選択的に硫黄で表面安定化するものであり、これによりソース電極およびドレイン電極の電極材料と化合物半導体層との間の低抵抗なオーミック接触を均一性・再現性よく、しかも容易に形成することが可能となるものである。実際、本実施の形態により作成した半導体装置と従来方法により作成した半導体装置に関してオーミック接触抵抗評価素子の抵抗値分布を比較すると、本実施の形態により作成した半導体装置においては抵抗値分布の標準偏差が従来方法により作成した半導体装置の凡そ半分の値となっており、これは本実施の形態によりオーミック接触を均一性・再現性よく作成できていることを示している。
【0034】
本実施の形態においては、ドライエッチングの際に硫黄による表面安定化を行なうため、ドライエッチングと同時に硫化処理を行うことができ、また処理を均一性・再現性よく、しかも容易に行うことができるという利点がある。なお、ここでは硫黄を分子構造中に有するものとしてSF6を用いているが、これに限るものではなく、SF6の代替にH2S、SO2、CS2、OCS、S2Cl2、(NH4)2S等あるいはこれらの混合物を使用してもよい。また、硫黄による表面安定化が確実に実現されるために、ソース開口の化合物半導体層およびドレイン開口の化合物半導体層における硫黄の含有量が各々1×1017atoms/cm3以上となるようなドライエッチング処理条件を用いることが好ましい。
【0035】
また、本実施の形態においては基板や半導体層にGaAsを、電極材料にはAuGe/Ni/Au積層膜やTi/Pt/Au積層膜を用いているが、これに限るものではない。基板や半導体層については、例えばInPやGaN、あるいはInGaAs、InGaP、AlGaAs、InAlAs等の化合物半導体を用いてもよい。また、ゲート電極とソース電極・ドレイン電極が同一材料であってもよく、例えばWSi/Ti/Pt/Au等を用いてもよい。また、本実施の形態においては電極が形成された領域以外は窒化珪素膜で被覆されているが、これに限るものではなく、酸化珪素膜や他の絶縁材料の膜でもよいが、窒化珪素膜や酸化珪素膜あるいは酸化窒化珪素膜等の珪素化合物が耐湿性等の信頼性および化合物半導体との界面の安定性といった面から好ましい。さらに、本実施の形態においてはソース開口部・ドレイン開口部を同時に開口しているが、これに限るものではなく個別に開口してもよい。さらに、本実施の形態においてはゲートリセス形成のためのエッチングにウェットエッチングを用いているが、これに限るものではなく、ドライエッチング等を用いてもよい。
【0036】
[実施の形態3]
図5は、本発明の実施の形態3における半導体装置の概略断面図である。実施の形態3と実施の形態1、2との相違は、実施の形態3においてはソース部およびドレイン部に加えてゲートリセスおいても硫黄による化合物半導体層の表面安定化がなされているという点である。半絶縁性GaAs基板301上にはn+−GaAs層からなる第1の化合物半導体層302、それぞれn+−InGaAs層からなる第2の化合物半導体層303および第3の化合物半導体層304が形成されている。第2の化合物半導体層303上にはオーミック接触するソース電極305(WSi/Ti/Pt/Au金属積層膜より構成される)が、また第3の化合物半導体層304上にはオーミック接触するドレイン電極306(WSi/Ti/Pt/Au金属積層膜より構成される)が、さらに第1の化合物半導体層302上にはショットキー接触するゲート電極307(WSi/Ti/Pt/Au金属積層膜より構成される)が形成されており、電極が形成された領域以外は窒化珪素膜からなる絶縁層308で被覆されている。ここで、第1の化合物半導体層302および第2の化合物半導体層303、第3の化合物半導体層304は硫黄(図示せず)を含んでおり、チャネル領域近傍の第1の化合物半導体層302および電極とオーミック接触を形成する第2の化合物半導体層303、第3の化合物半導体層304の表面安定化がなされているため、高性能な半導体装置が得られる。
【0037】
次に、本発明の実施の形態3における半導体装置の製造方法の概略について、図6を参照して説明を行う。まず、半絶縁性GaAs基板301上にMOCVD法あるいはMBE法により第1の化合物半導体層302、次いでn+−InGaAs層309を成長させる。その後、第1のフォトレジストパターン310を形成し、それをマスクとしてn+−InGaAs層309および第1の化合物半導体層302の一部をドライエッチングして(図6(a))、ゲートリセス311を形成する。ここで、n+−InGaAs層309のドライエッチング後、第1の化合物半導体層302の一部をSiCl4/SF6混合ガス雰囲気でドライエッチングするため、エッチングガス中のSF6から供給される硫黄がゲートリセス311の表面を選択的に安定化する。第1のフォトレジストパターン310を除去後(図6(b))、次いで窒化珪素からなる絶縁層308を積層し、第2のフォトレジストパターン(図示せず)を形成して、ドライエッチングによりゲート電極307を形成するゲート開口312、ソース電極305を形成するソース開口313およびドレイン電極306を形成するドレイン開口314を形成する(図6(c))。ここで、絶縁層308はSF6/CHF3混合ガス雰囲気でドライエッチングするため、エッチングガス中のSF6から供給される硫黄がゲート開口312、ソース開口313およびドレイン開口314の表面を選択的に安定化する。第2のフォトレジストパターン(図示せず)を除去後、WSi/Ti/Pt/Au金属膜を積層し、さらに第3のフォトレジストパターン(図示せず)をマスクとしてWSi/Ti/Pt/Au金属膜を加工し、ゲート電極307とソース電極305とドレイン電極306を形成することにより、図5に示す化合物半導体電界効果型トランジスタを形成する(図6(d))。
【0038】
本実施の形態においては、ゲートリセスおよびゲート開口、ソース開口、ドレイン開口をドライエッチングで形成し、かつ、ドライエッチングの処理雰囲気中に硫黄を分子構造中に有するSF6を含むことにより、ドライエッチング処理時にゲートリセスおよびゲート開口・ソース開口・ドレイン開口を選択的に硫黄で表面安定化するものであり、これにより半導体装置の高性能化が可能となるものである。また、ドライエッチングの際に硫黄による表面安定化を行うため、ドライエッチングと同時に硫化処理を行うことができ、また処理を均一性・再現性よく、しかも容易に行うことができるという利点がある。
【0039】
なお、ここでは硫黄を分子構造中に有するものとしてSF6を用いているが、これに限るものではなく、SF6の代替にH2S、SO2、CS2、OCS、S2Cl2、(NH4)2S等あるいはこれらの混合物を使用してもよい。また、硫黄による表面安定化が確実に実現されるために、ゲートリセスの化合物半導体層、ソース開口の化合物半導体層およびドレイン開口の化合物半導体層における硫黄の含有量が各々1×1017atoms/cm3以上(ここで、1atom/cm3とは1cm3あたり1原子含まれるという意味である。従って1×1017atoms/cm3は、1cm3あたり1×1017原子含まれるということである。)となるようなドライエッチング処理条件を用いることが好ましい。
【0040】
図7は、GaAs層に対して、本実施の形態3における半導体装置の製造方法中のゲートリセス形成時と同一条件でドライエッチング処理を行った後、SIMS法(SIMS:Secondary Ion Mass Spectroscopy、二次イオン質量分析)によるGaAs層中における硫黄量の、深さ方向分布の測定結果(<34S profile>)を示したもので、縦軸は硫黄の二次イオン量((Secondary Ion Intensity)であり(縦軸は対数目盛りで、値は相対値(arb.unit)である。なお、縦軸中の1E+3、1E+6等は、それぞれ103、106等を表す)、横軸はGaAs表層からの深さ(単位はnm、Depth[nm]と標記)を表している。GaAs層表面の吸着種(大気中の硫黄酸化物等)のため、ドライエッチング処理なしの試料においても表面に硫黄があるように見えるが、ドライエッチング処理ありの試料とドライエッチング処理なしの試料を比較すれば、ドライエッチング処理によりGaAs表層に存在する硫黄の量が増加していることは明らかである。また、ドライエッチング処理後の試料を弗酸・塩酸で洗浄後にGaAs層中の硫黄量の深さ方向分布を測定しても、同程度の量の硫黄が検出されており、これより、ドライエッチング処理によりGaAs表層に付着した硫黄は化学的に安定な結合を形成し、表面安定化に寄与しているものと考えられる。
【0041】
なお、図7のデータからは、ドライエッチング処理ありの場合の硫黄含有量は4.4×1021atoms/cm3程度と見積もられ、化合物半導体層の表面安定化には十分な量となっていることがわかった。
【0042】
本実施の形態においては基板や半導体層にGaAsやInGaAsを、電極材料にはWSi/Ti/Pt/Au積層膜を用いているが、これに限るものではない。基板や半導体層については、例えばInPやGaN、あるいはInGaP、AlGaAs、InAlAs等の化合物半導体を用いてもよい。
【0043】
また、ゲート電極とソース電極・ドレイン電極が同一材料である必要はなく、例えばゲート電極にはTi/Al/Tiを、ソース電極・ドレイン電極にAuGe等を用いてもよい。
【0044】
また、本実施の形態においては電極が形成された領域以外は窒化珪素膜で被覆されているが、これに限るものではなく、酸化珪素膜や他の絶縁材料の膜でもよいが、窒化珪素膜や酸化珪素膜あるいは酸化窒化珪素膜等の珪素化合物が耐湿性等の信頼性および化合物半導体との界面の安定性といった面から好ましい。さらに、本実施の形態においてはゲート開口部・ソース開口部・ドレイン開口部を同時に開口しているが、これに限るものではなく個別に開口してもよい。
【0045】
なお、上記実施の形態1〜3においては、電界効果型トランジスタを例に、それぞれプラズマ処理およびドライエッチング処理の際の硫化処理について説明したが、半導体装置として電界効果型トランジスタ以外の他のデバイス、例えばバイポーラトランジスタや半導体レーザ、受光素子等でも本発明は適用可能である。また電界効果型トランジスタを含むこれらの半導体装置の製造工程において硫化処理工程を行う場合に、プラズマ処理工程の後にドライエッチング処理を行ったり、ドライエッチング処理の後にプラズマ処理工程を行ったりと、プラズマ処理とドライエッチング処理とを使い分けてもよい。
【0046】
【発明の効果】
以上説明したように、本発明の半導体装置によれば、電界効果型トランジスタの動作上重要なチャネル形成領域近傍の化合物半導体層の安定化が実現され、ゲートラグあるいはドレインラグの発生が抑制される等、トランジスタ特性の高性能化が可能となる。
【0047】
また、本発明の半導体装置によれば、ソース電極およびドレイン電極の電極材料と化合物半導体層との間が均一性よく低抵抗なオーミック接触となる半導体装置が得られる。
【0048】
また、本発明の半導体装置の製造方法によれば、動作上重要なチャネル形成領域近傍の化合物半導体層が安定化され、ゲートラグあるいはドレインラグの発生が抑制される等の、高性能な化合物半導体電界効果型トランジスタの製造が可能になる。
【0049】
また、本発明の半導体装置の製造方法によれば、ソース電極およびドレイン電極の電極材料と化合物半導体層との間の低抵抗なオーミック接触を均一性・再現性よく、しかも容易に形成することができる。
【0050】
また、本発明の半導体装置の製造方法によれば、動作上重要なチャネル形成領域近傍の化合物半導体層の硫化処理のための特別な工程追加は発生せず、かつ硫化処理を均一性・再現性よく、しかも容易に行うことができる。
【0051】
また、本発明の半導体装置の製造方法によれば、ソースおよびドレインの化合物半導体層の硫化処理のための特別な工程追加は発生せず、かつ硫化処理を均一性・再現性よく、しかも容易に行うことができる。
【図面の簡単な説明】
【図1】本発明の実施の形態1における半導体装置の概略断面図
【図2】本発明の実施の形態1における半導体装置の製造方法を示す工程図
【図3】本発明の実施の形態2における半導体装置の概略断面図
【図4】本発明の実施の形態2における半導体装置の製造方法を示す工程図
【図5】本発明の実施の形態3における半導体装置の概略断面図
【図6】本発明の実施の形態3における半導体装置の製造方法を示す工程図
【図7】本発明の実施の形態3における半導体装置の製造方法中のゲートリセス形成条件でドライエッチング処理後のGaAs層中の硫黄の深さ方向分布を示す図
【図8】従来の半導体装置の概略断面図
【符号の説明】
101、201、301 半絶縁性GaAs基板
102、202、302 第1の化合物半導体層
103、203、303 第2の化合物半導体層
104、204、304 第3の化合物半導体層
105、205、305 ソース電極
106、206、306 ドレイン電極
107、207、307 ゲート電極
108、208、308 絶縁層
109、210 n+−GaAs層
110 第2のフォトレジストパターン
111、209、311 ゲートリセス
211 第1のフォトレジストパターン
212、313 ソース開口
213、314 ドレイン開口
309 n+−InGaAs層
312 ゲート開口
Claims (12)
- 基板と、前記基板の上に形成されかつ硫黄を含有する第1の化合物半導体層と、前記第1の化合物半導体層上に形成された電極とを有することを特徴とする半導体装置。
- 基板と、前記基板の上に形成されかつ硫黄を含有する第1の化合物半導体層と、前記第1の化合物半導体層上に形成されたゲート電極と、前記第1の化合物半導体層上に前記ゲート電極を挟むように形成されたソース電極およびドレイン電極を有することを特徴とする半導体装置。
- 前記第1の化合物半導体層上に、前記ゲート電極を挟むように第2の化合物半導体層および第3の化合物半導体層が形成され、前記第2の化合物半導体層上にソース電極が形成され、前記第3の化合物半導体層上にドレイン電極が形成され、前記第2の化合物半導体層および前記第3の化合物半導体層の両方が硫黄を含有していることを特徴とする請求項2記載の半導体装置。
- 前記第1の化合物半導体層に接しかつ前記第1の化合物半導体層を被覆し、かつ前記ゲート電極の領域に開口部が形成された絶縁層を有し、前記絶縁層が酸化珪素、窒化珪素、あるいは酸化窒化珪素のいずれかよりなることを特徴とする請求項1または2記載の半導体装置。
- 前記第1の化合物半導体層、前記第2の化合物半導体層または前記第3の化合物半導体層における硫黄の含有量が1×1017atoms/cm3以上であることを特徴とする請求項1、2または3記載の半導体装置。
- 化合物半導体層の表面に対し硫黄を含む気体雰囲気でプラズマ処理を行う工程を有することを特徴とする半導体装置の製造方法。
- 化合物半導体層に対しドライエッチングを行う工程の際に、露出する前記化合物半導体層の表面を、硫黄を含む気体雰囲気にさらして硫化する工程を有することを特徴とする半導体装置の製造方法。
- 前記ドライエッチングを行う工程が、前記化合物半導体層に対し開口部を有するマスクを設けてドライエッチングを行う工程であることを特徴とする請求項7記載の半導体装置の製造方法。
- 第1の化合物半導体層上に第2の化合物半導体層を形成する工程と、前記第1の化合物半導体層の表面に対し硫黄を含む気体雰囲気にてプラズマ処理を行う工程とを有することを特徴とする半導体装置の製造方法。
- 第1の化合物半導体層上に第2の化合物半導体層を形成する工程と、前記第1の化合物半導体層の表面を、ドライエッチングにより露出させると同時に、当該ドライエッチングにより前記第1の化合物半導体層の表面を、硫黄を含む気体雰囲気にさらして硫化する工程を有することを特徴とする半導体装置の製造方法。
- 前記第1の化合物半導体層の表面を、ドライエッチングにより露出させる工程において、前記第2の化合物半導体層に対し開口部を有するマスクを設けてドライエッチングを行う工程であることを特徴とする請求項10記載の半導体装置の製造方法。
- 前記硫黄を含む気体雰囲気として、少なくともH2S、SO2、SF6、CS2、OCS、S2Cl2、(NH4)2Sのいずれかを含むことを特徴とする請求項6、7、9または10記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003058174A JP2004273501A (ja) | 2003-03-05 | 2003-03-05 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003058174A JP2004273501A (ja) | 2003-03-05 | 2003-03-05 | 半導体装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004273501A true JP2004273501A (ja) | 2004-09-30 |
Family
ID=33121353
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003058174A Pending JP2004273501A (ja) | 2003-03-05 | 2003-03-05 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004273501A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006286951A (ja) * | 2005-03-31 | 2006-10-19 | Eudyna Devices Inc | 半導体装置の製造方法 |
JP2012204503A (ja) * | 2011-03-24 | 2012-10-22 | Fujitsu Ltd | 化合物半導体装置及びその製造方法 |
KR20140014008A (ko) * | 2012-07-27 | 2014-02-05 | 에이에스엠 아이피 홀딩 비.브이. | 반도체 표면의 기상 황 패시베이션을 위한 시스템 및 방법 |
KR102595941B1 (ko) * | 2022-09-20 | 2023-10-27 | 성균관대학교산학협력단 | 플라즈마 식각 방법 및 플라즈마 식각 장치 |
-
2003
- 2003-03-05 JP JP2003058174A patent/JP2004273501A/ja active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006286951A (ja) * | 2005-03-31 | 2006-10-19 | Eudyna Devices Inc | 半導体装置の製造方法 |
US7585779B2 (en) | 2005-03-31 | 2009-09-08 | Eudyna Devices Inc. | Fabrication method of semiconductor device |
JP4536568B2 (ja) * | 2005-03-31 | 2010-09-01 | 住友電工デバイス・イノベーション株式会社 | Fetの製造方法 |
JP2012204503A (ja) * | 2011-03-24 | 2012-10-22 | Fujitsu Ltd | 化合物半導体装置及びその製造方法 |
KR20140014008A (ko) * | 2012-07-27 | 2014-02-05 | 에이에스엠 아이피 홀딩 비.브이. | 반도체 표면의 기상 황 패시베이션을 위한 시스템 및 방법 |
KR102075805B1 (ko) | 2012-07-27 | 2020-02-10 | 에이에스엠 아이피 홀딩 비.브이. | 반도체 표면의 기상 황 패시베이션을 위한 시스템 및 방법 |
KR102595941B1 (ko) * | 2022-09-20 | 2023-10-27 | 성균관대학교산학협력단 | 플라즈마 식각 방법 및 플라즈마 식각 장치 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7244973B2 (en) | Field-effect semiconductor device and method for making the same | |
US6271547B1 (en) | Double recessed transistor with resistive layer | |
US4889831A (en) | Method of forming a high temperature stable ohmic contact to a III-V substrate | |
US6797994B1 (en) | Double recessed transistor | |
US6627473B1 (en) | Compound semiconductor device with delta doped layer under etching stopper layer for decreasing resistance between active layer and ohmic electrode and process of fabrication thereof | |
US9123645B2 (en) | Methods of making semiconductor devices with low leakage Schottky contacts | |
US20010019131A1 (en) | Field effect transistor and manufacturing method thereof | |
JP3951743B2 (ja) | 半導体装置およびその製造方法 | |
US20030222276A1 (en) | Semiconductor device and method for fabricating the same | |
US6294446B1 (en) | Methods of manufacturing a high electron mobility transistor with a T-shaped gate electrode | |
JP2010503994A (ja) | 電界効果ヘテロ構造トランジスタ | |
JP2006093617A (ja) | 半導体抵抗素子およびその製造方法 | |
US5686740A (en) | Field effect transistor with recessed gate | |
JP2004273501A (ja) | 半導体装置およびその製造方法 | |
US6455361B1 (en) | Semiconductor device and manufacturing method of the same | |
JP4050128B2 (ja) | ヘテロ接合電界効果型トランジスタ及びその製造方法 | |
US5982023A (en) | Semiconductor device and field effect transistor | |
EP0833379A2 (en) | Semiconductor device and manufacturing method thereof | |
US6410946B1 (en) | Semiconductor device with source and drain electrodes in ohmic contact with a semiconductor layer | |
JPH09172163A (ja) | 半導体装置の製造方法 | |
JP2003045898A (ja) | 半導体装置およびその製造方法 | |
JPH10125698A (ja) | 半導体装置およびその製造方法 | |
JP3710613B2 (ja) | 半導体装置 | |
JPH06196504A (ja) | 半導体装置およびその製造方法 | |
JPH02273942A (ja) | 高電子移動度トランジスタおよびその製造方法 |