JP2010503994A - 電界効果ヘテロ構造トランジスタ - Google Patents
電界効果ヘテロ構造トランジスタ Download PDFInfo
- Publication number
- JP2010503994A JP2010503994A JP2009528356A JP2009528356A JP2010503994A JP 2010503994 A JP2010503994 A JP 2010503994A JP 2009528356 A JP2009528356 A JP 2009528356A JP 2009528356 A JP2009528356 A JP 2009528356A JP 2010503994 A JP2010503994 A JP 2010503994A
- Authority
- JP
- Japan
- Prior art keywords
- source
- layer
- semiconductor
- drain electrodes
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 10
- 239000004065 semiconductor Substances 0.000 claims abstract description 93
- 229910052751 metal Inorganic materials 0.000 claims description 27
- 238000000034 method Methods 0.000 claims description 27
- 239000002184 metal Substances 0.000 claims description 24
- 238000000151 deposition Methods 0.000 claims description 14
- 239000004020 conductor Substances 0.000 claims description 8
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims 2
- 229910052785 arsenic Inorganic materials 0.000 claims 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims 2
- 229910052733 gallium Inorganic materials 0.000 claims 2
- 239000007772 electrode material Substances 0.000 claims 1
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 55
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 54
- 229910045601 alloy Inorganic materials 0.000 description 13
- 239000000956 alloy Substances 0.000 description 13
- 239000000758 substrate Substances 0.000 description 11
- 239000013078 crystal Substances 0.000 description 9
- 239000010931 gold Substances 0.000 description 9
- 230000008021 deposition Effects 0.000 description 7
- 239000000203 mixture Substances 0.000 description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 5
- 239000010936 titanium Substances 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 238000000137 annealing Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000002800 charge carrier Substances 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- 230000005355 Hall effect Effects 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 238000004377 microelectronic Methods 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 229910000967 As alloy Inorganic materials 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- FTWRSWRBSVXQPI-UHFFFAOYSA-N alumanylidynearsane;gallanylidynearsane Chemical compound [As]#[Al].[As]#[Ga] FTWRSWRBSVXQPI-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 229910052790 beryllium Inorganic materials 0.000 description 1
- ATBAMAFKBVZNFJ-UHFFFAOYSA-N beryllium atom Chemical compound [Be] ATBAMAFKBVZNFJ-UHFFFAOYSA-N 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000004047 hole gas Substances 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66431—Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
Abstract
装置は、電界効果トランジスタFETを含む。FETは、第1の半導体の領域と、第1の半導体の領域上に位置する第2の半導体の層とを含む。層および領域は、半導体ヘテロ構造を形成する。FETはまた、領域および層の1つの上に位置するソースおよびドレイン電極と、半導体ヘテロ構造のチャネル部の導電率を制御するように配置されたゲート電極とを含む。チャネル部は、ソース電極とドレイン電極の間に位置する。ゲート電極は、チャネル部、ならびにソースおよびドレイン電極の一部分の垂直上方に位置する。
Description
本発明は、ヘテロ接合電界効果トランジスタ、ならびにヘテロ接合電界効果トランジスタの製造および動作方法に関する。
電界効果トランジスタFETは、Al
x
Ga
(1−x)
As/GaAsヘテロ構造、ゲート電極、ならびに金属ソースおよびドレイン電極を有し得る。ソース電極とドレイン電極の間には、Al
x
Ga
(1−x)
As層が、ゲート電極をソースおよびドレイン電極より上に支持するメサ状構造を形成する。メサ状構造は、ゲート電極を、ソースおよびドレイン電極と、ヘテロ構造界面とから、電気的に分離する。金属ソースおよびドレイン電極の縁部は、良好な性能を可能にするためにゲート電極の縁部と位置合わせされる。
いくつかの電界効果トランジスタFETでは、金属ソースおよびドレイン電極の縁部は、良好な性能を可能にするために金属ゲート電極の縁部と位置合わせされる。残念ながら、このような位置合わせは、金属ソースまたはドレイン電極と金属ゲート電極の間の短絡を生じないで製造することが難しくなり得る。様々な実施形態は、ゲート電極の縁部がソースおよびドレイン電極の縁部と位置合わせされない半導体ヘテロ構造に基づくFETを実現する。
一実施形態は、FETを含む装置を特徴とする。FETは、第1の半導体の領域と、第1の半導体の領域上に位置する第2の半導体の層を含む。層と領域は、半導体ヘテロ構造を形成する。FETはまた、これらの領域および層の1つの上に位置するソースおよびドレイン電極と、半導体ヘテロ構造のチャネル部の導電率を制御するように配置されたゲート電極を含む。チャネル部は、ソース電極とドレイン電極の間に位置する。ゲート電極は、チャネル部と、ソースおよびドレイン電極の一部分の垂直上方に位置する。
一部の実施形態では、ヘテロ接合は、GaAs/AlxGa(1−x)Asヘテロ構造内にあり、ただし0<x<1である。
一部の実施形態では、FETはさらに、チャネル部とゲート電極の間、ならびにゲート電極とソースおよびドレイン電極の一部分の間に位置する誘電体層を含む。
他の実施形態は、方法を特徴とする。方法は、半導体ヘテロ構造を提供するステップと、半導体ヘテロ構造上にソースおよびドレイン電極を形成するステップを含む。方法は、ソースおよびドレイン電極の一部の上、ならびにソース電極とドレイン電極の間に位置する半導体ヘテロ構造の一部の上に、誘電体層を堆積するステップを含む。方法は、ソース電極とドレイン電極の間の半導体ヘテロ構造の一部の垂直上方、およびソースおよびドレイン電極の一部の垂直上方に、ゲート電極を形成するステップを含む。
一部の実施形態では、ヘテロ構造は、GaAs/AlxGa(1−x)Asヘテロ構造であり、ただし0<x<1である。
図中および文中で、同じ参照番号は、同様な機能を有する要素を示す。
図中で、一部のフィーチャの相対寸法は、その1つまたは複数の構造をより明瞭に示すために誇張される場合がある。
以下では、様々な実施形態について、図、および発明を実施するための形態の項によってより完全に説明する。しかしながら本発明は、様々な形態で実施することができ、図、および発明を実施するための形態の項で説明する実施形態に限定されない。
ここでは、半導体ヘテロ構造とは、第1の半導体の層が第2の半導体の領域上に位置し、第1および第2の半導体は結晶質であり、異なる合金から形成される構造を指す。層と領域の間の界面に近い半導体ヘテロ接合の部分は、半導体ヘテロ接合と呼ぶ。第1の半導体の層は、たとえば第2の半導体の領域上にエピタキシャル成長させることができる。
図2は、荷電キャリア、すなわち電子または正孔の2次元ガス(2DGCC)を半導体ヘテロ接合にてトラップするように構成された、電界効果トランジスタFET30を示す。FET30は、第1の結晶半導体の領域32、第2の結晶半導体の層34、ソース電極36、ドレイン電極38、誘電体層40、およびゲート電極42を含む。第2の結晶半導体の層34は、第1の結晶半導体の領域32の平坦な表面上に位置する。第1および第2の結晶半導体は異なる合金組成を有し、その結果それらの界面44は半導体ヘテロ接合となる。ソースおよびドレイン電極36、38は、第2の半導体34の層上に位置する。誘電体層40は、ソース電極36とドレイン電極38の間にある第2の半導体の層34の一部の垂直上方にあり、かつソースおよびドレイン電極36、38自体の一部の上方を覆う。ゲート電極42は、誘電体層40上に位置し、ソースおよびドレイン電極36、38の両方の一部と、ソース電極36とドレイン電極38の間にある第2の半導体の層34の一部の垂直上方を覆う。その理由で、ゲート電極42の縁部は、ソースおよびドレイン電極36、38の縁部と位置合わせされない。下にある誘電体層40は、ゲート電極42を、第2の半導体34の層と、ソースおよびドレイン電極36、38の両方とから、電気的に絶縁する。
様々な実施形態において、ソースおよびドレイン電極36、38は、半導体ヘテロ接合と導電性接触を有する。たとえば、ソースおよびドレイン電極36、38の導電性材料は、下にある第2の半導体の層34内へ垂直に拡散されて半導体ヘテロ接合と高度な導電性の接続を形成する。その理由で、ソースおよびドレイン電極36、38の底部境界は粗いものとなり得る。
FET30は、第2の半導体の層34と第1の半導体の領域32の間の界面44にて、2DGCCがトラップされるように構成される。具体的には、第1および第2の半導体の合金組成は、ゲート電極42に電圧を印加してこのようなトラップを引き起こすのを可能にするように選択される。トラップされた2DGCCの存在により、界面44の周囲の半導体ヘテロ接合は、半導体ヘテロ構造の能動チャネル部として機能する。能動チャネル部は、ソース電極36とドレイン電極38の間で電流を伝えることができる。
図2A〜2Dは、能動チャネル部がAlxGa(1−x)As/GaAsヘテロ接合であり、ただし0<x<1である、FET30の特定の実施形態を示す。
図2Aは、その能動チャネル部が電子を介する伝導をもたらすことができる、FET30Aを示す。FET30Aは、結晶ガリウム砒素(GaAs)層32、結晶アルミニウムガリウム砒素(AlxGa(1−x)As)層34、ソース電極36、ドレイン電極38、誘電体層40、およびゲート電極42を含む。
GaAs層32は、原子的に平坦な上面44を有し、通常はドープされない。GaAs層32は、機械的支持基板として機能することができ、またはたとえばGaAs基板の[100]方向などの別の支持基板46の表面上に載せてもよい。
結晶AlxGa(1−x)As層34は、結晶GaAs層32上に位置し、結晶GaAs層32との間に滑らかなAlxGa(1−x)As/GaAs界面44を形成する。結晶AlxGa(1−x)As層34は、様々な半導体組成をもつことができ、通常はドープされない。化合物半導体合金を定義するパラメータ「x」は、[0.05,0.5]の範囲とすることができ、[0.1,0.25]の範囲でもよい。例示の結晶AlxGa(1−x)As層34は、厚さが約100ナノメートル(nm)であり、たとえば約5nmのGaAsなどの薄いGaAs層(図示せず)によってキャッピングしてもよく、しなくてもよい。
ソースおよびドレイン電極36、38は、結晶AlxGa(1−x)As層34の表面上に位置する。ソースおよびドレイン電極36、38は、たとえば金属層または多重金属層から形成することができる。1つの例示の導電性多重金属層は、下から上へ、約4nmのニッケル(Ni)、約100nmのゲルマニウム(Ge)、約200nmの金(Au)、および約80nmのNiからなる層構造を有する。ソースおよびドレイン電極36、38の下側境界は滑らかでもよく、滑らかでなくてもよい。ソースおよびドレイン電極36、38の金属/材料は、たとえば図2の黒い点Dによって概略的に示されるように、通常、AlxGa(1−x)As層34内へ垂直に拡散される。ソースおよびドレイン電極36、38の金属または導電性材料のかなりの量は、少なくともAlxGa(1−x)As/GaAs界面44まで拡散され、かつAlxGa(1−x)As/GaAs界面よりいくらか深くまで拡散され得る。この、かなりの量の拡散された金属または導電性材料は、ソース電極36およびドレイン電極38と、AlxGa(1−x)As/GaAs界面44との間に高度な導電性の接続を生成する。
誘電体層40は、AlxGa(1−x)As層34の一部、たとえばソース電極36とドレイン電極38の間の部分の垂直上方にあり、かつソースおよびドレイン電極36、38の一部分の垂直上方を覆う。誘電体層40は、無機誘電体または有機誘電体から形成することができ、選択される誘電体は、マイクロエレクトロニクス業界でのFETの製造に通常用いられるものである。例示の誘電体層40は、たとえば、厚さが約120nmのアモルファスSi3N4またはSiO2層である。もう1つの例示の誘電体層40は、ポリイミドなどの有機誘電体の層である。誘電体層40はまた、一続きの誘電体層を含んでもよい。
ゲート電極42は、誘電体層40上に位置し、ソースおよびドレイン電極36、38の両方の一部分と、ソース電極36とドレイン電極38の間にあるAlxGa(1−x)As層34一部の垂直上方を覆う。したがってゲート電極42の縁部は、ソースおよびドレイン電極36、38の縁部と位置合わせされない。下にある誘電体層40は、ゲート電極42を、AlxGa(1−x)As層34と、ソースおよびドレイン電極36、38とから、電気的に絶縁する。例示のゲート電極42は、マイクロエレクトロニクス製造で通常用いられる導電体から形成することができる。たとえばゲート電極は、厚さが約30nm以上のアルミニウム層でよい。
FET30Aは、GaAs層32とAlxGa(1−x)As層34の間の界面44またはその周囲にて、2DEGのトラップを可能にするように構成される。確かに、ソース電極36とドレイン電極38の間にある半導体ヘテロ接合は、FET30Aに対して能動チャネルとして機能する。界面44の周囲において、トラップされる2DEG内の電子の密度は、ゲート電極42に印加される電圧によって決まる。2DEGは、FET30A内で非常に高い移動度をもつことができる。
FET30A内では、たとえば量子ホール効果を観察することによって、トラップされた2DEGの存在を観察することができる。確かに、通常の測定によって、分数量子ホール効果のいくつかの状態の存在を示すことができる。
FET30Aの一部の実施形態では、トラップされた2DEG内の電子密度は、0.5×1011/cm2から2.2×1011/cm2の範囲となることができ、トラップされた電子の移動度は、10×106cm2/V−secより大きくなり得る。
図2Bは、図2のFET30のもう1つの特定の実施形態30Bを示す。FET30Bでは、半導体ヘテロ接合は、やはりAlxGa(1−x)As/GaAs界面44の周囲に形成され、ただし0<x<1である。FET30Bは、すなわち2次元正孔ガス(2DHG)を生成することによって、半導体ヘテロ接合の能動チャネル部内での正孔伝導を容易にするように設計される。FET30Bは、結晶基板46、結晶GaAs層32、結晶AlxGa(1−x)As層34、ソース電極36、ドレイン電極38、誘電体層40、およびゲート電極42を含む。
FET30Bでは、結晶基板46は、たとえば滑らかな[100]方向の上面を有する結晶GaAs基板とすることができる。
FET30Bでは、結晶GaAs層32は、結晶基板46の上面上にエピタキシャル成長された約200nmのGaAsとすることができる。
FET30Bでは、結晶AlxGa(1−x)As層34は、エピタキシャル成長されたAlxGa(1−x)As層とすることができ、合金パラメータは、たとえば、x≒0.24を満足するものでよい。AlxGa(1−x)As合金層の厚さは、約200nmとすることができる。AlxGa(1−x)As層34は、たとえば約5nmのGaAs(図示せず)のエピタキシャル成長させた薄いキャップ層によって覆ってもよく、覆わなくてもよい。
FET30Bでは、ソースおよびドレイン電極36、38の金属は、黒い点Dによって概略的に示されるように、AlxGa(1−x)As層34を通ってAlxGa(1−x)As/GaAs界面44まで拡散することができる。このような拡散された金属は、ソースおよびドレイン電極36、38と、半導体ヘテロ接合との間の高度な導電性の電気的接続として機能することができ、またAlxGa(1−x)As/GaAsヘテロ構造に対するp型ドーパントとして働くことができる。ソースおよびドレイン電極36、38の例示の構造は、Auおよびベリリウム(Be)を含む。1つの例示の構造は、厚さが約250nmの底部AuBe層、および厚さが約60nmの上部Au層を形成する。もう1つの例示の構造は、厚さが約80nmの底部AuBe層、厚さが約50nmの中間チタン(Ti)層、および厚さが約200nmの上部Au層を形成する。両方の構造において底部AuBe層は、たとえば合金の約98〜99重量パーセント(重量%)がAuであり、合金の約1〜2重量%がBeである合金組成をもつことができる。
FET30Bでは、誘電体層40は、たとえば窒化シリコンまたは二酸化シリコンとすることができる。たとえば、誘電体層40は、約120nmのアモルファス窒化シリコンから形成することができる。
FET30Bでは、ゲート電極42の縁部は、やはりソースおよびドレイン電極36、38の縁部と位置合わせされない。その代わりに、ゲート電極42は、ソースおよびドレイン電極36、38の一部分の垂直上方を覆い、ソース電極36とドレイン電極38の間にあるAlxGa(1−x)As/GaAsヘテロ構造の一部分の垂直上方を覆う。例示のゲート電極42は、約30nm以上の気相成長されたAlとすることができる。
図2C、2Dは、図2のFET30の別の実施形態30Cを示す。FET30は、図2のFET30に関して述べたような、第1の結晶半導体層32、第2の結晶半導体層34、ソース電極36、ドレイン電極38、誘電体層40、および上にあるゲート電極42、ならびに結晶基板46を含む。要素/フィーチャ32、34、36、38、40、42、44、46は、たとえば図2Aおよび2BのFET30A、30Bに関して述べたような、組成および/または構成を有するものでよい。FET30Cはまた、第2の結晶半導体層34上またはその上方に位置する1対の補助ゲート49を含む。補助ゲート49は、たとえば90nmのTiの層とすることができ、様々な形状をもつことができる。補助ゲート49と第2の結晶半導体層34の間には、非常に薄い誘電体層47を置いてもよく、置かなくてもよい。
一部の実施形態では、FET30Cは、補助電極49と第2の結晶半導体層の間に置かれた薄い誘電体層(図示せず)を含むことができる。たとえば薄い誘電体層は、約50nmの窒化シリコンでよい。このような薄い誘電体層は、補助ゲート49を下にある第2の結晶半導体層34から電気的に絶縁するようになる。
動作時は、補助ゲート49は、関連する2DGCC内の電荷キャリアの能動半導体チャネルを横方向に制限する、またはより一般には空乏化するようにバイアスすることができる。たとえば補助ゲート49は、バイアスしなくてもよく、または上にあるゲート電極42と反対にバイアスすることもできる。後者の場合は、通常、補助ゲート49は、下にある半導体ヘテロ接合の部分からたとえば2DGCCの電荷キャリアを空乏化するようになり、それによってソース電極36とドレイン電極38を接続する能動チャネルの横方向の拡がりすなわち導電率を制限する。
一部の実施形態、図2および2A〜2DのFET30、30A、30B、および30Cでは、半導体ヘテロ構造はメサ構造を有することができる。その場合は、ソースおよびドレイン電極36、38、誘電体層40、およびゲート電極42の一部分は、メサ構造の縁部に重なることができる。したがって、これらの構造の一部分は、半導体ヘテロ構造上に位置し、これらの構造の一部分は、半導体ヘテロ構造から離れて位置することになる。
図3Aは、AlxGa(1−x)As層34内で異なる百分率のAlを有する、図2AのFET30Aの実施形態に対する、2DEG内の電子密度とボルト(V)を単位とするゲート電圧の関係を概略的に示す。白丸のデータは、AlxGa(1−x)As層34の合金パラメータ「x」が約0.1、すなわちほぼAl0.1Ga0.9As層であるFET30Aに対応する。黒四角のデータは、AlxGa(1−x)As層34の合金パラメータ「x」が約0.24、すなわちほぼAl0.24Ga0.76As層であるFET30Aに対応する。図示の値は、このようなFET30Aの実施形態において、平方センチメートル当たり(/cm2)、0.5×1011の電子密度が達成可能であることを示している。図示の値はまた、2DEG内の達成可能な最大電子密度は、AlxGa(1−x)As層34のAlの百分率によって変化することを示している。特に、2DEG内の電子密度は、ある印加ゲート電圧において最大値に達し、それにより、より大きなゲート電圧を印加してもこの密度より大きく増加できないことを示している。
図3Bは、同じ2つのFET30Aの実施形態に対する、平方センチメートル/ボルト−秒(cm2/V−sec)を単位とする電子移動度対ゲート電圧のデータを概略的に示す。白丸および黒四角は、それぞれ、AlxGa(1−x)As層34が約0.1および約0.24の合金パラメータを有するFET30Aに対応する。図示の値は、FET30Aの両方の実施形態は、約4×106cm2/V−sec以上の電子移動度を生じることができることを示している。
再び図2を参照すると、FET30の他の実施形態は、異なる半導体ヘテロ構造をもつことができる。具体的には、様々な実施形態は、AlxGa(1−x)As/GaAsヘテロ構造に基づくFET30に限定されるものではない。その代わりに、FET30の実施形態は、ゲート電極42への適当な電圧の印加に応答して、そのヘテロ接合界面44にてかなりの密度の2DGCCをトラップすることができる任意の半導体ヘテロ構造を含むことを意図するものである。上述の教示に基づいて、当業者なら、過度の実験を行うことなくAlxGa(1−x)As/GaAsヘテロ構造以外の半導体ヘテロ構造を用いて、図2のFET30の実施形態を構成することができる。たとえば、FET30は、シリコン−ゲルマニウム(SixGe(1−x))/Siヘテロ接合を含む半導体ヘテロ構造を有してもよく、ただし0<x<1である。
図4は、たとえばGaAs/AlxGa(1−x)Asヘテロ構造、ただし0<x<1である半導体ヘテロ構造を有するFETを製造する方法50を示す。このFETでは、たとえば図2および2A〜2DのFET30、30A、30B、30Cのように、ゲート電極の縁部はソースおよびドレイン電極の縁部と位置合わせされない。
方法50は、原子的に滑らかな上面を有する、第1の結晶半導体の領域を用意するステップを含む(ステップ52)。第1の材料の領域は、たとえば図2A、2B、および2DのGaAs層32などのGaAs層でよい。用意するステップ52は、たとえば図2Aの基板46などのほぼ格子整合された結晶基板上に、GaAsの従来のエピタキシャル成長を行うステップを含むことができる。エピタキシャル成長により、たとえば結晶GaAs基板の[100]方向の表面上に、たとえば約200nmのGaAsを生成することができる。
方法50は、第1の半導体の領域の上面上に、第2の結晶半導体の層を形成するステップを含み、それによって半導体ヘテロ接合を生成する(ステップ54)。第2の結晶半導体の層は、たとえば図2AのAlxGa(1−x)As層34などの、AlxGa(1−x)As層でよい。形成ステップ54は、たとえばエピタキシャル成長されたGaAs層上に、AlxGa(1−x)Asの通常のエピタキシャル成長を行うものでよい。このようなエピタキシャル成長により、厚さが約100nm以上のAlxGa(1−x)As層を生成することができる。エピタキシャル成長時に、Alモル分率を制御してAlxGa(1−x)As層の合金パラメータ「x」が、[0.05,0.5]の範囲内または[0.1,0.25]の範囲内になるように、たとえば「x」が約0.1または約0.24となるようにすることができる。一部のこのような実施形態では、方法50はまた、AlxGa(1−x)As層上に薄いGaAsキャップ層をエピタキシャル成長させるステップを含むことができる。GaAsキャップ層は通常、AlxGa(1−x)As層が標準状態の雰囲気に曝されるときに、AlxGa(1−x)As層を酸化から保護するのに十分な厚さをもつ。たとえばGaAsキャップ層は、約5nmの厚さを有する。
一部の実施形態では、方法50は、形成ステップ54で生成された半導体ヘテロ構造からメサ構造を生成するように、マスクにより制御されたエッチングを行うステップを含むことができる。AlxGa(1−x)As/GaAsの場合、1つの適当な湿式エッチング液は、体積分率100のH2O、体積分率10のリン酸、体積分率2の30%H2O2の溶液である。約200nmのGaAs上に約100nmのAlxGa(1−x)Asを含む、AlxGa(1−x)As/GaAs出発ヘテロ構造体に対して、湿式エッチングにより約200nmの高さのメサを生成することができる。
次に方法50は、ステップ54で生成された半導体ヘテロ構造上に、たとえばソースおよびドレイン電極36、38などの、ソースおよびドレイン電極を形成するステップを含む(ステップ56)。上述のAlxGa(1−x)As/GaAsヘテロ構造の場合は、ソースおよびドレイン電極は、AlxGa(1−x)As層上に、または必要に応じてGaAsキャップ層上に形成される。形成ステップ56は、たとえば通常のリソグラフィ・プロセスによって生成されるマスクなどの、マスクによる制御下での、1つまたは複数の通常の金属気相成長を行うステップを含むことができる。ソースおよびドレイン電極は、金属層または金属多層膜から形成することができ、様々な厚さおよび横方向寸法をもつことができる。
電子を介する伝導をもたらすAlxGa(1−x)As/GaAsヘテロ構造の場合は、形成ステップ56は、ソースおよびドレイン電極用の金属多層膜を形成する一連の堆積を行うものとすることができる。金属多層膜は、下から上へ、たとえば4nmのNi、200nmのAu、100nmのGe、および80nmのNiを含むことができる。
正孔を介する伝導をもたらすAlxGa(1−x)As/GaAsヘテロ構造の場合も、形成ステップ56は、金属多層膜を形成する一連の堆積を行うものとすることができる。金属多層膜は、下から上へ、たとえば厚さが約250nmのAuBe層、および厚さが約60nmのAu層を含むことができる。底部AuBe層は、約98重量%から約99重量%がAuであり、約1重量%から約2重量%がBeである例示の合金組成をもつことができる。
AlxGa(1−x)As/GaAsメサ構造を形成するステップを含む実施形態では、方法50は、ソースおよびドレイン電極をメサの縁部に重なるように配置することができる。
次いで方法50は、金属および/または導電性材料を、堆積されたソースおよびドレイン電極から下にある半導体ヘテロ構造内へ垂直に拡散するようにアニールを行うステップを含むことができる(ステップ58)。このようなアニールは、ソースおよびドレイン電極の金属または導電性材料のかなりの量を、たとえば上記のAlxGa(1−x)As/GaAsヘテロ構造に基づく実施形態の場合のAlxGa(1−x)As/GaAs界面などの、ヘテロ接合へ拡散させる。図2Bの例示のAlxGa(1−x)As/GaAsヘテロ構造の場合は、1つのアニールは、出発構造体の温度を室温から約180℃へ、たとえば約20秒内に急速に上昇させ、次いで温度を約440℃から約450℃へ上昇させ、構造体を約440℃から約450℃に約10〜15分間維持することを含む。もちろんアニール時間は、AlxGa(1−x)As層の厚さ、およびGaAsキャップ層がある場合はその厚さによって変化することになる。
一部の実施形態では、方法50はまた、たとえば図2C〜2Dの電極49を形成するように、半導体ヘテロ構造上またはその上方に補助ゲート電極を形成するために、マスクにより制御された金属堆積を行うステップを含むことができる。この堆積ステップは、約90nmのTiを堆積するための通常のプロセスを行うものでよい。方法はまた、Ti堆積の前に、半導体ヘテロ構造上に約50nmの絶縁窒化シリコンの層を生成するように、通常の堆積を行うステップを含むこともできる。
方法50は、ソース電極とドレイン電極の間にある半導体ヘテロ構造の一部分の上に誘電体層を堆積するステップと、隣接するソースおよびドレイン電極自体の一部の上に誘電体層を堆積するステップを含む(ステップ60)。誘電体層はたとえば、Si3N4またはSiO2でよく、任意の通常のプロセスによって堆積させることができる。上述のAlxGa(1−x)As/GaAsヘテロ構造の場合は、アモルファスSi3N4の通常のプラズマ化学気相成長PECVDによって、たとえば図2A、2Bおよび2Dの誘電体層40などの、誘電体層を生成することができる。誘電体層の厚さは、例示として約120nm以上とすることができる。
方法50はまた、誘電体層上にゲート電極を形成するステップを含む(ステップ62)。ゲート電極は、ソース電極とドレイン電極の間の領域の上、および隣接するソースおよびドレイン電極自体の一部分の上に形成される。すなわち形成ステップ62は、その縁部が位置合わせされないゲート電極を、ソースおよびドレイン電極の縁部の垂直上方に生成する。ゲート電極を形成する1つの例示のプロセスは、誘電体層上にパターニングされたマスクを形成するステップと、ゲート電極を形成するために金属の蒸着を行うステップと、次いで通常のプロセスによってマスクを除去するステップとを含む。たとえば、堆積はAlを熱的に蒸発させて10秒間約0.5nm/秒の速度でAlを堆積し、約30nm以上のAlの層が堆積されるまで約1.5nm/秒の速度で堆積を続けるものでよい。
一部の実施形態では、方法50はまた、ステップ60の誘電体堆積を行う前に、たとえばインジウムの塊りなどの大きな非固着性の粒子の被覆をソースおよびドレイン電極上に分散させるステップを含む。粒子は、軽度の機械的処理によって粒子を除去し、それによって下にあるソースおよびドレイン電極上の金属コンタクト領域を露出できるように選択される。次いで、露出された金属コンタクト領域は、最終のFETのソースおよびドレイン電極に電気的に接続するために用いることができる。
上記の開示、図、および特許請求の範囲から、当業者には他の実施形態は明らかとなろう。
Claims (10)
- 電界効果トランジスタを具備する装置であって、前記電界効果トランジスタは、
第1の半導体の領域と、
前記第1の半導体の前記領域上に位置する第2の半導体の層であって、前記層および領域は半導体ヘテロ構造を形成する、第2の半導体の層と、
前記領域および前記層の1つの上に位置する、ソースおよびドレイン電極と、
前記半導体ヘテロ構造のチャネル部の導電率を制御するように配置されたゲート電極であって、前記チャネル部は、前記ソース電極と前記ドレイン電極の間に位置し、前記ゲート電極は、前記チャネル部の垂直上方に位置し、かつ前記ソースおよびドレイン電極の一部分の上方に位置する、ゲート電極と
を備える電界効果トランジスタを具備する装置。 - 前記ソースおよびドレイン電極の材料が、前記領域と前記層の1つの隣接する一部分へ拡散される、請求項1に記載の装置。
- 前記ソースおよびドレイン電極が金属を含み、前記金属が前記層と前記領域の1つへ拡散される、請求項2に記載の装置。
- 前記電界効果トランジスタが、前記チャネル部と前記ゲート電極の間、ならびに前記ゲート電極と前記ソースおよびドレイン電極の一部分の間に位置する誘電体層をさらに備える、請求項2に記載の装置。
- 前記第1および第2の半導体が、ガリウムおよび砒素を含む、請求項1に記載の装置。
- 方法であって、
半導体ヘテロ構造を用意するステップと、
前記半導体ヘテロ構造上にソースおよびドレイン電極を形成するステップと、
前記ソースおよびドレイン電極の一部の上、および前記ソース電極と前記ドレイン電極の間にある前記半導体ヘテロ構造の前記一部の上に、誘電体層を堆積するステップと、
ゲート電極を、前記ソース電極と前記ドレイン電極の間の前記半導体ヘテロ構造の前記一部の垂直上方、および前記ソースおよびドレイン電極の前記一部の垂直上方に形成するステップと
を含む方法。 - 導電性材料を、前記ソースおよびドレイン電極から前記半導体ヘテロ構造内へ拡散させるステップをさらに含む、請求項6に記載の方法。
- 前記ソース電極と前記ドレイン電極の間の前記半導体ヘテロ構造の前記一部上、および前記ソースおよびドレイン電極の一部の上に、誘電体層を形成するステップであって、前記ゲート電極は前記誘電体層上に位置する、誘電体層を形成するステップと、
導電性材料を、前記ソースおよびドレイン電極から前記半導体ヘテロ構造内へ拡散させるステップと
をさらに含む、請求項6に記載の方法。 - 前記半導体ヘテロ構造を用意する前記ステップが、第2の半導体の領域の表面上に、第1の半導体の層をエピタキシャル成長させるステップを含む、請求項6に記載の方法。
- 前記第1および第2の半導体が、ガリウムおよび砒素を含む、請求項9に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/526,968 US7781801B2 (en) | 2006-09-25 | 2006-09-25 | Field-effect transistors whose gate electrodes are over semiconductor heterostructures and parts of source and drain electrodes |
PCT/US2007/020477 WO2008039369A2 (en) | 2006-09-25 | 2007-09-21 | Field-effect heterostructure transistors |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010503994A true JP2010503994A (ja) | 2010-02-04 |
Family
ID=39114937
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009528356A Withdrawn JP2010503994A (ja) | 2006-09-25 | 2007-09-21 | 電界効果ヘテロ構造トランジスタ |
Country Status (6)
Country | Link |
---|---|
US (2) | US7781801B2 (ja) |
EP (1) | EP2087522A2 (ja) |
JP (1) | JP2010503994A (ja) |
KR (1) | KR20090055593A (ja) |
CN (1) | CN101517742A (ja) |
WO (1) | WO2008039369A2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012191170A (ja) * | 2011-03-09 | 2012-10-04 | Soytec | Ge・オン・III/V族・オン・インシュレータ構造を形成するための方法 |
JP2018511084A (ja) * | 2015-04-01 | 2018-04-19 | エー・テー・ハー・チューリッヒEth Zuerich | 電気光学変調器 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7960714B2 (en) * | 2008-12-12 | 2011-06-14 | Alcatel-Lucent Usa Inc. | Interfering excitations in FQHE fluids |
US8362461B2 (en) * | 2008-12-12 | 2013-01-29 | Alcatel Lucent | Quantum well device |
FR2965975B1 (fr) * | 2010-10-11 | 2012-12-21 | Commissariat Energie Atomique | Transistor a effet de champ sur ilot de matériau semi-conducteur auto-assemble |
US8987703B2 (en) * | 2011-12-02 | 2015-03-24 | Alcatel Lucent | Quantum well device with lateral electrodes |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55117281A (en) | 1979-03-05 | 1980-09-09 | Nippon Telegr & Teleph Corp <Ntt> | 3[5 group compound semiconductor hetero structure mosfet |
JPS57147284A (en) * | 1981-03-06 | 1982-09-11 | Fujitsu Ltd | Semiconductor device |
JPS60140874A (ja) * | 1983-12-28 | 1985-07-25 | Hitachi Ltd | 半導体装置 |
US5219772A (en) * | 1991-08-15 | 1993-06-15 | At&T Bell Laboratories | Method for making field effect devices with ultra-short gates |
GB2275569B (en) | 1993-02-24 | 1996-08-07 | Toshiba Cambridge Res Center | Semiconductor device and method of making same |
US5818078A (en) * | 1994-08-29 | 1998-10-06 | Fujitsu Limited | Semiconductor device having a regrowth crystal region |
US5895941A (en) * | 1996-07-01 | 1999-04-20 | Mitsubishi Denki Kabushiki Kaisha | Field effect transistor with electrode portions under T-shaped gate structure |
US6344662B1 (en) * | 1997-03-25 | 2002-02-05 | International Business Machines Corporation | Thin-film field-effect transistor with organic-inorganic hybrid semiconductor requiring low operating voltages |
US6495409B1 (en) * | 1999-01-26 | 2002-12-17 | Agere Systems Inc. | MOS transistor having aluminum nitride gate structure and method of manufacturing same |
US6284562B1 (en) | 1999-11-17 | 2001-09-04 | Agere Systems Guardian Corp. | Thin film transistors |
JP4865189B2 (ja) * | 2002-02-21 | 2012-02-01 | 古河電気工業株式会社 | GaN系電界効果トランジスタ |
JP3705431B2 (ja) * | 2002-03-28 | 2005-10-12 | ユーディナデバイス株式会社 | 半導体装置及びその製造方法 |
US6825506B2 (en) * | 2002-11-27 | 2004-11-30 | Intel Corporation | Field effect transistor and method of fabrication |
JP2004356490A (ja) * | 2003-05-30 | 2004-12-16 | Toshiba Corp | 半導体装置 |
US7242041B2 (en) * | 2003-09-22 | 2007-07-10 | Lucent Technologies Inc. | Field-effect transistors with weakly coupled layered inorganic semiconductors |
CN101116187B (zh) * | 2004-12-06 | 2010-05-26 | 株式会社半导体能源研究所 | 有机场效应晶体管及包含其的半导体装置 |
US7671448B2 (en) * | 2005-03-24 | 2010-03-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including two organic semiconductor layers |
US7902820B2 (en) * | 2005-05-03 | 2011-03-08 | Imec | Method and apparatus for detecting spatially varying and time-dependent magnetic fields |
-
2006
- 2006-09-25 US US11/526,968 patent/US7781801B2/en not_active Expired - Fee Related
-
2007
- 2007-09-21 CN CNA2007800355473A patent/CN101517742A/zh active Pending
- 2007-09-21 EP EP07838637A patent/EP2087522A2/en not_active Withdrawn
- 2007-09-21 WO PCT/US2007/020477 patent/WO2008039369A2/en active Application Filing
- 2007-09-21 KR KR1020097005980A patent/KR20090055593A/ko not_active Application Discontinuation
- 2007-09-21 JP JP2009528356A patent/JP2010503994A/ja not_active Withdrawn
-
2010
- 2010-06-11 US US12/813,991 patent/US20100285649A1/en not_active Abandoned
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012191170A (ja) * | 2011-03-09 | 2012-10-04 | Soytec | Ge・オン・III/V族・オン・インシュレータ構造を形成するための方法 |
KR101416736B1 (ko) | 2011-03-09 | 2014-07-09 | 소이텍 | 절연체 상 Ⅲ/Ⅴ 상의 Ge 구조의 형성 방법 |
JP2018511084A (ja) * | 2015-04-01 | 2018-04-19 | エー・テー・ハー・チューリッヒEth Zuerich | 電気光学変調器 |
Also Published As
Publication number | Publication date |
---|---|
US7781801B2 (en) | 2010-08-24 |
US20080073668A1 (en) | 2008-03-27 |
WO2008039369A3 (en) | 2008-05-29 |
EP2087522A2 (en) | 2009-08-12 |
US20100285649A1 (en) | 2010-11-11 |
WO2008039369A2 (en) | 2008-04-03 |
CN101517742A (zh) | 2009-08-26 |
KR20090055593A (ko) | 2009-06-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7244973B2 (en) | Field-effect semiconductor device and method for making the same | |
US8431459B2 (en) | Semiconductor wafer, semiconductor device, and method of manufacturing a semiconductor device | |
JP2008160131A (ja) | 電界効果トランジスタ素子およびその製造方法 | |
JP2007516615A (ja) | 電極規定層を包含する窒化ガリウム材料デバイスおよびその形成方法 | |
JP2005191022A (ja) | 電界効果トランジスタ及びその製造方法 | |
US11233144B2 (en) | Nitride semiconductor device and nitride semiconductor package | |
JP2010171416A (ja) | 半導体装置、半導体装置の製造方法および半導体装置のリーク電流低減方法 | |
JPH09307097A (ja) | 半導体装置 | |
JP2010503994A (ja) | 電界効果ヘテロ構造トランジスタ | |
JP4889203B2 (ja) | 窒化物半導体装置及びその製造方法 | |
US20130341640A1 (en) | Semiconductor device and method for manufacturing same | |
JP3709437B2 (ja) | GaN系ヘテロ接合電界効果トランジスタ及びその特性を制御する方法 | |
US20200135855A1 (en) | Germanium Nitride Layers on Semiconductor Structures, and Methods for Forming the Same | |
US20160181394A1 (en) | III-V MOSFETS With Halo-Doped Bottom Barrier Layer | |
JP5276849B2 (ja) | 窒化物半導体装置の製造方法 | |
KR101172857B1 (ko) | 인헨스먼트 노멀리 오프 질화물 반도체 소자 및 그 제조방법 | |
JP4869563B2 (ja) | 窒化物半導体装置及びその製造方法 | |
US8558242B2 (en) | Vertical GaN-based metal insulator semiconductor FET | |
JP5158470B2 (ja) | 窒化物半導体デバイスの作製方法 | |
JP2012064663A (ja) | 窒化物半導体装置およびその製造方法 | |
CN111989780B (zh) | 半导体装置结构和其制造的方法 | |
JP5087235B2 (ja) | 窒化物半導体装置の製造方法 | |
JP4850410B2 (ja) | 窒化物半導体装置及びその製造方法 | |
CN110676166B (zh) | P-GaN帽层的FinFET增强型器件及制作方法 | |
JP2003197645A (ja) | ヘテロ接合電界効果トランジスタ及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20100910 |