JPS60140874A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS60140874A JPS60140874A JP58246273A JP24627383A JPS60140874A JP S60140874 A JPS60140874 A JP S60140874A JP 58246273 A JP58246273 A JP 58246273A JP 24627383 A JP24627383 A JP 24627383A JP S60140874 A JPS60140874 A JP S60140874A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor device
- carrier
- region
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 25
- 239000012535 impurity Substances 0.000 claims abstract description 28
- 239000000203 mixture Substances 0.000 claims abstract description 22
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims abstract description 19
- 239000000969 carrier Substances 0.000 claims abstract description 13
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims description 15
- 230000004888 barrier function Effects 0.000 claims description 8
- 239000013078 crystal Substances 0.000 claims description 7
- FTWRSWRBSVXQPI-UHFFFAOYSA-N alumanylidynearsane;gallanylidynearsane Chemical compound [As]#[Al].[As]#[Ga] FTWRSWRBSVXQPI-UHFFFAOYSA-N 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 2
- 230000005428 wave function Effects 0.000 claims description 2
- MDPILPRLPQYEEN-UHFFFAOYSA-N aluminium arsenide Chemical compound [As]#[Al] MDPILPRLPQYEEN-UHFFFAOYSA-N 0.000 claims 1
- 238000005468 ion implantation Methods 0.000 abstract description 12
- 230000004913 activation Effects 0.000 abstract description 5
- 150000002500 ions Chemical class 0.000 abstract description 5
- 239000000758 substrate Substances 0.000 abstract description 5
- 229910052751 metal Inorganic materials 0.000 abstract description 4
- 239000002184 metal Substances 0.000 abstract description 4
- 230000015572 biosynthetic process Effects 0.000 abstract description 3
- 238000000034 method Methods 0.000 abstract description 3
- 238000000137 annealing Methods 0.000 abstract description 2
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 abstract 2
- 230000005496 eutectics Effects 0.000 abstract 2
- 238000009413 insulation Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 39
- 230000005669 field effect Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 230000001965 increasing effect Effects 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229910000927 Ge alloy Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 241001655798 Taku Species 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7781—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with inverted single heterostructure, i.e. with active layer formed on top of wide bandgap layer, e.g. IHEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野′１
本発明は半導体−・チル界面に誘起されるキャリアを利
用する半導体装置に関するものである。
用する半導体装置に関するものである。
ガリウム砒素（ＧａＡ＋＋ ）はその電子の移動度がシ
リコンに比しで著しく高く、高速デバイスを作成するに
適した材料である。しかしながら、良質な絶縁層を形成
することが困難であるためにシリコンのようなＭ ＯＳ
（Ｍｅｔａｌ−Ｏｒｉｄｅ−８ｅｍｉｃｏｎｄｎｃｔ
ｏｒ ）型の電解効果トランジスタは実現されていない
。ところが近年、絶縁層のかわりに、ドナー不純物を添
加したアルミニウムガリウム砒素（ＡｔＧａＡｓ）結晶
を用いると、その界面に担体が誘起され電界効果型トラ
ンジスタが作成できることがわかってきた。第１図はこ
のトランジスタの動作領域のバンド構造図である。１３
は電極部、１２は不純物を含有するＡＬＧ ａ Ａ ｓ
層、１１は実質的に不純物を含有しないＧａＡｓ層であ
る。又ＦＥはフェルミレベルを示す。第１図において１
５はこの担体であるが二次元的なポテンシャルの中にと
じ込められている。この担体１５は、ＡｔＧａＡｓ（１
２）中の１゛ナ一不純物準位（１４）から供給され、不
純物を含有しないＧ ａ Ａ ｓ中を走行するため、イ
オン化したドナー不純物とは場所的に分離されＣいる。
リコンに比しで著しく高く、高速デバイスを作成するに
適した材料である。しかしながら、良質な絶縁層を形成
することが困難であるためにシリコンのようなＭ ＯＳ
（Ｍｅｔａｌ−Ｏｒｉｄｅ−８ｅｍｉｃｏｎｄｎｃｔ
ｏｒ ）型の電解効果トランジスタは実現されていない
。ところが近年、絶縁層のかわりに、ドナー不純物を添
加したアルミニウムガリウム砒素（ＡｔＧａＡｓ）結晶
を用いると、その界面に担体が誘起され電界効果型トラ
ンジスタが作成できることがわかってきた。第１図はこ
のトランジスタの動作領域のバンド構造図である。１３
は電極部、１２は不純物を含有するＡＬＧ ａ Ａ ｓ
層、１１は実質的に不純物を含有しないＧａＡｓ層であ
る。又ＦＥはフェルミレベルを示す。第１図において１
５はこの担体であるが二次元的なポテンシャルの中にと
じ込められている。この担体１５は、ＡｔＧａＡｓ（１
２）中の１゛ナ一不純物準位（１４）から供給され、不
純物を含有しないＧ ａ Ａ ｓ中を走行するため、イ
オン化したドナー不純物とは場所的に分離されＣいる。
その結県、不純物ポテンシャルによる散乱が著しく減少
し、高移動度が実現できる。しかしながら、この高移動
度の電子を用いてトランジスタを作成する場合、ＡｔＧ
ａＡｓ中に多量のドナーが添加されているために、ゲー
ト電圧が界面領域に有効にかからず、相互コンダクタン
スを下げる結果になってしまう。これを防ぐためには、
ＭＯ８構造のように不純物を添加しないＡｔＧａＡｓを
用いることが望ましい。しかしながら、ショットキー型
のゲートの場合には、ソースおよびドレイン電極と、チ
ャンネルとの間にはＭＯ８構造の場合とは異なり、間隙
ができている。その結果、ＡｔＧａＡｓあるいはＧａＡ
ｓ中にドナー不純物を添加しない場合には担体がこの間
隙部に誘起されず、従ってチャンネルとソース・ドレイ
ン電極とを接続することがでとず、トランジスタとして
動作しえない。
し、高移動度が実現できる。しかしながら、この高移動
度の電子を用いてトランジスタを作成する場合、ＡｔＧ
ａＡｓ中に多量のドナーが添加されているために、ゲー
ト電圧が界面領域に有効にかからず、相互コンダクタン
スを下げる結果になってしまう。これを防ぐためには、
ＭＯ８構造のように不純物を添加しないＡｔＧａＡｓを
用いることが望ましい。しかしながら、ショットキー型
のゲートの場合には、ソースおよびドレイン電極と、チ
ャンネルとの間にはＭＯ８構造の場合とは異なり、間隙
ができている。その結果、ＡｔＧａＡｓあるいはＧａＡ
ｓ中にドナー不純物を添加しない場合には担体がこの間
隙部に誘起されず、従ってチャンネルとソース・ドレイ
ン電極とを接続することがでとず、トランジスタとして
動作しえない。
このチャンネルとソース、ドレイン電極間の間隙領域の
、禁制帯巾の広いゲート電極側半導体、上記の例ではＡ
ｔＧａＡｓ中にドナー不純物を導入し、ゲート電極直下
のチャンネル部には不純物を導入しないことを特徴とす
る電界効果トランジスタが提案されている。かかる構造
によって、（１）チャンネル近傍のＡｔＧａＡｓ中に散
乱中心になる不純物がないために、移動度が増大する、
（２）ＡｔＧａＡｓ層をＭＯＳにおける絶縁層と同等の
働きを持たせることができるので、ゲート電圧を有効に
チャンネル部に印加でき、相互コンダクタンスを増大で
きること、（３）間隙部にはドナー不純物から担体が供
給されるので、チャンネル部とソース、ドレイン電極が
接続でき、トランジスタとして作動する等の特徴を有し
ている。
、禁制帯巾の広いゲート電極側半導体、上記の例ではＡ
ｔＧａＡｓ中にドナー不純物を導入し、ゲート電極直下
のチャンネル部には不純物を導入しないことを特徴とす
る電界効果トランジスタが提案されている。かかる構造
によって、（１）チャンネル近傍のＡｔＧａＡｓ中に散
乱中心になる不純物がないために、移動度が増大する、
（２）ＡｔＧａＡｓ層をＭＯＳにおける絶縁層と同等の
働きを持たせることができるので、ゲート電圧を有効に
チャンネル部に印加でき、相互コンダクタンスを増大で
きること、（３）間隙部にはドナー不純物から担体が供
給されるので、チャンネル部とソース、ドレイン電極が
接続でき、トランジスタとして作動する等の特徴を有し
ている。
しかしながら、このトランジスタの場合、ソース、ドレ
イン電極を形成するのにイオン打込みを用いるのが一般
的であるが、この際ＡｔＧａＡｓのＡｔ組成比が０．２
５以上の場合、導入した不純物が有（５） 効に活性化しないために、電極部の抵抗が大きく、素子
の高速化に悪影響がある欠点を有している。
イン電極を形成するのにイオン打込みを用いるのが一般
的であるが、この際ＡｔＧａＡｓのＡｔ組成比が０．２
５以上の場合、導入した不純物が有（５） 効に活性化しないために、電極部の抵抗が大きく、素子
の高速化に悪影響がある欠点を有している。
本発明は高速動作を行ない得る半導体装置を提供するも
のである。
のである。
本発明の基本的な発想は次の通りである。チャンネルと
ゲート電極との間の領域に、キャリアをとじ込めるに必
要な組成の混晶層と、イオン打込み等の不純物導入を行
う際に不純物の活性化率のよい組成の混晶層を多層に設
ることにより、電極抵抗の低い、従って高速化に有理な
構造を提供するものである。即ち、次の如き構造を有す
る。
ゲート電極との間の領域に、キャリアをとじ込めるに必
要な組成の混晶層と、イオン打込み等の不純物導入を行
う際に不純物の活性化率のよい組成の混晶層を多層に設
ることにより、電極抵抗の低い、従って高速化に有理な
構造を提供するものである。即ち、次の如き構造を有す
る。
キャリアの移送領域を構成するためのへテロ接合を形成
する第１および第２の半導体層と、キャリアの制御手段
と、キャリアの送受手段とを少なくとも有する半導体装
置において、前記キャリアの送受手段の間の半導体層に
は不純物を１０”ｃｒｎ”以下しか含まない領域を有し
且前記キャリアの制御手段と前記キャリアの移送領域を
構成するとと（６） ろのへテロ接合との間に少なくとも一種のへテロ接合構
造を更に有せしめて成るものである。
する第１および第２の半導体層と、キャリアの制御手段
と、キャリアの送受手段とを少なくとも有する半導体装
置において、前記キャリアの送受手段の間の半導体層に
は不純物を１０”ｃｒｎ”以下しか含まない領域を有し
且前記キャリアの制御手段と前記キャリアの移送領域を
構成するとと（６） ろのへテロ接合との間に少なくとも一種のへテロ接合構
造を更に有せしめて成るものである。
本発明の有効性をＧａＡｓおよびＡｔＧａＡｓからなる
化合物半導体の場合について説明する。
化合物半導体の場合について説明する。
先にも述べたように、ＧａＡｇとＡｔＧａＡｓとの界面
に有効にキャリアを発生せしめ、かつ高速性を持たせる
Ｋは、ＡｔＧａＡｓのバンドギャップをある程度大きく
することが必要である。そのため、通常はＡｔの組成比
を０．３程度にとるのが一般的である。またこの層の厚
みは５００Ａ０〜２，０ｏＯＡ０程度にする。しかしな
がら、界面に高速のキャリアを誘起するためには、同組
成のＡｔＧａＡｓ層は１００Ａ’程度で十分であるが、
トランジスタとして動作させるためには上述の厚みがい
る。ところでＧａＡｓないしはＡｔの組成比０２５以下
のＧａＡｔＡｓ結晶では不純物準位、特にＳｔの作るド
ナー準位は１００ｍｅＶ以下の浅いものであり、キャリ
アの供給源として有効である。しかもイオン打込みを行
った場合の不純物の活性化率は組成比０．２５以上の４
＋７）Ｋ比べて２〜１０倍高くなっている。従って、（
７） 電界効果トランジスタのソースおよびドレイン領域をイ
オン打込みで形成する際、Ａｔ組成比０．２５以下の層
があれば活性化率が高く、従って電極抵抗を低減し、素
子の高速化ができるわけである。
に有効にキャリアを発生せしめ、かつ高速性を持たせる
Ｋは、ＡｔＧａＡｓのバンドギャップをある程度大きく
することが必要である。そのため、通常はＡｔの組成比
を０．３程度にとるのが一般的である。またこの層の厚
みは５００Ａ０〜２，０ｏＯＡ０程度にする。しかしな
がら、界面に高速のキャリアを誘起するためには、同組
成のＡｔＧａＡｓ層は１００Ａ’程度で十分であるが、
トランジスタとして動作させるためには上述の厚みがい
る。ところでＧａＡｓないしはＡｔの組成比０２５以下
のＧａＡｔＡｓ結晶では不純物準位、特にＳｔの作るド
ナー準位は１００ｍｅＶ以下の浅いものであり、キャリ
アの供給源として有効である。しかもイオン打込みを行
った場合の不純物の活性化率は組成比０．２５以上の４
＋７）Ｋ比べて２〜１０倍高くなっている。従って、（
７） 電界効果トランジスタのソースおよびドレイン領域をイ
オン打込みで形成する際、Ａｔ組成比０．２５以下の層
があれば活性化率が高く、従って電極抵抗を低減し、素
子の高速化ができるわけである。
このように本発明は少なくともキャリア移送領域を構成
するために設けるバリア層よりも禁制帯幅の小さい半導
体層を少なくとも一層形成するものである。ＧａＡｓ
−ＧａＡｔＡｓ系について説明する。
するために設けるバリア層よりも禁制帯幅の小さい半導
体層を少なくとも一層形成するものである。ＧａＡｓ
−ＧａＡｔＡｓ系について説明する。
本発明はＧａＡｓ０上に、単一のＡｔＧａＡｓ層を成長
させる従来法と異なり、キャリアを誘起しかつ保持する
ためのＡｔ組成比０．２５以上のＡｔＧ ａ Ａ ｓバ
リア層を成長させた後に組成比０．２５以下のＡｔＧａ
Ａ３層を一個以上含む多層膜を形成させた後、イオン打
込み等を行い、トランジスタにするものである。このバ
リア層とゲート電極の間は量子井戸形番層構造、すなわ
ち超格子構造にしてもよく、またＡｔ組成を連続的に変
化せしめて組成比０１２５以下の層を作製してもよい。
させる従来法と異なり、キャリアを誘起しかつ保持する
ためのＡｔ組成比０．２５以上のＡｔＧ ａ Ａ ｓバ
リア層を成長させた後に組成比０．２５以下のＡｔＧａ
Ａ３層を一個以上含む多層膜を形成させた後、イオン打
込み等を行い、トランジスタにするものである。このバ
リア層とゲート電極の間は量子井戸形番層構造、すなわ
ち超格子構造にしてもよく、またＡｔ組成を連続的に変
化せしめて組成比０１２５以下の層を作製してもよい。
本発明の他の特徴は容易にデプレッション型のトランジ
スタが作れることである。すなわち、チ（８） ャネルとゲート電極間にＡｔ組成比が０．２５以下の領
域があるため、この層にイオン打込みをしてやれば容易
に不純物量が制御でき、０．２５以上の膜の場合よりも
少い打込み量で所望の１値電圧を持ったデプレッション
型のトランジスタを作ることができる。従って本発明を
用いれば集積化も容易に実現できる。
スタが作れることである。すなわち、チ（８） ャネルとゲート電極間にＡｔ組成比が０．２５以下の領
域があるため、この層にイオン打込みをしてやれば容易
に不純物量が制御でき、０．２５以上の膜の場合よりも
少い打込み量で所望の１値電圧を持ったデプレッション
型のトランジスタを作ることができる。従って本発明を
用いれば集積化も容易に実現できる。
なお、バリヤ層の厚みは、出来るだけ薄い方が望ましい
が、あまり薄くなるとキャリアをペテロ界面に閉じ込め
ておくのが難しくなる。そのため、膜厚としては、電子
の波動関数がＡｔＧａＡｓ層内にしみ込んでいる程度（
３０Ａ’程度）以上である必要がある。一方、厚くなり
すぎると従来法の素子と変化がなくなるので５０ＯＡ’
以下にする必要がある。
が、あまり薄くなるとキャリアをペテロ界面に閉じ込め
ておくのが難しくなる。そのため、膜厚としては、電子
の波動関数がＡｔＧａＡｓ層内にしみ込んでいる程度（
３０Ａ’程度）以上である必要がある。一方、厚くなり
すぎると従来法の素子と変化がなくなるので５０ＯＡ’
以下にする必要がある。
以上の説明ではＧａＡａ−ＧａＡｔＡｓ系を例として説
明したが、他の化合物半導体系を用いた場合も当然実施
し得ることはいうまでもない。
明したが、他の化合物半導体系を用いた場合も当然実施
し得ることはいうまでもない。
次に本発明の詳細を実施例に従って説明する。
〔実施例１〕
第３図に主要工程図を示す。
（９）
半絶縁性ＧａＡｓ基板（２１）上に、分子線エピタキシ
ー法を用いて、不純物を故意には添加しないＧａＡｓ層
（２２）を約１μｍ１基板温度６００°Ｃで成長したの
ち、ＡｔとＧａとの組成比が約０．３：０．７になるＡ
ｔＧ ａ Ａ ｓ層（２３）を約１０ＯＡ’成長させる
。
ー法を用いて、不純物を故意には添加しないＧａＡｓ層
（２２）を約１μｍ１基板温度６００°Ｃで成長したの
ち、ＡｔとＧａとの組成比が約０．３：０．７になるＡ
ｔＧ ａ Ａ ｓ層（２３）を約１０ＯＡ’成長させる
。
次に組成比が約０．２：０．８であるＡｔＧａＡｓ層（
２４）を５０ＯＡ’成長させたのち、Ａｔセルのシャッ
ターを閉じ、ＧａＡｓ層（２５）を約１０ＯＡ’成長さ
せた（第３図（ａ））。
２４）を５０ＯＡ’成長させたのち、Ａｔセルのシャッ
ターを閉じ、ＧａＡｓ層（２５）を約１０ＯＡ’成長さ
せた（第３図（ａ））。
上記のエピタキシャル層上に、ゲート電極２６となる金
属、例えばＴｉ；Ｗを約２μｍ厚をつけた後、この金属
電極をイオン打込みの際のマスクとして（セルファライ
ン）Ｓｔイオン３１を７０ＫｅＶで２ Ｘ １０”ｃｍ
−”打込む。イオン打込みにより発生した格子欠陥を除
去し、イオンを活性化させるために、８００°Ｃ１３０
分間のアニールを行なった。
属、例えばＴｉ；Ｗを約２μｍ厚をつけた後、この金属
電極をイオン打込みの際のマスクとして（セルファライ
ン）Ｓｔイオン３１を７０ＫｅＶで２ Ｘ １０”ｃｍ
−”打込む。イオン打込みにより発生した格子欠陥を除
去し、イオンを活性化させるために、８００°Ｃ１３０
分間のアニールを行なった。
第３図（ｂ）に２８として示したのがこの不純物領域で
ある。
ある。
なお、上記ドナー不純物としてはＳｔの外にＧｅ。
Ｓｎ％Ｔｅ、Ｓｅ、Ｓ等を用いることが出来る。大略（
１０） ′ １０１３〜１０ ” ｔｙｎ−” の程度をイオン打込
みする不純物濃度はキャリアをどの程度中ぜ゛しめるか
、即ち装置の要求される特性に応じて設定される。イオ
ン打込みのエネルギーは打込み元素に応じて異なるが、
５０〜２００ＫｅＶ程度の範囲を使用する。
１０） ′ １０１３〜１０ ” ｔｙｎ−” の程度をイオン打込
みする不純物濃度はキャリアをどの程度中ぜ゛しめるか
、即ち装置の要求される特性に応じて設定される。イオ
ン打込みのエネルギーは打込み元素に応じて異なるが、
５０〜２００ＫｅＶ程度の範囲を使用する。
次にイオン打込み層とつながって、ソース（３１）およ
びドレイン電極領域（３２）を、通常の合金法にて形成
し、さらに電極金属Ａｔ（２９，３０）を形成して、電
界効果トランジスタを作成した（第３図（Ｃ））。なお
、３３は界面に誘起されたキャリアを示している。
びドレイン電極領域（３２）を、通常の合金法にて形成
し、さらに電極金属Ａｔ（２９，３０）を形成して、電
界効果トランジスタを作成した（第３図（Ｃ））。なお
、３３は界面に誘起されたキャリアを示している。
なお、ソースおよびドレイン領域の形成は、たとえばＡ
ｕ−Ｇｅ合金（２，０ＯＯＡ）−Ｎｉ（１００Ａ）−Ａ
ｕ−Ｇｅ合金（３，０ＯＯＡ）を所定部分に積層し、Ｈ
２中、４０００Ｃ１５分程度加熱することによって形成
される。
ｕ−Ｇｅ合金（２，０ＯＯＡ）−Ｎｉ（１００Ａ）−Ａ
ｕ−Ｇｅ合金（３，０ＯＯＡ）を所定部分に積層し、Ｈ
２中、４０００Ｃ１５分程度加熱することによって形成
される。
このようにして作製した電界効果トランジスタでは、ソ
ースおよびドレイン領域のキャリア濃度は、従来法のＡ
ｔ組成比０３の単一層のみからなっているものに比べて
２倍以上高くなっており、（１１） 電極形成後の電極抵抗は２倍以上低くなっており、本発
明の有効性が実証された。
ースおよびドレイン領域のキャリア濃度は、従来法のＡ
ｔ組成比０３の単一層のみからなっているものに比べて
２倍以上高くなっており、（１１） 電極形成後の電極抵抗は２倍以上低くなっており、本発
明の有効性が実証された。
第４．５図は、本実施例とほぼ同様の要領で作製した他
の素子例であるが、第４図では４４として示した領域Ｋ
ＡｔＧａＡｓとＧａＡｓとを５０八〇ずつの多層（超格
子）構造にした場合であり、第５図はバリヤ層の形成後
Ａｔの比率を連続的に０．１まで減少せしめた場合であ
る。なお、第４図、第５図において、第３図と同一符号
の部位は同一部位を示している。第５図（ｂ）は第５図
（ａ）に対応する領域のＡｔの混晶比の変化を示したも
のである。いずれの場合も上記実施例とほぼ同等の効果
が観測された。
の素子例であるが、第４図では４４として示した領域Ｋ
ＡｔＧａＡｓとＧａＡｓとを５０八〇ずつの多層（超格
子）構造にした場合であり、第５図はバリヤ層の形成後
Ａｔの比率を連続的に０．１まで減少せしめた場合であ
る。なお、第４図、第５図において、第３図と同一符号
の部位は同一部位を示している。第５図（ｂ）は第５図
（ａ）に対応する領域のＡｔの混晶比の変化を示したも
のである。いずれの場合も上記実施例とほぼ同等の効果
が観測された。
なお、本実施例では、分子線エピタキシー法で作製した
膜にはいずれも故意には不純物をドープしなかったが、
不純物を１０１６ｃｒｎ−’までドープしても本質的な
変化はみられず、本発明の効果は十分に維持できること
がわかった。
膜にはいずれも故意には不純物をドープしなかったが、
不純物を１０１６ｃｒｎ−’までドープしても本質的な
変化はみられず、本発明の効果は十分に維持できること
がわかった。
本実施例においてはＧａＡｓ基板上にＧａＡｓ層を成長
しその上にバリヤ層を設けてチャンネルを形（１２） 成する構造を検討したが、作製上はこの順序である必要
は必ずしもなく、第６図に示すように色々な組合せが可
能である。
しその上にバリヤ層を設けてチャンネルを形（１２） 成する構造を検討したが、作製上はこの順序である必要
は必ずしもなく、第６図に示すように色々な組合せが可
能である。
これら第６図（ａ）〜（ｄ） Ｋおける符号はこれまで
の各図におけるそれと同様のもので、これら各部位本発
明により、ソース、ドレイン領域のキャリア濃度は従来
法のものに比較して２〜ＩＯ倍の向上がみられ、電極抵
抗は２〜１０分の１に減少することが認められた。
の各図におけるそれと同様のもので、これら各部位本発
明により、ソース、ドレイン領域のキャリア濃度は従来
法のものに比較して２〜ＩＯ倍の向上がみられ、電極抵
抗は２〜１０分の１に減少することが認められた。
第１図および第２図は従来のへテロ接合型電界効果トラ
ンジスタのエネルギーダイヤグラムである。第３図は本
発明のトランジスタの製造工程を−示す断面図、第４図
、第５図値）、第６図は各々本発明のトランジスタの構
造を示す断面図、第５図（ｂ）はＡｔＡａの混晶比の分
布を示す図である。 ２１−半絶縁性ＧａＡｓ基板、２２−ＧａＡ５ｚピタキ
シャル層、２３− ＡｔＧａＡｓバリヤ層、２４−（１
３） ＡｔＧａＡｓ＃、 ２５− ＧａＡｓ層、２６−ゲート
電極、２７−８＋イオン、２８−イオン打込み領域、２
９．３０−ソース、ドレイン電極、３１．３２−ソース
、ドレイン合金層、３３−チャンネル部、４４−超格子
層、５４−Ａｔ組成連続変化層。 （１４） 拓 １ 図 第 ２ 図 第３図 第４回 第５回 （Ｌ：Ｌ） （ｂ） 第 Δ 図 （ぴ）（ｂ） ＣＣ） （ｄ ） 第１頁の続き ０発 明 者 沢 １） 安 史 国分寺市東恋ケ窪央
研究所内 ０発 明 者 三 島 友 義 国分寺市東恋ケ窪央研
究所内 ０発 明 者 黒 １） 崇 部 国分寺市東恋ケ窪央
研究所内 ０発 明 者 丸 山 瑛 −国分寺市東恋ケ窪央研究
所内 １丁目２８幡地 株式会社日立製作所中１丁目２８幡地
株式会社日立製作所中１丁目２８幡地 株式会社日立
製作所中１丁目２８幡地 株式会社日立製作所中３６８
−
ンジスタのエネルギーダイヤグラムである。第３図は本
発明のトランジスタの製造工程を−示す断面図、第４図
、第５図値）、第６図は各々本発明のトランジスタの構
造を示す断面図、第５図（ｂ）はＡｔＡａの混晶比の分
布を示す図である。 ２１−半絶縁性ＧａＡｓ基板、２２−ＧａＡ５ｚピタキ
シャル層、２３− ＡｔＧａＡｓバリヤ層、２４−（１
３） ＡｔＧａＡｓ＃、 ２５− ＧａＡｓ層、２６−ゲート
電極、２７−８＋イオン、２８−イオン打込み領域、２
９．３０−ソース、ドレイン電極、３１．３２−ソース
、ドレイン合金層、３３−チャンネル部、４４−超格子
層、５４−Ａｔ組成連続変化層。 （１４） 拓 １ 図 第 ２ 図 第３図 第４回 第５回 （Ｌ：Ｌ） （ｂ） 第 Δ 図 （ぴ）（ｂ） ＣＣ） （ｄ ） 第１頁の続き ０発 明 者 沢 １） 安 史 国分寺市東恋ケ窪央
研究所内 ０発 明 者 三 島 友 義 国分寺市東恋ケ窪央研
究所内 ０発 明 者 黒 １） 崇 部 国分寺市東恋ケ窪央
研究所内 ０発 明 者 丸 山 瑛 −国分寺市東恋ケ窪央研究
所内 １丁目２８幡地 株式会社日立製作所中１丁目２８幡地
株式会社日立製作所中１丁目２８幡地 株式会社日立
製作所中１丁目２８幡地 株式会社日立製作所中３６８
−
Claims (1)
- 【特許請求の範囲】 １、キャリア移送領域を構成するためのへテロ接合を形
成する第１および第２の半導体層と、キャリアの制御手
段と、キャリアの送受手段とを少なくとも有する半導体
装置において、前記キャリアの送受手段の間の半導体層
には不純物を１０１“ｃｒｎ”’”以下しか含まない領
域を有し且前記キャリアの制御手段と前記キャリアの移
送領域を構成するところのヘテｐ接合との間に少なくと
も一種のへテロ接合構造を更に有せしめて成ることを特
徴とする半導体装置。 ２、特許請求の範囲第１項記載の半導体装置において、
キャリア移送領域を構成するためのへテロ接合はキャリ
アをこの領域内にとじこめるに十分なエネルギー障壁を
有し、かつ制御手段側の半導体層はキャリアの実効的波
動関数のしみこみよシも厚い膜厚であシ、かつこの半導
体層と制御手段間には当該半導体層よりも不純物の（１
） ドーピング効率のよい半導体ノーあるいはエイルギーギ
ャップの小さな半導体層を一層以上有することを特徴と
する半導体装置。 ３、特許請求の範囲第１項記載の半導体装置において、
ガリウム砒素、アルミニウム砒素およびその混晶の群よ
り成る材料系を用いることを特徴とする半導体装置。 ４、特許請求の範囲第３項記載の半導体装置において、
キャリア移送領域はアルミニウムガリウム砒素とガリウ
ム砒素とのへテロ界面であることを特徴とする半導体装
置。 ５、特許請求の範囲第４項記載の半導体装置において、
アルミニウムガリウム砒素層のＡｔの組成比が０．２５
以上であることを特徴とする半導体装置。 ６、％ｉｆ！ｆ請求の範囲第５項記載の半導体装置にお
いて、当該アルミニウムガリウム砒素層と制御電極間に
Ａｔの組成比が０．２５以下である半導体層を一層以上
含むことを特徴とする半導体装置。 （２）
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58246273A JPS60140874A (ja) | 1983-12-28 | 1983-12-28 | 半導体装置 |
| EP84116162A EP0151309B1 (en) | 1983-12-28 | 1984-12-21 | High electron mobility field-effect transistor |
| DE8484116162T DE3482355D1 (de) | 1983-12-28 | 1984-12-21 | Feldeffecttransistor mit hoher elektronenbeweglichkeit. |
| KR1019840008409A KR850005164A (ko) | 1983-12-28 | 1984-12-27 | 반도체 장치 |
| US06/686,661 US4673959A (en) | 1983-12-28 | 1984-12-27 | Heterojunction FET with doubly-doped channel |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58246273A JPS60140874A (ja) | 1983-12-28 | 1983-12-28 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60140874A true JPS60140874A (ja) | 1985-07-25 |
Family
ID=17146077
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58246273A Pending JPS60140874A (ja) | 1983-12-28 | 1983-12-28 | 半導体装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4673959A (ja) |
| EP (1) | EP0151309B1 (ja) |
| JP (1) | JPS60140874A (ja) |
| KR (1) | KR850005164A (ja) |
| DE (1) | DE3482355D1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6337670A (ja) * | 1986-08-01 | 1988-02-18 | Oki Electric Ind Co Ltd | 半導体素子の製造方法 |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA1279394C (en) * | 1985-07-26 | 1991-01-22 | Naoki Chinone | Multiple quantum well type semiconductor laser |
| JPH0824131B2 (ja) * | 1985-10-07 | 1996-03-06 | 株式会社日立製作所 | 電界効果トランジスタ |
| EP0228624B1 (en) * | 1985-12-19 | 1993-04-21 | Sumitomo Electric Industries, Ltd. | field effect transistor |
| FR2592739B1 (fr) * | 1986-01-06 | 1988-03-18 | Brillouet Francois | Structure semi-conductrice monolithique d'un laser et d'un transistor a effet de champ et son procede de fabrication |
| US4965645A (en) * | 1987-03-20 | 1990-10-23 | International Business Machines Corp. | Saturable charge FET |
| US4998154A (en) * | 1990-01-18 | 1991-03-05 | Northern Telecom Limited | MSM photodetector with superlattice |
| US5055891A (en) * | 1990-05-31 | 1991-10-08 | Hewlett-Packard Company | Heterostructure transistor using real-space electron transfer |
| JP2549206B2 (ja) * | 1990-12-27 | 1996-10-30 | 住友電気工業株式会社 | 電界効果トランジスタ |
| US5323020A (en) * | 1992-12-22 | 1994-06-21 | International Business Machines Corporation | High performance MESFET with multiple quantum wells |
| JP4050128B2 (ja) * | 2002-10-24 | 2008-02-20 | 松下電器産業株式会社 | ヘテロ接合電界効果型トランジスタ及びその製造方法 |
| US7112830B2 (en) * | 2002-11-25 | 2006-09-26 | Apa Enterprises, Inc. | Super lattice modification of overlying transistor |
| JP4474292B2 (ja) | 2005-01-28 | 2010-06-02 | トヨタ自動車株式会社 | 半導体装置 |
| US7781801B2 (en) * | 2006-09-25 | 2010-08-24 | Alcatel-Lucent Usa Inc. | Field-effect transistors whose gate electrodes are over semiconductor heterostructures and parts of source and drain electrodes |
| US9601630B2 (en) * | 2012-09-25 | 2017-03-21 | Stmicroelectronics, Inc. | Transistors incorporating metal quantum dots into doped source and drain regions |
| US9748356B2 (en) | 2012-09-25 | 2017-08-29 | Stmicroelectronics, Inc. | Threshold adjustment for quantum dot array devices with metal source and drain |
| US10002938B2 (en) | 2013-08-20 | 2018-06-19 | Stmicroelectronics, Inc. | Atomic layer deposition of selected molecular clusters |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58147173A (ja) * | 1982-02-26 | 1983-09-01 | Fujitsu Ltd | 半導体装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4194935A (en) * | 1978-04-24 | 1980-03-25 | Bell Telephone Laboratories, Incorporated | Method of making high mobility multilayered heterojunction devices employing modulated doping |
| US4163237A (en) * | 1978-04-24 | 1979-07-31 | Bell Telephone Laboratories, Incorporated | High mobility multilayered heterojunction devices employing modulated doping |
| JPS58143577A (ja) * | 1982-02-22 | 1983-08-26 | Toshiba Corp | 埋め込みゲ−ト電界効果トランジスタの製造方法 |
| AU670437B2 (en) * | 1992-06-05 | 1996-07-18 | Monsanto Company | 4-pyrimidine sulfenamides and their use in rubber |
-
1983
- 1983-12-28 JP JP58246273A patent/JPS60140874A/ja active Pending
-
1984
- 1984-12-21 EP EP84116162A patent/EP0151309B1/en not_active Expired - Lifetime
- 1984-12-21 DE DE8484116162T patent/DE3482355D1/de not_active Expired - Lifetime
- 1984-12-27 KR KR1019840008409A patent/KR850005164A/ko not_active Application Discontinuation
- 1984-12-27 US US06/686,661 patent/US4673959A/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58147173A (ja) * | 1982-02-26 | 1983-09-01 | Fujitsu Ltd | 半導体装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6337670A (ja) * | 1986-08-01 | 1988-02-18 | Oki Electric Ind Co Ltd | 半導体素子の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR850005164A (ko) | 1985-08-21 |
| EP0151309A2 (en) | 1985-08-14 |
| DE3482355D1 (de) | 1990-06-28 |
| US4673959A (en) | 1987-06-16 |
| EP0151309A3 (en) | 1985-09-25 |
| EP0151309B1 (en) | 1990-05-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60140874A (ja) | 半導体装置 | |
| JPS63252478A (ja) | 絶縁ゲ−ト型半導体装置 | |
| JP3021154B2 (ja) | ヘテロ接合電界効果トランジスタおよびその製造方法 | |
| JPH024140B2 (ja) | ||
| EP0130676B1 (en) | Semiconductor device having a hetero junction | |
| US4559547A (en) | Semiconductor device | |
| JPS58130574A (ja) | 半導体装置 | |
| JPS6356710B2 (ja) | ||
| JPS60134481A (ja) | 半導体装置 | |
| JPH07111976B2 (ja) | 半導体装置の製造方法 | |
| JPS59210672A (ja) | 半導体装置 | |
| JPH0371774B2 (ja) | ||
| JPS6251267A (ja) | 半導体装置 | |
| JPS59968A (ja) | 半導体装置 | |
| JPS63219176A (ja) | 電界効果トランジスタの製造方法 | |
| JPS60136380A (ja) | 半導体装置 | |
| JPS60143673A (ja) | 半導体装置 | |
| JPS62283674A (ja) | 電界効果トランジスタ及びその製造方法 | |
| JPS60143672A (ja) | 半導体装置 | |
| JPH01183164A (ja) | 高電子移動度電界効果型トランジスタ | |
| JPS6312394B2 (ja) | ||
| JPS60140875A (ja) | 半導体装置 | |
| JPS596054B2 (ja) | 半導体素子の製造方法 | |
| JPH0467338B2 (ja) | ||
| JPS60134479A (ja) | 半導体装置 |