JPH01183164A - 高電子移動度電界効果型トランジスタ - Google Patents

高電子移動度電界効果型トランジスタ

Info

Publication number
JPH01183164A
JPH01183164A JP772688A JP772688A JPH01183164A JP H01183164 A JPH01183164 A JP H01183164A JP 772688 A JP772688 A JP 772688A JP 772688 A JP772688 A JP 772688A JP H01183164 A JPH01183164 A JP H01183164A
Authority
JP
Japan
Prior art keywords
layer
single crystal
energy barrier
electron supply
channel layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP772688A
Other languages
English (en)
Inventor
Tomonori Ishikawa
石川 知則
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP772688A priority Critical patent/JPH01183164A/ja
Publication of JPH01183164A publication Critical patent/JPH01183164A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/267Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概 要〕 HEMTと称されている高電子移動度電界効果型トラン
ジスタに関し。
低温動作時にドレイン電流の時間的減少が生じないI(
EMTを提供することを目的とし。
畜臣度のガリウム砒素単結晶から成るチャネル層と、該
チャネル層上に形成された亜鉛カルコゲナイド単結晶か
ら成る厚さ数十オングストロームのエネルギーバリヤ層
と、該エネルギーバリヤ層上に形成され、n型の不純物
を含有するアルミニウムガリウム砒素単結晶から成る電
子供給層を備えることにより構成される。
〔産業上の利用分野〕
本発明は高速半導体素子として実用化が進められている
l(EMT(High Electron Mobil
ity Transis−tor:高電子移動度トラン
ジスタ)に関する。
〔従来の技術〕
先に1本出願人によりHEMTと称される半導体素子構
造が提案されている。(特開昭57−007165.昭
和57年1月14付) HEMTは高性能半導体集積回路を構成する高速素子の
一つとして期待されており、特性向上のための種々の改
良が行われている。本発明の前提となるHEMTの原理
的構造を第2図の断面図に示す。
例えば、半絶縁性のガリウム砒素(GaAs)単結晶か
ら成る基板1上に、実質的に不純物を含有しないGaA
s (ノンドープGaAs)単結晶から成るチャネル層
2と、不純物としてシリコン(St)が添加されたn型
アルミニウム・ガリウム砒素(Alx Ga1−xAs
+但しX・0.2〜0.3)単結晶から成る電子供給層
3とが形成されている。電子供給層3の表面には。
へ1等から成るゲート電極4と、ゲート電極4の両側に
金・ゲルマニウム(AuGe)から成るソース電極5お
よびドレイン電極6が形成されている。なお。
ソース電極5およびドレイン電極6とそれぞれの下には
、コンタクト抵抗を低くするために、n型GaAs単結
晶から成るコンタクト層8が設けられている。
ソースおよびドレインを形成する領域には、これらの電
極を構成するAu−Geの一部が、適当な熱処理を施す
ことにより、電子供給層3およびチャネル層2の一部に
達するまで拡散して形成されたアロイ領域7が形成され
る。このようにして、ソース電極5およびドレイン電極
6と、後述するようにして、チャネル層2内に生成され
る2次元電子ガスN9との間のオーミック接続が構成さ
れる。
電子供給N3を構成するAIXG&+−X Asが有す
る電子親和力は、チャネル層2を構成するGaAsが有
する電子親和力より小さいために、電子供給層3に存在
するドナーからチャネル層2に電子が流れ込み、この電
子かへテロ界面近傍のチャネル層2中に蓄積され、2次
元電子ガス層9を形成する。
ゲート電極4の電位を変化させることにより2次元電子
ガス層9の濃度が制御される結果、電界効果トランジス
タとしての機能が得られる。
上記構造のHEMTにおいては、ソース電極5−ドレイ
ン電極6間を流れる電流のキャリアは、高純度のGaA
sから成るチャネル層2中の2次元電子ガスであるため
に、不純物による散乱を受けない。
その結果、 HEMTにおける電流キャリアは通常の電
界効果型トランジスタにおけるそれよりも高い移動度を
示す。この高移動度を利用して、超高速トランジスタの
形成が可能となる。
〔発明が解決しようとする問題点〕
第2図に示す構造のHEMTを9例えば液体窒素温度の
ような低温で動作させた場合、ドレイン電流が時間とと
もに減少する現象が生じる。この現象はコラップスと呼
ばれ、′!l子供給層3を構成しているAIX Gat
−x^SがX≧0.15の組成領域において有するDX
センターに起因するものと考えられている。(A、 K
astalskyet al、、 IEE[!、 [!
D−33(1986)P。
すなわち、 DXセンターはA1. Ga、4 As中
のドナー原子に起因するが、上記へテロ界面近傍におけ
るAtXGa+、4 As中のイオン化したDXセンタ
ーは。
ソース電極5−ドレイン電極6間に印加された電圧によ
って加速された2次元電子ガスかへテロ界面のポテンシ
ャルバリヤを越えて電子供給層3に侵入した場合にこれ
を捕獲し、低温においては再放出しに(いためと説明さ
れている。
AIX Ga1.、XAsにおいて2例えばX 〜0.
15とすれば、Dxセンターが生じないが、このような
組成領域の電子供給層3を設けた場合には、2次元電子
ガスの濃度および移動度が小さくなり、 gm (伝達
コンダクタンス)やに値等の電界効果型トランジスタに
とって重要な特性が充分でなくなる問題がある。
これに対して、電子供給層3への2次元電子ガスのしみ
出を抑制することにより′oxセンターによる捕獲を防
止することが考えられる。この方法には。
■GaAsチャネル層2とn型AIX GaI−x A
s電子供給層3を分離するための、いわゆるスペーサ層
として設けられるノンドープAIX GaI−x As
の厚さを大きくする ■GaAsチャネル層2とn型Alx GaI−x A
s電子供給層3(但しX≦0.3)間のへテロ界面に、
アルミニウム砒素(AIAs)あるいはAlyGa、−
、As (但しy>0.3)から成る薄層をエネルギー
バリヤとして設ける 等がある。
なお、チャネル層と電子供給層との間に電子供給層にお
けるよりも大きなX値を有するノンドープAlx Ga
I−* Asから成る薄層を設けることによってチャネ
ル層と電子供給層を分離する方法については、すでに本
出願人により開示されている。
(特開昭59−000968.昭和59年1月6日付お
よび特願昭60−037431 、昭和60年2月28
日付)しかしながら、上記■の方法では、スペーサ層を
数十Å以上に厚くすると、2次元電子ガス濃度の減少が
顕著となり、高速半導体素子が得られない。一方、■の
方法では、 GaAsチャネル層とAlAsエネルギー
バリヤ層間のΔEc (伝導帯不連続値)は0.25e
V、 また、 GaAsチャネル層とAly GaI−
yへSエネルギーバリヤ層間のΔEcは最大0.35e
ν程度(但しy=0.45)であり、これに対し、第2
図の構造におけるGaAsチャネル層2とAlx Ga
I−x As電子供給層3 (但しx−0,2)間のΔ
Ecは0.15eνであるから、エネルギーバリヤの高
さの増加が充分ではない。
このことは、前記コラップスを示す第3図にも現われて
いる。すなわち、第3図fa)は第2図に示すGaAs
チャネル層2とn型AIX GaI−x As電子供給
層3(但しX=0.2)から成るHE’MTにおけるド
レイン電流(Id)の時間変化を、また、同図(blは
、上記構造のHEMTにおいて、 GaAsチャネル層
2とn型のAlx GaI−x As電子供給層3との
間のへテロ界面に、ノンドープAI、 Ga1−、八S
(但しy=0.4)単結晶から成る厚さ30人のエネル
ギーバリヤ層を設けた場合のドレイン電流(Id)の時
間変化を示す。縦軸はドレイン電流(Id)をその初期
値(tdO)で規格化して示し、横軸は経過時間(秒)
を対数目盛で示しである。また、各図におけるパラメー
タはソース−ドレイン間電圧であり、上からIV、0.
2V、 0.I Vである。
両者を比較すると、上記エネルギーバリヤ層を設けるこ
とにより、コラップスが顕著になり始める時間は10秒
程度までと改善されることが認められるが、実用的な素
子特性としては、依然として不充分である。
本発明は、低温動作時において、実用上の支障となる前
記コラップスが生じないHEMTを提供可能とすること
を目的とする。
〔問題点を解決するための手段〕
上記目的は、高純度のGaAs単結晶から成るチャネル
層と、該GaAsチャネル層上に形成された亜鉛カルコ
ゲナイド単結晶から成る厚さ数十人のエネルギーバリヤ
層と、該エネルギーバリヤ層上に形成され、n型n型A
IX cat−X As単結晶(但し0.2≦X≦0.
3)から成る電子供給層を備えたことを特徴とする5本
発明に係る高電子移動度電界効果型トランジスタによっ
て達成される。
〔作 用〕
高純度GaAsチャネル層とn型AIX GaI−XA
s単結晶(但し0.2≦X≦0.3)電子供給層間のへ
テロ界面に、前記AlXGa+−x As電子供給層に
比して電子親和力が小さく、かつ、禁制帯幅が大きい物
質としてZnTe+ ZnTe x Se+−x I 
およびZnTe、 S、−8から選択される亜鉛カルコ
ゲナイドの単結晶から成る厚さ数十人の薄層を設けるこ
とにより、前記チャネル層と電子供給層との間にΔEc
〜0.6 eVのエネルギーバリヤが導入され、前記電
子供給層への2次元電子ガスのしみ出しがより完全に抑
制され、前記ドレイン電流のコラップス現象が防止され
る。
〔実施例〕
以下本発明の実施例を図面を参照して説明する。
第1図(a)は本発明に係るHEMTの構造を示す要部
断面図であって、第2図におけるのと同じ部分は同一符
号を付しである。
従来と同様に、半絶縁性のGaAs単結晶から成る基板
1上に、高純度のGaAs単結晶から成る厚さ1μm程
度のチャネル層2が形成されている。チャネル層2上に
は5例えばZnTe (電子親和力3.53eV)から
成る1例えば30人の厚さのエネルギーバリヤ層11が
エピタキシャル成長されている。
上記構造、公知のMBE (分子線エピタキシ)法また
はMOCVD (金属有機化学気相堆積)法により形成
される。この場合+ ZnTeの格子定数は6.10人
であり、 GaAsの格子定数5.642人に比べて8
%程度大きく、格子不整合はかなり大きい。
しかしながら、上記エネルギーバリヤとしては。
数十人程度の厚さで充分であり、一方、厚さが大きすぎ
ると2次元電子ガスの濃度が減少するので。
30〜50人の範囲に選ぶ。この程度の厚さは、いわゆ
る歪入り超格子構造となる臨界層厚以下であるために、
上記ZnTeエネルギーバリヤ層11は、 GaAsチ
ャネル層2上に良好な状態でエピタキシャル成長するこ
とができる。
ZnTeエネルギーバリヤ層11上に、上記従来の構造
と同様に、 Siをドープしたn型AIX Ga1−X
As単結晶(但しX〜0.2)から成る1例えば厚さ4
00人の電子供給層3が形成されている。さらに、従来
と同様にして、ゲート電極4.ソース電極5.ドレイン
電極6およびアロイ領域7.コンタクト層8が設けられ
ている。
このようにして+ GaAsチャネル層2とn型AlX
Ga1−XAs電子供給層3との間にZnTeエネルギ
ーバリヤ層11が設けられた本発明のHEMT構造が完
成される。この構造におけるエネルギーバンド図を第1
図(b)に示す。同図において+EFはフェルミレベル
を示す。
第1図(b)に示すように、 ZnTeエネルギーバリ
ヤ層11とGaAsチャネル層2間層形間されるバリヤ
の高さΔEcは約0.6eVである。また、同図から分
かるように1通常のGaAsチャネル層/ AIX G
a1−x As電子供給層(X〜0.2)間のΔEcは
約0.16eVである。
したがって、 ZnTeエネルギーバリヤ層11により
充分な高さのエネルギーバリヤが導入される。また、前
記GaAs/AlAsあるいはGaAs/Al、 Ga
、−、As(但しy >0.45)系におけるエネルギ
ーバリヤの高さは0.2〜0.3eVであり、これらに
比べて、バリヤ効果が著しく向上される。
上記バリヤ効果は、上記本発明の)IEMTにおけるド
レイン電流(Id)の経時変化を示す第3図(C)のグ
ラフに明確に現れている。なお、同図(C1の表示方法
は同図(a)および(b)と同じである。すなわち1本
発明のZnTeエネルギーバリヤ層11を設けた第1図
の構造を有するHEMTのドレイン電流(Id)は、動
作開始後400秒まで一定であり、前記コラップスが生
じない。このことから、 ZnTeエネルギーバリヤ層
11が有効に作用していることが証明されている。
上記実施例におけるZnTeエネルギーバリヤ層11の
代わりに+ ZnTex Se+−xあるいは、 Zn
Tey 5l−y等の単結晶から成る厚さ数十人のエネ
ルギーバリヤ層を用いても同様の効果が得られる。これ
は。
これらの混晶が有する電子親和力は、それぞれの組成比
に比例して、 ZnTeが有する電子親和力3.53e
VとZn5eが有する電子親和力(4,09eV)また
はZnSが有する電子親和力(3,90eV)の間の値
をとると推定されることからもうなずける。
〔発明の効果〕 本発明によれば+ GaAsチャネル層とAIX Ga
+−xAs電子供給層(但し0.2≦X≦0.3)から
成るHEMTの低温動作時におけるドレイン電流の経時
的減少を防止可能とし、 )IEMTを用いた高性能半
導体集積回路の実用化を促進する効果がある。
【図面の簡単な説明】
第1図(a)および第1図(blは、それぞれ5本発明
に係るHEMTの構造を示す要部断面図およびエネルギ
ーバンド図。 第2図は従来のHEMTの構造を示す要部断面図。 第3図Ta)ないし第3図(C1はHEMTにおけるド
レイン電流の経時変化を示すグラフ である。 図において。 1は基板。 2はチャネル層。 3は電子供給層。 4はゲート電極。 5はソース電極。 6はドレイン電極。 7はアロイ領域。 8はコンタクト層。 9は2次元電子ガス層。 11はエネルギーバリヤ層 である。 0yyz/yyI θ戸I/×I!′L

Claims (2)

    【特許請求の範囲】
  1. (1)高純度のガリウム砒素単結晶から成るチャネル層
    と、該チャネル層上に形成された亜鉛カルコゲナイド単
    結晶から成る厚さ数十オングストロームのエネルギーバ
    リヤ層と、該エネルギーバリヤ層上に形成され、n型の
    不純物を含有するアルミニウムガリウム砒素単結晶から
    成る電子供給層と、該電子供給層の表面の一部に設けら
    れた制御電極と、該電子供給層の表面の一部に該制御電
    極を間に置いて互いに対向する領域に設けられ該チャネ
    ル層にオーミック接続された二つの電極を備えたことを
    特徴とする高電子移動度電界効果型トランジスタ。
  2. (2)該亜鉛カルコゲナイドはテルル化亜鉛(ZnTe
    )、テルル化セレン化亜鉛(ZnTe_xSe_1_−
    _x)およびテルル化硫化亜鉛(ZnTe_xS_1_
    −_x)から選択される一種であることを特徴とする特
    許請求の範囲第1項記載の高電子移動度電界効果型トラ
    ンジスタ。
JP772688A 1988-01-18 1988-01-18 高電子移動度電界効果型トランジスタ Pending JPH01183164A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP772688A JPH01183164A (ja) 1988-01-18 1988-01-18 高電子移動度電界効果型トランジスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP772688A JPH01183164A (ja) 1988-01-18 1988-01-18 高電子移動度電界効果型トランジスタ

Publications (1)

Publication Number Publication Date
JPH01183164A true JPH01183164A (ja) 1989-07-20

Family

ID=11673715

Family Applications (1)

Application Number Title Priority Date Filing Date
JP772688A Pending JPH01183164A (ja) 1988-01-18 1988-01-18 高電子移動度電界効果型トランジスタ

Country Status (1)

Country Link
JP (1) JPH01183164A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0832051A (ja) * 1994-07-14 1996-02-02 Nec Corp 半導体装置
KR100744547B1 (ko) * 2005-10-31 2007-08-01 한국전자통신연구원 칼코게나이드계 원소를 포함하는 광전도층을 가지는 포토박막트랜지스터 및 이를 이용한 이미지 센서의 단위 셀
KR100859723B1 (ko) * 2006-10-09 2008-09-23 한국전자통신연구원 칼코게나이드층을 갖는 박막 트랜지스터 및 그 제조방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0832051A (ja) * 1994-07-14 1996-02-02 Nec Corp 半導体装置
KR100744547B1 (ko) * 2005-10-31 2007-08-01 한국전자통신연구원 칼코게나이드계 원소를 포함하는 광전도층을 가지는 포토박막트랜지스터 및 이를 이용한 이미지 센서의 단위 셀
KR100859723B1 (ko) * 2006-10-09 2008-09-23 한국전자통신연구원 칼코게나이드층을 갖는 박막 트랜지스터 및 그 제조방법

Similar Documents

Publication Publication Date Title
US5081511A (en) Heterojunction field effect transistor with monolayers in channel region
JPH07101739B2 (ja) 半導体装置
JPS63252478A (ja) 絶縁ゲ−ト型半導体装置
Mimura High mobility electrons in selectively doped GaAs/n-AlGaAs heterostructures grown by MBE and their application to high-speed devices
US4673959A (en) Heterojunction FET with doubly-doped channel
JPH06104288A (ja) ヘテロ接合電界効果トランジスタおよびその製造方法
JPH024140B2 (ja)
EP0130676B1 (en) Semiconductor device having a hetero junction
US4559547A (en) Semiconductor device
US5840596A (en) Method of manufacturing complementary modulation-doped field effect transistors
JPH0661270A (ja) 半導体装置の製造方法および半導体装置
US4860067A (en) Semiconductor heterostructure adapted for low temperature operation
JPS5953714B2 (ja) 半導体装置
JPH01183164A (ja) 高電子移動度電界効果型トランジスタ
JPH08213594A (ja) 電界効果トランジスタ
EP0250886B1 (en) Semiconductor heterostructure adapted for low temperature operation
JPS62213279A (ja) 半導体装置
JPH04277680A (ja) トンネルトランジスタ及びその製造方法
JPS61230379A (ja) 半導体装置
JP3156252B2 (ja) 電界効果トランジスタ
JPH028450B2 (ja)
JPS60136380A (ja) 半導体装置
JP3493205B2 (ja) 電界効果トランジスタおよびその製造方法
JP2715868B2 (ja) 電界効果トランジスタ
JPH03165576A (ja) 量子細線半導体装置およびその製造方法