JPH06104288A - ヘテロ接合電界効果トランジスタおよびその製造方法 - Google Patents
ヘテロ接合電界効果トランジスタおよびその製造方法Info
- Publication number
- JPH06104288A JPH06104288A JP3352053A JP35205391A JPH06104288A JP H06104288 A JPH06104288 A JP H06104288A JP 3352053 A JP3352053 A JP 3352053A JP 35205391 A JP35205391 A JP 35205391A JP H06104288 A JPH06104288 A JP H06104288A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- channel
- superlattice
- channel region
- channel layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005669 field effect Effects 0.000 title claims description 15
- 238000004519 manufacturing process Methods 0.000 title claims description 3
- 239000000872 buffer Substances 0.000 claims abstract description 69
- 230000004888 barrier function Effects 0.000 claims description 30
- 239000000758 substrate Substances 0.000 claims description 21
- 239000000463 material Substances 0.000 claims description 16
- 238000000034 method Methods 0.000 claims description 7
- 239000012535 impurity Substances 0.000 claims description 3
- 238000005381 potential energy Methods 0.000 claims 1
- 238000013139 quantization Methods 0.000 claims 1
- 239000013078 crystal Substances 0.000 abstract description 4
- 238000002955 isolation Methods 0.000 abstract 1
- 238000007789 sealing Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 78
- 239000002800 charge carrier Substances 0.000 description 29
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 28
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 27
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 9
- 230000005283 ground state Effects 0.000 description 7
- 230000007547 defect Effects 0.000 description 6
- MDPILPRLPQYEEN-UHFFFAOYSA-N aluminium arsenide Chemical compound [As]#[Al] MDPILPRLPQYEEN-UHFFFAOYSA-N 0.000 description 5
- 239000000969 carrier Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000000926 separation method Methods 0.000 description 5
- KXNLCSXBJCPWGL-UHFFFAOYSA-N [Ga].[As].[In] Chemical compound [Ga].[As].[In] KXNLCSXBJCPWGL-UHFFFAOYSA-N 0.000 description 4
- -1 that is Substances 0.000 description 4
- 238000000231 atomic layer deposition Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000001451 molecular beam epitaxy Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 239000007787 solid Substances 0.000 description 3
- 230000007480 spreading Effects 0.000 description 3
- 238000003892 spreading Methods 0.000 description 3
- FTWRSWRBSVXQPI-UHFFFAOYSA-N alumanylidynearsane;gallanylidynearsane Chemical compound [As]#[Al].[As]#[Ga] FTWRSWRBSVXQPI-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 2
- 238000005036 potential barrier Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 239000000370 acceptor Substances 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- AUCDRFABNLOFRE-UHFFFAOYSA-N alumane;indium Chemical compound [AlH3].[In] AUCDRFABNLOFRE-UHFFFAOYSA-N 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005094 computer simulation Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/107—Substrate region of field-effect devices
- H01L29/1075—Substrate region of field-effect devices of field-effect transistors
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/122—Single quantum well structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
- H01L29/151—Compositional structures
- H01L29/152—Compositional structures with quantum effects only in vertical direction, i.e. layered structures with quantum effects solely resulting from vertical potential variation
- H01L29/155—Comprising only semiconductor materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Junction Field-Effect Transistors (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Abstract
(57)【要約】
【目的】 単原子閉込め層を有するＨＦＥＴに関し、導
電率やピンチ・オフ電圧を改善した素子を短い結晶成長
時間で形成する。 【構成】 超格子バッファ１２の最上層にチャネル領域
１３を有するＨＦＥＴで、超格子バッファ１２にはバッ
ファ層と量子井戸内にエネルギー・バンドの広い分離が
発生するような十分薄い量子井戸層とを交互に形成し、
チャネル領域１３は量子井戸とチャネル領域１３とは異
なるバンド・ギャップを有する１〜５層の単分子層によ
り形成する。
電率やピンチ・オフ電圧を改善した素子を短い結晶成長
時間で形成する。 【構成】 超格子バッファ１２の最上層にチャネル領域
１３を有するＨＦＥＴで、超格子バッファ１２にはバッ
ファ層と量子井戸内にエネルギー・バンドの広い分離が
発生するような十分薄い量子井戸層とを交互に形成し、
チャネル領域１３は量子井戸とチャネル領域１３とは異
なるバンド・ギャップを有する１〜５層の単分子層によ
り形成する。
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、一般的には、ヘテロ接
合電界効果トランジスタ、より特定的には、チャネル層
の下に超格子バッファ層を有するヘテロ接合電界効果ト
ランジスタに関するものである。 【０００２】 【従来の技術】電界効果トランジスタはゲート電極によ
りチャネル領域を通過する電流を制御することにより動
作する。電流制御を持続するためにはチャネル領域内に
電荷キャリアを閉込める必要がある。金属−酸化物−半
導体ＦＥＴ（ＭＯＳＦＥＴ）技術では、電流閉込めは絶
縁酸化物領域によりゲート電極をチャネル領域から分離
することによって行なっている。しかし、ヘテロ接合型
ＦＥＴ（ＨＦＥＴ）技術では、絶縁領域は使用せず、キ
ャリア閉込めはゲート電極とチャネル領域の間のヘテロ
接合障壁層により達成する。言い換えれば、チャネルは
障壁層よりも狭いバンドギャップの材料を使用した量子
井戸により形成する。同様のヘテロ障壁は、チャネル領
域を形成した基板やバッファ層に、電荷キャリアが漏れ
るのを防ぐためにチャネル領域下部に使用することもあ
る。ＨＦＥＴ素子に於いては、チャネル領域内に電荷キ
ャリアを閉込める能力は非常に重要であり、ピンチ・オ
フ電圧やゲート漏れ電流などのような素子パラメータに
直接影響する。 【０００３】キャリア閉込めの程度はチャネル領域の基
底状態と隣接層の基底状態のエネルギの差によって決ま
る。一例として、チャネル領域の下に形成したガリウム
砒素（ＧａＡｓ）バッファ層は、チャネルやバッファ層
のドーピングレベルの違いから生ずる緩やかなエネルギ
差、したがって不十分な電荷閉込めを提供する。チャネ
ル領域としてインジウム・ガリウム砒素（ＩｎＧａＡ
ｓ）を使用しても、チャネルの裏側とＧａＡｓバッファ
層の間のエネルギ差はわずか約０．１ｅＶにすぎない。
この低いエネルギ差を補償するためには、チャネル領域
は非常に厚くしなければならない。チャネル領域を厚く
するとチャネル領域での基底状態エネルギが低下し、エ
ピタキシャル成長時間が増加しかつ電荷キャリア濃度や
トランスコンダクタンスが低下するという犠牲の下に閉
込めを改善する。従って更に改善が必要である。 【０００４】チャネル領域の下で用いられる障壁は二つ
の基本的な機能を有する。チャネル領域内にキャリアを
閉込める他に、障壁（ｂａｒｒｉｅｒ）は半絶縁基板と
チャネル領域の間の機械的バッファである。基板は一般
には高い欠陥密度を有し、バッファ層は、少なくとも部
分的に、チャネル領域へ基板の欠陥が広がるのを阻止す
る機能を有する。最近では、超格子構造は厚いＧａＡｓ
バッファ層の一部に置換えるために使用されている。超
格子構造は同等の厚さの単一材料層よりも欠陥の広がり
をよく阻止する。超格子構造は機械的特性は活用されて
きたが、超格子の固体電子特性にはそれ程注意が払われ
ていなかった。超格子層が使用される時でも、厚いＧａ
Ａｓバッファ層が超格子とチャネル層の間に形成されて
いた。今までは固体電子特性は重要ではないと信じられ
ていたので超格子構造はＧａＡｓバッファによってチャ
ネルと分離されていていたのである。 【０００５】チャネル領域に電流を流すためには、電荷
キャリアつまりＰ−チャネル素子の正孔やＮ−チャネル
素子の電子がチャネル領域に供給されなければならな
い。チャネル領域の電荷キャリア濃度を高める程、ＨＦ
ＥＴ素子のトランスコンダクタンスは高くなりチャネル
抵抗は低下する。ＨＦＥＴは通常、障壁層内にキャリア
供給層と呼ばれる高濃度にドープされた薄い層を形成す
ることによって変調ドープされている。従って過剰の電
荷キャリアは、キャリア供給層を通り抜けるかまたは障
壁層の上部を越えて熱電子として量子井戸チャネル領域
に輸送される。電荷キャリアはそこで量子井戸に捕えら
れる。 【０００６】 【発明が解決しようとする課題】しかしながら、基板が
バイアスされると、緩やかなエネルギー勾配がＧａＡｓ
バッファ層の伝導帯に生じる。伝導帯のこの緩やかな勾
配は、チャネル内のエネルギーを持った電荷キャリアが
バッファ層に移動してチャネルから逃れる時にエネルギ
ー状態の連続性を提供する。電荷キャリアが更にエネル
ギーを得ると、蓄積キャリアはバッファ層の出来るだけ
奥深く逃れる。勿論、電荷キャリアがバッファ層内に深
く逃れる程、ゲート電極によって制御する事はできなく
なる。従って、キャリア閉込めを高め、ゲート制御を改
善するためには、伝導帯の緩やかな勾配よりも大きなエ
ネルギーの不連続性を有する事が望ましい。 【０００７】従って、本発明の目的は改善したトランス
コンダクタンスを有するヘテロ接合電界効果トランジス
タを提供することである。 【０００８】本発明の更に他の目的は、比較的薄い超格
子層をチャネル領域の下に直接形成したヘテロ接合電界
効果トランジスタを提供することである。 【０００９】本発明の更に他の目的は、チャネル領域と
下の基板の間に量子化されたエネルギー勾配を有するヘ
テロ接合電界効果トランジスタを提供することである。 【００１０】本発明の更に他の目的は、ピンチ・オフ電
圧を改善したＨＦＥＴ素子を提供することである。 【００１１】本発明の更に他の目的は、短いエピタキシ
ャル成長時間によりＨＦＥＴ構造を提供することであ
る。本発明の更に他の目的は、チャネル領域内での電荷
キャリア閉込めを改善したＨＦＥＴ素子を提供すること
である。 【００１２】 【課題を解決するための手段】上述の課題を解決するた
めに本発明では、厚いバッファ層をなくし、ソースとド
レインと超格子バッファの最上層に形成したチャネルと
を有するヘテロ接合電界効果トランジスタを形成した。
超格子バッファは量子井戸のエネルギー・バンドに広い
分離を生じるような十分に薄い障壁と量子井戸層とを交
互に形成した構造を有する。 【００１３】好ましい実施例に於いて、チャネルは量子
井戸と最低ひとつのマイクロ量子井戸（ｍｉｃｒｏ ｑ
ｕａｎｔｕｍ ｗｅｌｌ）を含む。マイクロ量子井戸は
チャネル領域とは異なるバンドギャップを有する１〜５
層の単分子層（ｍｏｎｏｌａｙｅｒ）からなり、チャネ
ル領域において電子波作用や伝導帯エネルギを変更する
ように作用する。好ましくは、インジウム砒素の単分子
層をＩｎＧａＡｓチャネル領域においてマイクロ量子井
戸として使用し、チャネル領域量子井戸の底付近まで最
初の量子化エネルギー・レベルＥ０を変化させる機能を
有し、それにより、有効的なバンド・オフセット・ポテ
ンシャルを高めることにより電子濃度を高める。 【００１４】 【実施例】図１は本発明のヘテロ接合電界効果トランジ
スタ（ＨＦＥＴ）の概略図である。本発明に従って変更
したチャネル領域と超格子バッファが示されているが、
図１で表した素子構造は実際のＨＦＥＴ素子での多くの
構造や特徴は含んでいない。実際的なかつ製造可能なＨ
ＦＥＴ素子を完成するために、図１に示した構造への変
更や追加する点は半導体技術において良く知られたもの
であり、本発明の範囲内に含まれるものである。 【００１５】本実施例では、ガリウム砒素化合物によっ
て形成したＮチャネルＦＥＴに関して記述しているが、
図１の構造は本発明の方法によりＰチャネルとして形成
することも可能であり、シリコンやゲルマニウムのよう
なガリウム砒素以外の材料でヘテロ接合電界効果トラン
ジスタを形成することもできる。特に、チャネルの下に
形成した超格子バッファは、下記するように厚さやエネ
ルギ制限を設定すれば、半導体技術に於いて知られる多
種にわたる材料から形成する事ができる。本発明を他の
材料に適用する場合に基本的で重要な事は、特定の用途
のために最適化される特定材料の選択やドーピング濃度
ではなく、ＨＦＥＴ素子内部の様々な層や領域の間のバ
ンド・ギャップの関係を維持することである。 【００１６】以下の文中に使われる「マイクロ量子井
戸」という言葉は、１から５の原子層の厚さの層のこと
である。一般には、マイクロ量子井戸は単原子層または
単分子層からなる事が好ましいが、多層単分子層によっ
ても満足な結果は得られる。マイクロ量子井戸層は、も
ちろん本発明の構造で使用される他の層と同様に、有機
金属気相成長法（ＭＯＶＰＥ）、分子線成長法（ＭＢ
Ｅ）、原子層成長法（ＡＬＥ）等のような伝統的なエピ
タキシャル堆積技術により形成することができる。 【００１７】図１のＨＦＥＴ構造は、超格子バッファ１
２を形成した半絶縁基板１１上に形成している。超格子
バッファ１２は通常はアルミニウム砒素（ＡｌＡｓ）層
とガリウム砒素（ＧａＡｓ）が交互になるような材料の
層から構成されている。超格子バッファ１２の詳細は後
述する。ＧａＡｓまたはインジウム・ガリウム砒素（Ｉ
ｎＧａＡｓ）から成るチャネル領域１３はバッファ層１
２の上に形成する。超格子バッファ１２がＧａＡｓ／Ａ
ｌＡｓから成りチャネル領域１３がＧａＡｓから成ると
き、チャネル領域１３は超格子バッファ１２の最上層と
して考える事ができる。この特徴は超格子を単にバッフ
ァ層の一部分として使用した以前の方法に対して本発明
を区別する上で有用である。 【００１８】一実施例では、チャネル領域１３はＩｎ
０．２５Ｇａ０．７５Ａｓから成る。ＧａＡｓは工業的
に幅広く使用されて来たが、ＩｎＧａＡｓチャネル領域
も優れた素子性能を提供する事が知られている。チャネ
ル領域１３はアルミニウム・ガリウム砒素（ＡｌＧａＡ
ｓ）、さらに詳しくはＡｌ０．３Ｇａ０．７Ａｓ、から
なる障壁層１７により覆われている。障壁領域１７は通
常チャネル領域１３に電荷キャリアを供給するためにド
ープされており、時には電荷供給層と呼ばれる。チャネ
ル領域１３はバッファ層１２と障壁層１７の間に量子井
戸を形成し、従って量子井戸１３とも呼ぶこともでき
る。ゲート電極２１は障壁層１７の上面に接触して形成
されるが、障壁領域１７とショットキーバリアを形成す
る。このショットキーバリアはチャネル領域１３からゲ
ート電極２１を電気的に分離するものである。 【００１９】ソース／ドレイン電極１４は、オーミック
接触が簡単に作ることができるＧａＡｓのような材料か
らなる高濃度ドープ領域１５とオーミック接触を形成す
る。障壁領域１７のドープされた部分とゲート電極２１
の両側の領域１５の下にあるチャネル領域１３はソース
／ドレイン電極１４とチャネル領域１３の間にオーミッ
ク接触を形成しているが、これらのドープされた部分
は、図をわかりやすくするため、図１には示していな
い。 【００２０】ゲート電極２１の下に形成したチャネル領
域１３はチャネル内での電荷キャリアの移動度を改善す
るために意図的にドープしていない。不純物は電荷供給
層（図示せず）により供給され、この層は非常に薄く障
壁層１７の形成中に形成したＡｌＧａＡｓの高濃度ドー
プ領域である。電荷供給層はまた過剰な電荷キャリアを
供給するインジウム・ガリウム砒素から形成してもよ
い。電荷供給層はチャネル領域１３に十分近くに形成す
るので、チャネル領域１３内のキャリアとドナーやアク
セプターの分離を維持すると同時に、不純物供給層内の
過剰電荷キャリアはチャネル領域１３に通り抜けること
ができる。チャネル領域１３は障壁領域１７よりも狭い
バンドギャップの材料から形成されているから、電荷キ
ャリアはチャネル領域１３に流れ込み、チャネル領域１
３と障壁領域１７の間に形成されたヘテロ接合障壁によ
り捕えられる。この技術は変調ドーピングとして知ら
れ、チャネル領域１３に実際にドーピングせずに電荷キ
ャリアをチャネル領域１３に供給することができる。 【００２１】好ましい一実施例では、マイクロ量子井戸
１６はチャネル領域１３内に形成され、チャネル領域１
３内の水平な点線で表されている。マイクロ量子井戸１
６は、ＩｎＧａＡｓをチャネル領域１３として使用する
時は、インジウム砒素（ＩｎＡｓ）のようなチャネル領
域１３よりも小さなバンドギャップを有する材料で形成
する。マイクロ量子井戸１６はチャネル領域１３の固体
特性を変更し、それにより素子特性に影響を及ぼす。そ
れについては、同時係属の特許出願番号０７／５７８，
１６７で本発明の発明者たちのいくらかによるもので本
発明と同じ譲受人に譲渡されている米国特許番号Ｘ，Ｘ
ＸＸ，ＸＸＸとして現在発行されている中に詳述されて
おり、ここに参考のため導入する。 【００２２】狭いバンドギャップのマイクロ量子井戸１
６は単独で、あるいは米国特許第Ｘ，ＸＸＸ，ＸＸＸに
述べられた１つ以上の広いバンドギャップのモノレイヤ
と組合せて使用される。 【００２３】超格子バッファ１２は狭いバンドギャップ
の材料の層と広いバンドギャップの材料の層が交互に形
成されている。一例としてＧａＡｓ層とＡｌＡｓ層とを
交互に形成したものがある。これまでのような超格子構
造を有するバッファ層ではなく、本発明では、超格子構
造により全体のバッファ層を置換え厚いＧａＡｓバッフ
ァ層を全てなくしている。チャネル領域１３は超格子バ
ッファ１２の頭部に直接形成しており、実際には超格子
バッファ１２の一部分として考えることもできる。 【００２４】本発明の重要な点は、超格子バッファ１２
を形成する層の厚さを、超格子バッファ１２のそれぞれ
の狭いバンドギャップ層の各々において確実にエネルギ
・レベルが分離するように慎重に設計することである。
狭いバンドギャップ層は大きなバンドギャップ障壁層の
間に挟まれた量子井戸を形成する。狭いバンドギャップ
層は薄く形成するほど、量子井戸内のエネルギー・レベ
ルの分離は進む。特徴となる点は、本発明におけるれぞ
れの狭いバンドギャップ層は、機械的な特性が主な役割
だった以前の超格子構造よりももっと薄いことである。
ＡｌＡｓ／ＧａＡｓを使用したある実験例では、量子井
戸層と広いバンドギャップ層は両方共約２５オングスト
ロームであった。ＡｌＡｓ／ＧａＡｓを用いた他の実験
例では、広いバンドギャップ層が８．５オングストロー
ムの時、量子井戸層は約４２．５オングストロームの厚
さであった。 【００２５】図２はバイアス状態の本発明の一実施例の
伝導帯ダイアグラムである。図１のゲート電極からの距
離は図２において水平軸で表されている。相対的な伝導
帯エネルギーは図２の垂直軸に表されている。本実施例
ではそれぞれの超格子バッファ層が約２０−２５オング
ストローム厚さの１０区間（ｔｅｎ ｐｅｒｉｏｄｓ）
のＡｌＡｓ／ＧａＡｓ超格子バッファ１２から形成され
ている。前述したように、超格子バッファ１２はインジ
ウム燐／インジウム・アルミニウム砒素またはアンチモ
ン・アルミニウムのような他の材料から形成する事もで
きる。重要な点は、超格子バッファ１２を不整合な転移
の発生する臨界厚よりも薄いフィルム厚のコンパチブル
な結晶構造を形成することである。チャネル領域１３は
図１の基板１１から最も離れた超格子層の最上部にＩｎ
ＧａＡｓの層で形成する。マイクロ量子井戸１６はＩｎ
Ａｓで形成するが、チャネル領域１３より狭いバンドギ
ャップのどんな材料でも形成することができる。図１で
示すように、障壁層１７はゲート電極２１を形成した表
面とチャネル領域１３を分離している。 【００２６】伝導帯ダイアグラムと重ねて表した曲線
は、電荷キャリア濃度曲線１８である。図２に示したよ
うに、該構造は超格子バッファ１２の伝導帯をチャネル
領域１３から半絶縁基板（図示せず）に向かって緩やか
に上がる傾斜をもたせる基板ポテンシャルによりバイア
スされたものである。図２はゲート・バイアスを印加し
た時の伝導帯を表している。図２から理解されるよう
に、電荷キャリアはチャネル領域１３に於いてピーク濃
度になり、これは急速に減少する。電荷キャリアは超格
子バッファ１２の量子井戸層中にほとんど漏れない。 【００２７】過去においてＧａＡｓバッファをチャネル
領域の下に形成して使用していた時は、電荷キャリア濃
度曲線のピーク濃度はもう少し低く、同様のゲート・バ
イアス電圧の時でも電荷キャリアはＧａＡｓバッファ中
に拡がっていた。チャネル領域１３からの実質的な電荷
漏れがない事は図２から明白である。 【００２８】電荷閉込めが改善された理由の一つは、超
格子バッファ１２によって供給されるポテンシャル障壁
が連続的ではなく量子化されるからだと思われる。なぜ
ならば超格子バッファ１２内のそれぞれの量子井戸は薄
く、それらの量子井戸内のエネルギー・レベルは幅広く
分離しているからである。それぞれの量子井戸は線１９
ａ−１９ｅで表される基底状態を有している。チャネル
１３から逃れる電荷キャリアは、チャネル１３の基底状
態（図示せず）とチャネル１３に隣接する量子井戸の基
底状態１９ａの間のポテンシャル障壁を克服しなければ
ならない。なぜならば中間的なエネルギー状態は存在し
ないので、禁制エネルギー・ギャップがチャネル領域１
３と隣接する井戸の間に発生する。同様のギャップは超
格子バッファ１２内のそれぞれの隣接井戸間にも発生す
る。 【００２９】電荷キャリアは、隣接井戸への禁制ギャッ
プを飛越える十分なエネルギーを得るまでチャネル領域
１３から逃れる事はできない。同様に、電荷キャリアは
次の禁制ギャップを飛越えるのに必要なエネルギーを得
るまで超格子バッファ１２の奥深くまで進むことはな
い。過去においては、連続的なＧａＡｓバッファは、電
荷キャリアをＧａＡｓバッファのできるだけ奥深くに逃
すような、チャネル１３と基板１１の間に連続的なポテ
ンシャル勾配を生成していた。これまでの構造では超格
子の機械的欠陥阻止特性のみが使用されていたため、超
格子の領域（ｐｅｒｉｏｄｓ）の数を増やすのが望まし
いとされていた。それとは対照的に本発明では機械的欠
陥阻止特性を維持しつつ、また超格子バッファ１２内の
隣接井戸間のエネルギー・ギャップを大きくするために
超格子領域の数を減らす事が望ましい。 【００３０】図２に示した実施例はただ本発明の利益と
長所となる点を達成する１つの手段に過ぎない。一方、
簡略化した構造ではマイクロ量子井戸１６のないＧａＡ
ｓチャネルを使用している。ＧａＡｓチャネルは実際に
は超格子バッファ１２の最終層であり、従ってＨＦＥＴ
に使われていた以前のＧａＡｓチャネル領域よりも、も
っと薄いものである。ＧａＡｓチャネルはＩｎＧａＡｓ
チャネルよりも小さい閉込めを提供する。本発明の超格
子バッファ１２を用いることにより、優れた特性を有す
る素子が薄いＧａＡｓチャネルでも製造できることが発
見された。しかしながら、本実施例でピーク電荷濃度を
低くすれば、ゲート・バイアス状態でいくらかの電荷キ
ャリアは超格子バッファ１２内の最初の２〜４つの量子
井戸に広がることになる。 【００３１】他の実施例では、マイクロ量子井戸１６の
ないＩｎＧａＡｓチャネル１３を使用するもの、または
マイクロ量子井戸１６を有するＧａＡｓチャネルを使用
するものも含まれる。マイクロ量子井戸１６を挿入する
ことにより、供給層や超格子バッファ１２での寄生キャ
リアを減少させ、チャネル領域１３内のキャリア閉込め
を大幅に改善する。さらにマイクロ量子井戸１６はチャ
ネル領域１３内部のキャリア数を実質的に増加させる。
この後者の効果はバッファとして超格子バッファ１２の
みを使用するのに非常に有効である。つまり、機能的な
素子をマイクロ量子井戸１６なしで製造する事も出来る
が、実際の素子の大部分はマイクロ量子井戸１６を有す
るであろう。 【００３２】本発明の優れた点は、本明細書中の実施例
に詳細に示したようなバンドギャップの関係を維持でき
るような多種類の材料により達成できる。例えば、ガリ
ウム・アンチモンは、マイクロ量子井戸１６としてのイ
ンジウム・アンチモンや電荷供給層１７や超格子バッフ
ァ１２内の障壁としてのアルミニウム・アンチモンとの
組合わせでチャネル領域１３として使用する事ができ
る。また、他の例では、ゲルマニウム・シリコン・チャ
ネル領域１３はゲルマニウム・マイクロ量子井戸１６と
共に使用される。実施例においては１０区間の超格子バ
ッファ１２を使用したが、さらに超格子の区間数を減ら
せば、基底状態の分離を広くし素子特性を更に改善す
る。区間数の最低値は超格子の機械的欠陥阻止特性や半
絶縁体基板１１の品質によって制御される。また、成長
堆積技術の技術的な進歩によっては、超格子バッファ１
２内の量子井戸はより薄い方が望ましい。 【００３３】 【発明の効果】以上説明したように、本発明によれば、
チャネル領域の下に超格子バッファを形成することによ
り、ヘテロ接合電界効果トランジスタ素子を改善する。
超格子バッファはチャネル領域内の電荷キャリア閉込め
を改善する。キャリア濃度やキャリア閉込めを改善する
ことによりゲート漏れ電流を減少させ、スピードを改善
し、チャネル抵抗を減少させ、ピンチ・オフ特性をより
直線化する。厚いＧａＡｓバッファ層や厚いチャネル層
を排除することにより、本発明の構造の結晶成長の時間
を大幅に短縮している。本発明の工程は従来のＨＦＥＴ
構造の工程と両立性があり、ＨＦＥＴ素子の形成と同じ
ＭＯＣＶＤ、ＭＢＥ、ＡＬＥ結晶成長技術により形成す
ることができる。本発明のＨＦＥＴ構造は、製造時間と
コストを大幅に減少させると同時に素子特性を改善する
ものである。
合電界効果トランジスタ、より特定的には、チャネル層
の下に超格子バッファ層を有するヘテロ接合電界効果ト
ランジスタに関するものである。 【０００２】 【従来の技術】電界効果トランジスタはゲート電極によ
りチャネル領域を通過する電流を制御することにより動
作する。電流制御を持続するためにはチャネル領域内に
電荷キャリアを閉込める必要がある。金属−酸化物−半
導体ＦＥＴ（ＭＯＳＦＥＴ）技術では、電流閉込めは絶
縁酸化物領域によりゲート電極をチャネル領域から分離
することによって行なっている。しかし、ヘテロ接合型
ＦＥＴ（ＨＦＥＴ）技術では、絶縁領域は使用せず、キ
ャリア閉込めはゲート電極とチャネル領域の間のヘテロ
接合障壁層により達成する。言い換えれば、チャネルは
障壁層よりも狭いバンドギャップの材料を使用した量子
井戸により形成する。同様のヘテロ障壁は、チャネル領
域を形成した基板やバッファ層に、電荷キャリアが漏れ
るのを防ぐためにチャネル領域下部に使用することもあ
る。ＨＦＥＴ素子に於いては、チャネル領域内に電荷キ
ャリアを閉込める能力は非常に重要であり、ピンチ・オ
フ電圧やゲート漏れ電流などのような素子パラメータに
直接影響する。 【０００３】キャリア閉込めの程度はチャネル領域の基
底状態と隣接層の基底状態のエネルギの差によって決ま
る。一例として、チャネル領域の下に形成したガリウム
砒素（ＧａＡｓ）バッファ層は、チャネルやバッファ層
のドーピングレベルの違いから生ずる緩やかなエネルギ
差、したがって不十分な電荷閉込めを提供する。チャネ
ル領域としてインジウム・ガリウム砒素（ＩｎＧａＡ
ｓ）を使用しても、チャネルの裏側とＧａＡｓバッファ
層の間のエネルギ差はわずか約０．１ｅＶにすぎない。
この低いエネルギ差を補償するためには、チャネル領域
は非常に厚くしなければならない。チャネル領域を厚く
するとチャネル領域での基底状態エネルギが低下し、エ
ピタキシャル成長時間が増加しかつ電荷キャリア濃度や
トランスコンダクタンスが低下するという犠牲の下に閉
込めを改善する。従って更に改善が必要である。 【０００４】チャネル領域の下で用いられる障壁は二つ
の基本的な機能を有する。チャネル領域内にキャリアを
閉込める他に、障壁（ｂａｒｒｉｅｒ）は半絶縁基板と
チャネル領域の間の機械的バッファである。基板は一般
には高い欠陥密度を有し、バッファ層は、少なくとも部
分的に、チャネル領域へ基板の欠陥が広がるのを阻止す
る機能を有する。最近では、超格子構造は厚いＧａＡｓ
バッファ層の一部に置換えるために使用されている。超
格子構造は同等の厚さの単一材料層よりも欠陥の広がり
をよく阻止する。超格子構造は機械的特性は活用されて
きたが、超格子の固体電子特性にはそれ程注意が払われ
ていなかった。超格子層が使用される時でも、厚いＧａ
Ａｓバッファ層が超格子とチャネル層の間に形成されて
いた。今までは固体電子特性は重要ではないと信じられ
ていたので超格子構造はＧａＡｓバッファによってチャ
ネルと分離されていていたのである。 【０００５】チャネル領域に電流を流すためには、電荷
キャリアつまりＰ−チャネル素子の正孔やＮ−チャネル
素子の電子がチャネル領域に供給されなければならな
い。チャネル領域の電荷キャリア濃度を高める程、ＨＦ
ＥＴ素子のトランスコンダクタンスは高くなりチャネル
抵抗は低下する。ＨＦＥＴは通常、障壁層内にキャリア
供給層と呼ばれる高濃度にドープされた薄い層を形成す
ることによって変調ドープされている。従って過剰の電
荷キャリアは、キャリア供給層を通り抜けるかまたは障
壁層の上部を越えて熱電子として量子井戸チャネル領域
に輸送される。電荷キャリアはそこで量子井戸に捕えら
れる。 【０００６】 【発明が解決しようとする課題】しかしながら、基板が
バイアスされると、緩やかなエネルギー勾配がＧａＡｓ
バッファ層の伝導帯に生じる。伝導帯のこの緩やかな勾
配は、チャネル内のエネルギーを持った電荷キャリアが
バッファ層に移動してチャネルから逃れる時にエネルギ
ー状態の連続性を提供する。電荷キャリアが更にエネル
ギーを得ると、蓄積キャリアはバッファ層の出来るだけ
奥深く逃れる。勿論、電荷キャリアがバッファ層内に深
く逃れる程、ゲート電極によって制御する事はできなく
なる。従って、キャリア閉込めを高め、ゲート制御を改
善するためには、伝導帯の緩やかな勾配よりも大きなエ
ネルギーの不連続性を有する事が望ましい。 【０００７】従って、本発明の目的は改善したトランス
コンダクタンスを有するヘテロ接合電界効果トランジス
タを提供することである。 【０００８】本発明の更に他の目的は、比較的薄い超格
子層をチャネル領域の下に直接形成したヘテロ接合電界
効果トランジスタを提供することである。 【０００９】本発明の更に他の目的は、チャネル領域と
下の基板の間に量子化されたエネルギー勾配を有するヘ
テロ接合電界効果トランジスタを提供することである。 【００１０】本発明の更に他の目的は、ピンチ・オフ電
圧を改善したＨＦＥＴ素子を提供することである。 【００１１】本発明の更に他の目的は、短いエピタキシ
ャル成長時間によりＨＦＥＴ構造を提供することであ
る。本発明の更に他の目的は、チャネル領域内での電荷
キャリア閉込めを改善したＨＦＥＴ素子を提供すること
である。 【００１２】 【課題を解決するための手段】上述の課題を解決するた
めに本発明では、厚いバッファ層をなくし、ソースとド
レインと超格子バッファの最上層に形成したチャネルと
を有するヘテロ接合電界効果トランジスタを形成した。
超格子バッファは量子井戸のエネルギー・バンドに広い
分離を生じるような十分に薄い障壁と量子井戸層とを交
互に形成した構造を有する。 【００１３】好ましい実施例に於いて、チャネルは量子
井戸と最低ひとつのマイクロ量子井戸（ｍｉｃｒｏ ｑ
ｕａｎｔｕｍ ｗｅｌｌ）を含む。マイクロ量子井戸は
チャネル領域とは異なるバンドギャップを有する１〜５
層の単分子層（ｍｏｎｏｌａｙｅｒ）からなり、チャネ
ル領域において電子波作用や伝導帯エネルギを変更する
ように作用する。好ましくは、インジウム砒素の単分子
層をＩｎＧａＡｓチャネル領域においてマイクロ量子井
戸として使用し、チャネル領域量子井戸の底付近まで最
初の量子化エネルギー・レベルＥ０を変化させる機能を
有し、それにより、有効的なバンド・オフセット・ポテ
ンシャルを高めることにより電子濃度を高める。 【００１４】 【実施例】図１は本発明のヘテロ接合電界効果トランジ
スタ（ＨＦＥＴ）の概略図である。本発明に従って変更
したチャネル領域と超格子バッファが示されているが、
図１で表した素子構造は実際のＨＦＥＴ素子での多くの
構造や特徴は含んでいない。実際的なかつ製造可能なＨ
ＦＥＴ素子を完成するために、図１に示した構造への変
更や追加する点は半導体技術において良く知られたもの
であり、本発明の範囲内に含まれるものである。 【００１５】本実施例では、ガリウム砒素化合物によっ
て形成したＮチャネルＦＥＴに関して記述しているが、
図１の構造は本発明の方法によりＰチャネルとして形成
することも可能であり、シリコンやゲルマニウムのよう
なガリウム砒素以外の材料でヘテロ接合電界効果トラン
ジスタを形成することもできる。特に、チャネルの下に
形成した超格子バッファは、下記するように厚さやエネ
ルギ制限を設定すれば、半導体技術に於いて知られる多
種にわたる材料から形成する事ができる。本発明を他の
材料に適用する場合に基本的で重要な事は、特定の用途
のために最適化される特定材料の選択やドーピング濃度
ではなく、ＨＦＥＴ素子内部の様々な層や領域の間のバ
ンド・ギャップの関係を維持することである。 【００１６】以下の文中に使われる「マイクロ量子井
戸」という言葉は、１から５の原子層の厚さの層のこと
である。一般には、マイクロ量子井戸は単原子層または
単分子層からなる事が好ましいが、多層単分子層によっ
ても満足な結果は得られる。マイクロ量子井戸層は、も
ちろん本発明の構造で使用される他の層と同様に、有機
金属気相成長法（ＭＯＶＰＥ）、分子線成長法（ＭＢ
Ｅ）、原子層成長法（ＡＬＥ）等のような伝統的なエピ
タキシャル堆積技術により形成することができる。 【００１７】図１のＨＦＥＴ構造は、超格子バッファ１
２を形成した半絶縁基板１１上に形成している。超格子
バッファ１２は通常はアルミニウム砒素（ＡｌＡｓ）層
とガリウム砒素（ＧａＡｓ）が交互になるような材料の
層から構成されている。超格子バッファ１２の詳細は後
述する。ＧａＡｓまたはインジウム・ガリウム砒素（Ｉ
ｎＧａＡｓ）から成るチャネル領域１３はバッファ層１
２の上に形成する。超格子バッファ１２がＧａＡｓ／Ａ
ｌＡｓから成りチャネル領域１３がＧａＡｓから成ると
き、チャネル領域１３は超格子バッファ１２の最上層と
して考える事ができる。この特徴は超格子を単にバッフ
ァ層の一部分として使用した以前の方法に対して本発明
を区別する上で有用である。 【００１８】一実施例では、チャネル領域１３はＩｎ
０．２５Ｇａ０．７５Ａｓから成る。ＧａＡｓは工業的
に幅広く使用されて来たが、ＩｎＧａＡｓチャネル領域
も優れた素子性能を提供する事が知られている。チャネ
ル領域１３はアルミニウム・ガリウム砒素（ＡｌＧａＡ
ｓ）、さらに詳しくはＡｌ０．３Ｇａ０．７Ａｓ、から
なる障壁層１７により覆われている。障壁領域１７は通
常チャネル領域１３に電荷キャリアを供給するためにド
ープされており、時には電荷供給層と呼ばれる。チャネ
ル領域１３はバッファ層１２と障壁層１７の間に量子井
戸を形成し、従って量子井戸１３とも呼ぶこともでき
る。ゲート電極２１は障壁層１７の上面に接触して形成
されるが、障壁領域１７とショットキーバリアを形成す
る。このショットキーバリアはチャネル領域１３からゲ
ート電極２１を電気的に分離するものである。 【００１９】ソース／ドレイン電極１４は、オーミック
接触が簡単に作ることができるＧａＡｓのような材料か
らなる高濃度ドープ領域１５とオーミック接触を形成す
る。障壁領域１７のドープされた部分とゲート電極２１
の両側の領域１５の下にあるチャネル領域１３はソース
／ドレイン電極１４とチャネル領域１３の間にオーミッ
ク接触を形成しているが、これらのドープされた部分
は、図をわかりやすくするため、図１には示していな
い。 【００２０】ゲート電極２１の下に形成したチャネル領
域１３はチャネル内での電荷キャリアの移動度を改善す
るために意図的にドープしていない。不純物は電荷供給
層（図示せず）により供給され、この層は非常に薄く障
壁層１７の形成中に形成したＡｌＧａＡｓの高濃度ドー
プ領域である。電荷供給層はまた過剰な電荷キャリアを
供給するインジウム・ガリウム砒素から形成してもよ
い。電荷供給層はチャネル領域１３に十分近くに形成す
るので、チャネル領域１３内のキャリアとドナーやアク
セプターの分離を維持すると同時に、不純物供給層内の
過剰電荷キャリアはチャネル領域１３に通り抜けること
ができる。チャネル領域１３は障壁領域１７よりも狭い
バンドギャップの材料から形成されているから、電荷キ
ャリアはチャネル領域１３に流れ込み、チャネル領域１
３と障壁領域１７の間に形成されたヘテロ接合障壁によ
り捕えられる。この技術は変調ドーピングとして知ら
れ、チャネル領域１３に実際にドーピングせずに電荷キ
ャリアをチャネル領域１３に供給することができる。 【００２１】好ましい一実施例では、マイクロ量子井戸
１６はチャネル領域１３内に形成され、チャネル領域１
３内の水平な点線で表されている。マイクロ量子井戸１
６は、ＩｎＧａＡｓをチャネル領域１３として使用する
時は、インジウム砒素（ＩｎＡｓ）のようなチャネル領
域１３よりも小さなバンドギャップを有する材料で形成
する。マイクロ量子井戸１６はチャネル領域１３の固体
特性を変更し、それにより素子特性に影響を及ぼす。そ
れについては、同時係属の特許出願番号０７／５７８，
１６７で本発明の発明者たちのいくらかによるもので本
発明と同じ譲受人に譲渡されている米国特許番号Ｘ，Ｘ
ＸＸ，ＸＸＸとして現在発行されている中に詳述されて
おり、ここに参考のため導入する。 【００２２】狭いバンドギャップのマイクロ量子井戸１
６は単独で、あるいは米国特許第Ｘ，ＸＸＸ，ＸＸＸに
述べられた１つ以上の広いバンドギャップのモノレイヤ
と組合せて使用される。 【００２３】超格子バッファ１２は狭いバンドギャップ
の材料の層と広いバンドギャップの材料の層が交互に形
成されている。一例としてＧａＡｓ層とＡｌＡｓ層とを
交互に形成したものがある。これまでのような超格子構
造を有するバッファ層ではなく、本発明では、超格子構
造により全体のバッファ層を置換え厚いＧａＡｓバッフ
ァ層を全てなくしている。チャネル領域１３は超格子バ
ッファ１２の頭部に直接形成しており、実際には超格子
バッファ１２の一部分として考えることもできる。 【００２４】本発明の重要な点は、超格子バッファ１２
を形成する層の厚さを、超格子バッファ１２のそれぞれ
の狭いバンドギャップ層の各々において確実にエネルギ
・レベルが分離するように慎重に設計することである。
狭いバンドギャップ層は大きなバンドギャップ障壁層の
間に挟まれた量子井戸を形成する。狭いバンドギャップ
層は薄く形成するほど、量子井戸内のエネルギー・レベ
ルの分離は進む。特徴となる点は、本発明におけるれぞ
れの狭いバンドギャップ層は、機械的な特性が主な役割
だった以前の超格子構造よりももっと薄いことである。
ＡｌＡｓ／ＧａＡｓを使用したある実験例では、量子井
戸層と広いバンドギャップ層は両方共約２５オングスト
ロームであった。ＡｌＡｓ／ＧａＡｓを用いた他の実験
例では、広いバンドギャップ層が８．５オングストロー
ムの時、量子井戸層は約４２．５オングストロームの厚
さであった。 【００２５】図２はバイアス状態の本発明の一実施例の
伝導帯ダイアグラムである。図１のゲート電極からの距
離は図２において水平軸で表されている。相対的な伝導
帯エネルギーは図２の垂直軸に表されている。本実施例
ではそれぞれの超格子バッファ層が約２０−２５オング
ストローム厚さの１０区間（ｔｅｎ ｐｅｒｉｏｄｓ）
のＡｌＡｓ／ＧａＡｓ超格子バッファ１２から形成され
ている。前述したように、超格子バッファ１２はインジ
ウム燐／インジウム・アルミニウム砒素またはアンチモ
ン・アルミニウムのような他の材料から形成する事もで
きる。重要な点は、超格子バッファ１２を不整合な転移
の発生する臨界厚よりも薄いフィルム厚のコンパチブル
な結晶構造を形成することである。チャネル領域１３は
図１の基板１１から最も離れた超格子層の最上部にＩｎ
ＧａＡｓの層で形成する。マイクロ量子井戸１６はＩｎ
Ａｓで形成するが、チャネル領域１３より狭いバンドギ
ャップのどんな材料でも形成することができる。図１で
示すように、障壁層１７はゲート電極２１を形成した表
面とチャネル領域１３を分離している。 【００２６】伝導帯ダイアグラムと重ねて表した曲線
は、電荷キャリア濃度曲線１８である。図２に示したよ
うに、該構造は超格子バッファ１２の伝導帯をチャネル
領域１３から半絶縁基板（図示せず）に向かって緩やか
に上がる傾斜をもたせる基板ポテンシャルによりバイア
スされたものである。図２はゲート・バイアスを印加し
た時の伝導帯を表している。図２から理解されるよう
に、電荷キャリアはチャネル領域１３に於いてピーク濃
度になり、これは急速に減少する。電荷キャリアは超格
子バッファ１２の量子井戸層中にほとんど漏れない。 【００２７】過去においてＧａＡｓバッファをチャネル
領域の下に形成して使用していた時は、電荷キャリア濃
度曲線のピーク濃度はもう少し低く、同様のゲート・バ
イアス電圧の時でも電荷キャリアはＧａＡｓバッファ中
に拡がっていた。チャネル領域１３からの実質的な電荷
漏れがない事は図２から明白である。 【００２８】電荷閉込めが改善された理由の一つは、超
格子バッファ１２によって供給されるポテンシャル障壁
が連続的ではなく量子化されるからだと思われる。なぜ
ならば超格子バッファ１２内のそれぞれの量子井戸は薄
く、それらの量子井戸内のエネルギー・レベルは幅広く
分離しているからである。それぞれの量子井戸は線１９
ａ−１９ｅで表される基底状態を有している。チャネル
１３から逃れる電荷キャリアは、チャネル１３の基底状
態（図示せず）とチャネル１３に隣接する量子井戸の基
底状態１９ａの間のポテンシャル障壁を克服しなければ
ならない。なぜならば中間的なエネルギー状態は存在し
ないので、禁制エネルギー・ギャップがチャネル領域１
３と隣接する井戸の間に発生する。同様のギャップは超
格子バッファ１２内のそれぞれの隣接井戸間にも発生す
る。 【００２９】電荷キャリアは、隣接井戸への禁制ギャッ
プを飛越える十分なエネルギーを得るまでチャネル領域
１３から逃れる事はできない。同様に、電荷キャリアは
次の禁制ギャップを飛越えるのに必要なエネルギーを得
るまで超格子バッファ１２の奥深くまで進むことはな
い。過去においては、連続的なＧａＡｓバッファは、電
荷キャリアをＧａＡｓバッファのできるだけ奥深くに逃
すような、チャネル１３と基板１１の間に連続的なポテ
ンシャル勾配を生成していた。これまでの構造では超格
子の機械的欠陥阻止特性のみが使用されていたため、超
格子の領域（ｐｅｒｉｏｄｓ）の数を増やすのが望まし
いとされていた。それとは対照的に本発明では機械的欠
陥阻止特性を維持しつつ、また超格子バッファ１２内の
隣接井戸間のエネルギー・ギャップを大きくするために
超格子領域の数を減らす事が望ましい。 【００３０】図２に示した実施例はただ本発明の利益と
長所となる点を達成する１つの手段に過ぎない。一方、
簡略化した構造ではマイクロ量子井戸１６のないＧａＡ
ｓチャネルを使用している。ＧａＡｓチャネルは実際に
は超格子バッファ１２の最終層であり、従ってＨＦＥＴ
に使われていた以前のＧａＡｓチャネル領域よりも、も
っと薄いものである。ＧａＡｓチャネルはＩｎＧａＡｓ
チャネルよりも小さい閉込めを提供する。本発明の超格
子バッファ１２を用いることにより、優れた特性を有す
る素子が薄いＧａＡｓチャネルでも製造できることが発
見された。しかしながら、本実施例でピーク電荷濃度を
低くすれば、ゲート・バイアス状態でいくらかの電荷キ
ャリアは超格子バッファ１２内の最初の２〜４つの量子
井戸に広がることになる。 【００３１】他の実施例では、マイクロ量子井戸１６の
ないＩｎＧａＡｓチャネル１３を使用するもの、または
マイクロ量子井戸１６を有するＧａＡｓチャネルを使用
するものも含まれる。マイクロ量子井戸１６を挿入する
ことにより、供給層や超格子バッファ１２での寄生キャ
リアを減少させ、チャネル領域１３内のキャリア閉込め
を大幅に改善する。さらにマイクロ量子井戸１６はチャ
ネル領域１３内部のキャリア数を実質的に増加させる。
この後者の効果はバッファとして超格子バッファ１２の
みを使用するのに非常に有効である。つまり、機能的な
素子をマイクロ量子井戸１６なしで製造する事も出来る
が、実際の素子の大部分はマイクロ量子井戸１６を有す
るであろう。 【００３２】本発明の優れた点は、本明細書中の実施例
に詳細に示したようなバンドギャップの関係を維持でき
るような多種類の材料により達成できる。例えば、ガリ
ウム・アンチモンは、マイクロ量子井戸１６としてのイ
ンジウム・アンチモンや電荷供給層１７や超格子バッフ
ァ１２内の障壁としてのアルミニウム・アンチモンとの
組合わせでチャネル領域１３として使用する事ができ
る。また、他の例では、ゲルマニウム・シリコン・チャ
ネル領域１３はゲルマニウム・マイクロ量子井戸１６と
共に使用される。実施例においては１０区間の超格子バ
ッファ１２を使用したが、さらに超格子の区間数を減ら
せば、基底状態の分離を広くし素子特性を更に改善す
る。区間数の最低値は超格子の機械的欠陥阻止特性や半
絶縁体基板１１の品質によって制御される。また、成長
堆積技術の技術的な進歩によっては、超格子バッファ１
２内の量子井戸はより薄い方が望ましい。 【００３３】 【発明の効果】以上説明したように、本発明によれば、
チャネル領域の下に超格子バッファを形成することによ
り、ヘテロ接合電界効果トランジスタ素子を改善する。
超格子バッファはチャネル領域内の電荷キャリア閉込め
を改善する。キャリア濃度やキャリア閉込めを改善する
ことによりゲート漏れ電流を減少させ、スピードを改善
し、チャネル抵抗を減少させ、ピンチ・オフ特性をより
直線化する。厚いＧａＡｓバッファ層や厚いチャネル層
を排除することにより、本発明の構造の結晶成長の時間
を大幅に短縮している。本発明の工程は従来のＨＦＥＴ
構造の工程と両立性があり、ＨＦＥＴ素子の形成と同じ
ＭＯＣＶＤ、ＭＢＥ、ＡＬＥ結晶成長技術により形成す
ることができる。本発明のＨＦＥＴ構造は、製造時間と
コストを大幅に減少させると同時に素子特性を改善する
ものである。
【図面の簡単な説明】
【図１】本発明のヘテロ接合電界効果トランジスタの簡
略化した断面図である。 【図２】本発明の実施例のバンド・ダイアグラムのコン
ピューター・モデルを示す説明図である。 【符号の説明】 １１ 半絶縁基板 １２ 超格子バッファ １３ チャネル領域 １４ ソース／ドレイン電極 １５ 高ドープ領域 １６ マイクロ量子ウェル １７ 障壁領域 ２１ ゲート電極
略化した断面図である。 【図２】本発明の実施例のバンド・ダイアグラムのコン
ピューター・モデルを示す説明図である。 【符号の説明】 １１ 半絶縁基板 １２ 超格子バッファ １３ チャネル領域 １４ ソース／ドレイン電極 １５ 高ドープ領域 １６ マイクロ量子ウェル １７ 障壁領域 ２１ ゲート電極
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 セイド・エヌ・テラニ
アメリカ合衆国アリゾナ州 85258、スコ
ッツデイル、イースト・サン・アルフレ
ド・ドライブ 8602
(72)発明者 セオドア・エックス・ジュー
アメリカ合衆国アリゾナ州 8226、チャン
ドラー、ノース・コングレス・ドライブ
1351
Claims (1)
- 【特許請求の範囲】 【請求項１】 半絶縁基板と、基板から最も離れた位置
に形成したチャネル層としての超格子層（１３）を含む
該半絶縁基板上に形成した超格子（１２、１３）と、チ
ャネル層上に形成した供給層（１７）と、チャネル層に
結合する一対のソース／ドレイン領域（１５）と、ゲー
ト電極（２１）に印加した電圧がチャネル層内の電荷を
制御するように供給層上に形成したゲート電極（２１）
を具備する、ヘテロ接合電界効果トランジスタ（ＨＦＥ
Ｔ）。 【請求項２】 チャネル領域（１３）とは異なるバンド
ギャップ・エネルギを有する材料からなるマイクロ量子
井戸（１６）をチャネル層（１３）内部に形成した請求
項１のＨＦＥＴ。 【請求項３】 チャネル層と基板の間に量子化ポテンシ
ャル・エネルギ勾配（１９ａ−１９ｄ）を形成するよう
に、あらかじめ決められた臨界厚より薄い超格子量子井
戸層（１２）を有する請求項１のＨＦＥＴ。 【請求項４】 半絶縁基板と、該基板上に形成した超格
子バッファ（１２）と、バッファ層（１２）上に形成し
たチャネル層（１３）と、チャネル層（１３）上に形成
しチャネル層のバンドギャップよりも大きいバンドギャ
ップを有する半絶縁障壁層（１７）と、半絶縁障壁層
（１７）に接合するゲート電極（２１）と、チャネル
（１３）とオーミック接触するソース電極（１４）と、
チャネル（１３）とオーミック接触するドレイン電極
（１４）、を具備するヘテロ接合電界効果トランジスタ
（ＨＦＥＴ）。 【請求請５】 半絶縁基板を用意し、該基板上に超格子
バッファ（１２）を形成し、超格子バッファ層（１２）
に接触するようにチャネル層（１３）を形成し、チャネ
ル層上にチャネル層（１３）よりも広いバンドギャップ
有する障壁層（１７）を形成し、障壁層（１７）内に電
荷供給層を形成し、障壁層（１７）の一部上面にゲート
電極（２１）を形成しかつ障壁層（１７）と整流接合を
形成し、障壁層とチャネル層に不純物を拡散することに
よりソース／ドレイン領域を形成し、そしてソース／ド
レイン領域にオーミック接続する電極（１４）を形成す
るステップを具備する、ヘテロ接合電界効果トランジス
タの製造方法。 【請求項６】 さらに、チャネル層内部に、チャネル層
（１３）よりも狭いバンドギャップを有する様なマイク
ロ量子井戸（１６）を形成するステップを具備する請求
項５の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/630,613 US5049951A (en) | 1990-12-20 | 1990-12-20 | Superlattice field effect transistor with monolayer confinement |
| US630,613 | 1990-12-20 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06104288A true JPH06104288A (ja) | 1994-04-15 |
| JP3021154B2 JP3021154B2 (ja) | 2000-03-15 |
Family
ID=24527878
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3352053A Expired - Lifetime JP3021154B2 (ja) | 1990-12-20 | 1991-12-13 | ヘテロ接合電界効果トランジスタおよびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5049951A (ja) |
| JP (1) | JP3021154B2 (ja) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2248966A (en) * | 1990-10-19 | 1992-04-22 | Philips Electronic Associated | Field effect semiconductor devices |
| JP2786327B2 (ja) * | 1990-10-25 | 1998-08-13 | 三菱電機株式会社 | ヘテロ接合電界効果トランジスタ |
| JP2924239B2 (ja) * | 1991-03-26 | 1999-07-26 | 三菱電機株式会社 | 電界効果トランジスタ |
| US5142341A (en) * | 1991-04-08 | 1992-08-25 | Motorola, Inc. | Enhanced conductivity quantum well structure having resonant interface phonon induced charge coupling |
| US5298441A (en) * | 1991-06-03 | 1994-03-29 | Motorola, Inc. | Method of making high transconductance heterostructure field effect transistor |
| JP3135939B2 (ja) * | 1991-06-20 | 2001-02-19 | 富士通株式会社 | Ｈｅｍｔ型半導体装置 |
| EP0569259A3 (en) * | 1992-05-08 | 1995-03-01 | Furukawa Electric Co Ltd | Multiple quantum barrier field effect transistor. |
| US5411902A (en) * | 1994-06-06 | 1995-05-02 | The United States Of America As Represented By The Secretary Of The Air Force | Process for improving gallium arsenide field effect transistor performance using an aluminum arsenide or an aluminum gallium arsenide buffer layer |
| US5831295A (en) * | 1995-12-01 | 1998-11-03 | Motorola, Inc. | Current confinement via defect generator and hetero-interface interaction |
| JP3529938B2 (ja) * | 1996-04-19 | 2004-05-24 | 富士通株式会社 | 半導体集積回路装置及び半導体装置の製造方法 |
| US7598515B2 (en) * | 2003-06-26 | 2009-10-06 | Mears Technologies, Inc. | Semiconductor device including a strained superlattice and overlying stress layer and related methods |
| US20070020833A1 (en) * | 2003-06-26 | 2007-01-25 | Rj Mears, Llc | Method for Making a Semiconductor Device Including a Channel with a Non-Semiconductor Layer Monolayer |
| US7531828B2 (en) * | 2003-06-26 | 2009-05-12 | Mears Technologies, Inc. | Semiconductor device including a strained superlattice between at least one pair of spaced apart stress regions |
| US20070010040A1 (en) * | 2003-06-26 | 2007-01-11 | Rj Mears, Llc | Method for Making a Semiconductor Device Including a Strained Superlattice Layer Above a Stress Layer |
| US20070020860A1 (en) * | 2003-06-26 | 2007-01-25 | Rj Mears, Llc | Method for Making Semiconductor Device Including a Strained Superlattice and Overlying Stress Layer and Related Methods |
| US7612366B2 (en) * | 2003-06-26 | 2009-11-03 | Mears Technologies, Inc. | Semiconductor device including a strained superlattice layer above a stress layer |
| US20070015344A1 (en) * | 2003-06-26 | 2007-01-18 | Rj Mears, Llc | Method for Making a Semiconductor Device Including a Strained Superlattice Between at Least One Pair of Spaced Apart Stress Regions |
| JP4794655B2 (ja) * | 2009-06-09 | 2011-10-19 | シャープ株式会社 | 電界効果トランジスタ |
| EP3050114A4 (en) * | 2013-09-27 | 2017-05-03 | Intel Corporation | Methods to achieve high mobility in cladded iii-v channel materials |
| US9887267B2 (en) * | 2015-08-11 | 2018-02-06 | Sensor Electronic Technology, Inc. | Normally-off field effect transistor |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4835583A (en) * | 1985-08-30 | 1989-05-30 | Hitachi, Ltd. | Semiconductor device having strained superlattice buffer layers with In-doped GaAs substrate |
-
1990
- 1990-12-20 US US07/630,613 patent/US5049951A/en not_active Expired - Fee Related
-
1991
- 1991-12-13 JP JP3352053A patent/JP3021154B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5049951A (en) | 1991-09-17 |
| JP3021154B2 (ja) | 2000-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3021154B2 (ja) | ヘテロ接合電界効果トランジスタおよびその製造方法 | |
| US5081511A (en) | Heterojunction field effect transistor with monolayers in channel region | |
| US7566898B2 (en) | Buffer architecture formed on a semiconductor wafer | |
| JPS6327065A (ja) | ヘテロ接合二重チャネル半導体装置、この半導体装置を応用した電界効果トランジスタ、ならびにこの半導体装置を応用した負のコンダクタンスをもつ装置 | |
| US5596211A (en) | Field effect transistor having a graded bandgap InGaAsP channel formed of a two-dimensional electron gas | |
| JPH024140B2 (ja) | ||
| JP2611735B2 (ja) | ヘテロ接合ｆｅｔ | |
| JP2919581B2 (ja) | 速度変調トランジスタ | |
| JPH05211178A (ja) | 調節されたエネルギ帯を有する薄膜形電界効果トランジスタ | |
| JPH0817186B2 (ja) | 電界効果トランジスタの製造方法 | |
| US5840596A (en) | Method of manufacturing complementary modulation-doped field effect transistors | |
| JP2804041B2 (ja) | 電界効果型トランジスタ | |
| JPS639388B2 (ja) | ||
| JP2661556B2 (ja) | 電界効果型半導体装置 | |
| JP2500457B2 (ja) | ヘテロ接合電界効果トランジスタ | |
| JP2500459B2 (ja) | ヘテロ接合電界効果トランジスタ | |
| JPH11214676A (ja) | 半導体装置 | |
| JP3054216B2 (ja) | 半導体装置 | |
| JPH0230182B2 (ja) | Handotaisochi | |
| JP2567730B2 (ja) | ヘテロ接合電界効果トランジスタ | |
| JP2728765B2 (ja) | 化合物半導体電界効果トランジスタ | |
| JP2708492B2 (ja) | 半導体装置の製造方法 | |
| JP3156252B2 (ja) | 電界効果トランジスタ | |
| JP3122473B2 (ja) | 電界効果トランジスタ | |
| JP3122472B2 (ja) | 電界効果トランジスタ |