JP3135939B2 - Ｈｅｍｔ型半導体装置 - Google Patents

Ｈｅｍｔ型半導体装置

Info

Publication number
JP3135939B2
JP3135939B2 JP03147741A JP14774191A JP3135939B2 JP 3135939 B2 JP3135939 B2 JP 3135939B2 JP 03147741 A JP03147741 A JP 03147741A JP 14774191 A JP14774191 A JP 14774191A JP 3135939 B2 JP3135939 B2 JP 3135939B2
Authority
JP
Japan
Prior art keywords
layer
well layer
semiconductor
semiconductor well
potential barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP03147741A
Other languages
English (en)
Other versions
JPH05251475A (ja
Inventor
正彦 滝川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP03147741A priority Critical patent/JP3135939B2/ja
Priority to US07/899,699 priority patent/US5302840A/en
Priority to EP01201205A priority patent/EP1111681B1/en
Priority to DE69232344T priority patent/DE69232344T2/de
Priority to DE69233266T priority patent/DE69233266T2/de
Priority to EP92401714A priority patent/EP0519830B1/en
Publication of JPH05251475A publication Critical patent/JPH05251475A/ja
Application granted granted Critical
Publication of JP3135939B2 publication Critical patent/JP3135939B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/914—Polysilicon containing oxygen, nitrogen, or carbon, e.g. sipos

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体装置に関し、特
に高電子移動度トランジスタ（ＨＥＭＴ）型半導体装置
に関する。
【０００２】
【従来の技術】従来のＨＥＭＴ型半導体装置は、半導体
基板上にバッファ層を介してキャリア走行層を構成する
半導体井戸層を形成し、その上にキャリアに対し電位障
壁を構成する電位障壁層を形成し、その上にショットキ
接触を構成するゲート電極を形成していた。キャリア走
行層としては、たとえばＧａＡｓやＩｎＧａＡｓ等が用
いられていた。
【０００３】図７に従来の技術による相補型ＨＥＭＴ型
半導体装置の構成例を示す。図７（Ａ）は構成を示す断
面図、図７（Ｂ）はその特性を示すグラフである。図７
（Ａ）において、半絶縁性ＧａＡｓ等で形成された半導
体基板５１の上に、ノンドープＧａＡｓ等で形成された
バッファ層５２がエピタキシャルに成長され、Ｉｎ0.25
Ｇａ0.75Ａｓで形成され、キャリア走行層を構成する井
戸層５３がエピタキシャルに成長され、さらにその上に
Ａｌ0.5 Ｇａ．5 Ａｓで形成され、キャリアに対して電
位障壁を構成する電位障壁層５５がエピタキシャルに成
長されている。
【０００４】電位障壁層５５上には、ショットキ接触を
構成するゲート電極６２、６３が形成される。ゲート電
極６２を挟んでｐ型不純物をイオン注入したｐ型領域５
６、５７が形成され、ゲート電極６３を挟んでｎ型不純
物をイオン注入したｎ型領域５８、５９が形成されてい
る。
【０００５】このようにして、ゲート電極６２下にｐチ
ャネル、ゲート電極６３下にｎチャネルが形成される。
また、これらのｐチャネルＨＥＭＴとｎチャネルＨＥＭ
Ｔの間には、Ｂイオン等をイオン注入した素子分離領域
６１が形成されている。
【０００６】このような構成においては、たとえばｐチ
ャネルＨＥＭＴの閾値電圧は約−０．３５Ｖであり、ｎ
チャネルＨＥＭＴの閾値電圧は約０．７Ｖである。ｐチ
ャネルＨＥＭＴの閾値電圧と、ｎチャネルＨＥＭＴの閾
値電圧の和は、井戸層５３のバンドギャップに相当す
る。
【０００７】
【発明が解決しようとする課題】図７（Ａ）に示した従
来のＨＥＭＴ型半導体装置は、その閾値電圧が比較的高
い。図７（Ｂ）に示すように、ゲート電極に印加するゲ
ート電圧の絶対値を増大していくと、ゲート・ソース間
にゲートリーク電流が流れ出す。
【０００８】閾値電圧が比較的高いため、高速性を維持
するため論理振幅を大きくとると、ゲートリーク電流も
大きくなってしまう。ゲートリーク電流を抑えようとす
ると、ゲート電圧を高くすることができず、高速動作が
困難になってしまう。
【０００９】たとえば、電源電圧を１．５Ｖとしたと
き、無負荷ゲート遅延時間は約２３０ｐｓ、消費電力は
約６４μＷ／ゲートであり、電源電圧を１Ｖにすると、
無負荷ゲート遅延時間は７００ｐｓ、消費電力は７μＷ
／ゲートであることが報告されている（R. R. Daniels
et al IEDM86 17.3 p448, A. I. Akinwande et al. IED
M90 19.6.1 p983 ）。
【００１０】ｐチャネルＨＥＭＴおよびｎチャネルＨＥ
ＭＴの閾値を低減する方法は種々提案されているが、そ
れぞれｐチャネルＨＥＭＴまたはｎチャネルＨＥＭＴ専
用の対策であった。このように、ＨＥＭＴ型半導体装置
の使用に際しては、種々の制限条件が伴った。
【００１１】本発明の目的は、新規な構成のＨＥＭＴ型
半導体装置を提供することである。本発明の他の目的
は、ｐチャネルＨＥＭＴおよびｎチャネルＨＥＭＴ共に
閾値電圧が低い相補型ＨＥＭＴを構成するのに適したＨ
ＥＭＴ型半導体装置を提供することである。
【００１２】本発明の他の目的は、単一のトランジスタ
構造が、ｐチャネルとしてもｎチャネルとしても動作す
るＨＥＭＴ型半導体装置を提供することである。
【００１３】
【課題を解決するための手段】本発明の一観点によれ
ば、半導体基板と、前記半導体基板上に形成されたバッ
ファ層と、前記バッファ層上に形成され、第１の導電型
のキャリアを輸送する第１半導体井戸層と、前記第１半
導体井戸層に接して形成され、前記第１の導電型とは反
対の、第２の導電型のキャリアを輸送する第２半導体井
戸層と、前記第２半導体井戸層上に形成され、前記第１
の導電型のキャリア及び前記第２の導電型のキャリアの
双方に対する電位障壁を形成する電位障壁層とを有する
ＨＥＭＴ型半導体装置であって、前記第１半導体井戸層
及び前記第２半導体井戸層の一方の価電子帯上端及び伝
導帯下端の準位が、前記第１半導体井戸層及び前記第２
半導体井戸層の他方の価電子帯上端及び伝導帯下端の準
位よりもそれぞれ高いことを特徴とするＨＥＭＴ型半導
体装置が提供される。前記半導体基板がＧａＡｓであ
り、前記第１半導体井戸層および第２半導体井戸層の一
方がＧｅまたはＧａＡｓＳｂであり、他方がＩｎＧａＡ
ｓであり、前記電位障壁層がＡｌＧａＡｓまたはＡｌＩ
ｎＧａＰであるのが好ましい。また、前記半導体基板が
ＩｎＰであり、前記第１半導体井戸層および第２半導体
井戸層の一方がＧａＡｓＳｂであり、他方がＩｎＧａＡ
ｓであり、前記電位障壁層がＡｌＩｎＡｓ、ＡｌＧａＡ
ｓＳｂまたはＩｎＰであるのが好ましい。本発明の他の
観点によれば、半導体基板と、前記半導体基板上に形成
されたバッファ層と、前記バッファ層上に形成され、第
１の導電型のキャリアを輸送する第１半導体井戸層と、
前記第１半導体井戸層に接して形成され、前記第１の導
電型とは反対の、第２の導電型のキャリアを輸送する第
２半導体井戸層と、前記第２半導体井戸層上に形成さ
れ、前記第１の導電型のキャリア及び前記第２の導電型
のキャリアの双方に対する電位障壁を形成する電位障壁
層と、前記電位障壁層上に形成されたゲート電極と、前
記電位障壁層上であって、かつ前記ゲート電極の両側の
領域に形成された一対のオーミック電極と、前記一対の
オーミック電極の下の、前記電位障壁層から少なくとも
前記第１半導体層までの領域に形成された一対の第１導
電型領域と、前記一対のオーミック電極の下の、前記電
位障壁層から少なくとも前記第１半導体層までの領域に
形成され、前記一対の第１導電型領域に隣接して形成さ
れた一対の第２導電型領域と、を有するＨＥＭＴ型半導
体装置であって、前記第１半導体井戸層及び前記第２半
導体井戸層の一方の価電子帯上端及び伝導帯下端の準位
が、前記第１半導体井戸層及び前記第２半導体井戸層の
他方の価電子帯上端及び伝導帯下端の準位よりもそれぞ
れ高いことを特徴とするＨＥＭＴ型半導体装置が提供さ
れる。
【００１４】
【作用】第１半導体井戸層が第１導電型のキャリア走行
層を構成でき、第２半導体井戸層が第２導電型のキャリ
ア走行層を構成することができる。このため、同一の構
成によってｐチャネルＨＥＭＴおよびｎチャネルＨＥＭ
Ｔを容易に形成することができる。
【００１５】また、第１半導体井戸層と第２半導体井戸
層の材料は独立に選択できるため、閾値電圧の低いｐチ
ャネルＨＥＭＴおよび閾値電圧の低いｎチャネルＨＥＭ
Ｔを同一半導体基板上に容易に形成することができる。
【００１６】また、同一のゲート電極を挟んでｐ型領域
とｎ型領域の組を一対形成することにより、単一のトラ
ンジスタ構造をｐチャネルＨＥＭＴとしてもｎチャネル
ＨＥＭＴとしても動作させることができる。
【００１７】
【実施例】図１に、本発明の実施例による相補型ＨＥＭ
Ｔ型半導体装置の構成を示す。半絶縁性半導体で形成さ
れた基板１の上に、結晶性を向上するためのバッファ層
２がエピタキシャルに成長され、さらにその上に量子井
戸層を構成するｐチャネル用半導体井戸層３、ｎチャネ
ル用半導体井戸層４がエピタキシャルに積層され、さら
にその上にキャリアに対する電位障壁を構成する電位障
壁層５がエピタキシャルに成長されている。
【００１８】これらの積層構造は、図中半絶縁性領域で
構成される分離領域１１によって左右に分離され、左側
の部分にＰチャネルＨＥＭＴ、右側の部分にｎチャネル
ＨＥＭＴが形成される。
【００１９】ＰチャネルＨＥＭＴにおいては、電位障壁
層５の上にショットキ接触を構成するゲート電極１２が
形成され、このゲート電極１２を挟んでｐ型領域６、７
が形成されている。
【００２０】また、ｎチャネルＨＥＭＴにおいては、電
位障壁層５の上に閾値調整層１０が形成され、さらにそ
の上にショットキ接触を構成するゲート電極１３が形成
されている。ゲート電極１３を挟んでｎ型領域８、９が
形成されている。
【００２１】このような構成によれば、ｐチャネル用半
導体井戸層３と、ｎチャネル用半導体井戸層４はそれぞ
れ別個の材料で構成することができるため、ｐチャネル
ＨＥＭＴおよびｎチャネルＨＥＭＴ共に閾値電圧を小さ
くする材料を選択することができる。
【００２２】さらに、電位障壁層５に不純物をドープ
し、フリーキャリアを流出させた後に固定電荷を残留さ
せれば、半導体井戸層の電位を調整することができる。
図示の場合、電位障壁層５にｐ型不純物をドープし、負
極性の固定電荷を残留させれば、Ｐチャネルの閾値電圧
を低減することができる。
【００２３】また、ｎチャネルＨＥＭＴにおいては、閾
値調整層１０にｎ型不純物をドープし、正極性の固定電
荷を残留させれば、ｎチャネルの閾値電圧を低減するこ
とができる。
【００２４】なお、電位障壁層５にドープする不純物の
極性を反転し、ｎチャネルＨＥＭＴにおいて電位障壁層
５上にゲート電極をショットキ接触させ、ｐチャネルＨ
ＥＭＴにおいては電位障壁層５上にｎ型不純物をドープ
した閾値調整層を設け、正極性の固定電荷を残留させて
もよい。
【００２５】また、ｐチャネル用半導体井戸層とｎチャ
ネル用半導体井戸層の積層順序は逆転してもよい。以
下、より具体的な構成について説明する。
【００２６】図２は、ＧａＡｓ基板を用いた場合の構成
例を示す。図２（Ａ）は、バッファ層２、ｐチャネル用
半導体井戸層３、ｎチャネル用半導体井戸層４、電位障
壁層５の構成材料とこれらの層を積層した状態における
バンド構造を概略的に示す。
【００２７】バッファ層２は、バンドギャップが約１．
４２ｅＶのノンドープＧａＡｓで構成される。ｐチャネ
ル用半導体井戸層３は、バンドギャップ約０．６６ｅＶ
のノンドープでＧｅで構成される。ｎチャネル用半導体
井戸層４は、バンドギャップ約１．１ｅＶのノンドープ
Ｉｎ0.25Ｇａ0.75Ａｓで構成される。また、電位障壁層
５はバンドギャップ約２．０ｅＶのＡｌ0.5 Ｇａ0.5 Ａ
ｓで構成される。
【００２８】このような構成としたとき、各層内の伝導
帯の底および価電子帯の頂上のポテンシャルは、図２
（Ａ）に示すような配置となる。この構成において、ｐ
チャネル用半導体井戸層３の価電子帯の頂上と、ｎチャ
ネル用半導体井戸層４の伝導帯の底の電位差は、約０．
３９ｅＶとなる。
【００２９】チャネルを構成する半導体井戸層を単一物
質の層で構成した場合と比べ、実効的なバンドギャップ
が大幅に減少していることがわかる。さらに、図１に関
連して説明したように、電位障壁層５に不純物をドープ
し、さらに不純物をドープした閾値調整層を選択的に電
位障壁層５の上に形成することにより、ｐチャネルＨＥ
ＭＴ、ｎチャネルＨＥＭＴの閾値電圧をそれぞれほぼ０
Ｖとすることができる。
【００３０】図２（Ｂ）、（Ｃ）にｐチャネル、ｎチャ
ネル共に閾値電圧をほぼ０にする構成を示す。図２
（Ｂ）のｐチャネルＨＥＭＴにおいては、基板上に十分
な厚さ、たとえば厚さ約６００ｎｍのガスバッファ層２
を形成し、バッファ層２の上に、ノンドープＧｅを厚さ
約２０ｎｍ成長してｐチャネル用半導体井戸層３を形成
し、その上にノンドープＩｎ0.25Ｇａ0.75Ａｓを厚さ約
１０ｎｍ成長してｎチャネル半導体井戸層４を形成し、
その上にｐ型不純物を約１．４×１０18ｃｍ-3ドープし
たＡｌ0.5 Ｇａ0.5 Ａｓを厚さ１８ｎｍ成長して電位障
壁層５を形成する。
【００３１】図２（Ｂ）に示すｐチャネルＨＥＭＴにお
いては、電位障壁層５の上に直接ゲート電極１２を形成
する。このような構成において、各層のバンドダイヤグ
ラムは図２（Ｂ）に示すようになる。
【００３２】すなわち、電位障壁層５にドープしたｐ型
不純物が負極性の固定電荷を生じ、このためｐチャネル
用半導体井戸層３の価電子帯の頂部は図中上方に押し上
げられ、ほぼフェルミ面と同一レベルとなる。すなわ
ち、ｐチャネルＨＥＭＴの閾値電圧はほぼ０となる。
【００３３】図２（Ｃ）は、ｎチャネルＨＥＭＴの構成
を示す。バッファ層２、ｐチャネル用半導体井戸層３、
ｎチャネル用半導体井戸層４、電位障壁層５の構成は、
図２（Ｂ）に示すものと同様である。
【００３４】ｎチャネルＨＥＭＴにおいては、電位障壁
層５の上にさらに、ｎ型不純物を約１．４×１０18ｃｍ
-3ドープしたＧａＡｓを厚さ約８ｎｍエピタキシャルに
成長し、閾値調整層１０を形成している。この閾値調整
層１０上にゲート電極１３が形成されている。
【００３５】この構成においては、閾値調整層１０の正
極性の残留電荷のため、図２（Ｂ）の場合と比べ、ポテ
ンシャルレベルは図中下方に押し下げられ、ｎチャネル
半導体井戸層４の閾値電圧はほぼ０となる。
【００３６】このように、図１に示した構造において、
図２に示したような構成をとることにより、ｐチャネ
ル、ｎチャネル共に閾値電圧がほぼ０となる相補型ＨＥ
ＭＴを形成することができる。
【００３７】半導体基板上に組成の異なる物質をエピタ
キシャルに成長するには、格子整合を考慮する必要があ
る。すなわち、下地結晶とエピタキシャル層の格子定数
が異なる場合は、格子不整合によるミスフィット転位が
生じないようにエピタキシャル層の厚さを制限すること
が望ましい。
【００３８】図２に示すような材料の組み合わせで、図
１に示す構造を作成する場合の製造プロセスの例を以下
に説明する。ＧａＡｓ基板１の上に、有機金属気相成長
法（ＭＯＣＶＤ）によってＧａＡｓ（ＡｌＧａＡｓを含
んでもよい）バッファ層２を約６００ｎｍエピタキシャ
ルに成長し、その上にｐチャネル用半導体井戸層３とし
てＧｅを厚さ約２０ｎｍ成長し、ｎチャネル用半導体井
戸層４としてＩＮ0.25Ｇａ0.75Ａｓを厚さ約１０ｎｍ成
長し、正孔を供給する電位障壁層５としてｐ型不純物を
約１．４×１０18ｃｍ -3ドープしたＡｌ0.5 Ｇａ0.5 Ａ
ｓを厚さ約１８ｎｍ成長し、閾値調整層１０としてｎ型
不純物を約１．４×１０18ｃｍ-3ドープしたＧａＡｓを
厚さ約８ｎｍ成長する。
【００３９】続いて、Ｂイオンを加速エネルギ約１４０
ＫｅＶ、ドース量約４×１０13ｃｍ -2選択的にイオン注
入し、素子間の分離領域１１を形成する。次に、ホトレ
ジストマスク等を用い、閾値調整層１０を選択的にドラ
イエッチングによって除去し、ｎチャネルＨＥＭＴのチ
ャネル領域上のみに閾値調整層１０を残す。
【００４０】次に、ＷＳｉをスパッタリングによって成
膜し、通常のホトリソグラフィを用いて選択的にエッチ
ングし、ゲート長約１μｍのゲート電極を形成する。ｎ
チャネルＨＥＭＴにＳｉ、ｐチャネルＨＥＭＴにＢｅを
それぞれ上記ＷＳｉゲート電極およびレジストマスクを
用いて加速エネルギ約４０ＫｅＶ、ドース量約１．４×
１０13ｃｍ-2イオン注入し、その後ラピッドサーマルア
ニールを行うことによってｐ型領域６と７、ｎ型領域８
と９を作成する。
【００４１】その後、ｎチャネルＨＥＭＴのｎ型領域
８、９上にＡｕＧｅＮｉ膜を形成し、ｐチャネルＨＥＭ
Ｔのｐ型領域６、７上にＡｕＺｎＡｕ膜を形成し、約４
００°Ｃで５分間の窒素雰囲気アニールを行うことによ
って、オーミック電極を形成する。
【００４２】最後に、ｎチャネルＨＥＭＴ、ｐチャネル
ＨＥＭＴ間をＡｌ配線で接続し、相補型回路を完成す
る。図３は、ＧａＡｓ基板を用いた場合の他の構成例を
示す。ＧａＡｓ基板のうえに、バッファ層２としてバン
ドギャップ約１．４２ｅＶのＧａＡｓ層をエピタキシャ
ルに成長し、その上にｐチャネル用半導体井戸層３とし
てバンドギャップ約１．１５ｅＶのＧａＡｓ0.75Ｓｂ
0.25層を成長し、ｎチャネル用半導体井戸層４としてバ
ンドギャップ約１．１ｅＶのＩｎ0.25Ｇａ0.75Ａｓ層を
成長し、電位障壁層５としてバンドギャップ約２．０ｅ
ＶのＡｌ0.5 Ｇａ0.5 Ａｓ層を成長する。
【００４３】なお、電位障壁層５にｐチャネル用半導体
井戸層３、またはｎチャネル用半導体井戸層４の閾値電
圧をほぼ０にするように不純物をドープし、さらに他方
のＨＥＭＴのチャネル層の閾値電圧を０にするため、不
純物をドープした閾値調整層を形成してもよいことは図
２の場合と同様である。
【００４４】図４は、ＩｎＰ基板を用いた場合のバッフ
ァ層２、ｐチャネル用半導体井戸層３、ｎチャネル用半
導体井戸層４、電位障壁層５の構成を示す。なお、電位
障壁層５に不純物をドープすること、電位障壁層５上に
選択的に不純物をドープした閾値調整層を形成すること
は、図２同様に可能である。
【００４５】図４（Ａ）においては、ＩｎＰ基板のうえ
に、バンドギャップ約１．３５ｅＶのＩｎＰを成長して
バッファ層２を形成し、その上にバンドギャップ約０．
９ｅＶのＧａＡｓ0.5 Ｓｂ0.5 を成長して、ｐチャネル
用半導体井戸層３を形成し、バンドギャップ約０．８ｅ
ＶのＩｎ0.5 Ｇａ0.5 Ａｓを成長してｎチャネル用半導
体井戸層４を形成し、バンドギャップ約１．６ｅＶのＩ
ｎ0.5 Ａｌ0.5 Ａｓを成長して電位障壁層５を形成す
る。
【００４６】図４（Ｂ）においては、ＩｎＰ基板のうえ
に、バンドギャップ約１．３５ｅＶのＩｎＰを成長して
バッファ層２を形成し、バンドギャップ約０．７ｅＶの
ＧａＡｓ0.25Ｓｂ0.75を成長してｐチャネル用半導体井
戸層３を形成し、バンドギャップ約０．６ｅＶのＩｎ
0.75Ｇａ0.25Ａｓを成長してｎチャネル用半導体井戸層
４を形成し、バンドギャップ約１．６ｅＶのＩｎ0.5 Ｇ
ａ0.5 Ａｓを成長して電位障壁層５を形成する。
【００４７】図２、図３、図４の各構成において、ｐチ
ャネル用半導体井戸層３の価電子帯の頂部のエネルギ
は、バッファ層２、ｎチャネル用半導体井戸層４、電位
障壁層５の価電子帯の頂部よりも正孔に対するエネルギ
が低く、ｎチャネル用半導体井戸層４の伝導帯の底部の
エネルギは、バッファ層２、ｐチャネル用半導体井戸層
３、電位障壁層５の伝導帯の底部のエネルギよりも電子
に対するエネルギが低く設定されている。
【００４８】このため、各半導体井戸層の中にキャリア
が注入されると、これらのキャリアはその半導体井戸層
内に閉じ込められる作用を有する。上に述べたような相
補型ＨＥＭＴ構造によれば、従来の相補型ＨＥＭＴと比
べ、著しく改善された特性を得ることができる。
【００４９】図５は、従来得られた相補型ＨＥＭＴの特
性と、上述の実施例によって得ることが期待される特性
を比較して示すグラフである。図５において横軸は電力
を示し、縦軸は遅延時間を示す。
【００５０】従来の相補型ＨＥＭＴは、たとえば電源電
圧１Ｖ、ゲート長約１μｍの場合、点Ｃ１で示される性
能であり、電源電圧を１．５Ｖにしたときには、Ｃ２で
示される性能であった。これらの値はＣＭＯＳの性能と
同等のものであった。
【００５１】これらに対し、図２に示す構成によれば、
電源電圧１Ｖ、ゲート長約１μｍのときＰ１の特性が期
待され、ゲート長を約０．２５μｍとすればＰ２の特性
が期待される。すなわち、ＨＥＭＴの特性を十分活用し
た相補型ＨＥＭＴが得られる。
【００５２】ｐチャネル用半導体井戸層、ｎチャネル用
半導体井戸層を積層した構造を用いることにより、新た
な機能を有する半導体装置を作成することもできる。図
６は、本発明の他の実施例による多機能素子を示す。図
６（Ａ）は、構成を示す断面図、図６（Ｂ）は、ゲート
電圧に対するドレイン電流の変化を示すグラフ、図６
（Ｃ）は、その入力−出力特性の例を示すグラフであ
る。
【００５３】図６（Ａ）において、半導体基板１の上に
バッファ層２を成長し、ｐチャネル用半導体井戸層３、
ｎチャネル用半導体井戸層４、電位障壁層５を順次エピ
タキシャルに成長し、積層構造を作成する。
【００５４】電位障壁層５上にショットキ接触を形成す
るゲート電極１５を作成し、このゲート電極１５を挟む
ようにｐ型領域６とｎ型領域８の組およびｐ型領域７と
ｎ型領域９の組をイオン注入によって作成し、ｐ型領域
６、ｎ型領域８の上に、両領域にオーミック接触する電
極１６、ｐ型領域７、ｎ型領域９の上に両領域にオーミ
ック接触を形成する電極１７を、たとえばＡｕ膜によっ
て作成する。
【００５５】バッファ層２、ｐチャネル用半導体井戸層
３、ｎチャネル用半導体井戸層４は、図２の構成につい
て説明したものと同等とし、電位障壁層５はたとえばｐ
型不純物を約１．４×１０18ｃｍ-3ドープしたＡｌ0.5
Ｇａ0.5 Ａｓを厚さ約２２ｎｍ成長することによって形
成する。なお、エピタキシャル成長はＭＯＣＶＤで行
う。ゲート電極１５は、たとえばＡｌによって作成す
る。
【００５６】このような構成によれば、電極１６、１７
は、ｐチャネル用半導体井戸層３およびｎチャネル用半
導体井戸層４の両方に対してオーミック接触を形成する
ソース／ドレイン電極を構成する。
【００５７】したがって、ゲート電極１５に印加する電
圧によってｐチャネル用半導体井戸層３が導通すると、
ｐチャネルＨＥＭＴが形成され、ｎチャネル用半導体井
戸層４が導通すると、ｎチャネルＨＥＭＴが形成され
る。なお、ｐチャネルＨＥＭＴのソース（ドレイン）電
極はｎチャネルＨＥＭＴのドレイン電極と共通である。
【００５８】このようなゲート電極に対するチャネルの
形成を、図６（Ｂ）に示すドレイン電流対ゲート電圧の
グラフに示す。この特性は、ゲート幅を約１０μｍ、ゲ
ート長を約１μｍ、ドレイン電圧を約１Ｖにしたときに
得られる。ゲート電圧を正に変化させても、負に変化さ
せてもドレイン電流が流れる。このため、入力−出力特
性は図６（Ｃ）に示すようになる。
【００５９】入力電圧が正から負に変化する場合、出力
電流は両波整流のように生じる。このため、単一素子に
よって倍周器を構成することができる。なお、図６
（Ａ）に示す構成の半導体素子を他の用途に用いること
もできる。
【００６０】以上実施例に沿って本発明を説明したが、
本発明はこれらに制限されるものではない。たとえば、
種々の変更、改良、組み合わせ等が可能なことは当業者
に自明であろう。
【００６１】
【発明の効果】以上説明したように、本発明によれば、
新規な構成のＨＥＭＴ型半導体装置が提供される。
【００６２】相補型ＨＥＭＴ装置を構成したときに、ｐ
チャネル、ｎチャネル両方の閾値電圧を低くすることが
できる。さらに、閾値調整層等を設けることにより、ｐ
チャネル、ｎチャネルの両閾値電圧をほぼ０にすること
も可能である。
【００６３】また、チャネル領域を挟んでｐ型領域対、
ｎ型領域対を形成することにより、正負のゲート電圧で
動作する新機能素子を提供することができる。
【図面の簡単な説明】
【図１】本発明の実施例を示す断面図である。
【図２】図１の構造において、ＧａＡｓ基板を用いる場
合の具体的構成を示す線図である。
【図３】図１の構造において、ＧａＡｓ基板を用いる場
合の他の構成を示す線図である。
【図４】図１の構造において、ＩｎＰ基板を用いる場合
の構成例を示す線図である。
【図５】図２の構成において、期待されるスイッチング
特性を従来のものと比較して示すグラフである。
【図６】本発明の他の実施例による多機能素子を示す。
図６（Ａ）は構成を示す断面図、図６（Ｂ）、（Ｃ）
は、その特性を示すグラフである。
【図７】従来の技術を示す。図７（Ａ）は構成を示す断
面図、図７（Ｂ）は特性を示すグラフである。
【符号の説明】
１ 基板 ２ バッファ層 ３ ｐチャネル用半導体井戸層 ４ ｎチャネル用半導体井戸層 ５ 電位障壁層 ６、７ ｐ型領域 ８、９ ｎ型領域 １０ 閾値調整層 １１ 分離領域 １２、１３、１５ ゲート電極 １６、１７ ソース／ドレイン電極 ５３ 半導体井戸層 ５５ 電位障壁層 ５６、５７ ｐ型領域 ５８、５９ ｎ型領域 ６１ 分離領域 ６２、６３ ゲート電極
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/337 H01L 21/338 H01L 27/095 H01L 29/778 H01L 29/80 - 29/812

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項１】 半導体基板と、 前記半導体基板上に形成されたバッファ層と、 前記バッファ層上に形成され、第１の導電型のキャリア
    を輸送する第１半導体井戸層と、 前記第１半導体井戸層に接して形成され、前記第１の導
    電型とは反対の、第２の導電型のキャリアを輸送する第
    ２半導体井戸層と、 前記第２半導体井戸層上に形成され、前記第１の導電型
    のキャリア及び前記第２の導電型のキャリアの双方に対
    する電位障壁を形成する電位障壁層とを有するＨＥＭＴ
    型半導体装置であって、 前記第１半導体井戸層及び前記第２半導体井戸層の一方
    の価電子帯上端及び伝導帯下端の準位が、前記第１半導
    体井戸層及び前記第２半導体井戸層の他方の価電子帯上
    端及び伝導帯下端の準位よりもそれぞれ高いことを特徴
    とするＨＥＭＴ型半導体装置。
  2. 【請求項２】 前記電位障壁層は、第１極性の固定電荷
    を有し、 さらに、前記電位障壁層上に選択的に形成され、第２極
    性の固定電荷を有する閾値調整層を有する請求項１記載
    のＨＥＭＴ型半導体装置。
  3. 【請求項３】 前記バッファ層は、前記第１半導体井戸
    層内の一方の導電型のキャリアおよび前記第２半導体井
    戸層内の他方の導電型のキャリアに対して電位障壁を形
    成するバンド構造を有する請求項１または２に記載のＨ
    ＥＭＴ半導体装置。
  4. 【請求項４】 前記半導体基板がＧａＡｓであり、前記
    第１半導体井戸層および第２半導体井戸層のうちの一方
    がＧｅまたはＧａＡｓＳｂであり、他方がＩｎＧａＡｓ
    であり、前記電位障壁層がＡｌＧａＡｓまたはＡｌＩｎ
    ＧａＰである請求項１から３までのいずれか１項に記載
    のＨＥＭＴ型半導体装置。
  5. 【請求項５】 前記半導体基板がＩｎＰであり、前記第
    １半導体井戸層および第２半導体井戸層のうちの一方が
    ＧａＡｓＳｂであり、他方がＩｎＧａＡｓであり、前記
    電位障壁層がＡｌＩｎＡｓ、ＡｌＧａＡｓＳｂまたはＩ
    ｎＰである請求項１から３までのいずれか１項に記載の
    ＨＥＭＴ型半導体装置。
  6. 【請求項６】 半導体基板と、 前記半導体基板上に形成されたバッファ層と、 前記バッファ層上に形成され、第１の導電型のキャリア
    を輸送する第１半導体井戸層と、 前記第１半導体井戸層に接して形成され、前記第１の導
    電型とは反対の、第２の導電型のキャリアを輸送する第
    ２半導体井戸層と、 前記第２半導体井戸層上に形成され、前記第１の導電型
    のキャリア及び前記第２の導電型のキャリアの双方に対
    する電位障壁を形成する電位障壁層と、 前記電位障壁層上に形成されたゲート電極と、 前記電位障壁層上であって、かつ前記ゲート電極の両側
    の領域に形成された一対のオーミック電極と、 前記一対のオーミック電極の下の、前記電位障壁層から
    少なくとも前記第１半導体層までの領域に形成された一
    対の第１導電型領域と、 前記一対のオーミック電極の下の、前記電位障壁層から
    少なくとも前記第１半導体層までの領域に形成され、前
    記一対の第１導電型領域に隣接して形成された一対の第
    ２導電型領域と、 を有するＨＥＭＴ型半導体装置であって、 前記第１半導体井戸層及び前記第２半導体井戸層の一方
    の価電子帯上端及び伝導帯下端の準位が、前記第１半導
    体井戸層及び前記第２半導体井戸層の他方の価電子帯上
    端及び伝導帯下端の準位よりもそれぞれ高いことを特徴
    とするＨＥＭＴ型半導体装置。
JP03147741A 1991-06-20 1991-06-20 Ｈｅｍｔ型半導体装置 Expired - Fee Related JP3135939B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP03147741A JP3135939B2 (ja) 1991-06-20 1991-06-20 Ｈｅｍｔ型半導体装置
US07/899,699 US5302840A (en) 1991-06-20 1992-06-17 HEMT type semiconductor device having two semiconductor well layers
EP01201205A EP1111681B1 (en) 1991-06-20 1992-06-19 HEMT type semiconductor device
DE69232344T DE69232344T2 (de) 1991-06-20 1992-06-19 Halbleiterbauelement des Typs HEMT
DE69233266T DE69233266T2 (de) 1991-06-20 1992-06-19 HEMT-Halbleiterbauelement
EP92401714A EP0519830B1 (en) 1991-06-20 1992-06-19 Hemt type semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP03147741A JP3135939B2 (ja) 1991-06-20 1991-06-20 Ｈｅｍｔ型半導体装置

Publications (2)

Publication Number Publication Date
JPH05251475A JPH05251475A (ja) 1993-09-28
JP3135939B2 true JP3135939B2 (ja) 2001-02-19

Family

ID=15437098

Family Applications (1)

Application Number Title Priority Date Filing Date
JP03147741A Expired - Fee Related JP3135939B2 (ja) 1991-06-20 1991-06-20 Ｈｅｍｔ型半導体装置

Country Status (4)

Country Link
US (1) US5302840A (ja)
EP (2) EP0519830B1 (ja)
JP (1) JP3135939B2 (ja)
DE (2) DE69233266T2 (ja)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2690277A1 (fr) * 1992-04-15 1993-10-22 Picogica Sa Circuit intégré à transistors complémentaires à effet de champ à hétérojonction.
US5602501A (en) * 1992-09-03 1997-02-11 Sumitomo Electric Industries, Ltd. Mixer circuit using a dual gate field effect transistor
US5254492A (en) * 1992-11-10 1993-10-19 Texas Instruments Incorporated Method of fabricating an integrated circuit for providing low-noise and high-power microwave operation
GB9226847D0 (en) * 1992-12-23 1993-02-17 Hitachi Europ Ltd Complementary conductive device
JPH06260552A (ja) * 1993-03-09 1994-09-16 Mitsubishi Electric Corp 化合物半導体装置の素子分離方法、及び化合物半導体装置
US5552330A (en) * 1994-03-11 1996-09-03 Motorola Resonant tunneling fet and methods of fabrication
US5940695A (en) * 1996-10-11 1999-08-17 Trw Inc. Gallium antimonide complementary HFET
JP4507285B2 (ja) * 1998-09-18 2010-07-21 ソニー株式会社 半導体装置及びその製造方法
JP4631103B2 (ja) * 1999-05-19 2011-02-16 ソニー株式会社 半導体装置およびその製造方法
US6864131B2 (en) * 1999-06-02 2005-03-08 Arizona State University Complementary Schottky junction transistors and methods of forming the same
US7589007B2 (en) * 1999-06-02 2009-09-15 Arizona Board Of Regents For And On Behalf Of Arizona State University MESFETs integrated with MOSFETs on common substrate and methods of forming the same
US6563143B2 (en) * 1999-07-29 2003-05-13 Stmicroelectronics, Inc. CMOS circuit of GaAs/Ge on Si substrate
EP1665358B1 (en) * 2003-09-09 2020-07-01 The Regents of The University of California Fabrication of single or multiple gate field plates
US7045404B2 (en) * 2004-01-16 2006-05-16 Cree, Inc. Nitride-based transistors with a protective layer and a low-damage recess and methods of fabrication thereof
US7901994B2 (en) * 2004-01-16 2011-03-08 Cree, Inc. Methods of manufacturing group III nitride semiconductor devices with silicon nitride layers
JP4810072B2 (ja) * 2004-06-15 2011-11-09 株式会社東芝 窒素化合物含有半導体装置
JP2006032552A (ja) 2004-07-14 2006-02-02 Toshiba Corp 窒化物含有半導体装置
US7700975B2 (en) * 2006-03-31 2010-04-20 Intel Corporation Schottky barrier metal-germanium contact in metal-germanium-metal photodetectors
US20070235877A1 (en) * 2006-03-31 2007-10-11 Miriam Reshotko Integration scheme for semiconductor photodetectors on an integrated circuit chip
JP5073968B2 (ja) * 2006-05-31 2012-11-14 住友化学株式会社 化合物半導体エピタキシャル基板およびその製造方法
US7429747B2 (en) * 2006-11-16 2008-09-30 Intel Corporation Sb-based CMOS devices
KR100894810B1 (ko) 2007-09-19 2009-04-24 전자부품연구원 고전자 이동도 트랜지스터 및 그 제조방법
US9140476B2 (en) 2007-12-11 2015-09-22 Tokitae Llc Temperature-controlled storage systems
US8485387B2 (en) * 2008-05-13 2013-07-16 Tokitae Llc Storage container including multi-layer insulation composite material having bandgap material
US8215835B2 (en) 2007-12-11 2012-07-10 Tokitae Llc Temperature-stabilized medicinal storage systems
US9205969B2 (en) 2007-12-11 2015-12-08 Tokitae Llc Temperature-stabilized storage systems
US9174791B2 (en) 2007-12-11 2015-11-03 Tokitae Llc Temperature-stabilized storage systems
US20110127273A1 (en) 2007-12-11 2011-06-02 TOKITAE LLC, a limited liability company of the State of Delaware Temperature-stabilized storage systems including storage structures configured for interchangeable storage of modular units
US8283653B2 (en) 2009-12-23 2012-10-09 Intel Corporation Non-planar germanium quantum well devices
US9372016B2 (en) 2013-05-31 2016-06-21 Tokitae Llc Temperature-stabilized storage systems with regulated cooling
US9447995B2 (en) 2010-02-08 2016-09-20 Tokitac LLC Temperature-stabilized storage systems with integral regulated cooling
KR101774933B1 (ko) 2010-03-02 2017-09-06 삼성전자 주식회사 듀얼 디플리션을 나타내는 고 전자 이동도 트랜지스터 및 그 제조방법
CN101819996B (zh) * 2010-04-16 2011-10-26 清华大学 半导体结构
KR101927411B1 (ko) * 2012-09-28 2018-12-10 삼성전자주식회사 2ｄｅｇ와 2ｄｈｇ를 이용한 반도체 소자 및 제조방법
KR101922123B1 (ko) 2012-09-28 2018-11-26 삼성전자주식회사 반도체소자 및 그 제조방법
CA2915930C (en) * 2013-02-27 2019-03-12 Georgia State University Research Foundation, Inc. Incoherent type-iii materials for charge carriers control devices
US10203526B2 (en) 2015-07-06 2019-02-12 The University Of North Carolina At Charlotte Type III hetrojunction—broken gap HJ
US9876102B2 (en) 2015-07-17 2018-01-23 Mitsubishi Electric Research Laboratories, Inc. Semiconductor device with multiple carrier channels
JP6261553B2 (ja) * 2015-11-27 2018-01-17 株式会社豊田中央研究所 窒化物半導体装置及びその製造方法
RU168641U1 (ru) * 2016-01-26 2017-02-13 Акционерное общество "Научно-исследовательский институт полупроводниковых приборов" (АО "НИИПП") Конструкция высокочастотного полевого транзистора с дополнительным полевым электродом
US11139290B2 (en) * 2018-09-28 2021-10-05 Taiwan Semiconductor Manufacturing Company, Ltd. High voltage cascode HEMT device
CN110717242B (zh) * 2019-08-27 2021-11-02 西安电子科技大学 一种InP HEMT器件噪声等效电路模型建立方法
US11664419B2 (en) * 2020-10-07 2023-05-30 Applied Materials, Inc. Isolation method to enable continuous channel layer

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54157485A (en) * 1978-06-02 1979-12-12 Agency Of Ind Science & Technol Planar semiconductor device
DE3279663D1 (en) * 1981-06-17 1989-06-01 Hitachi Ltd Heterojunction semiconductor device
JPS57208174A (en) * 1981-06-17 1982-12-21 Hitachi Ltd Semiconductor device
US4633281A (en) * 1984-06-08 1986-12-30 Eaton Corporation Dual stack power JFET with buried field shaping depletion regions
JPH0654784B2 (ja) * 1984-06-11 1994-07-20 沖電気工業株式会社 半導体装置
JPS61274369A (ja) * 1985-05-22 1986-12-04 Fujitsu Ltd 電界効果型半導体装置
US4729000A (en) * 1985-06-21 1988-03-01 Honeywell Inc. Low power AlGaAs/GaAs complementary FETs incorporating InGaAs n-channel gates
US4885615A (en) * 1985-11-19 1989-12-05 Regents Of The University Of Minnesota Monocrystalline three-dimensional integrated circuit
JPS62136081A (ja) * 1985-12-10 1987-06-19 Fujitsu Ltd 相補型高速半導体装置
US4654121A (en) * 1986-02-27 1987-03-31 Ncr Corporation Fabrication process for aligned and stacked CMOS devices
JPH084138B2 (ja) * 1986-05-23 1996-01-17 日本電気株式会社 半導体装置
DE3731000C2 (de) * 1987-09-16 1995-10-12 Licentia Gmbh Integrierte Halbleiteranordnung mit p-Kanal- und n-Kanal-Feldeffekttransistoren
JP2586053B2 (ja) * 1987-09-25 1997-02-26 日本電気株式会社 電界効果トランジスタ
DE68926256T2 (de) * 1988-01-07 1996-09-19 Fujitsu Ltd Komplementäre Halbleiteranordnung
JP2652647B2 (ja) * 1988-01-19 1997-09-10 住友電気工業株式会社 ヘテロ接合電界効果トランジスタ
JPH01256175A (ja) * 1988-04-06 1989-10-12 Nec Corp 相補型２次元電子ガス電界効果トランジスタ
JP2873583B2 (ja) * 1989-05-10 1999-03-24 富士通株式会社 高速半導体装置
SE464949B (sv) * 1989-11-09 1991-07-01 Asea Brown Boveri Halvledarswitch
US5060031A (en) * 1990-09-18 1991-10-22 Motorola, Inc Complementary heterojunction field effect transistor with an anisotype N+ ga-channel devices
US5049951A (en) * 1990-12-20 1991-09-17 Motorola, Inc. Superlattice field effect transistor with monolayer confinement

Also Published As

Publication number Publication date
US5302840A (en) 1994-04-12
EP0519830A3 (en) 1993-03-10
EP1111681A1 (en) 2001-06-27
EP1111681B1 (en) 2003-12-03
EP0519830B1 (en) 2002-01-16
DE69232344D1 (de) 2002-02-21
DE69233266D1 (de) 2004-01-15
DE69232344T2 (de) 2002-06-27
JPH05251475A (ja) 1993-09-28
EP0519830A2 (en) 1992-12-23
DE69233266T2 (de) 2004-05-27

Similar Documents

Publication Publication Date Title
JP3135939B2 (ja) Ｈｅｍｔ型半導体装置
US5479033A (en) Complementary junction heterostructure field-effect transistor
US5060031A (en) Complementary heterojunction field effect transistor with an anisotype N+ ga-channel devices
US5705827A (en) Tunnel transistor and method of manufacturing same
US4583105A (en) Double heterojunction FET with ohmic semiconductor gate and controllable low threshold voltage
JPH09129751A (ja) トランジスタ用の半導体構造及び回路
JPH0511657B2 (ja)
JPH027532A (ja) 積層チャネル電界効果トランジスタ
EP0130676B1 (en) Semiconductor device having a hetero junction
CA2098919C (en) Semiconductor device
JP2527775B2 (ja) 電界効果トランジスタ及びその製造方法
JPS61147577A (ja) 相補型半導体装置
US4965645A (en) Saturable charge FET
JP3094500B2 (ja) 電界効果トランジスタ
JP3761203B2 (ja) セルフ・ド−プ相補性電界効果トランジスタ
JPH09237889A (ja) 半導体結晶積層体及びそれを用いた半導体装置
JP2611358B2 (ja) 半導体装置
JPH02111073A (ja) 絶縁ゲート電界効果トランジスタおよびその集積回路装置
JPS62199049A (ja) 半導体装置
JP2655594B2 (ja) 集積型半導体装置
JPH0513462A (ja) 化合物半導体構造
JP2530806B2 (ja) 相補型論理構造
JP2503594B2 (ja) 半導体集積装置及びその製造方法
JPH06188274A (ja) ヘテロ接合電界効果トランジスタ
JP3517803B2 (ja) 化合物半導体装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20001121

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071201

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081201

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees