JPS6327065A - ヘテロ接合二重チャネル半導体装置、この半導体装置を応用した電界効果トランジスタ、ならびにこの半導体装置を応用した負のコンダクタンスをもつ装置 - Google Patents

ヘテロ接合二重チャネル半導体装置、この半導体装置を応用した電界効果トランジスタ、ならびにこの半導体装置を応用した負のコンダクタンスをもつ装置

Info

Publication number
JPS6327065A
JPS6327065A JP62163870A JP16387087A JPS6327065A JP S6327065 A JPS6327065 A JP S6327065A JP 62163870 A JP62163870 A JP 62163870A JP 16387087 A JP16387087 A JP 16387087A JP S6327065 A JPS6327065 A JP S6327065A
Authority
JP
Japan
Prior art keywords
layer
carriers
semiconductor material
conductive channel
forbidden band
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62163870A
Other languages
English (en)
Inventor
ボルジュ　ヴァンテール
アルマン　タルデッラ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thales SA
Original Assignee
Thomson CSF SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson CSF SA filed Critical Thomson CSF SA
Publication of JPS6327065A publication Critical patent/JPS6327065A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/7727—Velocity modulation transistors, i.e. VMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は半導体に関するもので、さらに詳細には、応答
時間がチャネル内のキャリアの数の変化によってではな
く、キャリアの速度変化によって決まる、応答の早いヘ
テロ接合電界効果トランジスタに関する。
従来の技術 ｉ５ｋに、電界効果トランジスタにおいては、２つの電
極間の導電率、すなわちソースとドレイン間の導電率は
、第３の電極、すなわちゲートに印加される電圧により
制御されるみ現在のところ、電界効果トランジスタの導
電率を制御するには、ゲートの下方のキャリアの数を変
化させている。
このキャリア数は、ゲート電圧に対して単調に変化する
。
例えばＭＥＳＦＥＴ型のトランジスタでは、ゲートに正
電圧を印加すると導電チャネルの厚さが増加する。同様
に、絶縁ゲート型ＭＯ３ＦＥＴまたはヘテロ接合ＴＥＧ
ＦＥＴでは、ゲートに印加する電圧が大きくなるとこの
ゲートの下方のキャリア濃度が単調に増大する。
ヨーロッパ特許出願公開公報第０．０９１．８３１号に
は、導電率がゲートの下方のキャリア数ではなく、キャ
リアの速度変化によって決まる電界効果トランジスタが
記載されている。この特許出願において提案されている
解決法は、半導体層内にチャネルを形成し、禁制帯幅の
より広い２つの半導体層でこの半導体層をはさむことを
特徴とする。このためには、このチャネルの一方の側に
不純物としてドナーを少量注入し、他方の側に不純物と
してドナーまたはアクセプタを多量に注入する。このチ
ャネルの導電率は、これら不純物からなるキャリアの分
布状態によって異なる。このチャネル内のキャリア分布
の平均位置を制御するには通常のゲートと裏側電極内に
設置した付加ゲートを用いることができる。この結果、
キャリアは高易動度領域または低易動度領域のいずれか
に属することになるため、これらキャリアは数が変化せ
ずに易動度が変化することが可能となる。この動作原理
ははっきりと確かめられているが、この効果は、低温、
例えば液体ヘリウム温度である４°にでも非常に狭い領
域にしか現れない。
本発明の目的は、この効果、すなわちキャリア数の変化
ではなくキャリア速度の変化を利用したヘテロ接合電界
効果トランジスタを構成することのできるヘテロ接合二
重チャネル半導体装置を提供することである。
問題点を解決するための手段 本発明によれば、絶縁性基板と、（２つの電極間に導電
チャネルを形成するヘテロ接合と、）禁制帯幅の広い上
部層とを備え、上記導電チャネルは低易動度領域と高易
動度領域を備え、上記導電チャネルの導電状態は、上記
低易動度領域または上記高易動度領域にキャリアを引き
つけることのできるバイアス電場により制御されるヘテ
ロ接合半導体装置であって、上記導電チャネルは禁制帯
幅の狭い半導体材料からなる２つの層を備え、このうち
の一方の層は高易動度であり、他方の層は低易動度であ
り、これら２層は禁制帯幅の広い障壁層により互いに隔
てられ、この障壁層は十分薄くして、上記バイアス電場
が変化している間、トンネル効果によりキャリアが上記
高易動度領域から上記低易動度領域に、またはその逆方
向に通過できるようにすることを特徴とする装置が提供
される。
添付の図面を参照した以下の説明により本発明をよりよ
く理解できよう。また、上記した以外の特徴も以下の説
明の中に現れるであろう。
実施例 一般に、従来の電界効果トランジスタにおいては、応答
時間、すなわち最大利得周波数を決める主要なパラメー
タは、ソース−ゲート間の容量と、ソースとゲートのア
クセス抵抗との積である。従来の電界効果トランジスタ
では、原理的にはチャネル内でキャリア数が変化するこ
とが必要である。
従って、このパラメータが、従来の電界効果トランジス
タに固有の動作速度の限界を表す。先に述べたように、
上記ヨーロッパ特許出願公開公報第０、０９１．８３１
号においては、原理的にチャネル内でのキャリア濃度の
変化のない装置が提案されている。すなわち、この装置
は、チャネルを半導体層、例えばガリウム・ヒ素ＧａＡ
Ｓ層内に形成し、この半導体層を禁制帯幅のより広い２
つの半導体層、例えばアルミニウム・ガリウム・ヒ素の
合金層ではさみ、このチャネルの一方の側には不純物と
してドナーを少量注入し、他方の側には不純物としてド
ナーまたはアクセプタを多量に注入した構成である。こ
の場合には、このチャネルの導電率はもはやキャリアの
量ではなく、このチャネル内のキャリアの分布に依存す
るようになる。通常のゲートと基板の裏面に設けた電極
の間にバイアス電場を印加してこれらキャリアの分布の
平均位置を制御することにより、このチャネル内のキャ
リアの易動度をキャリア数を変えることなく変化させる
ことができる。先に説明したように、この効果は低温で
も非常に狭い領域にしか現れない。
第１図は、本発明のへテロ接合二重チャネル半導体装置
の断面図である。この半導体装置は絶縁性基板ｌＯを備
える。この絶縁性基板上には様々な半導体層が分子線エ
ピタキシーにより形成されてヘテロ接合を構成する。堆
積された第１の層１は、禁制帯幅が狭く、易動度が大き
く、しかもドープされていない半導体材料層である。こ
の層は、例えば、厚さｄｌが約１ミクロンのガリウム・
ヒ素ＧａＡｓで形成する。
この層の上には第２の半導体層２を成長させて厚さをｄ
２にする。この半導体材料は、禁制帯幅が広く、しかも
ドープされていない。厚さｄ２は十分薄くして、キャリ
アが半導体層間を量子力学的トンネル効果により通り抜
けられるようにする。
一般には、この層はアルミニウム・ガリウム・ヒ素の合
金ＡｌｘＧａ　Ｉ−）ＩＡｓで形成し、厚さは例えば５
０〜８０人にする。
この第２の半導体層上には、禁制帯幅が狭い、高濃度に
ドープされた半導体材料層３を成長させて厚さをｄ３に
する。厚さｄ、は、この層から自由キャリアが飛び出し
て移動できるよう十分薄くする。この層は一般にはシリ
コン原子Ｓｉを１０１８個／　ｃ＋ｄの濃度にドープし
たガリウム・ヒ素ＧａＡｓ層で形成し、厚さは例えば約
５０人にする。
この層の上には禁制帯幅の大きな半導体層を形成する。
この半導体層は厚さがｄ４で、この厚さの一部または全
体にわたってドープする。厚さｄ４は、公知の方法を用
いて自由キャリアが含まれないような厚さにする。この
層は、第２の半導体層２と同様アルミニウム・ガリウム
・ヒ素の合金で形成するとよい。厚さは、数１００人で
ある。
上記の構成に加えてさらに、側面にソース５とドレイン
６を形成し、最上層４の上にゲート７を形成し、絶縁性
基板上に裏面ゲート８を形成することにより本発明の構
造を完成させる。
このヘテロ接合半導体装置の動作は、上記のヨーロッ°
バ特許出願に記載された動作速度可変のトランジスタと
同じである。すなわち、このヘテロ接合半導体装置では
、２つのゲート７と８にそれぞれ電圧ＶＧ７とＶＨを印
加してソースとドレインの間に導電チャネルを形成し、
この２つのゲートの印加電圧を同期させて変える。する
と、このチャネル内のキャリア数が変化することなく、
単に、互いに易動度の異なる導電層のうちの一方または
他方にこのキャリアが閉込められて、ソースとドレイン
の間の抵抗が変化する。２つの導電層間に障壁が存在し
ているため、従来の構造におけるよりもキャリアの閉込
めが厳密になされ、その結果として、観測される易動度
がはるかに大きくなる。
しかも、チャネルの一方から他方へのキャリアの移動速
度、すなわちチャネルの切り換え速度が低下することは
ない。これは、キャリアの移動がトンネル効果により効
果的に行われるように障壁の厚さと高さを選んであるか
らである。従って、本発明では、キャリアの移動を利用
して、障壁に平行に伸びるチャネル内のキャリアの易動
度を制御する。
本発明のへテロ接合二重チャネル半導体装置の第２の実
施例が第２図に示されている。第１図の場合と同様、こ
の図には、絶縁性基板１０と、先に説明したのと同じ４
つの層１．２．３．４からなるヘテロ接合が描かれてい
る。第１のＮ１は禁制帯幅が狭く高易動度の層であり、
第２の層２は禁制帯幅の広い層であり、第３の層は禁制
帯幅が狭く低易動度の層であり、最後の第４の層４は禁
制帯幅の広い層である。絶縁性基板は、禁制帯幅の広い
付加層９により、ドープされていない導電層１とは隔て
られている。この付加層９は、層２や４と同様、例えば
アルミニウム・ガリウム・ヒ素の合金で形成する。この
構造にすると、裏側電極を絶縁性基板１０の裏面に配置
するという第１図の場合とは異なり、この絶縁性基板１
０と禁制帯幅の広い付加層９の間の位置に裏側電極を配
置することができる。このような構造になっていると、
裏側電極を実際に動作が行われる部分に近づけることが
できるので制御が容易となる。従って、集積回路におい
て使用するのにはこの構造のほうが適しているであろう
。
第３ａ図と第３ｂ図は、上記のへテロ接合二重チャネル
半導体装置の動作を説明するための図である。両方の図
には、各導電層の伝導帯の最小エネルギーＥ。が示され
ている。また、各導電層内のキーｖ’）アの分布が、キ
ャリアが高易動度層に閉込められた場合（第３ａ図）と
低易動度層に閉込められた場合（第３ｂ図）について、
斜線部で表されている。
第５図は、キャリア濃度に依存する障壁と二重チャネル
を備える本発明のへテロ接合半導体装置の単位面積Ｓあ
たりの平均コンダクタンスＧ　（ｓ）を示すグラフであ
る。まず２ボルト／ミクロンの強さの電場Ｅ１を裏側ゲ
ート８とソース５０間に印加すると、この電圧とゲート
７とソースとによりキャリア濃度が変化し、それに応じ
てコンダクタンスが変わる。このときキャリアは低易動
度領域に閉込められたままになることが多い。コンダク
タンスの最大値は、キャリア濃度が３〜３．５×１０”
／ｃｊだと約０．１１Ｘ１０−’Ｓ　（Ｓは、導電率お
よびコンダクタンスの単位であるシーメンス）になる。
次に、約１ボルト／ミクロンの強さの第２の電場を印加
すると、多くのキャリアは高易動度領域に移動する。こ
のときコンダクタンスは、キャリア濃度の関数として、
第１の電場Ｅ１の場合と同じ形の曲線に沿って変化する
。ただし、コンダクタンスの値は第１の電場Ｅ１の場合
よりも大きくなっている。コンダクタンスの最大値は、
約１１５　Ｘｌ０−”Ｓである。第６図は、電場が第１
の値から第２の値に変化したときのコンダクタンスＧ　
（ｓ）をキャリア濃度の関数として表したグラフである
。一方の曲線は二重チャネルと障壁を備える本発明の構
造についてのコンダクタンス変化であり、もう一方の曲
線は従来の技術で説明した、二重チャネルではあるが障
壁のない構造についてのコンダクタンス変化である。巳
の図から、キャリアの表面濃度が３〜５ｘｌＯ”個／　
ｃａｆのときには、コンダクタンスが本発明の構造にお
いて従来の構造よりも２５倍大きいことがわかる（０゜
０２Ｘ１０−’Ｓと０．５　Ｘｌ０−’　Ｓ　）。
本発明の構造は、応答速度の大きい電界効果トランジス
タに特に応用することができる。なぜなら、コンダクタ
ンスを大きく変化させるのにキャリア濃度を一定にして
おくことができるので、チャネル内の電荷の増加に伴っ
て発生する容量効果による遅延がないからである。
しかし、第５図に示されているように、このタイプの装
置ではキャリア数が増加するとコンダクタンスが小さく
なる。すなわち、相互コンダクタンスが負になる。従っ
て、上記のへテロ接合二重チャネル半導体装置は、ゲー
ト電圧の範囲内で導電チャネル内のキャリア数が増加す
るときにコンダクタンスが低下するような負の相互コン
ダクタンスをもつ装置にも応用することができる。つま
り、このタイプの装置は相補型トランジスタと同じ動作
をする。キャリアが電子であるチャネルを備える本発明
の装置では、−ゲートに正電圧を印加することによりソ
ース−ドレイン間の抵抗を大きくしている。これは、キ
ャリアが正孔であるチャネルを備える従来の装置の場合
と同じである。しかし、チャネルの高ドープ領域、すな
わち層３は十分薄くして量子井戸を形成し、各層に垂直
な方向へのキャリアの運動が量子化されるようにする必
要がある。相互コンダクタンスが負になるのは以下の理
由による。あらゆる電界効果トランジスタと同じように
、チャネル内のキャリア濃度はゲート電圧で制御する。
キャリア濃度が低いときにはキャリアはすべてチャネル
の高易動度領域内にある。すなわち、キャリアは第３ａ
図に示されたように分布する。従って、相互コンダクタ
ンスは正である。キャリア濃度を大きくしていくと、量
子井戸の最低エネルギ準位がフェルミ準位およびこのチ
ャネルのドープされていない領域の最低エネルギー準位
に近づく。このとき、このチャネルのドープされた領域
、すなわち層３にはキャリアが充たされ始める。この結
果、このチャネルの平均易動度は低下する。しかし、最
も重要な効果は、共鳴トンネル効果によりこのチャネル
の２つの導電領域、すなわち導電層１と３でエネルギ準
位間の相互作用が起こって、キャリアがこのチャネルの
どちらの半導体層に属するとは厳密に言えなくなること
から生ずる。つまり、第４図に示すように、キャリアは
すべてこのチャネルの導電層１と３の両方に存在するた
め、このチャネルのドープされた領域、すなわち導電層
３内の不純物のためにキャリアはすべて非常に拡散しや
すくなる。この結果として易動度が大きく低下するので
、このチャネル内のキャリア数が増加してもコンダクタ
ンスは小さくなる。最後に、キャリア濃度が上昇し続け
ると、増えたキマリアはこのチャネルのドープされた層
３に入り込むことが多いので相互コンダクタンスは再び
正になる。
電流はソース−ドレイン方向に流れるので、共鳴トンネ
ル効果によってキャリアを移動させてキャリアの易動度
変化と障壁の変化を同時に制御することができる。この
ような動作を実現するための条件は、薄い導電層３の厚
さを十分薄くしてキャリアの垂直方向の運動が量子化さ
れるようにし、ピンチオフの近くでこの量子化されたエ
ネルギ単位の最低値が高易動度でドープされていない層
の最低エネルギ準位よりも高くなるようにすることであ
る。このようにするためには、一般に、薄い導電層３の
厚さｄ３を約５０人にする。使用する材料は、先に示し
たのと同じシリコン原子をドープしたガリウム・ヒ素で
ある。さらに、裏側電極が必要ない。この効果は低温に
するほど顕著に現れるであろう。第５図に示した計算結
果かられかるように、上記のタイプのチャネルのコンダ
クタンスの最大値と最小値はキャリア濃度を大きくする
ことにより得られる。その比の値は、７７°にで３〜６
である。
本発明は、添付の図面を参照して説明した上記の実施例
のみに限られることはない。特に、使用する材料をここ
に記載した以外のものにすることができる。例えば、禁
制帯幅の広い層をＩｎＰで形成し、禁制帯幅の狭い層を
Ｉｎｏ、５７６ａｏ、　５３ＡＳで形成することができ
る。インジウムとガリウムの比をこのような値にしたの
は、積重ねる層の間の格子定数を一致させて、このヘテ
ロ接合を形成する各層間の接合部の特性をよくするため
である。
最後に、本発明の説明においてはキャリアが電子であり
、ドーパントがアクセプタであると暗に仮定して話を進
めたが、キャリアが正孔であり、ドーパントがアクセプ
タの場合にも同様に本発明を適用することができる。
【図面の簡単な説明】
第１図は、本発明のへテロ接合電界効果トランジスタの
第１の実施例の断面図であり、第２図は、本発明のへテ
ロ接合電界効果トランジスタの別の実施例の断面７図で
あり、第３ａ図は、キャリアが高易動度領域に存在して
いる場合のキャリアの分布図であり、第３ｂ図は、キャ
リアが低易動度領域に存在している場合のキャリアの分
布図であり、第４図は、キャリアを分散させて、本発明
の半導体装置を相互コンダクタンスが負になる装置に応
用した場合のキャリアの分布を示す図であり、第５図は
、チャネルの単位面積ＳあたりのコンダクタンスＧ　（
ｓ）を、キャリア濃度と印加するバイアス電場の関数と
して示したグラフであり、第６図は、コンダクタンスの
キャリア濃度による変化を、本発明の構造の場合と、こ
の構造に最も似た従来の構造の場合について示したグラ
フである。 （主な参照番号） １・・ドープされていない半導体材料層、２・・障壁層
、 ３・・ドープされた半導体材料層、 ４・・上部層、　　　　　５・・ソース、６・・ドレイ
ン、　　　　７，８・・ゲート、１０・・絶縁性基板

Claims (8)

    【特許請求の範囲】
  1. （１）絶縁性基板と、２つの電極間に導電チャネルを形
    成するヘテロ接合と、禁制帯幅の広い上部層とを備え、
    上記導電チャネルは低易動度領域と高易動度領域を備え
    、上記導電チャネルの導電状態は、上記低易動度領域ま
    たは上記高易動度領域にキャリアを引きつけることので
    きるバイアス電場により制御されるヘテロ接合半導体装
    置であって、上記導電チャネルは禁制帯幅の狭い半導体
    材料からなる２つの層を備え、このうちの一方の層は高
    易動度であり、他方の層は低易動度であり、これら２層
    は禁制帯幅の広い障壁層により互いに隔てられ、この障
    壁層は十分薄くして、上記バイアス電場が変化すると、
    トンネル効果によりキャリアが上記高易動度領域から上
    記低易動度領域に、またはその逆方向に通過できるよう
    にすることを特徴とする装置。
  2. （２）上記高易動度層がドープされていない半導体材料
    層であり、上記低易動度層が高ドープ半導体材料層であ
    ることを特徴とする特許請求の範囲第１項記載の装置。
  3. （３）上記障壁層が、ドープされていない合金層である
    ことを特徴とする特許請求の範囲第１項または第２項に
    記載の装置。
  4. （４）上記高易動度層がドープされていないガリウム・
    ヒ素層であり、上記低易動度層がシリコン原子をドープ
    したガリウム・ヒ素層であり、上記禁制帯幅の広い層が
    ガリウム・ヒ素・アルミニウムの合金層であることを特
    徴とする特許請求の範囲第１〜３項のいずれか１項に記
    載の装置。
  5. （５）禁制帯幅の広い付加層を、上記絶縁性基板と禁制
    帯幅の狭い対応する半導体材料層の間に配置することを
    特徴とする特許請求の範囲第１項に記載の装置。
  6. （６）禁制帯幅が狭く低易動度である上記層に接触する
    禁制帯幅の広い層が、厚さ方向の少なくとも一部分に沿
    ってドープされていることを特徴とする特許請求の範囲
    第１〜５項のいずれか１項に記載の装置。
  7. （７）絶縁性基板と、２つの電極間に導電チャネルを形
    成するヘテロ接合と、禁制帯幅の広い上部層とを備え、
    上記導電チャネルは、禁制帯幅の広い障壁層により互い
    に隔てられた、禁制帯幅が狭く高易動度の半導体材料層
    と、禁制帯幅が狭く低易動度の半導体材料層とを備え、
    上記導電チャネルは上記２つの半導体材料層のいずれか
    にキャリアを引つけることのできるバイアス電場により
    制御され、上記障壁層は十分薄くして、上記バイアス電
    場が変化すると、トンネル効果によりキャリアが上記高
    易動度半導体材料層から上記低易動度半導体層に、また
    はその逆方向に通過できるようにしたヘテロ接合半導体
    装置を応用した電界効果トランジスタであって、上記導
    電チャネルの障壁層は、トンネル効果によりキャリアが
    通過できる標準的には５０〜８０Åの厚さであり、上記
    バイアス電場は、このバイアス電場が変化している間に
    上記導電チャネル内でキャリア数が変化しないように、
    上記絶縁性基板上に設置された電極と禁制帯幅の広い上
    記上部層上に設置された電極との間に印加することを特
    徴とする電界効果トランジスタ。
  8. （８）絶縁性基板と、２つの電極間に導電チャネルを形
    成するヘテロ接合と、禁制帯幅の広い上部層とを備え、
    上記導電チャネルは、禁制帯幅の広い障壁層により互い
    に隔てられた、禁制帯幅が狭く高易動度の半導体材料層
    と、禁制帯幅が狭く低易動度の半導体材料層とを備え、
    上記導電チャネルは上記２つの半導体材料層のいずれか
    にキャリアを引つけることのできるバイアス電場により
    制御され、上記障壁層は十分薄くして、上記バイアス電
    場が変化すると、トンネル効果によりキャリアが上記高
    易動度半導体材料層から上記低易動度半導体層に、また
    はその逆方向に通過できるようにしたヘテロ接合半導体
    装置を応用した、負のコンダクタンスをもつ装置であっ
    て、上記低易動度層は標準的には５０Åと非常に薄くし
    て、キャリア濃度が、禁制帯幅の広い上記上部層上に設
    置された電極に印加するバイアス電場を大きくすること
    により制御することのできる第１の閾値よりも大きいが
    、トンネル効果による相互作用が消えないための最大値
    である第２の閾値よりも小さい場合に、禁制帯幅が狭く
    易動度が互いに異なる上記２つの半導体材料層がトンネ
    ル効果により相互作用することを特徴とする装置。
JP62163870A 1986-06-30 1987-06-30 ヘテロ接合二重チャネル半導体装置、この半導体装置を応用した電界効果トランジスタ、ならびにこの半導体装置を応用した負のコンダクタンスをもつ装置 Pending JPS6327065A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR8609441A FR2600821B1 (fr) 1986-06-30 1986-06-30 Dispositif semi-conducteur a heterojonction et double canal, son application a un transistor a effet de champ, et son application a un dispositif de transductance negative
FR8609441 1986-06-30

Publications (1)

Publication Number Publication Date
JPS6327065A true JPS6327065A (ja) 1988-02-04

Family

ID=9336858

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62163870A Pending JPS6327065A (ja) 1986-06-30 1987-06-30 ヘテロ接合二重チャネル半導体装置、この半導体装置を応用した電界効果トランジスタ、ならびにこの半導体装置を応用した負のコンダクタンスをもつ装置

Country Status (4)

Country Link
US (1) US4806998A (ja)
EP (1) EP0255416A1 (ja)
JP (1) JPS6327065A (ja)
FR (1) FR2600821B1 (ja)

Families Citing this family (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4882608A (en) * 1987-02-09 1989-11-21 International Business Machines Corporation Multilayer semiconductor device having multiple paths of current flow
JPH07120782B2 (ja) * 1987-06-22 1995-12-20 日本電気株式会社 半導体装置
JPH088353B2 (ja) * 1988-01-21 1996-01-29 三菱電機株式会社 二次元ヘテロ接合素子
EP0334006A1 (en) * 1988-02-22 1989-09-27 Siemens Aktiengesellschaft Stacked channel heterojunction fet
DE3811801A1 (de) * 1988-04-08 1989-10-19 Siemens Ag Halbleiter-bauelement, geeignet als extrem schneller schalter
US4899200A (en) * 1988-06-03 1990-02-06 Regents Of The University Of Minnesota Novel high-speed integrated heterostructure transistors, photodetectors, and optoelectronic circuits
US4905063A (en) * 1988-06-21 1990-02-27 American Telephone And Telegraph Company, At&T Bell Laboratories Floating gate memories
US4945393A (en) * 1988-06-21 1990-07-31 At&T Bell Laboratories Floating gate memory circuit and apparatus
JPH0226077A (ja) * 1988-07-15 1990-01-29 Fujitsu Ltd 半導体機能素子
US5130766A (en) * 1988-08-04 1992-07-14 Fujitsu Limited Quantum interference type semiconductor device
US5021841A (en) * 1988-10-14 1991-06-04 University Of Illinois Semiconductor device with controlled negative differential resistance characteristic
US4994868A (en) * 1988-12-06 1991-02-19 Itt Corporation Heterojunction confined channel FET
US4962050A (en) * 1988-12-06 1990-10-09 Itt Corporation GaAs FET manufacturing process employing channel confining layers
DE69018842T2 (de) * 1989-01-24 1995-12-07 Philips Electronics Nv Integrierte Halbleitervorrichtung, die einen Feldeffekt-Transistor mit isoliertem, auf einem erhöhtem Pegel vorgespanntem Gate enthält.
US5107312A (en) * 1989-09-11 1992-04-21 Harris Corporation Method of isolating a top gate of a MESFET and the resulting device
US5225895A (en) * 1989-12-20 1993-07-06 Sanyo Electric Co., Ltd. Velocity-modulation transistor with quantum well wire layer
US5055891A (en) * 1990-05-31 1991-10-08 Hewlett-Packard Company Heterostructure transistor using real-space electron transfer
JP2919581B2 (ja) * 1990-08-31 1999-07-12 三洋電機株式会社 速度変調トランジスタ
GB2248967A (en) * 1990-10-19 1992-04-22 Philips Electronic Associated A high mobility semiconductor device
US5124762A (en) * 1990-12-31 1992-06-23 Honeywell Inc. Gaas heterostructure metal-insulator-semiconductor integrated circuit technology
US5159421A (en) * 1991-06-28 1992-10-27 Nec Research Institute, Inc. Double channel heterostructures
US5401980A (en) * 1991-09-04 1995-03-28 International Business Machines Corporation 2D/1D junction device as a Coulomb blockade gate
US5241190A (en) * 1991-10-17 1993-08-31 At&T Bell Laboratories Apparatus for contacting closely spaced quantum wells and resulting devices
FR2684807B1 (fr) * 1991-12-10 2004-06-11 Thomson Csf Transistor a puits quantique a effet tunnel resonnant.
GB9126480D0 (en) * 1991-12-13 1992-02-12 Toshiba Cambridge Res Center Velocity modulation transistor
DE4303598C2 (de) * 1993-02-08 1999-04-29 Marcus Dr Besson Halbleiterbauelement, insbesondere Feldeffekttransistor mit vergrabenem Gate
GB9325526D0 (en) * 1993-12-14 1994-02-16 Toshiba Cambridge Res Center Semiconductor drive
KR0137601B1 (ko) * 1994-09-16 1998-04-28 양승택 전자의 간섭성을 이용한 양자간섭 트랜지스터
US5811830A (en) * 1995-06-08 1998-09-22 The United States Of America As Represented By The Secretary Of The Army Quantum well optical waveguide phase shifter
US6479862B1 (en) 2000-06-22 2002-11-12 Progressant Technologies, Inc. Charge trapping device and method for implementing a transistor having a negative differential resistance mode
US6724655B2 (en) * 2000-06-22 2004-04-20 Progressant Technologies, Inc. Memory cell using negative differential resistance field effect transistors
US6512274B1 (en) 2000-06-22 2003-01-28 Progressant Technologies, Inc. CMOS-process compatible, tunable NDR (negative differential resistance) device and method of operating same
US6559470B2 (en) 2000-06-22 2003-05-06 Progressed Technologies, Inc. Negative differential resistance field effect transistor (NDR-FET) and circuits using the same
US6594193B2 (en) 2000-06-22 2003-07-15 Progressent Technologies, Inc. Charge pump for negative differential resistance transistor
US6518589B2 (en) 2000-06-22 2003-02-11 Progressant Technologies, Inc. Dual mode FET & logic circuit having negative differential resistance mode
US6596617B1 (en) 2000-06-22 2003-07-22 Progressant Technologies, Inc. CMOS compatible process for making a tunable negative differential resistance (NDR) device
US6754104B2 (en) * 2000-06-22 2004-06-22 Progressant Technologies, Inc. Insulated-gate field-effect transistor integrated with negative differential resistance (NDR) FET
US6894327B1 (en) 2001-12-21 2005-05-17 Progressant Technologies, Inc. Negative differential resistance pull up element
US7453083B2 (en) * 2001-12-21 2008-11-18 Synopsys, Inc. Negative differential resistance field effect transistor for implementing a pull up element in a memory cell
US6878975B2 (en) * 2002-02-08 2005-04-12 Agilent Technologies, Inc. Polarization field enhanced tunnel structures
US6847562B2 (en) * 2002-06-28 2005-01-25 Progressant Technologies, Inc. Enhanced read and write methods for negative differential resistance (NDR) based memory device
US6853035B1 (en) 2002-06-28 2005-02-08 Synopsys, Inc. Negative differential resistance (NDR) memory device with reduced soft error rate
US6795337B2 (en) * 2002-06-28 2004-09-21 Progressant Technologies, Inc. Negative differential resistance (NDR) elements and memory device using the same
US7098472B2 (en) * 2002-06-28 2006-08-29 Progressant Technologies, Inc. Negative differential resistance (NDR) elements and memory device using the same
US6864104B2 (en) * 2002-06-28 2005-03-08 Progressant Technologies, Inc. Silicon on insulator (SOI) negative differential resistance (NDR) based memory device with reduced body effects
US6912151B2 (en) * 2002-06-28 2005-06-28 Synopsys, Inc. Negative differential resistance (NDR) based memory device with reduced body effects
US6567292B1 (en) 2002-06-28 2003-05-20 Progressant Technologies, Inc. Negative differential resistance (NDR) element and memory with reduced soft error rate
US7095659B2 (en) * 2002-06-28 2006-08-22 Progressant Technologies, Inc. Variable voltage supply bias and methods for negative differential resistance (NDR) based memory device
US6979580B2 (en) * 2002-12-09 2005-12-27 Progressant Technologies, Inc. Process for controlling performance characteristics of a negative differential resistance (NDR) device
US6849483B2 (en) * 2002-12-09 2005-02-01 Progressant Technologies, Inc. Charge trapping device and method of forming the same
US6812084B2 (en) * 2002-12-09 2004-11-02 Progressant Technologies, Inc. Adaptive negative differential resistance device
US6806117B2 (en) * 2002-12-09 2004-10-19 Progressant Technologies, Inc. Methods of testing/stressing a charge trapping device
US6980467B2 (en) * 2002-12-09 2005-12-27 Progressant Technologies, Inc. Method of forming a negative differential resistance device
US7012833B2 (en) * 2002-12-09 2006-03-14 Progressant Technologies, Inc. Integrated circuit having negative differential resistance (NDR) devices with varied peak-to-valley ratios (PVRs)
US7005711B2 (en) * 2002-12-20 2006-02-28 Progressant Technologies, Inc. N-channel pull-up element and logic circuit
FR2870045B1 (fr) * 2004-05-07 2006-07-21 Thales Sa Dispositif a heterojonction ferromagnetique/semi-conductrice a double canal
KR100604870B1 (ko) * 2004-06-16 2006-07-31 삼성전자주식회사 접합 영역의 어브럽트니스를 개선시킬 수 있는 전계 효과트랜지스터 및 그 제조방법
JP4650224B2 (ja) * 2004-11-19 2011-03-16 日亜化学工業株式会社 電界効果トランジスタ
JP5087818B2 (ja) * 2005-03-25 2012-12-05 日亜化学工業株式会社 電界効果トランジスタ
JP2007005764A (ja) * 2005-05-27 2007-01-11 Toyota Motor Corp 半導体装置とその製造方法
US7492021B2 (en) * 2005-10-17 2009-02-17 Northern Lights Semiconductor Corp. Magnetic transistor
KR101632314B1 (ko) * 2009-09-11 2016-06-22 삼성전자주식회사 전계 효과형 반도체 소자 및 그 제조 방법
US8541773B2 (en) 2011-05-02 2013-09-24 Intel Corporation Vertical tunneling negative differential resistance devices
US10958216B2 (en) 2019-08-22 2021-03-23 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and operation method thereof

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4194935A (en) * 1978-04-24 1980-03-25 Bell Telephone Laboratories, Incorporated Method of making high mobility multilayered heterojunction devices employing modulated doping
JPH0665216B2 (ja) * 1981-12-28 1994-08-22 日本電気株式会社 半導体装置
JPS58178572A (ja) * 1982-04-14 1983-10-19 Hiroyuki Sakaki 移動度変調形電界効果トランジスタ
JPS5986268A (ja) * 1982-11-10 1984-05-18 Agency Of Ind Science & Technol 変調ド−ピング層を動作層とするシヨツトキ−ゲ−ト型電界効果トランジスタ−
JPS60189268A (ja) * 1984-03-08 1985-09-26 Fujitsu Ltd 半導体装置
US4558337A (en) * 1984-05-30 1985-12-10 Texas Instruments Inc. Multiple high electron mobility transistor structures without inverted heterojunctions
JPS6127681A (ja) * 1984-07-17 1986-02-07 Res Dev Corp Of Japan 超格子構造のチヤネル部をもつ電界効果トランジスタ
JPS61147578A (ja) * 1984-12-21 1986-07-05 Sony Corp 半導体装置

Also Published As

Publication number Publication date
US4806998A (en) 1989-02-21
EP0255416A1 (fr) 1988-02-03
FR2600821B1 (fr) 1988-12-30
FR2600821A1 (fr) 1987-12-31

Similar Documents

Publication Publication Date Title
JPS6327065A (ja) ヘテロ接合二重チャネル半導体装置、この半導体装置を応用した電界効果トランジスタ、ならびにこの半導体装置を応用した負のコンダクタンスをもつ装置
US4424525A (en) High electron mobility single heterojunction semiconductor devices
CA1242287A (en) Semiconductor device exhibiting negative transconductance
JPH05110086A (ja) トンネルトランジスタ
CA1217575A (en) Mobility-modulation field-effect transistor
US4740822A (en) Field effect device maintaining a high speed operation in a high voltage operation
JPH06104288A (ja) ヘテロ接合電界効果トランジスタおよびその製造方法
US6004137A (en) Method of making graded channel effect transistor
JPH05211341A (ja) 半導体装置
JPH05211178A (ja) 調節されたエネルギ帯を有する薄膜形電界効果トランジスタ
JPH084138B2 (ja) 半導体装置
US4903091A (en) Heterojunction transistor having bipolar characteristics
USRE33584E (en) High electron mobility single heterojunction semiconductor devices
JPS5953714B2 (ja) 半導体装置
JPS639388B2 (ja)
JPS59184573A (ja) 電界効果トランジスタ
GB2296373A (en) Semiconductor device
KR100199024B1 (ko) 두개의 비대칭 양자점을 갖는 평면 공명관통 트랜지스터
JPH0354465B2 (ja)
JPH0230182B2 (ja) Handotaisochi
US5712491A (en) Lateral theta device
US6080996A (en) Unipolar three-terminal resonant-tunneling transistor
JP3054216B2 (ja) 半導体装置
JPH0620142B2 (ja) 半導体装置
JP2715868B2 (ja) 電界効果トランジスタ