JPH0226077A - 半導体機能素子 - Google Patents
半導体機能素子Info
- Publication number
- JPH0226077A JPH0226077A JP63175071A JP17507188A JPH0226077A JP H0226077 A JPH0226077 A JP H0226077A JP 63175071 A JP63175071 A JP 63175071A JP 17507188 A JP17507188 A JP 17507188A JP H0226077 A JPH0226077 A JP H0226077A
- Authority
- JP
- Japan
- Prior art keywords
- channel
- phase
- gate electrodes
- length
- ohmic contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 18
- 230000000694 effects Effects 0.000 claims abstract description 18
- 230000005428 wave function Effects 0.000 claims abstract description 15
- 238000004519 manufacturing process Methods 0.000 abstract 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 11
- 238000010586 diagram Methods 0.000 description 7
- 230000005684 electric field Effects 0.000 description 7
- 239000000758 substrate Substances 0.000 description 3
- 238000013528 artificial neural network Methods 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000005533 two-dimensional electron gas Effects 0.000 description 2
- 230000005642 Aharonov-Bohm effect Effects 0.000 description 1
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/50—Adding; Subtracting
- G06F7/501—Half or full adders, i.e. basic adder cells for one denomination
- G06F7/5013—Half or full adders, i.e. basic adder cells for one denomination using algebraic addition of the input signals, e.g. Kirchhoff adders
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66977—Quantum effect devices, e.g. using quantum reflection, diffraction or interference effects, i.e. Bragg- or Aharonov-Bohm effects
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
- H03K19/21—EXCLUSIVE-OR circuits, i.e. giving output if input signal exists at only one input; COINCIDENCE circuits, i.e. giving output only if all input signals are identical
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/80—Simultaneous conversion using weighted impedances
- H03M1/802—Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Power Engineering (AREA)
- Mathematical Analysis (AREA)
- Mathematical Physics (AREA)
- Pure & Applied Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Computing Systems (AREA)
- Computational Mathematics (AREA)
- Mathematical Optimization (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Crystallography & Structural Chemistry (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Algebra (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
量子干渉効果を利用した半導体機能素子の改良に関し、
量子干渉効果素子に於ける物理現象を利用し、論理回路
や機能ユニットを少ない個数の素子で構成したり、或い
は、入力変化に対して複雑な応答をする素子群を構成す
ることが簡単且つ容易に実現できる半導体機能素子の提
供を目的とし、入力端と出力端との間に在って量子干渉
効果を生ずる分岐通路をもつチャネルと、該チャネルを
横切って配設され且つ電圧が印加された際に前記分岐通
路を走行する電子の波動関数に於ける位相をずらし得る
長さに選択されたゲート電極とを備えてなるよう構成す
る。
や機能ユニットを少ない個数の素子で構成したり、或い
は、入力変化に対して複雑な応答をする素子群を構成す
ることが簡単且つ容易に実現できる半導体機能素子の提
供を目的とし、入力端と出力端との間に在って量子干渉
効果を生ずる分岐通路をもつチャネルと、該チャネルを
横切って配設され且つ電圧が印加された際に前記分岐通
路を走行する電子の波動関数に於ける位相をずらし得る
長さに選択されたゲート電極とを備えてなるよう構成す
る。
本発明は、量子干渉効果を利用した半導体機能素子の改
良に関する。
良に関する。
一般に、半導体集積回路装置では、基本ゲート特性が決
まっているトランジスタを複数個組み合わせることに依
って所要の論理回路或いは機能ユニットを構成している
。
まっているトランジスタを複数個組み合わせることに依
って所要の論理回路或いは機能ユニットを構成している
。
このような半導体集積回路装置には、大別して三つの問
題がある。
題がある。
（１１集積度を向上する為には、個々のトランジスタに
於ける寸法を小さ（することしか手段がな（、従って、
微細化技術に関する障壁や集積化に起因する熱量に関す
る物理的な障壁が問題となる。
於ける寸法を小さ（することしか手段がな（、従って、
微細化技術に関する障壁や集積化に起因する熱量に関す
る物理的な障壁が問題となる。
（２）個々のゲート特性が単純であることから、複雑な
機能ユニットを構成する為には、それに応じた多数のト
ランジスタが必要になる。そのように多数のトランジス
タを用いた場合、トランジスタ単体のスイッチング・ス
ピードは高速であっても、機能ユニットの動作速度は格
段に遅くなってしまう。
機能ユニットを構成する為には、それに応じた多数のト
ランジスタが必要になる。そのように多数のトランジス
タを用いた場合、トランジスタ単体のスイッチング・ス
ピードは高速であっても、機能ユニットの動作速度は格
段に遅くなってしまう。
（３） 外部入力の変化に対し、トランジスタの応答
が単調なことである。これは、回路設計の容易さからす
ると歓迎されるべき特性ではあるが、例えば、神経回路
網の如きものを構成するのには不利である。その理由は
、神経回路網に於いては、入力変化に対する複雑な応答
が基本になるからである。
が単調なことである。これは、回路設計の容易さからす
ると歓迎されるべき特性ではあるが、例えば、神経回路
網の如きものを構成するのには不利である。その理由は
、神経回路網に於いては、入力変化に対する複雑な応答
が基本になるからである。
このようなことから、少ない個数の素子で論理回路や機
能ユニットを構成することが可能であると共に入力変化
に対し様々な応答をする素子群が比較的簡単な手段で構
成できる機能性を有する単体素子の実現が望まれる。
能ユニットを構成することが可能であると共に入力変化
に対し様々な応答をする素子群が比較的簡単な手段で構
成できる機能性を有する単体素子の実現が望まれる。
〔従来の技術〕
近年、量子干渉効果素子についての開発及び研究が進展
している（要すれば、ｒｓ、Ｄａｔｔａｅｔａｌ Ｐ
ｈｙｓ、Ｒｅｖ、Ｌｅｔｔ、５５１９８５ ｐ、２３
４４Ｊ、「Ｓ、［）ａｔｔａｅｔａｌ Ａｐｐｌ、Ｐ
ｈｙｓ、Ｌｅｔｔ、１主１９８６ ｐ、４８７Ｊ、ｒ
Ｓ、Ｂａｎｄｙｏｐａｄｈｙａｙ ｅｔａｌ ＩＥ
ＤＭ−８６Ｔｅｃｈ、Ｄｉｇ、ｐ、７６Ｊなどを参照）
。
している（要すれば、ｒｓ、Ｄａｔｔａｅｔａｌ Ｐ
ｈｙｓ、Ｒｅｖ、Ｌｅｔｔ、５５１９８５ ｐ、２３
４４Ｊ、「Ｓ、［）ａｔｔａｅｔａｌ Ａｐｐｌ、Ｐ
ｈｙｓ、Ｌｅｔｔ、１主１９８６ ｐ、４８７Ｊ、ｒ
Ｓ、Ｂａｎｄｙｏｐａｄｈｙａｙ ｅｔａｌ ＩＥ
ＤＭ−８６Ｔｅｃｈ、Ｄｉｇ、ｐ、７６Ｊなどを参照）
。
第６図は量子干渉効果素子の要部説明図を表している。
図に於いて、１１は電子が走行するチャネル、１１Ａ及
びＩＩＢは分岐通路、１２及び１３はコンタクト、Ｌは
分岐路長、Ｅは電源をそれぞれ示している。
びＩＩＢは分岐通路、１２及び１３はコンタクト、Ｌは
分岐路長、Ｅは電源をそれぞれ示している。
この素子では、コンタクト１２から注入された１個の電
子の波動関数は分岐通路１１ＡとＩＩＢとに分けられ、
分岐通路長りを走行した後、再び重ね合わされ、コンタ
クト１３に到達する。この過程で、分岐通路１１Ａ及び
ＩＩＢに電場或いは磁場が印加されていた場合、分岐通
路ｌｌＡ及び１１Ｂそれぞれに於ける電子の波動関数に
位相差を生じ、前記のように重ね合わされた際に干渉を
起こすことになる。この干渉に依る透過率をコンダクタ
ンスＧで記述すると、 Ｇ＝Ｇ、 （１＋ ＜ｃｏｓ φ〉 ）であり、
ここで、２ｃｏが非干渉時のコンダクタンスであり、ま
た、ｃｏｓφに付されたブラケット１＞）は電子のアン
サンプル平均であることを示し、更にまた、φは電場或
いは磁場に依る電子の波動関数の位相ずれを示している
。
子の波動関数は分岐通路１１ＡとＩＩＢとに分けられ、
分岐通路長りを走行した後、再び重ね合わされ、コンタ
クト１３に到達する。この過程で、分岐通路１１Ａ及び
ＩＩＢに電場或いは磁場が印加されていた場合、分岐通
路ｌｌＡ及び１１Ｂそれぞれに於ける電子の波動関数に
位相差を生じ、前記のように重ね合わされた際に干渉を
起こすことになる。この干渉に依る透過率をコンダクタ
ンスＧで記述すると、 Ｇ＝Ｇ、 （１＋ ＜ｃｏｓ φ〉 ）であり、
ここで、２ｃｏが非干渉時のコンダクタンスであり、ま
た、ｃｏｓφに付されたブラケット１＞）は電子のアン
サンプル平均であることを示し、更にまた、φは電場或
いは磁場に依る電子の波動関数の位相ずれを示している
。
電場を印加した際に於ける位相差φ（ｅ ｌ ｅ ｃｔ
ｒｏｓｔａｔｉｃ Ａｈａｒｏｎｏｖ−Ｂｏｈｍ
ｅｆｆｅｃｔ）は、加えられた電場ε３の関数として、 φ＝ｅ ｇｌｌ Ｌ −ｄ／ｈｖＸ で与えられる。ここで、ｅは電気素量、ε、は分岐通路
１１Ａ並びにＩＩＢにＺ方向から加わる電界、Ｌは分岐
通路長（第６図参照）、ｄは分岐通路１１Ａ及びＩＩＢ
の距離、ｈはブランク定数、ｖ８は電子の進行方向に於
ける速度をそれぞれ示している。
ｒｏｓｔａｔｉｃ Ａｈａｒｏｎｏｖ−Ｂｏｈｍ
ｅｆｆｅｃｔ）は、加えられた電場ε３の関数として、 φ＝ｅ ｇｌｌ Ｌ −ｄ／ｈｖＸ で与えられる。ここで、ｅは電気素量、ε、は分岐通路
１１Ａ並びにＩＩＢにＺ方向から加わる電界、Ｌは分岐
通路長（第６図参照）、ｄは分岐通路１１Ａ及びＩＩＢ
の距離、ｈはブランク定数、ｖ８は電子の進行方向に於
ける速度をそれぞれ示している。
前記したように、通路１１Ａと１１Ｂに加える電場を変
えることで位相差φを変化させ、その結果、コンダクタ
ンスＧも変化させることができる。
えることで位相差φを変化させ、その結果、コンダクタ
ンスＧも変化させることができる。
このようなことから、コンダクタンスＧは位相差φの関
数として振動する。
数として振動する。
第７図はその振動の様子を説明する為の線図であり、横
軸に位相差φを、縦軸にコンダクタンスＧをそれぞれ採
っである。
軸に位相差φを、縦軸にコンダクタンスＧをそれぞれ採
っである。
本発明では、前記量子干渉効果素子に於ける物理現象を
利用し、論理回路や機能ユニットを少ない個数の素子で
構成したり、或いは、入力変化に対して複雑な応答をす
る素子群を構成することが簡単且つ容易に実現できる半
導体機能素子を提供しようとする。
利用し、論理回路や機能ユニットを少ない個数の素子で
構成したり、或いは、入力変化に対して複雑な応答をす
る素子群を構成することが簡単且つ容易に実現できる半
導体機能素子を提供しようとする。
本発明では、第６図及び第７図について説明されたよう
な量子干渉効果素子の分岐通路１１Ａ並びにＩＩＢに電
場を加えるゲートの長さ或いは個数を選択することで多
機能化することが基本になっている。
な量子干渉効果素子の分岐通路１１Ａ並びにＩＩＢに電
場を加えるゲートの長さ或いは個数を選択することで多
機能化することが基本になっている。
そこで、本発明の半導体機能素子に於いては、入力端（
例えば入力側オーミック・コンタクト電極５Ａ或いはＩ
ＯＡなど）と出力端（例えば出力側オーミック・コンタ
クト電極５Ｂ或いはＪＯＢなど）との間に在って量子干
渉効果を生ずる分岐通路（例えば分岐通路？Ａ、７Ｂ、
９Ａ、９Ｂなど）をもつチャネルと、該チャネルを横切
って配設され且つ電圧が印加された際に前記分岐通路を
走行する電子の波動関数に於ける位相をずらし得る長さ
（例えばゲート電極８Ａなどの長さＧＬ）に選択された
ゲート電極（例えばゲート電極８Ａなど）とを備えてい
る。
例えば入力側オーミック・コンタクト電極５Ａ或いはＩ
ＯＡなど）と出力端（例えば出力側オーミック・コンタ
クト電極５Ｂ或いはＪＯＢなど）との間に在って量子干
渉効果を生ずる分岐通路（例えば分岐通路？Ａ、７Ｂ、
９Ａ、９Ｂなど）をもつチャネルと、該チャネルを横切
って配設され且つ電圧が印加された際に前記分岐通路を
走行する電子の波動関数に於ける位相をずらし得る長さ
（例えばゲート電極８Ａなどの長さＧＬ）に選択された
ゲート電極（例えばゲート電極８Ａなど）とを備えてい
る。
前記手段を採ることに依り、ゲート長或いはゲート個数
を選択する旨の僅かな改変で、機能を異にする種々な半
導体機能素子を容易に構成することができ、従来は多数
のトランジスタを必要とした回路を単一或いは複数のチ
ャネルをもって実現することができ、素子数が少なくて
済むのは勿論のこと、機能ユニット当たりの動作速度を
飛躍的に向上させる得ると共に消費電力も飛躍的に低減
させることができる。
を選択する旨の僅かな改変で、機能を異にする種々な半
導体機能素子を容易に構成することができ、従来は多数
のトランジスタを必要とした回路を単一或いは複数のチ
ャネルをもって実現することができ、素子数が少なくて
済むのは勿論のこと、機能ユニット当たりの動作速度を
飛躍的に向上させる得ると共に消費電力も飛躍的に低減
させることができる。
第１図は本発明一実施例を説明する為の量子干渉効果を
利用した半導体機能素子の要部切断斜面図を表している
。
利用した半導体機能素子の要部切断斜面図を表している
。
図に於いて、１はノン・ドープＧａＡｓ基板、ＩＡはノ
ン・ドープＧａＡｓバッファ層、２はｎ型Ａｊ！ＧａＡ
ｓ層、３はノン・ドープＧａＡｓ層、４は共通電極、５
はオーミック・コンタクト電極、６は空乏領域、７Ａ及
び７Ｂは量子細線、８はゲート電極をそれぞれ示してい
る。
ン・ドープＧａＡｓバッファ層、２はｎ型Ａｊ！ＧａＡ
ｓ層、３はノン・ドープＧａＡｓ層、４は共通電極、５
はオーミック・コンタクト電極、６は空乏領域、７Ａ及
び７Ｂは量子細線、８はゲート電極をそれぞれ示してい
る。
この素子に於いて、量子細線７Ａ及び７Ｂはｎ型Ａｊ！
ＧａＡｓ層２とノン・ドープＧａＡｓ基板１及びノン・
ドープＧａＡｓ層３との界面近傍のＧａＡｓ側にそれぞ
れ生成される二次元電子ガス層を利用するものであり、
量子細線７Ａが第一の分岐通路を、そして、量子線１７
Ｂが第二の分岐通路を成していて、両者はオーミック・
コンタクト電極５で電気的に結合されている。従って、
それ等はオーミック・コンタクト電極５から分岐して延
び出ているのと同等である。尚、図は量子細線７Ａ及び
７Ｂが現れている面で切断されているものであり、実際
には図示の構成が更に延在されて複数個のゲート電極８
が存在し、その末端はオーミック・コンタクト電極５及
びその近傍と同じ構成になっている。また、ここでは、
第−及び第二の分岐通路として二次元電子ガス層からな
る量子細線を用いたが、これは量子井戸を構成できるよ
うな半導体薄膜、或いは、それを用いた量子細線に代替
することができる。
ＧａＡｓ層２とノン・ドープＧａＡｓ基板１及びノン・
ドープＧａＡｓ層３との界面近傍のＧａＡｓ側にそれぞ
れ生成される二次元電子ガス層を利用するものであり、
量子細線７Ａが第一の分岐通路を、そして、量子線１７
Ｂが第二の分岐通路を成していて、両者はオーミック・
コンタクト電極５で電気的に結合されている。従って、
それ等はオーミック・コンタクト電極５から分岐して延
び出ているのと同等である。尚、図は量子細線７Ａ及び
７Ｂが現れている面で切断されているものであり、実際
には図示の構成が更に延在されて複数個のゲート電極８
が存在し、その末端はオーミック・コンタクト電極５及
びその近傍と同じ構成になっている。また、ここでは、
第−及び第二の分岐通路として二次元電子ガス層からな
る量子細線を用いたが、これは量子井戸を構成できるよ
うな半導体薄膜、或いは、それを用いた量子細線に代替
することができる。
本実施例では、共通電極４と複数のゲート電極８との間
に生成される電場が第一の分岐通路である量子細線７Ａ
及び第二の分岐通路である量子線５ＩＩ７Ｂに加えられ
、それに依って電子の波動関数に於ける位相を多様にシ
フトさせることが可能であり、そのゲート電極８の個数
或いは長さＧＬを適宜に選択することで機能を異にする
種々な半導体機能素子を構成することができる。
に生成される電場が第一の分岐通路である量子細線７Ａ
及び第二の分岐通路である量子線５ＩＩ７Ｂに加えられ
、それに依って電子の波動関数に於ける位相を多様にシ
フトさせることが可能であり、そのゲート電極８の個数
或いは長さＧＬを適宜に選択することで機能を異にする
種々な半導体機能素子を構成することができる。
第２図は一組の分岐通路と二つのゲート電極と一つのリ
セット用ゲート電極とを用いてエクスクル−シブ・ノア
（ｅｘｃｌｕｓｉｖｅ ｎｏｒ）回路を構成した実施
例を説明する要部斜面説明図を表し、第１図に於いて用
いた記号と同記号は同部分を示すか或いは同じ意味を持
つものとする。
セット用ゲート電極とを用いてエクスクル−シブ・ノア
（ｅｘｃｌｕｓｉｖｅ ｎｏｒ）回路を構成した実施
例を説明する要部斜面説明図を表し、第１図に於いて用
いた記号と同記号は同部分を示すか或いは同じ意味を持
つものとする。
図に於いて、５Ａは入力側オーミック・コンタクト電極
、５Ｂは出力側オーミック・コンタクト電極、８Ａ及び
８Ｂはゲート電極、８Ｒはリセット用ゲート電極をそれ
ぞれ示している。尚、量子細線７Ａの下方には共通電極
４が存在するのであるが、簡明にする為、省略しである
（以下、他の実施例についても同様）。
、５Ｂは出力側オーミック・コンタクト電極、８Ａ及び
８Ｂはゲート電極、８Ｒはリセット用ゲート電極をそれ
ぞれ示している。尚、量子細線７Ａの下方には共通電極
４が存在するのであるが、簡明にする為、省略しである
（以下、他の実施例についても同様）。
本実施例に於いて、ゲート電極８Ａ及び８Ｂの長さＧＬ
は、それぞれに電圧が印加された際、電子の波動関数の
位相をπだけシフトさせるように選択されている。また
、リセット用ゲート電極８Ｒは、ゲート電極８Ａ及び８
Ｂに於ける電圧が共にＯの場合に出力も０になるように
予め位相をずらせておく為の位相シフタであり、通常は
位相をπだけずらすことができるように設計されるもの
であり、これは以下に説明する他の実施例でも同様とす
る。
は、それぞれに電圧が印加された際、電子の波動関数の
位相をπだけシフトさせるように選択されている。また
、リセット用ゲート電極８Ｒは、ゲート電極８Ａ及び８
Ｂに於ける電圧が共にＯの場合に出力も０になるように
予め位相をずらせておく為の位相シフタであり、通常は
位相をπだけずらすことができるように設計されるもの
であり、これは以下に説明する他の実施例でも同様とす
る。
このように構成にしである為、この素子に最大の電流が
流れる場合をオン、そして、最小の電流が流れる場合を
オフとすると入力対出力の関係は表１の通りとなる。
流れる場合をオン、そして、最小の電流が流れる場合を
オフとすると入力対出力の関係は表１の通りとなる。
表１
これからすると、本実施例がエクスクル−シブ・ノア回
路の機能をもつことが明らかである。尚、リセット用ゲ
ート電極８Ｒに印加する電圧の極性を反転すれば出力も
反転するので、インバータとして機能させることもでき
る。
路の機能をもつことが明らかである。尚、リセット用ゲ
ート電極８Ｒに印加する電圧の極性を反転すれば出力も
反転するので、インバータとして機能させることもでき
る。
第３図は二組の分岐通路及び二つのゲート電極及び一つ
のリセット用ゲート電極を用いて半加算器を構成した実
施例を説明する要部斜面説明図を表し、第１図及び第２
図に於いて用いた記号と同記号は同部分を示すか或いは
同じ意味を持つものとする。
のリセット用ゲート電極を用いて半加算器を構成した実
施例を説明する要部斜面説明図を表し、第１図及び第２
図に於いて用いた記号と同記号は同部分を示すか或いは
同じ意味を持つものとする。
図に於いて、９Ａは第三の分岐通路、９Ｂは第四の分岐
通路、ＩＯＡは入力側オーミック・コンタクト電極、Ｉ
ＯＢは出力側オーミック・コンタクト電極をそれぞれ示
している。尚、第一の分岐通路５Ａ及び第二の分岐通路
５Ｂが属する側を第一チャネルとし、また、第三の分岐
通路９Ａ及び第四の分岐通路９Ｂが属する側を第二チャ
ネルとする。従って、入力側オーミック・コンタクト電
極５Ａ及び出力側オーミック・コンタクト電極５Ｂは第
一チャネルの入力端及び出力端、入力側オーミック・コ
ンタクト電極１０Ａ及び出力側オーミック・コンタクト
電極ｌＯＢは第二チャネルの入力端及び出力端である。
通路、ＩＯＡは入力側オーミック・コンタクト電極、Ｉ
ＯＢは出力側オーミック・コンタクト電極をそれぞれ示
している。尚、第一の分岐通路５Ａ及び第二の分岐通路
５Ｂが属する側を第一チャネルとし、また、第三の分岐
通路９Ａ及び第四の分岐通路９Ｂが属する側を第二チャ
ネルとする。従って、入力側オーミック・コンタクト電
極５Ａ及び出力側オーミック・コンタクト電極５Ｂは第
一チャネルの入力端及び出力端、入力側オーミック・コ
ンタクト電極１０Ａ及び出力側オーミック・コンタクト
電極ｌＯＢは第二チャネルの入力端及び出力端である。
図から明らかなように、本実施例では、ゲート電ｆｆ１
８Ａ及び８Ｂの長さＯＬが第一チ中ネル側と第二チャネ
ル側とでは異なっている。即ち、第一チャネル側では、
第２図について説明した実施例と同様に、ゲート電極８
Ａ及び８Ｂに電圧が印加された際、電子の波動関数の位
相がπだけシフトされるように設定されているが、第二
チャネル側では、π／２だけシフトされるように、即ち
、第一チャネル側のゲート長を１とすると、第二チャネ
ル側のそれはＡに設定されている。
８Ａ及び８Ｂの長さＯＬが第一チ中ネル側と第二チャネ
ル側とでは異なっている。即ち、第一チャネル側では、
第２図について説明した実施例と同様に、ゲート電極８
Ａ及び８Ｂに電圧が印加された際、電子の波動関数の位
相がπだけシフトされるように設定されているが、第二
チャネル側では、π／２だけシフトされるように、即ち
、第一チャネル側のゲート長を１とすると、第二チャネ
ル側のそれはＡに設定されている。
このように構成しである為、その入力対出力の関係は表
２の通りとなる。
２の通りとなる。
表２
このような関係が得られることから、チャネル２の出力
側オーミック・コンタクト電極１０Ｂに対し、その出力
が最大の場合だけオンになる闇値をもつ素子を接続して
おけば、チャネルｌが半加算器の１桁目に、また、チャ
ネル２が折込りになって、半加算器として機能すること
が明らかである。
側オーミック・コンタクト電極１０Ｂに対し、その出力
が最大の場合だけオンになる闇値をもつ素子を接続して
おけば、チャネルｌが半加算器の１桁目に、また、チャ
ネル２が折込りになって、半加算器として機能すること
が明らかである。
第４図は二組の分岐通路及び三つのゲート電極及び一つ
のリセット用ゲート電極を用いて全加算器を構成した実
施例を説明する要部斜面説明図を表し、第１図乃至第３
図に於いて用いた記号と同記号は同部分を示すか或いは
同じ意味を持つものとする。
のリセット用ゲート電極を用いて全加算器を構成した実
施例を説明する要部斜面説明図を表し、第１図乃至第３
図に於いて用いた記号と同記号は同部分を示すか或いは
同じ意味を持つものとする。
図に於いて、８Ｃは新たに付加された桁上げ用ゲート電
極を示している。
極を示している。
図から明らかなように、本実施例に於いても、ゲート電
極８Ａ乃至８Ｃの長さＧＬは第一チャネル側と第二チャ
ネル側とで異なっている。即ち、第一チャネル側では、
第２図及び第３図について説明した実施例と同様に、ゲ
ート電極８Ａ乃至８Ｃに電圧が印加された際、電子の波
動関数の位相がπだけシフトされるように設定されてい
るが、第二チャネル側では、π／３だけシフトされるよ
うに、即ち、第一チャネル側のゲート長を１とすると、
第二チャネル側のそれは１／３に設定されている。
極８Ａ乃至８Ｃの長さＧＬは第一チャネル側と第二チャ
ネル側とで異なっている。即ち、第一チャネル側では、
第２図及び第３図について説明した実施例と同様に、ゲ
ート電極８Ａ乃至８Ｃに電圧が印加された際、電子の波
動関数の位相がπだけシフトされるように設定されてい
るが、第二チャネル側では、π／３だけシフトされるよ
うに、即ち、第一チャネル側のゲート長を１とすると、
第二チャネル側のそれは１／３に設定されている。
このように構成しである為、その入力対出力の関係は表
３の通りとなる。
３の通りとなる。
対し、その出力が中間の高以上の場合だけオンになる闇
値をもつ素子を接続しておけば、チャネルｌが全加算器
の１桁目に、また、チャネル２が折込りになって、全加
算器として機能することが明らかである。
値をもつ素子を接続しておけば、チャネルｌが全加算器
の１桁目に、また、チャネル２が折込りになって、全加
算器として機能することが明らかである。
第５図は一組の分岐通路及びｎ個のゲート電極及び一つ
のリセット用ゲート電極を用いてｎビットのＤ／Ａコン
バータを構成した実施例を説明する要部斜面説明図を表
し、第１図乃至第４図に於いて用いた記号と同記号は同
部分を示すか或いは同じ意味を持つものとする。
のリセット用ゲート電極を用いてｎビットのＤ／Ａコン
バータを構成した実施例を説明する要部斜面説明図を表
し、第１図乃至第４図に於いて用いた記号と同記号は同
部分を示すか或いは同じ意味を持つものとする。
図に於いて、８ｔ、８！、８ｓ ・・・８７はゲート
電極を示している。
電極を示している。
本実施例に於いては、ゲート電極８．乃至８７それぞれ
の長さＧＬは電子の波動関数の位相が表３
だけシフトされるように設定されている
。
の長さＧＬは電子の波動関数の位相が表３
だけシフトされるように設定されている
。
このような関係が得られることから、チャネル こ
のように構成しである為、素子の出力は、例２の出力側
オーミック・コンタクト電極１０Ｂに えば４ビツト
（１１００１とすると、電子の波動関数に於ける位相は
、 〔発明の効果〕 本発明に依る半導体機能素子に於いては、量子干渉効果
を生ずる分岐通路をもつチャネル及びそのチャネルを横
切って配設され且つ電圧が印加された際に前記分岐通路
を走行する電子の波動関数に於ける位相をずらし得る長
さに選択されたゲート電極を備えている。
のように構成しである為、素子の出力は、例２の出力側
オーミック・コンタクト電極１０Ｂに えば４ビツト
（１１００１とすると、電子の波動関数に於ける位相は
、 〔発明の効果〕 本発明に依る半導体機能素子に於いては、量子干渉効果
を生ずる分岐通路をもつチャネル及びそのチャネルを横
切って配設され且つ電圧が印加された際に前記分岐通路
を走行する電子の波動関数に於ける位相をずらし得る長
さに選択されたゲート電極を備えている。
前記構成を採ることに依り、ゲート長或いはゲート個数
を選択する旨の僅かな改変で、機能を異にする種々な半
導体機能素子を容易に構成することができ、従来は多数
のトランジスタを必要とした回路を単一或いは複数のチ
ャネルをもって実現することができ、素子数が少なくて
済むのは勿論のこと、機能ユニット当たりの動作速度を
飛躍的に向上させる得ると共に消費電力も飛躍的に低減
させることができる。
を選択する旨の僅かな改変で、機能を異にする種々な半
導体機能素子を容易に構成することができ、従来は多数
のトランジスタを必要とした回路を単一或いは複数のチ
ャネルをもって実現することができ、素子数が少なくて
済むのは勿論のこと、機能ユニット当たりの動作速度を
飛躍的に向上させる得ると共に消費電力も飛躍的に低減
させることができる。
第１図は本発明一実施例を説明する為の量子干渉効果を
利用した半導体機能素子の要部切断斜面図、第２図は一
組の分岐通路と二つのゲート電極と一つのリセット用ゲ
ート電極とを用いてエクスクル−シブ・ノア回路を構成
した実施例を説明する要部斜面説明図、第３図は二組の
分岐通路及び二つのゲート電極及び一つのリセット用ゲ
ート電極を用いて半加算器を構成した実施例を説明する
要部斜面説明図、第４図は二組の分岐通路及び三つのゲ
ート電極及び一つのリセット用ゲート電極を用いて全加
算器を構成した実施例を説明する要部斜面説明図、第５
図は一組の分岐通路及びｎ個のゲート電極及び一つのリ
セット用ゲート電極を用いてｎビットのＤ／Ａコンバー
タを構成した実施例を説明する要部斜面説明図、第６図
は量子干渉効果素子の要部説明図、第７図はその振動の
様子を説明する為の線図をそれぞれ示している。 図に於いて、ｌはノン・ドープＧａＡｓ基板、ＩＡはノ
ン・ドープＧａＡｓバッファ層、２はｎ型ＡｌＧａＡｓ
層、３はノン・ドープＧａＡｓ層、４は共通電極、５は
オーミック・コンタクト電極、６は空乏領域、７Ａ及び
７Ｂは量子細線、８はゲート電極をそれぞれ示している
。 特許出願人 富士通株式会社 代理人弁理士 相 谷 昭 司 代理人弁理士 渡 邊 弘 − 実た例を説明する為の要部斜！説；目図第２図 量子干渉効果素子の要部説明図 第６図
利用した半導体機能素子の要部切断斜面図、第２図は一
組の分岐通路と二つのゲート電極と一つのリセット用ゲ
ート電極とを用いてエクスクル−シブ・ノア回路を構成
した実施例を説明する要部斜面説明図、第３図は二組の
分岐通路及び二つのゲート電極及び一つのリセット用ゲ
ート電極を用いて半加算器を構成した実施例を説明する
要部斜面説明図、第４図は二組の分岐通路及び三つのゲ
ート電極及び一つのリセット用ゲート電極を用いて全加
算器を構成した実施例を説明する要部斜面説明図、第５
図は一組の分岐通路及びｎ個のゲート電極及び一つのリ
セット用ゲート電極を用いてｎビットのＤ／Ａコンバー
タを構成した実施例を説明する要部斜面説明図、第６図
は量子干渉効果素子の要部説明図、第７図はその振動の
様子を説明する為の線図をそれぞれ示している。 図に於いて、ｌはノン・ドープＧａＡｓ基板、ＩＡはノ
ン・ドープＧａＡｓバッファ層、２はｎ型ＡｌＧａＡｓ
層、３はノン・ドープＧａＡｓ層、４は共通電極、５は
オーミック・コンタクト電極、６は空乏領域、７Ａ及び
７Ｂは量子細線、８はゲート電極をそれぞれ示している
。 特許出願人 富士通株式会社 代理人弁理士 相 谷 昭 司 代理人弁理士 渡 邊 弘 − 実た例を説明する為の要部斜！説；目図第２図 量子干渉効果素子の要部説明図 第６図
Claims (1)
- 【特許請求の範囲】 入力端と出力端との間に在って量子干渉効果を生ずる分
岐通路をもつチャネルと、 該チャネルを横切って配設され且つ電圧が印加された際
に前記分岐通路を走行する電子の波動関数に於ける位相
をずらし得る長さに選択されたゲート電極と を備えてなることを特徴とする半導体機能素子。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63175071A JPH0226077A (ja) | 1988-07-15 | 1988-07-15 | 半導体機能素子 |
| EP19890402021 EP0351320A3 (en) | 1988-07-15 | 1989-07-13 | Semiconductor functional element |
| US07/379,928 US5003360A (en) | 1988-07-15 | 1989-07-14 | Semiconductor functional element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63175071A JPH0226077A (ja) | 1988-07-15 | 1988-07-15 | 半導体機能素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0226077A true JPH0226077A (ja) | 1990-01-29 |
Family
ID=15989723
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63175071A Pending JPH0226077A (ja) | 1988-07-15 | 1988-07-15 | 半導体機能素子 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5003360A (ja) |
| EP (1) | EP0351320A3 (ja) |
| JP (1) | JPH0226077A (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5130766A (en) * | 1988-08-04 | 1992-07-14 | Fujitsu Limited | Quantum interference type semiconductor device |
| US5267347A (en) * | 1989-06-28 | 1993-11-30 | Mitsubishi Denki Kabushiki Kaisha | Information processing element |
| DE4020813A1 (de) * | 1990-01-23 | 1991-07-25 | Max Planck Gesellschaft | Elektronenwellen-gekoppeltes halbleiter-schaltelement |
| JP2808561B2 (ja) * | 1990-02-26 | 1998-10-08 | キヤノン株式会社 | 光検出器及び光検出方法 |
| US5485546A (en) * | 1990-04-27 | 1996-01-16 | Neurosciences Research Foundation, Inc. | Discrimination and testing methods and apparatus employing adaptively changing network behavior based on spatial and heterocellular modification rules |
| JP2705287B2 (ja) * | 1990-07-10 | 1998-01-28 | 三菱電機株式会社 | 情報処理素子 |
| JP2591269B2 (ja) * | 1990-07-10 | 1997-03-19 | 三菱電機株式会社 | 視覚情報処理素子 |
| US5157467A (en) * | 1990-09-12 | 1992-10-20 | Canon Kabushiki Kaisha | Quantum interference device and method for processing electron waves utilizing real space transfer |
| US5453627A (en) * | 1992-05-14 | 1995-09-26 | Nippon Telegraph And Telephone Corporation | Quantum interference device and complementary logic circuit utilizing thereof |
| JPH06151821A (ja) * | 1992-11-11 | 1994-05-31 | Sony Corp | 量子干渉半導体装置 |
| US5479574A (en) * | 1993-04-01 | 1995-12-26 | Nestor, Inc. | Method and apparatus for adaptive classification |
| JP4273517B2 (ja) * | 2003-03-25 | 2009-06-03 | 横河電機株式会社 | 集積回路 |
| CN110047266B (zh) * | 2018-01-17 | 2021-01-22 | 京东方科技集团股份有限公司 | 信息表示方法、多进制计算电路及电子系统 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4257055A (en) * | 1979-07-26 | 1981-03-17 | University Of Illinois Foundation | Negative resistance heterojunction devices |
| EP0115169B1 (en) * | 1982-12-28 | 1987-03-11 | Toshiaki Ikoma | Voltage-control type semiconductor switching device |
| US4550330A (en) * | 1984-06-29 | 1985-10-29 | International Business Machines Corporation | Semiconductor interferometer |
| US4745452A (en) * | 1984-09-24 | 1988-05-17 | Massachusetts Institute Of Technology | Tunneling transfer devices |
| JPS61159769A (ja) * | 1985-01-07 | 1986-07-19 | Nippon Telegr & Teleph Corp <Ntt> | 電界効果トランジスタ |
| US4733282A (en) * | 1985-08-13 | 1988-03-22 | International Business Machines Corporation | One-dimensional quantum pipeline type carrier path semiconductor devices |
| US4704622A (en) * | 1985-11-27 | 1987-11-03 | American Telephone And Telegraph Company, At&T Bell Laboratories | Negative transconductance device |
| US4942437A (en) * | 1986-04-22 | 1990-07-17 | International Business Machines Corporation | Electron tuned quantum well device |
| FR2600821B1 (fr) * | 1986-06-30 | 1988-12-30 | Thomson Csf | Dispositif semi-conducteur a heterojonction et double canal, son application a un transistor a effet de champ, et son application a un dispositif de transductance negative |
| US4780749A (en) * | 1986-07-01 | 1988-10-25 | Hughes Aircraft Company | Double barrier tunnel diode having modified injection layer |
| JPS6393161A (ja) * | 1986-10-07 | 1988-04-23 | Mitsubishi Electric Corp | 半導体スイツチング素子 |
| JPS63205967A (ja) * | 1987-02-23 | 1988-08-25 | Nippon Telegr & Teleph Corp <Ntt> | 半導体素子およびその製造方法 |
-
1988
- 1988-07-15 JP JP63175071A patent/JPH0226077A/ja active Pending
-
1989
- 1989-07-13 EP EP19890402021 patent/EP0351320A3/en not_active Ceased
- 1989-07-14 US US07/379,928 patent/US5003360A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP0351320A3 (en) | 1991-07-17 |
| EP0351320A2 (en) | 1990-01-17 |
| US5003360A (en) | 1991-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0226077A (ja) | 半導体機能素子 | |
| WO1999003204A1 (fr) | Bascule rs | |
| JPS6393161A (ja) | 半導体スイツチング素子 | |
| JPH07161965A (ja) | 半導体装置及び多値論理回路 | |
| JP2021111677A (ja) | 半導体装置 | |
| JPS59208873A (ja) | 半導体装置 | |
| JPS60793B2 (ja) | ジヨセフソン素子を用いた論理回路 | |
| JPH07307463A (ja) | 電力用ｍｏｓ電界効果トランジスター | |
| JPS643054B2 (ja) | ||
| JP4161340B2 (ja) | 相補型可塑特性細線素子、共鳴型特性素子及びそれらを用いた集積回路 | |
| WO2021075343A1 (ja) | 磁気デバイス及び演算装置 | |
| JP4307661B2 (ja) | 可変抵抗素子 | |
| JP2008135413A (ja) | 半導体装置及びその製造方法 | |
| EP3149771B1 (en) | Multiple state electrostatically formed nanowire transistors | |
| JP2002141702A (ja) | 半導体移相器 | |
| JPH0334868B2 (ja) | ||
| Onkaraiah et al. | A CBRAM-based compact interconnect switch for non-volatile reconfigurable logic circuits | |
| JPS5884478A (ja) | Ｍｏｓ型磁気抵抗効果素子 | |
| JP2008135414A (ja) | 電子装置及びその製造方法 | |
| JP2988537B2 (ja) | 電子波干渉装置 | |
| JPS6112416B2 (ja) | ||
| JPS60163468A (ja) | 半導体素子 | |
| JPH02111036A (ja) | 高移動度トランジスタ | |
| JPH11145469A (ja) | 正負可変論理素子、およびそれを具備した正負可変論理素子マスタースライス半導体集積回路装置 | |
| JPS584463B2 (ja) | シユウセキカハンドウタイロンリカイロ |