JP2705287B2 - 情報処理素子 - Google Patents
情報処理素子Info
- Publication number
- JP2705287B2 JP2705287B2 JP2184526A JP18452690A JP2705287B2 JP 2705287 B2 JP2705287 B2 JP 2705287B2 JP 2184526 A JP2184526 A JP 2184526A JP 18452690 A JP18452690 A JP 18452690A JP 2705287 B2 JP2705287 B2 JP 2705287B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- transparent
- molecular film
- neuron
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
- G06N3/067—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using optical means
- G06N3/0675—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using optical means using electro-optical, acousto-optical or opto-electronic means
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
- G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Life Sciences & Earth Sciences (AREA)
- Biomedical Technology (AREA)
- Biophysics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Computational Linguistics (AREA)
- Data Mining & Analysis (AREA)
- Artificial Intelligence (AREA)
- General Health & Medical Sciences (AREA)
- Molecular Biology (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Software Systems (AREA)
- Neurology (AREA)
- Semiconductor Memories (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、神経情報処理における神経細胞すなわち
ニューロン間の配線状態を表すシナプス強度マトリック
ス（Tij）を素子内部に形成された発光素子から光で書
き込むことのできる情報処理素子に関するものである。
ニューロン間の配線状態を表すシナプス強度マトリック
ス（Tij）を素子内部に形成された発光素子から光で書
き込むことのできる情報処理素子に関するものである。
第４図は例えば、ジェイ ジェイ ホップフィールド
（J.J.Hopfield）他、サイエンス、233,625頁1986年（S
cience,233,p625（1986））に示されたニューラルネッ
トワークすなわち神経回路網を模擬した情報処理素子の
集積回路構成図であり、図において、（１）は１つのニ
ューロンの構成単位を表し、（２）はニューロンの構成
要素である抵抗、（３）はニューロンの構成要素である
コンデンサ、（４）はニューロンの構成要素である増幅
器、（５）はニューロン間の相互作用の度合を表すTi
j、（６）はニューロンへの入力線、（７）はニューロ
ンからの出力線である。
（J.J.Hopfield）他、サイエンス、233,625頁1986年（S
cience,233,p625（1986））に示されたニューラルネッ
トワークすなわち神経回路網を模擬した情報処理素子の
集積回路構成図であり、図において、（１）は１つのニ
ューロンの構成単位を表し、（２）はニューロンの構成
要素である抵抗、（３）はニューロンの構成要素である
コンデンサ、（４）はニューロンの構成要素である増幅
器、（５）はニューロン間の相互作用の度合を表すTi
j、（６）はニューロンへの入力線、（７）はニューロ
ンからの出力線である。
次に動作について説明する。外部信号により入力され
た情報は、情報処理素子の入力として例えば電流として
配線（６）中に伝わってニューロン（１）に入力され
る。ニューロン（１）に入力される手前で他のニューロ
ンの出力線（７）とTij（５）をはさんで結合されてお
り、当初の入力電流は、これらの影響を受けたものとし
てニューロン（１）に入力される。Tijは一般的には、
固定抵抗で作られており、情報処理素子を形成する時に
素子内に同時に形成される。ニューロン内では、電流値
が抵抗（２）、コンデンサ（３）により電圧に変換さ
れ、増幅器で処理されることにより、発火（＋Ｖ）ある
いは抑制（−Ｖ）の出力を出す。各ニューロンの出力が
ネットワーク全体として安定した時に出力値から最適と
される目的情報が得られる。
た情報は、情報処理素子の入力として例えば電流として
配線（６）中に伝わってニューロン（１）に入力され
る。ニューロン（１）に入力される手前で他のニューロ
ンの出力線（７）とTij（５）をはさんで結合されてお
り、当初の入力電流は、これらの影響を受けたものとし
てニューロン（１）に入力される。Tijは一般的には、
固定抵抗で作られており、情報処理素子を形成する時に
素子内に同時に形成される。ニューロン内では、電流値
が抵抗（２）、コンデンサ（３）により電圧に変換さ
れ、増幅器で処理されることにより、発火（＋Ｖ）ある
いは抑制（−Ｖ）の出力を出す。各ニューロンの出力が
ネットワーク全体として安定した時に出力値から最適と
される目的情報が得られる。
従来の情報処理素子は以上のように構成されているの
で、素子内にニューロンと配線部、Tijを予め作らなけ
ればならないので、素子内に集積化できるニューロンの
数が少なかったり、Tijを違う値に変更することが不可
能であるなどの問題点があった。
で、素子内にニューロンと配線部、Tijを予め作らなけ
ればならないので、素子内に集積化できるニューロンの
数が少なかったり、Tijを違う値に変更することが不可
能であるなどの問題点があった。
この発明は上記のような問題点を解消するためになさ
れたもので、ニューロンの集積度を高めることができる
とともに、Tijの値を容易に書き換えることのできる情
報処理素子を得ることを目的する。
れたもので、ニューロンの集積度を高めることができる
とともに、Tijの値を容易に書き換えることのできる情
報処理素子を得ることを目的する。
この発明に係る情報処理素子は、神経回路網のうちの
ニューロン機能を模擬した半導体集積回路部と、この集
積回路部上に設けられたヘテロ分子接合を持つ分子膜を
電極ではさんだ構造の光電変換機能部と発光機能部とを
備え、この光電変換機能部に対して発光機能部分からの
Tij光信号を書き込めるようにしたものである。
ニューロン機能を模擬した半導体集積回路部と、この集
積回路部上に設けられたヘテロ分子接合を持つ分子膜を
電極ではさんだ構造の光電変換機能部と発光機能部とを
備え、この光電変換機能部に対して発光機能部分からの
Tij光信号を書き込めるようにしたものである。
また、この発明に係る情報処理素子は、上記光電変換
機能部と発光機能部を多層構造として、ニューロン回路
領域がマトリクス状に設けられた半導体集積回路上に形
成したものである。
機能部と発光機能部を多層構造として、ニューロン回路
領域がマトリクス状に設けられた半導体集積回路上に形
成したものである。
この発明においては、ニューロン回路領域相互間の結
合Tij部を、ニューロン回路領域が設けられた半導体集
積回路部上に設けられた光電変換機能を有するヘテロ分
子接合を持つ分子膜とこれをはさむ電極とで構成し、発
光機能を有するヘテロ接合をもつ分子膜とこれをはさむ
電極とで構成されるマトリックス発光素子の光により結
合関係を入力する構成としたから、これらの結合関係を
変更することができるとともに、ヘテロ分子接合を持つ
分子膜とこれをはさむ電極でそれぞれ構成された光電変
換機能部と発光機能部とを半導体集積回路上に三次元的
に構築することにより、単位面積あたりに集積化できる
ニューロンの数を飛躍的に増加させることができる。
合Tij部を、ニューロン回路領域が設けられた半導体集
積回路部上に設けられた光電変換機能を有するヘテロ分
子接合を持つ分子膜とこれをはさむ電極とで構成し、発
光機能を有するヘテロ接合をもつ分子膜とこれをはさむ
電極とで構成されるマトリックス発光素子の光により結
合関係を入力する構成としたから、これらの結合関係を
変更することができるとともに、ヘテロ分子接合を持つ
分子膜とこれをはさむ電極でそれぞれ構成された光電変
換機能部と発光機能部とを半導体集積回路上に三次元的
に構築することにより、単位面積あたりに集積化できる
ニューロンの数を飛躍的に増加させることができる。
また、この発明においては、上記光電変換機能部を多
層構造として、ニューロン回路領域がマトリクス状に設
けられた半導体集積回路上に設けた構成としたから、Ti
j結合をつくるための配線数を減少することができ、集
積化できるニューロンの数を増大することができる。
層構造として、ニューロン回路領域がマトリクス状に設
けられた半導体集積回路上に設けた構成としたから、Ti
j結合をつくるための配線数を減少することができ、集
積化できるニューロンの数を増大することができる。
以下、この発明の一実施例を図について説明する。
第１図（ａ），（ｂ）は本発明の一実施例による情報
処理素子の構成を示すそれぞれ配線図およびそのＡ−Ａ
線断面図であり、図において、（11）はニューロン、
（12）は光電変換機能を持つ分子膜、（13）は入力用配
線、（14）は出力用配線、（16）はシナプス結合部、
（17）はシリコン基板、（18）は絶縁膜、（31）は発光
素子用電極、（32）は発光機能を持つ分子膜、（33）は
発光素子用透明電極、（34）は透明絶縁層、（35）は発
光素子電極用リード配線である。
処理素子の構成を示すそれぞれ配線図およびそのＡ−Ａ
線断面図であり、図において、（11）はニューロン、
（12）は光電変換機能を持つ分子膜、（13）は入力用配
線、（14）は出力用配線、（16）はシナプス結合部、
（17）はシリコン基板、（18）は絶縁膜、（31）は発光
素子用電極、（32）は発光機能を持つ分子膜、（33）は
発光素子用透明電極、（34）は透明絶縁層、（35）は発
光素子電極用リード配線である。
次に本実施例の製造方法について説明する。
集積回路製造技術を用いてシリコン基板内（17）に、
生体のニューロン動作を模擬したアナログあるいはデジ
タル電子回路で構成したニューロン（11）を、横一列に
配列する。次にアルミの真空蒸着により、集積回路上に
配線（13）を形成する。配線（13）を形成していない集
積回路表面は絶縁膜例えばSiO2膜（18）などにより、表
面を平坦化する。次にこの集積回路と配線を形成したウ
エハ上にラングミュアブロジェット法により、まずポル
フィリン誘導体を数層積層し、引き続いてその上にフラ
ビン誘導体を数層積層してヘテロ分子接合を持つ分子膜
（12）を形成する。
生体のニューロン動作を模擬したアナログあるいはデジ
タル電子回路で構成したニューロン（11）を、横一列に
配列する。次にアルミの真空蒸着により、集積回路上に
配線（13）を形成する。配線（13）を形成していない集
積回路表面は絶縁膜例えばSiO2膜（18）などにより、表
面を平坦化する。次にこの集積回路と配線を形成したウ
エハ上にラングミュアブロジェット法により、まずポル
フィリン誘導体を数層積層し、引き続いてその上にフラ
ビン誘導体を数層積層してヘテロ分子接合を持つ分子膜
（12）を形成する。
この分子膜（12）は照射される光の強度に応じて電極
間を流れる電流が変化する性質がある。
間を流れる電流が変化する性質がある。
次に分子膜（12）上にTij部分（16）で重なるように
アルミやITOやSnO2の真空蒸着を用いて配線（14）を形
成する。この際、Tij部分では分子膜部に光が透過する
ように透明にアルミやITOを蒸着する。
アルミやITOやSnO2の真空蒸着を用いて配線（14）を形
成する。この際、Tij部分では分子膜部に光が透過する
ように透明にアルミやITOを蒸着する。
次に分子膜（12）あるいは配線（14）上にSiO2や高分
子で透明絶縁膜（34）を形成し、その上部に発光素子用
の透明電極（33）をITOやSnO2やアルミで形成する。
子で透明絶縁膜（34）を形成し、その上部に発光素子用
の透明電極（33）をITOやSnO2やアルミで形成する。
次に、透明電極（33）上にホール輸送膜としてTPD＜
N,N′−ジフェニル−N,N′−（３−メチルフェニル）−
1,1′−ビフェニル−4,4′−ジアミン＞などのアミン系
の材料をクラスタイオンビーム（ICB）法で成膜し、そ
の上層にアントラセンなどのエミッタ材料をICB法で成
膜し、その上層に電子輸送膜としてペリレンテトラカル
ボン酸誘導体をICB法で成膜し、発光機能を持つ分子膜
（32）を得る。
N,N′−ジフェニル−N,N′−（３−メチルフェニル）−
1,1′−ビフェニル−4,4′−ジアミン＞などのアミン系
の材料をクラスタイオンビーム（ICB）法で成膜し、そ
の上層にアントラセンなどのエミッタ材料をICB法で成
膜し、その上層に電子輸送膜としてペリレンテトラカル
ボン酸誘導体をICB法で成膜し、発光機能を持つ分子膜
（32）を得る。
最後に、電子輸送膜の上層に発光素子用電極（31）と
してMg電極を真空蒸着法で形成する。リード配線（35）
はMg電極部と接続をとってアルミなどの金属材料を真空
蒸着法で形成する。
してMg電極を真空蒸着法で形成する。リード配線（35）
はMg電極部と接続をとってアルミなどの金属材料を真空
蒸着法で形成する。
次に動作について説明する。ニューロネットワークで
はある１つのニューロンに対する入力信号は、そのニュ
ーロンに入力されるまでに、そのニューロン以外の他の
ニューロンの出力信号との間で結合がつくられ、そのニ
ューロンの入力状態に影響を与えるようになっている。
しかし、すべてのニューロンの出力が１つのニューロン
に影響を必ず与えるというわけではない。あるニューロ
ンの出力があるニューロンの入力に影響を与える様式を
処理する情報に応じて決めてやると、入力情報を効率良
く高速に処理することが可能になる。本実施例によるTi
j部分は分子膜（12）の光電変換特性であるフォトコン
ダクティビティと分子膜（32）の発光機能を利用するこ
とにより、分子膜（32）の光信号を分子膜（12）で受光
し、コンダクティビティが変化することにより各ニュー
ロン（11）の出力信号を伝達している。すなわち分子膜
（12）上の出力用配線（14）と下に存在する入力用配線
（13）が導通するので、分子膜（32）の光パターンをマ
トリックスの信号としてTij（16）マトリックス部に照
射することにより、上記のような効率の良い情報処理が
実現される。またTij部（16）は光の強度により出力用
配線（13）と入力用配線（14）の間を流れる電流が制御
できる。すなわち、光の強度によりTij部（16）の抵抗
を変化できるので、Tij部（16）への光信号としてマト
リックス（32）部のON−OFFというディジタルパターン
以外に電極（31）と（33）との間に印加する電圧を変化
させることにより分子膜（32）の発光強度を変化させる
ことによりTijとして２値を用いる場合よりさらに効率
の高い情報処理が可能となる。またTijパターンは上記
したように光書き込みで作製するため、書き換えが可能
となりTij固定の場合よりも高度な情報処理が可能とな
る。
はある１つのニューロンに対する入力信号は、そのニュ
ーロンに入力されるまでに、そのニューロン以外の他の
ニューロンの出力信号との間で結合がつくられ、そのニ
ューロンの入力状態に影響を与えるようになっている。
しかし、すべてのニューロンの出力が１つのニューロン
に影響を必ず与えるというわけではない。あるニューロ
ンの出力があるニューロンの入力に影響を与える様式を
処理する情報に応じて決めてやると、入力情報を効率良
く高速に処理することが可能になる。本実施例によるTi
j部分は分子膜（12）の光電変換特性であるフォトコン
ダクティビティと分子膜（32）の発光機能を利用するこ
とにより、分子膜（32）の光信号を分子膜（12）で受光
し、コンダクティビティが変化することにより各ニュー
ロン（11）の出力信号を伝達している。すなわち分子膜
（12）上の出力用配線（14）と下に存在する入力用配線
（13）が導通するので、分子膜（32）の光パターンをマ
トリックスの信号としてTij（16）マトリックス部に照
射することにより、上記のような効率の良い情報処理が
実現される。またTij部（16）は光の強度により出力用
配線（13）と入力用配線（14）の間を流れる電流が制御
できる。すなわち、光の強度によりTij部（16）の抵抗
を変化できるので、Tij部（16）への光信号としてマト
リックス（32）部のON−OFFというディジタルパターン
以外に電極（31）と（33）との間に印加する電圧を変化
させることにより分子膜（32）の発光強度を変化させる
ことによりTijとして２値を用いる場合よりさらに効率
の高い情報処理が可能となる。またTijパターンは上記
したように光書き込みで作製するため、書き換えが可能
となりTij固定の場合よりも高度な情報処理が可能とな
る。
出力信号に応じてTijパターンやTij抵抗を変化するよ
うに制御することにより、情報処理に学習機能を付与す
ることも可能となる。
うに制御することにより、情報処理に学習機能を付与す
ることも可能となる。
第２図（ａ）は本発明の他の実施例による情報処理素
子を示す配線図、第２図（ｂ），（ｃ）はそれぞれ第２
図（ａ）のＡ−Ａ′線およびＢ−Ｂ′線断面図であり、
図において第１図と同一符号は同一又は相当部分であ
り、（20）は出力用電極、（21）は入力用電極、（2
2），（23）は１層目の分子膜（12）上の配線で（22）
は出力電極（20）上、（23）は入力電極（21）上に配置
されている。（24）は２層目の分子膜（12′）上の配
線、（25）〜（28）は光の照射部、（29）はニューロン
（11）から離れた場所にあるニューロンである。
子を示す配線図、第２図（ｂ），（ｃ）はそれぞれ第２
図（ａ）のＡ−Ａ′線およびＢ−Ｂ′線断面図であり、
図において第１図と同一符号は同一又は相当部分であ
り、（20）は出力用電極、（21）は入力用電極、（2
2），（23）は１層目の分子膜（12）上の配線で（22）
は出力電極（20）上、（23）は入力電極（21）上に配置
されている。（24）は２層目の分子膜（12′）上の配
線、（25）〜（28）は光の照射部、（29）はニューロン
（11）から離れた場所にあるニューロンである。
次に本実施例の製造方法について説明する。
集積回路技術を用いて、シリコン基板内（17）に、生
体のニューロン動作を模擬したアナログあるいはデジタ
ル電子回路で構成したニューロン（11）をマトリックス
状に配列する。次にアルミなどの金属の真空蒸着により
集積回路上に、ニューロンの出力電極（20）、入力電極
（21）を形成する。電極を形成していない集積回路表面
はSiO2膜（18）などにより、表面を平坦化する。次にこ
の集積回路に電極を形成したウエハ上にラングミュアブ
ロジェット法により上記第１図の実施例と同様の要領で
第１層目のヘテロ接合を持つ分子膜（12）を形成する。
この第１層目の分子膜（12）上に、横方向に並んだニュ
ーロン（11）の出力電極（20）の真上と入力電極（21）
の真上を通過するように、半透明のアルミの配線（2
2），（23）を形成する。この後第２層目の分子膜（1
2′）を第１層目と同じ方法で形成する。この第２層目
の分子累積膜（12′）上に、縦方向に並んだニューロン
（11）の出力電極（20）や入力電極（21）と重ならない
ように、１つのニューロンにつき２本の半透明アルミ電
極（24）を形成する。発光素子部（31）〜（35）の形成
方法は第１図の場合と同様である。
体のニューロン動作を模擬したアナログあるいはデジタ
ル電子回路で構成したニューロン（11）をマトリックス
状に配列する。次にアルミなどの金属の真空蒸着により
集積回路上に、ニューロンの出力電極（20）、入力電極
（21）を形成する。電極を形成していない集積回路表面
はSiO2膜（18）などにより、表面を平坦化する。次にこ
の集積回路に電極を形成したウエハ上にラングミュアブ
ロジェット法により上記第１図の実施例と同様の要領で
第１層目のヘテロ接合を持つ分子膜（12）を形成する。
この第１層目の分子膜（12）上に、横方向に並んだニュ
ーロン（11）の出力電極（20）の真上と入力電極（21）
の真上を通過するように、半透明のアルミの配線（2
2），（23）を形成する。この後第２層目の分子膜（1
2′）を第１層目と同じ方法で形成する。この第２層目
の分子累積膜（12′）上に、縦方向に並んだニューロン
（11）の出力電極（20）や入力電極（21）と重ならない
ように、１つのニューロンにつき２本の半透明アルミ電
極（24）を形成する。発光素子部（31）〜（35）の形成
方法は第１図の場合と同様である。
次に動作について説明する。例えば第２図の左上のニ
ューロン（11）の出力と、右下のニューロン（29）の入
力の結合は次のように行なう。第２図のニューロンの電
極や配線が交差している部分に複数の光を発光素子によ
り照射する。例えば左上ニューロン（11）の出力電極
（20）と、第１層目の分子膜上に形成された配線（22）
の交点（25）に光照射すると、出力電極（20）と配線
（22）が導通し、出力電極（20）の電気信号が配線（2
2）に受け渡される。次に配線（22）と第２層目の分子
膜上の配線（24）の交点（26）に光照射すると、配線
（22）と配線（24）が導通し、配線（22）に受け渡され
たニューロン（11）の出力電極（20）の電気信号が配線
（24）に受け渡される。そして配線（24）と第１層目の
分子膜上に形成され入力電極（21）上を通過する配線
（23）の交点（27）に光照射すると、配線（24）と配線
（23）が導通し、ニューロン（11）の出力電極（20）の
電気信号が配線（23）に受け渡される。配線（23）とニ
ューロン（29）の入力電極（21）が交わる点（28）上に
光照射すると、配線（23）と電極（21）が導通し、ニュ
ーロン（11）の出力電極（20）からの電気信号をニュー
ロン（29）の入力電極（21）に受け渡すことができる。
ューロン（11）の出力と、右下のニューロン（29）の入
力の結合は次のように行なう。第２図のニューロンの電
極や配線が交差している部分に複数の光を発光素子によ
り照射する。例えば左上ニューロン（11）の出力電極
（20）と、第１層目の分子膜上に形成された配線（22）
の交点（25）に光照射すると、出力電極（20）と配線
（22）が導通し、出力電極（20）の電気信号が配線（2
2）に受け渡される。次に配線（22）と第２層目の分子
膜上の配線（24）の交点（26）に光照射すると、配線
（22）と配線（24）が導通し、配線（22）に受け渡され
たニューロン（11）の出力電極（20）の電気信号が配線
（24）に受け渡される。そして配線（24）と第１層目の
分子膜上に形成され入力電極（21）上を通過する配線
（23）の交点（27）に光照射すると、配線（24）と配線
（23）が導通し、ニューロン（11）の出力電極（20）の
電気信号が配線（23）に受け渡される。配線（23）とニ
ューロン（29）の入力電極（21）が交わる点（28）上に
光照射すると、配線（23）と電極（21）が導通し、ニュ
ーロン（11）の出力電極（20）からの電気信号をニュー
ロン（29）の入力電極（21）に受け渡すことができる。
従って以上４つの交点（25），（26），（27），（2
8）を同時に光照射することにより、ニューロン（11）
の出力とニューロン（29）の入力を結合することができ
る。このような結合関係を他のニューロン間にも適用す
ることにより、全てのニューロンの入出力結合の表現が
可能となる。
8）を同時に光照射することにより、ニューロン（11）
の出力とニューロン（29）の入力を結合することができ
る。このような結合関係を他のニューロン間にも適用す
ることにより、全てのニューロンの入出力結合の表現が
可能となる。
第３図は分子膜（12），（12′）のフォトコンダクテ
ィビティの一例を示す特性図である。
ィビティの一例を示す特性図である。
以上のように、この発明によれば、神経回路網のうち
のニューロン機能を模擬した半導体集積回路部と、該集
積回路部上に設けられた光電変換機能を有し、集積回路
部に設けられた複数のニューロン回路領域のTijが光に
より書き込まれる分子膜素子と、発光機能を有し、光電
変換機能を有する分子膜に光を照射する分子膜素子とを
備えた構成としたから、Tijマトリックスを任意に書き
込むことが可能で、しかも配線数が少なくできることか
ら、高効率な情報処理が達成されるとともにニューロン
の集積度の高い情報処理素子が得られる効果がある。
のニューロン機能を模擬した半導体集積回路部と、該集
積回路部上に設けられた光電変換機能を有し、集積回路
部に設けられた複数のニューロン回路領域のTijが光に
より書き込まれる分子膜素子と、発光機能を有し、光電
変換機能を有する分子膜に光を照射する分子膜素子とを
備えた構成としたから、Tijマトリックスを任意に書き
込むことが可能で、しかも配線数が少なくできることか
ら、高効率な情報処理が達成されるとともにニューロン
の集積度の高い情報処理素子が得られる効果がある。
第１図はこの発明の一実施例による情報処理素子のTij
マトリックス配線図とその一部断面図、第２図はこの発
明の他の実施例による情報処理素子のニューロン結線図
とその一部断面図、第３図はヘテロ累積膜による分子膜
の電圧−電流特性図、第４図は従来の情報処理素子の結
線図である。 図において、（１）はニューロンの構成単位、（２）は
抵抗、（３）はコンデンサ、（４）は増幅器、（５）は
Tij、（６）は入力線、（７）は出力線、（11）はニュ
ーロン、（12）はヘテロ接合を持つ分子膜、（13）は入
力用配線、（14）は出力用配線、（16）はシナプス結
合、（17）はシリコン基板、（18）は絶縁膜、（20）は
出力用電極、（21）は入力用電極、（22）は第一層上の
出力電極上の配線、（23）は第一層上の入力電極上の配
線、（24）は第二層上の配線、（25），（26），（2
7），（28）は光の照射部、（29）はニューロン、（3
1）は発光素子用電極、（32）は発光機能を持つ分子
膜、（33）は発光素子用透明電極、（34）は透明絶縁
膜、（35）は発光素子電極用リード配線である。 なお、各図中同一符号は同一または相当部分を示すもの
とする。
マトリックス配線図とその一部断面図、第２図はこの発
明の他の実施例による情報処理素子のニューロン結線図
とその一部断面図、第３図はヘテロ累積膜による分子膜
の電圧−電流特性図、第４図は従来の情報処理素子の結
線図である。 図において、（１）はニューロンの構成単位、（２）は
抵抗、（３）はコンデンサ、（４）は増幅器、（５）は
Tij、（６）は入力線、（７）は出力線、（11）はニュ
ーロン、（12）はヘテロ接合を持つ分子膜、（13）は入
力用配線、（14）は出力用配線、（16）はシナプス結
合、（17）はシリコン基板、（18）は絶縁膜、（20）は
出力用電極、（21）は入力用電極、（22）は第一層上の
出力電極上の配線、（23）は第一層上の入力電極上の配
線、（24）は第二層上の配線、（25），（26），（2
7），（28）は光の照射部、（29）はニューロン、（3
1）は発光素子用電極、（32）は発光機能を持つ分子
膜、（33）は発光素子用透明電極、（34）は透明絶縁
膜、（35）は発光素子電極用リード配線である。 なお、各図中同一符号は同一または相当部分を示すもの
とする。
Claims (2)
- 【請求項１】ニューラルネットワーク機能を有し、情報
の処理を行なう情報処理素子において、 上記ニューラルネットワーク機能のうちのニューロン機
能を構成する複数のニューロン回路領域が設けられた半
導体集積回路部と、 上記半導体集積回路部上に設けられニューロン回路領域
からの入力用配線とこれと交差するニューロン回路領域
からの出力用配線で光電変換機能を持つヘテロ接合分子
膜を挟んだ構造を有し、上記入出力配線が交差する部分
で入出力配線間が接合される光電変換機能層と、 上記光電変換機能層上に形成された透明絶縁層と、 上記透明絶縁層上に設けられ透明な下部配線とこれと交
差する上部配線で発光機能を持つヘテロ接合分子膜を挟
んだ構造を有する発光機能層とを備え、 上記光電変換機能を持つ分子膜の入出力配線が交差する
部分への上記発光機能を持つ分子膜からの光照射強度に
より、上記複数のニューロン回路領域間の結合強度の制
御を実現するものであることを特徴とする情報処理素
子。 - 【請求項２】縦横Ｎ×Ｍ個のマトリクス状に配列された
ニューロン回路領域が設けられた半導体集積回路部と、 上記半導体集積回路部上に設けられた光電変換機能を持
つ第１のヘテロ接合分子膜と、 上記第１の分子膜上に、それぞれＭ個のニューロン回路
領域の出力電極上、あるいは入力電極上を通過するよう
に横方向に設けられた2N本の第１の透明配線と、 上記配線が設けられた上記第１の分子膜上に設けられた
光電変換機能を持つ第２のヘテロ接合分子膜と、 上記第２の分子膜上に、それぞれＮ個のニューロン回路
領域上をその出力電極上、入力電極上を通過しない位置
で通過し、１つのニューロン回路領域に２本づつ通過す
るように縦方向に設けられた2M本の第２の透明配線と、 上記第２の分子膜と第２の透明配線上に設けられた透明
絶縁層と、 上記透明絶縁層上に設けられた第３のベタ透明電極と、 上記第３の透明電極上に設けられた発光機能を持つ第３
のヘテロ接合分子膜と、 上記第３の分子膜上で且つ上記ニューロン回路領域の出
力電極、あるいは入力電極と第１の透明配線との交点
部、及び第１の透明配線と第２の透明配線との交点部に
設けられた計４×Ｎ×Ｍ個の第４の電極部と、 上記第４の電極部のリード部とを備え、 上記ニューロン回路領域の出力電極、あるいは入力電極
と第１の透明配線との交点、及び第１の透明配線と第２
の透明配線との交点に上記発光機能を持つ第３のヘテロ
接合分子膜からの光が照射され、上記Ｎ×Ｍ個のニュー
ロン回路領域間の結合強度（Tij）が制御されるもので
あることを特徴とする請求項１記載の情報処理素子。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2184526A JP2705287B2 (ja) | 1990-07-10 | 1990-07-10 | 情報処理素子 |
| EP91111433A EP0466116B1 (en) | 1990-07-10 | 1991-07-09 | Information processing devices capable of optically writing synapse strength matrix |
| DE69132418T DE69132418T2 (de) | 1990-07-10 | 1991-07-09 | Informationsverarbeitungsanlage mit optischer Einstellmöglichkeit der Synapsengewichts-Matrix |
| US07/728,165 US5388187A (en) | 1990-07-10 | 1991-07-10 | Information processing device capable of optically writing synapse strength matrix |
| US08/337,153 US5546504A (en) | 1990-07-10 | 1994-11-09 | Information processing device capable optically writing synapse strength matrix |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2184526A JP2705287B2 (ja) | 1990-07-10 | 1990-07-10 | 情報処理素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0469719A JPH0469719A (ja) | 1992-03-04 |
| JP2705287B2 true JP2705287B2 (ja) | 1998-01-28 |
Family
ID=16154744
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2184526A Expired - Fee Related JP2705287B2 (ja) | 1990-07-10 | 1990-07-10 | 情報処理素子 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US5388187A (ja) |
| EP (1) | EP0466116B1 (ja) |
| JP (1) | JP2705287B2 (ja) |
| DE (1) | DE69132418T2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2591269B2 (ja) * | 1990-07-10 | 1997-03-19 | 三菱電機株式会社 | 視覚情報処理素子 |
| IT1276221B1 (it) * | 1995-10-12 | 1997-10-27 | Univ Roma | Rete neurale cellulare optoelettronica progammabile otticamente |
| GB2350926A (en) | 1999-05-27 | 2000-12-13 | Seiko Epson Corp | Monolithic,semiconductor light emitting and receiving device |
| US6829598B2 (en) | 2000-10-02 | 2004-12-07 | Texas Instruments Incorporated | Method and apparatus for modeling a neural synapse function by utilizing a single conventional MOSFET |
| US6662091B2 (en) * | 2001-06-29 | 2003-12-09 | Battelle Memorial Institute | Diagnostics/prognostics using wireless links |
| CA2452376A1 (en) | 2001-07-02 | 2003-01-16 | Battelle Memorial Institute | Intelligent microsensor module |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4760437A (en) * | 1986-01-03 | 1988-07-26 | American Telephone And Telegraph Company, At&T Bell Laboratories | Neural networks |
| US4766471A (en) * | 1986-01-23 | 1988-08-23 | Energy Conversion Devices, Inc. | Thin film electro-optical devices |
| JPH0226077A (ja) * | 1988-07-15 | 1990-01-29 | Fujitsu Ltd | 半導体機能素子 |
| JPH0261709A (ja) * | 1988-08-26 | 1990-03-01 | Nec Corp | 光演算装置 |
| US5028969A (en) * | 1988-09-13 | 1991-07-02 | Nec Corporation | Semiconductor device for a space modulation matrix and method for driving a space modulation matrix |
| US5229623A (en) * | 1988-10-21 | 1993-07-20 | Hitachi, Ltd. | Electric circuit using multiple differential negative resistance elements, semiconductor device and neuro chip using the same |
| JPH02210334A (ja) * | 1989-02-09 | 1990-08-21 | Matsushita Electric Ind Co Ltd | 光電子集積回路 |
| US4999688A (en) * | 1989-02-17 | 1991-03-12 | Mitsubishi Denki Kabushiki Kaisha | Optical logic element with short switching time |
| US4988891A (en) * | 1989-05-09 | 1991-01-29 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor neural network including photosensitive coupling elements |
| JP2752442B2 (ja) * | 1989-06-28 | 1998-05-18 | 三菱電機株式会社 | 視覚情報処理素子 |
| JPH0394317A (ja) * | 1989-09-07 | 1991-04-19 | Nec Corp | 光接続装置 |
| JP2591269B2 (ja) * | 1990-07-10 | 1997-03-19 | 三菱電機株式会社 | 視覚情報処理素子 |
| US5159603A (en) * | 1991-06-05 | 1992-10-27 | United States Of America As Represented By The Administrator, National Aeronautics And Space Administration | Quantum well, beam deflecting surface emitting lasers |
-
1990
- 1990-07-10 JP JP2184526A patent/JP2705287B2/ja not_active Expired - Fee Related
-
1991
- 1991-07-09 DE DE69132418T patent/DE69132418T2/de not_active Expired - Fee Related
- 1991-07-09 EP EP91111433A patent/EP0466116B1/en not_active Expired - Lifetime
- 1991-07-10 US US07/728,165 patent/US5388187A/en not_active Expired - Fee Related
-
1994
- 1994-11-09 US US08/337,153 patent/US5546504A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE69132418D1 (de) | 2000-10-26 |
| US5388187A (en) | 1995-02-07 |
| EP0466116A2 (en) | 1992-01-15 |
| EP0466116A3 (en) | 1994-01-12 |
| DE69132418T2 (de) | 2001-04-19 |
| JPH0469719A (ja) | 1992-03-04 |
| EP0466116B1 (en) | 2000-09-20 |
| US5546504A (en) | 1996-08-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8332340B2 (en) | Hybrid microscale-nanoscale neuromorphic integrated circuit | |
| KR20200102607A (ko) | 표시 장치 및 이의 제조 방법 | |
| JPH0330462A (ja) | 視覚情報処理素子 | |
| JP2705287B2 (ja) | 情報処理素子 | |
| US5422982A (en) | Neural networks containing variable resistors as synapses | |
| Berco et al. | Programmable photoelectric memristor gates for in situ image compression | |
| EP0411761B1 (en) | Neuronal processing element | |
| JP2716796B2 (ja) | 光コンピユータ | |
| JP2591269B2 (ja) | 視覚情報処理素子 | |
| JP2752441B2 (ja) | 情報処理素子 | |
| JP2648386B2 (ja) | 光ニューロコンピュータ | |
| JP5252413B2 (ja) | 量子導電分子スイッチを用いたニューラル素子 | |
| US5267347A (en) | Information processing element | |
| JP2752443B2 (ja) | 視覚情報処理素子 | |
| JPH05500575A (ja) | 薄膜技術の光学的プログラミングを有するニューロン回路網 | |
| KR20200076542A (ko) | 뉴런 및 이를 포함하는 뉴로모픽 시스템 | |
| JPS6257266A (ja) | 神経ネツトワ−ク素子 | |
| US20230022795A1 (en) | Dual-floating gates optoelectronic self-exciting synaptic memristor | |
| JPH02178960A (ja) | 神経回路装置 | |
| KR20240139148A (ko) | 3차원 구조를 갖는 뉴로모픽 소자 및 그 제조 방법 | |
| KR20230000105A (ko) | 3차원 뉴로모픽 시스템 및 그 동작 방법 | |
| CN115394920A (zh) | 基于二维铁电材料的忆阻神经突触器件及调控方法 | |
| JPH03121513A (ja) | 光演算装置 | |
| JPS5850581A (ja) | デイスプレイ装置 | |
| JPH04177329A (ja) | 神経ネットワーク回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071009 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081009 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |