JPH04206781A - 電気素子及びこれを用いた論理素子 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ファジィ演算等に利用可能な２以上のデジタ
ル入力に対応してアナログ出力を得たり、２以上のアナ
ログ入力に対しそれらの中間値を出力として得ることが
できる簡単な構造の受動アナログ電気素子及びこれを用
いて論理演算を行う論理素子に関する。

〔従来技術と問題点〕

一般に生物の神経細胞が行っている情報処理機能をコン
ピュータで実現しようとする試みが進められている。こ
の機能を全てデジタル演算処理で実現しようとすると、
複雑な回路、複雑な計算、複雑なプログラム等が必要で
、処理に時間がかかったり、極めて大量のメモリを必要
としたり、大型の装置が必要であり、費用がかかる等種
々の問題があった。このためデジタル２値の間の値を導
入してアナログ的に処理するいわゆるファジィ処理を応
用して高速処理、小形化、並列処理を容易に実現しよう
との試みも見られる。

然しなから、この様なアナログ的機能をはだす回路は、
例えば第３６図に示すメンバーシップ関数の発生回路よ
りみてとれるように、−Ｃ的に一つの電極に対して接続
される電極が一つではなく多数であり、しかも相互に複
雑に結合されており、従って電極間の接続数は膨大なも
のとなり、接続作業が大変なものとなるため問題であっ
た。

また、多数の能動素子を組み合わせて機能を実現するた
め複雑、高価なものであった。

本発明は上述した状況に鑑みて成されたもので、簡易な
構成でありながら、ファジィ演算に利用でき、従って特
定分野での処理を高速に実行することができる電気素子
を提供することをその目的とする。

また、本発明の他の目的は、上記電気素子を利用して論
理演算を行う新規な論理素子を提供することである。

〔問題点を解決するための手段〕

上記問題点を解決するために本願第一の発明では、 ひとかたまりの抵抗体と、この抵抗体の表面及び内部の
所定位置に配置された独立した４以上の電極を有し、各
電極同士は前記抵抗体のみを通じて分布定数的に接続さ
れて電極間の接続が個別の抵抗素子で分離されない構造
を有しており、各電極の一部又は各電極に接続された引
出し線により各電極を前記抵抗体外部に接続し得る構造
とし電気素子を構成する。

また、本願第二の発明では、 前記抵抗体の表面に光導電性の材料を結合し、これに所
定形状の光像を照射して対応する形状の良導部分を恒久
的に形成し前記独立した電極とする。

また、本願第三の発明では、 前述第一発明の電気素子において、前記抵抗体の表面に
可逆性を有する光導電性の材料を結合し、これに所定形
状の光像を照射して対応する形状の良導部分を照射時の
み一時的に形成し前記独立した電極とする。

また、本願第四の発明では１ 、上述の各電気素子の出力に、コンパレータ回路を接続
して論理回路を構成する。

〔作用〕

独立した３以上の電極間に夫々適宜の電圧を印加すると
、残る出力用の電極は各印加電圧の中間の電位となるた
め、入出力間に所望の関係が得られるように各電極を配
置することにより、必要とする演算結果を出力電極より
得ることができる。

また、前記抵抗体の表面に光導電性の材料を結合し、こ
れに所定形状の光像を照射して対応する形状の良導部分
を形成し前記独立した電極とすることにより任意形状の
電極を形成することができ従って各種特性をもった電気
素子を容易に実現することができる。

また、上記抵抗体の表面に光導電性の材料を結合し、こ
れに所定形状の光像を照射して対応する形状の良導部分
を恒久的にあるいは可逆的−時的に形成し前記独立した
電極とすることにより抵抗体各部での電位分布を変える
ことができ、多様な入出力特性を持つ電気素子を形成す
ることができる。

更に、この出力にコンパレータ回路を接続することによ
り、各種論理演算の結果を得る論理素子とすることがで
きる。

〔発明の原理〕

以下の各図面において同一の符号を付した部分は同等部
分であることを示す。

第３７図に示す回路において、出力電位Ｖｏｌは入力電
位ＶｓｌとＶｓ２の値及び抵抗Ｒ１、Ｒ２、Ｒ３のイ直
によって、ＶｓｌとＶＳ２のイ直の間の値をとる。更に
拡張して第３８図に示す回路においては、出力電位Ｖｏ
ｌ、Ｖｏ２、Ｖｏ３、Ｖｏ４は接続された周囲の入力電
位Ｖｓｌ、Ｖｓ２、Ｖｓ３、Ｖｓ４の値及び接続された
周囲の抵抗群の値によって影響されて様々な値をとる。

例えばＶｏ２の値は、ＶＳ２の影響を強く受けながらも
なおかつＶｓｌ、Ｖｓ３の影響さらには遠くＶｓ４の値
によっても変化する。また、各抵抗の値により入力電位
の影響の出方も変化する。従って、入力電位が２値のデ
ジタル入力であっても、抵抗群の状態に応じて２値の中
間の値が得られる。

然しなから、第３８図のような抵抗網を所望の特性が得
られる状態に個々の抵抗素子の接続によって実現するに
は、多数の抵抗の接続を抵抗値の間違いなく行わなけれ
ばならず、大変な作業となる。

ところで、第３９図に一例を示すように、独立した各電
極間（３はＧＮＤ電極）に抵抗体２がひろく分布した構
造の素子があればこの素子によっても同様な結果が得ら
れる。しかも、略−様な比抵抗を持った抵抗体を用いて
も電極の配置、抵抗体の配置等に応じた多様な入出力特
性をもつ各種電気素子を簡易に実現することが可能とな
る。

また、前記抵抗体の表面に光導電性の材料を結合してお
きこれに所定形状の光像を照射して対応する形状の良導
部分を形成し独立した電極を形成すればこれに応じて抵
抗体各部の電位分布が変わるため出力電極より取り出さ
れる出力が変わるから所望の入出力特性を得ることがで
きる。

また、上記前記独立した電極のうち前記抵抗体の表面の
電極に後から良導部分を形成して延伸すればこれに応じ
て抵抗体各部の電位分布が変わるため出力電極より取り
出される出力が変わるから所望の入出力特性を得ること
ができる。

また、この様な電気素子の出力にコンパレータ回路（図
示せず）を接続し素子の出力の適宜のレベルを境にコン
パレータ回路を動作させその出力を論理値の正または負
を出力させれば、結局入力の各種論理演算結果を出力す
る各種論理素子を構成することができる。

〔発明の実施例〕

以下、添付図面に沿って本発明の実施例を各種説明する
。

第１図は、本願発明の電気素子１の一実施例の側断面図
を示しており、ひとかたまりの略板状の抵抗体２の表面
即ち上端縁２ａには入力用の電極１１．１２．１３．１
４．１５が、また下端縁２ｂにはグランド用の電極３が
夫々固設されており、抵抗体２の内部には出力用の電極
１６．１７．１８．１９が配置されている。各電極同士
は電気的に独立しており前記抵抗体２のみを通じて分布
定数的に接続されており各電極間の接続が個別の抵抗素
子で分離されない構造を有している。また、抵抗体２内
部の電極１６．１７．１８．１９は外周が絶縁された引
出し線４（導線、図示せず）により抵抗体２の外部と接
続し得るようになっている。

このような構造の電気素子１を製造するには、例えば各
電極を、例えば第１図に図示した如く所定の配置に適宜
の手段にて保っておき、所定の比抵抗を有し後はど硬化
する流動性の抵抗体２（硬化流動性抵抗体）を各電極間
に注入し介在させる。

各電極の保持には適宜の支持手段を用いればよいが、例
えば各電極の配置を保持すると同時に抵抗体２の不要な
流動を阻止するために補助部材を前記各電極の周囲に用
いる。なお流動性抵抗体の粘度を適宜選択することによ
り流動を阻止する手段は特別用いなくともよい。所定時
間経過後には、抵抗体２が硬化して固体化し電気素子１
を形成する。以降は各部一体のものとして取り扱うこと
ができる。なお、補助部材は絶縁物で構成してそのまま
付帯させて用いても良い（取り去っても良い）。また、
硬化流動性抵抗体としては時間の経過と共に自然と硬化
するもの、或いは紫外線を当てると硬化するもの等を用
いることができる。

また、電気素子１の製造は、これ以外にも例えば適宜の
形状の略−様な所定の比抵抗を有する抵抗体ブロック２
に複数の電極をこの抵抗体ブロック２の表面あるいは内
部に所望の配置に設は必要な導線を接続することによっ
ても達成できる。

上述した電気素子１の入力用の各電極に例えば第１図に
示す如き０■あるいは５■の電位を与えると、出力用の
各電極（１６，１７，１８，１９）には夫々第２図に示
すＶｌ６、Ｖｌ７、Ｖｌｆｌ、Ｖ　、ｑなる電位が得ら
れる。即ち、０■と５■の２値のデジタル値を入力した
にもかかわらず出力にはこの２値の間の電位が得られる
ことになる。このように本発明の電気素子によれば簡単
な構成でデジタル入力がアナログ出力に変換できる。

第３図に本発明の電気素子ｌを一般化した形で断面図で
示す。２は抵抗体、３及びＶｌ　１　、Ｖｌ２、■１３
、・・・・・・、Ｖ、　Ｎ　、更に■。１　、Ｖｏ　２
、Ｖｏ３、・・・・・・、ＶｏＮは電極である。一般に
は、前記抵抗体２には意図に反して絶縁体５、良導体６
、空洞７等が混入するが動作に大きな影響を与えること
はない。本発明の電気素子１の入出力関係は各電極の配
置、抵抗体の分布等により極めて多様のものが得られる
。以下本発明の電気素子の変形例のうち代表的なものを
各種示す。

第４Ａ図及び第４Ｂ図は入力電極とグランド電極との間
において出力電極の位置が異なる電気素子ＩＡ、ＩＢの
実施例を示し各々の各入力電極に適宜の電位Ｖｃｌ〜Ｖ
ｃ４を同様に与えた場合の出力電極Ｖ２１、Ｖ２２、Ｖ
２３、Ｖ２４からの出力電位を合わせて示している。こ
れより、出力電極の位置に応じてその出力電位が変わる
ことが判る。

また、出力電極の位置を一様とせず第５図に示す実施例
の電気素子ＩＣの様に夫々適宜の位置に配置することも
でき、この場合には入力電極器こ適宜同一の電位Ｖｃを
加えた場合でも図示のように配置位置に応じた電位が各
出力電極Ｖ２１、Ｖ２２、Ｖ２３、Ｖ２４より得られる
。

第６Ａ図は抵抗体２のグランド側の形状を一様でなく形
成した実施例である電気素子ＩＤを示し、人力電極に均
一（５■）の電位を与えた場合の出力電位の分布を第６
Ｂ図に示す。また、第７図は抵抗体２の入力側の形状を
曲面に形成し表面に入力電極を配設した電気素子実施例
を示す。なお、抵抗体を加工しなくとも第８図の実施例
に示すように入力電極の設置位置を適宜抵抗体内にて適
宜選定することによっても第７図と路間−の特性の電気
素子を形成することができる。

第９Ａ図及び第９Ｂ図は出力電極の入力電極とグランド
電極との開方向での位置は同じであるが入力電極及び出
力電極の横方向の間隔が異なる電気素子の実施例を示し
各々の各入力電極に適宜の電位を両者同様に与えた場合
の夫々の出力電位の一例を合わせて示している。これよ
り、出力電極の間隔により相互の関連が変わりその出力
電位が変わる（間隔が狭ければ相互の関連が強くなる）
ことが判る。

第１０図は、出力電極のみの横方向の間隔を不均等にし
た実施例を、また第１１図は入力電極のみの横方向の間
隔を不均等にした実施例を示し、夫々電極の配置状態に
対応して、得られる電位の分布が決まる。

ところで、電位の分布状況は上述した電気素子の構造の
みならず、これ以外によっても変えることが可能である
。例えば第１２Ａ図に示す如く入力電極に可変抵抗ＶＲ
（抵抗でもよい）を接続して、この可変抵抗ＶＲを介し
て各入力電極に適宜電位を与えるようにすれば、もとの
電気素子を単独に用いた場合と異なる入出力特性とする
ことができ、可変抵抗ＶＲであればこの抵抗値を変化さ
せれば、これに応じて入出力特性が変わり、同一の電気
素子の適用箇所が拡がる。なお、第１２Ｂ図に示す様に
グランド側の電極に可変抵抗ＶＲ（抵抗も可）を接続し
ても同様な効果が得られる。

また、以上の実施例では抵抗体の一方向に略沿って順に
入力、出力、グランド用の各電極を配置したが、第１３
図に示す様に抵抗体２及び各入力電極ＩＮ及び出力電極
ＯＵＴの配置を円筒面上にしてもよい。また、第１４図
に示すように円板状の抵抗体２の表面あるいは内部に、
各々複数の電極ＩＮ、ＯＵＴを円の径方向に放射状に配
置してもよい。

第１５図及び第１６図は各電極がこれまで述べたように
同一平面での配置ではなく、各電極が立体的に配置され
た実施例を示す。第１５図の実施例では複数の入力電極
ＩＮ及びグランド電極３が直方体状の抵抗体２の一組み
の側面上に配置され残る側面の一つに複数の出力電極Ｏ
ＵＴを設けている。また、第１６図の実施例では平板状
の抵抗体２の一側面にグランド電極を、一方の板面２ａ
上に入力電極を、また他方板面２ｂ上でグランド電極３
と入力電極間となる位置に出力電極を設けている。

ところで、画像処理等に見られるように、各信号の２次
元的関係が重要な分野では、各電極を平面的（２次元的
）に配置して本発明の電気素子を構成しこれを有効に用
いることもできる。

第１７Ａ図及びこの断面図第１７Ｂ図は、入力電極等各
電極を夫々二次元的に配置した電気素子ＩＧの実施例を
示しており、板状の抵抗体２の厚み方向に、対応する入
力電極ＩＮ、出力電極ＯＵＴ、グランド電極３の一組が
一列に配置された構成となっている。この電気素子は例
えば画像の処理等に使用して有効である。

以上述べた本発明の電気素子は、既述した以外にも特殊
な用途に用いて有効である。例えば第１８図断面図に示
すように、第１７Ａ図及び第１７Ｂ図で示した電気素子
と類似の入力電極ＩＮのみを密に（例えば１／２の間隔
で）設けた電気素子ＩＨを用いれば、入力数に対し出力
数を減することができ、入力ＩＮに画像データを入力す
れば、入力画像を圧縮した画像データが出力ＯＵＴより
簡易に得られる。

さらに、上述した２次元的に電極を配置した電気素子を
入出力の各電極の相対的位置が可変となるように構成し
たものは入出力関係の対応関係を可変でき、例えば画像
の回転処理等に用いることができる。第１９図は、この
ような電気素子の一例を示す斜視図で、この電気素子Ｉ
Ｊは抵抗体２下面にグランド電極３を設け、このグラン
ド電極３と抵抗体２の上面との間に出力電極群０ＵＴＳ
を設ける（第１７Ｂ図参照）とともに、抵抗体２の上面
に入力電極群ＩＮＳを抵抗体２に対し回転可能に配置し
構成する。このような構成とすれば、入力と出力の対応
関係が前記入力電極群ＩＮＳの回転につれ変化し入力さ
れた画像データを回転処理した画像データが得られる。

なお、前述した画像の圧縮処理を同時に行うことも考え
得る。

次に、本願第二の発明及び本願第三の発明について説明
する。これは、上述の電気素子において上述した電極の
形成にあたって、前記抵抗体の表面の電極を後から良導
部分を形成して任意形状の電極を形成するもの、及び前
記独立した電極のうち前記抵抗体の表面の電極に後から
良導部分を形成して延伸させて新たな形状の電極と成し
電気素子を形成するものである。上述良導部分の形成（
書き込み）には、例えば環１ｉ塗料を利用して塗布すれ
ばよい。また光導電性の物質（光を照射することにより
導電率が高まる材質、例えばポリビニルカルバゾールな
どの有機光導電体がしられている）を利用したりするこ
とができる。

第２０図は、このような光導電性の物質を利用した本願
第二発明の電気素子ＩＫの一実施例の平面図を示してお
り、また第２１図はその側断面図を示している。この電
気素子ＩＫは略正方形板状の抵抗体２の上表面所定位置
に所定形状の独立した複数の仮電極ＤＫが適宜配置され
ている。また正方形の４つの各頂角部上には基本となる
基本電極ＩＮＩ、ｒＮ２、ＩＮ３、ＩＮ４が形成されて
いてこれらには導線が接続されており外部からの入力と
なっている。前記各仮電極ＤＫ及び基本電極（ＩＮＩ〜
ｌＮ４）は全て前記抵抗体２の上面に設けられた層状の
光導電性物質８で結合されているが、当初この光導電性
物質８は光を照射されておらず従って絶縁性を保ってお
り各仮電極と基本電極は絶縁され独立している。また、
前記抵抗体２の下面にはグランド電極３が形成され導線
が接続され外部への出力ＯＵＴとなっている。４は前記
抵抗体２及びグランド電極３を支持する絶縁体である。

このような電気素子ＩＫを板形成した後、前記光導電性
物質８に前記基本電極の何れか及びこれと接続したい仮
電極ＤＫを含み所定形状に所定条件の光を照射すること
により前記所定形状の被照射部分に導電部分８′を形成
して基本電極と所望の電極とを含め一体の新たなｔ掻と
する。

この様な手順で完成された電気素子ＩＫが所望の特性と
なるように上述した各仮電極ＤＫの配置や形状、そして
導電部分８′を形成するための光照射部位が決定されて
いる。なお、汎用性を持たせるために前述した仮電極Ｄ
Ｋを多数設けておき、電気素子ＩＫの特性を必要なもの
とするための仮電極を選択して各基本電極と接続するよ
うにすれば、同一の仮成形した電気素子ＩＫを、光の照
射部位を変えることにより特性の異なる電気素子１にと
なすことができる。なお、上述した仮電極を特に形成し
なくても前記光導電性物質８の前記基本電極を含む所定
形状部分に光を照射し導電部分８′を形成することによ
っても前述したと同様の効果を得て、調整されて異なる
特性となり得る電気素子ＩＫを製造することができる。

第２２図は、前記抵抗体に代えて光導電性物質８を抵抗
体として用いて電気素子ＩＫとなした実施例の側断面図
を示し、光導電性物質８の抵抗率が適切なものを用いれ
ば、前述実施例と同様な電気素子が得られる。

次に本願第三発明では、電気素子の前記抵抗体表面に可
逆性を有する、すなわち光が照射されているときには一
時的に導電性となるが照射がなされなくなれば再び絶縁
性を呈する性質を持った光導電性の材料を結合するとと
もに光照射手段を設けて、電気素子として動作中に前記
可逆性光導電体に所定形状の光像を照射して対応する形
状の良導部分を一時的に形成し独立した電極となす。こ
のように構成した電気素子は回路の動作状態に応じて、
出力結果を他の回路部分で評価しこの評価結果に応じて
前記光照射手段を制御して電気素子の特性を変えること
でフィードバック制御をすることができ、回路に学習機
能を持たすといった応用が可能となる。なお、光照射手
段には、例えば発光ダイオードマトリクスを光源にしこ
の光源の発光状態を光ファイバーの束で前記抵抗体表面
の光伝導材体に照射する構成が考えられる。このように
すれば発光ダイオード群の個々の発光ダイオードの点灯
を任意に制御することにより任意の形状の照射領域従っ
て任意形状の導電部（を極）を電気素子に与えることが
でき、電気素子に所望の特性を発揮させることができる
。

以上本願の電気素子について説明したが、次に本願第四
の発明である論理素子の実施例について説明する。第２
５Ａ図はこの発明の一実施例である論理素子３０を示し
、既述したと同等の電気素子１の出力電極０ＵＴＡにコ
ンパレータ回路３１を接続した構成でなる。２は抵抗体
、３はグランド電極、ＩＮＩ及びＩＮ２は入力電極であ
る。

コンパレータ回路３１は、既知の回路であり演算増幅器
３２の一方の入力に前記出力電極０ＵＴＡからの信号Ｖ
ｖが加えられ、他方の入力には、電源（図示せず）とグ
ランド（ＧＮＤ）の間に直列接続された抵抗体Ｒｒｌと
Ｒｒ２の両紙抗体の接続点の電圧Ｖｒが基準電圧として
入力されている。

前記信号Ｖｖは、第２３図の（ａ）　〜（ｄ）に示すよ
うに、電気素子１０２つの入力にＨＩＧＨとＬＯＷの２
種の論理信号を組合せ入力した場合にその組み合わせに
応じた出力Ｖｖｌ〜Ｖｖ４（各図下部に示す）となる。

従って、第２４図に示すように、前記基準電圧Ｖｒを、
ＶｖｌとＶｖ２　（Ｖｖ３）との間のＶｒ。

に設定すれば、論理素子３０は、デジタル出力０ＵＴＤ
が出力端子３３からアンド出力として得られるＡＮＤ回
路となる（なお、コンパレータ回路の２つの入力を逆に
接続した場合にはＮＡＮＤ回路となる）し、前記基準電
圧Ｖｒを、ＶｖｌとＶｖ２　（Ｖｖ３）との間のＶｒＬ
に設定すれば、論理素子３０は、ＯＲ回路となる（なお
、コンパレータ回路の２つの入力を逆に接続した場合に
はＮＯＲ回路となる）。なお、前記コンパレータ回路３
１として前記基準電圧Ｖｒ、とＶｒｔの間の入力に対し
てのみ論理値の一方の出力電圧が得られる構成のものを
用いればＸＯＲ回路を構成することもできる。

また、第２５Ｂ図に示すようにコンパレータ回路３１（
基準電圧ｖｃ〜）の出力を電気素子１０入力に帰還する
接続とすることができ、ひとかたまりの抵抗体２の中で
一旦引き出されたアナログの一次出力０ＵＴＡＩを、コ
ンパレータを介してデジタル信号に変換した出力を、再
び入力ＩＮＳとして一次入力ＩＮＩ、１Ｎ２の近傍にル
ープ状に戻して二次出力０ＵＴＡ２を得る構成とすれば
、−次的な入出力関係のみからなる構成よりも更に多様
な入出力特性を得ることができる。

ところで、論理回路を構成する電気素子１への論理入力
の与えかたとして、全ての入力にＨＩＧＨまたはＬＯＷ
の電位を与える場合（以下、電位型入力と記述）につい
て示したが、この他にスイッチング素子を利用して論理
入力のＨＩＧＨのみ電位を与え、論理入力ＬＯＷに対応
しては、ハイインピーダンスとして入力と切離す、０Ｎ
１０ＦＦ入力型とすることができる。このＯＮ１０　Ｆ
Ｆ入力型では、全ての入力にいずれかの電位を与える電
位入力型に比して各入力間の相互影響が減じられる特徴
がある。即ち、第２６図に示す３人力の電位入力型の電
気素子ＩＭにおいて図の中央の入力にのみＶ、（ＨＩＧ
Ｈ）を他の入力に■。

（ＬＯＷ）を与えた場合、出力が他の入力の状態を受け
て比較的に低くＯＲ演算に近い動作をするが、第２７図
に示す０Ｎ１０ＦＦ型入力とした同様な電気素子ＩＰの
場合には、前述同様に中央の入力にのみスイッチング素
子ＳＷを介して■、を与えると第２６図の電位入力型よ
りも高い出力が得られＡＮＤ演算に近い動作が得られる
。

また、電気素子の入力側に、抑制（Ｅｎａｂｌｅ）端子
をも持つスイッチング素子を用いて第２８図（ａ）に示
す如く論理素子４０を構成すると、電位入力型と０Ｎ１
０ＦＦ入力型を組合せたｒ３ｓｔａｔｅ入力型」とする
ことができ、ＡＮＤ演算とＯＲ演算とを使い分けること
ができる。

即ち、同第２８図の（ｂ）に示すような出力が得られる
ので、第２９図乃至第３１図の表に示すように、各入力
端子ＩＮ、　、ＩＮ、　、Ｅ、　、Ｅ、のうち所定の２
人力に所定の論理信号を与えた状態で残る２人力への信
号を変えることで、ＡＮＤ、ＯＲ演算素子あるいは単な
るバッファーとして動作させることができる。

なお、図２８〜図３４において表中の記号Ｈ１Ｌはそれ
ぞれＨＩＧＨ，ＬＯＷ出力レベルを示す。

記号ＨＦ、Ｆ、Ｌｙは、ＨＩＧＨとＬＯＷの中間レベル
を示し、Ｌ＜Ｌ、＜Ｆ＜Ｈ，＜Ｈなる関係にある。また
、＊はハイインピーダンスを示し、×は入力レベルがＨ
ＩＧＨ〜ＬＯＷ間のいずれのレベルにも無関係であるこ
とを示す。

本発明によればさらに、上述例のようにグランド電極３
をＧＮＤに接続するばかりではなく第３２図（ａ）に示
すように代わりにグランド電極３を■８に接続して用い
れば、同図（ｂ）に示すような各出力が得られて、また
異なった演算回路となる。

さらに、第３３図に示すようにグランド電極３をＧＮＤ
にも■９にも接続しないでハイインピーダンス状態に保
った場合には、その演算動作は出力側に接続されるコン
パレータに与える基準電位Ｖ　ＣＭＰによって左右され
る構成となる。従って、このグランド電極３に与える基
準電位自体を論理入力とすると、第３４図に示すように
反転演算を行うこともできる。

また、第３５図に示すように上述したグランド電極３を
論理入力として利用するため、このグランド電極３を’
３ｓｔａｔｅ入力型」とし論理素子４０を構成すること
ができる。

以上述べたように、本願発明の電気素子の出力にさらに
コンパレータ回路を接続することにより多様な入出力特
性をもった各種論理素子を構成することができる。

〔発明の効果〕

以上述べた本願第一の発明の電気素子は、ひとかたまり
の抵抗体と、この抵抗体の表面及び内部の所定位置に配
置された独立した４以上の電極を有し、各電極同士は前
記抵抗体のみを通じて分布定数的に接続されて電極間の
接続が個別の抵抗素子で分離されない構造を有しており
、各電極の一部又は各電極に接続された引出し線により
各電極を前記抵抗体外部に接続し得る構造であるため、
極めて簡単な構造でありながら、２以上のデジタル入力
に対応してアナログ出力を得たり、２以上のアナログ入
力に対しそれらの中間値を出力として得ることができる
ので、ファジィ演算等に利用可能で従ってこの素子単体
で複雑な特定処理を高速に実行することができる。なお
、電極の配置や抵抗体の配置等に応じて簡易に多様な入
出力特性を持つ電気素子を実現することが可能となる。

また、本願第二の発明の電気素子は前記抵抗体の表面に
光導電性の材料を結合し、これに所定形状の光像を照射
して対応する形状の良導部分を恒久的に形成し前記独立
した電極としたので、任意形状の電極を形成することが
でき従って各種特性をもった電気素子を容易に実現する
ことができ、同一工程で製造した仮電気素子をもとに、
所定の良導部分を形成することにより各種の異なる所望
の入出力特性をもつ電気素子を簡易に供給することが可
能となる。

また、本願第三の発明の電気素子は上記電気素子を前記
抵抗体の表面に可逆性を有する光導電性の材料を結合し
、これに所定形状の光像を照射して対応する形状の良導
部分を照射時のみ一次的に形成し前記独立した電極とす
る構成としたので、動作中にも電気素子の特性を変える
ことができ学習を伴うといった複雑な制御に応用するこ
とができる。

また、本願第四の発明の論理素子は上記電気素子の出力
に、コンパレータ回路を接続して構成したので、各種演
算を行う論理素子を構成したり、演算動作の内容を動作
中に変更する論理素子とすることができる。

【図面の簡単な説明】

第１図は本願第一の発明の電気素子の一実施例を示す側
断面図を、 第２図はこの電気素子の出力用電極の電位を示す図を、 第３図は本願第一の発明の電気素子の側断面図を、 第４Ａ図は本願第一の発明の実施例の一つを示す側断面
図を、 第４Ｂ図は同じ（実施例の一つを示す側断面図を、 第５図は同じ〈実施例の一つを示す側断面図を、第６Ａ
図は同じ（実施例の一つを示す側断面図を、 第６Ｂ図は第６Ａ図に示す電気素子の出力電極の電位分
布の一例を示す図を、 第７図は本願第一発明の電気素子の実施例の一つを示す
側断面図を、 第８図は同じ〈実施例の一つを示す側断面図を、第９Ａ
図は同じ（実施例の一つを示す側断面とその出力電位の
一例を示す図を、 第９Ｂ図は同じく他の実施例の一つを示す側断面とその
出力電位の一例を示す図を、 第１０図は同じく他の実施例の一つを示す側断面図を、 第１１図は同じく他の実施例の一つを示す側断面図を、 第１２Ａ図は本願第一の発明の電気素子を含む回路例を
、 第１２Ｂ図は同じく電気素子を含む他の回路例を、 第１３図は本願第一の発明の電気素子の実施例の一つを
示す斜視図を、 第１４図は同じ〈実施例の一つを示す平面図を、第１５
図は同じく更に他の実施例を示す斜視図を、 第１６図は同じく更に他の実施例を示す斜視図を、 第１７Ａ図は同じく更に他の実施例を示す斜視図を、 第１７Ｂ図は第１７Ａ図の電気素子の側断面図を、 第１８図は本願第一の発明の電気素子の更に他の実施例
を示す側断面図を、 第１９図は同じく更に他の実施例を示す斜視図を、 第２０図は本願第二の発明の電気素子の一実施例を示す
平面図を、 第２１図は同じくその側断面図を、 第２２図は同じく他の実施例を示す側断面図を、第２３
図は本願第四の発明を説明する図を、第２４図も本願第
四の発明を説明する図を、第２５Ａ図は本願第四の発明
の論理素子の一実施例を示す図を、 第２５Ｂ図は本願第四の発明の論理素子の他の実施例を
示す図を、 第２６図は本願発明に係る電気素子への入力を説明する
側断面図を、 第２７図も同じく電気素子への入力を説明する側断面図
を、 第２８図は本願第四の発明の論理素子の他の実施例及び
その出力を示す表を、 第２９図は本願第四の発明の論理素子の実施例の出力状
態を示す表を、 第３０図は同じく他の出力状態を示す表を、第３１図は
同じく更に他の出力状態を示す表を、第３２図は本願第
四の発明の論理素子の更に他の実施例及びその出力を示
す表を、 第３３図は同じく更に他の実施例及びその出力を示す表
を、 第３４図は前第３３図の論理素子の出力を示す他の表を
、 第３５図は本願第四の発明の論理素子の実施例の一つを
更に示す図を、 第３６図は従来のファジィ回路の一例を示す回路図を、 第３７図は本願第一の発明に係る原理を説明する図を、 第３８図は同じく本願発明に係る原理を説明する図を、 第３９図は本願発明に係る原理を説明する図を、夫々示
す。 １、ＩＡ、ＩＢ、ＩＣ１ＩＤ、ＩＣ１ＩＨ１ＩＪ、ＩＫ
、ＬＭ、ＩＰ−電気素子、 ２、（８）・・・抵抗体、 ３、　（８’）、１１〜１９、Ｖ＋１〜Ｖ、Ｎ、Ｖｚ　
＋　　〜ＶＺ　４　、Ｉ　Ｎ、ＯＵＴ、Ｉ　ＮＳ。 ０ＵＴＳ、ＩＮ、　〜ＩＮ、　、０ＵＴＡ−・・電極、
４・・・引出し線（導線）、 ８・・・導電性物質（抵抗体）、 （８′）・・・導電部分、 ３０．４０・・・論理素子、 ３１・・・コンパレータ回路。 第１図 第２図 第３図 第４Ａ図　　　　　　　　　　第４Ｂ図氏 ｌＶＡ：ｖｃｖＣｖｃノ 第１１図 第６Ａ図 坦 第６Ｂ図 第１３図　　　　　　　　第１４図 第１５図　　　　　　　第１６図 ０ＬＩＴ　０ＬＩＴ　ＯＵＴ　ＯＵＴ 第１１Ａ図 第１８図 ０ＬＪＴ　０ＬＪＴ　ＯＵＴ 第２３図 １１入　（ａ）　　　　（ｂ）　　　（ｃ）　　　（ｄ
）第２４図 第２５Ａ図 刃 ノ 第２５ｓ図 第２６図　　　　　　第２７図 １ｐ （。）（ｂ） 第２８図　　　　　　　第３０図 第３２図 （ａ） 第３３図 （ａ） 第３４図 （ａ）　　　　　　　　　（ｂ） 第３５図 釦 ノ し−Ｊ

Claims (4)

【特許請求の範囲】
1. （１）ひとかたまりの抵抗体と、この抵抗体の表面及び
   内部の所定位置に配置された独立した４以上の電極を有
   し、 各電極同士は前記抵抗体のみを通じて分布定数的に接続
   されて電極間の接続が個別の抵抗素子で分離されない構
   造を有しており、 各電極の一部又は各電極に接続された引出し線により各
   電極を前記抵抗体外部に接続し得る構造であることを特
   徴とする電気素子。
2. （２）前記抵抗体の表面に光導電性の材料を結合し、こ
   れに所定形状の光像を照射して対応する形状の良導部分
   を恒久的に形成し前記独立した電極とすることを特徴と
   する請求項１記載の電気素子。
3. （３）前記抵抗体の表面に可逆性を有する光導電性の材
   料を結合し、これに所定形状の光像を照射して対応する
   形状の良導部分を照射時のみ一時的に形成し前記独立し
   た電極とすることを特徴とする請求項１記載の電気素子
   。
4. （４）請求項１乃至請求項３の電気素子の出力に、コン
   パレータ回路を接続したことを特徴とする論理素子。