JPH02178960A - 神経回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 近年、生体の神経細胞の機能をモデル化して回路に組み
込むことで、画像認識や音声処理等の並列処理に応用す
る研究が進められている。神経細胞モデルを用いた神経
回路装置は、しきい値処理を行うニューロンに相当する
回路と重み付は処理・加算処理を行うンナブスに相当す
る回路で構成される。この神経回路装置の機能を可変す
るには、ソナブスの重み付けの値等の結合状態を制御す
るメモリ回路が必要となる。

この発明は、ニューロン回路と、シナプス回路と、シナ
プス回路の結合状態を制御するためのメモリ回路とを備
えた神経回路装置に関するものである。

〈従来の技術〉 従来、この種の神経回路装置は、例えば第４図に示すよ
うに構成されている。第４図において、Ｉはニューロン
回路、２はシナプス回路、３はメモリ回路であり、これ
らは同一の半導体基体４に形成されている。ニューロン
回路１では、シナプス回路２からの入力に対してしきい
値処理を行い、結果を出力する。シナプス回路２では、
外部入力およびニューロン回路１からの入力に対して重
み付は処理を行い、その結果を加算して出力する。

シナプス回路２での重みイマ］け処理は、メモリ回路３
に記憶されたデータを参照して行われる。

ここで、ニューロン回路Ｉはインバータや差動増幅器な
どで形成される複数の二クーロン（図示せず。）で構成
され、シナプス回路２はＭＯＳトランジスタなどで形成
される複数のシナプス（図示せず。）で構成される。メ
モリ回路３は、ＭＯＳトランジスタなどで形成される複
数のメモリセルで構成される。また、ニューロンとシナ
プスは、１個のニューロンの出力が複数のシナプスの入
力になり、複数のシナプスの出力が１個のニューロンの
入力になるように接続される。メモリセルは、それに対
応するシナプスに接続される。

〈発明が解決しようとする課題〉 神経回路装置の機能を高めるにはニューロンの数を増や
す必要がある。第４図の構成において、ニューロン回路
ｌを構成する二クーロンを増やすど、それに伴いシナプ
ス回路２を構成するシナプスが増加するため、シナプス
回路２内の配線数が膨大になり、シナプス回路２とメモ
リ回路３を平ている。

また、上記２つの半導体層の上に、」二部ンナプス回路
に接続されるセンナ回路を有する半導体層を絶縁膜を介
して積層するのが望ましい。

〈イ乍用〉 シナプス回路とメモリ回路を異なる半導体層に設け、シ
ナプスとメモリセルとを絶縁層を貫通する導体によって
接続することにより、シナプス回路内の配線とシナプス
とメモリセル間の配線が分離される。このため、シナプ
ス回路内の配線数が膨大になった場合でもシナプス回路
とメモリ回路の接続が容易で、シナプスとメモリセルの
間の配線長も均一にてきる。また、シナプス回路とメモ
リ回路を重ねることができるので装置面積が小さくなる
。

また上記２つの半導体層の上にセンサー回路を有する半
導体層を積層した場合は、装置面積を広ｆることなく、
センサーの機能が付加される。

〈実施例〉 以下、本発明の実施例を図面にて詳述するが、面上の配
線で接続するのが困難になる。また、各シナプスとメモ
リセルの間の配線長が不均一なるため、シナプスにおけ
る重のイ」け処理・加算処理の特性にばらつきが生じる
。さらに、シナプスと共にメモリセルも増加するため、
装置面積が大きくなる。

本発明は上記の点に鑑みて創案されたものであり、上記
した神経回路装置の有する問題点を除去し、シナプス回
路内の配線数が膨大になった場合でもシナプス回路とメ
モリ回路の結合が容易であり、シナプスとメモリセルの
間の配線長が均一で、かつ、装置面積が小さい神経回路
装置を提供しようとするものである。

〈課題を解決するための手段〉 この発明は、ニューロン回路およびシナプス回路を設け
た半導体層と、」−記ンナプス回路内の結合状態を制御
するためのデータを記憶するメモリ回路を設けた半導体
層とを絶縁膜を介して積層し、」二部ンナブス回路とメ
モリ回路とを、上記絶縁層を貫通ずる導体によって接続
したことを特徴とし本発明は以下の実施例に限定される
ものではない。

第１図は本発明の実施例の構成を示す図である。

なお、第１図において、第４図に示した従来例と同一の
構成要素については、同一の符号にてしめず。

第１図において、ニューロン回路１とシナプス回路２は
半導体層５に形成され、メモリ回路３は半導体基体４に
形成されている。上記半導体層５と半導体基体４は図示
しない絶縁膜を介して積層される。

本実施例の神経回路装置の製造工程について説明する。

半導体基体４をシリコン基板とし、これにＬＳＩ技術を
用いてメモリ回路３を形成する。この上にＣＶＤ法でシ
リコン酸化物の絶縁膜を形成した後、多結晶シリコンを
形成し、レーザービーム照射により単結晶化して半導体
層５とする。この半導体層５にＬＳＩ技術を用いてニュ
ーロン回路ｌおよびシナプス回路２を形成する。シナプ
ス回路２とメモリ回路３の間の配線は、各シナプスとメ
モリセルをつなぐように絶縁膜に設けた開孔部に導体を
埋めることにより形成する。

第１図の構成において、シナプス回路２とメモリ回路３
をつなぐ配線は絶縁膜に形成されており、半導体層５に
形成されるシナプス回路２内の配線と分離されている。

また、シナプスと、それを制御するメモリセルとを」１
下に対応するように配置すれば、シナプスとメモリセル
の間の配線長を均一にできる。また、シナプス回路２と
メモリ回路３が重なっているため、装置面積の節約にな
る。

なお、上記実施例の他に、第２図のように、ニコロン回
路１とシナプス回路２を半導体基体４に、メモリ回路３
を半導体層５に設（ジてもよい。

また、第３図のように、半導体層５の上に絶縁膜を介し
て半導体層６を形成し、これに設けたセンサ回路７の出
力をシナプス回路２の外部入力どする構造にすれば、装
置面積を広げることなく、センサの機能を付加すること
ができる。

〈発明の効果〉 この発明によれば、シナプス回路とメモリ回路を異なる
半導体層に設け、シナプスとメモリセルとを絶縁層を貫
通ずる導体によって接続したので、シナプス回路内の配
線とシナプスとメモリセル間の配線を分離でき、シナプ
ス回路内の配線数が膨大になった場合でもシナプス回路
とメモリ回路の接続が容易で、かっ、シナプスとメモリ
セルの間の配線長が均一でシナプスにお（ジる重み付（
づ処理・加算処理の特性にばらつきが無く、かつ装置面
積を小ざくできるという効果が得られる。

また、上記半導体層の上に、センサ回路を有する半導体
層を絶縁膜を介して積層し、上記センサ回路の出力をシ
ナプス回路の入力とすれば、」−記効果に加えて、装置
面積を広げることなく、センサ機能が得られる。

【図面の簡単な説明】

第１図は本発明の実施例を示す構成図、第２図および第
３図は他の実施例を示す構成図、第４図は従来例の構成
図である。 トニューロン回路、２　シナプス回路、３　メモリ回路
、　　　４　・半導体基体、５．６　半導体層、　　　
７−センサ回路。

Claims (2)

【特許請求の範囲】
1. （１）ニューロン回路およびシナプス回路を設けた半導
   体層と、上記シナプス回路内の結合状態を制御するため
   のデータを記憶するメモリ回路を設けた半導体層とを絶
   縁膜を介して積層し、上記シナプス回路とメモリ回路と
   を、上記絶縁層を貫通する導体によって接続したことを
   特徴とする神経回路装置。
2. （２）上記２つの半導体層の上に、上記シナプス回路に
   接続されるセンサ回路を有する半導体層を絶縁膜を介し
   て積層したことを特徴とする請求項１に記載の神経回路
   装置。