JP2926737B2 - 光情報処理装置 - Google Patents
光情報処理装置Info
- Publication number
- JP2926737B2 JP2926737B2 JP1058903A JP5890389A JP2926737B2 JP 2926737 B2 JP2926737 B2 JP 2926737B2 JP 1058903 A JP1058903 A JP 1058903A JP 5890389 A JP5890389 A JP 5890389A JP 2926737 B2 JP2926737 B2 JP 2926737B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- light
- photoelectric conversion
- signal lines
- optical information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Light Receiving Elements (AREA)
- Thin Film Transistor (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は半導体装置及び光情報処理装置に関する。
［従来の技術］ 最近になって、高度な並列処理能力を持つ神経回路網
のエミュレータを電子回路によって実現する試みが行な
われるようになってきた。大規模な並列処理能力を実現
させる上で最大の障害は、多数のニューロン素子間の信
号伝達方法である。
のエミュレータを電子回路によって実現する試みが行な
われるようになってきた。大規模な並列処理能力を実現
させる上で最大の障害は、多数のニューロン素子間の信
号伝達方法である。
そこで従来からVLSI技術を用いてシリコン基板上に神
経回路網を作成する試みが行われてきた。例えば、Appl
ied Optics Vol.26,5077（1987）に示すように、シナプ
スを表現する結合マトリクスを非晶質Siの抵抗を用いて
作成する試み、IEEE Conference on Neural Informatio
n Processing Systems−Natural synthetic,Denver,198
7.Abstracts of Papers,p.44.に示すように、MOSトラン
ジスタのゲート電圧を制御してドレインコンダクトタン
スを変えることにより結合マトリクスの重みを可変に
し、プログラマブルな連想メモリを作成する試み等があ
る。しかし、前２者の何れも２次元平面上に素子を集積
化しているため、特にプログラマブルな神経回路網を実
現する場合ニューロン素子間の膨大な結線数が問題とな
り、集積可能なニューロン素子数が制限されてしまう。
そこでこの問題を解決するために、Applied Optics Vo
l.24,1469（1985）、Applied Optics Vol.265093（198
7）、International Topical Conference on Hydrgenat
ed Amorphous Silicon Device And Technology;Confere
nce Report p.247、「電子情報通信学会技術研究報告」
MBE−87159,p.431,1988年．等に示すように、各シナプ
ス荷重を空間的な光の強度分布で表現することを、空間
光変調器を用いて実現することにより、２次元平面上の
集積度の限界を乗り越える試みもある。
経回路網を作成する試みが行われてきた。例えば、Appl
ied Optics Vol.26,5077（1987）に示すように、シナプ
スを表現する結合マトリクスを非晶質Siの抵抗を用いて
作成する試み、IEEE Conference on Neural Informatio
n Processing Systems−Natural synthetic,Denver,198
7.Abstracts of Papers,p.44.に示すように、MOSトラン
ジスタのゲート電圧を制御してドレインコンダクトタン
スを変えることにより結合マトリクスの重みを可変に
し、プログラマブルな連想メモリを作成する試み等があ
る。しかし、前２者の何れも２次元平面上に素子を集積
化しているため、特にプログラマブルな神経回路網を実
現する場合ニューロン素子間の膨大な結線数が問題とな
り、集積可能なニューロン素子数が制限されてしまう。
そこでこの問題を解決するために、Applied Optics Vo
l.24,1469（1985）、Applied Optics Vol.265093（198
7）、International Topical Conference on Hydrgenat
ed Amorphous Silicon Device And Technology;Confere
nce Report p.247、「電子情報通信学会技術研究報告」
MBE−87159,p.431,1988年．等に示すように、各シナプ
ス荷重を空間的な光の強度分布で表現することを、空間
光変調器を用いて実現することにより、２次元平面上の
集積度の限界を乗り越える試みもある。
［発明が解決しようとする課題］ 上記公知例では、シナプス荷重を電気的に検出するの
に、例えば光照射時の非晶質シリコン（以下、ａ−Si）
の抵抗値変化を応用している。しかし、ａ−Si薄膜の抵
抗値はその膜圧によって大きく変わり、素子内での膜厚
ばらつきが問題となる。またａ−Si薄膜と金属電極との
間のコンタクト抵抗値も素子内ばらつきが大きく、問題
となっていた。本発明は以上の問題点を解決するもの
で、その目的は１つの素子内にたってばらつきのないシ
ナプス加重を実現する半導体素子と、これを用いた光情
報処理装置を提供することにある。
に、例えば光照射時の非晶質シリコン（以下、ａ−Si）
の抵抗値変化を応用している。しかし、ａ−Si薄膜の抵
抗値はその膜圧によって大きく変わり、素子内での膜厚
ばらつきが問題となる。またａ−Si薄膜と金属電極との
間のコンタクト抵抗値も素子内ばらつきが大きく、問題
となっていた。本発明は以上の問題点を解決するもの
で、その目的は１つの素子内にたってばらつきのないシ
ナプス加重を実現する半導体素子と、これを用いた光情
報処理装置を提供することにある。
［課題を解決するための手段］ 本発明の光情報処理装置は、マトリックス状に配置さ
れ光源からほぼ均一に入射された光の透過量を各々独立
に制御可能な複数の透過率変換素子を備えた光量制御手
段と、前記透過率変換素子に対応してマトリックス状に
配置され入射された光量に応じた電流を発生可能な複数
の光受容素子を備えた光電変換手段とを含む光情報処理
装置であって、前記光電変換手段は、互いに絶縁されて
交差するように配設された複数の入力信号線と複数の出
力信号線を有し、これら複数の入力信号線と複数の出力
信号線との各交差部に対応して光受容素子が配置され、
前記光受容素子は、前記入力信号線と出力信号線にソー
スとドレインが各々接続されたMOSトランジスタと、該M
OSトランジスタのゲート電極に接続された光起電圧素子
とから構成され、前記光起電圧素子は各々光電変換層と
これを挟む一対の上部電極と下部電極とからなる複数の
太陽電池素子が直列に接続されてなることを特徴とす
る。
れ光源からほぼ均一に入射された光の透過量を各々独立
に制御可能な複数の透過率変換素子を備えた光量制御手
段と、前記透過率変換素子に対応してマトリックス状に
配置され入射された光量に応じた電流を発生可能な複数
の光受容素子を備えた光電変換手段とを含む光情報処理
装置であって、前記光電変換手段は、互いに絶縁されて
交差するように配設された複数の入力信号線と複数の出
力信号線を有し、これら複数の入力信号線と複数の出力
信号線との各交差部に対応して光受容素子が配置され、
前記光受容素子は、前記入力信号線と出力信号線にソー
スとドレインが各々接続されたMOSトランジスタと、該M
OSトランジスタのゲート電極に接続された光起電圧素子
とから構成され、前記光起電圧素子は各々光電変換層と
これを挟む一対の上部電極と下部電極とからなる複数の
太陽電池素子が直列に接続されてなることを特徴とす
る。
また、前記絶縁基板は透明基板であり、前記MOSトラ
ンジスタは絶縁基板上に形成された半導体膜により構成
された薄膜トランジスタからなるとともに、上記電極ま
たは下部電極のうち絶縁基板側の電極は透明電極である
ことを特徴とする。
ンジスタは絶縁基板上に形成された半導体膜により構成
された薄膜トランジスタからなるとともに、上記電極ま
たは下部電極のうち絶縁基板側の電極は透明電極である
ことを特徴とする。
［作用］ 第３図は神経回路網の透過回路図で、MOSトランジス
タGij301、光起電圧素子302と電流増幅器303とからな
る。神経回路網ではGijの要素をシナプスと呼んでい
る。このモデルではある入力電圧ベクトルVj306を薄膜
トランジスタGijを通し、電流ベクトルIi307に変換す
る。即ち、第（１）式に従ってIiが決定される。
タGij301、光起電圧素子302と電流増幅器303とからな
る。神経回路網ではGijの要素をシナプスと呼んでい
る。このモデルではある入力電圧ベクトルVj306を薄膜
トランジスタGijを通し、電流ベクトルIi307に変換す
る。即ち、第（１）式に従ってIiが決定される。
出力電流Iiは、電流増幅器303を通し入力電圧ベクト
ルにフィードバックされる。（１）式から分かるよう
に、Gij値の組合せによって、演算の仕組みや記憶の内
容が決められる。本発明では、GijをMOSトランジスタの
ドレインコンダクタンスで制御している。すなわち、MO
Sトランジスタのゲート電極は光起電圧素子に接続され
ており、光起電圧電子に照射する光量を制御することに
よりゲート電圧を制御できるようになっている。従っ
て、光起電圧素子への入射光量を変えることによってド
レインコンダクタンスを変えることができる。
ルにフィードバックされる。（１）式から分かるよう
に、Gij値の組合せによって、演算の仕組みや記憶の内
容が決められる。本発明では、GijをMOSトランジスタの
ドレインコンダクタンスで制御している。すなわち、MO
Sトランジスタのゲート電極は光起電圧素子に接続され
ており、光起電圧電子に照射する光量を制御することに
よりゲート電圧を制御できるようになっている。従っ
て、光起電圧素子への入射光量を変えることによってド
レインコンダクタンスを変えることができる。
第４図は本発明の光情報処理装置の基本構成図であ
る。401は平面光源、102は透過率変換素子、403は光受
容素子である。光受容素子403は第３図におけるMOSトラ
ンジスタと光起電圧素子１対に相当する。ここで第４図
ではそれぞれ９個の透過率変換素子、光受容素子が描い
てあり、１組の透過率変換素子と光受容素子が１つのシ
ナプスを形成すると考えてよいので、ここでは９組のシ
ナプスが表現されている。平面光源401からの一様な光
は透過率変換素子402を通過し、任意の強度に変換され
て光受容素子403に到達する。MOSトランジスタのサブス
レショルド領域を利用して、光強度に対応したゲート電
圧を与えることによりドレインコンダクタンスを変化さ
せる。透過率変換素子は電気的にアドレサブルになって
おり、各々シナプス内で独立に透過率を制御できる。こ
のため、透過率変換素子を制御することだけによって任
意のコンダクタンスマトリクスGijを実現することがで
きる。このため、外界からの状態変化に応じてリアルタ
イムで高速にプログラムを変更し、系の状態に応じた最
も適切な解を迅速に求めることもできるようになる。
る。401は平面光源、102は透過率変換素子、403は光受
容素子である。光受容素子403は第３図におけるMOSトラ
ンジスタと光起電圧素子１対に相当する。ここで第４図
ではそれぞれ９個の透過率変換素子、光受容素子が描い
てあり、１組の透過率変換素子と光受容素子が１つのシ
ナプスを形成すると考えてよいので、ここでは９組のシ
ナプスが表現されている。平面光源401からの一様な光
は透過率変換素子402を通過し、任意の強度に変換され
て光受容素子403に到達する。MOSトランジスタのサブス
レショルド領域を利用して、光強度に対応したゲート電
圧を与えることによりドレインコンダクタンスを変化さ
せる。透過率変換素子は電気的にアドレサブルになって
おり、各々シナプス内で独立に透過率を制御できる。こ
のため、透過率変換素子を制御することだけによって任
意のコンダクタンスマトリクスGijを実現することがで
きる。このため、外界からの状態変化に応じてリアルタ
イムで高速にプログラムを変更し、系の状態に応じた最
も適切な解を迅速に求めることもできるようになる。
［実施例］ 第１図に本発明の半導体装置の平面図を、第２図に断
面図を示す。以下に第１図に基き半導体装置の素子構成
を説明し、第２図に基き構造を説明する。
面図を示す。以下に第１図に基き半導体装置の素子構成
を説明し、第２図に基き構造を説明する。
本発明の半導体装置は、基本的には光起電圧素子101
とMOSトランジスタ102からなる。本実施例ではMOSトラ
ンジスタにｐチャネルの多結晶シリコン薄膜トランジス
タを用い、光起電圧素子にａ−Si太陽電池を用いた。ａ
−Si太陽電池の負電圧端子を薄膜トランジスタ（以下、
TFT）のゲート電極103に接続し、太陽電池の出力電圧で
ゲート電位を制御するようになっている。太陽電池１個
の電圧ではTFTのゲート電圧には不足なので、本実施例
では３個の太陽電池を直列にカスケード接続している。
３個の太陽電池で尚電圧が不足する場合には更にカスケ
ードを増やせるには勿論である。MOSトランジスタのソ
ースには垂直信号線105、ドレインには水平信号線を接
続する。また、接続線107には太陽電池の正電圧端子を
接する。104はAl配線である。
とMOSトランジスタ102からなる。本実施例ではMOSトラ
ンジスタにｐチャネルの多結晶シリコン薄膜トランジス
タを用い、光起電圧素子にａ−Si太陽電池を用いた。ａ
−Si太陽電池の負電圧端子を薄膜トランジスタ（以下、
TFT）のゲート電極103に接続し、太陽電池の出力電圧で
ゲート電位を制御するようになっている。太陽電池１個
の電圧ではTFTのゲート電圧には不足なので、本実施例
では３個の太陽電池を直列にカスケード接続している。
３個の太陽電池で尚電圧が不足する場合には更にカスケ
ードを増やせるには勿論である。MOSトランジスタのソ
ースには垂直信号線105、ドレインには水平信号線を接
続する。また、接続線107には太陽電池の正電圧端子を
接する。104はAl配線である。
次に製造工程を通して本発明の半導体装置の構造を説
明する。まず基板201上にMOSトランジスタを作成する。
この基板が単結晶シリコンウェハでも絶縁基板でも良い
が、本実施例では石英基板を用いた。石英基板上に多結
晶シリコンを減少圧CVD法で約1000Å成膜し、パタニン
グの後、熱酸化膜を形成する。この上に高濃度ｎ型ドー
プ多結晶シリコンをゲート204、水平信号線106、接地線
107用に5000Å成膜しパタニングの後、イオン打ち込み
でソース203、ドレイン205、チャネル206を形成する。
イオン活性化アニールをして、層間絶縁膜202のSiO2を
約7000Å減圧CVDで成膜する。層間絶縁膜上に太陽電池
の透明電極209を成膜し、パタニングする。透明電極上
に光電変換層208のａ−Si薄膜をプラズマCVD法で約１μ
ｍ成膜、パタニングする。MOSトランジスタのコンタク
トホールを空け、上部電極207及び配線用のAlをスパッ
タで約7000Å形成、パタニングする。最後にパッシベー
ション用のポリイミドを塗布して完成となる。本実施例
では、MOSトランジスタの例に多結晶シリコンを用いた
薄膜トランジスタを用いて説明したが、MOSトランジス
タは薄膜トランジスタに限ることはなく、単結晶シリコ
ンウェハを基板として作成したMOSトランジスタでも良
いのは勿論である。
明する。まず基板201上にMOSトランジスタを作成する。
この基板が単結晶シリコンウェハでも絶縁基板でも良い
が、本実施例では石英基板を用いた。石英基板上に多結
晶シリコンを減少圧CVD法で約1000Å成膜し、パタニン
グの後、熱酸化膜を形成する。この上に高濃度ｎ型ドー
プ多結晶シリコンをゲート204、水平信号線106、接地線
107用に5000Å成膜しパタニングの後、イオン打ち込み
でソース203、ドレイン205、チャネル206を形成する。
イオン活性化アニールをして、層間絶縁膜202のSiO2を
約7000Å減圧CVDで成膜する。層間絶縁膜上に太陽電池
の透明電極209を成膜し、パタニングする。透明電極上
に光電変換層208のａ−Si薄膜をプラズマCVD法で約１μ
ｍ成膜、パタニングする。MOSトランジスタのコンタク
トホールを空け、上部電極207及び配線用のAlをスパッ
タで約7000Å形成、パタニングする。最後にパッシベー
ション用のポリイミドを塗布して完成となる。本実施例
では、MOSトランジスタの例に多結晶シリコンを用いた
薄膜トランジスタを用いて説明したが、MOSトランジス
タは薄膜トランジスタに限ることはなく、単結晶シリコ
ンウェハを基板として作成したMOSトランジスタでも良
いのは勿論である。
以上が本発明の半導体装置の構成及び構造であって、
以下にこれを用いて光情報処理装置の構成を説明する。
本発明の光情報処理装置は第４図に示すように平面光源
401、透過率変換素子402、光受容素子403を積層した構
造になっている。平面光源は透過率変換素子の素子面上
にわたって一様な光強度が得られるものならどのような
ものでも良いが、例えば薄膜EL素子等を用いる。透過率
変換素子は、基本的にはパーソナルコンピュータ等の画
像表示が用いられる透過型液晶パネルと同様の構成をと
り、パネルの１画素が１透過率変換素子に相当する。光
受容素子は、前述したように第３図におけるMOSトラン
ジスタと光起電圧素子１対に相当し、透過率変換素子と
１対１に対応するように石英基板上に素子を集積化して
ある。
以下にこれを用いて光情報処理装置の構成を説明する。
本発明の光情報処理装置は第４図に示すように平面光源
401、透過率変換素子402、光受容素子403を積層した構
造になっている。平面光源は透過率変換素子の素子面上
にわたって一様な光強度が得られるものならどのような
ものでも良いが、例えば薄膜EL素子等を用いる。透過率
変換素子は、基本的にはパーソナルコンピュータ等の画
像表示が用いられる透過型液晶パネルと同様の構成をと
り、パネルの１画素が１透過率変換素子に相当する。光
受容素子は、前述したように第３図におけるMOSトラン
ジスタと光起電圧素子１対に相当し、透過率変換素子と
１対１に対応するように石英基板上に素子を集積化して
ある。
［発明の効果］ 本発明の半導体装置及びこれを用いた光情報処理装置
によれば、MOSトランジスタのゲート電圧を太陽電池の
光起電力で制御しているのでゲート電圧制御用の配線が
必要でなくなる。このため２次元平面上に高密度に素子
を集積化することが可能になる。また、ａ−Si薄膜の光
伝導によるう抵抗変化を利用する場合は、ａ−Si薄膜の
膜厚が同一素子面内でばらつき、その結果抵抗値もばら
つく問題があったが、本発明の半導体装置を用いればコ
ンダクタンスのばらつきの問題もなくなる。更に本発明
の光情報処理装置によれば透過率変換素子と光受容素子
とを１対１に密着させるため両素子間を結ぶ複雑なレン
ズ系を省略でき、光学系での信号損失を少なくできると
いう利点がある。
によれば、MOSトランジスタのゲート電圧を太陽電池の
光起電力で制御しているのでゲート電圧制御用の配線が
必要でなくなる。このため２次元平面上に高密度に素子
を集積化することが可能になる。また、ａ−Si薄膜の光
伝導によるう抵抗変化を利用する場合は、ａ−Si薄膜の
膜厚が同一素子面内でばらつき、その結果抵抗値もばら
つく問題があったが、本発明の半導体装置を用いればコ
ンダクタンスのばらつきの問題もなくなる。更に本発明
の光情報処理装置によれば透過率変換素子と光受容素子
とを１対１に密着させるため両素子間を結ぶ複雑なレン
ズ系を省略でき、光学系での信号損失を少なくできると
いう利点がある。
以上のように本発明の半導体素子及び光情報処理装置
は並列処理光コンピュータ、インテリジェントイメージ
センサ、人工網膜等の実現に大きな役割を果たし、その
効果は大である。
は並列処理光コンピュータ、インテリジェントイメージ
センサ、人工網膜等の実現に大きな役割を果たし、その
効果は大である。
第１図は本発明の半導体装置の平面図。 第２図は本発明の半導体装置の断面図。 第３図は神経回路網の等価回路図。 第４図は本発明の光情報処理装置の構成図。 101、302は光起電圧素子 102はMOSトランジスタ 103はゲート電極 104はAl配線 105、304は垂直信号線 106、305は水平信号線 107、308は接地線 201は基板 202は層間絶縁膜 203はソース 204はゲート 205はドレイン 206はチャネル部 207は上部電極 208は光電変換層 209は透明電極 301はMOSトランジスタGij 303は電流増幅器 306は入力電圧ベクトルVj 307は出力電流ベクトルIi 401は平面光源 402は透過率変換素子 403は光受容素子
Claims (2)
- 【請求項１】マトリックス状に配置され光源からほぼ均
一に入射された光の透過量を各々独立に制御可能な複数
の透過率変換素子を備えた光量制御手段と、前記透過率
変換素子に対応してマトリックス状に配置され入射され
た光量に応じた電流を発生可能な複数の光受容素子を備
えた光電変換手段とを含む光情報処理装置であって、 前記光電変換手段は、互いに絶縁されて交差するように
配設された複数の入力信号線と複数の出力信号線を有
し、これら複数の入力信号線と複数の出力信号線との各
交差部に対応して光受容素子が配置され、 前記光受容素子は、前記入力信号線と出力信号線にソー
スとドレインが各々接続されたMOSトランジスタと、該M
OSトランジスタのゲート電極に接続された光起電圧素子
とから構成され、 前記光起電圧素子は各々光電変換層とこれを挟む一対の
上部電極と下部電極とからなる複数の太陽電池素子が直
列に接続されてなることを特徴とする光情報処理装置。 - 【請求項２】前記絶縁基板は透明基板であり、前記MOS
トランジスタは絶縁基板上に形成された半導体膜により
構成された薄膜トランジスタからなるとともに、上記電
極または下部電極のうち絶縁基板側の電極は透明電極で
あることを特徴とする請求項１に記載の光情報処理装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1058903A JP2926737B2 (ja) | 1989-03-10 | 1989-03-10 | 光情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1058903A JP2926737B2 (ja) | 1989-03-10 | 1989-03-10 | 光情報処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02238669A JPH02238669A (ja) | 1990-09-20 |
| JP2926737B2 true JP2926737B2 (ja) | 1999-07-28 |
Family
ID=13097763
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1058903A Expired - Lifetime JP2926737B2 (ja) | 1989-03-10 | 1989-03-10 | 光情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2926737B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5266515A (en) * | 1992-03-02 | 1993-11-30 | Motorola, Inc. | Fabricating dual gate thin film transistors |
| CN111863988B (zh) * | 2020-07-30 | 2022-04-22 | 电子科技大学 | 基于非晶硅薄膜的光突触器件及制备方法和工作方法 |
-
1989
- 1989-03-10 JP JP1058903A patent/JP2926737B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02238669A (ja) | 1990-09-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Chen et al. | Graphene–ferroelectric transistors as complementary synapses for supervised learning in spiking neural network | |
| Zhao et al. | Poly (vinyl alcohol)-gated junctionless Al-Zn-O phototransistor for photonic and electric hybrid neuromorphic computation | |
| WO2021184407A1 (zh) | 一种视网膜形态光电传感阵列及其图片卷积处理方法 | |
| CN106200183A (zh) | 薄膜晶体管阵列基板及制作方法和液晶显示面板 | |
| CN112542515A (zh) | 一种光电调控神经突触晶体管及其制备方法 | |
| US20230186060A1 (en) | Novel neuromorphic vision system | |
| CN111192938B (zh) | 一种光电突触器件的制备及调制方法 | |
| Hu et al. | A non-linear two-dimensional float gate transistor as a lateral inhibitory synapse for retinal early visual processing | |
| Zhang et al. | Self-Powered Bidirectional Photoresponse in High-Detectivity WSe2 Phototransistor with Asymmetrical van der Waals Stacking for Retinal Neurons Emulation | |
| Wang et al. | A three-dimensional neuromorphic photosensor array for nonvolatile in-sensor computing | |
| Gao et al. | InP quantum dots tailored oxide thin film phototransistor for bioinspired visual adaptation | |
| US6548316B1 (en) | Monolithic semiconductor device and method of manufacturing the same | |
| JP2926737B2 (ja) | 光情報処理装置 | |
| CN114005939A (zh) | 一种双离子栅型神经形态器件及其制备方法 | |
| Zhang et al. | High performance artificial visual perception and recognition with a plasmon-enhanced 2D material neural network | |
| Kang et al. | Bioinspired activation of silent synapses in layered materials for extensible neuromorphic computing | |
| US5204937A (en) | Neural data-processing net with electrochromic material regions | |
| JPH02238670A (ja) | 半導体装置及び光情報処理装置 | |
| Hu et al. | An artificial synapse by superlattice-like phase-change material for low-power brain-inspired computing | |
| Han et al. | Mnemonic-opto-synaptic transistor for in-sensor vision system | |
| US5440150A (en) | Non-crystalline silicon active device for large-scale digital and analog networks | |
| JPH02211590A (ja) | 空間光変調器 | |
| WO2023231144A1 (zh) | 一种极化场调控的正负光响应探测器及其制备方法和应用 | |
| Deng et al. | Large-Area Growth of Synaptic Heterostructure Arrays for Integrated Neuromorphic Visual Perception Chip | |
| Han et al. | Reconfigurable Homojunction Phototransistor for Near-Zero Power Consumption Artificial Biomimetic Retina Function |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080514 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090514 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term |