JPH02238670A - 半導体装置及び光情報処理装置 - Google Patents
半導体装置及び光情報処理装置Info
- Publication number
- JPH02238670A JPH02238670A JP1058905A JP5890589A JPH02238670A JP H02238670 A JPH02238670 A JP H02238670A JP 1058905 A JP1058905 A JP 1058905A JP 5890589 A JP5890589 A JP 5890589A JP H02238670 A JPH02238670 A JP H02238670A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- lower gate
- solar cell
- photovoltaic element
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 18
- 230000003287 optical effect Effects 0.000 title claims description 15
- 230000010365 information processing Effects 0.000 claims description 12
- 239000010409 thin film Substances 0.000 abstract description 13
- 210000004027 cell Anatomy 0.000 abstract description 12
- 229910021417 amorphous silicon Inorganic materials 0.000 abstract description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 7
- 210000000225 synapse Anatomy 0.000 abstract description 5
- 230000010354 integration Effects 0.000 abstract description 2
- 239000006185 dispersion Substances 0.000 abstract 1
- 238000006243 chemical reaction Methods 0.000 description 15
- 238000002834 transmittance Methods 0.000 description 14
- 239000010408 film Substances 0.000 description 11
- 239000000758 substrate Substances 0.000 description 8
- 238000013528 artificial neural network Methods 0.000 description 6
- 108091008695 photoreceptors Proteins 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 3
- 239000010410 layer Substances 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 210000002569 neuron Anatomy 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 239000010453 quartz Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000001537 neural effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 210000001525 retina Anatomy 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000000946 synaptic effect Effects 0.000 description 1
Landscapes
- Thin Film Transistor (AREA)
- Light Receiving Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は半導体装置及び光情報処理装置に関する。
［従来の技術］
最近になって、高度な並列処理能力を持つ神経回路網の
エミュレータを電子回路によって実現する試みが行われ
るーようになってきた。大規模な並列処理能力を実現さ
せる上で最大の障害は、多数のニューロン素子間の信号
伝達方法にある。
エミュレータを電子回路によって実現する試みが行われ
るーようになってきた。大規模な並列処理能力を実現さ
せる上で最大の障害は、多数のニューロン素子間の信号
伝達方法にある。
そこで従来からＶＬＳＩ技術を用いてシリコン基板上に
神経回路網を作成する試みが行われてきた。
神経回路網を作成する試みが行われてきた。
例えば、Ａｐｐｌｉｅｄ Ｏｐｔｉｃｓ Ｖｏ１．２
６．５０７７（１９８７）に示すように、シナブスを表
現する結合マトリクスを非晶質Ｓｉの抵抗を用いて作成
する試み、 Ｉ ＥＥＥＣｏｎｆｅｒｅｎｃｅ ｏｎ
Ｎｅｕｒａｌ Ｉｎｆｏｒｍａｔｉｏｎ Ｐｒｏ
ｃｅｓｓ−ｉｎｇ Ｓｙｓｔｅｍｓ−Ｎａｔｕｒａｌ
Ｓｙｎｔｈｅｔｉｃ， Ｄｅｎｖｅｒ，１９８７．Ａｂ
ｓｔｒａｃｔｓ ｏｆ Ｐａｐｅｒｓ， ｐ．４４．に
示すように、ＭＯＳトランジスタのゲート電圧を制御し
てドレインコンダクタンスを変えることにより結合マト
リクスの重みを可変にし、プログラマプルな連想メモリ
を作成する試み等がある。しかし、前２者の何れも２次
元平面上に素子を集積化しているため、特にプログラマ
プルな神経回路網を実現する場合ニューロン素子間の膨
大な結線数が問題となり、集積可能なニューロン素子数
が制限されてしまう。
６．５０７７（１９８７）に示すように、シナブスを表
現する結合マトリクスを非晶質Ｓｉの抵抗を用いて作成
する試み、 Ｉ ＥＥＥＣｏｎｆｅｒｅｎｃｅ ｏｎ
Ｎｅｕｒａｌ Ｉｎｆｏｒｍａｔｉｏｎ Ｐｒｏ
ｃｅｓｓ−ｉｎｇ Ｓｙｓｔｅｍｓ−Ｎａｔｕｒａｌ
Ｓｙｎｔｈｅｔｉｃ， Ｄｅｎｖｅｒ，１９８７．Ａｂ
ｓｔｒａｃｔｓ ｏｆ Ｐａｐｅｒｓ， ｐ．４４．に
示すように、ＭＯＳトランジスタのゲート電圧を制御し
てドレインコンダクタンスを変えることにより結合マト
リクスの重みを可変にし、プログラマプルな連想メモリ
を作成する試み等がある。しかし、前２者の何れも２次
元平面上に素子を集積化しているため、特にプログラマ
プルな神経回路網を実現する場合ニューロン素子間の膨
大な結線数が問題となり、集積可能なニューロン素子数
が制限されてしまう。
そこでこの問題を解決するために、Ａｐｐｌｉｅｄ Ｏ
ｐｔｉｃｓ Ｖｏ１．２４．１４６９（１９８５）、
Ａｐｐｌｉｅｄ Ｏｐｔｉｃｓ Ｖｏｌ．２６．５０９
３（１９８７）、 Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｔ
ｏｐｉｃａｌ Ｃｏｎｆｅｒｅｎｃｅ ｏｎ Ｈ
ｙｄｒｏｇｅｎａｔｅｄ Ａｍｏｒｐｈｏｕｓ Ｓ
ｉｌｉｃｏｎＤｅｖｉｃｅｓ Ａｎｄ Ｔｅｃｈｎ
ｏｌｏｇｙ； Ｃｏｎｆｅｒｅｎｃｅ Ｒｅｐｏｒｔ
ｐ ． ２ ４７、 ［電子情報通信学会技術研究報告
ＪＭＢＥ８７−１５９，ｐ． ４３１． １９８８
年．等に示すように、各シナブス荷重を空間的な光の強
度分布で表現することを、空間光変調器を用いて実現す
ることにより、２次元平面上の集積度の限界を乗り越え
る試みもある。
ｐｔｉｃｓ Ｖｏ１．２４．１４６９（１９８５）、
Ａｐｐｌｉｅｄ Ｏｐｔｉｃｓ Ｖｏｌ．２６．５０９
３（１９８７）、 Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｔ
ｏｐｉｃａｌ Ｃｏｎｆｅｒｅｎｃｅ ｏｎ Ｈ
ｙｄｒｏｇｅｎａｔｅｄ Ａｍｏｒｐｈｏｕｓ Ｓ
ｉｌｉｃｏｎＤｅｖｉｃｅｓ Ａｎｄ Ｔｅｃｈｎ
ｏｌｏｇｙ； Ｃｏｎｆｅｒｅｎｃｅ Ｒｅｐｏｒｔ
ｐ ． ２ ４７、 ［電子情報通信学会技術研究報告
ＪＭＢＥ８７−１５９，ｐ． ４３１． １９８８
年．等に示すように、各シナブス荷重を空間的な光の強
度分布で表現することを、空間光変調器を用いて実現す
ることにより、２次元平面上の集積度の限界を乗り越え
る試みもある。
［発明が解決しようとする課題コ
上記公知例では、シナプス荷重を電気的に検出するのに
、例えば光照射時の非晶質シリコン（以下、ａ−Ｓｉ）
の抵抗値変化を応用している。しかし、ａ−Ｓｉ薄膜の
抵抗値はその膜厚によって大きく変わり、素子内での膜
厚ばらつきが問題となる。またａ−Ｓｉ薄膜と金属電極
との間のコンタクト抵抗値も素子内ばらつきが大きく、
問題となっていた。本発明は以上の問題点を解決するも
ので、その目的は１つの素子内にわたってばらつきのな
いシナブ人荷重を実現する半導体装置と、これを用いた
光情報処理装置を提供することにある。
、例えば光照射時の非晶質シリコン（以下、ａ−Ｓｉ）
の抵抗値変化を応用している。しかし、ａ−Ｓｉ薄膜の
抵抗値はその膜厚によって大きく変わり、素子内での膜
厚ばらつきが問題となる。またａ−Ｓｉ薄膜と金属電極
との間のコンタクト抵抗値も素子内ばらつきが大きく、
問題となっていた。本発明は以上の問題点を解決するも
ので、その目的は１つの素子内にわたってばらつきのな
いシナブ人荷重を実現する半導体装置と、これを用いた
光情報処理装置を提供することにある。
［課題を解決するための手段］
（１）本発明の半導体装置は、上部ゲート電極及び下部
ゲート電極を有する半導体装置において、前記上下ゲー
ト電極の電位を光起電圧素子を用いて制御することを特
徴とする。
ゲート電極を有する半導体装置において、前記上下ゲー
ト電極の電位を光起電圧素子を用いて制御することを特
徴とする。
（２）本発明の光情報処理装置は、請求項１記載の半導
体装置のドレインコンダクタンスを制御することにより
情報を制御することを特徴とする。
体装置のドレインコンダクタンスを制御することにより
情報を制御することを特徴とする。
［作用］
第３図は神経回路網の等価回路図で、ＭＯＳトランジス
タＧｉｊ３０１、光起電圧素子３０２と電流増幅器３０
３とからなる。神経回路網ではＧｉｊの要素をシナプス
と呼んでいる。このモデルではある入力電圧ベクトルｖ
ｊ３０６を薄膜トランジスタＧｉｊを通し、電流ベクト
ルＩ ｉ３ ０ ７に変換する。
タＧｉｊ３０１、光起電圧素子３０２と電流増幅器３０
３とからなる。神経回路網ではＧｉｊの要素をシナプス
と呼んでいる。このモデルではある入力電圧ベクトルｖ
ｊ３０６を薄膜トランジスタＧｉｊを通し、電流ベクト
ルＩ ｉ３ ０ ７に変換する。
即ち、第（１）式に従って工ｉが決定される。
Ｉｉ＝ΣＧｉｊＶｊ （１）
ｊ
出力電流Ｉｉは、電流増幅器３０３を通し入力電圧ベク
トルにフィードバックされる。 （１）式力）ら分かる
ように、ＧｉＪｏ値の組合せによって、演算の仕組みや
記憶の内容が決められる。本発明では、ＧｉｊをＭＯＳ
｝ランジスタのドレインコンダクタンスで制御している
。すなわちＭＯＳトランジスタのゲート電極は光起電圧
素子に接続されており、光起電圧素子に照射する光量を
制御することによりゲート電圧を制御できるようになっ
てＶＸる。従って、光起電圧素子への入射光量を変える
ことによってドレインコンダクタンスを変えることがで
きる。
トルにフィードバックされる。 （１）式力）ら分かる
ように、ＧｉＪｏ値の組合せによって、演算の仕組みや
記憶の内容が決められる。本発明では、ＧｉｊをＭＯＳ
｝ランジスタのドレインコンダクタンスで制御している
。すなわちＭＯＳトランジスタのゲート電極は光起電圧
素子に接続されており、光起電圧素子に照射する光量を
制御することによりゲート電圧を制御できるようになっ
てＶＸる。従って、光起電圧素子への入射光量を変える
ことによってドレインコンダクタンスを変えることがで
きる。
第４図は本発明の光情報処理装置の基本構成図である。
４０１は平面光源、１０２は透過率変換素子、４０３は
光受容素子である。光受容素子４０３は第３図に杼ける
ＭＯＳトランジスタと光起電圧素子１対に相当する。こ
こで第４図ではそれぞれ９個の透過率変換素子、光受容
素子が描いてあり、１組の透過率変換素子と光受容素子
が１つのシナプスを形成すると考えてよいので、ここで
は９組のシナプスが表現されている。平面光源４０１か
らの一様な光は透過率変換素子４０２を通過し、任意の
強度に変換されて光受容素子４０３に到達する。ＭＯＳ
｝ランジスタのサブスレショルド領域を利用して、光強
度に対応したゲート電圧を与えることによりドレインコ
ンダクタンスを変化させる。透過率変換素子は電気的に
アドレサブルになっており、各シナブス内で独立に透過
率を制御できる。このため、透過率変換素子を制御する
ことだけによって任意のコンダクタンスマトリクスＧｉ
ｊを実現することができる。このため、外界からの状態
変化に応じてリアルタイムで高速にプログラムを変更し
、系の状態に応じた最も適切な解を迅速に求めることも
できるようになる。
光受容素子である。光受容素子４０３は第３図に杼ける
ＭＯＳトランジスタと光起電圧素子１対に相当する。こ
こで第４図ではそれぞれ９個の透過率変換素子、光受容
素子が描いてあり、１組の透過率変換素子と光受容素子
が１つのシナプスを形成すると考えてよいので、ここで
は９組のシナプスが表現されている。平面光源４０１か
らの一様な光は透過率変換素子４０２を通過し、任意の
強度に変換されて光受容素子４０３に到達する。ＭＯＳ
｝ランジスタのサブスレショルド領域を利用して、光強
度に対応したゲート電圧を与えることによりドレインコ
ンダクタンスを変化させる。透過率変換素子は電気的に
アドレサブルになっており、各シナブス内で独立に透過
率を制御できる。このため、透過率変換素子を制御する
ことだけによって任意のコンダクタンスマトリクスＧｉ
ｊを実現することができる。このため、外界からの状態
変化に応じてリアルタイムで高速にプログラムを変更し
、系の状態に応じた最も適切な解を迅速に求めることも
できるようになる。
［実施例］
第１図に本発明の半導体装置の平面図を、第２図に断面
図を示す。以下に第１図に基き半導体装置の素子構成を
説明し、第２図に基き構造を，説明する。
図を示す。以下に第１図に基き半導体装置の素子構成を
説明し、第２図に基き構造を，説明する。
本発明の半導体装置は、基本的には光起電圧素子１０１
とＭＯＳ｝ランジスタ１０２からなる。
とＭＯＳ｝ランジスタ１０２からなる。
本実施例ではＭＯＳ｝ランジスタにｐチャネルの多結晶
シリコン薄膜トランジスタを用い、光起電圧素子にａ−
Ｓｉ太陽電池を用いた。より低いゲート電圧で効果的に
ドレインコンダクタンスを制御するために、第１図、第
２図に示すように薄膜トランジスタ（以下、ＴＰＴ）の
チャネル部を上下１対のゲート電極で挟む構造をとる。
シリコン薄膜トランジスタを用い、光起電圧素子にａ−
Ｓｉ太陽電池を用いた。より低いゲート電圧で効果的に
ドレインコンダクタンスを制御するために、第１図、第
２図に示すように薄膜トランジスタ（以下、ＴＰＴ）の
チャネル部を上下１対のゲート電極で挟む構造をとる。
上部ゲート電極１０３、２０３と下部ゲート電極１０４
、２０４をａ−Ｓｉ太陽電池の負電圧端子に接続し、太
陽電池の出力電圧でゲート電位を制御するようになって
いる。太陽電池１個の電圧ではＴＰＴのゲート電圧には
不足なので、本実施例では３個の太陽電池を直列にカス
ケード接続している。３個の太陽電池で尚電圧が不足す
る場合は更にカスケードを増やせるのーは勿論である。
、２０４をａ−Ｓｉ太陽電池の負電圧端子に接続し、太
陽電池の出力電圧でゲート電位を制御するようになって
いる。太陽電池１個の電圧ではＴＰＴのゲート電圧には
不足なので、本実施例では３個の太陽電池を直列にカス
ケード接続している。３個の太陽電池で尚電圧が不足す
る場合は更にカスケードを増やせるのーは勿論である。
ＭＯＳＩ−ランジスタのソースには垂直信号線１０６、
ドレインには水平信号線１０７を接続する。また、接地
線１０８には太陽電池の正電圧端子を接続する。１０５
はＡｌ配線である。
ドレインには水平信号線１０７を接続する。また、接地
線１０８には太陽電池の正電圧端子を接続する。１０５
はＡｌ配線である。
次に製造工程を通して本発明の半導体装置の構造を説明
する。まず基板２０１上にＭＯＳ｝ランジスタを作成す
る。この基板は単結晶シリコンウェハでも絶縁基板でも
良いが、本実施例では石英基板を用いた。石英基板上に
ｎ型多結晶シリコンを減圧ＣＶＤ法で約２０００人成膜
し、バタニングの後、熱酸化膜を形成し下部ゲート電極
２０４を形成する。この上にｐ型多結晶シリコンを約２
０００〜３０００Ａ成膜、パタニングし、ソース２０６
、 ドレイン２０７を形成する。次にノンドープ多結晶
シリコンを約２０００人成膜、続いて光ＣＶＤ法を用い
て高品質のＳｉ○２膜を約５００Ａ成膜、パタニングし
上部ゲート酸化膜とチャネル部２０５とを同時に作る。
する。まず基板２０１上にＭＯＳ｝ランジスタを作成す
る。この基板は単結晶シリコンウェハでも絶縁基板でも
良いが、本実施例では石英基板を用いた。石英基板上に
ｎ型多結晶シリコンを減圧ＣＶＤ法で約２０００人成膜
し、バタニングの後、熱酸化膜を形成し下部ゲート電極
２０４を形成する。この上にｐ型多結晶シリコンを約２
０００〜３０００Ａ成膜、パタニングし、ソース２０６
、 ドレイン２０７を形成する。次にノンドープ多結晶
シリコンを約２０００人成膜、続いて光ＣＶＤ法を用い
て高品質のＳｉ○２膜を約５００Ａ成膜、パタニングし
上部ゲート酸化膜とチャネル部２０５とを同時に作る。
この上に高滴度ｎ型ドーブ多結晶シリコンを上部ゲート
２０３、水平信号線１０７、接一地線１０８用に５００
０人成膜しバタニングする。層間絶縁膜２０２のＳｉ０
２を約７０００人減圧ＣＶＤで成膜する。層間絶縁膜上
に太陽電池の透明電極２１０を成膜し、パタニングする
。透明電極上に光電変換層２０９のａ−Ｓｉ薄膜をプラ
ズマＣＶＤ法で約１μｍ成膜、パタニングする。ＭＯＳ
｝ランジスタのコンタクトホールを空け、上部電極２０
７及び配線用のＡ１をスバッタで約７０００人形成、パ
タニングする。
２０３、水平信号線１０７、接一地線１０８用に５００
０人成膜しバタニングする。層間絶縁膜２０２のＳｉ０
２を約７０００人減圧ＣＶＤで成膜する。層間絶縁膜上
に太陽電池の透明電極２１０を成膜し、パタニングする
。透明電極上に光電変換層２０９のａ−Ｓｉ薄膜をプラ
ズマＣＶＤ法で約１μｍ成膜、パタニングする。ＭＯＳ
｝ランジスタのコンタクトホールを空け、上部電極２０
７及び配線用のＡ１をスバッタで約７０００人形成、パ
タニングする。
最後にバッシベーション用のポリイミドを塗布して完成
となる。本実施例では、ＭＯＳトランジスタの例に多結
晶シリコンを用いた薄膜トランジスタを用いて説明した
が、ＭｏＳトランジスタは薄膜トランジスタに限ること
はなく、単結晶シリコンウェハを基板として作成したＭ
ＯＳ｝ランジスタでも良いのは勿論である。
となる。本実施例では、ＭＯＳトランジスタの例に多結
晶シリコンを用いた薄膜トランジスタを用いて説明した
が、ＭｏＳトランジスタは薄膜トランジスタに限ること
はなく、単結晶シリコンウェハを基板として作成したＭ
ＯＳ｝ランジスタでも良いのは勿論である。
以上が本発明の半導体装置の構成及び構造であって、以
下にこれを用いた光情報処理装置の構成を説明する。本
発明の光情報処理装置は第４図に示すように平面光源４
０１、透過率変換素子４０２、光受容素子４−０３を積
層した構造になっている。平面光源は透過率変換素子の
素子面上にわたって一様な光強度が得られるものならど
のようなものでも良いが、例えば薄膜ＥＬ素子等を用い
る。
下にこれを用いた光情報処理装置の構成を説明する。本
発明の光情報処理装置は第４図に示すように平面光源４
０１、透過率変換素子４０２、光受容素子４−０３を積
層した構造になっている。平面光源は透過率変換素子の
素子面上にわたって一様な光強度が得られるものならど
のようなものでも良いが、例えば薄膜ＥＬ素子等を用い
る。
透過率変換素子は、基本的にはパーソナルコンピュータ
等の画像表示に用いられる透過型液晶パネルと同様の構
成をとり、パネルの１画素が１透過率変換素子に相当す
る。光受容素子は、前述したように第３図におけるＭＯ
Ｓ｝ランジスタと光起電圧素子１対に相当し、透過率変
換素子と１対１に対応するように石英基板上に素子を集
積化してある。
等の画像表示に用いられる透過型液晶パネルと同様の構
成をとり、パネルの１画素が１透過率変換素子に相当す
る。光受容素子は、前述したように第３図におけるＭＯ
Ｓ｝ランジスタと光起電圧素子１対に相当し、透過率変
換素子と１対１に対応するように石英基板上に素子を集
積化してある。
［発明の効果］
本発明の半導体装置及びこれを用いた光情報処理装置に
よれば、ＭＯＳトランジスタのゲート電圧を太陽電池の
光起電力で制御しているのでゲート電圧制御用の配線が
必要でなくなる。このため２次元平面上に高密度に素子
を集積化することが可能になる。ＴＰＴは上下１対のゲ
ート電極を持っているので単一のゲート電極を持つＴＰ
Ｔと比較すると、等しレ℃ゲート電圧幅でより大きいド
レインコンダクタンスの変化を実現できる。また、ａ−
Ｓｉ薄膜の光伝導による抵抗変化を利用゜する場合は、
ａ−Ｓｉ薄膜の膜厚が同一素子面内でばらつき、その結
果抵抗値もばらつく問題があったが、本発明の半導体装
置を用いればコンダクタンスのばらつきの問題も少なく
なる。更に本発明の光情報処理装置によれば透過率変換
素子と光受容素子とを１対１に密着させるため両素子間
を結ぶ複雑なレンズ系を省略でき、光学系での信号損失
を少なくできるという利点がある。
よれば、ＭＯＳトランジスタのゲート電圧を太陽電池の
光起電力で制御しているのでゲート電圧制御用の配線が
必要でなくなる。このため２次元平面上に高密度に素子
を集積化することが可能になる。ＴＰＴは上下１対のゲ
ート電極を持っているので単一のゲート電極を持つＴＰ
Ｔと比較すると、等しレ℃ゲート電圧幅でより大きいド
レインコンダクタンスの変化を実現できる。また、ａ−
Ｓｉ薄膜の光伝導による抵抗変化を利用゜する場合は、
ａ−Ｓｉ薄膜の膜厚が同一素子面内でばらつき、その結
果抵抗値もばらつく問題があったが、本発明の半導体装
置を用いればコンダクタンスのばらつきの問題も少なく
なる。更に本発明の光情報処理装置によれば透過率変換
素子と光受容素子とを１対１に密着させるため両素子間
を結ぶ複雑なレンズ系を省略でき、光学系での信号損失
を少なくできるという利点がある。
以上のように本発明の半導体素子及び光情報処理装置は
並列処理光コンピュータ、インテリジェントイメージセ
ンサ、人工網膜等の実現に大きな役割を果たし、その効
果は大である。
並列処理光コンピュータ、インテリジェントイメージセ
ンサ、人工網膜等の実現に大きな役割を果たし、その効
果は大である。
第１図は本発明の半導体装置の平面図。
第２図は本発明の半導体装置の断面図。
第３図は神経回路網の等価回路図。
第４図は本発明の光情報処理装置の構成図。
１０１、３０２・・一・・・・・・光起電圧素子２・・
・・・・・・・ＭＯＳＩ−ランジスタ３、２０３・・・
・・・・・・上部ゲート電極４、２０４・・・・・・・
・・下部ゲート電極５・・・・・・・・・Ａ１配線 ６、３０４・・・・・・・・・垂直信号線７、３０５・
・・・・・・・・水平信号線８、３０８・・・・・・・
・・接地線 １・・・・・・・・・基板 ２・・・・・・・・・層間絶縁膜 ５・・・・・・・・・チャネル部 ６・・・・・・・・・ソース ７・・・・・・・・・ドレイン ８・・・・・・・・・上部電極 ９・・・・・・・・・光電変換層 ０・・・・・・・・・透明電極 １・・・・・・・・・ＭＯＳトランジスタＧｌｊ３・・
・・・・・・・電流増幅器 ６・・・・・・・・・入力電′圧ベクトルＶｊ７・・・
・・・・・・出力電流ベクトルＩｉ１・・・・・・・・
・平面一光源 ４０２・・・・・・・・・透過率変換素子４０３・・・
・・・・・・光受容素子 以上 出願人セイコーエプソン株式会社
・・・・・・・ＭＯＳＩ−ランジスタ３、２０３・・・
・・・・・・上部ゲート電極４、２０４・・・・・・・
・・下部ゲート電極５・・・・・・・・・Ａ１配線 ６、３０４・・・・・・・・・垂直信号線７、３０５・
・・・・・・・・水平信号線８、３０８・・・・・・・
・・接地線 １・・・・・・・・・基板 ２・・・・・・・・・層間絶縁膜 ５・・・・・・・・・チャネル部 ６・・・・・・・・・ソース ７・・・・・・・・・ドレイン ８・・・・・・・・・上部電極 ９・・・・・・・・・光電変換層 ０・・・・・・・・・透明電極 １・・・・・・・・・ＭＯＳトランジスタＧｌｊ３・・
・・・・・・・電流増幅器 ６・・・・・・・・・入力電′圧ベクトルＶｊ７・・・
・・・・・・出力電流ベクトルＩｉ１・・・・・・・・
・平面一光源 ４０２・・・・・・・・・透過率変換素子４０３・・・
・・・・・・光受容素子 以上 出願人セイコーエプソン株式会社
Claims (2)
- （１）上部ゲート電極及び下部ゲート電極を有する半導
体装置において、前記上下ゲート電極の電位を光起電圧
素子を用いて制御することを特徴とする半導体装置。 - （２）請求項１記載の半導体装置のドレインコンダクタ
ンスを制御することにより情報を制御することを特徴と
する光情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1058905A JPH02238670A (ja) | 1989-03-10 | 1989-03-10 | 半導体装置及び光情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1058905A JPH02238670A (ja) | 1989-03-10 | 1989-03-10 | 半導体装置及び光情報処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02238670A true JPH02238670A (ja) | 1990-09-20 |
Family
ID=13097824
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1058905A Pending JPH02238670A (ja) | 1989-03-10 | 1989-03-10 | 半導体装置及び光情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02238670A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016028435A (ja) * | 2008-10-24 | 2016-02-25 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| CN115535512A (zh) * | 2022-11-24 | 2022-12-30 | 江苏时代新能源科技有限公司 | 单元极片的传送方法、装置、设备、系统和存储介质 |
-
1989
- 1989-03-10 JP JP1058905A patent/JPH02238670A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016028435A (ja) * | 2008-10-24 | 2016-02-25 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| CN115535512A (zh) * | 2022-11-24 | 2022-12-30 | 江苏时代新能源科技有限公司 | 单元极片的传送方法、装置、设备、系统和存储介质 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Feng et al. | 2D photonic memristor beyond graphene: progress and prospects | |
| JP2738724B2 (ja) | 空間光変調素子及び神経ネットワーク回路 | |
| CN106200183A (zh) | 薄膜晶体管阵列基板及制作方法和液晶显示面板 | |
| JPH0519290A (ja) | 空間光変調素子および神経ネツトワーク回路 | |
| CN112542515A (zh) | 一种光电调控神经突触晶体管及其制备方法 | |
| US20230186060A1 (en) | Novel neuromorphic vision system | |
| WO2021184407A1 (zh) | 一种视网膜形态光电传感阵列及其图片卷积处理方法 | |
| CN113629187B (zh) | 一种光电神经突触忆阻器 | |
| Gong et al. | Bioinspired artificial visual system based on 2D WSe2 synapse array | |
| Wang et al. | Boolean logic computing based on neuromorphic transistor | |
| Zhang et al. | Self-Powered Bidirectional Photoresponse in High-Detectivity WSe2 Phototransistor with Asymmetrical van der Waals Stacking for Retinal Neurons Emulation | |
| US6548316B1 (en) | Monolithic semiconductor device and method of manufacturing the same | |
| JPH02238670A (ja) | 半導体装置及び光情報処理装置 | |
| JP2926737B2 (ja) | 光情報処理装置 | |
| Wang et al. | Artificial Retina Based on Organic Heterojunction Transistors for Mobile Recognition | |
| US5204937A (en) | Neural data-processing net with electrochromic material regions | |
| Chen et al. | Ferroelectric-controlled graphene plasmonic surfaces for all-optical neuromorphic vision | |
| Lv et al. | Low-dimensional optoelectronic synaptic devices for neuromorphic vision sensors | |
| JPH02244129A (ja) | 空間光変調器 | |
| JPH02211590A (ja) | 空間光変調器 | |
| Han et al. | Mnemonic-opto-synaptic transistor for in-sensor vision system | |
| US5440150A (en) | Non-crystalline silicon active device for large-scale digital and analog networks | |
| Deng et al. | Large-Area Growth of Synaptic Heterostructure Arrays for Integrated Neuromorphic Visual Perception Chip | |
| Clough et al. | Amorphous Silicon Technology for the Hardware Implementation of Artificial Neural Networks | |
| JPH02256027A (ja) | 神経ネットワーク回路 |