JPH02210334A - 光電子集積回路 - Google Patents

光電子集積回路

Info

Publication number
JPH02210334A
JPH02210334A JP1030548A JP3054889A JPH02210334A JP H02210334 A JPH02210334 A JP H02210334A JP 1030548 A JP1030548 A JP 1030548A JP 3054889 A JP3054889 A JP 3054889A JP H02210334 A JPH02210334 A JP H02210334A
Authority
JP
Japan
Prior art keywords
phototransistor
light
optical
gate element
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1030548A
Other languages
English (en)
Inventor
Kenichi Matsuda
賢一 松田
Atsushi Shibata
淳 柴田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP1030548A priority Critical patent/JPH02210334A/ja
Priority to US07/473,562 priority patent/US5014096A/en
Publication of JPH02210334A publication Critical patent/JPH02210334A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/12—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto
    • H01L31/125—Composite devices with photosensitive elements and electroluminescent elements within one single body
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/067—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using optical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/1443—Devices controlled by radiation with at least one potential jump or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/78—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled
    • H03K17/795—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled controlling bipolar transistors
    • H03K17/7955—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled controlling bipolar transistors using phototransistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/42—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Biophysics (AREA)
  • Electromagnetism (AREA)
  • Biomedical Technology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Theoretical Computer Science (AREA)
  • Artificial Intelligence (AREA)
  • Computational Linguistics (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Molecular Biology (AREA)
  • General Health & Medical Sciences (AREA)
  • Evolutionary Computation (AREA)
  • Data Mining & Analysis (AREA)
  • General Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Neurology (AREA)
  • Optical Integrated Circuits (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Semiconductor Lasers (AREA)
  • Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
  • Light Receiving Elements (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、光信号によって制御される光ゲート素子を含
む光電子集積回路に関するものである。
従来の技術 電流を注入することによって透過光に対する損失もしく
は利得が可変である光ゲート素子としては、従来より半
導体レーザを用いたロス変調器あるいはレーザ増幅器が
ある。例えばＣ，Ｈ，Ｈｅｎｒｙ他：　　’　Ｍｅａｓ
ｕｒｅｍｅｎｔｏｆ　　ｇａｌｎ　　ａｎｄ　　ａｂｓ
ｏｒｐｔ（ｏｎ　５ｐｅｃｔｒａ　Ｉｎ　ＡｌＧａＡｓ
　ｂｕｒｌｅｄｈｅｔｅｒｏｇｔｒｕｃｔｕｒｅ　１ａ
ｓｅｒｓ、”　　ジャーナル・オブ・アプライド・フィ
ツクス（Ｊｏｕｒｎａｌ　ｏｆ　Ａｐｐｌｉｅｄ　Ｐｈ
ｙｓｌｃｓ）、　ｖｏｌ、５１、　ｐ、３０４２（１９
８０）に示されているように、半導体レーザの活性層は
その発振波長付近の波長の透過光に対する損失あるいは
利得が注入電流によって変化する。すなわち、半導体レ
ーザの活性層を導波する透過光は、半導体レーザに電流
を注入しない場合１００〜２００ｃｍ−１の損失を受け
るが、電流を注入していくと損失が小さくなり、さらに
電流を注入すると利得を得るようになる。電流を注入す
ることによって損失を変化させ、透過光の強度を変調す
るのがロス変調器であり、利得が生じる電流領域で動作
させるものがレーザ増幅器である。
また、半導体レーザの活性導波路は一般に基板面に水平
に形成され、ロス変調器およびレーザ増幅器も一般には
基板面に水平な方向に透過光を導波する。しかし、大規
模並列処理が可能であるという光の並列性を利用したシ
ステムに応用しようとする場合には、基板面に垂直に透
過光を入出力する方が素子の集積度を向上しやすく、シ
ステムの構成も容易になる。基板面に垂直にレーザ光を
出力する半導体レーザとしては、例えばＨ，Ｓ。
ｄａ　他二　”Ｇａ１ｎＡｓＰ／ＩｎＰ　　５ｕｒｆａ
ｃｅ　　ｅｍｆｔｔｌｎｇ　　ＩｎｊｅｃｔＩｏｎ　１
ａｓｅｒｓｖ１ｔｈ　５ｈｏｒｔ　ｃａｖｉｔｙ　ｌｅ
ｎｇｔｈ、”　　アイイーイーイー・ジャーナル・オブ
・カンタム・エレクトロニクス　（ＬＥＥＥ　　Ｊｏｕ
ｒｎａｌ　ｏｆ　Ｑｕａｎｔｕｍ　Ｅｌｓｃｔｒｏｎｌ
ｃｓ）、　ｖｏｌ、ＱＥ−１９，ｐ、１０３５（１９８
３）に示されている面発光レーザがある。これを第８図
に示す。
本面発光レーザはＩｎＧａＡｓＰ活性層１がｐ型ＩｎＰ
第１クラッド層３およびｎ型ＩｎＰ第２クラッド層３に
はさまれている点は従来の半導体レーザと同様であるが
、基板表面および裏面に第１および第２の反射ミラー４
．５が形成されており、レーザ光６は基板に垂直な方向
に共振して基板表面から出力される。この面発光レーザ
を利用すれば基板面に垂直に透過光を入出力するロス変
調器あるいはレーザ増幅器を構成することが可能になる
。
発明が解決しようとする課題 上記ロス変調器あるいはレーザ増幅器は透過光に対する
損失もしくは利得が可変な光ゲート素子として機能する
が、これらは注入電流によって制御される。しかし、光
の並列性を利用したシステム、例えば光ニューロコンピ
ュータ等への応用を考えると、光ゲート素子が光信号に
よって制御されることが望ましい。すなわち、光ニュー
ロコンピュータへの応用を考えると少なくとも１００×
１００素子以上の光ゲート素子のアレーが必要となって
くるが、これを外部からの注入電流で制御するとすれば
個々の素子に対する信号入力用電気配線が必要となって
くる。光の並列性を利用する最大のメリットは多数本の
並列電気配線が不要になるという点にあるが、このよう
な構成では結局制御信号用の並列電気配線が必要となり
、光の並列性が活かされないことになる。個々の光ゲー
ト素子に対する制御を光信号によって行うようにすれば
、制御信号用の電気配線も光配線に置き換えられるため
並列電気配線は全く不要になる。本発明によれば、上記
従来例で示した基板面に水平あるいは垂直のいずれの方
向に透過光を入出力するタイプの光ゲート素子に対して
も光信号によって制御が可能な光電子集積回路を構成で
きる。
課題を解決するための手段 本発明は上記課題を解決するために、 （１）電流を注入することによって発光すると同時に透
過光に対する損失もしくは利得が可変である光ゲート素
子と、前記光ゲート素子からの発光を受光可能な第１の
フォトトランジスタと、前記光ゲート素子と前記第１の
フォトトランジスタが電気的に直列に接続された光双安
定回路とを含む構成、 （２）光ゲート素子からの発光を受光不可能な第２のフ
ォトトランジスタが、前記光ゲート素子もしくは前記光
ゲート素子を含む光双安定回路に電気的に並列に接続さ
れた前記第１項記載の構成、（３）光ゲート素子が透過
光に対する導波機能を有する活性導波路よりなり、第１
のフォトトランジスタは前記活性導波路を導波しない前
記活性導波路からの発光を受光する前記第１項または第
２項記載の構成、 （４）活性導波路と導波光に対して透明な受動導波路と
が光学的に結合された結合導波路が同一平面内に複数配
置された導波路アレーを含み、前記導波路アレーが複数
積層された前記第３項記載の構成、 （５）光ゲート素子と第１のフォトトランジスタが積層
構造をなしており、前記光ゲート素子によって損失もし
くは利得が可変な透過光を前記光ゲート素子側から前記
積層構造に垂直に入射し、前記第１のフォトトランジス
タに対する入力光を前記第１のフォトトランジスタ側か
ら前記積層構造に垂直に入射する前記第１項または第２
項記載の構成、 （６）発光素子と前記発光素子からの発光を受光可能な
第１のフォトトランジスタが電気的に直列に接続された
光双安定回路と、電流を注入することによって透過光に
対する損失もしくは利得が可変である光ゲート素子とを
含み、前記光双安定回路と前記光ゲート素子とが電気的
に直列に接続されている構成、 （７）発光素子からの発光を受光不可能な第２のフォト
トランジスタが、前記発光素子もしくは前記発光素子を
含む光双安定回路もしくは前記光双安定回路と光ゲート
素子の直列接続回路に対して電気的に並列に接続された
前記第６項記載の構成、あるいは （８）光ゲート素子によって損失もしくは利得が可変な
透過光の波長λＴと第１のフォトトランジスタの最長受
光可能波長λＤＩと第２のフォトトランジスタの最長受
光可能波長λＤ２の間にλＴ〉　λＤＩ　＞　　λＤ２ なる関係が成立する前記第７項記載の構成で光電子集積
回路を実現するというものである。
作用 本発明の光電子集積回路では、光信号によって制御され
る光双安定回路を用いることで注入電流によって制御さ
れる光ゲート素子を光信号によらて制御可能としている
。そこでまず、光双安定回路の動作原理について説明す
る。本発明の光電子集積回路に集積された光双安定回路
は発光素子とフォトトランジスタが電気的に直列に接続
されており、発光素子からの発光をフォトトランジスタ
が受光するようになっている。本回路は回路両端に電源
電圧を印加した場合、オン、オフ二つの状態をとる。オ
フ状態ではフォトトランジスタのコレクタ電流が流れず
、発光素子にも電流が流れないので発光素子は発光しな
い。ここでフォトトランジスタに光信号を入力するとコ
レクタ電流が流れ、発光素子が発光してオン状態となる
。そして−旦オン状態になると、光信号の入力を止めて
も発光素子からの発光をフォトトランジスタが受光する
ことでコレクタ電流が流れ、オン状態を維持する。オン
状態にある光双安定回路をオフ状態にするためには、電
Ｈｗ＆圧を一旦０とするか、あるいは発光素子もしくは
光双安定回路に並列に接続された第２のフォトトランジ
スタに消去信号光を入力する。
次に、この光双安定回路を用いて光ゲート素子を制御す
る方法について述べる。第１の方法は、光双安定回路に
含まれる発光素子そのものを光ゲート素子として機能さ
せるというものである。すなわち発光素子をダブルへテ
ロ接合ダイオードとしておけば、オン状態において発光
するだけではなく、透過光に対する損失あるいは利得も
オン状態とオフ状態で変化するので光ゲート素子として
も機能する。第２の方法は、光双安定回路と光ゲート素
子を電気的に直列に接続するというものである。この場
合、光双安定回路がオフ状態では光ゲート素子に電流が
流れず、オン状態では流れるので光ゲート素子の透過光
に対する損失あるいは利得がオン状態とオフ状態で変化
することになる。
実施例 第１図は本発明の一実施例の光電子集積回路の断面図で
ある。ｎ型ＩｎＰよりなる半導体基板１１上に光ゲート
素子１２、第１のフォトトランジスタ１３および第２の
フォトトランジスタ１４が集積化されている。ここで光
ゲート素子１２はｎ型ＩｎＧａＡｓＰ（バンドギャップ
波長λ、＝１゜１μｍ）よりなる第１クラッド層１５、
ｐ型ＩｎＧａＡｓＰ　（λａ＝　１．３　ａ　ｍ）より
なる活性層１６、ｐ型ＩｎＰよりなる第２クラッド層１
７およびｐ型ＩｎＧａＡｓＰ　（λ、＝　１．１　μｍ
）よりなるキャップ層１８により構成されており、第２
クラッド層１７は紙面奥行き方向に延びるリブ型ストラ
イプとなっている。すなわち、本光ゲート素子１２は活
性層１６を導波層とする活性導波路となっており、紙面
奥行き方向に透過光を導波する。
電流を注入することによってこの透過光に対する損失も
しくは利得は可変であり、また電流注入時には光ゲート
素子１２自体も発光する。この発光は自然発光であり、
活性導波路にも導波されるが第１クラッド層１５を介し
て横方向にも出力される。
第１のフォトトランジスタ１３は第１クラッド層１５（
ここではコレクタとして機能する）、活性層１６（ここ
ではベースとして機能する）、ｎ型ＩｎＰよりなるエミ
ツタ層１９およびｎ型ＩｎＧａＡｓＰＣ＝λ、＝　１．
１　μｍ）よりなるコンタクト層２０によって構成され
ている。第２のフォトトランジスタ１４は第１のフォト
トランジスタ１３と同一の層構造を有しているが、第１
クラッド層１５をエミッタとして用い、エミツタ層１９
をコレクタとして用いている。光ゲート素子１２のキャ
ップ層１８上にはＡｕ−Ｚｎ等のアノード電極２１が蒸
着されており、第１および第２のフォトトランジスタ１
３．１４のコンタクト層２０上にはＡｕ−８ｎ等のエミ
ッタ電極２２およびコレクタ電極２３が蒸着されている
。各素子は電極上ヲ除イてＳｉＮよりなるパッジベージ
ロン膜２４によって覆われている。バッジベージビン膜
２４上にはＴｉ／Ａｕ等よりなる配線金属２５が蒸着さ
れており、電極間を接続するとともにワイヤボンディン
グのためのパッドを形成している。
第２図は第１図に示した光電子集積回路の等価回路図で
ある。以下、第１図と第２図の対応する部分には同一番
号を付し、第１図の等価回路が第２図のようになる理由
を説明する。光ゲート素子１２のカソード、第１のフォ
トトランジスタ１３のコレクタおよび第２のフォトトラ
ンジスタ１４のエミッタはｎ型半導体基板１１を介して
電気的に接続されている。また、光ゲート素子１２のア
ノード電極２１と第２のフォトトランジスタ１４のコレ
クタ電極２３が配線金属２５によって接続され、外部ア
ノード端子２６として取り出されている。また、第１の
フォトトランジスタ１３のエミッタ電極２２が外部カソ
ード端子２７として取り出されている。外部アノード端
子２６と外部カソード端子２７間には外部より電源電圧
を印加する。さらに、光ゲート素子１２と第１のフォト
トランジスタ１３は第１クラッド層１５を介して光学的
に結合されており、第１のフォトトランジスタ１３は光
ゲート素子工２からの発光を受光可能である。一方、光
ゲート素子１２と第２のフォトトランジスタ１４の間は
第１クラッド層１５が途切れており、溝部２８には光を
透過しない配線金属２５が蒸着されているので、第２の
フォトトランジスタ１４は光ゲート素子１２からの発光
を受光できない。
本実施例の回路動作について説明する。まず、光ゲート
素子１２と第１のフォトトランジスタ１３の直列接続回
路は光双安定回路として機能する。
すなわち、本回路はオフ状態では第１のフォトトランジ
スタ１３のコレクタ電流が流れず光ゲート素子１２は発
光しないが、第１のフォトトランジスタ１３に活性層１
６のλ９以下の波長の書込み信号光２９を入力するとコ
レクタ電流が流れ、光ゲート素子１２が発光する。ここ
で書込み信号光２９の入力を止めても光ゲート素子１２
からの帰還光３０を第１のフォトトランジスタ１３が受
光することでコレクタ電流が流れ、オン状態を維持する
。一方策２のフォトトランジスタ１４に活性層１６のλ
９以下の波長の消去信号光３１を入力すると、光ゲート
素子１２に電流が流れなくなるために本回路はオフ状態
に戻る。次に、活性層１６のλ、付近の波長を有する透
過光が光ゲート素子１２の活性導波路を導波する場合に
ついて考える。光双安定回路がオフ状態では光ゲート素
子１２に電流が注入されないので透過光は大きな損失を
受ける。一方、オン状態では電流が注入されるので損失
が小さくなるかあるいは利得を得るようになる。すなわ
ち、書込み信号光あるいは消去信号光によって光双安定
回路をオン、オフすることで透過光に対する光ゲート素
子の損失あるいは利得が制御可能である。本実施例では
、書込み信号光、消去信号光および透過光の波長はすべ
て活性層１８のλ９によって決定されるが、入射位置が
空間的に区別されているので同一波長の光を使っても問
題はない。
第３図は本発明の第２の実施例の光電子集積回路の概略
構成図である。本光電子集積回路は複数の半導体基板を
積層した多層構造をなしているが、第３図は各層を分離
して描いである。各層は半絶縁性ＩｎＰよりなる半導体
基板３２上に複数の結合導波路３３が集積化された導波
路アレーとなっている。結合導波路３３は第１の実施例
においてその構造を述べた活性導波路３４と導波光に対
して常に透明な受動導波路３５が光学的に結合されたも
のである。第３図には詳細を図示していないが、本実施
例の光電子集積回路は第１の実施例の光電子集積回路を
その構成要素として含んでおり、半導体基板３２上に島
状に形成されたｎ型領域３６内に第１の実施例の光電子
集積回路が形成されている。すなわち、本光電子集積回
路の上方あるいは下方より入力される信号光３７によっ
て光双安定回路をオン、オフすることで各結合導波路３
３を導波する透過光に対する損失あるいは利得が制御さ
れる。
一方、同一層内にある結合導波路３３は図中左方におい
て一点に集束されており、この点に発光素子３８が形成
されている。また、図中右方には半導体基板３２と垂直
に受光素子アレー３９が置かれており、各層の同一位置
にある結合導波路からの出力光は同一の受光素子４０に
入射される。
本実施例の光電子集積回路は、光ニューロコンピュータ
等の積和演算部として用いることが可能である。すなわ
ち、上からｉ番目の層の発光素子が発光していればａＩ
を”１”、発光していなければａｌを”′０”とし、上
からｉ番目の層の奥からｊ番目の光双安定回路がオンで
あればＴ　＋　１を１″、オフであればＴ　Ｉ　Ｊを”
０”とすると、奥からｊ番目の受光素子に入射される光
パワーおよび出力電流はす、　＝浴τ”＋）ａ に比例する。従って、所望のＴ　Ｉ　Ｊおよびａｌの値
に応じて光双安定回路および発光素子をオン／オフすれ
ば、受光素子からの出力電流によって上式の積和演算の
結果が求められる。
第４図は本発明の第３の実施例の光電子集積回路の断面
図である。半絶縁性ＩｎＰよりなる半導体基板４１上に
ｎ型ＩｎＰよりなるコレクタ層４２、ｐ型Ｉ　ｎＧａＡ
ｓ　Ｐ　（バンドギャップ波長久、＝１．１μｍ）より
なる第１ベース層４３、ｎ型ＩｎＰよりなるエミツタ層
４４、ｐ型ＩｎＧａＡｓＰ（λ、＝　１．３　ｔｔｍ）
よりなる第２ベース層４５、ｎ型ＩｎＰよりなる第１ク
ラッド層４６、ｎ型ＩｎＧａＡｓＰ　（λ、＝　１．３
　μｍ）よりなる活性層４７およびｐ型ＩｎＰよりなる
第２クラッド層４８が積層されている。第１クラッド層
４６、活性層４７および第２クラッド層４８が光ゲート
素子４９を構成し、エミツタ層４４、第２ベース層４５
、第１クラッド層４６（ここではコレクタとして機能す
る）が第１のフォトトランジスタ５０を構成し、コレク
タ層４２、第１ベース層４３、エミツタ層４４が第２の
フォトトランジスタ５１を構成している。また、コレク
タ層４２の一部は負荷抵抗５２として用いられている。
第２クラッド層４８上にはＡｕ−Ｚｎ等のアノード電極
５３が蒸着されており、エミツタ層４４上にはＡｕ−８
ｎ等のエミッタ電極５４が蒸着されている。また、負荷
抵抗５２の両端にもＡｕ＝Ｓｎ等の第１および第２電極
５５．５６が蒸着されている。各層は電極上を除いてＳ
ｉＮよりなるパッジベージ日ン膜５７によって覆われて
いる。バッジベージ１ン膜５７上にはＴｉ／Ａｕ等より
なる配線金属５８が蒸着されており、電極間を接続する
とともにワイヤボンディングのためのパッドを形成して
いる。
第５図は第４図に示した光電子集積回路の等価回路図で
ある。以下、第４図と第５図の対応する部分には同一番
号を付し、第４図の等価回路が第５図のようになる理由
を説明する。光ゲート素子４９のカソードと第１のフォ
トトランジスタ５０のコレクタは同一の第１クラッド層
４６によって電気的に接続されており、第１のフォトト
ランジスタ５０のエミッタと第２のフォトトランジスタ
５１のエミッタは同一のエミツタ層４４によって電気的
に接続されている。また、光ゲート素子４９のアノード
電極５３と負荷抵抗５２の第１電極５５が配線金属５８
によって接続され、負荷抵抗５２の第２電極５６が外部
アノード端子５９として取り出されている。また、第１
および第２のフォトトランジスタ５０．５１のエミッタ
電極５４が外部カソード端子６０として取り出されてい
る。
外部アノード端子５９と外部カソード端子６０間には外
部より電源電圧を印加する。
本実施例の回路動作について説明する。まず、光ゲート
素子４９と第１のフォトトランジスタ５０の直列接続回
路は光双安定回路として機能する。
すなわち、本回路はオフ状態では第１のフォトトランジ
スタ５０のコレクタ電流が流れず光ゲート素子４９は発
光しないが、第１のフォトトランジスタ５０に第２ベー
ス層４５のλ９以下の波長の書込み信号光６１を入力す
るとコレクタ電流が流れ、光ゲート素子４９が活性層４
７のλ９に等しい波長の出力光６２を発する。ここで書
込み信号光６１の入力を止めても光ゲート素子４９から
の帰還光６３を第１のフォトトランジスタ５０が受光す
ることでコレクタ電流が流れ、オン状態を維持する。−
力筒２のフォトトランジスタ５１に第１ベース層４３の
λ。以下の波長の消去信号光６４を入力すると、光双安
定回路に対する印加電圧が低下しオフ状態に戻る。次に
、光ゲート素子４９側より活性層４７のλ９付近の波長
を有する透過光６５を入射した場合を考える。光双安定
回路がオフ状態では光ゲート素子４９に電流が注入され
ないので透過光６５は活性層４７を透過する際に大きな
損失を受ける。このため、透過光６５は第１のフォトト
ランジスタ５０側には出力されず、また光双安定回路は
オフ状態のままである。一方、光双安定回路がオン状態
では活性層４７に電流が注入されるので損失が小さくな
るかあるいは利得を得るようになり、透過光６５は第１
のフォトトランジスタ５０側に出力される。すなわち、
書込み信号光あるいは消去信号光によって光双安定回路
をオン、オフすることで透過光に対する損失あるいは利
得が制御可能である。本実施例では、書込み信号光の波
長は第２ベース層のλ、　（＝　１．３μｍ）で決まり
、消去信号光の波長は第１ベース層のλ、　（＝　１．
１μｍ）で決まることから、両者が波長によって区別さ
れることになる。一方透過光の波長は活性層のλ。（＝
　１．３μｍ）で決まり、書込み信号光と同一波長であ
るが、半導体基板に対する入射方向が異なることで区別
されている。
第６図は本発明の第４の実施例の光電子集積回路の断面
図である。半絶縁性ＩｎＰよりなる半導体基板６６上に
ｎ型ＩｎＰよりなるコレクタ層６７、ｐ型１　ｎＧａＡ
ｓＰ　（バンドギャップ波長λ、＝１．１μｍ）よりな
る第１ベース層６８、ｎ型ＩｎＰよりなるエミツタ層８
９、ｐ型１ｎＧａＡｓＰ（λｏ　＝　１　、３　μｍ　
）よりなる第２ベース層７０、ｎ型ＩｎＰよりなる第１
クラッド層７１、ｎ型ＩｎＧａＡｓＰ　（λ、＝１．３
μｍ）よりなる第１活性層７２、ｐ型１ｎＰよりなる第
２クラッド層７３、ｎ型ＩｎＰよりなる第３クラッド層
７４、ｎ型ＩｎＧａＡｓＰ　（λ、：１．５μｍ）より
なる第２活性層７５およびｐ型ＩｎＰよりなる第４クラ
ッド層７６が積層されている。第３クラッド層７４、第
２活性層７５および第４クラッド層７６が光ゲート素子
７７を構成し、第１クラッド層７１、第１活性層７２お
よび第２クラッド層７３が発光素子７８を構成し、エミ
ツタ層６９、第２ベース層７０、第１クラッド層７１（
ここではコレクタとして機能する）が第１のフォトトラ
ンジスタ７９を構成し、コレクタ層６７、第１ベース層
６８、エミツタ層６９が第２のフォトトランジスタ８０
を構成している。また、コレクタ層６７の一部は負荷抵
抗８１として用いられている。第２および第４クラッド
層７３．７６上にはＡｕ−Ｚｎ等の第１および第２アノ
ード電極８２．８３が蒸着されており、エミツタ層６９
および第３クラッド層７４上にはＡｕ−３ｎ等のエミッ
タ電極８４およびカソード電極８５が蒸着されている。
また、負荷抵抗８１の両端にもＡｕ−３ｎ等の第１およ
び第２電極８６．８７が蒸着されている。各層は電極上
を除いてＳｉＮよりなるパッジベージ日ンＭ８Ｂによっ
て覆われている。パッシベーションＭ８８上にはＴ　ｉ
　／　Ａ　ｕ等よりなる配線金属８９が蒸着されており
、電極間を接続するとともにワイヤボンディングのため
のパッドを形成している。
第７図は第６図に示した光電子集積回路の等価回路図で
ある。以下、第６図と第７図の対応する部分には同一番
号を付し、第６図の等価回路が第７図のようになる理由
を説明する。発光素子７Ｂのカソードと第１のフォトト
ランジスタ７９のコレクタは同一の第１クラッド層７１
によって電気的に接続されており、第１のフォトトラン
ジスタ７９のエミッタと第２のフォトトランジスタ８０
のエミッタは同一のエミツタ層６９によって電気的に接
続されている。また、光ゲート素子７７のカソード電極
８５と発光素子７８の第１アノード電極８２は配線金属
８９によって接続されている。
光ゲート素子７７の第２アノード電極８３と負荷抵抗８
１の第１電極８６が配線金属８９によって接続され、負
荷抵抗８１の第２電極８７が外部アノード端子９０とし
て取り出されている。さらに、第１および第２のフォト
トランジスタ７９．８゜のエミッタ電極８４は配線金属
８９によって外部カソード端子９１として取り出されて
いる。外部アノード端子９０と外部カソード端子９１間
には外部より電源電圧を印加する。
本実施例の回路動作について説明する。まず、発光素子
７８と第１のフォトトランジスタ７９の直列接続回路は
光双安定回路として機能する。すなわち、本回路はオフ
状態では第１のフォトトランジスタ７９のコレクタ電流
が流れず発光素子７８は発光しないが、第１のフォトト
ランジスタ７９に第２ベース層７０のλ９以下の波長の
書込み信号光９２を入力するとコレクタ電流が流れ、発
光素子７８が第１活性層７２のλ９に等しい波長の出力
信号光９３を発する。ここで書込み信号光９２の入力を
止めても発光素子７８からの帰還光９４を第１のフォト
トランジスタ７９が受光することでコレクタ電流が流れ
、オン状態を維持する。
一方策２のフォトトランジスタ８０に第１ベース層６８
のλ９以下の波長の消去信号光９５人力すると、光双安
定回路に対する印加電圧が低下し本回路はオフ状態に戻
る。次に、第２活性層７５のλ、付近の波長を有する透
過光９６を入射した場合を考える。光双安定回路がオフ
状態では光ゲート素子７７に電流が注入されないので透
過光９６は第２活性層７５を透過する際に大きな損失を
受ける。一方、光双安定回路がオン状態では第２活柱層
７５に電流が注入されるので損失が小さくなるかあるい
は利得を得るようになる。透過光９６は第２活性層７５
以外のいずれの層のλ。よりも大きい波長を有するので
、これらの層では全く吸収されない。すなわち、書込み
信号光あるいは消去信号光によって光双安定回路をオン
、オフすることで透過光に対する損失あるいは利得が制
御可能である。本実施例では、書込み信号光の波長は第
２ベース層のλ、　（＝　１．３μｍ）で決まり、消去
信号光の波長は第１ベース層のλ、（＝１　．１μｍ）
で決まり、透過光の波長は第２活性層のλ。
（＝　１．５μｍ）で決まることから、これらの光が波
長によって区別されることになる。
なお、以上の実施例では半導体材料をＩ　ｎＧａＡｓＰ
／ＩｎＰ系としたが、本発明がＡｌＧａＡｓ　／　Ｇ　
ａ　Ａ　ｓ系、　ＩｎＧａＡｓ／ＩｎＡｌＡｓ／ＩｎＰ
系等の他の半導体材料を用いても実施できることは言う
までもない。
発明の効果 以上述べてきたことから明らかなように、本発明によれ
ば基板面に水平あるいは垂直のいずれの方向に透過光を
入出力するタイプの光ゲート素子に対しても光信号によ
る制御が可能な光電子集積回路を構成できる。この光電
子集積回路を用いて光ゲート素子のアレーを構成すれば
、個々の光ゲート素子に対する入出力のみならず制御も
光信号によって行えるので個々の素子に対する信号入力
用電気配線が全く不要になる。従って、光ニューロコン
ピュータ等の光の並列性を活かしたシステムを容易に構
築可能である。
【図面の簡単な説明】
第１図は本発明の一実施例の光電子集積回路の断面図、
第２図はその等価回路図、第３図は本発明の第２の実施
例の光電子集積回路の概略構成図、第４図は本発明の第
３の実施例の光電子集積回路の断面図、第５図はその等
価回路図、第６図は本発明の第４の実施例の光電子集積
回路の断面図、第７図はその等価回路図、第８図は従来
の面発光レーザの断面図である。 １１・・Φ半導体基板、１２・・・光ゲート素子、１３
・・ｅ第１のフォトトランジスタ、１４・・会第２のフ
ォトトランジスタ、３２・拳・半導体基板、３３・・・
結合導波路、３４・会・活性導波路、３５・・争受動導
波路。 代理人の氏名　弁理士　粟野重孝　ほか１名１１４　　
■ 促 晶 Ｓ □□□ 纂 図 第 図 創卿氏洸 Ｏ第２のヌノ町ミフー

Claims (8)

    【特許請求の範囲】
  1. （１）電流を注入することによって発光すると同時に透
    過光に対する損失もしくは利得が可変である光ゲート素
    子と、前記光ゲート素子からの発光を受光可能な第１の
    フォトトランジスタと、前記光ゲート素子と前記第１の
    フォトトランジスタが電気的に直列に接続された光双安
    定回路とを含むことを特徴とする光電子集積回路。
  2. （２）光ゲート素子からの発光を受光不可能な第２のフ
    ォトトランジスタが、前記光ゲート素子もしくは前記光
    ゲート素子を含む光双安定回路に電気的に並列に接続さ
    れたことを特徴とする特許請求の範囲第１項記載の光電
    子集積回路。
  3. （３）光ゲート素子が透過光に対する導波機能を有する
    活性導波路よりなり、第１のフォトトランジスタは前記
    活性導波路を導波しない前記活性導波路からの発光を受
    光することを特徴とする特許請求の範囲第１項または第
    ２項記載の光電子集積回路。
  4. （４）活性導波路と導波光に対して透明な受動導波路と
    が光学的に結合された結合導波路が同一平面内に複数配
    置された導波路アレーを含み、前記導波路アレーが複数
    積層されたことを特徴とする特許請求の範囲第３項記載
    の光電子集積回路。
  5. （５）光ゲート素子と第１のフォトトランジスタが積層
    構造をなしており、前記光ゲート素子によって損失もし
    くは利得が可変な透過光を前記光ゲート素子側から前記
    積層構造に垂直に入射し、前記第１のフォトトランジス
    タに対する入力光を前記第１のフォトトランジスタ側か
    ら前記積層構造に垂直に入射することを特徴とする特許
    請求の範囲第１項または第２項記載の光電子集積回路。
  6. （６）発光素子と前記発光素子からの発光を受光可能な
    第１のフォトトランジスタが電気的に直列に接続された
    光双安定回路と、電流を注入することによって透過光に
    対する損失もしくは利得が可変である光ゲート素子とを
    含み、前記光双安定回路と前記光ゲート素子とが電気的
    に直列に接続されていることを特徴とする光電子集積回
    路。
  7. （７）発光素子からの発光を受光不可能な第２のフォト
    トランジスタが、前記発光素子もしくは前記発光素子を
    含む光双安定回路もしくは前記光双安定回路と光ゲート
    素子の直列接続回路に対して電気的に並列に接続された
    ことを特徴とする特許請求の範囲第６項記載の光電子集
    積回路。
  8. （８）光ゲート素子によって損失もしくは利得が可変な
    透過光の波長λ＿Ｔと第１のフォトトランジスタの最長
    受光可能波長λ＿Ｄ＿１と第２のフォトトランジスタの
    最長受光可能波長λ＿Ｄ＿２の間にλ＿Ｔ＞λ＿Ｄ＿１
    ＞λ＿Ｄ＿２ なる関係が成立することを特徴とする特許請求の範囲第
    ７項記載の光電子集積回路。
JP1030548A 1989-02-09 1989-02-09 光電子集積回路 Pending JPH02210334A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP1030548A JPH02210334A (ja) 1989-02-09 1989-02-09 光電子集積回路
US07/473,562 US5014096A (en) 1989-02-09 1990-02-01 Optoelectronic integrated circuit with optical gate device and phototransistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1030548A JPH02210334A (ja) 1989-02-09 1989-02-09 光電子集積回路

Publications (1)

Publication Number Publication Date
JPH02210334A true JPH02210334A (ja) 1990-08-21

Family

ID=12306851

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1030548A Pending JPH02210334A (ja) 1989-02-09 1989-02-09 光電子集積回路

Country Status (2)

Country Link
US (1) US5014096A (ja)
JP (1) JPH02210334A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5095200A (en) * 1990-01-19 1992-03-10 Matsushita Electric Industrial Co., Ltd. Optoelectronic memory, logic, and interconnection device including an optical bistable circuit
JPH06123908A (ja) * 1992-08-31 1994-05-06 Matsushita Electric Ind Co Ltd 光双安定素子を有するシフトレジスタ

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03236276A (ja) * 1990-02-14 1991-10-22 Ricoh Co Ltd 光機能素子
JP2591269B2 (ja) * 1990-07-10 1997-03-19 三菱電機株式会社 視覚情報処理素子
JP2705287B2 (ja) * 1990-07-10 1998-01-28 三菱電機株式会社 情報処理素子
JPH0490514A (ja) * 1990-08-02 1992-03-24 Semiconductor Energy Lab Co Ltd 半導体装置
US5221633A (en) * 1991-09-09 1993-06-22 Motorola, Inc. Method of manufacturing a distributed drive optoelectronic integrated circuit
US5321639A (en) * 1992-03-02 1994-06-14 Regents Of The University Of California Dual-scale topology optoelectronic matrix algebraic processing system
US5321294A (en) * 1992-08-31 1994-06-14 Matsushita Electric Industrial Co., Ltd. Shift register having optically bistable elements coupled by an optical waveguide layer
JPH0793419B2 (ja) * 1992-11-04 1995-10-09 日本電気株式会社 受光発光集積素子
JPH06188404A (ja) * 1992-12-18 1994-07-08 Ricoh Co Ltd 負荷抵抗集積型半導体光機能素子
US5523592A (en) * 1993-02-03 1996-06-04 Hitachi, Ltd. Semiconductor optical device, manufacturing method for the same, and opto-electronic integrated circuit using the same
US5393994A (en) * 1993-02-08 1995-02-28 Matsushita Electric Industrial Co., Ltd. Optical semiconductor device for neural network
US5479574A (en) * 1993-04-01 1995-12-26 Nestor, Inc. Method and apparatus for adaptive classification
IT1276221B1 (it) * 1995-10-12 1997-10-27 Univ Roma Rete neurale cellulare optoelettronica progammabile otticamente
JP4075442B2 (ja) * 2002-04-18 2008-04-16 沖電気工業株式会社 光半導体装置とその製造方法
US7095913B2 (en) * 2003-04-02 2006-08-22 Avago Technologies Fiber Ip (Singapore) Pte. Ltd. Non-active waveguides on planar lightwave circuits
US7332861B2 (en) * 2004-02-05 2008-02-19 Agilight, Inc. Light-emitting structures
US7067853B1 (en) 2004-08-26 2006-06-27 Jie Yao Image intensifier using high-sensitivity high-resolution photodetector array
DE102006051745B4 (de) * 2006-09-28 2024-02-08 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung LED-Halbleiterkörper und Verwendung eines LED-Halbleiterkörpers
US9768330B2 (en) * 2014-08-25 2017-09-19 Micron Technology, Inc. Method and optoelectronic structure providing polysilicon photonic devices with different optical properties in different regions

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0666453A (ja) * 1992-04-03 1994-03-08 Koji Kubota 集熱装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1432697A (en) * 1973-05-04 1976-04-22 Standard Telephones Cables Ltd Optically coupled semiconductive switching devices
US3978343A (en) * 1975-06-30 1976-08-31 National Semiconductor Corporation Optically coupled isolator circuit having increased common mode rejection
JPS567477A (en) * 1979-06-29 1981-01-26 Mitsubishi Electric Corp Amplification switching semiconductor device
JPS6021577A (ja) * 1983-07-15 1985-02-02 Nippon Telegr & Teleph Corp <Ntt> 半導体光スイツチ
JPS60180178A (ja) * 1984-02-27 1985-09-13 Sanyo Electric Co Ltd 双方向光結合器
JPS6226872A (ja) * 1985-07-29 1987-02-04 Toshiba Corp 光バイパス機構付き光伝送装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0666453A (ja) * 1992-04-03 1994-03-08 Koji Kubota 集熱装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5095200A (en) * 1990-01-19 1992-03-10 Matsushita Electric Industrial Co., Ltd. Optoelectronic memory, logic, and interconnection device including an optical bistable circuit
JPH06123908A (ja) * 1992-08-31 1994-05-06 Matsushita Electric Ind Co Ltd 光双安定素子を有するシフトレジスタ

Also Published As

Publication number Publication date
US5014096A (en) 1991-05-07

Similar Documents

Publication Publication Date Title
JPH02210334A (ja) 光電子集積回路
US5666376A (en) Electro-optical device
US5434434A (en) Semiconductor optical device having device regions and diffraction gratings
US3996526A (en) Optical radiation generator electrically controlled
JPH0555703A (ja) 面発光レーザ装置
JPH04101483A (ja) 垂直共振器型面入出力光電融合素子
US5408105A (en) Optoelectronic semiconductor device with mesa
JP2674626B2 (ja) 量子井戸光デバイス
KR20070049546A (ko) 레이저 유도식 광학 배선 장치
US5323026A (en) Semiconductor laser with integrated phototransistor for dynamic power stabilization
US5393994A (en) Optical semiconductor device for neural network
JPS63116489A (ja) 光集積回路
JPH05167197A (ja) 光半導体装置
US5663572A (en) Optical functional semiconductor element
US6356382B1 (en) Optical wavelength converter with active waveguide
JPH04144182A (ja) 光半導体装置アレイ
JP3164063B2 (ja) 半導体光変調器及び半導体光素子
JP2000022285A (ja) 光電融合デバイス
JP2751802B2 (ja) 半導体光変調装置
JP2963527B2 (ja) 半導体面型光変調素子
JPS60145690A (ja) 光双安定発光受光集積素子
CN117859245A (zh) 一种具有集成mPD的半导体发射器
JPH0318835A (ja) 光電子集積回路
JPH1187843A (ja) 面発光型半導体発光素子
JPH02125467A (ja) 光電子集積回路