JPH02125467A - 光電子集積回路 - Google Patents

光電子集積回路

Info

Publication number
JPH02125467A
JPH02125467A JP63278698A JP27869888A JPH02125467A JP H02125467 A JPH02125467 A JP H02125467A JP 63278698 A JP63278698 A JP 63278698A JP 27869888 A JP27869888 A JP 27869888A JP H02125467 A JPH02125467 A JP H02125467A
Authority
JP
Japan
Prior art keywords
emitting element
light emitting
phototransistor
layer
base layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63278698A
Other languages
English (en)
Other versions
JPH0666453B2 (ja
Inventor
Kenichi Matsuda
賢一 松田
Atsushi Shibata
淳 芝田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP27869888A priority Critical patent/JPH0666453B2/ja
Publication of JPH02125467A publication Critical patent/JPH02125467A/ja
Publication of JPH0666453B2 publication Critical patent/JPH0666453B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、波長の異なる複数の光信号を基板面に垂直に
入出力する光電子集積回路の構造および回路構成に関す
るものである。
従来の技術 光信号を基板面に垂直に入出力する光電子集積回路とし
ては、例えば特願昭6O−i84047号公報に示され
ている画像記憶装置がある。本装置は発光素子と発光素
子からの発光を受光可能なフォトトランジスタとが直列
に接続された光双安定回路を基板上にアレイ状に並べた
ものであり、光信号によって入力された二次元情報を記
憶して光信号として出力する二次元光入出力メモリとし
て機能する。本機能は、光入力によってオン状態となっ
て自ら発光し、入力光を止めてもオン状態を維持して出
力光を出し続けるという光双安定回路の特性を用いたも
のであるが、光双安定回路をオフするためには一旦電源
電圧をオフする必要があった。
この点を改良して光信号によって光双安定回路をオフで
きるようにしたのが、特願昭60−151578号公報
に示されている光記憶装置である。
本装置では光双安定回路に並列に第2のフォトトランジ
スタを接続しており、第2のフォトトランジスタに光を
入力することで光双安定回路をオフすることができる。
この際、光双安定回路のフォトトランジスタの最長受光
可能波長λD1よりも第2のフォトトランジスタの最長
受光可能波長λD2を小さくしておけば、λ、2くλ。
N≦ λD1 を満たす波長λONの光を入力すること
でオン状態とし、λOFF <λD2を満たす波長λ。
FFの光を入力することでオフ状態とすることができる
以上のように特願昭80−151578号公報に示され
ている光記憶装置を用いれば、光信号によって入力され
た二次元情報を記憶して光信号として出力し続け、また
波長の異なる光信号を入力することで記憶を消去できる
二次元光入出力メモリを実現できる。しかし、この回路
構成では光双安定回路に並列に第2のフォトトランジス
タを接続しているために、この並列接続回路と直列に負
荷抵抗を接続する必要があり、並列接続回路と負荷抵抗
によるCR時定数によって応答速度が制限される。
また、特願昭80−151578号公報に示されている
光記憶装置を特願昭62−144Et85号公報に示さ
れているような三次元光集積回路に拡張しようとすると
、やはり電源電圧によるリセットが必要になってくる。
本三次元光集積回路は二次元光入出力メモリを光の透過
量を可変な光ゲート層を介して縦続接続することで、三
次元光メモリを実現しようとするものであり、光双安定
回路の発光素子の発光波長λε、はλD2<λ、≦λD
、であることから、この発光によって次段の光双安定回
路をオンすることができる。しかし、λOFFくλD2
を満たす波長λOFFの光は前段から入力されないので
、電源電圧によるリセットを行わない限り一旦オンした
次段の光双安定回路はオフされない。
さらに、上記の光双安定回路を含む光電子集積回路の構
造の一例が特願昭63−128915号公報に述べられ
ている。これを第5図に示す。同図において、半絶縁性
GaAs基板1上にSi等のイオン注入によって形成さ
れた島状のn十注入コレクタ層2があり、この上にn型
AlGaAs真性コレクタ層3が積層されている。真性
コレクタ層3は基板1の全面にわたって形成されている
が、プロトン注入によって半絶縁性化された分離領域4
によって電気的に分離されており、実際には注入コレク
タ層2と対応した島状になっている。
真性コレクタ層3の上には複数のp型GaAsベース層
5およびn型 AlGaAsエミツタ層6が積層されて
おり、これらの層と真性コレクタ層3によって構成され
るヘテロ接合パイポーラトランジスタの一部はフォトト
ランジスタ7として機能し、他の一部は発光素子8とし
て機能する。ここで、発光素子8はベース層5と真性コ
レクタ層3の間に順方向電流を注入することでベース層
5を発光させる。本構造は、プレーナ構造でフォトトラ
ンジスタと発光素子を集積化できるという利点を有して
いるが、フォトトランジスタの最長受光波長と発光素子
の発光波長が等しく、波長の異なる光信号を受発光する
ことはできない。
発明が解決しようとする課題 第5図に示した光電子集積回路は、プレーナ構造でフォ
トトランジスタと発光素子を集積化でき、製造が容易で
ある。また、ヘテロ接合バイポーラトランジスタによっ
て構成される電子回路と集積化することも容易である。
しかし、フォトトランジスタの最長受光波長と発光素子
の発光波長が等しく、波長の異なる光信号を受発光する
ことはできない。本発明は、プレーナ構造の利点を極力
損なわない構造で、三波長の光を入出力できる光電子集
積回路の構造を提供するものである。
また、特願昭60−151578号公報に示されている
光記憶装置では、光双安定回路と第2のフォトトランジ
スタの並列接続回路に直列に負荷抵抗を接続する必要が
あり、並列接続回路と負荷抵抗によるCR時定数によっ
て応答速度が制限されるが、本発明の光電子集積回路に
よれば、負荷抵抗を接続する必要がない。
さらに、特願昭80−151578号公報に示されてい
る光記憶装置を三次元光集積回路に拡張しようとすると
、電源電圧によるリセットが必要になるが、本発明によ
れば、三次元光集積回路に応用する場合にも光によるリ
セットができる縦続接続可能な二次元光入出力メモリを
実現できる。
課題を解決するための手段 本発明は上記課題を解決するために、 (1)半導体基板と、前記基板上に順次積層された第1
導電型の第1エミッタ層、第2導電型の第1ベース層、
第1導電型のコレクタ層、第2導電型の第2ベース層お
よび第1導電型の第2エミッタ層とを含み、前記第1お
よび第2エミッタ層と前記コレクタ層のバンドギャップ
が前記第1および第2ベース層のバンドギャップよりも
大きく、前記第1ベース層と前記第2ベース層のバンド
ギャップが異なり、前記第1エミッタ層と前記第1ベー
ス層と前記コレクタ層によって構成される複数のヘテロ
接合バイポーラトランジスタの一部ヲフォトトランジス
タとして用い他の一部を発光素子として用いるか、ある
いは前記コレクタ層と前記第2ベース層と前記第2エミ
ッタ層によって構成される複数のヘテロ接合バイポーラ
トランジスタの一部をフォトトランジスタとして用い他
の一部を発光素子として用いる構造、 (2)発光素子と第1のフォトトランジスタが電気的に
直列に接続され、前記発光素子からの発光を前記第1の
フォトトランジスタが受光可能な光双安定回路と、前記
発光素子と並列に接続された前記発光素子からの発光を
受光不可能な第2のフォトトランジスタとを含む回路構
成、 あるいは、 (3)第1の発光素子と第1のフォトトランジスタが電
気的に直列に接続され、前記第1の発光素子からの発光
を前記第1のフォトトランジスタが受光可能な光双安定
回路と、前記光双安定回路並列に接続された前記第1の
フォトトランジスタが受光不可能な発光をする第2の発
光素子と、前記第1の発光素子もしくは前記光双安定回
路に並列に接続された前記第1の発光素子からの発光を
受光不可能な第2のフォトトランジスタを含む回路構成
で光電子集積回路を構成するというものである。
作用 本発明の光電子集積回路は第1エミッタ層、第1ベース
層、コレクタ層、第2ベース層および第2エミッタ層の
5層を用いて、異なる三波長の光を受光もしくは発光で
きるフォトトランジスタと発光素子を集積化しようとす
るものである。ここで、第1エミッタ層、第1ベース届
、コレクタ層の3層によって構成されるヘテロ接合バイ
ポーラトランジスタは、第1ベース層の吸収端が最長受
光波長となるフォトトランジスタとして機能スる。
一方、コレクタ層、第2ベース層、第2エミッタ層の3
層によって構成されるヘテロ接合バイポーラトランジス
タは、第2ベース層の吸収端が最長受光波長となるフォ
トトランジスタとして機能する。ここで、第1ベース層
と第2ベース層のバンドギャップは異なるので吸収端も
異なり、これらのフォトトランジスタを用いれば異なる
2波長の光を分岐して受光することができる。
また、第1エミッタ層、第1ベース層、コレクタ層の3
層によって構成されるヘテロ接合バイポーラトランジス
タのベース−コレクタ間あるいはベース−エミッタ間に
順方向電流を流すと、第1ベース層のバンドギャップに
対応した波長の光を発する発光素子として機能する。同
様に、コレクタ層、第2ベース層、第2エミッタ層の3
層によって構成されるヘテロ接合バイポーラトランジス
タのベース−コレクタ間あるいはベース−エミッタ間に
順方向電流を流すと、第2ベース層のバンドギャップに
対応した波長の光を発する発光素子として機能する。す
なわち、異なる2波長の光を発する発光素子が集積化で
きる。従って、この構造によればプレーナ構造に近い構
造で、異なる二波長の光を受発光できる光電子集積回路
を実現できる。
また、本発明の回路構成では、発光素子と第1のフォト
トランジスタが電気的に直列に接続された光双安定回路
と並列にリセット用の第2のフォトトランジスタを接続
するのではなく、前記発光素子と並列にリセット用の第
2のフォトトランジスタを接続している。この結果、光
双安定回路がオン状態になると第1のフォトトランジス
タが定電流源的に機能し、第2のフォトトランジスタに
コレクタ電流が流れると発光素子に電流が流れなくなっ
て発光が停止し、光双安定回路がオフされる。従来の光
双安定回路と並列にリセット用の第2のフォトトランジ
スタを接続した場合には、これと直列に負荷抵抗を接続
する必要があったのに対し、本回路では負荷抵抗が不要
になり、応答速度が向上する。
さらに、第1の発光素子と第1のフォトトランジスタが
電気的に直列に接続された光双安定回路と第1のフォト
トランジスタが受光不可能な発光をする第2の発光素子
を並列に接続し、電流−電圧特性の立上り電圧を第1の
発光素子よりも第2の発光素子の方が大きくなるように
しておけば、第2の発光素子は光双安定回路がオンの場
合には発光せず、オフの場合に発光することになる。す
なわち、第1の発光素子と第2の発光素子は相補的に発
光することになる。ここで、第1の発光素子と次段の光
双安定回路の第1のフォトトランジスタを光学的に接続
し、第2の発光素子と次段の光双安定回路のリセット用
の第2のフォトトランジスタを光学的に接続すれば、光
接続のみで光双安定回路を縦続接続できる。
実施例 第1図は本発明の一実施例の光電子集積回路の断面図で
ある。n型InPよりなる半導体基板11上にn型 (
第1導電型)InPよりなる第1エミッタ層12、p型
(第2導電型)InGaAs、P(バンドギャップ波長
λ。=1.1μm)よりなる第1ベース届13、n型(
第1導電型)InPよりなるコレクタB14.1)型(
第2導電型)InGaAsP(λ、: 1.3 am)
よりなる第2ベース層15およびn型(第1導電型)I
nPよりなる第2エミッタ層16が積層されている。ま
た、コレクタ層14、第2ベース層15、第2エミッタ
層16によって発光素子17および第1のフォトトラン
ジスタ18が構成されており、第1エミッタ層12、第
1ベース層13、コレクタ層14によって第2のフォト
トランジスタ19が構成されている。ここで、発光素子
17は第2ベース層15とコレクタ層14の間に順方向
電流を注入することで第2ベース層15を発光させる。
本構造では、発光波長1.3μmの発光素子17と最長
受光波長1.3μmの第1のフォトトランジスタ18お
よび最長受光波長1.1μmの第2のフォトトランジス
タ19がプレーナ構造に近い構造で集積化されており、
これらの素子を積層構造で集積化した場合に比べて積層
する層数が少なくなり製造が容易である。また、ヘテロ
接合バィポーラトランジスタよりなる電子回路と容易に
集積化できる。さらに、本構造は半導体基板11に垂直
な方向から信号光を入出力する形で回路動作させるが、
波長1.3μmの光に対して第1ベース層13は透明な
ので波長1.3μmの信号光は基板の表面、裏面のいず
れからも入出力できる。
また、波長1.1μmの光に対して第2ベース層15は
不透明であるが、波長1.1μmの信号光を基板表面か
ら入出力する際にはその部分の第2ベース層15を除去
すればよい。この基板表面から波長1.1μmの信号光
を入出力する構造は第2の実施例でその具体例を示す。
第2図は第1図に示した光電子集積回路の等価回路図で
ある。以下、第1図と第2図の対応する部分には同一番
号を付し、第1図の等価回路が第2図のようになる理由
を説明する。発光素子17のカソードと第1のフォトト
ランジスタ18のコレクタは共通のコレクタ層14を介
して電気的に接続されており、さらに第2のフォトトラ
ンジスタ19のエミッタもこの共通接点に接続されてい
る。ここで、第2のフォトトランジスタはコレクタ層1
4をエミッタとして用い、第1のエミツタ層12をコレ
クタとして用いている。そして、発光素子のアノード電
極20と第2のフォトトランジスタのコレクタ電極21
が配線によって接続され、外部アノード端子22として
取り出されている。また、第1のフォトトランジスタ1
8のエミッタ電極23が外部カソード端子24として取
り出されている。外部アノード端子22と外部カソード
端子24間には外部より電源電圧を印加する。
次に、本実施例の回路動作について説明する。
発光素子17と第1のフォトトランジスタ18の直列接
続回路は、光双安定回路として機能する。
すなわち、本回路はオフ状態では第1のフォトトランジ
スタ18のコレクタ電流が流れず発光素子17は発光し
ないが、第1のフォトトランジスタ18に第2ベース層
のλ。に等しい最長受光可能波長1.3μm以下の書込
み信号光25を入力するとコレクタ電流が流れ、発光素
子17が第2ベース層のλ。に等しい波長1.3μmの
出力信号光26を発する。ここで書込み信号光25の入
力を止めても発光素子18からの帰還光27を第1のフ
ォトトランジスタ18が受光することでコレクタ電流が
流れ、オフ状態を維持する。次に第2のフォトトランジ
スタ19に第1ベース層のλ。
に等しい最長受光可能波長1.1μm以下の消去信号光
28を入力すると、発光素子18に電流が流れなくなる
ために本回路はオフ状態に戻る。
本回路の特徴は、光双安定回路全体に並列に第2のフォ
トトランジスタを接続するのではなく、発光素子に並列
に第2のフォトトランジスタを接続した点にある。この
場合、光双安定回路がオフ状態になると第1のフォトト
ランジスタが定電流源的に機能し、第2のフォトトラン
ジスタにコレクタ電流が流れると発光素子に電流が流れ
なくなって発光が停止し、光双安定回路がオフされる。
従来の光双安定回路と並列にリセット用の第2のフォト
トランジスタを接続した場合には、これと直列に負荷抵
抗を接続する必要があったのに対し、本回路では負荷抵
抗が不要になり、応答速度が向上する。
第3図は本発明の第2の実施例の光電子集積回路の断面
図である。半絶縁性InPよりなる半導体基板31上に
n型(第1導電型)InPよりなる第1エミッタ層32
、p型(第2導電型)InGaAsP (バンドギャッ
プ波長λ。=1.1μm)よりなる第1ベース層33、
n型(第1導電型)InPよりなるコレクタ層34、p
型(第2導電型)InGaAsP(λ、= 1.3 μ
m)よりなる第2ベース層35およびn型(第1導電型
)InPよりなる第2エミッタ層36が積層されている
また、コレクタ層34、第2ベース層35、第2エミッ
タ層36によって第1の発光素子37および第1のフォ
トトランジスタ38が構成されており、第1エミッタ層
32、第1ベース層33、コレクタ層34によって第2
の発光素子39および第2のフォトトランジスタ40が
構成されている。
ここで、第1の発光素子37は第2ベース層35とコレ
クタ層34の間に順方向電流を注入することで第2ベー
ス層35を発光させる。また、第2の発光素子は第1ベ
ース層33と第1エミッタ層32の間に順方向電流を注
入することで第1ベース層33を発光させる。
第4図は第3図に示した光電子集積回路の等価回路図で
ある。以下、第3図と第4図の対応する部分には同一番
号を付し、第3図の等価回路が第4図のようになる理由
を説明する。第1の発光素子37のカソードと第1のフ
ォトトランジスタ38のコレクタは共通のフレフタ層3
4を介して電気的に接続されており、第1の発光素子3
7の第゛lのアノード電極41、第2の発光素子39の
第2のアノード電極42および第2のフォトトランジス
タ40のコレツ、り電極43が配線によって接続され、
外部アノード端子44として取り出されている。また、
第2の発光素子39のカソードと第2のフォトトランジ
スタ40のエミッタは共通の第1エミ、ツタ層32を介
して第2のエミッタ電極45に電気的に接続されており
、さらに配線によって第1のフォトトランジスタ38の
第1のエミッタ電極46とも接続されて外部カソード端
子47として取り出されている。第1の発光素子37お
よび第1のフォトトランジスタ38の下部にある第1エ
ミッタ層と、第2の発光素子39のカソードと第2のフ
ォトトランジスタ40のエミッタを兼ねる第1エミッタ
層とはプロトンを注入された分離領域48によって電気
的に分離されている。外部アノード端子44と外部カソ
ード端子47間には外部より電源電圧を印加する。
次に、本実施例の回路動作について説明する。
第1の発光素子37と第1のフォトトランジスタ38の
直列接続回路は、第1の実施例の場合と同様に光双安定
回路として機能する。すなわち、第1のフォトトランジ
スタ38に第2ベース層のλ。に等しい最長受光可能波
長1.3μm以下の書込み信号光49を入力するとコレ
クタ電流が流れ、第1の発光素子37が第2ベース層の
λ、に等しい波長1.3μmの出力信号光50を発する
。ここで書込み信号光49の入力を止めても第1の発光
素子38からの帰還光51を第1のフォトトランジスタ
38が受光することで、オン状態を維持する。また、第
2のフォトトランジスタ39に第1ベース層のλ。に等
しい最長受光可能波長1゜1μm以下の消去信号光52
を入力すると、第1の発光素子38に電流が流れなくな
るために本回路はオフ状態に戻る。
本回路の特徴は、光双安定回路に並列に第2の発光素子
を接続した点にある。第1の発光素子のλ。が1.3μ
mであるのに対し、第2の発光素子のλ。は1.1μm
であることから、電流−電圧特性の立上り電圧は第1の
発光素子よりも第2の発光素子の方が大きくなる。従っ
て、第2の発光素子は光双安定回路がオンの場合には電
流が流れず発光しないが、オフの場合には電流が流れ第
1ベース層のλ。に等しい波長1.1μmの反転出力信
号光63を発する。すなわち、第1の発光素子と第2の
発光素子は相補的に発光することになる。ここで、第1
の発光素子と次段の光双安定回路の第1のフォトトラン
ジスタを光学的に接続し、第2の発光素子と次段の光双
安定回路のリセット用の第2のフォトトランジスタを光
学的に接続すれば、光接続のみで光双安定回路を縦続接
続できる。この際、前者の接続は波長1.3μmの光で
行われ、後者の接続は波長1.3μmの光で行われる。
すなわち、波長1.3μmの光が”1”に対応し、波長
1.1μmの光がO“′に対応しており、電圧のH,L
で”1パO”を表現する電子回路と同様の接続が光によ
って実現されている。この考え方は、光双安定回路を用
いた光メモリのみならず、光論理演算にも応用可能であ
る。
本回路では、光双安定回路と第2の発光素子の並列接続
に対して直列に負荷抵抗を接続する必要があることから
、第2のフォトトランジスタも光双安定回路に並列に接
続しているが、第1の実施例のように第2のフォトトラ
ンジスタを第1の発光素子と並列に接続してもよい。
なお、以上の実施例では半導体材料をI nGaAsP
/InP系としたが、本発明がAlGaAs/GaAs
系、 InGaAs/InAlAs/InP系等の他の
材料を用いても実施できることは言うまでもない。
発明の効果 以上述べてきたことから明らかなように、本発明の光電
子集積回路は第1エミッタ層、第1ベース層、コレクタ
層、第2ベース層およ・び第2エミッタ層の5層を用い
て、異なる三波長の光を受光もしくは発光できるフォト
トランジスタと発光素子を集積化している。従って、こ
の構造によればプレーナ構造に近い構造で、異なる三波
長の光を受発光できる光電子集積回路を実現できる。本
構造は製造が容易であり、またヘテロ接合バイポーラト
ランジスタよりなる電子回路と容易に集積化できる。さ
らに、本構造は半導体基板に垂直な方向から信号光を入
出力する形で回路動作させるが、三波長の信号光は基板
の表面、裏面のいずれからも入出力できる。
また、本発明の回路構成では、発光素子と第1のフォト
トランジスタが電気的に直列に接続された光双安定回路
と並列にリセット用の第2のフォトトランジスタを接続
するのではなく、前記発光素子と並列にリセット用の第
2のフォトトランジスタを接続している。本回路では負
荷抵抗が不要になり、応答速度が向上する。
さらに、本発明の回路構成によれば、波長の異なる光を
”0”1”に対応させて用いることで、光接続のみで光
双安定回路を縦続接続できる。
【図面の簡単な説明】
第1図は本発明の一実施例の光電子集積回路の断面図、
第2図はその等価回路図、第3図は本発明の第2の実施
例の光電子集積回路の断面図、第4図はその等価回路図
、第5図は従来の光電子集積回路の断面図である。 11・・・半導体基板、12・・書第1エミッタ層、 
13・・・第1ベース層、 14・・・コレクタ層、 
15・・・第2ベース層、 16昏・・第2エミッタ層
、 17・・・発光素子、 18・Φ・第1のフォトト
・ランジスタ、19・・・第2のフォトトランジスタ。 代理人の氏名 弁理士 粟野重孝 はか1名簿 図 出力1号光品 Z& 渭五1菖テ光 第 第 図、 44 外部7ノ一ドmテ 1込a+信号九4Y ゛47ダト部Dソード縞子 纂 8契た隼子

Claims (4)

    【特許請求の範囲】
  1. (1)半導体基板と、前記基板上に順次積層された第1
    導電型の第1エミッタ層、第2導電型の第1ベース層、
    第1導電型のコレクタ層、第2導電型の第2ベース層お
    よび第1導電型の第2エミッタ層とを含み、前記第1お
    よび第2エミッタ層と前記コレクタ層のバンドギャップ
    が前記第1および第2ベース層のバンドギャップよりも
    大きく、前記第1ベース層と前記第2ベース層のバンド
    ギャップが異なり、前記第1エミッタ層と前記第1ベー
    ス層と前記コレクタ層によって構成される複数のヘテロ
    接合バイポーラトランジスタの一部をフォトトランジス
    タとして用い他の一部を発光素子として用いるか、ある
    いは前記コレクタ層と前記第2ベース層と前記第2エミ
    ッタ層によって構成される複数のヘテロ接合バイポーラ
    トランジスタの一部をフォトトランジスタとして用い他
    の一部を発光素子として用いることを特徴とする光電子
    集積回路。
  2. (2)発光素子と第1のフォトトランジスタが電気的に
    直列に接続され、前記発光素子からの発光を前記第1の
    フォトトランジスタが受光可能な光双安定回路と、前記
    発光素子と並列に接続された前記発光素子からの発光を
    受光不可能な第2のフォトトランジスタとを含むことを
    特徴とする光電子集積回路。
  3. (3)第1の発光素子と第1のフォトトランジスタが電
    気的に直列に接続され、前記第1の発光素子からの発光
    を前記第1のフォトトランジスタが受光可能な光双安定
    回路と、前記光双安定回路並列に接続された前記第1の
    フォトトランジスタが受光不可能な発光をする第2の発
    光素子と、前記第1の発光素子もしくは前記光双安定回
    路に並列に接続された前記第1の発光素子からの発光を
    受光不可能な第2のフォトトランジスタを含むことを特
    徴とする光電子集積回路。
  4. (4)第1の発光素子の発光波長λ_E_1と第1のフ
    ォトトランジスタの最長受光可能波長λ_D_1と第2
    の発光素子の発光波長λ_E_2と第2のフォトトラン
    ジスタの最長受光可能波長λ_D_2の間にλ_D_1
    ≧λ_E_1>λ_D_2≧λ_E_2なる関係が成立
    することを特徴とする特許請求の範囲第3項記載の光電
    子集積回路。
JP27869888A 1988-11-04 1988-11-04 光電子集積回路 Expired - Lifetime JPH0666453B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27869888A JPH0666453B2 (ja) 1988-11-04 1988-11-04 光電子集積回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27869888A JPH0666453B2 (ja) 1988-11-04 1988-11-04 光電子集積回路

Publications (2)

Publication Number Publication Date
JPH02125467A true JPH02125467A (ja) 1990-05-14
JPH0666453B2 JPH0666453B2 (ja) 1994-08-24

Family

ID=17600937

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27869888A Expired - Lifetime JPH0666453B2 (ja) 1988-11-04 1988-11-04 光電子集積回路

Country Status (1)

Country Link
JP (1) JPH0666453B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5233556A (en) * 1991-01-31 1993-08-03 Matsushita Electric Industrial Co., Ltd. Optoelectronic memory and logic device
US5535231A (en) * 1994-11-08 1996-07-09 Samsung Electronics Co., Ltd. Optoelectronic circuit including heterojunction bipolar transistor laser and photodetector

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5233556A (en) * 1991-01-31 1993-08-03 Matsushita Electric Industrial Co., Ltd. Optoelectronic memory and logic device
US5535231A (en) * 1994-11-08 1996-07-09 Samsung Electronics Co., Ltd. Optoelectronic circuit including heterojunction bipolar transistor laser and photodetector

Also Published As

Publication number Publication date
JPH0666453B2 (ja) 1994-08-24

Similar Documents

Publication Publication Date Title
US5666376A (en) Electro-optical device
US4800262A (en) Tri-state optical device with quantum well absorption
US5451767A (en) Optical modulator gate array including multi-quantum well photodetector
JP2523244B2 (ja) 光通信論理素子部品
JPH02210334A (ja) 光電子集積回路
US4822992A (en) Wavelength conversion using self electrooptic effect devices
JPH02125467A (ja) 光電子集積回路
US5541443A (en) Active optical logic device incorporating a surface-emitting laser
US5233556A (en) Optoelectronic memory and logic device
JPH0318835A (ja) 光電子集積回路
JPH04240766A (ja) 光電子記憶装置
JPH04245680A (ja) 光電子集積回路
JP2625890B2 (ja) 光否定回路
JP3341296B2 (ja) 光半導体装置
JPS6377151A (ja) 光集積回路
JPH01297860A (ja) 光電子集積回路
JPH0217680A (ja) 光制御回路
JP2983396B2 (ja) 集積型発光装置
JP2625889B2 (ja) 光否定回路
JPS6130089A (ja) 光論理回路
JPH03181920A (ja) 光電子集積回路
JPH03215836A (ja) 光電子記憶装置
JPH0740665B2 (ja) 光論理ゲ−ト
JPH0682860B2 (ja) 光記憶装置
JPH0354474B2 (ja)