JP2523244B2 - 光通信論理素子部品 - Google Patents
光通信論理素子部品Info
- Publication number
- JP2523244B2 JP2523244B2 JP4020677A JP2067792A JP2523244B2 JP 2523244 B2 JP2523244 B2 JP 2523244B2 JP 4020677 A JP4020677 A JP 4020677A JP 2067792 A JP2067792 A JP 2067792A JP 2523244 B2 JP2523244 B2 JP 2523244B2
- Authority
- JP
- Japan
- Prior art keywords
- logic
- logic element
- input
- component
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/14—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Semiconductor Lasers (AREA)
- Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
- Optical Communication System (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、光通信論理素子部品に
関する。
関する。
【０００２】
【従来の技術】電子システム及び、又は、サブシステム
（以下集約的に、組立体）間の光通信についてはよく知
られている。例えば、米国特許第４,５３３,８３３号を
参照されたい。従来、第１組立体、例えば回路板、から
の電気出力は、発光ダイオード（ＬＥＤ）又はレーザの
光出力を変調するのに用いられる。変調された出力は、
第２組立体上の適切な手段、例えばピン接合光検出器、
によって検出され、検出器の電気出力は、上記第２組立
体の入力となる。
（以下集約的に、組立体）間の光通信についてはよく知
られている。例えば、米国特許第４,５３３,８３３号を
参照されたい。従来、第１組立体、例えば回路板、から
の電気出力は、発光ダイオード（ＬＥＤ）又はレーザの
光出力を変調するのに用いられる。変調された出力は、
第２組立体上の適切な手段、例えばピン接合光検出器、
によって検出され、検出器の電気出力は、上記第２組立
体の入力となる。
【０００３】フォトダイオードと或る種の半導体レーザ
とを相互接続して、或る構成では論理ＡＮＤ（論理積）
関数を、別の構成では論理ＯＲ（論理和）関数を得るこ
とが、応用物理ジャーナル（Journal of Applied Physi
cs）（第５１巻第４号、１９１９〜１９２１ページ）に
前に提案されている。
とを相互接続して、或る構成では論理ＡＮＤ（論理積）
関数を、別の構成では論理ＯＲ（論理和）関数を得るこ
とが、応用物理ジャーナル（Journal of Applied Physi
cs）（第５１巻第４号、１９１９〜１９２１ページ）に
前に提案されている。
【０００４】２つ（又はそれ以上）の独立して選択可能
な損失区分を有するレーザが、バーソルド（K.Berthol
d）他の１９８９年９月９日出願米国特許出願第４０７,
６０８号 に開示されている。このレーザは、電気入力
と光出力とを有する論理素子として用いることができ
る。このレーザからは、例えば論理ＯＲ関数が得られ
る。
な損失区分を有するレーザが、バーソルド（K.Berthol
d）他の１９８９年９月９日出願米国特許出願第４０７,
６０８号 に開示されている。このレーザは、電気入力
と光出力とを有する論理素子として用いることができ
る。このレーザからは、例えば論理ＯＲ関数が得られ
る。
【０００５】リューリ（S.Luryi）の米国特許出願第０
７／６０１,４７７号（１９９０年１０月１９日出願）
及びリューリの論文（応用物理通信（applied Physics
Letter）第５８巻第１６号、１７２７ページ）に、電気
入力と光出力とを有する論理素子に用い得る実空間遷移
発光デバイスが開示されている。このデバイスからは、
新しくかつ有用な関数が得られる。例えば、制御端末へ
の入力信号次第で、このデバイスから論理ＯＲ又は論理
ＮＡＮＤ（否定論理積）が得られる。電気入力と光出力
とを有する論理素子を、以下、Ｅ／Ｏ（電気光学）論理
素子と呼ぶこととする。
７／６０１,４７７号（１９９０年１０月１９日出願）
及びリューリの論文（応用物理通信（applied Physics
Letter）第５８巻第１６号、１７２７ページ）に、電気
入力と光出力とを有する論理素子に用い得る実空間遷移
発光デバイスが開示されている。このデバイスからは、
新しくかつ有用な関数が得られる。例えば、制御端末へ
の入力信号次第で、このデバイスから論理ＯＲ又は論理
ＮＡＮＤ（否定論理積）が得られる。電気入力と光出力
とを有する論理素子を、以下、Ｅ／Ｏ（電気光学）論理
素子と呼ぶこととする。
【０００６】
【発明が解決しようとする課題】Ｅ／Ｏ論理素子は、種
々の用途、例えば光通信、又はデータ処理での使用が期
待される。概して、論理素子を利用する部品又はシステ
ムは、一つ以上の論理素子の入力が別の論理素子の出力
に応答するように構成された多数の論理素子を有し、こ
れら論理素子うちで、その一つ以上がＥ／Ｏ論理素子で
ある。
々の用途、例えば光通信、又はデータ処理での使用が期
待される。概して、論理素子を利用する部品又はシステ
ムは、一つ以上の論理素子の入力が別の論理素子の出力
に応答するように構成された多数の論理素子を有し、こ
れら論理素子うちで、その一つ以上がＥ／Ｏ論理素子で
ある。
【０００７】このような部品は、Ｅ／Ｏ論理素子と別の
論理素子（別のＥ／Ｏ論理素子を含む）との間の通信を
容易にする機構を有することが望ましい。又これらの機
構は、簡単且つ廉価で、顕著な時間遅れのないことが望
ましい。本発明は、他の論理素子と光学的に相互接続さ
れたＥ／Ｏ論理素子からなるこのような光通信論理素子
部品を提供することを目的としている。
論理素子（別のＥ／Ｏ論理素子を含む）との間の通信を
容易にする機構を有することが望ましい。又これらの機
構は、簡単且つ廉価で、顕著な時間遅れのないことが望
ましい。本発明は、他の論理素子と光学的に相互接続さ
れたＥ／Ｏ論理素子からなるこのような光通信論理素子
部品を提供することを目的としている。
【０００８】ここにおいて、「論理素子」は、少なくと
も２つの入力チャンネルと１つの出力チャンネルとを有
する回路素子を意味する。したがって、インバータ（そ
の出力は入力の論理逆数）及びバッファ（その出力は入
力に局部的に等しい）は、ここで定義する論理素子では
ない。論理素子は、入力信号を受け入れ、この入力信号
に対して、予め定められた変換を行い、結果として得ら
れる出力信号を出力チャンネルに供給する。
も２つの入力チャンネルと１つの出力チャンネルとを有
する回路素子を意味する。したがって、インバータ（そ
の出力は入力の論理逆数）及びバッファ（その出力は入
力に局部的に等しい）は、ここで定義する論理素子では
ない。論理素子は、入力信号を受け入れ、この入力信号
に対して、予め定められた変換を行い、結果として得ら
れる出力信号を出力チャンネルに供給する。
【０００９】２つの入力チャンネルを有する論理素子
は、ＡＮＤ、ＯＲ、ＮＡＮＤ、ＮＯＲ（否定論理和）、
排他的ＮＯＲ、及び排他的ＯＲ素子である。３つ以上の
入力チャンネルを有する論理素子は、２つを除く全ての
入力端末が固定電圧とされている場合には、上記論理関
数のうちの少なくとも１つを有する。
は、ＡＮＤ、ＯＲ、ＮＡＮＤ、ＮＯＲ（否定論理和）、
排他的ＮＯＲ、及び排他的ＯＲ素子である。３つ以上の
入力チャンネルを有する論理素子は、２つを除く全ての
入力端末が固定電圧とされている場合には、上記論理関
数のうちの少なくとも１つを有する。
【００１０】又、「シングルデバイス論理素子」は、論
理素子が能動デバイスを１個しか持たない場合、すなわ
ち論理素子の能動部分が２つ以上の能動デバイスに分け
られない場合の論理素子を意味する。したがって、２つ
以上のトランジスタ、ダイオード、レーザ、等からなる
論理素子は、シングルデバイス論理素子ではない。
理素子が能動デバイスを１個しか持たない場合、すなわ
ち論理素子の能動部分が２つ以上の能動デバイスに分け
られない場合の論理素子を意味する。したがって、２つ
以上のトランジスタ、ダイオード、レーザ、等からなる
論理素子は、シングルデバイス論理素子ではない。
【００１１】更に、「発光デバイス」は、電気入力に応
答して電磁波を放射するデバイスを意味する。この場
合、電磁波の波長は、必ずしも電磁波スペクトルの可視
光線領域の波長とは限らない。
答して電磁波を放射するデバイスを意味する。この場
合、電磁波の波長は、必ずしも電磁波スペクトルの可視
光線領域の波長とは限らない。
【００１２】
【課題を解決するための手段】本発明は、概略的は、少
なくとも２つの論理素子であってそれらのうちの少なく
とも１つの論理素子がＥ／Ｏ論理素子（好ましくはシン
グルデバイスＥ／Ｏ論理素子）であるような論理素子か
らなり更に他方の論理素子の入力チャンネル手段のうち
の少なくとも１つへの入力信号が、上記Ｅ／Ｏ論理素子
の出力信号の関数であるようにさせる手段を有する光通
信論理素子部品である。
なくとも２つの論理素子であってそれらのうちの少なく
とも１つの論理素子がＥ／Ｏ論理素子（好ましくはシン
グルデバイスＥ／Ｏ論理素子）であるような論理素子か
らなり更に他方の論理素子の入力チャンネル手段のうち
の少なくとも１つへの入力信号が、上記Ｅ／Ｏ論理素子
の出力信号の関数であるようにさせる手段を有する光通
信論理素子部品である。
【００１３】詳しくは、本発明は一般的には、少なくと
も第１及び第２論理素子からなる部品（光通信論理素子
部品）である。これらの論理素子は、電気入力信号を受
信するための入力チャンネル手段とこの入力信号に応答
する出力信号を出力するための出力チャンネル手段とか
らなる多数のチャンネル手段を各々が備えている。これ
らの論理素子のうちの少なくとも第１論理素子は、Ｅ／
Ｏ論理素子である。
も第１及び第２論理素子からなる部品（光通信論理素子
部品）である。これらの論理素子は、電気入力信号を受
信するための入力チャンネル手段とこの入力信号に応答
する出力信号を出力するための出力チャンネル手段とか
らなる多数のチャンネル手段を各々が備えている。これ
らの論理素子のうちの少なくとも第１論理素子は、Ｅ／
Ｏ論理素子である。
【００１４】この部品は更に、電気入力信号をこの第１
論理素子の入力チャンネル手段に供給するための手段
と、第２論理素子の出力信号に応答する手段と、この第
２論理素子の入力チャンネル手段のうちの少なくとも１
つへの（電気）入力信号が、第１論理素子の（光）出力
信号の関数であるようにさせる手段と、からなる。
論理素子の入力チャンネル手段に供給するための手段
と、第２論理素子の出力信号に応答する手段と、この第
２論理素子の入力チャンネル手段のうちの少なくとも１
つへの（電気）入力信号が、第１論理素子の（光）出力
信号の関数であるようにさせる手段と、からなる。
【００１５】この部品の構成要素である上記３つの手段
のうちの後者の手段は、切換手段であってこの切換手段
の電気的状態が第１論理素子の光出力信号に応答するよ
うな切換手段からなる。すなわち、この切換手段は、第
２論理素子の電気入力のうちの少なくとも１つの電気入
力を決定するものである。又、この切換手段は、第１論
理素子の光出力信号の少なくとも一部がこの切換手段に
入射できるような位置に配置される。
のうちの後者の手段は、切換手段であってこの切換手段
の電気的状態が第１論理素子の光出力信号に応答するよ
うな切換手段からなる。すなわち、この切換手段は、第
２論理素子の電気入力のうちの少なくとも１つの電気入
力を決定するものである。又、この切換手段は、第１論
理素子の光出力信号の少なくとも一部がこの切換手段に
入射できるような位置に配置される。
【００１６】論理的には、この切換手段は、電気出力が
光入力のインバータ又はバッファ関数であるような１つ
以上の素子を表している。このような素子は周知で、例
示すれば、光導体、フォトトランジスタ、又は１つ以上
のトランジスタを集積した少なくとも１つの光検出器か
らなる複合素子である。
光入力のインバータ又はバッファ関数であるような１つ
以上の素子を表している。このような素子は周知で、例
示すれば、光導体、フォトトランジスタ、又は１つ以上
のトランジスタを集積した少なくとも１つの光検出器か
らなる複合素子である。
【００１７】
【実施例】本発明の実施例においては、少なくとも第１
論理素子は、シングルデバイス論理素子、例えば、実空
間遷移発光半導体デバイス、好ましくは実空間遷移垂直
空洞面発光レーザである。このような実空間遷移発光半
導体デバイスは、２又は３個の（原理的には３個以上
の）入力チャンネルを有する。例えば、本発明による部
品は、少なくとも２つの基板手段からなり、第１論理素
子が、これらの基板手段のうちの一方の上に位置し、第
２論理素子が、これらの基板手段のうちの他方の上に位
置するように構成される。
論理素子は、シングルデバイス論理素子、例えば、実空
間遷移発光半導体デバイス、好ましくは実空間遷移垂直
空洞面発光レーザである。このような実空間遷移発光半
導体デバイスは、２又は３個の（原理的には３個以上
の）入力チャンネルを有する。例えば、本発明による部
品は、少なくとも２つの基板手段からなり、第１論理素
子が、これらの基板手段のうちの一方の上に位置し、第
２論理素子が、これらの基板手段のうちの他方の上に位
置するように構成される。
【００１８】別の実施例においては、これら２つの論理
素子が、同一基板の互いに反対側において基板上に装着
され、又は基板内に形成されて、光通信が基板を通して
行われるように構成される。すなわち、基板は、第１論
理素子の出力電磁波放射に対してほぼ透明とするか、又
は適切な位置に開口部（アパーチャ）を設ける。
素子が、同一基板の互いに反対側において基板上に装着
され、又は基板内に形成されて、光通信が基板を通して
行われるように構成される。すなわち、基板は、第１論
理素子の出力電磁波放射に対してほぼ透明とするか、又
は適切な位置に開口部（アパーチャ）を設ける。
【００１９】以下、本発明の具体的な実施例について図
面を参照して説明する。図１は、本発明の装置実施例に
おける関連部分を概略的に示す。符号１０及び１１はそ
れぞれ第１及び第２論理素子を示す。符号１２〜１６は
これら２つの論理素子に電気入力を供給する入力手段、
符号１７は切換手段、符号１８は第２論理素子の出力に
応答する利用手段である。符号１２〜１５の入力手段
は、例えば通常の論理素子であり、符号１６は、定電圧
電源である。
面を参照して説明する。図１は、本発明の装置実施例に
おける関連部分を概略的に示す。符号１０及び１１はそ
れぞれ第１及び第２論理素子を示す。符号１２〜１６は
これら２つの論理素子に電気入力を供給する入力手段、
符号１７は切換手段、符号１８は第２論理素子の出力に
応答する利用手段である。符号１２〜１５の入力手段
は、例えば通常の論理素子であり、符号１６は、定電圧
電源である。
【００２０】入力手段１６に属する入力チャンネルの電
気的状態は、第１論理素子１０の出力チャンネルの状態
の関数であり、したがって、入力手段１２及び１３に属
する入力チャンネルの電気的状態の関数である。第１論
理素子１０が２つ以上の入力手段を備えてもよいこと、
又第２論理素子１１が通常の論理素子であり且つ、又
は、２つしか入力手段を持たないように構成できること
は明かである。
気的状態は、第１論理素子１０の出力チャンネルの状態
の関数であり、したがって、入力手段１２及び１３に属
する入力チャンネルの電気的状態の関数である。第１論
理素子１０が２つ以上の入力手段を備えてもよいこと、
又第２論理素子１１が通常の論理素子であり且つ、又
は、２つしか入力手段を持たないように構成できること
は明かである。
【００２１】図２は、本発明の実施に有用な実空間遷移
垂直空洞面発光レーザ（以下、面発光レーザ）を概略的
に示す。この面発光レーザは、実空間遷移デバイスで、
上記の米国特許出願第０７／６０１,４７７ 号に詳細に
述べられている。ＩｎＰ基板２０上にはエッチング停止
層２１（例えば、ｐ形ＩｎＧａＡｓ）が設けられ、その
上には下から順に、ｐ形ＩｎＰコレクタ２２、ｐ形Ｉｎ
ＧａＡｓ活性領域２３、不純物不添加ＩｎＰ障壁２４、
及びｎ形ＩｎＧａＡｓエミッタ２５が設けられている。
垂直空洞面発光レーザ（以下、面発光レーザ）を概略的
に示す。この面発光レーザは、実空間遷移デバイスで、
上記の米国特許出願第０７／６０１,４７７ 号に詳細に
述べられている。ＩｎＰ基板２０上にはエッチング停止
層２１（例えば、ｐ形ＩｎＧａＡｓ）が設けられ、その
上には下から順に、ｐ形ＩｎＰコレクタ２２、ｐ形Ｉｎ
ＧａＡｓ活性領域２３、不純物不添加ＩｎＰ障壁２４、
及びｎ形ＩｎＧａＡｓエミッタ２５が設けられている。
【００２２】注入された電子の活性領域における横方向
の閉込めは、例えばイオン打込みによって不純物添加さ
れたｐ＋領域２６によって行われる。ｐ形基板が用いら
れる場合には、コレクタ接点（図示しない）は、ウエー
ハの裏側に配置される。こうすることによって、上記面
発光レーザデバイスの配列に一般のコレクタを用いるこ
とが可能となる。
の閉込めは、例えばイオン打込みによって不純物添加さ
れたｐ＋領域２６によって行われる。ｐ形基板が用いら
れる場合には、コレクタ接点（図示しない）は、ウエー
ハの裏側に配置される。こうすることによって、上記面
発光レーザデバイスの配列に一般のコレクタを用いるこ
とが可能となる。
【００２３】もしシステム設計上の考慮から半絶縁性基
板を用いる必要がある場合には、ｐ形ＩｎＰコレクタ２
２の層を、基板上にエピタキシャル成長させ、面発光レ
ーザの側に接する厚い（１μを超える厚さの）高電導性
ｐ形ＩｎＰ層とする。
板を用いる必要がある場合には、ｐ形ＩｎＰコレクタ２
２の層を、基板上にエピタキシャル成長させ、面発光レ
ーザの側に接する厚い（１μを超える厚さの）高電導性
ｐ形ＩｎＰ層とする。
【００２４】符号２７０及び２７１はエミッタ接点、２
８及び２９は誘電性ミラーである。誘電性ミラー２８、
２９は、それぞれλ／４光学的厚さを有するＳｉ層及び
ＳｉＯ2 層の対からなる多数対から構成されている。こ
れらのミラーは、周知で、非常に高い反射率（＞９９
％）を持たせることが可能である。図２の波形の矢印
は、光出力チャンネルを示す。
８及び２９は誘電性ミラーである。誘電性ミラー２８、
２９は、それぞれλ／４光学的厚さを有するＳｉ層及び
ＳｉＯ2 層の対からなる多数対から構成されている。こ
れらのミラーは、周知で、非常に高い反射率（＞９９
％）を持たせることが可能である。図２の波形の矢印
は、光出力チャンネルを示す。
【００２５】この光出力チャンネルが、これら誘電性ミ
ラーのいずれか一方、又は両方さえも通過可能なことは
明かである。後者の場合、デバイスの光学的ファンアウ
ト（出力端末に接続可能な次段の論理素子個数）を２と
し、出力信号が、２つの異なる互いに独立した切換及
び、又は、応答手段に対して、同時に又は予め定められ
た伝搬遅れ時間を置いて入射するように構成できる。
ラーのいずれか一方、又は両方さえも通過可能なことは
明かである。後者の場合、デバイスの光学的ファンアウ
ト（出力端末に接続可能な次段の論理素子個数）を２と
し、出力信号が、２つの異なる互いに独立した切換及
び、又は、応答手段に対して、同時に又は予め定められ
た伝搬遅れ時間を置いて入射するように構成できる。
【００２６】図３は、本発明の部品実施例における関連
部分を概略的に示す。図３中、符号３０及び３１はそれ
ぞれ、第１及び第２基板手段である。第１基板手段３０
上には、入力手段３４、切換手段３３、及びＥ／Ｏ論理
素子３２が装着されている。これらの素子間の相互接続
は一般に、第１基板手段３０上に形成された厚膜、又は
薄膜導体によって行われる。但し、説明を明確にするた
めに、図３及び図４中では、接続線を略図によって示し
てある。
部分を概略的に示す。図３中、符号３０及び３１はそれ
ぞれ、第１及び第２基板手段である。第１基板手段３０
上には、入力手段３４、切換手段３３、及びＥ／Ｏ論理
素子３２が装着されている。これらの素子間の相互接続
は一般に、第１基板手段３０上に形成された厚膜、又は
薄膜導体によって行われる。但し、説明を明確にするた
めに、図３及び図４中では、接続線を略図によって示し
てある。
【００２７】第１基板手段３０にはアパーチャ３９を設
けてある。このアパーチャ３９を経て、図示しない外部
手段からの光信号が入力手段３３に到達する。入力手段
３２の電気的状態は、この外部手段に応答し、その結
果、入力手段３２の出力もこの外部手段に応答する。入
力手段３２の光出力は、入力手段３７とＥ／Ｏ論理素子
３５とに電気的に接続されている切換手段３６に入射す
る。Ｅ／Ｏ論理素子３５の出力は、第２基板３１のアパ
ーチャ３９’を通過して利用手段３８に入射する。もし
希望するなら、関連する波長の電磁波に対してほぼ透明
な材料を用いてアパーチャ、例えば３９、の裏込めを行
うことも可能である。
けてある。このアパーチャ３９を経て、図示しない外部
手段からの光信号が入力手段３３に到達する。入力手段
３２の電気的状態は、この外部手段に応答し、その結
果、入力手段３２の出力もこの外部手段に応答する。入
力手段３２の光出力は、入力手段３７とＥ／Ｏ論理素子
３５とに電気的に接続されている切換手段３６に入射す
る。Ｅ／Ｏ論理素子３５の出力は、第２基板３１のアパ
ーチャ３９’を通過して利用手段３８に入射する。もし
希望するなら、関連する波長の電磁波に対してほぼ透明
な材料を用いてアパーチャ、例えば３９、の裏込めを行
うことも可能である。
【００２８】図４に、本発明の部品実施例における関連
部分を概略的に示す。図４中、符号４０はＥ／Ｏ論理素
子４２及び４５の出力電磁波に対してほぼ透明な基板手
段である。ここにおいて「ほぼ透明」とは、入射した光
信号のうちのある有効量（例えば、１％を超える量）が
基板手段を通して伝達されること意味する。例えば、基
板手段４０は、Ｓｉ等の半導体ウエーハである。
部分を概略的に示す。図４中、符号４０はＥ／Ｏ論理素
子４２及び４５の出力電磁波に対してほぼ透明な基板手
段である。ここにおいて「ほぼ透明」とは、入射した光
信号のうちのある有効量（例えば、１％を超える量）が
基板手段を通して伝達されること意味する。例えば、基
板手段４０は、Ｓｉ等の半導体ウエーハである。
【００２９】入力手段４１（例えば、図示しない外部手
段からの電気信号に応答する通常の論理素子）がＥ／Ｏ
論理素子４２に接続されている。切換手段４３がＥ／Ｏ
論理素子４２から出力電磁波を受ける。符号４４は、入
力手段、例えば定電圧電源である。利用手段４６は、Ｅ
／Ｏ論理素子４５から放射された電磁波を受ける。
段からの電気信号に応答する通常の論理素子）がＥ／Ｏ
論理素子４２に接続されている。切換手段４３がＥ／Ｏ
論理素子４２から出力電磁波を受ける。符号４４は、入
力手段、例えば定電圧電源である。利用手段４６は、Ｅ
／Ｏ論理素子４５から放射された電磁波を受ける。
【００３０】尚、説明を明確にするため、１つの論理素
子に対して入力チャンネルを１つだけしか示してないこ
とを理解されたい。又、図４の基板内通信と図３の基板
間通信との組合せが可能なこと、及び基本的構成に対す
る種々の変更が可能であることは、当業者には明かであ
る。
子に対して入力チャンネルを１つだけしか示してないこ
とを理解されたい。又、図４の基板内通信と図３の基板
間通信との組合せが可能なこと、及び基本的構成に対す
る種々の変更が可能であることは、当業者には明かであ
る。
【００３１】例えば、図４に示す種々の構成要素は、超
大規模集積回路（ＶＬＳＩ）チップに類似の、基板上に
集積したモノリシック構造とすることが好ましい。この
ような組立体は、適切な半導体（例えば、ＩｎＰ）基板
の両面上でのエピタキシャル成長過程と、これに続くリ
ソグラフィ処理、メタライゼーション、等の過程によっ
て生産できる。ウエーハの互いに反対の側にある相補構
造の位置合わせは、赤外線顕微鏡の助けを借りることに
よって確実なものとすることができる。
大規模集積回路（ＶＬＳＩ）チップに類似の、基板上に
集積したモノリシック構造とすることが好ましい。この
ような組立体は、適切な半導体（例えば、ＩｎＰ）基板
の両面上でのエピタキシャル成長過程と、これに続くリ
ソグラフィ処理、メタライゼーション、等の過程によっ
て生産できる。ウエーハの互いに反対の側にある相補構
造の位置合わせは、赤外線顕微鏡の助けを借りることに
よって確実なものとすることができる。
【００３２】エピタキシャル成長にはＧａＡｓ／Ｓｉの
場合のような緊張層式エピタキシャル成長を含み、ウエ
ーハの両面について同時に行わせる方法、又は片面づつ
順次行わせる方法がある。前者の場合には例えば、ＭＯ
ＣＶＤ（有機金属気相成長）法が用いられ、後者の場合
には例えば、ＭＢＥ（分子線エピタキシャル成長）法が
用いられる。
場合のような緊張層式エピタキシャル成長を含み、ウエ
ーハの両面について同時に行わせる方法、又は片面づつ
順次行わせる方法がある。前者の場合には例えば、ＭＯ
ＣＶＤ（有機金属気相成長）法が用いられ、後者の場合
には例えば、ＭＢＥ（分子線エピタキシャル成長）法が
用いられる。
【００３３】図３及び図４に略図で示した構造は、基板
をｎ個（ｎ＞２）積み重ねることによって拡張させるこ
とができる。例えば発明者は、本発明に基づく装置とし
て、Ｎ個のレベル（Ｎ≧ｎ）からなるこのような積み上
げ構造の各レベルごとに多数の論理セルが含まれるよう
に構成された、例えば１００以上の並行した処理路（パ
ス）を有する大量並行データ処理装置を考えている。
をｎ個（ｎ＞２）積み重ねることによって拡張させるこ
とができる。例えば発明者は、本発明に基づく装置とし
て、Ｎ個のレベル（Ｎ≧ｎ）からなるこのような積み上
げ構造の各レベルごとに多数の論理セルが含まれるよう
に構成された、例えば１００以上の並行した処理路（パ
ス）を有する大量並行データ処理装置を考えている。
【００３４】ここにおいて「論理セル」とは、２つ以上
の入力信号について予め定められた論理変換を実行する
１つ以上の論理素子からなる処理ユニットを意味する。
積み重ね構造の或るレベルにあるセル間での論理相互作
用は一般にはないが、このような相互作用の可能性を除
外するものではない。
の入力信号について予め定められた論理変換を実行する
１つ以上の論理素子からなる処理ユニットを意味する。
積み重ね構造の或るレベルにあるセル間での論理相互作
用は一般にはないが、このような相互作用の可能性を除
外するものではない。
【００３５】或るセルが、隣接する低い側のレベル上で
これに対応するＥ／Ｏ論理素子から光入力を受けると、
１つ以上の論理演算を行い、これによってそのセル内の
Ｅ／Ｏ論理素子の出力が決まり、このＥ／Ｏ論理素子の
光出力が、そのセルに隣接する高い側のレベル上でこれ
に対応するセルの光入力となる。このようにして、各レ
ベルにおいて、前の層から受けた多数の情報ストリーム
の並行した処理が行われる。
これに対応するＥ／Ｏ論理素子から光入力を受けると、
１つ以上の論理演算を行い、これによってそのセル内の
Ｅ／Ｏ論理素子の出力が決まり、このＥ／Ｏ論理素子の
光出力が、そのセルに隣接する高い側のレベル上でこれ
に対応するセルの光入力となる。このようにして、各レ
ベルにおいて、前の層から受けた多数の情報ストリーム
の並行した処理が行われる。
【００３６】技術が進歩して電子、光及びＥ／Ｏデバイ
スの寸法がますます小さくなるにつれ、又その結果とし
て、同一チップ上のデバイスの数が増大し続けるにつ
れ、１つのチップに、必要数の入力及び出力チャンネル
を設けるという問題は一層厳しくなりつつある。周知の
ように、従来、入力及び出力接点はチップの周辺部周り
に配置されている。
スの寸法がますます小さくなるにつれ、又その結果とし
て、同一チップ上のデバイスの数が増大し続けるにつ
れ、１つのチップに、必要数の入力及び出力チャンネル
を設けるという問題は一層厳しくなりつつある。周知の
ように、従来、入力及び出力接点はチップの周辺部周り
に配置されている。
【００３７】このようなやり方は、チップ表面を比較的
に無駄に使っているだけでなく、比較的長い導体を頻繁
に用いることから望ましくない伝搬遅れが生じる傾向が
ある。最後に、設計者にとって、数の増え続ける入力及
び出力接点をチップ周辺部周りに配置すること、又、数
の増え続ける導線をチップ内部から周辺部に張り巡らす
ことがますます困難になりつつある。
に無駄に使っているだけでなく、比較的長い導体を頻繁
に用いることから望ましくない伝搬遅れが生じる傾向が
ある。最後に、設計者にとって、数の増え続ける入力及
び出力接点をチップ周辺部周りに配置すること、又、数
の増え続ける導線をチップ内部から周辺部に張り巡らす
ことがますます困難になりつつある。
【００３８】例えば前に引用した米国特許第４,５３３,
８３３号に例示されているような従来技術によるやり方
では一般に、少なくとも原理的にはチップ上のどこにで
も配置できる、発光ダイオード、レーザ、及び光検出器
を用いていた。これらのデバイスはもちろん論理演算を
行わず、組立体の実行する論理関数演算とは無関係の遅
れが生じる。
８３３号に例示されているような従来技術によるやり方
では一般に、少なくとも原理的にはチップ上のどこにで
も配置できる、発光ダイオード、レーザ、及び光検出器
を用いていた。これらのデバイスはもちろん論理演算を
行わず、組立体の実行する論理関数演算とは無関係の遅
れが生じる。
【００３９】本発明に基づく部品においては、Ｅ／Ｏ論
理素子の出力がチップ表面上のどの点でも得られるだけ
でなく、Ｅ／Ｏ論理素子が論理演算を行うので遅れが減
少し、このため、上に述べた従来技術による場合の欠点
が軽減されるか又は全く除去される。これらは、本発明
の重要な特長であり、その結果として、チップ間の通信
が改善される。
理素子の出力がチップ表面上のどの点でも得られるだけ
でなく、Ｅ／Ｏ論理素子が論理演算を行うので遅れが減
少し、このため、上に述べた従来技術による場合の欠点
が軽減されるか又は全く除去される。これらは、本発明
の重要な特長であり、その結果として、チップ間の通信
が改善される。
【００４０】次に具体的な実施例について説明する。Ｉ
ｎＰウエーハ上に、２つの入力チャンネルを有するＥ／
Ｏ論理素子（図２に示す形式の面発光レーザ）を形成し
た。電気的バイアスをデバイスに供給できるような接点
を設けた。デバイスの光出力は、波長１.５５μｍ で、
排他的ＯＲ真理値表に対応する。
ｎＰウエーハ上に、２つの入力チャンネルを有するＥ／
Ｏ論理素子（図２に示す形式の面発光レーザ）を形成し
た。電気的バイアスをデバイスに供給できるような接点
を設けた。デバイスの光出力は、波長１.５５μｍ で、
排他的ＯＲ真理値表に対応する。
【００４１】通常の回路板上に、波長１.５５μｍ の電
磁波に応答するピンダイオードを装着し、逆バイアス３
Ｖを加え、ｐ側と接地との間に負荷抵抗を設けた。抵抗
は、ダイオードの逆抵抗値よりもはるかに小さく、且つ
発光ダイオードの抵抗値よりも小さくなるように、そし
てダイオードのｐ側端子電圧が発光状態と暗黒状態との
間で２Ｖ変動するように選んだ。同じく回路板上には、
通常のＡＮＤ論理素子を装着し、入力端子の１つをダイ
オードのｐ側端子に接続し、他の入力端子を３Ｖの直流
電源に接続した。回路板を、Ｅ／Ｏ論理素子の出力電磁
波がピンダイオードに入射するように配置した。Ｅ／Ｏ
論理素子の両方の入力が高いか低いか（１か０か）の場
合、ＡＮＤ論理素子の変動入力は約３Ｖで、出力は高か
った（論理値１）。Ｅ／Ｏ論理素子の入力の一方が高く
他方が低い場合は、ＡＮＤ論理素子の変動入力は約１Ｖ
で、出力は低かった（論理値０）。
磁波に応答するピンダイオードを装着し、逆バイアス３
Ｖを加え、ｐ側と接地との間に負荷抵抗を設けた。抵抗
は、ダイオードの逆抵抗値よりもはるかに小さく、且つ
発光ダイオードの抵抗値よりも小さくなるように、そし
てダイオードのｐ側端子電圧が発光状態と暗黒状態との
間で２Ｖ変動するように選んだ。同じく回路板上には、
通常のＡＮＤ論理素子を装着し、入力端子の１つをダイ
オードのｐ側端子に接続し、他の入力端子を３Ｖの直流
電源に接続した。回路板を、Ｅ／Ｏ論理素子の出力電磁
波がピンダイオードに入射するように配置した。Ｅ／Ｏ
論理素子の両方の入力が高いか低いか（１か０か）の場
合、ＡＮＤ論理素子の変動入力は約３Ｖで、出力は高か
った（論理値１）。Ｅ／Ｏ論理素子の入力の一方が高く
他方が低い場合は、ＡＮＤ論理素子の変動入力は約１Ｖ
で、出力は低かった（論理値０）。
【００４２】以上の説明は、本発明の実施例に関するも
ので、この技術分野の当業者であれば、本発明の種々の
変形例を考え得るが、それらはいずれも本発明の技術的
範囲に包含される。
ので、この技術分野の当業者であれば、本発明の種々の
変形例を考え得るが、それらはいずれも本発明の技術的
範囲に包含される。
【００４３】
【発明の効果】以上述べたごとく、本発明によれば、光
通信素子部品の構成素子に論理素子及びＥ／Ｏ論理素子
を用い、第１論理素子の光出力の入射を受けこれに応答
する出力を発生する切換手段を設けたので、Ｅ／Ｏ論理
素子の出力をチップ表面上のどの位置においても利用で
き又、Ｅ／Ｏ論理素子が論理演算を行うので情報ストリ
ームの時間遅れを減少させることができる。その結果と
して、チップ間の通信が改善されるので、論理演算を行
わない発光ダイオード、レーザ、光検出器、等を用いる
ために時間遅れの生じる従来技術に対比して有利であ
る。
通信素子部品の構成素子に論理素子及びＥ／Ｏ論理素子
を用い、第１論理素子の光出力の入射を受けこれに応答
する出力を発生する切換手段を設けたので、Ｅ／Ｏ論理
素子の出力をチップ表面上のどの位置においても利用で
き又、Ｅ／Ｏ論理素子が論理演算を行うので情報ストリ
ームの時間遅れを減少させることができる。その結果と
して、チップ間の通信が改善されるので、論理演算を行
わない発光ダイオード、レーザ、光検出器、等を用いる
ために時間遅れの生じる従来技術に対比して有利であ
る。
【図１】本発明の論理回路実施例における関連部分を示
す概略図である。
す概略図である。
【図２】本発明の実施例に用い得る実空間遷移垂直空洞
面発光レーザを示す概略図である。
面発光レーザを示す概略図である。
【図３】本発明の部品実施例における関連部分を示す概
略図である。
略図である。
【図４】本発明の部品実施例における関連部分を示す概
略図である。
略図である。
１０ 第１論理素子 １１ 第２論理素子 １２、１３、１４、１５、１６ 入力手段 １７ 切換手段 １８ 利用手段 ２０ ＩｎＰ基板 ２１ エッチング停止層 ２２ ｐ形ＩｎＰコレクタ ２３ ｐ形ＩｎＧａＡｓ活性領域 ２４ 不純物不添加ＩｎＰ障壁 ２５ ｎ形ＩｎＧａＡｓエミッタ ２６ ｐ＋領域 ２７０、２７１ エミッタ接点 ２８、２９ 誘電性ミラー ３０ 第１基板手段 ３１ 第２基板手段 ３２、３５ Ｅ／Ｏ（電気光学）論理素子 ３３、３６、４３ 切換手段 ３４、３７、４１、４４ 入力手段 ３８、４６ 利用手段 ３９、３９’アパーチャ（開口部） ４０ 基板手段 ４２、４５ Ｅ／Ｏ論理素子
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 国際公開84／1054（ＷＯ，Ａ) 国際公開87／4566（ＷＯ，Ａ) 国際公開84／822（ＷＯ，Ａ) ＡＰＰＬ．ＰＨＹＳ．ＬＥＴＴ58 （16）1991ＰＰ．1727−1729 ＡＰＰＬ．ＰＨＹＳ．ＬＥＴＴ57 （17）1990ＰＰ．1787−1789 ＡＰＰＬ．ＰＨＹＳ．ＬＥＴＴ54 （６）1989ＰＰ．543−545 ＩＥＥＥ ＴＲＡＮＳ．ＯＦ ＱＵＡ ＮＴＵＭ ＥＬＥＣＴＲＯＮＩＣＳ Ｖ ＯＬ．24ＮＯ．９（1988）ＰＰ．1845− 1855
Claims (12)
- 【請求項１】 ａ）電気入力信号を受信するための入力
チャンネル手段とこの入力信号に応答する出力信号を出
力するための出力チャンネル手段とからなる多数のチャ
ンネル手段を各々が備えた少なくとも第１及び第２論理
素子と、 ｂ）電気入力信号を前記第１論理素子の前記入力チャン
ネル手段に供給するための手段と、 ｃ）前記第２論理素子の前記出力信号に応答する手段
と、 ｄ）前記第２論理素子の前記入力チャンネル手段のうち
の少なくとも１つの入力チャンネル手段への前記入力信
号が、前記第１論理素子の前記出力信号の関数であるよ
うにさせる手段と、 からなる光通信論理素子部品であって、 ｅ）少なくとも前記第１論理素子の前記出力信号が光信
号であり、 ｆ）前記ｄ）項の手段が、切換手段であってこの切換手
段の電気的状態が、この切換手段に入射する光信号に応
答し、この切換手段が、前記第１論理素子の前記光出力
信号の少なくとも一部がこの切換手段に入射できるよう
な位置にあるように配置された切換手段からなる、こと
を特徴とする光通信論理素子部品。 - 【請求項２】 少なくとも前記第１論理素子が、シング
ルデバイスの論理素子であることを特徴とする請求項１
の部品。 - 【請求項３】 前記シングルデバイスの論理素子が、実
空間遷移発光半導体デバイスからなることを特徴とする
請求項２の部品。 - 【請求項４】 前記実空間遷移発光半導体デバイスが、
３つの入力端末手段からなることを特徴とする請求項３
の部品。 - 【請求項５】 前記切換手段が、光導体、フォトダイオ
ード、又はフォトトランジスタからなることを特徴とす
る請求項１の部品。 - 【請求項６】 前記部品が、少なくとも２つの基板手段
からなり、前記第１論理素子が、これらの基板手段のう
ちの一方の上に位置し、前記第２論理素子が、これらの
基板手段のうちの他方の上に位置する、ことを特徴とす
る請求項１の部品。 - 【請求項７】 少なくとも前記第１論理素子が実空間遷
移垂直空洞面発光レーザであることを特徴とする請求項
６の部品。 - 【請求項８】 前記部品が、２つの主表面を有する１つ
の基板手段からなり、前記第１論理素子が、これらの主
表面のうちの一方の上に位置し、前記第２論理素子と前
記切換手段とが、これらの主表面のうちの他方の上に位
置することを特徴とする請求項１の部品。 - 【請求項９】 前記部品が、２つのほぼ平行な主表面を
有する１つの半導体母材からなり、前記第１論理素子及
び前記第２論理素子がそれぞれこれらの主表面のうちの
一方及び他方からこの半導体母材内へ延伸していること
を特徴とする請求項１の部品。 - 【請求項１０】 前記半導体母材が、光信号に対してほ
ぼ透明であることを特徴とする請求項９の部品。 - 【請求項１１】 前記部品が、周辺部及び中心部を各々
が備えた第１及び第２マルチデバイス組立体からなり、
これらの第１及び第２マルチデバイス組立体がそれぞ
れ、第１及び第２論理素子からなり、これらの第１及び
第２論理素子の各々が、これらのマルチデバイス組立体
それぞれの前記周辺部よりも前記中心部により近くに位
置することを特徴とする請求項２の部品。 - 【請求項１２】 半導体母材の重ね合わせ体を形成する
ように配置されたｎ（ｎ＞２）個の半導体母材を有する
大量並行信号処理手段からなる光通信論理素子部品であ
って、 ａ）前記母材が各々、入力レベル及び出力レベルを含み
Ｎ（Ｎ≧ｎ）個の処理レベルに配置された多数の論理セ
ルからなり、 更に、前記論理セルが、 或るレベルにある論理セルが前記或るレベルよりも前記
入力レベルに近いレベルにある論理セルから光入力信号
を受け得るように構成され、そして、又は、 前記或るレベルよりも前記出力レベルに近いレベルにあ
る論理セルに入力信号を与え得るように構成され、 ｂ）前記複数の論理セルが各々、電気入力信号を受信す
るための入力チャンネルとこの入力信号に応答する出力
信号を出力するための出力チャンネルとからなる多数の
チャンネルを各々有する１つ以上の論理素子からなり、 ｃ）前記部品が更に、前記入力レベルにある前記論理セ
ルのうちの少なくともいくつかに対して入力を与えるた
めの手段と、前記出力レベルにある前記論理素子のうち
の少なくともいくつかからの出力に応答する手段とから
なり、 ｄ）前記少なくともいくつかの論理素子からの出力が、
光信号であり、 ｅ）前記論理素子のうちの少なくともいくつかは、切換
手段であってこの切換手段の電気的状態がこの切換手段
に入射する光信号に応答するような切換手段を備え、第
２の論理素子に備えられた前記切換手段に入射する光信
号は、前記第２論理素子よりも前記入力レベルに近いレ
ベルにある論理セルに属する第１論理素子の出力信号で
あり、前記第２論理素子の前記入力チャンネルのうちの
少なくとも１つへの前記入力信号が、前記第１論理素子
の前記出力信号の関数である、ことを特徴とする光通信
論理素子部品。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US639634 | 1991-01-10 | ||
| US07/639,634 US5146078A (en) | 1991-01-10 | 1991-01-10 | Articles and systems comprising optically communicating logic elements including an electro-optical logic element |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0583123A JPH0583123A (ja) | 1993-04-02 |
| JP2523244B2 true JP2523244B2 (ja) | 1996-08-07 |
Family
ID=24564929
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4020677A Expired - Lifetime JP2523244B2 (ja) | 1991-01-10 | 1992-01-10 | 光通信論理素子部品 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5146078A (ja) |
| EP (1) | EP0494514B1 (ja) |
| JP (1) | JP2523244B2 (ja) |
| DE (1) | DE69130899T2 (ja) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2667207B1 (fr) * | 1990-09-21 | 1993-06-25 | Thomson Csf | Convertisseur de frequences lumineuses. |
| US5742045A (en) * | 1994-10-26 | 1998-04-21 | The United States Of America As Represented By The Secretary Of The Air Force | Apparatus using diode laser logic to form a configurable optical gate system |
| US5960024A (en) | 1998-03-30 | 1999-09-28 | Bandwidth Unlimited, Inc. | Vertical optical cavities produced with selective area epitaxy |
| US5991326A (en) | 1998-04-14 | 1999-11-23 | Bandwidth9, Inc. | Lattice-relaxed verticle optical cavities |
| US6493371B1 (en) | 1998-04-14 | 2002-12-10 | Bandwidth9, Inc. | Vertical cavity apparatus with tunnel junction |
| US6487231B1 (en) | 1998-04-14 | 2002-11-26 | Bandwidth 9, Inc. | Vertical cavity apparatus with tunnel junction |
| US6535541B1 (en) | 1998-04-14 | 2003-03-18 | Bandwidth 9, Inc | Vertical cavity apparatus with tunnel junction |
| US6493372B1 (en) | 1998-04-14 | 2002-12-10 | Bandwidth 9, Inc. | Vertical cavity apparatus with tunnel junction |
| US6487230B1 (en) | 1998-04-14 | 2002-11-26 | Bandwidth 9, Inc | Vertical cavity apparatus with tunnel junction |
| US6493373B1 (en) | 1998-04-14 | 2002-12-10 | Bandwidth 9, Inc. | Vertical cavity apparatus with tunnel junction |
| US6760357B1 (en) | 1998-04-14 | 2004-07-06 | Bandwidth9 | Vertical cavity apparatus with tunnel junction |
| US6226425B1 (en) | 1999-02-24 | 2001-05-01 | Bandwidth9 | Flexible optical multiplexer |
| US6275513B1 (en) | 1999-06-04 | 2001-08-14 | Bandwidth 9 | Hermetically sealed semiconductor laser device |
| US6233263B1 (en) | 1999-06-04 | 2001-05-15 | Bandwidth9 | Monitoring and control assembly for wavelength stabilized optical system |
| US20020181828A1 (en) * | 2001-06-01 | 2002-12-05 | Motorola, Inc. | Structure for an optically switched device utilizing the formation of a compliant substrate for materials used to form the same |
| US6831301B2 (en) * | 2001-10-15 | 2004-12-14 | Micron Technology, Inc. | Method and system for electrically coupling a chip to chip package |
| US7452175B2 (en) * | 2003-08-11 | 2008-11-18 | Collectech Designs, L.L.C. | Side-loading refuse collection apparatus and method |
| US7532786B2 (en) | 2004-08-30 | 2009-05-12 | Poovey Gary N | Light activated optical switch that includes a piezoelectric element with layers of piezoelectric material having different piezoelectric characteristics |
| US20100104242A1 (en) * | 2007-04-12 | 2010-04-29 | Poovey Gary N | Light activated optical switch that includes a piezoelectric element and a conductive layer |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3401266A (en) * | 1965-09-20 | 1968-09-10 | Bell Telephone Labor Inc | Logic arrangement employing light generating diodes, photosensitive diodes and reflecting grating means |
| US3655988A (en) * | 1968-12-11 | 1972-04-11 | Sharp Kk | Negative resistance light emitting switching devices |
| US3818451A (en) * | 1972-03-15 | 1974-06-18 | Motorola Inc | Light-emitting and light-receiving logic array |
| GB1406131A (en) * | 1973-05-23 | 1975-09-17 | Meiling J | Production of wax patterns |
| US4533833A (en) * | 1982-08-19 | 1985-08-06 | At&T Bell Laboratories | Optically coupled integrated circuit array |
| WO1986007494A1 (en) * | 1985-06-14 | 1986-12-18 | American Telephone & Telegraph Company | Semiconductor device |
| EP0253886A1 (en) * | 1986-01-21 | 1988-01-27 | AT&T Corp. | Interconnects for wafer-scale-integrated assembly |
| US4760249A (en) * | 1986-12-22 | 1988-07-26 | Motorola, Inc. | Logic array having multiple optical logic inputs |
| US4904858A (en) * | 1989-05-31 | 1990-02-27 | American Telephone And Telegraph Company | Programmable optical logic devices operable by measuring the ratio of optical data signal power to optical reference threshold power |
-
1991
- 1991-01-10 US US07/639,634 patent/US5146078A/en not_active Expired - Lifetime
- 1991-12-10 EP EP91311485A patent/EP0494514B1/en not_active Expired - Lifetime
- 1991-12-10 DE DE69130899T patent/DE69130899T2/de not_active Expired - Fee Related
-
1992
- 1992-01-10 JP JP4020677A patent/JP2523244B2/ja not_active Expired - Lifetime
Non-Patent Citations (4)
| Title |
|---|
| ＡＰＰＬ．ＰＨＹＳ．ＬＥＴＴ５４（６）１９８９ＰＰ．５４３−５４５ |
| ＡＰＰＬ．ＰＨＹＳ．ＬＥＴＴ５７（１７）１９９０ＰＰ．１７８７−１７８９ |
| ＡＰＰＬ．ＰＨＹＳ．ＬＥＴＴ５８（１６）１９９１ＰＰ．１７２７−１７２９ |
| ＩＥＥＥＴＲＡＮＳ．ＯＦＱＵＡＮＴＵＭＥＬＥＣＴＲＯＮＩＣＳＶＯＬ．２４ＮＯ．９（１９８８）ＰＰ．１８４５−１８５５ |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69130899T2 (de) | 1999-08-12 |
| EP0494514A2 (en) | 1992-07-15 |
| DE69130899D1 (de) | 1999-03-25 |
| US5146078A (en) | 1992-09-08 |
| EP0494514A3 (en) | 1993-01-27 |
| JPH0583123A (ja) | 1993-04-02 |
| EP0494514B1 (en) | 1999-02-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2523244B2 (ja) | 光通信論理素子部品 | |
| US5404373A (en) | Electro-optical device | |
| JP2650746B2 (ja) | 対称的光学デバイス | |
| US5266794A (en) | Vertical-cavity surface emitting laser optical interconnect technology | |
| US5684308A (en) | CMOS-compatible InP/InGaAs digital photoreceiver | |
| US6690851B1 (en) | Virtual optoelectronic crossbar switch | |
| US6393169B1 (en) | Method and apparatus for providing optical interconnection | |
| EP0323073B1 (en) | Wavelength conversion using self electrooptic effect devices | |
| EP0376483B1 (en) | Monolithic apparatus comprising optically interconnected quantum well devices | |
| Fried | Optical I/O for high speed CMOS systems | |
| US5742045A (en) | Apparatus using diode laser logic to form a configurable optical gate system | |
| Winoto et al. | Transistor laser-integrated photonics for optical logic: Unlocking unique electro-optical integration potential to open up new possibilities for logic processors | |
| US5541443A (en) | Active optical logic device incorporating a surface-emitting laser | |
| JPH0537357A (ja) | 集積化光電論理演算システム | |
| Miller | Hybrid SEED-massively parallel optical interconnections for silicon ICs | |
| Wada et al. | Integrated optical interconnections | |
| EP0605117B1 (en) | Apparatuses and methods with series-connected self-electrooptic effect devices | |
| US5376784A (en) | Hybrid organic-inorganic bistable nonlinear optical device | |
| Esener | Silicon-based smart spatial light modulators: technology and applications to parallel computers | |
| Jewell et al. | for Optical Computing | |
| Wada | III-V semiconductor integrated optoelectronics for optical computing | |
| KASAHARA et al. | Vertical to surface transmission electro-photonic device (VSTEP) and its application to optical interconnection and information processing | |
| Parker et al. | A Review of Selected Smart Pixels: Self Electro-Optic Effect Devices, Surface Emitting Laser Logic Devices, Double Heterostructure Opto-Electronic Switch, Diode Laser Logic, Quenched-Laser Optical Gates. | |
| Chirovsky | Providing Optical I/O to Electronic Logic Circuits with Multiple Quantum-Well (MQW) Diodes | |
| Lear | Technologies for highly parallel optoelectronic integrated circuits |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080531 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090531 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090531 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100531 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100531 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110531 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120531 Year of fee payment: 16 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120531 Year of fee payment: 16 |