JPH0666453B2 - 光電子集積回路 - Google Patents
光電子集積回路Info
- Publication number
- JPH0666453B2 JPH0666453B2 JP27869888A JP27869888A JPH0666453B2 JP H0666453 B2 JPH0666453 B2 JP H0666453B2 JP 27869888 A JP27869888 A JP 27869888A JP 27869888 A JP27869888 A JP 27869888A JP H0666453 B2 JPH0666453 B2 JP H0666453B2
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- layer
- emitting element
- phototransistor
- light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、波長の異なる複数の光信号を基板面に垂直に
入出力する光電子集積回路の構造および回路構成に関す
るものである。
入出力する光電子集積回路の構造および回路構成に関す
るものである。
従来の技術 光信号と基板面に垂直に入出力する光電子集積回路とし
ては、例えば特願昭60−184047号に示されている画像記
憶装置がある。本装置は発光素子と発光素子からの発光
を受光可能なフォトトランジスタとが直列に接続された
光双安定回路を基板上にアレイ状に並べたものであり、
光信号によって入力された二次元情報を記憶して光信号
として出力する二次元光入出力メモリとして機能する。
本機能は、光入力によってオン状態となって自ら発光
し、入力光を止めてもオン状態を維持して出力光を出し
続けるという光双安定回路の特性を用いたものである
が、光双安定回路をオフするためには一旦電源電圧をオ
フする必要があった。
ては、例えば特願昭60−184047号に示されている画像記
憶装置がある。本装置は発光素子と発光素子からの発光
を受光可能なフォトトランジスタとが直列に接続された
光双安定回路を基板上にアレイ状に並べたものであり、
光信号によって入力された二次元情報を記憶して光信号
として出力する二次元光入出力メモリとして機能する。
本機能は、光入力によってオン状態となって自ら発光
し、入力光を止めてもオン状態を維持して出力光を出し
続けるという光双安定回路の特性を用いたものである
が、光双安定回路をオフするためには一旦電源電圧をオ
フする必要があった。
この点を改良して光信号によって光双安定回路をオフで
きるようにしたのが、特願昭60−151578号に示されてい
る光記憶装置である。本装置では光双安定回路に並列に
第２のフォトトランジスタを接続しており、第２のフォ
トトランジスタに光を入力することで光双安定回路をオ
フすることができる。この際、光双安定回路のフォトト
ランジスタの最長受光可能波長λD1よりも第２のフォト
トランジスタの最長受光可能波長λD2を小さくしておけ
ば、λD2＜λON≦λD1を満たす波長λONの光を入力する
ことでオン状態とし、λOFF＜λD2を満たす波長λOFFの
光を入力することでオフ状態とすることができる。
きるようにしたのが、特願昭60−151578号に示されてい
る光記憶装置である。本装置では光双安定回路に並列に
第２のフォトトランジスタを接続しており、第２のフォ
トトランジスタに光を入力することで光双安定回路をオ
フすることができる。この際、光双安定回路のフォトト
ランジスタの最長受光可能波長λD1よりも第２のフォト
トランジスタの最長受光可能波長λD2を小さくしておけ
ば、λD2＜λON≦λD1を満たす波長λONの光を入力する
ことでオン状態とし、λOFF＜λD2を満たす波長λOFFの
光を入力することでオフ状態とすることができる。
以上のように特願昭60−151578号に示されている光記憶
装置を用いれば、光信号によって入力された二次元情報
を記憶して光信号として出力し続け、また波長の異なる
光信号を入力することで記憶を消去できる二次元光入出
力メモリを実現できる。しかし、この回路構成では光双
安定回路に並列に第２のフォトトランジスタを接続して
いるために、この並列接続回路と直列に負荷抵抗を接続
する必要があり、並列接続回路と負荷抵抗によるCR時定
数によって応答速度が制限される。
装置を用いれば、光信号によって入力された二次元情報
を記憶して光信号として出力し続け、また波長の異なる
光信号を入力することで記憶を消去できる二次元光入出
力メモリを実現できる。しかし、この回路構成では光双
安定回路に並列に第２のフォトトランジスタを接続して
いるために、この並列接続回路と直列に負荷抵抗を接続
する必要があり、並列接続回路と負荷抵抗によるCR時定
数によって応答速度が制限される。
また、特願昭60−151578号に示されている光記憶装置を
特願昭62−144665号に示されているような三次元光集積
回路に拡張しようとすると、やはり電源電圧によるリセ
ットが必要になってくる。本三次元光集積回路は二次元
光入出力メモリを光の透過量を可変な光ゲート層を介し
て縦続接続することで、三次元光メモリを実現しようと
するものであり、光双安定回路の発光素子の発光波長λ
E1はλD2＜λE1≦λD1であることから、この発光によっ
て次段の光双安定回路をオンすることができる。しか
し、λOFF＜λD2を満たす波長λOFFの光は前段から入力
されないので、電源電圧によるリセットを行わない限り
一旦オンした次段の光双安定回路はオフされない。
特願昭62−144665号に示されているような三次元光集積
回路に拡張しようとすると、やはり電源電圧によるリセ
ットが必要になってくる。本三次元光集積回路は二次元
光入出力メモリを光の透過量を可変な光ゲート層を介し
て縦続接続することで、三次元光メモリを実現しようと
するものであり、光双安定回路の発光素子の発光波長λ
E1はλD2＜λE1≦λD1であることから、この発光によっ
て次段の光双安定回路をオンすることができる。しか
し、λOFF＜λD2を満たす波長λOFFの光は前段から入力
されないので、電源電圧によるリセットを行わない限り
一旦オンした次段の光双安定回路はオフされない。
さらに、上記の光双安定回路を含む光電子集積回路の構
造の一例が特願昭63−128915号に述べられている。これ
を第５図に示す。同図において、半絶縁性GaAs基板１上
にSi等のイオン注入によって形成された島状のn+注入コ
レクタ層２があり、この上にｎ型AlGaAs真性コレクタ層
３が積層されている。真性コレクタ層３は基板１の全面
にわたって形成されているが、プロトン注入によって半
絶縁性化された分離領域４によって電気的に分離されて
おり、実際には注入コレクタ層２と対応した島状になっ
ている。真性コレクタ層３の上には複数のｐ型GaAsベー
ス層５およびｎ型AlGaAsエミッタ層６が積層されてお
り、これらの層と真性コレクタ層３によって構成される
ヘテロ接合バイポーラトランジスタの一部はフォトトラ
ンジスタ７として機能し、他の一部は発光素子８として
機能する。ここで、発光素子８はベース層５と真性コレ
クタ層３の間に順方向電流を胃入することでベース層５
を発光させる。本構造は、プレーナ構造でフォトトラン
ジスタと発光素子を集積化できるという利点を有してい
るが、フォトトランジスタの最長受光波長と発光素子の
発光波長が等しく、波長の異なる光信号を受発光するこ
とはできない。
造の一例が特願昭63−128915号に述べられている。これ
を第５図に示す。同図において、半絶縁性GaAs基板１上
にSi等のイオン注入によって形成された島状のn+注入コ
レクタ層２があり、この上にｎ型AlGaAs真性コレクタ層
３が積層されている。真性コレクタ層３は基板１の全面
にわたって形成されているが、プロトン注入によって半
絶縁性化された分離領域４によって電気的に分離されて
おり、実際には注入コレクタ層２と対応した島状になっ
ている。真性コレクタ層３の上には複数のｐ型GaAsベー
ス層５およびｎ型AlGaAsエミッタ層６が積層されてお
り、これらの層と真性コレクタ層３によって構成される
ヘテロ接合バイポーラトランジスタの一部はフォトトラ
ンジスタ７として機能し、他の一部は発光素子８として
機能する。ここで、発光素子８はベース層５と真性コレ
クタ層３の間に順方向電流を胃入することでベース層５
を発光させる。本構造は、プレーナ構造でフォトトラン
ジスタと発光素子を集積化できるという利点を有してい
るが、フォトトランジスタの最長受光波長と発光素子の
発光波長が等しく、波長の異なる光信号を受発光するこ
とはできない。
発明が解決しようとする課題 第５図に示した光電子集積回路は、プレーナ構造でフォ
トトランジスタと発光素子を集積化でき、製造が容易で
ある。また、ヘテロ接合バイポーラトランジスタによっ
て構成される電子回路と集積化することも容易である。
しかし、フォトトランジスタの最長受光波長と発光素子
の発光波長が等しく、波長の異なる光信号を受発光する
ことはできない。本発明は、プレーナ構造の利点を極力
損なわない構造で、二波長の光を入出力できる光電子集
積回路の構造を提供するものである。
トトランジスタと発光素子を集積化でき、製造が容易で
ある。また、ヘテロ接合バイポーラトランジスタによっ
て構成される電子回路と集積化することも容易である。
しかし、フォトトランジスタの最長受光波長と発光素子
の発光波長が等しく、波長の異なる光信号を受発光する
ことはできない。本発明は、プレーナ構造の利点を極力
損なわない構造で、二波長の光を入出力できる光電子集
積回路の構造を提供するものである。
また、特願昭60−151578号に示されている光記憶装置で
は、光双安定回路と第２のフォトトランジスタの並列接
続回路に直列に負荷抵抗を接続する必要があり、並列接
続回路と負荷抵抗によるCR時定数によって応答速度が制
限されるが、本発明の光電子集積回路によれば、負荷抵
抗を接続する必要がない。
は、光双安定回路と第２のフォトトランジスタの並列接
続回路に直列に負荷抵抗を接続する必要があり、並列接
続回路と負荷抵抗によるCR時定数によって応答速度が制
限されるが、本発明の光電子集積回路によれば、負荷抵
抗を接続する必要がない。
さらに、特願昭60−151578号に示されている光記憶装置
を三次元光集積回路に拡張しようとすると、電源電圧に
よるリセットが必要になるが、本発明によれば、三次元
光集積回路に応用する場合にも光によるリセットができ
る縦続接続可能な二次元光入出力メモリを実現できる。
を三次元光集積回路に拡張しようとすると、電源電圧に
よるリセットが必要になるが、本発明によれば、三次元
光集積回路に応用する場合にも光によるリセットができ
る縦続接続可能な二次元光入出力メモリを実現できる。
課題を解決するための手段 本発明は上記課題を解決するために、 （１）発光素子と第１のフォトトランジスタが電気的に
直列に接続され、前記発光素子からの発光を前記第１の
フォトトランジスタが受光可能な光双安定回路と、前記
発光素子と並列に接続された前記発光素子からの発光を
受光不可能な第２のフォトトランジスタとを含む光電子
集積回路とする。
直列に接続され、前記発光素子からの発光を前記第１の
フォトトランジスタが受光可能な光双安定回路と、前記
発光素子と並列に接続された前記発光素子からの発光を
受光不可能な第２のフォトトランジスタとを含む光電子
集積回路とする。
（２）第１の発光素子と第１のフォトトランジスタが電
気的に直列に接続され、前記第１の発光素子からの発光
を前記第１のフォトトランジスタが受光可能な光双安定
回路と、前記光双安定回路に並列に接続された前記第１
のフォトトランジスタが受光不可能な発光をする第２の
発光素子と、前記第１の発光素子もしくは前記光双安定
回路に並列に接続された前記第１の発光素子からの発光
を受光不可能な第２のフォトトランジスタとを含む光電
子集積回路とする。
気的に直列に接続され、前記第１の発光素子からの発光
を前記第１のフォトトランジスタが受光可能な光双安定
回路と、前記光双安定回路に並列に接続された前記第１
のフォトトランジスタが受光不可能な発光をする第２の
発光素子と、前記第１の発光素子もしくは前記光双安定
回路に並列に接続された前記第１の発光素子からの発光
を受光不可能な第２のフォトトランジスタとを含む光電
子集積回路とする。
（３）前記（２）に記載の光電子集積回路において、第
１の発光素子の発光波長λE1と第１のフォトトランジス
タの最長受光可能波長λD1と第２の発光素子の発光波長
λE2と第２のフォトトランジスタの最長受光可能波長λ
D2の間に、 λD1≧λE1＞λD2≧λE2 なる関係が成立する光電子集積回路とする。
１の発光素子の発光波長λE1と第１のフォトトランジス
タの最長受光可能波長λD1と第２の発光素子の発光波長
λE2と第２のフォトトランジスタの最長受光可能波長λ
D2の間に、 λD1≧λE1＞λD2≧λE2 なる関係が成立する光電子集積回路とする。
（４）半導体基板と、前記基板上に順次積層された第１
導電型の第１エミッタ層、第２導電型の第１ベース層、
第１導電型のコレクタ層、第２導電型の第２ベース層お
よび第１導電型の第２エミッタ層とを含み、前記第１お
よび第２エミッタ層と前記コレクタ層のバンドギャップ
が前記第１および第２ベース層のバンドギャップよりも
大きく、前記第１ベース層と前記第２ベース層のバンド
ギャップが異なり、前記コレクタ層と前記第２ベース層
と前記第２エミッタ層によって構成される、フォトトラ
ンジスタと、前記コレクタ層と前記２ベース層と前記第
２エミッタ層によって構成される、発光素子とを含む光
電子集積回路とする。
導電型の第１エミッタ層、第２導電型の第１ベース層、
第１導電型のコレクタ層、第２導電型の第２ベース層お
よび第１導電型の第２エミッタ層とを含み、前記第１お
よび第２エミッタ層と前記コレクタ層のバンドギャップ
が前記第１および第２ベース層のバンドギャップよりも
大きく、前記第１ベース層と前記第２ベース層のバンド
ギャップが異なり、前記コレクタ層と前記第２ベース層
と前記第２エミッタ層によって構成される、フォトトラ
ンジスタと、前記コレクタ層と前記２ベース層と前記第
２エミッタ層によって構成される、発光素子とを含む光
電子集積回路とする。
（５）半導体基板と、前記基板上に順次積層された第１
導電型の第１エミッタ層、第２導電型の第１ベース層、
第１導電型のコレクタ層、第２導電型の第２ベース層お
よび第１導電型の第２エミッタ層とを含み、前記第１お
よび第２エミッタ層と前記コレクタ層のバンドギャップ
が前記第１および第２ベース層のバンドギャップよりも
大きく、前記第１ベース層と前記第２ベース層のバンド
ギャップが異なり、前記第１エミッタ層と前記第１ベー
ス層と前記コレクタ層によって構成される、フォトトラ
ンジスタと、前記第１エミッタ層と前記第１ベース層と
前記コレクタ層によって構成される、発光素子とを含む
光電子集積回路とする。
導電型の第１エミッタ層、第２導電型の第１ベース層、
第１導電型のコレクタ層、第２導電型の第２ベース層お
よび第１導電型の第２エミッタ層とを含み、前記第１お
よび第２エミッタ層と前記コレクタ層のバンドギャップ
が前記第１および第２ベース層のバンドギャップよりも
大きく、前記第１ベース層と前記第２ベース層のバンド
ギャップが異なり、前記第１エミッタ層と前記第１ベー
ス層と前記コレクタ層によって構成される、フォトトラ
ンジスタと、前記第１エミッタ層と前記第１ベース層と
前記コレクタ層によって構成される、発光素子とを含む
光電子集積回路とする。
作用 本発明の光電子集積回路は第１エミッタ層、第１ベース
層、コレクタ層、第２ベース層および第２エミッタ層の
５層を用いて、異なる二波長の光を受光もしくは発光で
きるフォトトランジスタと発光素子を集積化しようとす
るものである。ここで、第１エミッタ層、第１ベース
層、コレクタ層の３層によって構成されるヘテロ接合バ
イポーラトランジスタは、第１ベース層の吸収端が最長
受光波長となるフォトトランジスタとして機能する。一
方、コレクタ層、第２ベース層、第２エミッタ層の３層
によって構成されるヘテロ接合バイポーラトランジスタ
は、第２ベース層の吸収端が最長受光波長となるフォト
トランジスタとして機能する。ここで、第１ベース層と
第２ベース層のバンドギャップは異なるので吸収端も異
なり、これらのフォトトランジスタを用いれば異なる２
波長の光を分波して受光することができる。
層、コレクタ層、第２ベース層および第２エミッタ層の
５層を用いて、異なる二波長の光を受光もしくは発光で
きるフォトトランジスタと発光素子を集積化しようとす
るものである。ここで、第１エミッタ層、第１ベース
層、コレクタ層の３層によって構成されるヘテロ接合バ
イポーラトランジスタは、第１ベース層の吸収端が最長
受光波長となるフォトトランジスタとして機能する。一
方、コレクタ層、第２ベース層、第２エミッタ層の３層
によって構成されるヘテロ接合バイポーラトランジスタ
は、第２ベース層の吸収端が最長受光波長となるフォト
トランジスタとして機能する。ここで、第１ベース層と
第２ベース層のバンドギャップは異なるので吸収端も異
なり、これらのフォトトランジスタを用いれば異なる２
波長の光を分波して受光することができる。
また、第１エミッタ層、第１ベース層、コレクタ層の３
層によって構成されるヘテロ接合バイポーラトランジス
タのベース−コレクタ間あるいはベース−エミッタ間に
順方向電流を流すと、第１ベース層のバンドギャップに
対応した波長の光を発する発光素子として機能する。同
様に、コレクタ層、第２ベース層、第２エミッタ層の３
層によって構成されるヘテロ接合バイポーラトランジス
タのベース−コレクタ間あるいはベース−エミッタ間に
順方向電流を流すと、第２ベースのバンドギャップに対
応した波長の光を発する発光素子として機能する。すな
わち、異なる２波長の光を発する発光素子が集積化でき
る。従って、この構造によればプレーナ構造に近い構造
で、異なる二波長のを受発光できる光電子集積回路を実
現できる。
層によって構成されるヘテロ接合バイポーラトランジス
タのベース−コレクタ間あるいはベース−エミッタ間に
順方向電流を流すと、第１ベース層のバンドギャップに
対応した波長の光を発する発光素子として機能する。同
様に、コレクタ層、第２ベース層、第２エミッタ層の３
層によって構成されるヘテロ接合バイポーラトランジス
タのベース−コレクタ間あるいはベース−エミッタ間に
順方向電流を流すと、第２ベースのバンドギャップに対
応した波長の光を発する発光素子として機能する。すな
わち、異なる２波長の光を発する発光素子が集積化でき
る。従って、この構造によればプレーナ構造に近い構造
で、異なる二波長のを受発光できる光電子集積回路を実
現できる。
また、本発明の回路構成では、発光素子と第１のフォト
トランジスタが電気的に直列に接続された光双安定回路
と並列にリセット用の第２のフォトトランジスタを接続
するのではなく、前記発光素子と並列にリセット用の第
２のフォトトランジスタを接続している。この結果、光
双安定回路がオン状態になると第１のフォトトランジス
タが定電流源的に機能し、第２のフォトトランジスタに
コレクタ電流が流れると発光素子に電流が流れなくなっ
て発光が停止し、光双安定回路がオフされる。従来の光
双安定回路と並列にリセット用の第２のフォトトランジ
スタを接続した場合には、これと直列に負荷抵抗を接続
する必要があったのに対し、本回路では負荷抵抗が不要
になり、応答速度が向上する。
トランジスタが電気的に直列に接続された光双安定回路
と並列にリセット用の第２のフォトトランジスタを接続
するのではなく、前記発光素子と並列にリセット用の第
２のフォトトランジスタを接続している。この結果、光
双安定回路がオン状態になると第１のフォトトランジス
タが定電流源的に機能し、第２のフォトトランジスタに
コレクタ電流が流れると発光素子に電流が流れなくなっ
て発光が停止し、光双安定回路がオフされる。従来の光
双安定回路と並列にリセット用の第２のフォトトランジ
スタを接続した場合には、これと直列に負荷抵抗を接続
する必要があったのに対し、本回路では負荷抵抗が不要
になり、応答速度が向上する。
さらに、第１の発光素子と第１のフォトトランジスタが
電気的に直列に接続された光双安定回路と第１のフォト
トランジスタが受光不可能な発光をする第２の発光素子
を並列に接続し、電流−電圧特性の立上り電圧を第１の
発光素子よりも第２の発光素子の方が大きくなるように
しておけば、第２の発光素子は光双安定回路がオンの場
合には発光せず、オフの場合に発光することになる。す
なわち、第１の発光素子と第２の発光素子は相補的に発
光することになる。ここで、第１の発光素子と次段の光
双安定回路の第１のフォトトランジスタを光学的に接続
し、第２の発光素子と次段の光双安定回路のリセット用
の第２のフォトトランジスタを光学的に接続すれば、光
接続のみで光双安定回路を縦続接続できる。
電気的に直列に接続された光双安定回路と第１のフォト
トランジスタが受光不可能な発光をする第２の発光素子
を並列に接続し、電流−電圧特性の立上り電圧を第１の
発光素子よりも第２の発光素子の方が大きくなるように
しておけば、第２の発光素子は光双安定回路がオンの場
合には発光せず、オフの場合に発光することになる。す
なわち、第１の発光素子と第２の発光素子は相補的に発
光することになる。ここで、第１の発光素子と次段の光
双安定回路の第１のフォトトランジスタを光学的に接続
し、第２の発光素子と次段の光双安定回路のリセット用
の第２のフォトトランジスタを光学的に接続すれば、光
接続のみで光双安定回路を縦続接続できる。
実施例 第１図は本発明の一実施例の光電子集積回路の断面図で
ある。ｎ型InPよりなる半導体基板11上にｎ型（第１導
電型）InPよりなる第１エミッタ層12、ｐ型（第２導電
型）InGaAsP（バンドギャップ波長λｇ＝1.1μｍ）より
なる第１ベース層13、ｎ型（第１導電型）InPよりなる
コレクタ層14、ｐ型（第２導電型）InGaAsP（λｇ＝1.3
μｍ）よりなる第２ベース層15およびｎ型（第１導電
型）InPよりなる第２エミッタ層16が積層されている。
また、コレクタ層14、第２ベース層15、第２エミッタ層
16によって発光素子17および第１のフォトトランジスタ
18が構成されており、第１エミッタ層12、第１ベース層
13、コレクタ層14によって第２のフォトトランジスタ19
が構成されている。ここで、発光素子17は第２ベース層
15とコレクタ層14の間に順方向電流を注入することで第
２ベース層15を発光させる。
ある。ｎ型InPよりなる半導体基板11上にｎ型（第１導
電型）InPよりなる第１エミッタ層12、ｐ型（第２導電
型）InGaAsP（バンドギャップ波長λｇ＝1.1μｍ）より
なる第１ベース層13、ｎ型（第１導電型）InPよりなる
コレクタ層14、ｐ型（第２導電型）InGaAsP（λｇ＝1.3
μｍ）よりなる第２ベース層15およびｎ型（第１導電
型）InPよりなる第２エミッタ層16が積層されている。
また、コレクタ層14、第２ベース層15、第２エミッタ層
16によって発光素子17および第１のフォトトランジスタ
18が構成されており、第１エミッタ層12、第１ベース層
13、コレクタ層14によって第２のフォトトランジスタ19
が構成されている。ここで、発光素子17は第２ベース層
15とコレクタ層14の間に順方向電流を注入することで第
２ベース層15を発光させる。
本構造では、発光波長1.3μｍの発光素子17と最長受光
波長1.3μｍの第１のフォトトランジスタ18および最長
受光波長1.1μｍの第２のフォトトランジスタ19がプレ
ーナ構造に近い構造で集積化されており、これらの素子
を積層構造で集積化した場合に比べて積層する層数が少
なくなり製造が容易である。また、ヘテロ接合バイポー
ラトランジスタよりなる電子回路と容易に集積化でき
る。さらに、本構造は半導体基板11に垂直な方向から信
号光を入出力する形で回路動作させるが、波長1.3μｍ
の光に対して第１ベース層13は透明なので波長1.3μｍ
の信号光は基板の表面、裏面のいずれからも入出力でき
る。また、波長1.1μｍの光に対して第２ベース層15は
不透明であるが、波長1,1μｍの信号光を基板表面から
入出力する際にはその部分の第２ベース層15を除去すれ
ばよい。この基板表面から波長1.1μｍの信号光を入出
力する構造は第２の実施例でその具体例を示す。
波長1.3μｍの第１のフォトトランジスタ18および最長
受光波長1.1μｍの第２のフォトトランジスタ19がプレ
ーナ構造に近い構造で集積化されており、これらの素子
を積層構造で集積化した場合に比べて積層する層数が少
なくなり製造が容易である。また、ヘテロ接合バイポー
ラトランジスタよりなる電子回路と容易に集積化でき
る。さらに、本構造は半導体基板11に垂直な方向から信
号光を入出力する形で回路動作させるが、波長1.3μｍ
の光に対して第１ベース層13は透明なので波長1.3μｍ
の信号光は基板の表面、裏面のいずれからも入出力でき
る。また、波長1.1μｍの光に対して第２ベース層15は
不透明であるが、波長1,1μｍの信号光を基板表面から
入出力する際にはその部分の第２ベース層15を除去すれ
ばよい。この基板表面から波長1.1μｍの信号光を入出
力する構造は第２の実施例でその具体例を示す。
第２図は第１図に示した光電子集積回路の等価回路図で
ある。以下、第１図と第２図の対応する部分には同一番
号を付し、第１図の等価回路が第２図のようになる理由
を説明する。発光素子17のカソードと第１のフォトトラ
ンジスタ18のコレクタは共通のコレクタ層14を介して電
気的に接続されており、さらに第２のフォトトランジス
タ19のエミッタもこの共通接点に接続されている。ここ
で、第２のフォトトランジスタはコレクタ層14をエミッ
タとして用い、第１のエミッタ層12をコレクタとして用
いている。そして、発光素子のアノード電極20と第２の
フォトトランジスタのコレクタ電極21が配線によって接
続され、外部アノード端子22として取り出されている。
また、第１のフォトトランジスタ18のエミッタ電極23が
外部カソード端子24として取り出されている。外部アノ
ード端子22と外部カソード端子24間には外部より電源電
圧を印加する。
ある。以下、第１図と第２図の対応する部分には同一番
号を付し、第１図の等価回路が第２図のようになる理由
を説明する。発光素子17のカソードと第１のフォトトラ
ンジスタ18のコレクタは共通のコレクタ層14を介して電
気的に接続されており、さらに第２のフォトトランジス
タ19のエミッタもこの共通接点に接続されている。ここ
で、第２のフォトトランジスタはコレクタ層14をエミッ
タとして用い、第１のエミッタ層12をコレクタとして用
いている。そして、発光素子のアノード電極20と第２の
フォトトランジスタのコレクタ電極21が配線によって接
続され、外部アノード端子22として取り出されている。
また、第１のフォトトランジスタ18のエミッタ電極23が
外部カソード端子24として取り出されている。外部アノ
ード端子22と外部カソード端子24間には外部より電源電
圧を印加する。
次に、本実施例の回路動作について説明する。発光素子
17と第１のフォトトランジスタ18の直列接続回路は、光
双安定回路として機能する。すなわち、本回路はオフ状
態では第１のフォトトランジスタ18のコレクタ電流が流
れず発光素子17は発光しないが、第１のフォトトランジ
スタ18に第２ベース層のλｇに等しい最長受光可能波長
1.3μｍ以下の書込み信号光25を入力するとコレクタ電
流が流れ、発光素子17が第２ベース層のλｇに等しい波
長1.3μｍの出力信号光26を発する。ここで書込み信号
光25の入力を止めても発光素子18からの帰還光27を第１
のフォトトランジスタ18が受光することでコレクタ電流
が流れ、オン状態を維持する。次に第２のフォトトラン
ジスタ19に第１ベース層のλｇに等しい最長受光可能波
長1.1μｍ以下の消去信号光28を入力すると、発光素子1
8に電流が流れなくなるために本回路はオフ状態に戻
る。
17と第１のフォトトランジスタ18の直列接続回路は、光
双安定回路として機能する。すなわち、本回路はオフ状
態では第１のフォトトランジスタ18のコレクタ電流が流
れず発光素子17は発光しないが、第１のフォトトランジ
スタ18に第２ベース層のλｇに等しい最長受光可能波長
1.3μｍ以下の書込み信号光25を入力するとコレクタ電
流が流れ、発光素子17が第２ベース層のλｇに等しい波
長1.3μｍの出力信号光26を発する。ここで書込み信号
光25の入力を止めても発光素子18からの帰還光27を第１
のフォトトランジスタ18が受光することでコレクタ電流
が流れ、オン状態を維持する。次に第２のフォトトラン
ジスタ19に第１ベース層のλｇに等しい最長受光可能波
長1.1μｍ以下の消去信号光28を入力すると、発光素子1
8に電流が流れなくなるために本回路はオフ状態に戻
る。
本回路の特徴は、光双安定回路全体に並列に第２のフォ
トトランジスタを接続するのではなく、発光素子に並列
に第２のフォトトランジスタを接続した点にある。この
場合、光双安定回路がオン状態になると第１のフォトト
ランジスタが定電流源的に機能し、第２のフォトトラン
ジスタにコレクタ電流が流れると発光素子に電流が流れ
なくなって発光が停止し、光双安定回路がオフされる。
従来の光双安定回路と並列にリセット用の第２のフォト
トランジスタを接続した場合には、これと直列に負荷抵
抗を接続する必要があったのに対し、本回路では負荷抵
抗が不要になり、応答速度が向上する。
トトランジスタを接続するのではなく、発光素子に並列
に第２のフォトトランジスタを接続した点にある。この
場合、光双安定回路がオン状態になると第１のフォトト
ランジスタが定電流源的に機能し、第２のフォトトラン
ジスタにコレクタ電流が流れると発光素子に電流が流れ
なくなって発光が停止し、光双安定回路がオフされる。
従来の光双安定回路と並列にリセット用の第２のフォト
トランジスタを接続した場合には、これと直列に負荷抵
抗を接続する必要があったのに対し、本回路では負荷抵
抗が不要になり、応答速度が向上する。
第３図は本発明の第２の実施例の光電子集積回路の断面
図である。半絶縁性InPよりなる半導体基板31上にｎ型
（第１導電型）InPよりなる第１エミッタ層32、ｐ型
（第２導電型）InGaAsP（バンドギャップ波長λｇ＝1.1
μｍ）よりなる第１ベース層33、ｎ型（第１導電型）In
Pよりなるコレクタ層34、ｐ型（第２導電型）InGaAsP
（λｇ＝1.3μ）よりなる第２ベース層35およびｎ型
（第１導電型）InPよりなる第２エミッタ層36が積層さ
れている。また、コレクタ層34、第２ベース層35、第２
エミッタ層36によって第１の発光素子37および第１のフ
ォトトランジスタ38が構成されており、第１エミッタ層
32、第１ベース層33、コレクタ層34によって第２の発光
素子39および第２のフォトトランジスタ40が構成されて
いる。ここで、第１の発光素子37は第２ベース層35とコ
レクタ層34の間に順方向電流を注入することで第２ベー
ス層35を発光させる。また、第２の発光素子は第１ベー
ス層33と第１エミッタ層32の間に順方向電流を注入する
ことで第１ベース層33を発光させる。
図である。半絶縁性InPよりなる半導体基板31上にｎ型
（第１導電型）InPよりなる第１エミッタ層32、ｐ型
（第２導電型）InGaAsP（バンドギャップ波長λｇ＝1.1
μｍ）よりなる第１ベース層33、ｎ型（第１導電型）In
Pよりなるコレクタ層34、ｐ型（第２導電型）InGaAsP
（λｇ＝1.3μ）よりなる第２ベース層35およびｎ型
（第１導電型）InPよりなる第２エミッタ層36が積層さ
れている。また、コレクタ層34、第２ベース層35、第２
エミッタ層36によって第１の発光素子37および第１のフ
ォトトランジスタ38が構成されており、第１エミッタ層
32、第１ベース層33、コレクタ層34によって第２の発光
素子39および第２のフォトトランジスタ40が構成されて
いる。ここで、第１の発光素子37は第２ベース層35とコ
レクタ層34の間に順方向電流を注入することで第２ベー
ス層35を発光させる。また、第２の発光素子は第１ベー
ス層33と第１エミッタ層32の間に順方向電流を注入する
ことで第１ベース層33を発光させる。
第４図は第３図に示した光電子集積回路の等価回路図で
ある。以下、第３図と第４図の対応する部分には同一番
号を付し、第３図の等価回路が第４図のようになる理由
を説明する。第１の発光素子37のカソードと第１のフォ
トトランジスタ38のコレクタは共通のコレクタ層34を介
して電気的に接続されており、第１の発光素子37の第１
のアノード電極41、第２の発光素子39の第２のアノード
電極42および第２のフォトトランジスタ40のコレクタ電
極43が配線によって接続され、外部アノード端子44とし
て取り出されている。また、第２の発光素子39のカソー
ドと第２のフォトトランジスタ40のエミッタは共通の第
１エミッタ層32を介して第２のエミッタ電極45に電気的
に接続されており、さらに配線によって第１のフォトト
ランジスタ38の第１のエミッタ電極48とも接続されて外
部カソード端子47として取り出されている。第１の発光
素子37および第１のフォトトランジスタ38の下部にある
第１エミッタ層と、第２の発光素子39のカソードと第２
のフォトトランジスタ40のエミッタを兼ねる第１エミッ
タ層とはプロトンを注入された分離領域48によって電気
的に分離されている。外部アノード端子44と外部アノー
ド端子47間には外部より電源電圧を印加する。
ある。以下、第３図と第４図の対応する部分には同一番
号を付し、第３図の等価回路が第４図のようになる理由
を説明する。第１の発光素子37のカソードと第１のフォ
トトランジスタ38のコレクタは共通のコレクタ層34を介
して電気的に接続されており、第１の発光素子37の第１
のアノード電極41、第２の発光素子39の第２のアノード
電極42および第２のフォトトランジスタ40のコレクタ電
極43が配線によって接続され、外部アノード端子44とし
て取り出されている。また、第２の発光素子39のカソー
ドと第２のフォトトランジスタ40のエミッタは共通の第
１エミッタ層32を介して第２のエミッタ電極45に電気的
に接続されており、さらに配線によって第１のフォトト
ランジスタ38の第１のエミッタ電極48とも接続されて外
部カソード端子47として取り出されている。第１の発光
素子37および第１のフォトトランジスタ38の下部にある
第１エミッタ層と、第２の発光素子39のカソードと第２
のフォトトランジスタ40のエミッタを兼ねる第１エミッ
タ層とはプロトンを注入された分離領域48によって電気
的に分離されている。外部アノード端子44と外部アノー
ド端子47間には外部より電源電圧を印加する。
次に、本実施例の回路動作について説明する。第１の発
光素子37と第１のフォトトランジスタ38の直列接続回路
は、第１の実施例の場合と同様に光双安定回路として機
能する。すなわち、第１のフォトトランジスタ38に第２
ベース層のλｇに等しい最長受光可能波長1.3μｍ以下
の書込み信号光49を入力とするとコレクタ電流が流れ、
第１の発光素子37が第２ベース層のλｇに等しい波長1.
3μｍの出力信号光50を発する。ここで書込み信号光49
の入力を止めても第１の発光素子38からの帰還光51を第
１のフォトトランジスタ38が受光することで、オン状態
を維持する。また、第２のフォトトランジスタ39に第１
ベース層のλｇに等しい最長受光可能波長1.1μｍ以下
の消去信号光52を入力すると、第１の発光素子38に電流
が流れなくなるために本回路はオフ状態に戻る。
光素子37と第１のフォトトランジスタ38の直列接続回路
は、第１の実施例の場合と同様に光双安定回路として機
能する。すなわち、第１のフォトトランジスタ38に第２
ベース層のλｇに等しい最長受光可能波長1.3μｍ以下
の書込み信号光49を入力とするとコレクタ電流が流れ、
第１の発光素子37が第２ベース層のλｇに等しい波長1.
3μｍの出力信号光50を発する。ここで書込み信号光49
の入力を止めても第１の発光素子38からの帰還光51を第
１のフォトトランジスタ38が受光することで、オン状態
を維持する。また、第２のフォトトランジスタ39に第１
ベース層のλｇに等しい最長受光可能波長1.1μｍ以下
の消去信号光52を入力すると、第１の発光素子38に電流
が流れなくなるために本回路はオフ状態に戻る。
本回路の特徴は、光双安定回路に並列に第２の発光素子
を接続した点にある。第１の発光素子のλｇが1.3μｍ
であるのに対し、第２の発光素子のλｇは1.1μｍであ
ることから、電流−電圧特性の立上り電圧は第１の発光
素子よりも第２の発光素子の方が大きくなる。従って、
第２の発光素子は光双安定回路がオンの場合には電流が
流れず発光しないが、オフ場合には電流が流れ第１ベー
ス層のλｇに等しい波長1.1μｍの反転出力信号光53を
発する。すなわち、第１の発光素子と第２の発光素子は
相補的に発光することになる。ここで、第１の発光素子
と次段の光双安定回路の第１のフォトトランジスタを光
学的に接続し、第２の発光素子と次段の光双安定回路の
リセット用の第２のフォトトランジスタを光学的に接続
すれば、光接続のみで光双安定回路を縦続接続できる。
この際、前者の接続は波長1.3μｍの光で行われ、後者
の接続は波長1.3μｍの光で行われる。すなわち、波長
1.3μｍの光が"1"に対応し、波長1.1μｍの光が"0"に対
応しており、電圧のＨ、Ｌで"1"、"0"を表現する電子回
路と同様の接続が光によって実現されている。この考え
方は、光双安定回路を用いた光メモリのみならず、光論
理演算にも応用可能である。
を接続した点にある。第１の発光素子のλｇが1.3μｍ
であるのに対し、第２の発光素子のλｇは1.1μｍであ
ることから、電流−電圧特性の立上り電圧は第１の発光
素子よりも第２の発光素子の方が大きくなる。従って、
第２の発光素子は光双安定回路がオンの場合には電流が
流れず発光しないが、オフ場合には電流が流れ第１ベー
ス層のλｇに等しい波長1.1μｍの反転出力信号光53を
発する。すなわち、第１の発光素子と第２の発光素子は
相補的に発光することになる。ここで、第１の発光素子
と次段の光双安定回路の第１のフォトトランジスタを光
学的に接続し、第２の発光素子と次段の光双安定回路の
リセット用の第２のフォトトランジスタを光学的に接続
すれば、光接続のみで光双安定回路を縦続接続できる。
この際、前者の接続は波長1.3μｍの光で行われ、後者
の接続は波長1.3μｍの光で行われる。すなわち、波長
1.3μｍの光が"1"に対応し、波長1.1μｍの光が"0"に対
応しており、電圧のＨ、Ｌで"1"、"0"を表現する電子回
路と同様の接続が光によって実現されている。この考え
方は、光双安定回路を用いた光メモリのみならず、光論
理演算にも応用可能である。
本回路では、光双安定回路と第２の発光素子の並列接続
に対して直列に負荷抵抗を接続する必要があることか
ら、第２のフォトトランジスタも光双安定回路に並列に
接続しているが、第１の実施例のように第２のフォトト
ランジスタを第１の発光素子と並列に接続してもよい。
に対して直列に負荷抵抗を接続する必要があることか
ら、第２のフォトトランジスタも光双安定回路に並列に
接続しているが、第１の実施例のように第２のフォトト
ランジスタを第１の発光素子と並列に接続してもよい。
なお、以上の実施例では半導体材料をInGaAsP／InP系と
したが、本発明がAlGaAs／GaAs系、InGaAs／InAlAs／In
P系等の他の材料を用いても実施できることは言うまで
もない。
したが、本発明がAlGaAs／GaAs系、InGaAs／InAlAs／In
P系等の他の材料を用いても実施できることは言うまで
もない。
発明の効果 以上述べてきたことから明らかなように、本発明の光電
子集積回路は第１エミッタ層、第１ベース層、コレクタ
層、第２ベース層および第２エミッタ層の５層を用い
て、異なる二波長の光を受光もしくは発光できるフォト
トランジスタと発光素子を集積化している。従って、こ
の構造によればプレーナ構造に近い構造で、異なる二波
長の光を受発光できる光電子集積回路を実現できる。本
構造は製造が容易であり、またヘテロ接合バイポーラト
ランジスタよりなる電子回路と容易に集積化できる。さ
らに、本構造は半導体基板に垂直な方向から信号光を入
出力する形で回路動作させるが、二波長の信号光は基板
の表面、裏面のいずれからも入出力できる。
子集積回路は第１エミッタ層、第１ベース層、コレクタ
層、第２ベース層および第２エミッタ層の５層を用い
て、異なる二波長の光を受光もしくは発光できるフォト
トランジスタと発光素子を集積化している。従って、こ
の構造によればプレーナ構造に近い構造で、異なる二波
長の光を受発光できる光電子集積回路を実現できる。本
構造は製造が容易であり、またヘテロ接合バイポーラト
ランジスタよりなる電子回路と容易に集積化できる。さ
らに、本構造は半導体基板に垂直な方向から信号光を入
出力する形で回路動作させるが、二波長の信号光は基板
の表面、裏面のいずれからも入出力できる。
また、本発明の回路構成では、発光素子と第１のフォト
トランジスタが電気的に直列に接続された光双安定回路
と並列にリセット用の第２のフォトトランジスタを接続
するのではなく、前記発光素子と並列にリセット用の第
２のフォトトランジスタを接続している。本回路では負
荷抵抗が不要になり、応答速度が向上する。
トランジスタが電気的に直列に接続された光双安定回路
と並列にリセット用の第２のフォトトランジスタを接続
するのではなく、前記発光素子と並列にリセット用の第
２のフォトトランジスタを接続している。本回路では負
荷抵抗が不要になり、応答速度が向上する。
さらに、本発明の回路構成によれば、波長の異なる光
を"0"、"1"に対応させて用いることで、光接続のみで光
双安定回路を縦続接続できる。
を"0"、"1"に対応させて用いることで、光接続のみで光
双安定回路を縦続接続できる。
第１図は本発明の一実施例の光電子集積回路の断面図、
第２図はその等価回路図、第３図は本発明の第２の実施
例の光電子集積回路の断面図、第４図はその等価回路
図、第５図は従来の光電子集積回路の断面図である。 11……半導体基板、12……第１エミッタ層、13……第１
ベース層、14……コレクタ層、15……第２ベース層、16
……第２エミッタ層、17……発光素子、18……第１のフ
ォトトランジスタ、19……第２のフォトトランジスタ。
第２図はその等価回路図、第３図は本発明の第２の実施
例の光電子集積回路の断面図、第４図はその等価回路
図、第５図は従来の光電子集積回路の断面図である。 11……半導体基板、12……第１エミッタ層、13……第１
ベース層、14……コレクタ層、15……第２ベース層、16
……第２エミッタ層、17……発光素子、18……第１のフ
ォトトランジスタ、19……第２のフォトトランジスタ。
Claims (5)
- 【請求項１】発光素子と第１のフォトトランジスタが電
気的に直列に接続され、前記発光素子からの発光を前記
第１のフォトトランジスタが受光可能な光双安定回路
と、前記発光素子と並列に接続された前記発光素子から
の発光を受光不可能な第２のフォトトランジスタと、 を含むことを特徴とする光電子集積回路。 - 【請求項２】第１の発光素子と第１のフォトトランジス
タが電気的に直列に接続され、前記第１の発光素子から
の発光を前記第１のフォトトランジスタが受光可能な光
双安定回路と、 前記光双安定回路に並列に接続された前記第１のフォト
トランジスタが受光不可能な発光をする第２の発光素子
と、 前記第１の発光素子もしくは前記光双安定回路に並列に
接続された前記第１の発光素子からの発光を受光不可能
な第２のフォトトランジスタと、 を含むことを特徴とする光電子集積回路。 - 【請求項３】第１の発光素子の発光波長λE1と第１のフ
ォトトランジスタの最長受光可能波長λD1と第２の発光
素子の発光波長λE2と第２のフォトトランジスタの最長
受光可能波長λD2の間に λD1≧λE1＞λD2≧λE2 なる関係が成立することを特徴とする請求項２に記載の
光電子集積回路。 - 【請求項４】半導体基板と、 前記基板上に順次積層された第１導電型の第１エミッタ
層、第２導電型の第１ベース層、第１導電型のコレクタ
層、第２導電型の第２ベース層および第１導電型の第２
エミッタ層とを含み、 前記第１および第２エミッタ層と前記コレクタ層のバン
ドギャップが前記第１および第２ベース層のバンドギャ
ップよりも大きく、 前記第１ベース層と前記第２ベース層のバンドギャップ
が異なり、 前記コレクタ層と前記第２ベース層と前記第２エミッタ
層によって構成される、フォトトランジスタと、 前記コレクタ層と前記第２ベース層と前記第２エミッタ
層によって構成される、 発光素子と、 を含むことを特徴とする光電子集積回路。 - 【請求項５】半導体基板と、 前記基板上に順次積層された第１導電型の第１エミッタ
層、第２導電型の第１ベース層、第１導電型のコレクタ
層、第２導電型の第２ベース層および第１導電型の第２
エミッタ層とを含み、 前記第１および第２エミッタ層と前記コレクタ層のバン
ドギャップが前記第１および第２ベース層のバンドギャ
ップよりも大きく、 前記第１ベース層と前記第２ベース層のバンドギャップ
が異なり、 前記第１エミッタ層と前記第１ベース層と前記コレクタ
層によって構成される、 フォトトランジスタと、 前記第１エミッタ層と前記第１ベース層と前記コレクタ
層によって構成される、 発光素子と、 を含むことを特徴とする光電子集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27869888A JPH0666453B2 (ja) | 1988-11-04 | 1988-11-04 | 光電子集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27869888A JPH0666453B2 (ja) | 1988-11-04 | 1988-11-04 | 光電子集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02125467A JPH02125467A (ja) | 1990-05-14 |
| JPH0666453B2 true JPH0666453B2 (ja) | 1994-08-24 |
Family
ID=17600937
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27869888A Expired - Lifetime JPH0666453B2 (ja) | 1988-11-04 | 1988-11-04 | 光電子集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0666453B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5233556A (en) * | 1991-01-31 | 1993-08-03 | Matsushita Electric Industrial Co., Ltd. | Optoelectronic memory and logic device |
| US5535231A (en) * | 1994-11-08 | 1996-07-09 | Samsung Electronics Co., Ltd. | Optoelectronic circuit including heterojunction bipolar transistor laser and photodetector |
-
1988
- 1988-11-04 JP JP27869888A patent/JPH0666453B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02125467A (ja) | 1990-05-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2664454B2 (ja) | 三状態光デバイス | |
| US5666376A (en) | Electro-optical device | |
| US5239550A (en) | Transistor lasers | |
| US3659159A (en) | Optoelectronic display panel | |
| JPS6079788A (ja) | 光双安定素子 | |
| US5677552A (en) | Optical control circuit for an optical pnpn thyristor | |
| US4710936A (en) | Optoelectronic semiconductor device | |
| JPH0583123A (ja) | 光通信論理素子部品 | |
| JPH0738457B2 (ja) | 光・電子双安定素子 | |
| US5331659A (en) | Optical semiconductor device | |
| JPH0645633A (ja) | 半導体光スイッチとその駆動方法 | |
| JPH0666453B2 (ja) | 光電子集積回路 | |
| US5233556A (en) | Optoelectronic memory and logic device | |
| US5541443A (en) | Active optical logic device incorporating a surface-emitting laser | |
| Zhou et al. | Surface‐emitting laser‐based optical bistable switching device | |
| JPH05197437A (ja) | 光演算記憶装置 | |
| JPS6257259A (ja) | 発光半導体素子 | |
| JP3341296B2 (ja) | 光半導体装置 | |
| JP2625890B2 (ja) | 光否定回路 | |
| JPH04240766A (ja) | 光電子記憶装置 | |
| JPS6130089A (ja) | 光論理回路 | |
| JPH01297860A (ja) | 光電子集積回路 | |
| JPH0462182B2 (ja) | ||
| EP0164604A2 (en) | Integrated light emitting/receiving amplifier element | |
| JPH0682860B2 (ja) | 光記憶装置 |