JP2625890B2 - 光否定回路 - Google Patents
光否定回路Info
- Publication number
- JP2625890B2 JP2625890B2 JP12885288A JP12885288A JP2625890B2 JP 2625890 B2 JP2625890 B2 JP 2625890B2 JP 12885288 A JP12885288 A JP 12885288A JP 12885288 A JP12885288 A JP 12885288A JP 2625890 B2 JP2625890 B2 JP 2625890B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- light emitting
- emitting diode
- optical
- light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Semiconductor Lasers (AREA)
- Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、光交換や光コンピュータの実現に必要とさ
れる光論理回路の中で、最も重要な回路の１つである光
否定回路に関するのである。
れる光論理回路の中で、最も重要な回路の１つである光
否定回路に関するのである。
（従来の技術） 従来の論理回路はトランジスタを主体とした電子回路
によって作られてきた。電子回路は、現在も将来も絶え
間なく発展すると考えられるが、ある分野では限界が見
え始めてきた。それは、トランジスター間を接続する配
線がトランジスターの数に比べて非常に多い論理回路で
ある。例えば、プロセッサーの数が非常に多い超並列処
理プロセッサーや、素子間をすべて接続しその接続の重
みに情報が蓄えられるニューロコンピューター、などが
典型的な例である。このような電子回路における配線の
限界をブレークスルーしようとする試みとして、光によ
る配線によって配線の密度を向上させたり、配線を任意
に可変出来るようにする試みが始まっている。例えば、
ジェー・ダブリュ・グッドマン等（J.W.Goodman et a
l.）はプロシーディング・オブ・ザ・アイ・イー・イー
・イーの1984年72巻の850頁（Prodeeding of the IEEE,
vol.72,1984）に上述した光配線の概念を提案してい
る。この提案は、実際に試作されたものではなく、概念
が提案されたものに過ぎないが、光配線によって、配線
制限を改善しようとする革新的な試みである。しかし、
この提案の中でも光否定回路として具体的な提案はな
く、他にも実用に使えるものはまだ無い。実用という意
味は、電子回路のように小型化が可能で、消費電力が小
さく、かつ光で情報がやりとり出来るように、入力も出
力の光で行なわれる機能を有するという意味である。
によって作られてきた。電子回路は、現在も将来も絶え
間なく発展すると考えられるが、ある分野では限界が見
え始めてきた。それは、トランジスター間を接続する配
線がトランジスターの数に比べて非常に多い論理回路で
ある。例えば、プロセッサーの数が非常に多い超並列処
理プロセッサーや、素子間をすべて接続しその接続の重
みに情報が蓄えられるニューロコンピューター、などが
典型的な例である。このような電子回路における配線の
限界をブレークスルーしようとする試みとして、光によ
る配線によって配線の密度を向上させたり、配線を任意
に可変出来るようにする試みが始まっている。例えば、
ジェー・ダブリュ・グッドマン等（J.W.Goodman et a
l.）はプロシーディング・オブ・ザ・アイ・イー・イー
・イーの1984年72巻の850頁（Prodeeding of the IEEE,
vol.72,1984）に上述した光配線の概念を提案してい
る。この提案は、実際に試作されたものではなく、概念
が提案されたものに過ぎないが、光配線によって、配線
制限を改善しようとする革新的な試みである。しかし、
この提案の中でも光否定回路として具体的な提案はな
く、他にも実用に使えるものはまだ無い。実用という意
味は、電子回路のように小型化が可能で、消費電力が小
さく、かつ光で情報がやりとり出来るように、入力も出
力の光で行なわれる機能を有するという意味である。
（発明が解決しようとする問題点） 上記した光否定回路として、電子回路のように小型化
が可能で消費電力が小さく、かつ光で情報がやりとり出
来るように入力も出力の光で行なわれる機能を有する光
回路の提供にある。
が可能で消費電力が小さく、かつ光で情報がやりとり出
来るように入力も出力の光で行なわれる機能を有する光
回路の提供にある。
（問題点を解決するための手段） 本発明の第１の発明によれば、入射光によりスイッチ
するPNPN形の光サイリスタと、PN形の発行ダイオード
（ダイオードレーザーも含む、以後発光ダイオードと総
称する）が１つの共通の半導体基板上に形成され、かつ
前記光サイリスタのアノード層と発光ダイオードのアノ
ード層が共通層であり、かつ光サイリスタ層のゲート吸
収層及びカソード層と発光ダイオードの発光層及びカソ
ード層が素子分離層により分離されてあることにより、
光サイリスタのオンとオフの状態の反対の状態に対応し
て発光ダイオードが非発光と発光の状態をとることを特
徴とする光否定回路が得られ、第２の発明によれば、入
射光によりスイッチするNPNP形の光サイリスタと、PN形
の発光ダイオードが１つの共通の半導体基板上に形成さ
れ、かつ前記光サイリスタのカソード層と発光ダイオー
ドのカソード層が共通層であり、かつ光サイリスタ層の
ゲート吸収層及びアノード層と発光ダイオードの発光層
及びアノード層が素子分離層により分離されてあること
により、光サイリスタに入射する光のオンとオフの状態
に対応して発光ダイオードが非発光と発光の状態をとる
ことを特徴とする光否定回路が得られる。
するPNPN形の光サイリスタと、PN形の発行ダイオード
（ダイオードレーザーも含む、以後発光ダイオードと総
称する）が１つの共通の半導体基板上に形成され、かつ
前記光サイリスタのアノード層と発光ダイオードのアノ
ード層が共通層であり、かつ光サイリスタ層のゲート吸
収層及びカソード層と発光ダイオードの発光層及びカソ
ード層が素子分離層により分離されてあることにより、
光サイリスタのオンとオフの状態の反対の状態に対応し
て発光ダイオードが非発光と発光の状態をとることを特
徴とする光否定回路が得られ、第２の発明によれば、入
射光によりスイッチするNPNP形の光サイリスタと、PN形
の発光ダイオードが１つの共通の半導体基板上に形成さ
れ、かつ前記光サイリスタのカソード層と発光ダイオー
ドのカソード層が共通層であり、かつ光サイリスタ層の
ゲート吸収層及びアノード層と発光ダイオードの発光層
及びアノード層が素子分離層により分離されてあること
により、光サイリスタに入射する光のオンとオフの状態
に対応して発光ダイオードが非発光と発光の状態をとる
ことを特徴とする光否定回路が得られる。
（作用） 以下に、本発明の作用について第２図を用いて、簡易
に説明する。
に説明する。
第２図（ａ）は、本発明の第１の発明を説明する光否
定回路の回路図である。構成する素子は光サイリスタ20
と発光ダイオード21、そして共通の抵抗17と、発光ダイ
オードと直列になった抵抗19である。ここではPNPN光サ
イリスタ20が用いられ、この素子のＰ形半導体であるア
ノードと、PN発光ダイオードのＰ形半導体であるアノー
ドとが共通化している。そしてこの共通端子と止電源と
の間に抵抗17が狭まっている。このような構成の回路
で、第１の発明が構成されている。光サイリスタ20の値
レベル以上の光入力Ｘが光サイリスタ20に入力すると、
このサイリスタは導通状態となる。もし、電源端子24に
止電圧を印加すると、抵抗17に流れる電流が増加し、発
光ダイオード21のアノードに加わる電圧が落ちる。この
電圧がこの発光ダイオードの値電圧より低くなるように
抵抗17の値を設定しておく。すると、光サイリスタ20が
導通状態のときには発光ダイオードは発光しない。また
光サイリスタ20の光入力が入力されない場合は、この光
サイリスタは遮断状態のままである。このような状態
に、端子24に止電圧を印加すると、光サイリスタが遮断
状態であるため抵抗17を流れる電流は低減し、そのため
発光ダイオード21のアノード側の電圧が上昇し、PN発光
ダイオード21の立ち上がり電圧を越え、発光する。この
ようにして、光サイリスタのオンとオフの状態の反対の
状態に対応して発光ダイオードが非発光と発光の状態を
とることを特徴とする光否定回路がえられる。このよう
な光否定回路では、PNPN素子にラッチ機能があるため、
出力が必要な時にだけ、端子24に電圧を印加すればよ
く、低電力化もはかられる。
定回路の回路図である。構成する素子は光サイリスタ20
と発光ダイオード21、そして共通の抵抗17と、発光ダイ
オードと直列になった抵抗19である。ここではPNPN光サ
イリスタ20が用いられ、この素子のＰ形半導体であるア
ノードと、PN発光ダイオードのＰ形半導体であるアノー
ドとが共通化している。そしてこの共通端子と止電源と
の間に抵抗17が狭まっている。このような構成の回路
で、第１の発明が構成されている。光サイリスタ20の値
レベル以上の光入力Ｘが光サイリスタ20に入力すると、
このサイリスタは導通状態となる。もし、電源端子24に
止電圧を印加すると、抵抗17に流れる電流が増加し、発
光ダイオード21のアノードに加わる電圧が落ちる。この
電圧がこの発光ダイオードの値電圧より低くなるように
抵抗17の値を設定しておく。すると、光サイリスタ20が
導通状態のときには発光ダイオードは発光しない。また
光サイリスタ20の光入力が入力されない場合は、この光
サイリスタは遮断状態のままである。このような状態
に、端子24に止電圧を印加すると、光サイリスタが遮断
状態であるため抵抗17を流れる電流は低減し、そのため
発光ダイオード21のアノード側の電圧が上昇し、PN発光
ダイオード21の立ち上がり電圧を越え、発光する。この
ようにして、光サイリスタのオンとオフの状態の反対の
状態に対応して発光ダイオードが非発光と発光の状態を
とることを特徴とする光否定回路がえられる。このよう
な光否定回路では、PNPN素子にラッチ機能があるため、
出力が必要な時にだけ、端子24に電圧を印加すればよ
く、低電力化もはかられる。
第２図（ｂ）は、本発明の第２の発明を説明する光否
定回路の回路図である。構成する素子は第１の発明と同
様であるが、光サイリスタとしてNPNP光サイリスタ22が
用いられていることと、この素子のＮ形半導体であるカ
ソードと共通化している部分がPN発光ダイオードのＮ形
半導体であるカソードである点が、異なる。
定回路の回路図である。構成する素子は第１の発明と同
様であるが、光サイリスタとしてNPNP光サイリスタ22が
用いられていることと、この素子のＮ形半導体であるカ
ソードと共通化している部分がPN発光ダイオードのＮ形
半導体であるカソードである点が、異なる。
光否定の動作は第１の発明と同様なので、説明は省略
する。
する。
（実施例） 次に図面を用いて本発明の実施例を詳細に説明する。
第１図は第１の発明の実施例を説明する図である。
第１図は第１の発明の実施例を説明する図である。
半導体基板11はＰ形GaAs半導体が用いられた。この半
導体基板上に厚み５ミクロンの高純度GaAsで出来た共通
抵抗層17が形成された。抵抗値はほぼ100オームであっ
た。さらに厚さ２ミクロンのＰ形AlGaAs半導体層12が共
通抵抗層17の上一面に形成された。このＰ形AlGaAs半導
体層12を共通層として、この半導体基板上に２つの素子
が形成された。第１図の左断面図において、左半分には
光サイリスタが形成され、右半分には発光ダイオードが
形成された。ここでの発光ダイオードは共振器のない、
面発光形LEDのことである。光サイリスタはPNPN形であ
り、発光ダイオードはダブルヘテロ接合のPN形である。
光双安定マトリックスでは、Ｐ形半導体からなるAlGaAs
エミッター層が発光ダイオードのＰ形アノード層と共通
化し、前記Ｐ形AlGaAs半導体層12が用いられた。光サイ
リスタのゲート吸収層はコレクタ層の禁制帯幅より狭い
１ミクロンの厚みのＮ形GaAs層131と0.05ミクロンのＰ
形GaAs層の２重層が用いられた。これは、光サイリスタ
への光入力がゲート層で効率的に吸収されるためであ
る。そして、光サイリスタのＰ形ゲート吸収層132の上
には、２ミクロンの厚みのＮ形GaAlAsで出来たＮカソー
ド層133が用いられた。
導体基板上に厚み５ミクロンの高純度GaAsで出来た共通
抵抗層17が形成された。抵抗値はほぼ100オームであっ
た。さらに厚さ２ミクロンのＰ形AlGaAs半導体層12が共
通抵抗層17の上一面に形成された。このＰ形AlGaAs半導
体層12を共通層として、この半導体基板上に２つの素子
が形成された。第１図の左断面図において、左半分には
光サイリスタが形成され、右半分には発光ダイオードが
形成された。ここでの発光ダイオードは共振器のない、
面発光形LEDのことである。光サイリスタはPNPN形であ
り、発光ダイオードはダブルヘテロ接合のPN形である。
光双安定マトリックスでは、Ｐ形半導体からなるAlGaAs
エミッター層が発光ダイオードのＰ形アノード層と共通
化し、前記Ｐ形AlGaAs半導体層12が用いられた。光サイ
リスタのゲート吸収層はコレクタ層の禁制帯幅より狭い
１ミクロンの厚みのＮ形GaAs層131と0.05ミクロンのＰ
形GaAs層の２重層が用いられた。これは、光サイリスタ
への光入力がゲート層で効率的に吸収されるためであ
る。そして、光サイリスタのＰ形ゲート吸収層132の上
には、２ミクロンの厚みのＮ形GaAlAsで出来たＮカソー
ド層133が用いられた。
そして、発光ダイオードの発光層151も１ミクロンの
厚みのGaAs層が用いられた。この発光層151はＮ形AlGaA
sカソード層152とＰ形AlGaAsアノード層12にはさまれて
いる。そして吸収層131と発光層151はポリイミドで出来
た素子分離層14で分離された。Ｎ形AlGaAsカソード層15
2の上には、高純度GaAlAs抵抗層19が形成され、抵抗値
として10オームとなるようにした。
厚みのGaAs層が用いられた。この発光層151はＮ形AlGaA
sカソード層152とＰ形AlGaAsアノード層12にはさまれて
いる。そして吸収層131と発光層151はポリイミドで出来
た素子分離層14で分離された。Ｎ形AlGaAsカソード層15
2の上には、高純度GaAlAs抵抗層19が形成され、抵抗値
として10オームとなるようにした。
光サイリスターと発光ダイオードのＰ側電極18と、Ｎ
側電極16は共通である。そしてＮ形電極には、各々光サ
イリスター入射口134と、光サイリスター出射口153が開
けられ、そこを通して入射光135と、出射光154が出入り
する。
側電極16は共通である。そしてＮ形電極には、各々光サ
イリスター入射口134と、光サイリスター出射口153が開
けられ、そこを通して入射光135と、出射光154が出入り
する。
上述した構成によって、第２図（ａ）で示す光サイリ
スタ20と発光ダイオード21、そして共通の100オーム抵
抗17と、発光ダイオードと直列になった。10オーム抵抗
18がモノリシックに半導体基板上に形成された。
スタ20と発光ダイオード21、そして共通の100オーム抵
抗17と、発光ダイオードと直列になった。10オーム抵抗
18がモノリシックに半導体基板上に形成された。
この実施例ではPNPN光サイリスタ20が用いられ、この
素子のＰ形半導体であるアノードと、PN発光ダイオード
のＰ形半導体であるアノードとが共通化している。そし
てこの共通端子と５ボルト止電源との間に100オームの
抵抗19が狭まっている。光サイリスター20の値レベル以
上の波長0.78ミクロンの光入力Ｘが光サイリスタ20に入
力すると、このサイリスタは導通状態となる。すると、
抵抗17に流れる電流が増加し、発光ダイオード21のアノ
ードに加わる電圧が落ちる。この電圧がこの発光ダイオ
ードの値電圧約1.5ボルトより低くなるように抵抗19の
値を１キロオームと設定しておく。すると、光サイリス
タ20が導通状態のときには発光ダイオードは発光しな
い。また光サイリスタ20の光入力が光サイリスター20の
値以下のレベルとなると、この光サイリスタは遮断状態
となり、抵抗19を流れる電流は低減し、そのため発光ダ
イオード21のアノード側の電圧が上昇し、PN発光ダイオ
ード21のしきい値電圧1.5ボルトを越え、発光する。こ
のようにして、光入力の状態と常に反対の状態の光出力
が得られる。
素子のＰ形半導体であるアノードと、PN発光ダイオード
のＰ形半導体であるアノードとが共通化している。そし
てこの共通端子と５ボルト止電源との間に100オームの
抵抗19が狭まっている。光サイリスター20の値レベル以
上の波長0.78ミクロンの光入力Ｘが光サイリスタ20に入
力すると、このサイリスタは導通状態となる。すると、
抵抗17に流れる電流が増加し、発光ダイオード21のアノ
ードに加わる電圧が落ちる。この電圧がこの発光ダイオ
ードの値電圧約1.5ボルトより低くなるように抵抗19の
値を１キロオームと設定しておく。すると、光サイリス
タ20が導通状態のときには発光ダイオードは発光しな
い。また光サイリスタ20の光入力が光サイリスター20の
値以下のレベルとなると、この光サイリスタは遮断状態
となり、抵抗19を流れる電流は低減し、そのため発光ダ
イオード21のアノード側の電圧が上昇し、PN発光ダイオ
ード21のしきい値電圧1.5ボルトを越え、発光する。こ
のようにして、光入力の状態と常に反対の状態の光出力
が得られる。
以上説明した実施例では、半導体基板上に微少な素子
がモノリシックに形成されているために電子回路のよう
に小型化が可能で、消費電力が小さく、かつ光で情報が
やりとり出来るように入力も出力の光で行なわれる機能
を有する光否定回路が得られる。
がモノリシックに形成されているために電子回路のよう
に小型化が可能で、消費電力が小さく、かつ光で情報が
やりとり出来るように入力も出力の光で行なわれる機能
を有する光否定回路が得られる。
第３図は第２の発明の実施例を説明する図である。
半導体基板31はＮ形GaAs半導体が用いられた。この半
導体基板上に厚み５ミクロンの高純度GaAsで出来た共通
抵抗層37が形成された。抵抗値はほぼ１キロオームであ
った。さらに厚さ２ミクロンのＮ形AlGaAs半導体層32が
共通抵抗層37の上一面に形成された。このＮ形AlGaAs半
導体層32を共通層として、この半導体基板上に２つの素
子を形成された。第３図の左断面図において、左半分に
は光サイリスタが形成され、右半分には発光ダイオード
が形成された。
導体基板上に厚み５ミクロンの高純度GaAsで出来た共通
抵抗層37が形成された。抵抗値はほぼ１キロオームであ
った。さらに厚さ２ミクロンのＮ形AlGaAs半導体層32が
共通抵抗層37の上一面に形成された。このＮ形AlGaAs半
導体層32を共通層として、この半導体基板上に２つの素
子を形成された。第３図の左断面図において、左半分に
は光サイリスタが形成され、右半分には発光ダイオード
が形成された。
構成する素子は第１の発明と同様であるが、光サイリ
スタとしてNPNP光サイリスタ27が用いられていること
と、この素子のＰ形半導体であるアノードと共通化して
いる部分がPN発光ダイオードのＮ形半導体であるカソー
ドである点が、異なる。この実施例でも、光入力の状態
と常に反対の状態の光出力が得られる。
スタとしてNPNP光サイリスタ27が用いられていること
と、この素子のＰ形半導体であるアノードと共通化して
いる部分がPN発光ダイオードのＮ形半導体であるカソー
ドである点が、異なる。この実施例でも、光入力の状態
と常に反対の状態の光出力が得られる。
以上説明した実施例では、半導体基板上に微妙な素子
がモノリシックに形成されているために電子回路のよう
に小型化が可能で、消費電力が小さく、かつ光で情報が
やりとり出来るように入力も出力の光で行なわれる機能
を有する光否定回路が得られる。
がモノリシックに形成されているために電子回路のよう
に小型化が可能で、消費電力が小さく、かつ光で情報が
やりとり出来るように入力も出力の光で行なわれる機能
を有する光否定回路が得られる。
上記第１及び第２の実施例において述べられた、各層
の厚みや組成は特に限定されるものではないことは明か
である。
の厚みや組成は特に限定されるものではないことは明か
である。
上記第１及び第２の実施例においては、GaAs/GaAlAs
系半導体が用いられたが、この材料系に本発明は限定さ
れず、InP/InGaAsP系などの他の化合物半導体でも可能
である。
系半導体が用いられたが、この材料系に本発明は限定さ
れず、InP/InGaAsP系などの他の化合物半導体でも可能
である。
上記第１及び第２の実施例においては、発光ダイオー
ドとして共振器のないLEDが用いられたが、共振器構成
を有しレーザー出力が得られるダイオードレーザでもよ
い。
ドとして共振器のないLEDが用いられたが、共振器構成
を有しレーザー出力が得られるダイオードレーザでもよ
い。
（発明の効果） 以上説明したように、本発明によると、半導体基板上
に微少な素子がモノリシックに形成されているために電
子回路のように小型化が可能で、消費電力が小さく、か
つ光で情報がやりとり出来るように入力も出力の光で行
なわれる機能を有する光否定回路が得られた。
に微少な素子がモノリシックに形成されているために電
子回路のように小型化が可能で、消費電力が小さく、か
つ光で情報がやりとり出来るように入力も出力の光で行
なわれる機能を有する光否定回路が得られた。
第１図は第１の発明の実施例を説明する図であり、 11……Ｐ形GaAs半導体基板、 12……Ｐ形AlGaAsアノード層、 131……Ｎ形GaAsベース吸収層、 132……Ｐ形GaAsベース吸収層、 133……Ｎ形AlGaAsカソード層、 134……光サイリスタ入射口、 14……素子分離層、 151……GaAs発光層、 152……Ｎ形AlGaAsカソード層、 153……光ダイオード出射口、 135……入射光、 154……出射光、 16……Ｎ形電極、 17……GaAs共通抵抗層、 18……Ｐ形電極、 19……GaAlAs抵抗層、を表す。 第２図（ａ）は、本発明の第１の発明を説明する光否定
回路の回路図であり、（ｂ）は、本発明の第２の発明を
説明する光否定回路の回路図であり、 20……PNPN光サイリスタ、 21……PN発光ダイオード、 22……NPNP光サイリスタ、 24……電源端子、 17……共通抵抗、 19……抵抗、を表わす。 第３図は第２の発明の実施例を説明する図であり、 31……Ｎ形GaAs半導体基板、 32……Ｎ形AlGaAsカソード層、 331……Ｐ形GaAsベース吸収層、 332……Ｎ形GaAsベース吸収層、 333……Ｐ形AlGaAsアノード層、 334……光サイリスタ入射口、 335……入射光、 34……素子分離層、 351……GaAs発光層、 352……Ｐ形AlGaAsアノード層、 353……光ダイオード出射口、 335……入射光、 354……出射光、 36……Ｎ形電極、 37……GaAs共通抵抗層、 38……Ｎ形電極、 39……GaAlAs抵抗層、 を表す。
回路の回路図であり、（ｂ）は、本発明の第２の発明を
説明する光否定回路の回路図であり、 20……PNPN光サイリスタ、 21……PN発光ダイオード、 22……NPNP光サイリスタ、 24……電源端子、 17……共通抵抗、 19……抵抗、を表わす。 第３図は第２の発明の実施例を説明する図であり、 31……Ｎ形GaAs半導体基板、 32……Ｎ形AlGaAsカソード層、 331……Ｐ形GaAsベース吸収層、 332……Ｎ形GaAsベース吸収層、 333……Ｐ形AlGaAsアノード層、 334……光サイリスタ入射口、 335……入射光、 34……素子分離層、 351……GaAs発光層、 352……Ｐ形AlGaAsアノード層、 353……光ダイオード出射口、 335……入射光、 354……出射光、 36……Ｎ形電極、 37……GaAs共通抵抗層、 38……Ｎ形電極、 39……GaAlAs抵抗層、 を表す。
Claims (2)
- 【請求項１】入射光によりスイッチするPNPN形の光サイ
リスタと、PN形の発光ダイオード（ダイオードレーザも
含む、以後発光ダイオードと総称する）が１つの共通の
半導体基板上に形成され、かつ前記光サイリスタのアノ
ード層と発光ダイオードのアノード層が共通層であり、
かつ光サイリスタ層のゲート吸収層及びカソード層と発
光ダイオードの発光層及びカソード層が素子分離層によ
り分離されてあることを特徴とする光否定回路。 - 【請求項２】入射光によりスイッチするNPNP形の光サイ
リスタと、PN形の発光ダイオードが１つの共通の半導体
基板上に形成され、かつ前記光サイリスタのカソード層
と発光ダイオードのカソード層が共通層であり、かつ光
サイリスタ層のゲート吸収層及びアノード層と発光ダイ
オードの発光層及びアノード層が素子分離層により分離
されてあることを特徴とする光否定回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12885288A JP2625890B2 (ja) | 1988-05-25 | 1988-05-25 | 光否定回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12885288A JP2625890B2 (ja) | 1988-05-25 | 1988-05-25 | 光否定回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01297859A JPH01297859A (ja) | 1989-11-30 |
| JP2625890B2 true JP2625890B2 (ja) | 1997-07-02 |
Family
ID=14994969
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12885288A Expired - Lifetime JP2625890B2 (ja) | 1988-05-25 | 1988-05-25 | 光否定回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2625890B2 (ja) |
-
1988
- 1988-05-25 JP JP12885288A patent/JP2625890B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01297859A (ja) | 1989-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4910571A (en) | Optical semiconductor device | |
| US5132982A (en) | Optically controlled surface-emitting lasers | |
| JP2784011B2 (ja) | 自己走査型発光素子アレイ | |
| JP2790631B2 (ja) | 自己走査形発光素子アレイ | |
| JP2784010B2 (ja) | 自己走査型発光素子アレイ | |
| JP3016302B2 (ja) | ｐｎｐｎ半導体素子とその駆動回路 | |
| JPH0738457B2 (ja) | 光・電子双安定素子 | |
| JP2710171B2 (ja) | 面入出力光電融合素子 | |
| JPH0645633A (ja) | 半導体光スイッチとその駆動方法 | |
| JP2625890B2 (ja) | 光否定回路 | |
| JP2625889B2 (ja) | 光否定回路 | |
| JPH03142974A (ja) | 半導体発光素子アレイ | |
| JPH0210770A (ja) | 光セットリセット回路 | |
| JPH0217680A (ja) | 光制御回路 | |
| JP2815165B2 (ja) | 二方向注入型半導体レーザ装置 | |
| EP0593531A1 (en) | Active optical logic device incorporating a surface-emitting laser | |
| JP3214869B2 (ja) | リセット機能付き光機能素子 | |
| JP2839430B2 (ja) | 光双安定素子を有するシフトレジスタ | |
| JPH01297860A (ja) | 光電子集積回路 | |
| JPS6059772A (ja) | 半導体発光装置 | |
| JPH0666453B2 (ja) | 光電子集積回路 | |
| JPH11121875A (ja) | 面発光型半導体発光素子 | |
| JP2022163640A (ja) | 発光装置及び計測装置 | |
| JPS62503139A (ja) | 半導体デバイス | |
| JPH05218492A (ja) | 半導体光学機能素子 |