JP2784011B2 - 自己走査型発光素子アレイ - Google Patents
自己走査型発光素子アレイInfo
- Publication number
- JP2784011B2 JP2784011B2 JP24663088A JP24663088A JP2784011B2 JP 2784011 B2 JP2784011 B2 JP 2784011B2 JP 24663088 A JP24663088 A JP 24663088A JP 24663088 A JP24663088 A JP 24663088A JP 2784011 B2 JP2784011 B2 JP 2784011B2
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- emitting element
- light
- transistor
- thyristor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Led Devices (AREA)
- Dot-Matrix Printers And Others (AREA)
- Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
Description
本発明は発光素子を同一基板上に集積した発光素子ア
レイへの自己走査機能の付与と、その駆動の安定化に関
するものである。
レイへの自己走査機能の付与と、その駆動の安定化に関
するものである。
発光素子の代表的なものとしてLED（Light Emitting
Diode）及びLD（Laser Diode）が知られている。 LEDは化合物半導体（GaAs、GaP、AlGaAs、InGaAsP、I
nGaAlAs等）のPNまたはPIN接合を形成し、これに順方向
電圧を加えることにより接合内部にキャリアを注入し、
その再結合の過程で生じる発光現象を利用するものであ
る。 またLDはこのLED内部に導波路を設けた構造となって
いる。あるしきい値電流以上の電流をながすと注入され
る電子−正孔対が増加し反転分布状態となり、誘電放射
による光子の増倍（利得）が発生し、へき開面などを利
用した平行な反射鏡で発生した光が再び活性層に帰還さ
れレーザ発振が起こる。そして導波路の端面からレーザ
光が出ていくものである。 これらLED、LDと同じ発光メカニズムを有する発光素
子として発光機能を持つ負性抵抗素子（発光サイリス
タ、レーザサイリスタ等）も知られている。発光サイリ
スタは先に述べたような化合物半導体でPNPN構造を作る
ものであり、シリコンではサイリスタとして実用化され
ている（青木昌治編著、「発光ダイオード」工業調査
会、pp167〜169参照）。 この発光サイリスタの基本構造及び電流−電圧特性を
第６図、第７図に示す。第７図に示す構造はＮ形GaAs基
板上にPNPN構造を形成したもので通常の３端子サイリス
タとまったく同じ構成である。第６図も同様に通常のサ
イリスタとまったく同じＳ字形負性抵抗を表している。
この３端子サイリスタのゲートはON電圧を制御する働き
を持ち、ON電圧はゲート電圧に拡散電位を加えた電圧と
なる。またONした後、ゲート電極はカソード電圧とほぼ
一致するようになる。カソード電極が接地されていれば
ゲート電極は零ボルトとなる。またこの発光サイリスタ
は外部から光を入射することによりそのしきい電圧が低
下することが知られている。 さらにこの発光サイリスタの中に導波路を設けLDとま
ったく同じ原理でレーザサイリスタを形成する事もでき
る（田代他、1987年秋応用物理学会講演、番号18p−ZG
−10）。 これらの様な発光素、特にLEDは化合物半導体基板上
に多数個作られ、切断されて一つづつの発光素子として
パッケージングされ販売されている。また密着イメージ
センサ用及びプリンタ用光源としてのLEDは一つのチッ
プ上に複数個のLEDを並べたLEDアレイとして販売されて
いる。 一方密着形イメージセンサ、LEDプリンタ等では読み
取るポイント、書き込むポイントを指定するため、これ
ら発光素子による発光点の走査機能（光走査機能）が必
要である。 しかし、これらの従来の発光素子を用いて光走査を行
うためには、LEDアレイのなかに作られている一つ一つ
のLEDをワイヤボンディング等の技術により駆動ICに接
続し、このICで一つ一つのLEDを駆動させる必要があっ
た。このためLEDの数が多い場合、同数のワイヤボンデ
ィングが必要で、かつ、駆動ICも数多く必要となりコス
トが高くなってしまうという欠点があった。これは駆動
ICを設置するスペースを確保することが必要となり、コ
ンパクト化が困難という欠点を誘発していた。 またLEDを並べるピッチもワイヤボンディングの技術
で定まり、短ピッチ化が難しいという欠点があった。 そこで発明者らは、発光素子アレイ自身に自己走査機
能をもたせることにより、先に挙げたワイヤボンディン
グの数の問題、駆動ICの問題、コンパクト化、短ピッチ
化の問題を解決する発明を行なった。（特願昭63−6539
2）。この先の発明の内容を以下簡単に記す。 先の発明の主旨は、発光素子のターンオン電圧または
電流が、べつの発光素子のON状態によって影響を受ける
よう、即ち、相互作用をするよう構成することにより発
光の自己走査機能を実現することである。 第８図に先の発明１の実施例の第１の例（光結合によ
る方法）を示す。これは発光素子として先に述べた発光
サイリスタを用い、発生した光の一部が隣接する発光サ
イリスタに入射するよう構成したもので、光が入った発
光サイリスタのON電圧が低下する現象を利用するもので
ある。今転送クロックパルスφ３がハイレベルとなり、
発光サイリスタＴ（０）がONしているとする。このため
その両側に位置する発光サイリスタＴ（−１）、Ｔ
（１）のON電圧が低下する。このため次の転送クロック
パルスφ１にハイレベル圧が印可されると発光サイリス
タＴ（１）のみONさせる事が可能となる。これから自己
走査を行なうことができる。 第９図に第８図の構成のデバイス構造を示す。Ｎ形Ga
As基板上にＰ形（23）、Ｎ形（22）、Ｐ形（21）からな
る発光サイリスタを設け、それぞれのＰ形（21）層に接
触した電極（40）に転送クロックラインを接続した構成
となっている。動作は先に説明した通りである。 第10図に、先の発明の実施例の第２の例（電気的結合
による方法）を示す。第７図に示した三端子サイリスタ
のゲート端子を図中の抵抗RL、RIでお互いに接続した構
成である。今クロックパルスφ３がハイレベル電圧とな
り発光サイリスタＴ（０）がON状態になっているとす
る。このときノードG0はほぼ零ボルトとなっている。す
ると抵抗ネットワークから電流が流れ、発光サイリスタ
Ｔ（０）に近いノードが最も電圧が引き下げられ、離れ
ていくほど影響は少なくなる。次の転送クロックφ１に
ハイレベル電圧が加わると発光サイリスタＴ（１）とＴ
（−２）がON可能となるが、ノードG1のほうがノードG
-2より低い電圧となっているため、発光サイリスタＴ
（１）のみをONさせることができる。これから自己走査
を行なうことができる。 以上簡単に説明した先の発明１により、ワイヤボンデ
ィングの数の問題、駆動ICの問題、コンパクト化、短ピ
ッチ化の問題等を解決することが可能となった。 また発明者らは先の発明にたいして、さらに改良を行
なった。この改良は先の発明の転送クロックパルスの数
を減らすものである。 第８図、第９図の構成例（光結合による方法）ではON
発光素子から出射する光量を左右で変えることにより転
送クロック数を２つに減少させることができる。しかし
ながら第10図に示した構成例（電気的接続による方法）
では２相駆動化はできない。このため転送動作をさせる
ための駆動回路がそれほど簡単化出来ないという問題点
があった。 改良発明では、ダイオード、トランジスタ等の一方向
性を持つ素子を介して、発光素子間の電気的接続を行な
うことにより、２相の転送クロックにて自己走査を行な
うことが可能となる。その結果駆動回路を簡単化でき
る。 改良発明の実施例を紹介する。 改良発明の実施例の等価回路図を第11図に示す。これ
は発光しきい電圧、電流が外部から制御できる発光素子
の一例として、最も標準的な三端子の発光サイリスタを
用いた場合を表している。発光サイリスタＴ（−２）〜
Ｔ（＋２）は、それらが一列に並べられた構成となって
いる。発光サイリスタＴ（−２）〜Ｔ（＋２）は、それ
ぞれゲート電極G-2〜G+2を有す。各ゲート電極は負荷抵
抗RLを有し、かつ電気的相互作用を行なうダイオードD
-2〜D2を介して隣接する発光サイリスタのゲート電極と
電気的に接続されている。またゲート電極には電源電圧
VGKが印加されている。各単体発光サイリスタのアノー
ド電極に２本の転送クロックライン（φ１、φ２）がそ
れぞれ１素子おきに接続されている。 動作を説明すると、まず転送クロックφ２がハイレベ
ルとなり、発光素子Ｔ（０）がONしているとする。この
時、３端子サイリスタの特性からゲート電極G0は零ボル
ト近くまで引き下げられる（シリコンサイリスタの場合
約１ボルトである）。電源電圧VGKを例えば5Vとする
と、抵抗RL、ダイオードD-2〜D2のネットワークから各
発光サイリスタのゲート電圧が決まる。そして発光素子
Ｔ（０）に近い素子のゲート電圧が最も低下し、以降順
に発光素子Ｔ（０）から離れるに従いゲート電圧は上昇
していく。しかしながら、ダイオード特性の一方向性、
非対象性から電圧を下げる効果は発光素子Ｔ（０）の右
半分しか働かない。即ちゲート電極G1はゲート電極G0に
対し、ダイオードの順方向立ち上がり電圧Vdfだけ高い
電圧に設定され、ゲート電極G2はゲート電極G1に対し、
さらにダイオードの順方向立ち上がり電圧Vdfだけ高い
電圧に設定される。一方左半分に相当するゲート電極G
-1はダイオードD-1が逆バイアスとなっているため電流
が流れず、従って電源電圧VGKと同電位となる。次の転
送クロックパルスφ１は最近接の発光素子Ｔ（１）、Ｔ
（−１）及びＴ（３）、Ｔ（−３）等に加わるが、これ
らの中で最もON電圧が低い素子は（１）で、約2Vdfであ
る。次に低い素子は発光素子（３）であり、約4Vdfとな
る。発光素子Ｔ（−１）、Ｔ（−３）のON電圧は約VGK
＋Vdfとなる。以上から転送クロックパルスのハイレベ
ル電圧を2Vdfから4Vdfの間に設定しておけば発光素子Ｔ
（１）のみONさせることができ、転送動作を行なうこと
ができる。 また等価回路としてダイオードを示したが、第12図に
示すように、発光サイリスタTr1,Tr2および結合ダイオ
ードTr3等のトランジスタを用いて示しても、実効的に
等価である。 以上述べたように電気的結合用の素子としてダイオー
ド、トランジスタを用いることにより２相クロック駆動
可能な発光素子アレイを実現することができる。 以上簡単に説明した先の発明及び改良発明によりワイ
ヤボンディングの問題、駆動ICの問題、コンパクト化、
短ピッチ化の問題等を解決することができ、かつ駆動方
法も簡単化することができる。
Diode）及びLD（Laser Diode）が知られている。 LEDは化合物半導体（GaAs、GaP、AlGaAs、InGaAsP、I
nGaAlAs等）のPNまたはPIN接合を形成し、これに順方向
電圧を加えることにより接合内部にキャリアを注入し、
その再結合の過程で生じる発光現象を利用するものであ
る。 またLDはこのLED内部に導波路を設けた構造となって
いる。あるしきい値電流以上の電流をながすと注入され
る電子−正孔対が増加し反転分布状態となり、誘電放射
による光子の増倍（利得）が発生し、へき開面などを利
用した平行な反射鏡で発生した光が再び活性層に帰還さ
れレーザ発振が起こる。そして導波路の端面からレーザ
光が出ていくものである。 これらLED、LDと同じ発光メカニズムを有する発光素
子として発光機能を持つ負性抵抗素子（発光サイリス
タ、レーザサイリスタ等）も知られている。発光サイリ
スタは先に述べたような化合物半導体でPNPN構造を作る
ものであり、シリコンではサイリスタとして実用化され
ている（青木昌治編著、「発光ダイオード」工業調査
会、pp167〜169参照）。 この発光サイリスタの基本構造及び電流−電圧特性を
第６図、第７図に示す。第７図に示す構造はＮ形GaAs基
板上にPNPN構造を形成したもので通常の３端子サイリス
タとまったく同じ構成である。第６図も同様に通常のサ
イリスタとまったく同じＳ字形負性抵抗を表している。
この３端子サイリスタのゲートはON電圧を制御する働き
を持ち、ON電圧はゲート電圧に拡散電位を加えた電圧と
なる。またONした後、ゲート電極はカソード電圧とほぼ
一致するようになる。カソード電極が接地されていれば
ゲート電極は零ボルトとなる。またこの発光サイリスタ
は外部から光を入射することによりそのしきい電圧が低
下することが知られている。 さらにこの発光サイリスタの中に導波路を設けLDとま
ったく同じ原理でレーザサイリスタを形成する事もでき
る（田代他、1987年秋応用物理学会講演、番号18p−ZG
−10）。 これらの様な発光素、特にLEDは化合物半導体基板上
に多数個作られ、切断されて一つづつの発光素子として
パッケージングされ販売されている。また密着イメージ
センサ用及びプリンタ用光源としてのLEDは一つのチッ
プ上に複数個のLEDを並べたLEDアレイとして販売されて
いる。 一方密着形イメージセンサ、LEDプリンタ等では読み
取るポイント、書き込むポイントを指定するため、これ
ら発光素子による発光点の走査機能（光走査機能）が必
要である。 しかし、これらの従来の発光素子を用いて光走査を行
うためには、LEDアレイのなかに作られている一つ一つ
のLEDをワイヤボンディング等の技術により駆動ICに接
続し、このICで一つ一つのLEDを駆動させる必要があっ
た。このためLEDの数が多い場合、同数のワイヤボンデ
ィングが必要で、かつ、駆動ICも数多く必要となりコス
トが高くなってしまうという欠点があった。これは駆動
ICを設置するスペースを確保することが必要となり、コ
ンパクト化が困難という欠点を誘発していた。 またLEDを並べるピッチもワイヤボンディングの技術
で定まり、短ピッチ化が難しいという欠点があった。 そこで発明者らは、発光素子アレイ自身に自己走査機
能をもたせることにより、先に挙げたワイヤボンディン
グの数の問題、駆動ICの問題、コンパクト化、短ピッチ
化の問題を解決する発明を行なった。（特願昭63−6539
2）。この先の発明の内容を以下簡単に記す。 先の発明の主旨は、発光素子のターンオン電圧または
電流が、べつの発光素子のON状態によって影響を受ける
よう、即ち、相互作用をするよう構成することにより発
光の自己走査機能を実現することである。 第８図に先の発明１の実施例の第１の例（光結合によ
る方法）を示す。これは発光素子として先に述べた発光
サイリスタを用い、発生した光の一部が隣接する発光サ
イリスタに入射するよう構成したもので、光が入った発
光サイリスタのON電圧が低下する現象を利用するもので
ある。今転送クロックパルスφ３がハイレベルとなり、
発光サイリスタＴ（０）がONしているとする。このため
その両側に位置する発光サイリスタＴ（−１）、Ｔ
（１）のON電圧が低下する。このため次の転送クロック
パルスφ１にハイレベル圧が印可されると発光サイリス
タＴ（１）のみONさせる事が可能となる。これから自己
走査を行なうことができる。 第９図に第８図の構成のデバイス構造を示す。Ｎ形Ga
As基板上にＰ形（23）、Ｎ形（22）、Ｐ形（21）からな
る発光サイリスタを設け、それぞれのＰ形（21）層に接
触した電極（40）に転送クロックラインを接続した構成
となっている。動作は先に説明した通りである。 第10図に、先の発明の実施例の第２の例（電気的結合
による方法）を示す。第７図に示した三端子サイリスタ
のゲート端子を図中の抵抗RL、RIでお互いに接続した構
成である。今クロックパルスφ３がハイレベル電圧とな
り発光サイリスタＴ（０）がON状態になっているとす
る。このときノードG0はほぼ零ボルトとなっている。す
ると抵抗ネットワークから電流が流れ、発光サイリスタ
Ｔ（０）に近いノードが最も電圧が引き下げられ、離れ
ていくほど影響は少なくなる。次の転送クロックφ１に
ハイレベル電圧が加わると発光サイリスタＴ（１）とＴ
（−２）がON可能となるが、ノードG1のほうがノードG
-2より低い電圧となっているため、発光サイリスタＴ
（１）のみをONさせることができる。これから自己走査
を行なうことができる。 以上簡単に説明した先の発明１により、ワイヤボンデ
ィングの数の問題、駆動ICの問題、コンパクト化、短ピ
ッチ化の問題等を解決することが可能となった。 また発明者らは先の発明にたいして、さらに改良を行
なった。この改良は先の発明の転送クロックパルスの数
を減らすものである。 第８図、第９図の構成例（光結合による方法）ではON
発光素子から出射する光量を左右で変えることにより転
送クロック数を２つに減少させることができる。しかし
ながら第10図に示した構成例（電気的接続による方法）
では２相駆動化はできない。このため転送動作をさせる
ための駆動回路がそれほど簡単化出来ないという問題点
があった。 改良発明では、ダイオード、トランジスタ等の一方向
性を持つ素子を介して、発光素子間の電気的接続を行な
うことにより、２相の転送クロックにて自己走査を行な
うことが可能となる。その結果駆動回路を簡単化でき
る。 改良発明の実施例を紹介する。 改良発明の実施例の等価回路図を第11図に示す。これ
は発光しきい電圧、電流が外部から制御できる発光素子
の一例として、最も標準的な三端子の発光サイリスタを
用いた場合を表している。発光サイリスタＴ（−２）〜
Ｔ（＋２）は、それらが一列に並べられた構成となって
いる。発光サイリスタＴ（−２）〜Ｔ（＋２）は、それ
ぞれゲート電極G-2〜G+2を有す。各ゲート電極は負荷抵
抗RLを有し、かつ電気的相互作用を行なうダイオードD
-2〜D2を介して隣接する発光サイリスタのゲート電極と
電気的に接続されている。またゲート電極には電源電圧
VGKが印加されている。各単体発光サイリスタのアノー
ド電極に２本の転送クロックライン（φ１、φ２）がそ
れぞれ１素子おきに接続されている。 動作を説明すると、まず転送クロックφ２がハイレベ
ルとなり、発光素子Ｔ（０）がONしているとする。この
時、３端子サイリスタの特性からゲート電極G0は零ボル
ト近くまで引き下げられる（シリコンサイリスタの場合
約１ボルトである）。電源電圧VGKを例えば5Vとする
と、抵抗RL、ダイオードD-2〜D2のネットワークから各
発光サイリスタのゲート電圧が決まる。そして発光素子
Ｔ（０）に近い素子のゲート電圧が最も低下し、以降順
に発光素子Ｔ（０）から離れるに従いゲート電圧は上昇
していく。しかしながら、ダイオード特性の一方向性、
非対象性から電圧を下げる効果は発光素子Ｔ（０）の右
半分しか働かない。即ちゲート電極G1はゲート電極G0に
対し、ダイオードの順方向立ち上がり電圧Vdfだけ高い
電圧に設定され、ゲート電極G2はゲート電極G1に対し、
さらにダイオードの順方向立ち上がり電圧Vdfだけ高い
電圧に設定される。一方左半分に相当するゲート電極G
-1はダイオードD-1が逆バイアスとなっているため電流
が流れず、従って電源電圧VGKと同電位となる。次の転
送クロックパルスφ１は最近接の発光素子Ｔ（１）、Ｔ
（−１）及びＴ（３）、Ｔ（−３）等に加わるが、これ
らの中で最もON電圧が低い素子は（１）で、約2Vdfであ
る。次に低い素子は発光素子（３）であり、約4Vdfとな
る。発光素子Ｔ（−１）、Ｔ（−３）のON電圧は約VGK
＋Vdfとなる。以上から転送クロックパルスのハイレベ
ル電圧を2Vdfから4Vdfの間に設定しておけば発光素子Ｔ
（１）のみONさせることができ、転送動作を行なうこと
ができる。 また等価回路としてダイオードを示したが、第12図に
示すように、発光サイリスタTr1,Tr2および結合ダイオ
ードTr3等のトランジスタを用いて示しても、実効的に
等価である。 以上述べたように電気的結合用の素子としてダイオー
ド、トランジスタを用いることにより２相クロック駆動
可能な発光素子アレイを実現することができる。 以上簡単に説明した先の発明及び改良発明によりワイ
ヤボンディングの問題、駆動ICの問題、コンパクト化、
短ピッチ化の問題等を解決することができ、かつ駆動方
法も簡単化することができる。
従来例で説明した改良発明において、結合用素子とし
てダイオード、トランジスタ等の一方向性を持つ素子を
用いることにより２相クロックによる転送動作を可能に
した。しかし転送クロック電圧幅が2Vdfと狭いという問
題点があった。
てダイオード、トランジスタ等の一方向性を持つ素子を
用いることにより２相クロックによる転送動作を可能に
した。しかし転送クロック電圧幅が2Vdfと狭いという問
題点があった。
本発明は制御電極間を電気的手段により接続する方法
を改良し、転送クロック電圧幅を広く取ることを可能と
するものである。このための手段としてカレントミラー
回路を用いる。 本発明は、しきい電圧もしくはしきい電流を制御する
ための制御電極を有する積層半導体型発光素子を多数
個、一次元，二次元，もしくは三次元的に配列し、各発
光素子の制御電極を、各々の発光素子の近傍に位置する
少なくとも２つの発光素子の制御電極と互いに電気的手
段にて接続したネットワーク配線を形成し、各発光素子
に、外部から電圧もしくは電流を印加するクロックライ
ンを接続した発光素子アレイであって、該電気的手段が
以下に示すトランジスタを用いたカレントミラー回路で
ある発光素子アレイである。 A.各トランジスタの制御電極が各発光素子の第１の制御
電極に接続されて、該トランジスタと該発光素子内のト
ランジスタ回路とがカレントミラー回路を構成する。 B.該トランジスタは、制御電極が接続された発光素子に
対して一定方向に位置する近傍の発光素子の第２の制御
電極に接続され、該第２の制御電極の電位が該トランジ
スタにより制御可能とされている。 本発明のカレントミラー回路の形成方法としては、例
えば各発光素子のバイアス電圧が印加される第２導電型
半導体に接する第１導電型半導体（第１の制御電極）に
制御電極が接続されたトランジスタを、該発光素子の一
定方向近傍の発光素子の、クロックラインが接続された
第１導電型半導体に接する第２導電型半導体（第２の制
御電極）、に接続する方法があげられる。 本発明に使用するトランジスタとしては、発光素子に
使用する半導体と同種の物を使用することが、発光素子
アレイの小型化にたいして効果があるので好ましい。 発光素子の制御電極電位をトランジスタを介して制御
するには、制御電極をトランジスタを介して例えばアー
スして、制御電極電位を降圧可能とする方法がある。 本発明に使用する発光素子としては、しきい電圧もし
くはしきい電流が外部から制御可能な発光素子であれ
ば、任意の素子が使用できる。なかでも、例えばＰ形導
電形半導体領域及びＮ導電形半導体領域を複数積層した
発光素子等の負性抵抗を有する発光素子を用いることが
望ましい。 またカレントミラー回路を構成するトランジスタを発
光素子を形成しているＰ形、Ｎ形層を組み合わせて形成
すると、簡単な製造方法で、実現できるので好ましい。
を改良し、転送クロック電圧幅を広く取ることを可能と
するものである。このための手段としてカレントミラー
回路を用いる。 本発明は、しきい電圧もしくはしきい電流を制御する
ための制御電極を有する積層半導体型発光素子を多数
個、一次元，二次元，もしくは三次元的に配列し、各発
光素子の制御電極を、各々の発光素子の近傍に位置する
少なくとも２つの発光素子の制御電極と互いに電気的手
段にて接続したネットワーク配線を形成し、各発光素子
に、外部から電圧もしくは電流を印加するクロックライ
ンを接続した発光素子アレイであって、該電気的手段が
以下に示すトランジスタを用いたカレントミラー回路で
ある発光素子アレイである。 A.各トランジスタの制御電極が各発光素子の第１の制御
電極に接続されて、該トランジスタと該発光素子内のト
ランジスタ回路とがカレントミラー回路を構成する。 B.該トランジスタは、制御電極が接続された発光素子に
対して一定方向に位置する近傍の発光素子の第２の制御
電極に接続され、該第２の制御電極の電位が該トランジ
スタにより制御可能とされている。 本発明のカレントミラー回路の形成方法としては、例
えば各発光素子のバイアス電圧が印加される第２導電型
半導体に接する第１導電型半導体（第１の制御電極）に
制御電極が接続されたトランジスタを、該発光素子の一
定方向近傍の発光素子の、クロックラインが接続された
第１導電型半導体に接する第２導電型半導体（第２の制
御電極）、に接続する方法があげられる。 本発明に使用するトランジスタとしては、発光素子に
使用する半導体と同種の物を使用することが、発光素子
アレイの小型化にたいして効果があるので好ましい。 発光素子の制御電極電位をトランジスタを介して制御
するには、制御電極をトランジスタを介して例えばアー
スして、制御電極電位を降圧可能とする方法がある。 本発明に使用する発光素子としては、しきい電圧もし
くはしきい電流が外部から制御可能な発光素子であれ
ば、任意の素子が使用できる。なかでも、例えばＰ形導
電形半導体領域及びＮ導電形半導体領域を複数積層した
発光素子等の負性抵抗を有する発光素子を用いることが
望ましい。 またカレントミラー回路を構成するトランジスタを発
光素子を形成しているＰ形、Ｎ形層を組み合わせて形成
すると、簡単な製造方法で、実現できるので好ましい。
本発明ではカレントミラー回路を用いて発光素子間の
電気的接続を行なうことにより、実施例にて詳細に説明
するように２相の転送クロックにて自己走査を行なうこ
とが可能となり、かつ転送クロックパルス電圧幅を広く
取ることが可能となる。
電気的接続を行なうことにより、実施例にて詳細に説明
するように２相の転送クロックにて自己走査を行なうこ
とが可能となり、かつ転送クロックパルス電圧幅を広く
取ることが可能となる。
＜実施例１＞ 実施例１の原理の等価回路図を第１図に示す。これは
発光しきい電圧、電流が外部から制御できる発光素子の
一例として、最も標準的な三端子の発光サイリスタを用
いた場合を表している。PNPトランジスタTr1とNPNトラ
ンジスタTr2の組合せによりサイリスタが構成されてい
る。トランジスタTr3のベースはNPNトランジスタTr2の
ベースに接続され、NPNトランジスタTr2と組合わさって
カレントミラー回路を構成している。発光サイリスタＴ
（−１）〜Ｔ（１）は、一列に並べられ、かつ発光サイ
リスタ間がカレントミラー回路により接続された構成で
ある。 発光サイリスタＴ（−２）〜Ｔ（＋２）はそれぞれゲ
ート電極G-1〜G+2を有し、該ゲート電極は負荷抵抗RLを
有す。ゲート電極には電源電圧VGKが印加される。各単
体発光サイリスタのアノード電極（Tr1のエミッタ）に
２本の転送クロックライン（φ１、φ２）がそれぞれ１
素子おきに接続される。クロックラインにはクロックラ
インの電流を制限するために抵抗Reが設けられる。 動作を説明する。まず転送クロックφ２がハイレベル
となり、発光素子Ｔ（０）がONしているとする。この
時、３端子サイリスタの特性からゲート電極G0は零ボル
ト近くまで引き下げられる（シリコンサイリスタの場合
約１ボルトである）。電源電圧VGKを5Vとすると、ゲー
トG0から抵抗RLで制限された電流が流れ込む。またエミ
ッタ（アノード）からは抵抗Reで制限された電流が流れ
込む。さてトランジスタTr2とTr3はカレントミラー回路
になっているため、トランジスタTr3にはTr2に比例した
電流駆動能力が備わる。この電流駆動能力からトランジ
スタTr3のコレクタに接続される抵抗RLを介して電流を
引き込み、隣の発光素子Ｔ（１）のゲート電極G1の電位
を引き下げる。トランジスタTr3の駆動能力を適当に調
整することにより、ゲート電極G1の電位をほぼ零まで下
げることができる。発光素子Ｔ（１）のON電圧はゲート
電極G1の電位より拡散電位Vdfだけ高い電圧となるた
め、転送クロックφ１の電圧は拡散電位Vdf以上であれ
ばON状態を発光素子Ｔ（１）に伝達できる。 さてこのように発光素子Ｔ（１）のON電圧は下がる事
になるが、反対側に位置する発光素子Ｔ（−１）のON電
圧は変化しない。これはゲートG0がほぼ零にまで下がっ
たとしても、発光素子Ｔ（−１）のON電圧を定めるゲー
トG-1の電圧に影響を与えないからである。 以上のことから、このカレントミラーを用いた発光素
子アレイはVdfからVGK＋Vdfまでの転送クロックパルス
電圧によって動作し、電圧幅としてVGKという広い幅で
動作させることができる。 本実施例において負荷抵抗RLは必ずしも必要でなく、
これを除去しても動作する。 本実施例では転送クロックパルスが２相の場合で動作
を説明したが、３相以上であっても、もちろん動作す
る。さらに第１図では発光素子を一例に並べているが、
配列を直線にする必要はなく、応用によって蛇行させて
もよいし、途中から二列以上に増やすことも可能であ
る。またこの説明では発光サイリスタに限定して説明し
たが同様な機能を持つデバイスであればこれに限られず
何でもあっても良い。さらには、発光素子はレーザサイ
リスタであってもよい。この駆動方法は発光素子を単体
部品で構成してもよく、また次の実施例で示すようにな
んらかの方法により集積化してもよい。 ＜実施例２＞ 実施例１では等価回路を示し説明したが、実施例２は
実施例１を集積化して作成する場合の構成についての説
明するものである。本実施例の要点はカレントミラー回
路Tr2、Tr3を発光サイリスタと同じ工程で形成すること
のできる構造にある。 本発明の構造概念図を第２図に示す。接地されたＮ形
GaAs基板（１）上にＮ形半導体層（24）、Ｐ形半導体層
（23）、Ｎ形半導体層（22）、Ｐ形半導体層（21）の各
層を形成する。そしてホトリソグラフィ等及びエッチン
グにより分離溝（50）を設け各単体発光素子Ｔ（−１）
〜Ｔ（＋１）に分離する。アノード電極（40）はＰ形半
導体層（21）とオーミック接触を有し、ゲート電極（4
1）はｎ形半導体層（22）とオーミック接触を有す。絶
縁層（30）は素子と配線との短絡を防ぎ、同時に特性劣
化を防ぐための保護膜でもある。図中波線で囲った部分
がトランジスタTr3であり、ゲート電極（41）に接続さ
れる。トランジスタTr3はコレクタ（22）、ベース（2
3）、エミッタ（24）を有す。トランジスタTr1はエミッ
タ（21）、ベース（22）、コレクタ（23）を有し、トラ
ンジスタTr2はコレクタ（22）、ベース（22）、エミッ
タ（24）を有す。 トランジスタTr2のベースは、トランジスタTr3のベー
スが電気的に接続されている。またこれらのトランジス
タのコレクタは分離されている。ゲート電極（41）は負
荷抵抗RLを介して電源VGKに接続され、基板１は接地さ
れる。基板１はトランジスタTr2、Tr3のエミッタになっ
ている。 絶縁層（30）としては、光が外へ出やすいように発光
サイリスタの発光波長の光がよく通る材質をもちいるこ
とが望ましい。一方各素子間に光結合が発生すると本実
施例の転送動作が影響されることがある。これを防止す
るため、ゲート電極の一部を発光素子間の分離溝のなか
に入れ、光結合を防止する構造としている。 本実施例の構成は実施例１（第１図）に示した等価回
路と全く同じ構成であり、毎度く同じ動作をする。従っ
て、転送クロックφ１、φ２のハイレベル電圧を交互に
互いに少しづつ重なるように設定すれば、発光サイリス
タのON状態は順次転送されていく。即ち、発光点が順次
転送される。 本実施例では転送クロックパルスとして、２相のパル
スφ１、φ２を想定したが、より安定な転送動作を求め
る場合にはこれを３相、４相と増加させてもよい。 また本実施例では発光サイリスタの構造を最も簡単な
場合について示したが、発光効率を上げるために、より
複雑な構造、層構成を導入しても良い。その具体的な例
としてダブルヘテロ構造の採用が挙げられる。一例を第
13図に示す（田代他1987年春応用物理学会講演、番号28
p−ZE−８）。これはＮ形GaAs基板上に0.5μｍのＮ形Ga
As層を積み、その上にバンドギャップの広いＮ形AlGaAs
を１μｍ、Ｐ形GaAs層を5nm、Ｎ形GaAs層を１μｍ、バ
ンドギャップの広いＰ形AlGaAsを１μｍ、そして取り出
し電極とのオーミンク接触をとるためのＰ形GaAs層を0.
15μｍ積層した構成である。発光層は間に挟まれた、１
μｍのＮ形GaAs層である。これは注入された電子、正孔
がバンドギャップの狭いGaAs層に閉じ込められ、この領
域で再結合し発光する。 またここではPNPNのサイリスタ構成を例に説明した
が、この電位を検知し、しきい電圧が低下し、これを利
用して転送動作を行わせるという機能は、PNPN構成のみ
に限られず、その機能が達成できる素子であれば特に限
定されない。例えば、PNPNの４層構成でなく、６層以上
の構成でも同様な効果を期待でき、まったく同様な自己
走査機能を達成することが可能である。さらには静電誘
導（SI）サイリスタまたは電界制御サイリスタ（FCT）
と呼ばれるサイリスタを用いてもまったく同様である。
このSIサイリスタまたはFCTは電流ブロックとして働く
中央のＰ形半導体層を空乏層で置き換えた構造となって
いる（S.M.Sze著、Physics of Semiconductor Device
s、2nd Edition pp238−240）。 ＜実施例３＞ 実施例３を第３図、第４図、第５図に示す。この実施
例は実施例２の、より現実的な構造を示したものであ
る。第３図に本実施例の平面図を、第４図に第３図のＸ
−Ｘ′ラインの断面図を、第５図に第３図のＹ−Ｙ′ラ
インの断面図を示す。 第３図について説明する。 各発光サイリスタのゲートにつながる負荷抵抗RLは負
荷抵抗（63）とし、発光サイリスタＴ（−１）〜Ｔ
（１）を構成する半導体層を流用している。カレントミ
ラー用トランジスタTr3（−１）〜Tr3（１）のコレクタ
はコンタクト穴C1を通ってゲート電極（41）に接続され
る。コンタクト穴C1は半導体層と電極との接続孔であ
る。発光サイリスタのアノード電極（40）と転送クロッ
クラインφ１、φ２とはスルーホールの接続孔C2を用い
て接続される。電源ライン（42）は電源電圧VGKに接続
され、負荷抵抗（63）（即ちRL）に接続される。またこ
れはゲート電極（41）と同時に形成される。ここでゲー
ト電極（41）は発光素子Ｔ（−２）〜Ｔ（＋１）がその
発光によりお互いに影響しあう事を防ぐための遮光層を
も兼ねている。 第４図にＸ−Ｘ′ラインでの断面構造図を、第５図に
Ｙ−Ｙ′ラインでの断面構造図を示す。発光素子はＮ形
GaAs基板（１）上にＮ形GaAs層（24b）、Ｎ形AlGaAs層
（24a）、Ｐ形GaAs層（23）、Ｎ形GaAs層（22）、Ｐ形A
lGaAs層（21b）、Ｐ形GaAs層（21a）の各層を形成す
る。そしてホトリソグラフィ等及びエッチングにより、
各単体発光素子に分離する（分離溝（50））。また分離
溝（51）は発光素子Ｔ（０）とカレントミラー用トラン
ジスタT3rとを分離するための溝である。負荷抵抗（6
3）:RLは発光素子のＮ形GaAs層（22）を用いている。こ
れは別の層を用いてもよい。例えばＰ層（23）を用い
る、あるいは別の抵抗領域を設け、これを用いてもよ
い。 本実施例３の製造工程を説明する。まずＮ形GaAs基板
上にＮ形GaAs層（24b）、Ｎ形AlGaAs層（24a）、Ｐ形Ga
As層（23）、Ｎ形GaAs層（22）、Ｐ形AlGaAs層（21
b）、Ｐ形GaAs層（21a）の各層を順次形成する。そして
分離溝（50）を形成し、発光素子及び抵抗間の分離を行
なう。次にゲートの取り出し部分及びトランジスタTr3
形成部分のＰ形AlGaAs層（21b）、Ｐ形GaAs層（21a）を
除去し、さらに分離溝（51）を形成する。この形層除去
工程で同時に抵抗（63）部のＰ形層も除去する。絶縁膜
（30）を形成し、コンタクト孔（C1）を設ける。電極
（40）（41）（42）を形成する。層間絶縁膜（31）を形
成して、スルーホールC2を設け、電極φ１、φ２を形成
する。以上の工程により本実施例３の構造が完成する。 この工程の順序は必ずしも上記のとおりである必要は
ないし、本構造の上にさらに透光性絶縁膜を設け、信頼
度を向上させるようにしてもよい。さらには発光素子上
の絶縁膜が厚くなり光透過率が低下することを嫌うな
ら、発光素子の上部絶縁膜の一部または全部をホトエッ
チング等の方法により除去してもよい。 尚、以上述べてきた本考案の一連の実施例は基板とし
て半導体板を用い、その電位を零ボルト（接地）とした
例を示してきたが、本考案はこれに限られず基板として
他の物質を用いてもよい。もっとも近い例でいえばクロ
ム（Cr）等をドウプした半絶縁性GaAs基板上に実施例の
ｎ形GaAs基板に相当するｎ形GaAs層を形成し、この上に
実施例で説明した構造を形成してもよい。また例えばガ
ラス、アルミナ等の絶縁基板上に半導体膜を形成し、こ
の半導体を用いて実施例の構造を形成してもよい。 本実施例ではLEDを対象に説明を行なってきたが、本
発明はレーザにも適用可能なことは言うまでもない。 ＜応用例＞ 以上の実施例にて説明してきた自己走査可能な発光素
子アレイは各種応用が期待できる。例として光走査の密
着イメージセンサ、光プリンタの書き込みヘッド、ディ
スプレイ等が挙げられ、これらの機器の低価格化、高性
能化に大きな寄与をすることができる。 上記実施例においては、各々隣接する発光素子の制御
電圧を互いに電気的手段にて接続しているが、例えば各
々接続する発光素子を１つおきの発光素子として、１つ
の発光素子アレイに２系列の走査機能を設けることも可
能である。また２次元、３次元の発光素子アレイの場合
には各発光素子は近傍の４つまたは６つ以上の発光素子
と電気的手段にて接続される。
発光しきい電圧、電流が外部から制御できる発光素子の
一例として、最も標準的な三端子の発光サイリスタを用
いた場合を表している。PNPトランジスタTr1とNPNトラ
ンジスタTr2の組合せによりサイリスタが構成されてい
る。トランジスタTr3のベースはNPNトランジスタTr2の
ベースに接続され、NPNトランジスタTr2と組合わさって
カレントミラー回路を構成している。発光サイリスタＴ
（−１）〜Ｔ（１）は、一列に並べられ、かつ発光サイ
リスタ間がカレントミラー回路により接続された構成で
ある。 発光サイリスタＴ（−２）〜Ｔ（＋２）はそれぞれゲ
ート電極G-1〜G+2を有し、該ゲート電極は負荷抵抗RLを
有す。ゲート電極には電源電圧VGKが印加される。各単
体発光サイリスタのアノード電極（Tr1のエミッタ）に
２本の転送クロックライン（φ１、φ２）がそれぞれ１
素子おきに接続される。クロックラインにはクロックラ
インの電流を制限するために抵抗Reが設けられる。 動作を説明する。まず転送クロックφ２がハイレベル
となり、発光素子Ｔ（０）がONしているとする。この
時、３端子サイリスタの特性からゲート電極G0は零ボル
ト近くまで引き下げられる（シリコンサイリスタの場合
約１ボルトである）。電源電圧VGKを5Vとすると、ゲー
トG0から抵抗RLで制限された電流が流れ込む。またエミ
ッタ（アノード）からは抵抗Reで制限された電流が流れ
込む。さてトランジスタTr2とTr3はカレントミラー回路
になっているため、トランジスタTr3にはTr2に比例した
電流駆動能力が備わる。この電流駆動能力からトランジ
スタTr3のコレクタに接続される抵抗RLを介して電流を
引き込み、隣の発光素子Ｔ（１）のゲート電極G1の電位
を引き下げる。トランジスタTr3の駆動能力を適当に調
整することにより、ゲート電極G1の電位をほぼ零まで下
げることができる。発光素子Ｔ（１）のON電圧はゲート
電極G1の電位より拡散電位Vdfだけ高い電圧となるた
め、転送クロックφ１の電圧は拡散電位Vdf以上であれ
ばON状態を発光素子Ｔ（１）に伝達できる。 さてこのように発光素子Ｔ（１）のON電圧は下がる事
になるが、反対側に位置する発光素子Ｔ（−１）のON電
圧は変化しない。これはゲートG0がほぼ零にまで下がっ
たとしても、発光素子Ｔ（−１）のON電圧を定めるゲー
トG-1の電圧に影響を与えないからである。 以上のことから、このカレントミラーを用いた発光素
子アレイはVdfからVGK＋Vdfまでの転送クロックパルス
電圧によって動作し、電圧幅としてVGKという広い幅で
動作させることができる。 本実施例において負荷抵抗RLは必ずしも必要でなく、
これを除去しても動作する。 本実施例では転送クロックパルスが２相の場合で動作
を説明したが、３相以上であっても、もちろん動作す
る。さらに第１図では発光素子を一例に並べているが、
配列を直線にする必要はなく、応用によって蛇行させて
もよいし、途中から二列以上に増やすことも可能であ
る。またこの説明では発光サイリスタに限定して説明し
たが同様な機能を持つデバイスであればこれに限られず
何でもあっても良い。さらには、発光素子はレーザサイ
リスタであってもよい。この駆動方法は発光素子を単体
部品で構成してもよく、また次の実施例で示すようにな
んらかの方法により集積化してもよい。 ＜実施例２＞ 実施例１では等価回路を示し説明したが、実施例２は
実施例１を集積化して作成する場合の構成についての説
明するものである。本実施例の要点はカレントミラー回
路Tr2、Tr3を発光サイリスタと同じ工程で形成すること
のできる構造にある。 本発明の構造概念図を第２図に示す。接地されたＮ形
GaAs基板（１）上にＮ形半導体層（24）、Ｐ形半導体層
（23）、Ｎ形半導体層（22）、Ｐ形半導体層（21）の各
層を形成する。そしてホトリソグラフィ等及びエッチン
グにより分離溝（50）を設け各単体発光素子Ｔ（−１）
〜Ｔ（＋１）に分離する。アノード電極（40）はＰ形半
導体層（21）とオーミック接触を有し、ゲート電極（4
1）はｎ形半導体層（22）とオーミック接触を有す。絶
縁層（30）は素子と配線との短絡を防ぎ、同時に特性劣
化を防ぐための保護膜でもある。図中波線で囲った部分
がトランジスタTr3であり、ゲート電極（41）に接続さ
れる。トランジスタTr3はコレクタ（22）、ベース（2
3）、エミッタ（24）を有す。トランジスタTr1はエミッ
タ（21）、ベース（22）、コレクタ（23）を有し、トラ
ンジスタTr2はコレクタ（22）、ベース（22）、エミッ
タ（24）を有す。 トランジスタTr2のベースは、トランジスタTr3のベー
スが電気的に接続されている。またこれらのトランジス
タのコレクタは分離されている。ゲート電極（41）は負
荷抵抗RLを介して電源VGKに接続され、基板１は接地さ
れる。基板１はトランジスタTr2、Tr3のエミッタになっ
ている。 絶縁層（30）としては、光が外へ出やすいように発光
サイリスタの発光波長の光がよく通る材質をもちいるこ
とが望ましい。一方各素子間に光結合が発生すると本実
施例の転送動作が影響されることがある。これを防止す
るため、ゲート電極の一部を発光素子間の分離溝のなか
に入れ、光結合を防止する構造としている。 本実施例の構成は実施例１（第１図）に示した等価回
路と全く同じ構成であり、毎度く同じ動作をする。従っ
て、転送クロックφ１、φ２のハイレベル電圧を交互に
互いに少しづつ重なるように設定すれば、発光サイリス
タのON状態は順次転送されていく。即ち、発光点が順次
転送される。 本実施例では転送クロックパルスとして、２相のパル
スφ１、φ２を想定したが、より安定な転送動作を求め
る場合にはこれを３相、４相と増加させてもよい。 また本実施例では発光サイリスタの構造を最も簡単な
場合について示したが、発光効率を上げるために、より
複雑な構造、層構成を導入しても良い。その具体的な例
としてダブルヘテロ構造の採用が挙げられる。一例を第
13図に示す（田代他1987年春応用物理学会講演、番号28
p−ZE−８）。これはＮ形GaAs基板上に0.5μｍのＮ形Ga
As層を積み、その上にバンドギャップの広いＮ形AlGaAs
を１μｍ、Ｐ形GaAs層を5nm、Ｎ形GaAs層を１μｍ、バ
ンドギャップの広いＰ形AlGaAsを１μｍ、そして取り出
し電極とのオーミンク接触をとるためのＰ形GaAs層を0.
15μｍ積層した構成である。発光層は間に挟まれた、１
μｍのＮ形GaAs層である。これは注入された電子、正孔
がバンドギャップの狭いGaAs層に閉じ込められ、この領
域で再結合し発光する。 またここではPNPNのサイリスタ構成を例に説明した
が、この電位を検知し、しきい電圧が低下し、これを利
用して転送動作を行わせるという機能は、PNPN構成のみ
に限られず、その機能が達成できる素子であれば特に限
定されない。例えば、PNPNの４層構成でなく、６層以上
の構成でも同様な効果を期待でき、まったく同様な自己
走査機能を達成することが可能である。さらには静電誘
導（SI）サイリスタまたは電界制御サイリスタ（FCT）
と呼ばれるサイリスタを用いてもまったく同様である。
このSIサイリスタまたはFCTは電流ブロックとして働く
中央のＰ形半導体層を空乏層で置き換えた構造となって
いる（S.M.Sze著、Physics of Semiconductor Device
s、2nd Edition pp238−240）。 ＜実施例３＞ 実施例３を第３図、第４図、第５図に示す。この実施
例は実施例２の、より現実的な構造を示したものであ
る。第３図に本実施例の平面図を、第４図に第３図のＸ
−Ｘ′ラインの断面図を、第５図に第３図のＹ−Ｙ′ラ
インの断面図を示す。 第３図について説明する。 各発光サイリスタのゲートにつながる負荷抵抗RLは負
荷抵抗（63）とし、発光サイリスタＴ（−１）〜Ｔ
（１）を構成する半導体層を流用している。カレントミ
ラー用トランジスタTr3（−１）〜Tr3（１）のコレクタ
はコンタクト穴C1を通ってゲート電極（41）に接続され
る。コンタクト穴C1は半導体層と電極との接続孔であ
る。発光サイリスタのアノード電極（40）と転送クロッ
クラインφ１、φ２とはスルーホールの接続孔C2を用い
て接続される。電源ライン（42）は電源電圧VGKに接続
され、負荷抵抗（63）（即ちRL）に接続される。またこ
れはゲート電極（41）と同時に形成される。ここでゲー
ト電極（41）は発光素子Ｔ（−２）〜Ｔ（＋１）がその
発光によりお互いに影響しあう事を防ぐための遮光層を
も兼ねている。 第４図にＸ−Ｘ′ラインでの断面構造図を、第５図に
Ｙ−Ｙ′ラインでの断面構造図を示す。発光素子はＮ形
GaAs基板（１）上にＮ形GaAs層（24b）、Ｎ形AlGaAs層
（24a）、Ｐ形GaAs層（23）、Ｎ形GaAs層（22）、Ｐ形A
lGaAs層（21b）、Ｐ形GaAs層（21a）の各層を形成す
る。そしてホトリソグラフィ等及びエッチングにより、
各単体発光素子に分離する（分離溝（50））。また分離
溝（51）は発光素子Ｔ（０）とカレントミラー用トラン
ジスタT3rとを分離するための溝である。負荷抵抗（6
3）:RLは発光素子のＮ形GaAs層（22）を用いている。こ
れは別の層を用いてもよい。例えばＰ層（23）を用い
る、あるいは別の抵抗領域を設け、これを用いてもよ
い。 本実施例３の製造工程を説明する。まずＮ形GaAs基板
上にＮ形GaAs層（24b）、Ｎ形AlGaAs層（24a）、Ｐ形Ga
As層（23）、Ｎ形GaAs層（22）、Ｐ形AlGaAs層（21
b）、Ｐ形GaAs層（21a）の各層を順次形成する。そして
分離溝（50）を形成し、発光素子及び抵抗間の分離を行
なう。次にゲートの取り出し部分及びトランジスタTr3
形成部分のＰ形AlGaAs層（21b）、Ｐ形GaAs層（21a）を
除去し、さらに分離溝（51）を形成する。この形層除去
工程で同時に抵抗（63）部のＰ形層も除去する。絶縁膜
（30）を形成し、コンタクト孔（C1）を設ける。電極
（40）（41）（42）を形成する。層間絶縁膜（31）を形
成して、スルーホールC2を設け、電極φ１、φ２を形成
する。以上の工程により本実施例３の構造が完成する。 この工程の順序は必ずしも上記のとおりである必要は
ないし、本構造の上にさらに透光性絶縁膜を設け、信頼
度を向上させるようにしてもよい。さらには発光素子上
の絶縁膜が厚くなり光透過率が低下することを嫌うな
ら、発光素子の上部絶縁膜の一部または全部をホトエッ
チング等の方法により除去してもよい。 尚、以上述べてきた本考案の一連の実施例は基板とし
て半導体板を用い、その電位を零ボルト（接地）とした
例を示してきたが、本考案はこれに限られず基板として
他の物質を用いてもよい。もっとも近い例でいえばクロ
ム（Cr）等をドウプした半絶縁性GaAs基板上に実施例の
ｎ形GaAs基板に相当するｎ形GaAs層を形成し、この上に
実施例で説明した構造を形成してもよい。また例えばガ
ラス、アルミナ等の絶縁基板上に半導体膜を形成し、こ
の半導体を用いて実施例の構造を形成してもよい。 本実施例ではLEDを対象に説明を行なってきたが、本
発明はレーザにも適用可能なことは言うまでもない。 ＜応用例＞ 以上の実施例にて説明してきた自己走査可能な発光素
子アレイは各種応用が期待できる。例として光走査の密
着イメージセンサ、光プリンタの書き込みヘッド、ディ
スプレイ等が挙げられ、これらの機器の低価格化、高性
能化に大きな寄与をすることができる。 上記実施例においては、各々隣接する発光素子の制御
電圧を互いに電気的手段にて接続しているが、例えば各
々接続する発光素子を１つおきの発光素子として、１つ
の発光素子アレイに２系列の走査機能を設けることも可
能である。また２次元、３次元の発光素子アレイの場合
には各発光素子は近傍の４つまたは６つ以上の発光素子
と電気的手段にて接続される。
以上述べてきたように、本発明は発光素子アレイ間を
カレントミラー回路を用いて結合させることにより、２
相の転送クロックで発光点の転送を行なうことができ、
かつ転送クロックパルス電圧の幅を広く取ることができ
る。またワイヤボンディングの数の減少、駆動ICの減
少、コンパクト化、短ピッチ化等が可能となる。 また本発明は密着イメージセンサ、光プリンタ、ディ
スプレイ等へ応用でき、これらの機器の性能向上、低価
格化に大きく寄与することができる。
カレントミラー回路を用いて結合させることにより、２
相の転送クロックで発光点の転送を行なうことができ、
かつ転送クロックパルス電圧の幅を広く取ることができ
る。またワイヤボンディングの数の減少、駆動ICの減
少、コンパクト化、短ピッチ化等が可能となる。 また本発明は密着イメージセンサ、光プリンタ、ディ
スプレイ等へ応用でき、これらの機器の性能向上、低価
格化に大きく寄与することができる。
第１図は本発明の第１の実施例を示す等価回路図、第２
図は本発明の第２の実施例を示す断面図、第３図は本発
明の第３の実施例を表わす平面図、第４図、及び第５図
は本発明の第３の実施例を表わす断面図、第６図は発光
サイリスタの電流電圧特性、第７図は三端子発光サイリ
スタの構成図、第８図は従来例（等価回路図）、第９図
は従来例（断面概略図）、第10図，第11図，及び第12図
は従来例の等価回路図、第13図はダブルヘテロ構造の発
光サイリスタの概略を表わす断面図である。
図は本発明の第２の実施例を示す断面図、第３図は本発
明の第３の実施例を表わす平面図、第４図、及び第５図
は本発明の第３の実施例を表わす断面図、第６図は発光
サイリスタの電流電圧特性、第７図は三端子発光サイリ
スタの構成図、第８図は従来例（等価回路図）、第９図
は従来例（断面概略図）、第10図，第11図，及び第12図
は従来例の等価回路図、第13図はダブルヘテロ構造の発
光サイリスタの概略を表わす断面図である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 田中 修平 大阪府大阪市東区道修町４丁目８番地 日本板硝子株式会社内 (56)参考文献 特開 昭48−96291（ＪＰ，Ａ) 特開 昭61−185981（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) B41J 2/45 B41J 2/455 H01L 33/00
Claims (6)
- 【請求項１】第１のトラジスタと第２のトランジスタで
構成される発光素子多数個を、一次元，二次元，もしく
は三次元的に配列し、 各発光素子の前記第１のトランジスタの第１の制御電極
を、各発光素子に対して一定方向近傍に位置する少なく
とも２つの発光素子の前記第２のトランジスタの第２の
制御電極に、第３のトランジスタを介して接続し、 各発光素子に、外部からクロックパルスを印加するクロ
ックラインを接続した発光素子アレイであって、 前記発光素子の第１のトランジスタと前記第３のトラン
ジスタとは、カレントミラー回路を構成し、 発光状態にある発光素子に接続されている前記第３のト
ランジスタが、それが接続されている他の発光素子の前
記第２の制御電極の電位を、前記クロックパルスが印加
されたときに発光状態となるように制御する、 ことを特徴とする自己走査形発光素子アレイ。 - 【請求項２】前記発光素子は、第１導電形半導体層及び
第２導電形半導体層を複数積層した積層半導体型発光素
子であり、前記カレントミラー回路を構成する前記第３
のトランジスタは、前記発光素子と同一基板上に形成さ
れていることを特徴とする請求項１記載の自己走査形発
光素子アレイ。 - 【請求項３】前記カレントミラー回路を構成する前記第
３のトランジスタは、前記発光素子を形成する第１導電
形半導体層及び第２導電形半導体層を利用して形成され
ていることを特徴とする請求項２記載の自己走査形発光
素子アレイ。 - 【請求項４】前記発光素子は、発光サイリスタ，レーザ
サイリスタ，静電誘導サイリスタ，または電界制御サイ
リスタであることを特徴とする請求項１記載の自己走査
形発光素子アレイ。 - 【請求項５】前記第２の制御電極は、電源ラインに接続
されている、請求項１〜４のいずれかに記載の自己走査
形発光素子アレイ。 - 【請求項６】前記発光素子の拡散電位をVdf,前記電源ラ
インの電源電圧をVGKとしたとき、前記クロックパルス
の電圧がVdfからVGK＋ddfの範囲で、発光素子を発光状
態にすることを特徴とする請求項５記載の自己走査形発
光素子アレイ。
Priority Applications (9)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24663088A JP2784011B2 (ja) | 1988-09-30 | 1988-09-30 | 自己走査型発光素子アレイ |
| EP99200061A EP0917213A1 (en) | 1988-03-18 | 1989-03-20 | Self-scanning light-emitting element array |
| DE68929071T DE68929071T2 (de) | 1988-03-18 | 1989-03-20 | Selbstabtastende Anordnung von lichtemittierenden Bauelementen |
| EP89302751A EP0335553B1 (en) | 1988-03-18 | 1989-03-20 | Self-scanning light-emitting element array |
| EP99200060A EP0917212B1 (en) | 1988-03-18 | 1989-03-20 | Self-scanning light-emitting element array |
| DE68929444T DE68929444T2 (de) | 1988-03-18 | 1989-03-20 | Selbstabtastende Anordnung von lichtemittierenden Bauelementen |
| US08/084,766 US5451977A (en) | 1988-03-18 | 1993-06-28 | Self-scanning light-emitting array and a driving method of the array |
| US08/426,060 US5814841A (en) | 1988-03-18 | 1995-04-21 | Self-scanning light-emitting array |
| HK98111843A HK1011114A1 (en) | 1988-03-18 | 1998-11-09 | Self-scanning light-emitting element array |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24663088A JP2784011B2 (ja) | 1988-09-30 | 1988-09-30 | 自己走査型発光素子アレイ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0292651A JPH0292651A (ja) | 1990-04-03 |
| JP2784011B2 true JP2784011B2 (ja) | 1998-08-06 |
Family
ID=17151260
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24663088A Expired - Fee Related JP2784011B2 (ja) | 1988-03-18 | 1988-09-30 | 自己走査型発光素子アレイ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2784011B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9013527B2 (en) | 2013-04-25 | 2015-04-21 | Fuji Xerox Co., Ltd. | Light-emitting component, print head and image forming apparatus |
| US9024985B2 (en) | 2013-04-24 | 2015-05-05 | Fuji Xerox Co., Ltd. | Light-emitting component, print head, image forming apparatus and method of manufacturing light-emitting component |
| US9177993B2 (en) | 2013-10-09 | 2015-11-03 | Fuji Xerox Co., Ltd. | Light emitting part, print head, and image forming apparatus |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4457437B2 (ja) | 1999-08-30 | 2010-04-28 | 富士ゼロックス株式会社 | 自己走査型発光装置 |
| JP4362905B2 (ja) | 1999-09-21 | 2009-11-11 | 富士ゼロックス株式会社 | 自己走査型発光装置、書き込み用光源および光プリンタ |
| JP4265049B2 (ja) | 1999-10-22 | 2009-05-20 | 富士ゼロックス株式会社 | 自己走査型発光素子アレイの駆動回路 |
| JP2001250980A (ja) * | 2000-03-03 | 2001-09-14 | Nippon Sheet Glass Co Ltd | ３端子発光サイリスタ |
| JP2001260410A (ja) | 2000-03-16 | 2001-09-25 | Nippon Sheet Glass Co Ltd | 光書込みヘッドおよび光点列ずれの補正方法 |
| KR20010100868A (ko) | 2000-04-06 | 2001-11-14 | 이주하라 요죠우 | 광기록 헤드와 그 조립 방법 |
| JP4352573B2 (ja) * | 2000-04-06 | 2009-10-28 | 富士ゼロックス株式会社 | 自己走査型発光素子アレイ |
| KR100760173B1 (ko) | 2000-04-06 | 2007-09-20 | 후지제롯쿠스 가부시끼가이샤 | 자기 주사형 발광 소자 어레이의 구동 방법 |
| JP4292747B2 (ja) * | 2002-02-25 | 2009-07-08 | 富士ゼロックス株式会社 | 発光サイリスタおよび自己走査型発光素子アレイ |
| JP4140332B2 (ja) * | 2002-10-02 | 2008-08-27 | 富士ゼロックス株式会社 | 発光素子および自己走査型発光素子アレイチップ |
| JP4182727B2 (ja) * | 2002-11-15 | 2008-11-19 | 富士ゼロックス株式会社 | 自己走査型発光素子アレイ、光プリンタヘッド、光プリンタ |
| JP4140358B2 (ja) * | 2002-11-27 | 2008-08-27 | 富士ゼロックス株式会社 | 発光サイリスタ、発光サイリスタの製造方法および発光素子アレイチップ |
| WO2005001944A1 (ja) | 2003-06-26 | 2005-01-06 | Nippon Sheet Glass Company, Limited | レンズ付き発光素子およびその製造方法 |
| JP4165436B2 (ja) | 2004-04-14 | 2008-10-15 | 富士ゼロックス株式会社 | 自己走査型発光素子アレイの駆動方法、光書き込みヘッド |
| JP4767634B2 (ja) * | 2005-09-13 | 2011-09-07 | 株式会社沖データ | 発光集積回路、光学ヘッド、及びそれを用いた画像形成装置 |
| US8134585B2 (en) | 2008-12-18 | 2012-03-13 | Fuji Xerox Co., Ltd. | Light-emitting element head, image forming apparatus and light-emission control method |
| JP5103502B2 (ja) * | 2010-05-21 | 2012-12-19 | 株式会社沖データ | 駆動装置、プリントヘッド及び画像形成装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5240837B2 (ja) * | 1972-03-23 | 1977-10-14 | ||
| JPS61185981A (ja) * | 1985-02-13 | 1986-08-19 | Nec Corp | 発光素子駆動回路 |
-
1988
- 1988-09-30 JP JP24663088A patent/JP2784011B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9024985B2 (en) | 2013-04-24 | 2015-05-05 | Fuji Xerox Co., Ltd. | Light-emitting component, print head, image forming apparatus and method of manufacturing light-emitting component |
| US9013527B2 (en) | 2013-04-25 | 2015-04-21 | Fuji Xerox Co., Ltd. | Light-emitting component, print head and image forming apparatus |
| US9177993B2 (en) | 2013-10-09 | 2015-11-03 | Fuji Xerox Co., Ltd. | Light emitting part, print head, and image forming apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0292651A (ja) | 1990-04-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2784011B2 (ja) | 自己走査型発光素子アレイ | |
| JP2790631B2 (ja) | 自己走査形発光素子アレイ | |
| JP2577089B2 (ja) | 発光装置およびその駆動方法 | |
| JP2577034B2 (ja) | 自己走査形発光素子アレイおよびその駆動方法 | |
| US6614055B1 (en) | Surface light-emitting element and self-scanning type light-emitting device | |
| EP0917212B1 (en) | Self-scanning light-emitting element array | |
| US5814841A (en) | Self-scanning light-emitting array | |
| JP2784010B2 (ja) | 自己走査型発光素子アレイ | |
| JP4649701B2 (ja) | 自己走査型発光装置 | |
| EP0288267B1 (en) | An optical semiconductor device | |
| JP2784052B2 (ja) | 自己走査型発光素子アレイおよびその駆動方法 | |
| JPH0992885A (ja) | 面発光素子および自己走査型発光装置 | |
| JP4068172B2 (ja) | 面発光サイリスタおよび自己走査型発光装置 | |
| US6717182B1 (en) | Edge-emitting light-emitting device having improved external luminous efficiency and self-scanning light-emitting device array comprising the same | |
| JP2016152244A (ja) | 発光素子、発光素子アレイ、光書込みヘッドおよび画像形成装置 | |
| US6919583B2 (en) | End surface light-emitting element having increased external light emission efficiency and self-scanning light-emitting element array using the same | |
| JP2001308375A (ja) | 発光素子および発光素子アレイ | |
| JP2001326383A (ja) | 発光ダイオードアレイ | |
| JP2744504B2 (ja) | 自己走査型発光素子アレイ | |
| JP2854556B2 (ja) | 自己走査形発光素子アレイおよびその駆動方法 | |
| JP2758587B2 (ja) | 自己走査形発光素子アレイを用いた光学装置 | |
| JP2001060718A (ja) | 発光サイリスタおよび自己走査型発光装置 | |
| JP3214869B2 (ja) | リセット機能付き光機能素子 | |
| JP2839430B2 (ja) | 光双安定素子を有するシフトレジスタ | |
| JP3975613B2 (ja) | 端面発光サイリスタおよび自己走査型発光装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080522 Year of fee payment: 10 |
|
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080522 Year of fee payment: 10 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080522 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080522 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080522 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080522 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |