JP2577034B2 - 自己走査形発光素子アレイおよびその駆動方法 - Google Patents
自己走査形発光素子アレイおよびその駆動方法Info
- Publication number
- JP2577034B2 JP2577034B2 JP6539288A JP6539288A JP2577034B2 JP 2577034 B2 JP2577034 B2 JP 2577034B2 JP 6539288 A JP6539288 A JP 6539288A JP 6539288 A JP6539288 A JP 6539288A JP 2577034 B2 JP2577034 B2 JP 2577034B2
- Authority
- JP
- Japan
- Prior art keywords
- emitting element
- light
- light emitting
- self
- element array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
- Dot-Matrix Printers And Others (AREA)
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、発光素子を同一基板上に集積した発光素子
アレイへの自己走査機能の付与に関するものである。
アレイへの自己走査機能の付与に関するものである。
［従来の技術］ 発光素子の代表的なものとしてLED（Light Emitting
Diode）およびLD（Laser Diode）が知られている。
Diode）およびLD（Laser Diode）が知られている。
LEDは化合物半導体（GaAs、GaP、GaAlAs等）のPNまた
はPIN接合を形成し、これに順方向電圧を加えることに
より接合内部にキャリアを注入し、その再結合の過程で
生じる発光現象を利用するものである。
はPIN接合を形成し、これに順方向電圧を加えることに
より接合内部にキャリアを注入し、その再結合の過程で
生じる発光現象を利用するものである。
またLDはこのLED内部に導波路を設けた構造となって
いる。あるしきい値電流以上の電流をながすと注入され
る電子−正孔対が増加し反転分布状態となり、誘導放射
による光子の増倍（利得）が発生し、へき開面などを利
用した平行な反射鏡で発生した光が再び活性層に帰還さ
れレーザ発振が起こる。そして導波路の端面からレーザ
光が出ていくものである。
いる。あるしきい値電流以上の電流をながすと注入され
る電子−正孔対が増加し反転分布状態となり、誘導放射
による光子の増倍（利得）が発生し、へき開面などを利
用した平行な反射鏡で発生した光が再び活性層に帰還さ
れレーザ発振が起こる。そして導波路の端面からレーザ
光が出ていくものである。
これらLED、LDと同じ発光メカニズムを有する発光素
子として発光機能を持つ負性抵抗素子（発光サイリス
タ、レーザサイリスタ等）も知られている。発光サイリ
スタは先に述べたような化合物半導体でPNPN構造を作る
ものであり、シリコンではサイリスタとして実用化され
ている（青木昌治編著、「発光ダイオード」工業調査
会、pp167〜169参照）。
子として発光機能を持つ負性抵抗素子（発光サイリス
タ、レーザサイリスタ等）も知られている。発光サイリ
スタは先に述べたような化合物半導体でPNPN構造を作る
ものであり、シリコンではサイリスタとして実用化され
ている（青木昌治編著、「発光ダイオード」工業調査
会、pp167〜169参照）。
この発光機能を持つ負性抵抗素子（ここでは発光サイ
リスタと呼ぶ）の基本構造および電流−電圧特性を第13
図、第14図に示す。第13図に示す構造はＮ形GaAs基板上
にPNPN構造を形成したものでサイリスタとまったく同じ
構成である。第14図も同様にサイリスタとまったく同じ
Ｓ字形負性抵抗を表している。サイリスタも第13図の２
端子のみでなく、第15図に示す３端子サイリスタも知ら
れている。この３端子サイリスタのゲートはON電圧を制
御する働きを持ち、ON電圧はゲート電圧に拡散電位を加
えた電圧となる。またONした後、ゲート電極はカソード
電圧とほぼ一致するようになる。カソード電極が接地さ
れていればゲート電極は零ボルトとなる。またこの発光
サイリスタは外部から光を入射することによりそのしき
い電圧が低下することが知られている。
リスタと呼ぶ）の基本構造および電流−電圧特性を第13
図、第14図に示す。第13図に示す構造はＮ形GaAs基板上
にPNPN構造を形成したものでサイリスタとまったく同じ
構成である。第14図も同様にサイリスタとまったく同じ
Ｓ字形負性抵抗を表している。サイリスタも第13図の２
端子のみでなく、第15図に示す３端子サイリスタも知ら
れている。この３端子サイリスタのゲートはON電圧を制
御する働きを持ち、ON電圧はゲート電圧に拡散電位を加
えた電圧となる。またONした後、ゲート電極はカソード
電圧とほぼ一致するようになる。カソード電極が接地さ
れていればゲート電極は零ボルトとなる。またこの発光
サイリスタは外部から光を入射することによりそのしき
い電圧が低下することが知られている。
さらにこの３端子発光サイリスタの中に導波路を設け
LDと全く同じ原理でレーザサイリスタを形成する事もで
きる（田代他、1987年秋応用物理学会講演、番号18p−Z
G−10）。
LDと全く同じ原理でレーザサイリスタを形成する事もで
きる（田代他、1987年秋応用物理学会講演、番号18p−Z
G−10）。
これらの様な発光素子、特にLEDは化合物半導体基板
上に多数個作られ、切断されて一つずつの発光素子とし
てパッケージングされ販売されている。また密着イメー
ジセンサ用およびプリンタ用光源としてのLEDは一つの
チップ上に複数個のLEDを並べたLEDアレイとして販売さ
れている。
上に多数個作られ、切断されて一つずつの発光素子とし
てパッケージングされ販売されている。また密着イメー
ジセンサ用およびプリンタ用光源としてのLEDは一つの
チップ上に複数個のLEDを並べたLEDアレイとして販売さ
れている。
［発明が解決しようとする課題］ 一方、密着形イメージセンサ、LEDプリンタ等では読
み取るポイント、書き込むポイントを指定するため、こ
れら発光素子による発光点の走査機能（光走査機能）が
必要であった。
み取るポイント、書き込むポイントを指定するため、こ
れら発光素子による発光点の走査機能（光走査機能）が
必要であった。
しかし、これらの従来の発光素子を用いて光走査を行
うためには、LEDアレイのなかに作られている一つ一つ
のLEDをワイヤボンディング等の技術により駆動ICに接
続し、このICで一つ一つのLEDを駆動させてやる必要が
あった。このためLEDの数が多い場合、同数のワイヤボ
ンディングが必要で、かつ、駆動ICも数多く必要となり
コストが高くなってしまうという欠点があった。また、
駆動ICを設置するスペースを確保することが必要とな
り、コンパクト化が困難という欠点を誘発していた。ま
たLEDを並べるピッチもワイヤボンディングの技術で定
まり、短ピッチ化が難しいという欠点があった。
うためには、LEDアレイのなかに作られている一つ一つ
のLEDをワイヤボンディング等の技術により駆動ICに接
続し、このICで一つ一つのLEDを駆動させてやる必要が
あった。このためLEDの数が多い場合、同数のワイヤボ
ンディングが必要で、かつ、駆動ICも数多く必要となり
コストが高くなってしまうという欠点があった。また、
駆動ICを設置するスペースを確保することが必要とな
り、コンパクト化が困難という欠点を誘発していた。ま
たLEDを並べるピッチもワイヤボンディングの技術で定
まり、短ピッチ化が難しいという欠点があった。
［課題を解決するための手段］ 本発明は、発光のためのしきい電圧もくはしきい電流
が外部から電気的に制御可能な３端子発光素子多数個
を、一次元，二次元，もしくは三次元的に配列し、 各発光素子のしきい電圧もしくはしきい電流を制御す
る制御電極を互いに電気的手段にて接続し、 各発光素子の残りの２端子のうちの一方に、外部から
電圧もしくは電流を印加させるクロックラインを接続
し、 ある発光素子の発光状態が、その発光素子近傍の他の
発光素子のしきい電圧もしくはしきい電流を、前記電気
的手段を介して変化させ、 前記クロックラインへ印加される電圧もしくは電流に
より、前記他の発光素子を発光させる、 自己走査形発光素子アレイである。
が外部から電気的に制御可能な３端子発光素子多数個
を、一次元，二次元，もしくは三次元的に配列し、 各発光素子のしきい電圧もしくはしきい電流を制御す
る制御電極を互いに電気的手段にて接続し、 各発光素子の残りの２端子のうちの一方に、外部から
電圧もしくは電流を印加させるクロックラインを接続
し、 ある発光素子の発光状態が、その発光素子近傍の他の
発光素子のしきい電圧もしくはしきい電流を、前記電気
的手段を介して変化させ、 前記クロックラインへ印加される電圧もしくは電流に
より、前記他の発光素子を発光させる、 自己走査形発光素子アレイである。
また本発明は、 発光のためのしきい電圧もくはしきい電流が外部から
電気的に制御可能な３端子発光素子多数個を、一次元，
二次元，もしくは三次元的に配列し、 各発光素子のしきい電圧もしくはしきい電流を制御す
る制御電極を互いに電気的手段にて接続し、 各発光素子の残りの２端子のうちの一方に、外部から
電圧パルスもしくは電流パルスを印加させるクロックラ
インを接続した自己走査形発光素子アレイの駆動方法に
おいて、 ある発光素子の発光状態が、その発光素子近傍の他の
発光素子のしきい電圧もしくはしきい電流を、前記電気
的手段を介して変化させ、 発光状態の発光素子によりしきい電圧もしくはしきい
電流を変化させられた次駆動発光素子を発光させ、か
つ、しきい電圧もしくはしきい電流を変化させられてい
ないかまたは変化させられた量が次駆動発光素子ほどで
はない、電圧パルスもしくは電流パルスを、前記クロッ
クラインを介して発光素子に印加させ、 発光状態を順次転送させる自己走査形発光素子アレイ
の駆動方法である。
電気的に制御可能な３端子発光素子多数個を、一次元，
二次元，もしくは三次元的に配列し、 各発光素子のしきい電圧もしくはしきい電流を制御す
る制御電極を互いに電気的手段にて接続し、 各発光素子の残りの２端子のうちの一方に、外部から
電圧パルスもしくは電流パルスを印加させるクロックラ
インを接続した自己走査形発光素子アレイの駆動方法に
おいて、 ある発光素子の発光状態が、その発光素子近傍の他の
発光素子のしきい電圧もしくはしきい電流を、前記電気
的手段を介して変化させ、 発光状態の発光素子によりしきい電圧もしくはしきい
電流を変化させられた次駆動発光素子を発光させ、か
つ、しきい電圧もしくはしきい電流を変化させられてい
ないかまたは変化させられた量が次駆動発光素子ほどで
はない、電圧パルスもしくは電流パルスを、前記クロッ
クラインを介して発光素子に印加させ、 発光状態を順次転送させる自己走査形発光素子アレイ
の駆動方法である。
本発明は、発光素子アレイ自身に自己走査機能をもた
せることにより、従来例で挙げたワイヤボンディングの
数の問題、駆動ICの問題、コンパクト化、短ピッチ化の
問題を解決しようとするものである。発光素子アレイが
自己走査することにより駆動ICは不必要となり、従って
ワイヤボンディングが不要となる。このため先に述べた
不具合は解消される。
せることにより、従来例で挙げたワイヤボンディングの
数の問題、駆動ICの問題、コンパクト化、短ピッチ化の
問題を解決しようとするものである。発光素子アレイが
自己走査することにより駆動ICは不必要となり、従って
ワイヤボンディングが不要となる。このため先に述べた
不具合は解消される。
［作用］ 本発明では、発光素子のターンオン電圧または電流
が、電気的手段を介して別の発光素子の発光状態によっ
て影響を受けるよう、即ち、相互作用をするよう構成さ
れているため、実施例にて詳細に述べるように発光の自
己走査機能を持つことができる。
が、電気的手段を介して別の発光素子の発光状態によっ
て影響を受けるよう、即ち、相互作用をするよう構成さ
れているため、実施例にて詳細に述べるように発光の自
己走査機能を持つことができる。
［実施例］ 実施例Ａ ＜実施例Ａ−１＞ 第１図に本発明の実施例Ａ−１の自己走査形発光素子
アレイの等価回路図を示す。発光素子の一例として、三
端子の発光サイリスタT(-2)〜T(+2)を用い、発光サイリ
スタT(-2)〜T(+2)には、各々ゲート電極G-2〜G+2が設け
られている。各々のゲート電極には負荷抵抗RLを介して
電源電圧VGKが印加される。また、各々のゲート電極G-2
〜G+2は、相互作用を作るために抵抗RIを介して電気的
に接続されている。抵抗RLと抵抗RIとで抵抗ネットワー
クが構成される。また、各単体発光素子のアノード電極
に３本の転送クロックライン（φ１、φ２、φ３）がそ
れぞれ３素子おきに（繰り返される様に）接続される。
アレイの等価回路図を示す。発光素子の一例として、三
端子の発光サイリスタT(-2)〜T(+2)を用い、発光サイリ
スタT(-2)〜T(+2)には、各々ゲート電極G-2〜G+2が設け
られている。各々のゲート電極には負荷抵抗RLを介して
電源電圧VGKが印加される。また、各々のゲート電極G-2
〜G+2は、相互作用を作るために抵抗RIを介して電気的
に接続されている。抵抗RLと抵抗RIとで抵抗ネットワー
クが構成される。また、各単体発光素子のアノード電極
に３本の転送クロックライン（φ１、φ２、φ３）がそ
れぞれ３素子おきに（繰り返される様に）接続される。
動作を説明すると、まず転送クロックφ３がハイレベ
ルとなり、発光素子T(0)がONしているとする。このと
き、３端子サイリスタの特性からゲート電極G0は零ボル
ト近くまで引き下げられる（シリコンサイリスタの場合
約１ボルトである）。電源電圧VGKを仮に5Vとすると、
負荷抵抗RL,抵抗RIのネットワークから各発光サイリス
タのゲート電圧が決まる。そして発光素子T(0)に近い素
子のゲート電圧が最も低下し、以降順にT(0)から離れる
に従いゲート電圧は上昇していく。これは次のように表
せる。
ルとなり、発光素子T(0)がONしているとする。このと
き、３端子サイリスタの特性からゲート電極G0は零ボル
ト近くまで引き下げられる（シリコンサイリスタの場合
約１ボルトである）。電源電圧VGKを仮に5Vとすると、
負荷抵抗RL,抵抗RIのネットワークから各発光サイリス
タのゲート電圧が決まる。そして発光素子T(0)に近い素
子のゲート電圧が最も低下し、以降順にT(0)から離れる
に従いゲート電圧は上昇していく。これは次のように表
せる。
VG0＜VG1＝VG-1＜VG2＝VG-2 ……（１） これらの電圧の差は負荷抵抗RL,抵抗RIの値を適当に
選択することにより設定することができる。
選択することにより設定することができる。
３端子サイリスタのアノード側のターンオン電圧VON
はゲート電圧より拡散電位Vdfだけ高い電圧となること
が知られている。
はゲート電圧より拡散電位Vdfだけ高い電圧となること
が知られている。
VON≒VG＋Vdf ……（２） 従ってアノードにかける電圧をこのターンオン電圧V
ONより高く設定すればその発光サイリスタはONすること
になる。
ONより高く設定すればその発光サイリスタはONすること
になる。
さてこのT(0)がONしている状態で、次の転送クロック
パルスφ１にハイレベル電圧VHを印加する。このクロッ
クパルスφ１は発光素子T(+1)とT(-2)に同時に加わる
が、ハイレベル電圧VHの値を次の範囲に設定すると、発
光素子T(+1)のみをONさせることができる。
パルスφ１にハイレベル電圧VHを印加する。このクロッ
クパルスφ１は発光素子T(+1)とT(-2)に同時に加わる
が、ハイレベル電圧VHの値を次の範囲に設定すると、発
光素子T(+1)のみをONさせることができる。
VG-2＋Vdf＞VH＞VG+1＋Vdf ……（３） これで発光素子T(0)、T(+1)が同時にONしていること
になる。そしてクロックパルスφ３のハイレベル電圧を
切ると発光素子T(0)がOFFとなり、ON状態の転送ができ
たことになる。
になる。そしてクロックパルスφ３のハイレベル電圧を
切ると発光素子T(0)がOFFとなり、ON状態の転送ができ
たことになる。
この様に本実施例は、抵抗ネットワークで各発光サイ
リスタのゲート電極間を結ぶことにより、発光素子に転
送機能をもたせることが可能となる。
リスタのゲート電極間を結ぶことにより、発光素子に転
送機能をもたせることが可能となる。
上に述べたような原理から、転送クロックφ１、
φ２、φ３のハイレベル電圧を順番に互いに少しずつ重
なるように設定すれば、発光素子のON状態は順次転送さ
れていく。即ち、発光点が順次転送される。本実施例に
よると、従来ではできなかった自己走査形発光素子アレ
イを実現することができる。
φ２、φ３のハイレベル電圧を順番に互いに少しずつ重
なるように設定すれば、発光素子のON状態は順次転送さ
れていく。即ち、発光点が順次転送される。本実施例に
よると、従来ではできなかった自己走査形発光素子アレ
イを実現することができる。
＜実施例Ａ−２＞ 実施例Ａ−１では自己走査形発光素子アレイの等価回
路を示し説明したが、実施例Ａ−２では実施例Ａ−１の
発光素子アレイを集積化して作成する場合の構成につい
ての発明を説明するものである。
路を示し説明したが、実施例Ａ−２では実施例Ａ−１の
発光素子アレイを集積化して作成する場合の構成につい
ての発明を説明するものである。
本実施例の発光素子アレイの構造概略図を第２図に示
す。接地されたＮ形GaAs基板（１）上にＮ形半導体層
（24）、Ｐ形半導体層（23）、Ｎ形半導体層（22）、Ｐ
形半導体層（21）の各層を形成する。そしてホトリソグ
ラフィ等およびエッチングにより、各単体発光素子T
(-1)〜T(+1)に分離する（分離溝（50））。アノード電
極（40）はＰ形半導体層（21）とオーミック接触を有
し、ゲート電極（41）はＮ形半導体層（22）とオーミッ
ク接触を有す。絶縁層（30）は素子と配線との短絡を防
ぎ、同時に特性劣化を防ぐための保護膜でもある。絶縁
層（30）は発光サイリスタの発光波長の光がよく通る材
質を用いることが望ましい。Ｎ形GaAs基板（１）はこの
サイリスタのカソードである。各単体発光素子のアノー
ド電極（40）に３本の転送クロックライン（φ１、
φ２、φ３）がそれぞれ３素子おきに接続される。また
ゲート電極には負荷抵抗RL、相互作用抵抗RIによる抵抗
ネットワークが接続される。
す。接地されたＮ形GaAs基板（１）上にＮ形半導体層
（24）、Ｐ形半導体層（23）、Ｎ形半導体層（22）、Ｐ
形半導体層（21）の各層を形成する。そしてホトリソグ
ラフィ等およびエッチングにより、各単体発光素子T
(-1)〜T(+1)に分離する（分離溝（50））。アノード電
極（40）はＰ形半導体層（21）とオーミック接触を有
し、ゲート電極（41）はＮ形半導体層（22）とオーミッ
ク接触を有す。絶縁層（30）は素子と配線との短絡を防
ぎ、同時に特性劣化を防ぐための保護膜でもある。絶縁
層（30）は発光サイリスタの発光波長の光がよく通る材
質を用いることが望ましい。Ｎ形GaAs基板（１）はこの
サイリスタのカソードである。各単体発光素子のアノー
ド電極（40）に３本の転送クロックライン（φ１、
φ２、φ３）がそれぞれ３素子おきに接続される。また
ゲート電極には負荷抵抗RL、相互作用抵抗RIによる抵抗
ネットワークが接続される。
ここで、従来例で述べたように発光サイリスタは外部
から光が入射するとしきい電圧が低下し、本実施例の転
送動作が影響されることが考えられるため、ゲート電極
の一部を発光サイリスタ間の分離溝の中に入れ、発光サ
イリスタ間の光結合を防止する構造としている。
から光が入射するとしきい電圧が低下し、本実施例の転
送動作が影響されることが考えられるため、ゲート電極
の一部を発光サイリスタ間の分離溝の中に入れ、発光サ
イリスタ間の光結合を防止する構造としている。
本実施例の構成は実施例Ａ−１（第１図）に示した等
価回路と全く同じ構成であり、全く同じ動作をする。従
って、転送クロックφ１、φ２、φ３のハイレベル電圧
を順番に互いに少しずつ重なるように設定すれば、発光
サイリスタのON状態は順次転送されていく。即ち、発光
点が順次転送される。
価回路と全く同じ構成であり、全く同じ動作をする。従
って、転送クロックφ１、φ２、φ３のハイレベル電圧
を順番に互いに少しずつ重なるように設定すれば、発光
サイリスタのON状態は順次転送されていく。即ち、発光
点が順次転送される。
＜実施例Ａ−３＞ 実施例Ａ−３を第３図、第４図、第５図に示す。この
実施例は上記実施例Ａ−２の発光素子アレイの現実的な
構造を示したものである。第３図に本実施例の平面図
を、第４図および第５図に第３図のＸ−Ｘ′、Ｙ−Ｙ′
ラインの断面図を各々示す。
実施例は上記実施例Ａ−２の発光素子アレイの現実的な
構造を示したものである。第３図に本実施例の平面図
を、第４図および第５図に第３図のＸ−Ｘ′、Ｙ−Ｙ′
ラインの断面図を各々示す。
各発光素子T(-1)〜T(+1)の間には、分離溝（50）が設
けられている。抵抗（63）は各々のゲート電極間を結ぶ
抵抗ネットワークを形成している。また、抵抗（63）
は、光吸収ブロック（62）によって発光素子からの光が
入らないようにされている。本実施例では光障壁として
フィールド60の一部を用いているが、別の物質を用いて
もよいし、また形状も別の形状としてもよい。発光素子
の上部電極は、取り出し用コンタクト穴C1を通して、電
極（40）で取り出される。電極（40）と転送クロックラ
インφ１、φ２、φ３との接続はスルーホールC2を用い
て行われる。クロックラインφ１は発光素子T(-2)およ
びT(+1)に接続され、クロックラインφ２は発光素子T
(-1)に、クロックラインφ３は発光素子T(0)に接続され
る。抵抗（63）は、コンタクト穴C3を用いて外部に取り
出される。
けられている。抵抗（63）は各々のゲート電極間を結ぶ
抵抗ネットワークを形成している。また、抵抗（63）
は、光吸収ブロック（62）によって発光素子からの光が
入らないようにされている。本実施例では光障壁として
フィールド60の一部を用いているが、別の物質を用いて
もよいし、また形状も別の形状としてもよい。発光素子
の上部電極は、取り出し用コンタクト穴C1を通して、電
極（40）で取り出される。電極（40）と転送クロックラ
インφ１、φ２、φ３との接続はスルーホールC2を用い
て行われる。クロックラインφ１は発光素子T(-2)およ
びT(+1)に接続され、クロックラインφ２は発光素子T
(-1)に、クロックラインφ３は発光素子T(0)に接続され
る。抵抗（63）は、コンタクト穴C3を用いて外部に取り
出される。
第４図に第３図のＸ−Ｘ′ラインの断面図を示す。こ
れは発光素子アレイの配列方向に切ったラインであり、
各発光素子が並んでいる様子が分かる。発光素子の分離
溝（50）には、発光素子と電極（40）（41）との短絡防
止用絶縁膜（30）があり、および電極（40）と転送クロ
ックラインとの短絡防止用層間絶縁膜（31）がある。こ
れらの絶縁膜（30）、（31）は、光が外部へ有効に取り
出せるよう透光性の絶縁膜である必要がある。この場
合、先に述べたように光結合による転送動作への影響を
なくすため、分離溝中にゲート電極（41）を入れて光を
遮るよう構成することは有効である。
れは発光素子アレイの配列方向に切ったラインであり、
各発光素子が並んでいる様子が分かる。発光素子の分離
溝（50）には、発光素子と電極（40）（41）との短絡防
止用絶縁膜（30）があり、および電極（40）と転送クロ
ックラインとの短絡防止用層間絶縁膜（31）がある。こ
れらの絶縁膜（30）、（31）は、光が外部へ有効に取り
出せるよう透光性の絶縁膜である必要がある。この場
合、先に述べたように光結合による転送動作への影響を
なくすため、分離溝中にゲート電極（41）を入れて光を
遮るよう構成することは有効である。
第５図に第３図のＹ−Ｙ′ラインの断面図を示す。こ
れは発光素子アレイの配列方向に垂直に切ったラインで
あり、配線、電極の接続状況がわかる。発光素子の上部
電極との取り出し用コンタクト穴C1を絶縁膜（30）に設
け、電極（40）にて外部に取り出す。そしてフィールド
60上にて転送クロックラインφ３とスルーホールを通じ
て接続される。また抵抗ネットワークのための抵抗とし
て、本実施例ではＮ形半導体層（22）が用いられる。こ
れは別の層であってももちろんよいし、また半導体層を
用いず、スパッタ等により別の種類の膜を形成してもよ
い。
れは発光素子アレイの配列方向に垂直に切ったラインで
あり、配線、電極の接続状況がわかる。発光素子の上部
電極との取り出し用コンタクト穴C1を絶縁膜（30）に設
け、電極（40）にて外部に取り出す。そしてフィールド
60上にて転送クロックラインφ３とスルーホールを通じ
て接続される。また抵抗ネットワークのための抵抗とし
て、本実施例ではＮ形半導体層（22）が用いられる。こ
れは別の層であってももちろんよいし、また半導体層を
用いず、スパッタ等により別の種類の膜を形成してもよ
い。
ゲート電極（41）は発光素子からの光が抵抗（63）の
抵抗値に影響を与えないようにするため、分離溝の中に
入るように工夫されている。
抵抗値に影響を与えないようにするため、分離溝の中に
入るように工夫されている。
本実施例を実現するための製造工程としては次のよう
な工程が挙げられる。
な工程が挙げられる。
まずn+形GaAs基板（１）上にＮ形GaAs層（24b）、Ｎ
形AlGaAs層（24a）、Ｐ形GaAs層（23）、Ｎ形GaAs層（2
2）、Ｐ形AlGaAs層（21b）、Ｐ形GaAs層（21a）を順次
積層して成膜（エピタキシャル成長）する。次にホトエ
ッチング法を用いて、分離溝（50）を形成する。そして
別のマスクを用いホトエッチングにより、発光素子の一
部および抵抗部のＰ形GaAs層（21a）,P形AlGaAs層（21
b）を除去する。この後、絶縁膜（30）を成膜し、コン
タクト穴（C1），（C3）をホトエッチング法を用いて形
成する。次に電極用金属を蒸着法またはスパッタ法にて
成膜し、ホトエッチング法を用いて電極（40）（41）
（42）を形成する。さらに層間絶縁膜（31）を成膜し、
ホトエッチング法を用いてスルーホール（C2）を形成す
る。そして配線用金属を蒸着法またはスパッタ法にて成
膜し、ホトエッチング法を用いて転送クロックライン
（φ１、φ２、φ３）を形成する。以上の工程により本
実施例の構造が完成する。
形AlGaAs層（24a）、Ｐ形GaAs層（23）、Ｎ形GaAs層（2
2）、Ｐ形AlGaAs層（21b）、Ｐ形GaAs層（21a）を順次
積層して成膜（エピタキシャル成長）する。次にホトエ
ッチング法を用いて、分離溝（50）を形成する。そして
別のマスクを用いホトエッチングにより、発光素子の一
部および抵抗部のＰ形GaAs層（21a）,P形AlGaAs層（21
b）を除去する。この後、絶縁膜（30）を成膜し、コン
タクト穴（C1），（C3）をホトエッチング法を用いて形
成する。次に電極用金属を蒸着法またはスパッタ法にて
成膜し、ホトエッチング法を用いて電極（40）（41）
（42）を形成する。さらに層間絶縁膜（31）を成膜し、
ホトエッチング法を用いてスルーホール（C2）を形成す
る。そして配線用金属を蒸着法またはスパッタ法にて成
膜し、ホトエッチング法を用いて転送クロックライン
（φ１、φ２、φ３）を形成する。以上の工程により本
実施例の構造が完成する。
本実施例で特に述べなかったが、転送クロックライン
上に透光性の保護膜を設けてもよく、また絶縁膜が厚く
なり光の透過率が悪化し外部に取り出せる光量が低下す
るのを嫌うなら、発光素子の上部絶縁膜の一部または全
部をホトエッチング法等の方法により除去してもよい。
上に透光性の保護膜を設けてもよく、また絶縁膜が厚く
なり光の透過率が悪化し外部に取り出せる光量が低下す
るのを嫌うなら、発光素子の上部絶縁膜の一部または全
部をホトエッチング法等の方法により除去してもよい。
本実施例によると、集積形自己走査発光素子アレイを
製造することができる。
製造することができる。
＜実施例Ａ−４＞ 実施例Ａ−１、Ａ−２、Ａ−３は発光素子として発光
サイリスタを考えた場合の実施例であったが、本発明は
これに限られるものでなく他の種類の発光素子であって
もよい。その一例として本実施例ではレーザサイリスタ
を使用する場合について述べる。
サイリスタを考えた場合の実施例であったが、本発明は
これに限られるものでなく他の種類の発光素子であって
もよい。その一例として本実施例ではレーザサイリスタ
を使用する場合について述べる。
第６図および第７図に本発明の実施例Ａ−４を示す。
第６図は平面図を表し、第７図は第６図のラインＸ−
Ｘ′に沿っての断面図を示したものである。
第６図は平面図を表し、第７図は第６図のラインＸ−
Ｘ′に沿っての断面図を示したものである。
単体発光素子（レーザサイリスタ）T(-1)〜T(+1)等の
番号は上記実施例と同様である。
番号は上記実施例と同様である。
第６図の発光素子アレイの製造法を概説する。Ｎ形Ga
As基板（１）上にＮ形AlGaAs（25）、Ｐ形AlGaAs（2
4）、Ｉ形（ノンドウプ）GaAs（23）、Ｎ形AlGaAs（2
2）、Ｐ形AlGaAs（21）、上部電極（20）を順次積層す
る（Ｐ形AlGaAs（21）と上部電極（20）との間にオーミ
ック接触を良好にするためＰ形GaAs層を挟む場合もあ
る）。次にホトエッチングにより上部電極（20）を図中
Ｎ形AlGaAs（25）層の幅と同じ幅を持つ長方形に加工
し、これをマスクとして、Ｐ形AlGaAs（21）〜Ｎ形AlGa
As（25）の層をエッチングする。この時に素子間の分離
溝（50）が形成される。次にホトエッチングにより同じ
上部電極（20）をさらにエッチングし、10μｍ以下の幅
を持つストライプ状とし、これをマスクとして、Ｐ形Al
GaAs（21）,N形AlGaAs（22）の層をエッチングする。Ｎ
形AlGaAs（22）層は全部除去せず一部残すようにする。
さらに絶縁膜（30c）（30b）（30a）を成膜する。ここ
でこの３種類の絶縁膜であるが、これは絶縁膜（30c）
（30a）と光遮蔽膜（30b）であり、絶縁と光遮蔽の二つ
の機能を持つようにしたものである。これは絶縁膜とし
て例えばSiO2膜を使用した場合、GaAsの発光波長である
870nmを透過するため、光結合を誘発する可能性があ
り、その間に例えば非晶質シリコンのような光吸収物質
による光遮蔽膜（30b）を設ける必要があるからであ
る。もちろん絶縁と光遮蔽の二つの機能を兼ね備えた物
質を用いれば一層で済む。次にホトエッチングによりコ
ンタクト穴（C1）を設け、その上に抵抗（63）を成膜
し、ホトエッチングする。さらに層間絶縁膜（31）を形
成し、スルーホール（C2）をホトエッチングにより形成
する。この際、抵抗（63）上のスルーホールは絶縁膜
（31）のみ除去すればよいが、上部電極（20）上のスル
ーホールは絶縁膜（31）と同時に絶縁膜（30c）（30b）
（30a）も除去する必要があるため注意が必要である。
この後転送クロックライン用の配線金属を蒸着またはス
パッタ等により形成し、ホトエッチングにより転送クロ
ックライン（φ１、φ２、φ３）および電源VGKライン
を形成する。そして最後にへき開等の手法によりレーザ
光出力側の端面を平行度よく形成し、本実施例の構造が
できあがる。
As基板（１）上にＮ形AlGaAs（25）、Ｐ形AlGaAs（2
4）、Ｉ形（ノンドウプ）GaAs（23）、Ｎ形AlGaAs（2
2）、Ｐ形AlGaAs（21）、上部電極（20）を順次積層す
る（Ｐ形AlGaAs（21）と上部電極（20）との間にオーミ
ック接触を良好にするためＰ形GaAs層を挟む場合もあ
る）。次にホトエッチングにより上部電極（20）を図中
Ｎ形AlGaAs（25）層の幅と同じ幅を持つ長方形に加工
し、これをマスクとして、Ｐ形AlGaAs（21）〜Ｎ形AlGa
As（25）の層をエッチングする。この時に素子間の分離
溝（50）が形成される。次にホトエッチングにより同じ
上部電極（20）をさらにエッチングし、10μｍ以下の幅
を持つストライプ状とし、これをマスクとして、Ｐ形Al
GaAs（21）,N形AlGaAs（22）の層をエッチングする。Ｎ
形AlGaAs（22）層は全部除去せず一部残すようにする。
さらに絶縁膜（30c）（30b）（30a）を成膜する。ここ
でこの３種類の絶縁膜であるが、これは絶縁膜（30c）
（30a）と光遮蔽膜（30b）であり、絶縁と光遮蔽の二つ
の機能を持つようにしたものである。これは絶縁膜とし
て例えばSiO2膜を使用した場合、GaAsの発光波長である
870nmを透過するため、光結合を誘発する可能性があ
り、その間に例えば非晶質シリコンのような光吸収物質
による光遮蔽膜（30b）を設ける必要があるからであ
る。もちろん絶縁と光遮蔽の二つの機能を兼ね備えた物
質を用いれば一層で済む。次にホトエッチングによりコ
ンタクト穴（C1）を設け、その上に抵抗（63）を成膜
し、ホトエッチングする。さらに層間絶縁膜（31）を形
成し、スルーホール（C2）をホトエッチングにより形成
する。この際、抵抗（63）上のスルーホールは絶縁膜
（31）のみ除去すればよいが、上部電極（20）上のスル
ーホールは絶縁膜（31）と同時に絶縁膜（30c）（30b）
（30a）も除去する必要があるため注意が必要である。
この後転送クロックライン用の配線金属を蒸着またはス
パッタ等により形成し、ホトエッチングにより転送クロ
ックライン（φ１、φ２、φ３）および電源VGKライン
を形成する。そして最後にへき開等の手法によりレーザ
光出力側の端面を平行度よく形成し、本実施例の構造が
できあがる。
上記実施例Ａ−１〜Ａ−４の発光素子アレイは、従来
の発光素子アレイにはない自己走査機能を持ち、組立の
効率化，小型化，高ピッチ化等の効果を有する。
の発光素子アレイにはない自己走査機能を持ち、組立の
効率化，小型化，高ピッチ化等の効果を有する。
上記実施例Ａ−１〜Ａ−４では、転送クロックパルス
として、φ１、φ２、φ３の３相を想定したが、より安
定な転送動作を求める場合にはこれを４相、５相と増加
させてもよい。
として、φ１、φ２、φ３の３相を想定したが、より安
定な転送動作を求める場合にはこれを４相、５相と増加
させてもよい。
さらに、各実施例では発光素子を一列に並べている
が、配列を直線にする必要はなく、応用によって蛇行さ
せてもよいし、途中から二列以上に増やすことも可能で
ある。
が、配列を直線にする必要はなく、応用によって蛇行さ
せてもよいし、途中から二列以上に増やすことも可能で
ある。
また、発光素子は発光サイリスタである必要はなく、
外部電位によって自らのターンオン電圧が変化する発光
素子であれば、特に限定されず、前述の通り、レーザサ
イリスタであってもよい。
外部電位によって自らのターンオン電圧が変化する発光
素子であれば、特に限定されず、前述の通り、レーザサ
イリスタであってもよい。
また本発明は発光素子を単体の個別部品で構成しても
よく、またなんらかの方法で集積化することにより実現
してもよい。
よく、またなんらかの方法で集積化することにより実現
してもよい。
発光サイリスタの構造も、より複雑な構造、層構成を
導入したものであっても良いし、６層以上の構成等の任
意の構造でかまわない。
導入したものであっても良いし、６層以上の構成等の任
意の構造でかまわない。
尚、本発明の一連の実施例Ａは基板として半導体基板
を用い、その電位を零ボルト（接地）とした例を示して
きたが、本発明はこれに限られず基板として他の物質を
用いてもよい。もっとも近い例でいえばクロム（Cr）等
をドウプした半絶縁性GaAs基板上に実施例のＮ形GaAs基
板に相当するＮ形GaAs層を形成し、この上に実施例で説
明した構造を形成してもよい。また例えばガラス、アル
ミナ等の絶縁基板上に半導体膜を形成し、この半導体を
用いて実施例の構造を形成してもよい。
を用い、その電位を零ボルト（接地）とした例を示して
きたが、本発明はこれに限られず基板として他の物質を
用いてもよい。もっとも近い例でいえばクロム（Cr）等
をドウプした半絶縁性GaAs基板上に実施例のＮ形GaAs基
板に相当するＮ形GaAs層を形成し、この上に実施例で説
明した構造を形成してもよい。また例えばガラス、アル
ミナ等の絶縁基板上に半導体膜を形成し、この半導体を
用いて実施例の構造を形成してもよい。
尚レーザの構造は本構造に限られるものではなく、例
えばTJS形、BH形、CSP形、VSIS形等を用いてももちろん
よい（S.M.Sze著、Physics of Semiconductor Physics,
2nd Edition pp.724−730）。また材料についてもAlGaA
sを主体に説明したが、これ以外の材料（例えばAlGaIn
P、InGaAsP、ZnSe、GaP等）であってもよい。
えばTJS形、BH形、CSP形、VSIS形等を用いてももちろん
よい（S.M.Sze著、Physics of Semiconductor Physics,
2nd Edition pp.724−730）。また材料についてもAlGaA
sを主体に説明したが、これ以外の材料（例えばAlGaIn
P、InGaAsP、ZnSe、GaP等）であってもよい。
また、上記実施例Ａにおいては、発光中の発光素子が
隣接する発光素子に最もその影響を与え、隣接発光素子
が次駆動発光素子となる様に構成していたが、本発明は
上記に限らず、例えば１つおきに最もその影響を与える
ように構成し、１つおきの発光素子に転送駆動可能とす
ることもできる。
隣接する発光素子に最もその影響を与え、隣接発光素子
が次駆動発光素子となる様に構成していたが、本発明は
上記に限らず、例えば１つおきに最もその影響を与える
ように構成し、１つおきの発光素子に転送駆動可能とす
ることもできる。
実施例Ｂ ここで説明する実施例Ｂは先に述べた実施例Ａにより
構成された発光素子アレイの駆動方法に関するものであ
る。
構成された発光素子アレイの駆動方法に関するものであ
る。
＜実施例Ｂ−１＞発光素子アレイの駆動方法 実施例Ｂ−１の説明図を第８図に示す。第８図には、
駆動原理を表す等価回路図および各端子に印加するパル
ス波形を示している。
駆動原理を表す等価回路図および各端子に印加するパル
ス波形を示している。
本実施例は転送クロックパルスφ１、φ２、φ３に並
列にそれぞれ電流源I1、I2、I3を併置し、その電流量を
発光信号φ１により制御するように構成したものであ
る。
列にそれぞれ電流源I1、I2、I3を併置し、その電流量を
発光信号φ１により制御するように構成したものであ
る。
動作について説明する。まずスタートパルスφＳによ
り発光素子T(0)がONする。そして次々に転送パルス
φ１、φ２、φ３を印加することにより、ON状態の転送
が行われる。この機構については実施例Ａによりすでに
説明した通りである。
り発光素子T(0)がONする。そして次々に転送パルス
φ１、φ２、φ３を印加することにより、ON状態の転送
が行われる。この機構については実施例Ａによりすでに
説明した通りである。
今発光素子T(3)の位置をより強く発光させたい場合、
発光点がT(3)に来た時刻を見計らって発光信号φ１をハ
イレベルとする。この時φ１に同期して電流源I1、I2、
I3から電流が流れ込む。しかしONしているT(3)のアノー
ドは電流源からの電流を吸い込むが、これ以外の発光素
子はOFF状態のため電流を吸い込めず、流れ込んだ電流
は転送クロックパルスを出している駆動回路側に流れ出
てしまう。従ってONしている発光素子のアノード電流が
増加し、発光強度もまた大きくなる。
発光点がT(3)に来た時刻を見計らって発光信号φ１をハ
イレベルとする。この時φ１に同期して電流源I1、I2、
I3から電流が流れ込む。しかしONしているT(3)のアノー
ドは電流源からの電流を吸い込むが、これ以外の発光素
子はOFF状態のため電流を吸い込めず、流れ込んだ電流
は転送クロックパルスを出している駆動回路側に流れ出
てしまう。従ってONしている発光素子のアノード電流が
増加し、発光強度もまた大きくなる。
発光強度Ｌの図も同時に示したが、電流源からの電流
なしの場合の発光強度に対し、発光素子T(3)の発光強度
のみ強くなっている様子がわかる。この駆動方法を用い
ると任意の場所の発光強度を強くすることができ、場所
的な光書き込みが可能となる。
なしの場合の発光強度に対し、発光素子T(3)の発光強度
のみ強くなっている様子がわかる。この駆動方法を用い
ると任意の場所の発光強度を強くすることができ、場所
的な光書き込みが可能となる。
本実施例の発光素子としてレーザサイリスタを使用し
た場合、転送クロックによるアノード電流をレーザ発振
のしきい電流以下にしておけば、通常転送状態ではレー
ザ光は出ず、発光信号が出た時のみレーザ光を出せるよ
うにすることができる。
た場合、転送クロックによるアノード電流をレーザ発振
のしきい電流以下にしておけば、通常転送状態ではレー
ザ光は出ず、発光信号が出た時のみレーザ光を出せるよ
うにすることができる。
応用例 ここで説明する応用例は先に述べた実施例Ａにより構
成された発光素子アレイ、および実施例Ｂで述べたその
駆動方法の応用に関するものである。
成された発光素子アレイ、および実施例Ｂで述べたその
駆動方法の応用に関するものである。
＜応用例１＞密着形イメージセンサへの応用 第９図に本発明の第一の応用例である密着形イメージ
センサの原理図を示す。これは本発明によって発光点が
シフトするという機能が実現でき、それを場所走査に適
用した場合に相当する。
センサの原理図を示す。これは本発明によって発光点が
シフトするという機能が実現でき、それを場所走査に適
用した場合に相当する。
第９図ではガラス基板上にアモルファスSiによる光セ
ンサが形成されている。従来はこの光センサを100μｍ
程度の画素に分離し、それを読み取り用ICで走査し、取
り出す方式をとっていた。そして照明をLEDで均一に行
っていた。ここで示す方式はアモルファスSiによる光セ
ンサを画素分離せず、代わりに照明の方で走査するもの
である。
ンサが形成されている。従来はこの光センサを100μｍ
程度の画素に分離し、それを読み取り用ICで走査し、取
り出す方式をとっていた。そして照明をLEDで均一に行
っていた。ここで示す方式はアモルファスSiによる光セ
ンサを画素分離せず、代わりに照明の方で走査するもの
である。
第９図ではガラス基板（A1）上に光遮蔽を兼ねた電極
（A2）、アモルファスSi（A3）、透明電極（A4）、電極
（A5）が形成されている。この構成では光によってアモ
ルファスSi（A3）の電気伝導率が上昇するため、電極
（A2）と電極（A5）との抵抗が光に当たることによって
低下する現象を利用している。さてこれらの上に透明保
護層（A6）が設けられ、これに密着して原稿（A7）がく
る。さて本実施例の発光素子アレイ（A10）はガラス基
板（A1）の反対側に設けられ、その光はロッドレンズア
レイ（A9）を通し、光センサの中央部に設けられた光を
導入するための窓（A8）を通して、原稿（A7）上に結像
するように構成されている。
（A2）、アモルファスSi（A3）、透明電極（A4）、電極
（A5）が形成されている。この構成では光によってアモ
ルファスSi（A3）の電気伝導率が上昇するため、電極
（A2）と電極（A5）との抵抗が光に当たることによって
低下する現象を利用している。さてこれらの上に透明保
護層（A6）が設けられ、これに密着して原稿（A7）がく
る。さて本実施例の発光素子アレイ（A10）はガラス基
板（A1）の反対側に設けられ、その光はロッドレンズア
レイ（A9）を通し、光センサの中央部に設けられた光を
導入するための窓（A8）を通して、原稿（A7）上に結像
するように構成されている。
発光素子アレイ（A10）は本発明に従い、発光点が順
次移動する機能を持ち、それに従って、原稿上の結像点
も順次移動していく。いま原稿上の文字等による濃淡が
あると原稿からの反射光もそれに従い変化する。これを
アモルファスSiによる光センサで読み取る。
次移動する機能を持ち、それに従って、原稿上の結像点
も順次移動していく。いま原稿上の文字等による濃淡が
あると原稿からの反射光もそれに従い変化する。これを
アモルファスSiによる光センサで読み取る。
またこの発光素子アレイとしてレーザサイリスタを用
いると、その高い量子効率から光量の多い発光素子アレ
イを得ることができ、低消費電力または高速の読み出し
を行うことができる。
いると、その高い量子効率から光量の多い発光素子アレ
イを得ることができ、低消費電力または高速の読み出し
を行うことができる。
このようにして本発明による自己走査形発光素子アレ
イは原稿等の文字、画像の読み取りに応用でき、ファク
シミリ、バーコードリーダ、複写機等への幅広い応用が
期待できる。
イは原稿等の文字、画像の読み取りに応用でき、ファク
シミリ、バーコードリーダ、複写機等への幅広い応用が
期待できる。
＜応用例２＞光プリンタおよびディスプレイへの応用 本発明の第２の応用例として光プリンタへの応用につ
いて述べる。従来LEDアレイの各画素に駆動用ICを接続
したモジュールを使って光プリンタへ応用した例が知ら
れている。光プリンタの原理図を第10図に示す。まず円
筒形の感光ドラム（B1）の表面にアモルファスSi等の光
導電性を持つ材料（感光体）が作られている。このドラ
ムはプリントの速度で回転している。まず帯電器（B7）
で感光体表面を一様に帯電させる。そして発光素子アレ
イ光プリントヘッド（B8）で印字するドットイメージの
光を感光体上に照射し、光の当たったところの帯電を中
和する。次に現像器で感光体上の帯電状態に従って、ト
ナーを感光体上に付ける。そして転写器（B2）でカセッ
ト（B11）中から送られていた用紙（B9）上にトナーを
転写する。そしてその用紙は定着器（B3）にて熱等を加
えられ定着される。一方、転写の終了したドラムは消去
ランプ（B5）で帯電が全面に渡って中和され、清掃器
（B6）で残ったトナーが除去される。
いて述べる。従来LEDアレイの各画素に駆動用ICを接続
したモジュールを使って光プリンタへ応用した例が知ら
れている。光プリンタの原理図を第10図に示す。まず円
筒形の感光ドラム（B1）の表面にアモルファスSi等の光
導電性を持つ材料（感光体）が作られている。このドラ
ムはプリントの速度で回転している。まず帯電器（B7）
で感光体表面を一様に帯電させる。そして発光素子アレ
イ光プリントヘッド（B8）で印字するドットイメージの
光を感光体上に照射し、光の当たったところの帯電を中
和する。次に現像器で感光体上の帯電状態に従って、ト
ナーを感光体上に付ける。そして転写器（B2）でカセッ
ト（B11）中から送られていた用紙（B9）上にトナーを
転写する。そしてその用紙は定着器（B3）にて熱等を加
えられ定着される。一方、転写の終了したドラムは消去
ランプ（B5）で帯電が全面に渡って中和され、清掃器
（B6）で残ったトナーが除去される。
さて本発明による自己走査形発光素子アレイを実施例
Ｂ−１で示した駆動方法で動作させたものを、発光素子
アレイ光プリントヘッドに応用する。光プリントヘッド
の構造を第11図に示す。これは発光素子アレイ（B12）
とロッドレンズアレイ（B13）で構成され、レンズの焦
点が感光ドラム（B1）上に結ぶようになっている。実施
例Ｂ−１で示した駆動方法を用いると、本発明の自己走
査形発光素子アレイではON状態が転送しながら光を書き
込みたい位置で、発光強度を大きくできるので感光ドラ
ム上に画像情報を書き込むことができる。
Ｂ−１で示した駆動方法で動作させたものを、発光素子
アレイ光プリントヘッドに応用する。光プリントヘッド
の構造を第11図に示す。これは発光素子アレイ（B12）
とロッドレンズアレイ（B13）で構成され、レンズの焦
点が感光ドラム（B1）上に結ぶようになっている。実施
例Ｂ−１で示した駆動方法を用いると、本発明の自己走
査形発光素子アレイではON状態が転送しながら光を書き
込みたい位置で、発光強度を大きくできるので感光ドラ
ム上に画像情報を書き込むことができる。
またこの発光素子アレイとしてレーザサイリスタを用
いると、その高い量子効率から光量の多い発光素子アレ
イを得ることができ、低消費電力または高速の書き込み
即ちプリントを行うことができる。
いると、その高い量子効率から光量の多い発光素子アレ
イを得ることができ、低消費電力または高速の書き込み
即ちプリントを行うことができる。
以上より本発明の自己走査形発光素子アレイは光プリ
ンタへも適用可能である。
ンタへも適用可能である。
この光プリンタ用発光素子アレイは一次元方向に一列
に並べた構成であった。このアレイを平面的に並べると
ディスプレイを作ることができる。この構成を第12図に
示す。アレイがＮ個並んでいるとすると映像信号はφ１
（１）〜φ１（Ｎ）から書き込めばよい。集積化した発
光素子アレイを用いれば高密度の表示素子を作ることが
できるし、単体発光素子を組み合わせて作るならば大面
積のディスプレイを作ることができる。
に並べた構成であった。このアレイを平面的に並べると
ディスプレイを作ることができる。この構成を第12図に
示す。アレイがＮ個並んでいるとすると映像信号はφ１
（１）〜φ１（Ｎ）から書き込めばよい。集積化した発
光素子アレイを用いれば高密度の表示素子を作ることが
できるし、単体発光素子を組み合わせて作るならば大面
積のディスプレイを作ることができる。
［発明の効果］ 以上述べてきたように、本発明は発光素子アレイ自身
に自己走査機能をもたせることにより、従来例で挙げた
ワイヤボンディングの数の問題、駆動ICの問題、コンパ
クト化、短ピッチ化の問題を解決することができる。発
光素子アレイが自己走査することにより駆動ICは不必要
となり、従ってワイヤボンディングが不要となる。
に自己走査機能をもたせることにより、従来例で挙げた
ワイヤボンディングの数の問題、駆動ICの問題、コンパ
クト化、短ピッチ化の問題を解決することができる。発
光素子アレイが自己走査することにより駆動ICは不必要
となり、従ってワイヤボンディングが不要となる。
また本発明の自己走査形発光素子アレイは、密着イメ
ージセンサ、光プリンタ、ディスプレイ等へ応用でき、
これらの機器の性能向上、低価格化に大きく寄与するこ
とができる。
ージセンサ、光プリンタ、ディスプレイ等へ応用でき、
これらの機器の性能向上、低価格化に大きく寄与するこ
とができる。
第１図は実施例Ａ−１にて説明した自己走査形発光素子
アレイの概略を示す回路図、第２図は実施例Ａ−２にて
説明した自己走査形発光素子アレイの概略を示す断面
図、第３図は実施例Ａ−３にて説明した自己走査形発光
素子アレイの概略を示す平面図、第４図および第５図は
実施例Ａ−３にて説明した自己走査形発光素子アレイの
概略を示す断面図、第６図は実施例Ａ−４にて説明した
自己走査形発光素子アレイの概略を示す平面図、第７図
は実施例Ａ−４にて説明した自己走査形発光素子アレイ
の概略を示す断面図、第８図は実施例Ｂにて説明した自
己走査形発光素子アレイの駆動方法の概略を示す回路図
および各パルスの波形を示す図、第９図は応用例１で説
明した密着形イメージセンサの概略を示す断面図、第10
図は応用例２で説明した光プリンタの概略を示す断面
図、第11図は応用例２で説明した光プリンタヘッドの概
略を示す側面図、第12図は応用例２で説明した光ディス
プレイの概略を示す平面図、第13図は発光サイリスタの
概略構造を示す断面図、第14図は発光サイリスタの電流
−電圧特性を示す図、第15図は３端子サイリスタの概略
構造を示す断面図である。
アレイの概略を示す回路図、第２図は実施例Ａ−２にて
説明した自己走査形発光素子アレイの概略を示す断面
図、第３図は実施例Ａ−３にて説明した自己走査形発光
素子アレイの概略を示す平面図、第４図および第５図は
実施例Ａ−３にて説明した自己走査形発光素子アレイの
概略を示す断面図、第６図は実施例Ａ−４にて説明した
自己走査形発光素子アレイの概略を示す平面図、第７図
は実施例Ａ−４にて説明した自己走査形発光素子アレイ
の概略を示す断面図、第８図は実施例Ｂにて説明した自
己走査形発光素子アレイの駆動方法の概略を示す回路図
および各パルスの波形を示す図、第９図は応用例１で説
明した密着形イメージセンサの概略を示す断面図、第10
図は応用例２で説明した光プリンタの概略を示す断面
図、第11図は応用例２で説明した光プリンタヘッドの概
略を示す側面図、第12図は応用例２で説明した光ディス
プレイの概略を示す平面図、第13図は発光サイリスタの
概略構造を示す断面図、第14図は発光サイリスタの電流
−電圧特性を示す図、第15図は３端子サイリスタの概略
構造を示す断面図である。
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 33/00 (72)発明者 田中 修平 大阪府大阪市東区道修町４丁目８番地 日本板硝子株式会社内 (56)参考文献 特開 昭48−96291（ＪＰ，Ａ) 特開 昭62−258559（ＪＰ，Ａ)
Claims (9)
- 【請求項１】発光のためのしきい電圧もくはしきい電流
が外部から電気的に制御可能な３端子発光素子多数個
を、一次元，二次元，もしくは三次元的に配列し、 各発光素子のしきい電圧もしくはしきい電流を制御する
制御電極を互いに電気的手段にて接続し、 各発光素子の残りの２端子のうちの一方に、外部から電
圧もしくは電流を印加させるクロックラインを接続し、 ある発光素子の発光状態が、その発光素子近傍の他の発
光素子のしきい電圧もしくはしきい電流を、前記電気的
手段を介して変化させ、 前記クロックラインへ印加される電圧もしくは電流によ
り、前記他の発光素子を発光させる、 自己走査形発光素子アレイ。 - 【請求項２】前記電気的手段は、抵抗である、請求項１
記載の自己走査形発光素子アレイ。 - 【請求項３】前記制御電極は、電源ラインに接続されて
いる、請求項２記載の自己走査形発光素子アレイ。 - 【請求項４】前記３端子発光素子が、Ｐ導電形半導体領
域及びＮ導電形半導体領域を複数積層した負性抵抗を有
する３端子発光素子である、請求項１〜３のいずれかに
記載の自己走査形発光素子アレイ。 - 【請求項５】前記３端子発光素子が、３端子発光サイリ
スタまたは３端子レーザサイリスタである、請求項４記
載の自己走査形発光素子アレイ。 - 【請求項６】前記発光素子が、PNPN構造の３端子発光サ
イリスタである、請求項４記載の自己走査形発光素子ア
レイ。 - 【請求項７】同一の基板上に集積されて構成された、請
求項１〜６のいずれかに記載の自己走査形発光素子アレ
イ。 - 【請求項８】発光のためのしきい電圧もくはしきい電流
が外部から電気的に制御可能な３端子発光素子多数個
を、一次元，二次元，もしくは三次元的に配列し、 各発光素子のしきい電圧もしくはしきい電流を制御する
制御電極を互いに電気的手段にて接続し、 各発光素子の残りの２端子のうちの一方に、外部から電
圧パルスもしくは電流パルスを印加させるクロックライ
ンを接続した自己走査形発光素子アレイの駆動方法にお
いて、 ある発光素子の発光状態が、その発光素子近傍の他の発
光素子のしきい電圧もしくはしきい電流を、前記電気的
手段を介して変化させ、 発光状態の発光素子によりしきい電圧もしくはしきい電
流を変化させられた次駆動発光素子を発光させ、かつ、
しきい電圧もしくはしきい電流を変化させられていない
かまたは変化させられた量が次駆動発光素子ほどではな
い、電圧パルスもしくは電流パルスを、前記クロックラ
インを介して発光素子に印加させ、 発光状態を順次転送させる自己走査形発光素子アレイの
駆動方法。 - 【請求項９】発光素子の発光強度を増加させるよう、前
記電圧パルスもしくは電流パルスに同期させて電圧及び
電流を発光素子に印加させる、請求項８記載の自己走査
形発光素子アレイの駆動方法。
Priority Applications (9)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6539288A JP2577034B2 (ja) | 1988-03-18 | 1988-03-18 | 自己走査形発光素子アレイおよびその駆動方法 |
| DE68929071T DE68929071T2 (de) | 1988-03-18 | 1989-03-20 | Selbstabtastende Anordnung von lichtemittierenden Bauelementen |
| DE68929444T DE68929444T2 (de) | 1988-03-18 | 1989-03-20 | Selbstabtastende Anordnung von lichtemittierenden Bauelementen |
| EP99200061A EP0917213A1 (en) | 1988-03-18 | 1989-03-20 | Self-scanning light-emitting element array |
| EP89302751A EP0335553B1 (en) | 1988-03-18 | 1989-03-20 | Self-scanning light-emitting element array |
| EP99200060A EP0917212B1 (en) | 1988-03-18 | 1989-03-20 | Self-scanning light-emitting element array |
| US08/084,766 US5451977A (en) | 1988-03-18 | 1993-06-28 | Self-scanning light-emitting array and a driving method of the array |
| US08/426,060 US5814841A (en) | 1988-03-18 | 1995-04-21 | Self-scanning light-emitting array |
| HK98111843A HK1011114A1 (en) | 1988-03-18 | 1998-11-09 | Self-scanning light-emitting element array |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6539288A JP2577034B2 (ja) | 1988-03-18 | 1988-03-18 | 自己走査形発光素子アレイおよびその駆動方法 |
Related Child Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8137806A Division JP2758587B2 (ja) | 1996-05-31 | 1996-05-31 | 自己走査形発光素子アレイを用いた光学装置 |
| JP13780496A Division JP2854556B2 (ja) | 1996-05-31 | 1996-05-31 | 自己走査形発光素子アレイおよびその駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01238962A JPH01238962A (ja) | 1989-09-25 |
| JP2577034B2 true JP2577034B2 (ja) | 1997-01-29 |
Family
ID=13285682
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6539288A Expired - Lifetime JP2577034B2 (ja) | 1988-03-18 | 1988-03-18 | 自己走査形発光素子アレイおよびその駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2577034B2 (ja) |
Families Citing this family (63)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2784010B2 (ja) * | 1988-09-30 | 1998-08-06 | 日本板硝子株式会社 | 自己走査型発光素子アレイ |
| JP2744504B2 (ja) * | 1990-03-06 | 1998-04-28 | 日本板硝子株式会社 | 自己走査型発光素子アレイ |
| JPH08174898A (ja) | 1994-12-27 | 1996-07-09 | Canon Inc | 露光装置 |
| JPH0985985A (ja) * | 1995-09-25 | 1997-03-31 | Nippon Sheet Glass Co Ltd | 光プリントヘッドおよびロッドレンズ・ユニット |
| JP3595044B2 (ja) * | 1995-10-05 | 2004-12-02 | 日本板硝子株式会社 | 自己走査型発光装置およびこれを用いた光プリンタ装置 |
| US6069644A (en) * | 1996-02-20 | 2000-05-30 | Canon Kabushiki Kaisha | Recording head and image forming apparatus using the same |
| JP3308801B2 (ja) * | 1996-03-06 | 2002-07-29 | キヤノン株式会社 | 記録素子アレイ |
| JPH10211732A (ja) * | 1997-01-30 | 1998-08-11 | Canon Inc | ヘッド及びその実装方法 |
| JPH11192744A (ja) | 1997-12-29 | 1999-07-21 | Canon Inc | Ｌｅｄアレイ駆動装置および方法 |
| JPH11340498A (ja) | 1998-05-29 | 1999-12-10 | Canon Inc | 駆動制御装置および画像記録装置 |
| JP2000203078A (ja) | 1999-01-18 | 2000-07-25 | Canon Inc | 駆動制御装置および駆動制御方法 |
| US6262758B1 (en) | 1999-01-18 | 2001-07-17 | Canon Kabushiki Kaisha | Image formation apparatus with clock circuit for driving recording chips |
| US6563526B1 (en) | 1999-01-22 | 2003-05-13 | Canon Kabushiki Kaisha | Image formation apparatus |
| JP2001102626A (ja) | 1999-07-28 | 2001-04-13 | Canon Inc | Ｌｅｄチップ、ｌｅｄアレイチップ、ｌｅｄアレイヘッド及び画像形成装置 |
| JP2001096805A (ja) | 1999-07-29 | 2001-04-10 | Canon Inc | フレキシブルケーブルおよびフレキシブルケーブルの装着方法、ならびに、フレキシブルケーブルを有する半導体素子あるいはｌｅｄアレイヘッド、およびｌｅｄヘッドを有する画像形成装置 |
| US7042591B1 (en) | 1999-07-30 | 2006-05-09 | Canon Kabushiki Kaisha | Image exposure apparatus and image forming apparatus |
| GB9919536D0 (en) * | 1999-08-19 | 1999-10-20 | Koninkl Philips Electronics Nv | Active matrix electroluminescent display device |
| JP4457437B2 (ja) | 1999-08-30 | 2010-04-28 | 富士ゼロックス株式会社 | 自己走査型発光装置 |
| US6710794B1 (en) | 1999-08-31 | 2004-03-23 | Canon Kabushiki Kaisha | Light print head |
| JP4693199B2 (ja) | 1999-09-20 | 2011-06-01 | キヤノン株式会社 | 記録装置 |
| JP4362905B2 (ja) | 1999-09-21 | 2009-11-11 | 富士ゼロックス株式会社 | 自己走査型発光装置、書き込み用光源および光プリンタ |
| JP2001096802A (ja) | 1999-10-04 | 2001-04-10 | Canon Inc | Ｌｅｄアレーヘッドの製造方法 |
| JP4265049B2 (ja) | 1999-10-22 | 2009-05-20 | 富士ゼロックス株式会社 | 自己走査型発光素子アレイの駆動回路 |
| JP4289743B2 (ja) | 1999-10-26 | 2009-07-01 | キヤノン株式会社 | 画像形成装置 |
| JP2001189526A (ja) * | 2000-01-05 | 2001-07-10 | Nippon Sheet Glass Co Ltd | 自己走査型面発光レーザアレイ |
| JP2001250980A (ja) * | 2000-03-03 | 2001-09-14 | Nippon Sheet Glass Co Ltd | ３端子発光サイリスタ |
| JP2001260410A (ja) | 2000-03-16 | 2001-09-25 | Nippon Sheet Glass Co Ltd | 光書込みヘッドおよび光点列ずれの補正方法 |
| KR100760173B1 (ko) | 2000-04-06 | 2007-09-20 | 후지제롯쿠스 가부시끼가이샤 | 자기 주사형 발광 소자 어레이의 구동 방법 |
| JP4352573B2 (ja) * | 2000-04-06 | 2009-10-28 | 富士ゼロックス株式会社 | 自己走査型発光素子アレイ |
| KR20010100868A (ko) | 2000-04-06 | 2001-11-14 | 이주하라 요죠우 | 광기록 헤드와 그 조립 방법 |
| JP2001308377A (ja) * | 2000-04-25 | 2001-11-02 | Nippon Sheet Glass Co Ltd | ３端子発光サイリスタおよび自己走査型発光素子アレイ |
| US7187501B2 (en) | 2001-09-28 | 2007-03-06 | Nippon Sheet Glass Company, Limited | Resin lens array and optical writing head |
| JP4292747B2 (ja) | 2002-02-25 | 2009-07-08 | 富士ゼロックス株式会社 | 発光サイリスタおよび自己走査型発光素子アレイ |
| JP3757899B2 (ja) * | 2002-05-07 | 2006-03-22 | 株式会社豊田自動織機 | 駆動用半導体装置及び表示装置ならびに輝度バランス調整方法 |
| JP4140332B2 (ja) * | 2002-10-02 | 2008-08-27 | 富士ゼロックス株式会社 | 発光素子および自己走査型発光素子アレイチップ |
| JP4182727B2 (ja) * | 2002-11-15 | 2008-11-19 | 富士ゼロックス株式会社 | 自己走査型発光素子アレイ、光プリンタヘッド、光プリンタ |
| JP4140358B2 (ja) * | 2002-11-27 | 2008-08-27 | 富士ゼロックス株式会社 | 発光サイリスタ、発光サイリスタの製造方法および発光素子アレイチップ |
| US7989825B2 (en) | 2003-06-26 | 2011-08-02 | Fuji Xerox Co., Ltd. | Lens-attached light-emitting element and method for manufacturing the same |
| JP4165436B2 (ja) | 2004-04-14 | 2008-10-15 | 富士ゼロックス株式会社 | 自己走査型発光素子アレイの駆動方法、光書き込みヘッド |
| JP2009286048A (ja) | 2008-05-30 | 2009-12-10 | Fuji Xerox Co Ltd | 光源ヘッド、及び画像形成装置 |
| US8134585B2 (en) | 2008-12-18 | 2012-03-13 | Fuji Xerox Co., Ltd. | Light-emitting element head, image forming apparatus and light-emission control method |
| JP5168202B2 (ja) * | 2009-03-19 | 2013-03-21 | 富士ゼロックス株式会社 | 発光装置、プリントヘッドおよび画像形成装置 |
| JP6056154B2 (ja) | 2011-07-21 | 2017-01-11 | 富士ゼロックス株式会社 | 発光素子、発光素子アレイ、光書込みヘッドおよび画像形成装置 |
| US9059362B2 (en) | 2011-08-30 | 2015-06-16 | Fuji Xerox Co., Ltd. | Light emitting element, light emitting element array, optical writing head, and image forming apparatus |
| US8692264B2 (en) | 2012-03-07 | 2014-04-08 | Fuji Xerox Co., Ltd. | Light-emitting element, method of manufacturing light-emitting element, self-scanning light-emitting element array, optical writing head, and image forming apparatus |
| US8759859B2 (en) | 2012-03-08 | 2014-06-24 | Fuji Xerox Co., Ltd. | Light-emitting element, self-scanning light-emitting element array, optical writing head, and image forming apparatus |
| JP2017174906A (ja) | 2016-03-22 | 2017-09-28 | 富士ゼロックス株式会社 | 発光部品、プリントヘッド及び画像形成装置 |
| JP6210120B2 (ja) | 2016-03-29 | 2017-10-11 | 富士ゼロックス株式会社 | 発光部品、プリントヘッド及び画像形成装置 |
| JP6737008B2 (ja) | 2016-06-30 | 2020-08-05 | 富士ゼロックス株式会社 | 光スイッチ |
| JP6729079B2 (ja) | 2016-06-30 | 2020-07-22 | 富士ゼロックス株式会社 | 発光部品及び発光装置 |
| JP6245319B1 (ja) | 2016-06-30 | 2017-12-13 | 富士ゼロックス株式会社 | 発光部品、プリントヘッド、画像形成装置及び半導体積層基板 |
| US11043530B2 (en) | 2017-02-13 | 2021-06-22 | Fujifilm Business Innovation Corp. | Light-emitting component having light-absorbing layer, light-emitting device, and image forming apparatus |
| JP6341345B1 (ja) | 2017-03-07 | 2018-06-13 | 富士ゼロックス株式会社 | 発光装置、画像形成装置及び光照射装置 |
| JP6369613B1 (ja) | 2017-09-21 | 2018-08-08 | 富士ゼロックス株式会社 | 発光部品、プリントヘッド及び画像形成装置 |
| JP7039905B2 (ja) | 2017-09-21 | 2022-03-23 | 富士フイルムビジネスイノベーション株式会社 | 発光部品の製造方法 |
| JP7073685B2 (ja) | 2017-11-22 | 2022-05-24 | 富士フイルムビジネスイノベーション株式会社 | 発光部品、プリントヘッド及び画像形成装置 |
| JP7021529B2 (ja) * | 2017-12-20 | 2022-02-17 | 富士フイルムビジネスイノベーション株式会社 | 発光部品、プリントヘッド及び画像形成装置 |
| JP7087690B2 (ja) | 2018-06-04 | 2022-06-21 | 富士フイルムビジネスイノベーション株式会社 | 発光装置、光計測装置及び画像形成装置 |
| JP2020120018A (ja) | 2019-01-25 | 2020-08-06 | 富士ゼロックス株式会社 | 発光装置、光学装置、光計測装置及び画像形成装置 |
| JP7463782B2 (ja) | 2020-03-17 | 2024-04-09 | 富士フイルムビジネスイノベーション株式会社 | 発光素子アレイ、発光装置、光学装置、計測装置及び情報処理装置 |
| JP2021153136A (ja) | 2020-03-24 | 2021-09-30 | 富士フイルムビジネスイノベーション株式会社 | 発光部品 |
| JP2022163641A (ja) | 2021-04-14 | 2022-10-26 | 富士フイルムビジネスイノベーション株式会社 | 発光装置及び計測装置 |
| JP2022168786A (ja) * | 2021-04-26 | 2022-11-08 | 富士フイルムビジネスイノベーション株式会社 | 発光部品、光計測装置、画像形成装置および発光部品の製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5240837B2 (ja) * | 1972-03-23 | 1977-10-14 | ||
| JPS62258559A (ja) * | 1986-05-01 | 1987-11-11 | Fuji Xerox Co Ltd | 電子写真用プロツトヘツドの制御装置 |
-
1988
- 1988-03-18 JP JP6539288A patent/JP2577034B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01238962A (ja) | 1989-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2577034B2 (ja) | 自己走査形発光素子アレイおよびその駆動方法 | |
| EP0917212B1 (en) | Self-scanning light-emitting element array | |
| US6614055B1 (en) | Surface light-emitting element and self-scanning type light-emitting device | |
| US5814841A (en) | Self-scanning light-emitting array | |
| JP2790631B2 (ja) | 自己走査形発光素子アレイ | |
| JP6210120B2 (ja) | 発光部品、プリントヘッド及び画像形成装置 | |
| JP2784011B2 (ja) | 自己走査型発光素子アレイ | |
| JP3647968B2 (ja) | 自己走査型発光装置 | |
| JP5857569B2 (ja) | 発光素子、発光素子アレイ、光書込みヘッドおよび画像形成装置 | |
| JP2784010B2 (ja) | 自己走査型発光素子アレイ | |
| JP2784052B2 (ja) | 自己走査型発光素子アレイおよびその駆動方法 | |
| JP4068172B2 (ja) | 面発光サイリスタおよび自己走査型発光装置 | |
| JP2758587B2 (ja) | 自己走査形発光素子アレイを用いた光学装置 | |
| JP2854556B2 (ja) | 自己走査形発光素子アレイおよびその駆動方法 | |
| JP4443304B2 (ja) | 発光装置および画像形成装置 | |
| JP2013065593A (ja) | 発光素子、発光素子アレイ、光書込みヘッドおよび画像形成装置 | |
| JP2016152244A (ja) | 発光素子、発光素子アレイ、光書込みヘッドおよび画像形成装置 | |
| JP2004179368A (ja) | 発光サイリスタおよび発光素子アレイチップ | |
| JP4763437B2 (ja) | 光走査装置および発光装置ならびに画像形成装置 | |
| JP4578195B2 (ja) | 発光装置および画像記録装置 | |
| JPH11330541A (ja) | 端面発光素子 | |
| JP4637517B2 (ja) | 発光装置および画像記録装置 | |
| JP4578191B2 (ja) | 発光装置および画像記録装置 | |
| JPH04174567A (ja) | 面発光型発光ダイオードアレイ | |
| JP2001060718A (ja) | 発光サイリスタおよび自己走査型発光装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071107 Year of fee payment: 11 |
|
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071107 Year of fee payment: 11 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071107 Year of fee payment: 11 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081107 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081107 Year of fee payment: 12 |