JP2022163641A - 発光装置及び計測装置 - Google Patents

発光装置及び計測装置 Download PDF

Info

Publication number
JP2022163641A
JP2022163641A JP2021068714A JP2021068714A JP2022163641A JP 2022163641 A JP2022163641 A JP 2022163641A JP 2021068714 A JP2021068714 A JP 2021068714A JP 2021068714 A JP2021068714 A JP 2021068714A JP 2022163641 A JP2022163641 A JP 2022163641A
Authority
JP
Japan
Prior art keywords
light
light emitting
thyristor
layer
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021068714A
Other languages
English (en)
Inventor
崇 近藤
Takashi Kondo
誠治 大野
Seiji Ono
大介 井口
Daisuke Iguchi
智明 崎田
Tomoaki Sakita
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fujifilm Business Innovation Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujifilm Business Innovation Corp filed Critical Fujifilm Business Innovation Corp
Priority to JP2021068714A priority Critical patent/JP2022163641A/ja
Priority to US17/406,189 priority patent/US11908967B2/en
Priority to CN202111037714.6A priority patent/CN115207761A/zh
Publication of JP2022163641A publication Critical patent/JP2022163641A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/12—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/026—Monolithically integrated components, e.g. waveguides, monitoring photo-detectors, drivers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B11/00—Measuring arrangements characterised by the use of optical techniques
    • G01B11/24—Measuring arrangements characterised by the use of optical techniques for measuring contours or curvatures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/0014—Measuring characteristics or properties thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/7404—Thyristor-type devices, e.g. having four-zone regenerative action structurally associated with at least one other device
    • H01L29/7412—Thyristor-type devices, e.g. having four-zone regenerative action structurally associated with at least one other device the device being a diode

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Led Devices (AREA)
  • Length Measuring Devices By Optical Means (AREA)
  • Semiconductor Lasers (AREA)
  • Optical Radar Systems And Details Thereof (AREA)

Abstract

【課題】発光許可サイリスタを備えない場合に比べ、発光素子に発光の許可する信号の電圧を低くできる発光装置などを提供する。【解決手段】発光装置は、サイリスタの機能を含む発光素子を含む発光部と、発光部に発光のために第１の電圧が印加される発光用電極と、第１の電圧より低く、第１の電圧に関係なく設定され第２の電圧によって、発光素子に発光を許可する発光許可サイリスタと、を備える。【選択図】図７

Description

本発明は、発光装置及び計測装置に関する。
特許文献１には、しきい電圧もしくはしきい電流が外部から光によって制御可能な発光素子多数個を、一次元、二次元、もしくは三次元的に配列し、各発光素子から発生する光の少なくとも一部が、各発光素子近傍の他の発光素子に入射するように構成し、各発光素子に、外部から電圧もしくは電流を印加させるクロックラインを接続した発光素子アレイが記載されている。
特許文献２には、ｐｎｐｎｐｎ６層半導体構造の発光素子を構成し、両端のｐ型第１層とｎ型第６層、および中央のｐ型第３層およびｎ型第４層に電極を設け、ｐｎ層に発光ダイオード機能を担わせ、ｐｎｐｎ４層にサイリスタ機能を担わせた自己走査型発光装置が記載されている。
特許文献３には、基板と基板上にアレイ状に配設された面発光型半導体レーザと基板上に配列され前記面発光型半導体レーザの発光を選択的にオン・オフさせるスイッチ素子としてのサイリスタとを備える自己走査型の光源ヘッドが記載されている。
特開平０１－２３８９６２号公報 特開２００１－３０８３８５号公報 特開２００９－２８６０４８号公報
発光装置から被計測物に光を照射し、被計測物からの反射光を受光することにより被計測物の３次元形状を計測する方法において、発光装置における発光部からの光強度を大きくするために、発光させる電圧を高く設定することが求められることがある。一方、発光部に発光を許可する信号は、発光部を発光させる電圧に関係なく、発光部を発光させる電圧より低いＧＰＩＯ（Global Parallel I/O）などで供給される電圧であることが求められる。
本発明の目的は、発光許可サイリスタを備えない場合に比べ、発光素子に発光の許可する信号の電圧を低くできる発光装置などを提供する。
請求項１に記載の発明は、サイリスタの機能を含む発光素子を含む発光部と、前記発光部に発光のために第１の電圧が印加される発光用電極と、前記第１の電圧より低く、当該第１の電圧に関係なく設定され第２の電圧によって、前記発光素子に発光を許可する発光許可サイリスタと、を備える発光装置である。
請求項２に記載の発明は、１又は多数の前記発光素子からなる前記発光部を備え、複数の前記発光部毎に前記発光許可サイリスタが設けられていることを特徴とする請求項１に記載の発光装置である。
請求項３に記載の発明は、前記発光部と前記発光許可サイリスタとが共通に設けられる基板を備え、前記基板において、前記発光許可サイリスタは、当該基板の外部に設けられる前記第２の電圧を供給する部材と前記発光部との間に設けられていることを特徴とする請求項２に記載の発光装置である。
請求項４に記載の発明は、複数の前記発光部毎に設けられた複数の前記発光許可サイリスタ毎に、前記第２の電圧を供給する端子部を備え、前記基板は、互いに対向する第１の側面及び第２の側面と、当該第１の側面及び当該第２の側面とを接続する、互いに対向する第３の側面及び第４の側面とを有し、前記第２の電圧を供給する部材は、前記第１の側面側に設けられ、前記端子部は、前記基板における前記第１の側面側、及び、前記第３の側面側と前記第４の側面側の前記発光許可サイリスタが設けられた部分の、いずれか一方又は両方に設けられていることを特徴とする請求項３に記載の発光装置である。
請求項５に記載の発明は、基準電圧を供給する他の端子部を備え、前記他の端子部が、前記基板上に設けられていることを特徴とする請求項３又は４に記載の発光装置である。
請求項６に記載の発明は、前記発光素子は、面発光ダイオードと、当該面発光ダイオードに積層され、オン状態になることにより当該面発光ダイオードを発光させる駆動サイリスタとを備えることを特徴とする請求項１に記載の発光装置である。
請求項７に記載の発明は、前記発光許可サイリスタに接続されたバイポーラトランジスタを備え、前記バイポーラトランジスタは、前記駆動サイリスタと接続され、前記発光許可サイリスタがオン状態となると、当該バイポーラトランジスタがオン状態になることで当該駆動サイリスタがオン状態に移行可能に構成されていることを特徴とする請求項６に記載の発光装置である。
請求項８に記載の発明は、前記面発光ダイオードは、垂直共振器面発光レーザであることを特徴とする請求項６又は７に記載の発光装置である。
請求項９に記載の発明は、前記発光用電極に電気的に接続され、前記発光許可サイリスタに電源電圧を供給する供給電極とを備えることを特徴とする請求項１に記載の発光装置である。
請求項１０に記載の発明は、請求項１乃至９のいずれか１項に記載の発光装置と、前記発光装置から出射した光が照射された被計測物からの反射光を受光する三次元センサと、を備える計測装置である。
請求項１に記載の発明によれば、発光許可サイリスタを備えない場合に比べ、発光素子に発光を許可する信号の電圧を低くできる。
請求項２に記載の発明によれば、発光部毎に発光許可サイリスタを備えない場合に比べ、発光部毎の発光の制御が容易にできる。
請求項３に記載の発明によれば、発光許可サイリスタが第２の電圧を供給する部材と発光部との間に設けられていない場合に比べ、発光許可サイリスタと第２の電圧を供給する部材との接続が容易になる。
請求項４に記載の発明によれば、端子部が第４の側面側に設けられる場合に比べ、発光許可サイリスタと第２の電圧を供給する部材との接続が容易になる。
請求項５に記載の発明によれば、基準電圧を供給する他の端子部が基板上に設けられていない場合に比べ、基準電圧の供給が容易になる。
請求項６に記載の発明によれば、面発光ダイオードと駆動サイリスタとを積層しない場合に比べ、面発光ダイオードの発光の制御が容易にできる。
請求項７に記載の発明によれば、バイポーラトランジスタを備えない場合に比べ、簡易な構成で発光素子を制御できる。
請求項８に記載の発明によれば、垂直共振器面発光レーザでない場合に比べ、光強度を大きくできる。
請求項９に記載の発明によれば、発光許可サイリスタへの電源電圧を供給する電極を別途設ける場合に比べ、電極の数を減らすことができる。
請求項１０に記載の発明によれば、三次元形状を計測することができる。
情報処理装置の一例を示す図である。 情報処理装置の構成を説明するブロック図である。 発光装置が、照射領域に分割照射する状態を説明する斜視図である。 本実施の形態が適用される発光装置を説明するレイアウト図である。 本実施の形態が適用される発光装置の平面図の一例である。 配線基板上における発光装置、駆動部及び許可信号発生部の配置を説明する図である。 本実施の形態が適用される発光装置の等価回路である。 本実施の形態が適用されない発光装置の等価回路である。 発光装置の動作を説明するタイミングチャートである。 発光部の拡大平面図である。 発光部の断面図である。（ａ）は、図１０におけるＸＩＡ－ＸＩＡ′線での断面図、（ｂ）は、図１０におけるＸＩＢ－ＸＩＢ′線での断面図である。 許可回路の平面図である。 許可回路の断面図である。（ａ）は、図１２のＸＩＩＩＡ－ＸＩＩＩＡ′線での断面図、（ｂ）は、図１２のＸＩＩＩＢ－ＸＩＩＩＢ′線での断面図である。 許可回路の他の断面図である。（ａ）は、図１２のＸＩＶＡ－ＸＩＶＡ′線での断面図、（ｂ）は、図１２のＸＩＶＢ－ＸＩＶＢ′線での断面図である。
以下、添付図面を参照して、本発明の実施の形態について詳細に説明する。
被計測物の三次元形状（以下では、３Ｄ形状と表記する。）を計測する計測装置には、光の飛行時間による、いわゆるＴｏＦ（Time of Flight）法に基づいて、三次元形状を計測する装置がある。ＴｏＦ法では、計測装置が備える発光装置から光が出射されたタイミングから、被計測物で反射して計測装置が備える三次元センサ（以下では、３Ｄセンサと表記する。）で受光されるタイミングまでの時間を計測する。そして、計測された時間から、被計測物の３Ｄ形状を特定する。なお、３Ｄ形状を計測する対象を被計測物と表記する。三次元形状を三次元像と表記することがある。また、三次元形状を計測することを、三次元計測、３Ｄ計測又は３Ｄセンシングと表記することがある。
このような計測装置は、計測された３Ｄ形状から被計測物を認識することに適用される。例えば、携帯型情報処理装置などに搭載され、アクセスしようとするユーザの顔の認識などに利用される。つまり、アクセスしたユーザの顔の３Ｄ形状を取得し、アクセスすることが許可されているか否かを識別し、アクセスが許可されているユーザであると認識された場合にのみ、自装置（携帯型情報処理装置）の使用を許可する。
また、この計測装置は、拡張現実（ＡＲ：Augmented Reality）など、継続的に被計測物の３Ｄ形状を計測する場合にも適用される。この場合、被計測物までの距離は問わない。
このような計測装置は、携帯型情報処理装置以外のパーソナルコンピュータ（ＰＣ）などの情報処理装置に適用しうる。
ここでは、情報処理装置は、一例として携帯型情報処理装置であるとして説明し、３Ｄ形状として捉えられた顔を認識することで、ユーザを認証するとして説明する。
（情報処理装置１）
図１は、情報処理装置１の一例を示す図である。前述したように、情報処理装置１は、一例として携帯型情報処理装置である。
情報処理装置１は、ユーザインターフェイス部（以下では、ＵＩ部と表記する。）２と３Ｄ形状を計測する光学装置３とを備える。ＵＩ部２は、例えばユーザに対して情報を表示する表示デバイスとユーザの操作により情報処理に対する指示が入力される入力デバイスとが一体化されている。表示デバイスは、例えば液晶ディスプレイや有機ＥＬディスプレイであり、入力デバイスは、例えばタッチパネルである。
光学装置３は、発光装置４と、３Ｄセンサ５とを備える。発光装置４は、被計測物、ここでの例では顔に向けて光を照射する。３Ｄセンサ５は、顔で反射されて戻ってきた光を取得する。ここでは、光の飛行時間による、いわゆるＴｏＦ法に基づいて、３Ｄ形状を計測する。そして、３Ｄ形状から、顔を認識する。前述したように、顔以外を被計測物として、３Ｄ形状を計測してもよい。３Ｄ形状を計測する計測装置は、発光装置４及び３Ｄセンサ５を備える。
情報処理装置１は、ＣＰＵ、ＲＯＭ、ＲＡＭなどを含むコンピュータである。なお、ＲＯＭには、不揮発性の書き換え可能なメモリ、例えばフラッシュメモリを含む。そして、ＲＯＭに蓄積されたプログラムや定数が、ＲＡＭに展開され、ＣＰＵがプログラムを実行することによって、情報処理装置１が動作し、各種の情報処理が実行される。
図２は、情報処理装置１の構成を説明するブロック図である。
情報処理装置１は、光学装置３と、計測制御部８と、システム制御部９とを備える。計測制御部８は、光学装置３を制御して３Ｄ形状を計測する。計測制御部８は、３Ｄ形状特定部８Ａを含む。システム制御部９は、情報処理装置１全体をシステムとして制御する。そして、システム制御部９は、認識処理部９Ａを含む。そして、システム制御部９には、ＵＩ部２、スピーカ９Ｂ、二次元カメラ（図２では、２Ｄカメラと表記する。）９Ｃなどが接続されている。
計測制御部８が備える３Ｄ形状特定部８Ａは、被計測物からの反射光から３Ｄ形状を計測し、被計測物の３Ｄ形状を特定する。システム制御部９が備える認識処理部９Ａは、３Ｄ形状特定部８Ａによって特定された３Ｄ形状から、被計測物、ここでの例では顔を認識する。そして、認識された顔から、アクセスすることが許可されているユーザか否かを識別する。
光学装置３は、前述した発光装置４及び３Ｄセンサ５に加え、駆動部６と許可信号発生部７と配線基板１０と光拡散部材３０と保持部４０とを備える。駆動部６は、発光装置４に発光のための電流を供給して、発光装置４を駆動する。許可信号発生部７は、発光装置４に対して発光を許可する信号を発生する。
発光装置４、駆動部６、許可信号発生部７、光拡散部材３０及び保持部４０は、配線基板１０上に配置されている。そして、発光装置４、駆動部６及び許可信号発生部７とは、配線基板１０に設けられた配線で接続されている。
光拡散部材３０は、発光装置４が出射する光の経路に挿入され、発光装置４が出射する光を照射したい方向に照射させる。例えば、光拡散部材３０は、配線基板１０上に設けられた保持部４０により保持され、発光装置４を覆う。なお、配線基板１０には、発光装置４、駆動部６及び許可信号発生部７を動作させるために、抵抗素子や容量素子を備えてもよい。また、発光装置４は、配線基板１０より熱伝導率が高い放熱基材上に設けられてもよい。放熱基材としては、配線基板１０に用いられるＦＲ－４と呼ばれる絶縁層の熱伝導率が０．４Ｗ／ｍ・Ｋ程度に比べて、熱伝導率が２０～３０Ｗ／ｍ・Ｋであるアルミナ（Ａｌ２Ｏ３）、熱伝導率が８５Ｗ／ｍ・Ｋ程度の窒化シリコン（Ｓｉ３Ｎ４）、又は熱伝導率が１５０～２５０Ｗ／ｍ・Ｋの窒化アルミニウム（ＡｌＮ）が挙げられる。なお、配線基板１０に配線が設けられているとしたが、配線基板１０は、配線が設けられていない基板であってもよい。発光装置４、駆動部６及び許可信号発生部７が互いに電気的に接続されればよく、基板は、発光装置４、駆動部６及び許可信号発生部７などを保持するものであればよい。
図３は、発光装置４が、照射領域１００に分割照射する状態を説明する斜視図である。図３において、発光装置４の部分において、紙面の右方向をｘ方向、紙面の上方向をｙ方向とし、照射領域１００に向かう方向をｚ方向とする。
発光装置４は、一例として１２個の発光部２２を備える。１２個の発光部２２をまとめて光出射部２１とする。１２個の発光部２２は、ｘ方向に４個、ｙ方向に３個がマトリックス状に配列されている。これらの発光部２２は、それぞれが個別に発光してもよく、複数が同時に発光してもよい。さらに、これらの発光部２２は、全てが同時に発光してもよい。
照射領域１００は、被計測物の３Ｄ形状を計測するために、発光装置４が出射する光が照射される範囲である。ここでは、各発光部２２は、照射する範囲が異なっている。つまり、発光装置４は、照射領域１００を分割照射する。発光部２２が出射する光は、光拡散部材３０（図２参照）を透過することにより、光の照射される方向及び／又は光の広がりが設定される。なお、光拡散部材３０の代わりに、入射する光の方向を異なる方向に変化させて出射する回折光学素子（ＤＯＥ：Diffractive Optical Element）などの光学部材や、集光レンズ、マイクロレンズ、保護カバーなどの透明部材であってもよい。
図４は、本実施の形態が適用される発光装置４を説明するレイアウト図である。図４におけるｘ方向、ｙ方向及びｚ方向は、図３と同様である。
発光装置４は、基板８０と、光出射部２１と、端子部２３と、発光許可部２６と、基準電圧端子２８とを備える。光出射部２１は、１２個の発光部２２を備える。端子部２３は、許可信号発生部７から発光部２２の発光を許可する許可信号φｆを受信する。発光許可部２６は、端子部２３が許可信号φｆを受信すると発光部２２を発光させる。基準電圧端子２８は、基準電圧が供給される。基準電圧は、接地電圧ＧＮＤであるとして、基準電圧Ｖｇａ（０Ｖ）と表記する。なお、基準電圧端子２８は、他の端子部の一例である。
基板８０（後述する図１１参照）には、光出射部２１、端子部２３、発光許可部２６及び基準電圧端子２８が設けられる。ここで、基板８０は、ｘ方向側が側面８０ａ、－ｘ方向側が側面８０ｂ、＋ｙ方向側が８０ｃ、－ｙ方向側が８０ｄである。なお、側面８０ａが第１の側面の一例、側面８０ｂが第２の側面の一例、側面８０ｃが第３の側面の一例、そして側面８０ｄが第４の側面の一例である。
光出射部２１は、一例として、ｘ方向に４個、ｙ方向に３個にマトリクス状に配列された１２個の発光部２２を備える。各発光部２２を区別するために、発光部２２－１～２２－１２と表記する。発光部２２－１～２２－４、発光部２２－５～２２－８、発光部２２－９～２２－１２がそれぞれｘ方向に配列され、発光部２２－１～２２－４の配列、発光部２２－５～２２－８の配列、発光部２２－９～２２－１２の配列が－ｙ方向に配列されている。
光出射部２１上（ｚ方向側）には、発光用電極７２が全ての発光部２２に共通に設けられている。発光用電極７２の±ｙ方向側は、発光の電流を供給するための配線が接続されるパッド部７２Ａ、７２Ｂとなっている。パッド部７２Ａ、７２Ｂには、発光の電流を供給する電源電圧ＶＬＤを供給する配線が接続される。なお、発光用電極７２は、下側の発光部２２が見えるように枠のみを示している。
端子部２３は、許可信号発生部７から発光部２２毎に発光を許可する許可信号φｆを受信する信号端子２４を備える。許可信号φｆを発光部２２毎に区別するために、許可信号φｆを許可信号φｆ１～φｆ１２と表記し、信号端子２４を発光部毎に区別するために、信号端子２４－１～２４－１２と表記する。端子部２３は、光出射部２１の＋ｘ方向側にまとめて配置されている。
発光許可部２６は、発光部２２毎に発光を許可する許可回路２７を備える。許可回路２７を発光部２２毎に区別するために、許可回路２７－１～２７－１２と表記する。発光許可部２６は、光出射部２１と端子部２３との間に設けられている。
基準電圧端子２８は、基板８０の＋ｘ方向側及び－ｙ方向側の端部に設けられている。基準電圧端子２８が基板８０上に設けられていると、発光許可部２６への基準電圧Ｖｇａ（０Ｖ）の供給が容易になる。
図５は、本実施の形態が適用される発光装置４の平面図の一例である。図５におけるｘ方向、ｙ方向及びｚ方向は、図４と同様である。図５は、図４にレイアウトを示した発光装置４をより詳細に説明する図である。図５では、一部の符号を省略している。
発光部２２に記した〇印は、発光素子である。つまり、各発光部２２は、複数の発光素子を備えている。なお、各発光部２２は、同じ数の発光素子を備えてもよいし、異なる数の発光素子を備えてもよい。発光部２２の備える発光素子は、１個でもよい。
光出射部２１の各発光部２２と発光許可部２６の各許可回路２７とは、配線２５で接続されている。配線２５を発光部２２毎に区別するために、配線２５－１～２５－１２と表記する。図５は、発光部２２－１と許可回路２７－１とを接続する配線２５－１、発光部２２－２と許可回路２７－２とを接続する配線２５－２、そして発光部２２－３と許可回路２７－３とを接続する配線２５－３を示し、他の配線２５－４～２５－１２の表記を省略している。
配線２５は、発光部２２の外側において、発光部２２に沿って設けられている。これにより、発光部２２の内部、つまり表面に配線を設ける場合に比べて、発光ダイオードＬＥＤを高密度に設けられる。
発光許可部２６の各許可回路２７と端子部２３の各信号端子２４とが接続されている。図５では、信号端子２４から配線を引き出して、許可回路２７と接続している。
発光許可部２６には、基準電圧が供給される基準電圧線７３と、電源電圧ＶＬＤが供給される電源電圧線７４とが設けられている。基準電圧線７３は、基準電圧端子２８に接続されている。電源電圧線７４は、発光用電極７２に接続されている。前述したように、発光用電極７２には、電源電圧ＶＬＤが供給される。
光出射部２１の発光部２２は、発光許可部２６の許可回路２７に接続されている。発光許可部２６の許可回路２７は、端子部２３の信号端子２４に接続されている。端子部２３の信号端子２４が受信した許可信号φｆにより、発光許可部２６の許可回路２７を介して、光出射部２１の発光部２２が発光する。
図６は、配線基板１０上における発光装置４、駆動部６及び許可信号発生部７の配置を説明する図である。発光装置４は、図４に示したレイアウト図を簡略化して示している。図６におけるｘ方向、ｙ方向及びｚ方向は、図３、図４と同様である。
駆動部６は、発光装置４における基板８０の側面８０ｂ側（－ｘ方向側）、許可信号発生部７は、基板８０の側面８０ａ（＋ｘ方向側）に設けられている。つまり、駆動部６は、発光装置４の光出射部２１側に設けられている。これにより、駆動部６と光出射部２１の発光部２２との間の距離が短くなる。よって、駆動部６と発光装置４における発光部２２との間のインダクタンスが小さくなり、光パルスの立ち上がり時間が短くなる。
許可信号発生部７は、発光装置４の端子部２３側に設けられている。よって、許可信号発生部７と端子部２３との距離が短くなり、接続が容易になる。
さらに、発光用電極７２のパッド部７２Ａは、基板８０上において側面８０ｃ側（＋ｙ方向側）に設けられ、パッド部７２Ｂは、基板８０上において側面８０ｄ側（－ｙ方向側）に設けられている。パッド部７２Ａ、７２Ｂに電源電圧ＶＬＤを供給する配線は、駆動部６、許可信号発生部７が設けられていない側面から設けられる。なお、パッド部７２Ａ、７２Ｂを端子部２３側又は駆動部６が設けられる側に設けると、パッド部７２Ａ、７２Ｂへの配線の接続が、端子部２３又は駆動部６によって妨げられるおそれがある。つまり、パッド部７２Ａ、７２Ｂに電源電圧ＶＬＤを供給する配線は、駆動部６、許可信号発生部７により阻害されることなく設けられる。つまり、パッド部７２Ａ、７２Ｂを端子部２３又は駆動部６が設けられた位置に設ける場合に比べ、パッド部７２Ａ、７２Ｂへの接続が容易になる。
パッド部７２Ａが側面８０ｃ側に設けられ、パッド部７２Ｂは側面８０ｄ側に設けられている。つまり、パッド部７２Ａ、７２Ｂは、基板８０の対向する２側面側に設けられている。しかし、パッド部７２Ａ、７２Ｂのいずれか一方が設けられてもよい。なお、パッド部７２Ａ、７２Ｂとして基板８０の２側面側に設けることにより、発光のための電流は発光用電極７２の両側から供給される。これにより、パッド部７２Ａ、７２Ｂのいずれか一方を設ける場合に比べ、発光部２２への電流供給の偏りが抑制される。
図７は、本実施の形態が適用される発光装置４の等価回路である。図７では、発光装置４に加え、駆動部６と計測制御部８とを合わせて示している。
発光装置４は、光出射部２１、端子部２３及び発光許可部２６を備える。図７では、光出射部２１における３個の発光部２２（発光部２２－１、２２－２、２２－３）と、３個の発光部２２に接続されている３個の許可回路２７（許可回路２７－１、２７－２、２７－３）と、３個の許可回路２７に接続されている信号端子２４（信号端子２４－１、２４－２、２４－３）を示している。以下順に説明する。
各発光部２２は、発光部２２－１に記載するように、直列接続された発光ダイオードＬＥＤと駆動サイリスタＳとを複数備える。ここで、発光ダイオードＬＥＤと駆動サイリスタＳとが、サイリスタ機能を含む発光素子の一例である。なお、各発光部２２における発光ダイオードＬＥＤは、発光ダイオードＬＥＤを構成する半導体層が互いにつながっている。同様に、各発光部２２における駆動サイリスタＳは、駆動サイリスタＳを構成する半導体層が互いにつながっている。よって、駆動サイリスタＳは、１個の駆動サイリスタＳとして動作するとしてもよい。
発光ダイオードＬＥＤは、基板８０に垂直な方向に光を発光する面発光ダイオードであるとよい。面発光ダイオードは、例えば垂直共振器面発光レーザＶＣＳＥＬ（Vertical Cavity Surface Emitting Laser）である。以下では、発光ダイオードＬＥＤが垂直共振器面発光レーザＶＣＳＥＬであるとして説明する。垂直共振器面発光レーザＶＣＳＥＬは、基板上に積層された下部多層膜反射鏡と上部多層膜反射鏡との間に発光領域となる発光層を設け、表面に対して垂直方向にレーザ光を出射させる面発光レーザ素子である。ここでの垂直共振器面発光レーザＶＣＳＥＬは、λ共振器構造を有している。なお、面発光ダイオードは、垂直共振器面発光レーザＶＣＳＥＬ以外のレーザダイオードなど、他の発光デバイスであってもよい。以下では、垂直共振器面発光レーザＶＣＳＥＬをＶＣＳＥＬと表記することがある。
発光ダイオードＬＥＤは、カソード（［Ｋ］）、アノード（［Ａ］）を備える２端子の半導体素子である。駆動サイリスタＳは、カソード（［Ｋ］）、ｎゲート（［Ｇ１］）、アノード（［Ａ］）を備える３端子の半導体素子である。
発光ダイオードＬＥＤのアノード（［Ａ］）が駆動サイリスタＳのカソード（［Ｋ］）に接続されている。駆動サイリスタＳのカソード（［Ｋ］）が並列接続され、駆動サイリスタＳのゲート（［Ｇ１］）が並列接続されている。発光ダイオードＬＥＤのカソード（［Ｋ］）は、並列接続されている。具体的には、発光ダイオードＬＥＤのカソード（［Ｋ］）は、基板８０の裏面に設けられた裏面電極９０に接続されている（後述する図１１参照）。
駆動サイリスタＳのアノード（［Ａ］）は、発光用電極７２に接続されている。発光用電極７２には、電源電圧ＶＬＤが印加される。
各許可回路２７は、許可回路２７－１に記載するように、発光許可サイリスタＦとｎｐｎバイポーラトランジスタＴｒと、抵抗Ｒ１、Ｒ２を備える。発光許可サイリスタＦは、カソード（［Ｋ］）、ｎゲート（［Ｇ１］）、ｐゲート（［Ｇ２］）、アノード（［Ａ］）を備える４端子の半導体素子である。ｎｐｎバイポーラトランジスタＴｒは、コレクタ（［Ｃ］）、ベース（［Ｂ］）、エミッタ（［Ｅ］）を備える３端子の半導体素子である。
発光許可サイリスタＦのカソード（［Ｋ］）及びｎゲート（［Ｇ１］）には、基準電圧Ｖｇａ（０Ｖ）が供給されている。発光許可サイリスタＦのアノード（［Ａ］）は、信号端子２４に接続される。信号端子２４には、許可信号φｆが供給される。発光許可サイリスタＦのｐゲート（［Ｇ２］）は、ｎｐｎバイポーラトランジスタＴｒのベース（［Ｂ］）に接続されている。
ｎｐｎバイポーラトランジスタＴｒのエミッタ（［Ｅ］）には、基準電圧Ｖｇａ（０Ｖ）が供給される。ｎｐｎバイポーラトランジスタＴｒのコレクタ（［Ｃ］）は、抵抗Ｒ１を介して、発光部２２の駆動サイリスタＳのｎゲート（［Ｇ１］）に接続されている。また、ｎｐｎバイポーラトランジスタＴｒのコレクタ（［Ｃ］）は、抵抗Ｒ２を介して、電源電圧線７４（図５参照）に接続される。電源電圧線７４には、電源電圧ＶＬＤが供給される。
駆動部６は、駆動素子の一例としてのＭＯＳトランジスタ６１と、信号発生回路６２とを備える。なお、駆動素子は、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）などであってもよい。
ＭＯＳトランジスタ６１のドレイン（［Ｄ］）は、発光部２２の発光ダイオードＬＥＤのカソード（［Ｋ］）に接続されている。ＭＯＳトランジスタ６１のドレイン（［Ｄ］）は、基準電圧Ｖｇａ（０Ｖ）の基準電圧線７１に接続されている。駆動部６における信号発生回路６２は、ＭＯＳトランジスタ６１のゲート（［Ｇ］）に、ＭＯＳトランジスタ６１をオン状態にするＯｎ信号（Ｏｎ）と、オフ状態にするＯｆｆ信号（Ｏｆｆ）とを供給する。
駆動部６における信号発生回路６２は、ＭＯＳトランジスタ６１のゲート（［Ｇ］）に、ＭＯＳトランジスタ６１をオン状態にするＯｎ信号（Ｏｎ）と、オフ状態にするＯｆｆ信号（Ｏｆｆ）とを供給する。
電源電圧ＶＬＤ及び基準電圧Ｖｇａ（０Ｖ）は、計測制御部８から供給される。駆動部６は、計測制御部８により制御される。
上記の発光装置４の駆動方法は、いわゆるローサイド駆動である。発光ダイオードＬＥＤをより高速に駆動させたい場合は、ローサイド駆動するのがよい。ローサイド駆動とは、発光ダイオードＬＥＤなどの駆動対象に対して、電流経路の下流側にＭＯＳトランジスタ６１等の駆動素子を位置させた構成を言う。
以下において、発光装置４の動作を説明する。
（駆動サイリスタＳ及び発光許可サイリスタＦ）
駆動サイリスタＳは、アノード（［Ａ］）、ｎゲート（［Ｇ１］）、カソード（［Ｋ］）の３端子を有する半導体素子である。発光許可サイリスタＦは、カソード（［Ｋ］）、ｎゲート（［Ｇ１］）、ｐゲート（［Ｇ２］）、アノード（［Ａ］）の４端子を有する半導体素子である。後述するように、駆動サイリスタＳ及び発光許可サイリスタＦは、ＧａＡｓ、ＡｌＧａＡｓ、ＡｌＡｓなどによるｎカソード層８５、ｐゲート層８６、ｎゲート層８７及びｐアノード層８８が積層されて構成されている（後述する図１１参照）。つまり、駆動サイリスタＳ及び発光許可サイリスタＦは、共にｎｐｎｐ構造を有している。駆動サイリスタＳはｐゲート（［Ｇ２］）を用いないが、駆動サイリスタＳの構造は、発光許可サイリスタＦと同じである。以下では、駆動サイリスタＳと発光許可サイリスタＦとを、サイリスタとして説明する。
一例として、ｐ型の半導体層（ｐゲート層８６、ｐアノード層８８）とｎ型の半導体層（ｎカソード層８５、ｎゲート層８７）とのｐｎ接合の順方向電圧（拡散電位）Ｖｄを１．５Ｖとして説明する。
サイリスタは、アノード（［Ａ］）とカソード（［Ｋ］）との間に、サイリスタがオフ状態からオン状態に移行しうる電圧が印加されているが、電流が流れていないオフ状態であるとする。なお、サイリスタのカソード（［Ｋ］）の電圧ＶＫは、基準電圧Ｖｇａ（０Ｖ）であるとする。アノード（［Ａ］）とｎゲート（［Ｇ１］）との間が順バイアスになると、サイリスタは、オフ状態から電流が流れるオン状態に移行（ターンオン）する。つまり、ｎゲート（［Ｇ１］）の電圧ＶＧ１が、サイリスタのアノード（［Ａ］）の電圧ＶＡより順方向電圧Ｖｄを引いた電圧より低い電圧（ＶＧ１＜ＶＡ－Ｖｄ）になると、サイリスタがターンオンする。
また、サイリスタは、アノード（［Ａ］）の電圧ＶＡが、ｎゲート（［Ｇ１］）の電圧ＶＧ１に順方向電圧Ｖｄを足した電圧より高い電圧（ＶＡ＞ＶＧ１＋Ｖｄ）になると、サイリスタは、オフ状態からオン状態に移行（ターンオン）する。
オン状態のサイリスタは、アノード（［Ａ］）とカソード（［Ｋ］）との間が順方向電圧Ｖｄより大きく、オン状態を維持する電流が供給されれば、オン状態が維持される。つまり、カソード（［Ｋ］）が基準電圧Ｖｇａ（０Ｖ）であるとき、アノード（［Ａ］）の電圧ＶＡが順方向電圧Ｖｄより大きければ、オン状態が維持される（ＶＡ＞Ｖｄ）。そして、ｐゲート（［Ｇ２］）の電圧ＶＧ２は、アノード（［Ａ］）の電圧に近い電圧になる。以下では、ｐゲート（［Ｇ２］）の電圧ＶＧ２は、アノード（［Ａ］）の電圧になるとして説明する（ＶＧ２＝ＶＡ）。以下では、発光許可サイリスタＦと駆動サイリスタＳとを区別するため、アノード（［Ａ］）の電圧をＶＦＡ、ＶＳＡとして区別する。他の電圧も同様である。
なお、オン状態のサイリスタにおいて、アノード（［Ａ］）とカソード（［Ｋ］）との間が順方向電圧Ｖｄ未満になると、サイリスタは、オン状態からオフ状態に移行（ターンオフ）する。オン状態のサイリスタは、ゲート（［Ｇ１］）の電圧ＶＧ１がアノード（［Ａ］）の電圧ＶＡから順方向電圧Ｖｄを引いた電圧未満の電圧としても、サイリスタは、ターンオフしない。
（ｎｐｎバイポーラトランジスタＴｒ）
オフ状態のｎｐｎバイポーラトランジスタＴｒは、エミッタ（［Ｅ］）とベース（［Ｂ］）との間が順バイアスになると、オン状態に移行する。すると、コレクタ（［Ｃ］）の電圧ＶＣは、エミッタ（［Ｅ］）の電圧ＶＥに近い電圧になる。図７に示すｎｐｎバイポーラトランジスタＴｒは、エミッタ（［Ｅ］）は、基準電圧Ｖｇａ（０Ｖ）が供給されている。よって、ｎｐｎバイポーラトランジスタＴｒがオン状態になると、コレクタ（［Ｃ］）の電圧ＶＣは、エミッタ（［Ｅ］）の電圧ＶＥである基準電圧Ｖｇａ（０Ｖ）に近い電圧になる。以下では、コレクタ（［Ｃ］）の電圧ＶＣは、基準電圧Ｖｇａ（０Ｖ）になるとして説明する（ＶＣ＝０Ｖ）。
（発光ダイオードＬＥＤ）
発光ダイオードＬＥＤは、アノード（［Ａ］）とカソード（［Ｋ］）との２端子を有する半導体素子である。よって、発光ダイオードＬＥＤは、アノード（［Ａ］）とカソード（［Ｋ］）との間に順方向電圧Ｖｄより大きい電圧が印加され、発光が可能な電流が流れると発光する。
（発光部２２及び許可回路２７の動作）
発光部２２－１及び許可回路２７－１により、発光部２２及び許可回路２７の動作を説明する。
発光部２２の駆動サイリスタＳのｎゲート（［Ｇ１］）と、許可回路２７のｎｐｎバイポーラトランジスタＴｒのコレクタ（［Ｃ］）とは、抵抗Ｒ１を介して接続されている。
そして、発光部２２の駆動サイリスタＳのアノード（［Ａ］）には、発光用電極７２を介して電源電圧ＶＬＤが印加されている。そして、許可回路２７のｎｐｎバイポーラトランジスタＴｒのコレクタ（［Ｃ］）は、抵抗Ｒ２を介して電源電圧ＶＬＤが印加されている。発光部２２の発光許可サイリスタＦのアノード（［Ａ］）は、信号端子２４に接続され、許可信号φｆが供給される。
電源電圧ＶＬＤが５Ｖであるとし、許可信号φｆが０Ｖであるとする。５Ｖの電源電圧ＶＬＤは、１．５Ｖである順方向電圧Ｖｄを超える値である。発光部２２の駆動サイリスタＳと許可回路２７のｎｐｎバイポーラトランジスタＴｒ及び発光許可サイリスタＦは、オフ状態であるとする。そして、駆動部６の信号発生回路６２は、Ｏｎ信号をＭＯＳトランジスタ６１に供給しているとする。つまり、ＭＯＳトランジスタ６１はオン状態であり、ＭＯＳトランジスタ６１を介して接続されている発光ダイオードＬＥＤのカソード（［Ｋ］）は、基準電圧Ｖｇａ（０Ｖ）である。
許可信号φｆが０Ｖであると、許可回路２７の発光許可サイリスタＦのアノード（［Ａ］）の電圧ＶＦＡとｎゲート（［Ｇ１］）の電圧ＶＦＧ１とが０Ｖであるので、発光許可サイリスタＦはオフ状態を維持する。
発光部２２の駆動サイリスタＳのｎゲート（［Ｇ１］）は、抵抗Ｒ１及び抵抗Ｒ２を介して電源電圧ＶＬＤが印加されている。駆動サイリスタＳのアノード（［Ａ］）の電圧ＶＳＡとｎゲート（［Ｇ１］）の電圧ＶＳＧ１とが電源電圧ＶＬＤであるので、駆動サイリスタＳはオフ状態を維持する。そして、直列接続されている駆動サイリスタＳと発光ダイオードＬＥＤとには電流が流れていないので、発光ダイオードＬＥＤは発光していない状態（非発光状態）である。
許可信号φｆが順方向電圧Ｖｄである１．５Ｖを超える電圧になると、発光許可サイリスタＦのアノード（［Ａ］）の電圧ＶＦＡがｎゲート（［Ｇ１］）の電圧ＶＦＧ１（０Ｖ）より順方向電圧Ｖｄより大きくなる（ＶＦＡ＞ＶＦＧ１＋Ｖｄ）。これにより、発光許可サイリスタＦがオフ状態からオン状態に移行（ターンオン）する。すると、発光許可サイリスタＦのｐゲート（［Ｇ２］）の電圧ＶＦＧ２が、Ｆのアノード（［Ａ］）の電圧ＶＦＡになる。電圧ＶＦＡは、順方向電圧Ｖｄである１．５Ｖを超える電圧である（ＶＦＡ＞Ｖｄ）ので、ｎｐｎバイポーラトランジスタＴｒがオフ状態からオン状態に移行する。すると、ｎｐｎバイポーラトランジスタＴｒのコレクタ（［Ｃ］）の電圧ＶＣは、エミッタ（［Ｅ］）の電圧（０Ｖ）になる（ＶＣ＝０Ｖ）。
駆動サイリスタＳのｎゲート（［Ｇ１］）は、抵抗Ｒ１を介してｎｐｎバイポーラトランジスタＴｒのコレクタ（［Ｃ］）に接続されている。ｎｐｎバイポーラトランジスタＴｒのコレクタ（［Ｃ］）の電圧ＶＣが０Ｖになると、駆動サイリスタＳのｎゲート（［Ｇ１］）の電圧ＶＳＧ１が、０Ｖになる。駆動サイリスタＳのアノード（［Ａ］）の電圧ＶＳＡは、電源電圧ＶＬＤ（５Ｖ）である。ｎゲート（［Ｇ１］）の電圧ＶＳＧ１がアノード（［Ａ］）の電圧ＶＳＡより順方向電圧Ｖｄを超えた高い電圧（ＶＳＧ１＞ＶＳＡ＋Ｖｄ）であるので、駆動サイリスタＳは、オフ状態からオン状態に移行（ターンオン）する。すると、直列接続された駆動サイリスタＳと発光ダイオードＬＥＤとに電流が流れ、発光ダイオードＬＥＤが発光を開始（点灯）する。なお、発光ダイオードＬＥＤのアノード（［Ａ］）とカソード（［Ｋ］）との間には、電源電圧ＶＬＤから順方向電圧Ｖｄを引いた３．５Ｖが印加されている。
許可信号φｆ、つまり発光許可サイリスタＦのアノード（［Ａ］）の電圧ＶＦＡが順方向電圧Ｖｄ未満の電圧になる（ＶＦＡ＜Ｖｄ）と、発光許可サイリスタＦはオン状態からオフ状態に移行（ターンオフ）する。
一方、駆動サイリスタＳは、アノード（［Ａ］）の電圧ＶＳＡが電源電圧ＶＬＤである。よって、ｎゲート（［Ｇ１］）がアノード（［Ａ］）の電圧ＶＳＡから順方向電圧Ｖｄを引いた電圧未満になっても、ターンオフしない。よって、駆動部６の信号発生回路６２がＯｆｆ信号を供給して、ＭＯＳトランジスタ６１をオフ状態にすることで、直列接続された駆動サイリスタＳと発光ダイオードＬＥＤに流れる電流を遮断する。これにより、駆動サイリスタＳがオフ状態になる。発光ダイオードＬＥＤに電流が流れなくなり、発光ダイオードＬＥＤの発光が停止（消灯）して、非発光状態になる。
以上においては、電源電圧ＶＬＤが５Ｖであるとして説明した。電源電圧ＶＬＤが１０Ｖである場合でも、同様である。発光許可サイリスタＦのｎゲート（［Ｇ１］）の電圧ＶＦＧ１は、基準電圧Ｖｇａ（０Ｖ）であるので、許可信号φｆが順方向電圧Ｖｄである１．５Ｖを超える電圧になると、発光許可サイリスタＦがターンオンする。そして、許可信号φｆが順方向電圧Ｖｄである１．５Ｖ以下の電圧になると、発光許可サイリスタＦがターンオフしオフ状態を維持する。つまり、電源電圧ＶＬＤがどのような電圧であっても、許可信号φｆは、順方向電圧Ｖｄである１．５Ｖを超える電圧に設定されれば発光許可サイリスタをターンオンし、１．５Ｖ未満の電圧に設定されれば発光許可サイリスタをターンオフし、又はオフ状態を維持する。よって、許可信号φｆを供給する許可信号発生部７として、１．８Ｖ、３Ｖ、３．３Ｖなどの電圧を出力するＧＰＩＯ（Global Parallel I/O）などが適用しうる。
なお、電源電圧ＶＬＤが５Ｖの場合には、発光ダイオードＬＥＤには、３．５Ｖが印加されるが、電源電圧ＶＬＤを１０Ｖとすると、発光ダイオードＬＥＤには、８．５Ｖが印加される。発光ダイオードＬＥＤは、印加する電圧が大きいほど光強度が大きくなる。よって、電源電圧ＶＬＤの電圧は高いほどよく、許可信号φｆの電圧は低いことが求められる。したがって、発光許可部２６を設けることにより、許可信号φｆの電圧を、電源電圧ＶＬＤに関係なく、低い電圧に設定している。
ここで、電源電圧ＶＬＤが第１の電圧の一例であり、発光許可サイリスタＦをオン状態に移行させるための許可信号φｆの電圧が第２の電圧の一例である。上述したように、第１の電圧の一例である電源電圧ＶＬＤは、５Ｖ、１０Ｖなどであり、第２の電圧の一例である発光許可サイリスタＦをオン状態に移行させるための許可信号φｆの電圧は、順方向電圧Ｖｄである１．５Ｖを超える電圧である。よって、第２の電圧は、第１の電圧に比べ、低く設定される。また、許可信号発生部７は、第２の電圧を供給する部材の一例である。
なお、図７の右端に、アノード（［Ａ］）が基準電圧Ｖｇａ（０Ｖ）に設定された発光ダイオードＬＥＤを示している。後述するように、発光許可部２６は、発光ダイオードＬＥＤ上に設けられている。このため、発光ダイオードＬＥＤのアノード（［Ａ］）は、基準電圧Ｖｇａ（０Ｖ）に設定されている。よって、駆動部６のＭＯＳトランジスタ６１がオン状態になると、発光ダイオードＬＥＤのカソード（［Ｋ］）である裏面電極９０が基準電圧Ｖｇａ（０Ｖ）になるので、発光ダイオードＬＥＤは発光しない。
図８は、本実施の形態が適用されない発光装置４′の等価回路である。図８では、発光装置４′に加え、駆動部６と計測制御部８とを合わせて示している。発光装置４′は、発光許可部２６を備えていない。端子部２３の信号端子２４が発光部２２の駆動サイリスタＳのｎゲート（［Ｇ１］）に接続されている。信号端子２４に、許可信号φｆが供給される。他の部分は、図７に示した発光装置４と同様であるので、同じ符号を付して説明を省略する。
発光装置４′では、駆動サイリスタＳのアノード（［Ａ］）の電圧ＶＳＡが電源電圧ＶＬＤになっている。そして、許可信号φｆであるｎゲート（［Ｇ１］）の電圧ＶＳＧ１が、アノード（［Ａ］）の電圧ＶＳＡより順方向電圧Ｖｄを引いた電圧より小さく（ＶＳＧ１＜ＶＡ－Ｖｄ）なると、駆動サイリスタＳがオフ状態からオン状態に移行（ターンオン）する。よって、電源電圧ＶＬＤが５Ｖの場合、駆動サイリスタＳのオフ状態を維持するには、許可信号φｆの電圧は、３．５Ｖ以上であることが求められる。また、電源電圧ＶＬＤが１０Ｖの場合、駆動サイリスタＳのオフ状態を維持するには、許可信号φｆの電圧は、８．５Ｖ以上であることが求められる。よって、発光装置４′の許可信号発生部７として、ＧＰＩＯ（Global Parallel I/O）を適用しづらい。
（発光装置４のタイミングチャート）
図９は、発光装置４の動作を説明するタイミングチャートである。横軸は、時刻ａ～ｅの順で時間ｔが経過するとする。上から、電源電圧ＶＬＤ、許可信号φｆ１～φｆ８、許可信号φｆ９～φｆ１２、駆動部６の信号発生回路６２の信号、発光部２２－１～２２－８の状態、及び発光部２２－９～２２－１２の状態を示す。許可信号φｆ１～φｆ１２は、ＨレベルとＬレベルとで切り替えられる信号である。なお、Ｈレベルとは、順方向電圧Ｖｄを超える電圧であり、Ｌレベルとは、基準電圧Ｖｇａ（０Ｖ）である。ここでは、一例として、許可信号φｆ１～φｆ８は、Ｌレベルに維持され、許可信号φｆ９～φｆ１２は、同時にＬレベルからＨレベルそしてＬベルに切り替えられるとする。なお、許可信号φｆ１～φｆ１２は、それぞれが独立に設定されてもよく、上記のように複数が同時に設定されてもよい。また、許可信号φｆ１～φｆ１２は、全部が同時に設定されてもよい。
時刻ａにおいて、電源電圧ＶＬＤが印加される。許可信号φｆ１～φｆ１２は、Ｌレベルである。よって、許可回路２７－１～２７－１２の発光許可サイリスタＦは、オフ状態である。駆動部６の信号発生回路６２は、Ｏｆｆ信号をＭＯＳトランジスタ６１に供給している。よって、ＭＯＳトランジスタ６１は、オフ状態である。全ての駆動サイリスタＳはオフ状態にあり、全ての発光ダイオードＬＥＤは、非発光状態にある。
時刻ｂにおいて、許可信号φｆ９～φｆ１２が、ＬレベルからＨレベルに移行する。すると、許可回路２７－９～２７－１２の発光許可サイリスタＦがターンオンする。すると、ｎｐｎバイポーラトランジスタＴｒを介して、発光部２２－９～２２－１２の駆動サイリスタＳは、ｎゲート（［Ｇ１］）が０Ｖになって、オフ状態からオン状態に移行可能な状態になる。しかし、駆動部６のＭＯＳトランジスタ６１はオフ状態であるので、駆動サイリスタＳはオン状態に移行できない。
時刻ｃにおいて、駆動部６の信号発生回路６２が、Ｏｎ信号をＭＯＳトランジスタ６１に供給する。すると、発光部２２－９～２２－１２の駆動サイリスタＳと発光ダイオードＬＥＤとの直列接続に、電源電圧ＶＬＤが印加される。よって、駆動サイリスタＳがオフ状態からオン状態に移行し、発光ダイオードＬＥＤが発光を開始（点灯）する。
時刻ｄにおいて、許可信号φｆ９～φｆ１２が、ＨレベルからＬレベルに移行する。すると、許可回路２７－９～２７－１２における発光許可サイリスタＦがターンオフする。しかし、発光部２２－９～２２－１２の駆動サイリスタＳは、オフ状態に移行せず、発光ダイオードＬＥＤは発光を継続する。
時刻ｅにおいて、駆動部６の信号発生回路６２が、Ｏｆｆ信号をＭＯＳトランジスタ６１に供給する。すると、発光部２２－９～２２－１２の駆動サイリスタＳと発光ダイオードＬＥＤとの直列接続に電流が流れなくなり、発光ダイオードＬＥＤが発光を停止（消灯）する。
以上説明したように、発光装置４が制御される。なお、時刻ｂの許可信号φｆ９～φｆ１２をＨレベルからＬレベルに移行させるタイミングと、時刻ｃの駆動部６における信号発生回路６２がＯｎ信号をＭＯＳトランジスタ６１に供給するタイミングとを入れ替えてもよい。この場合、発光ダイオードＬＥＤは、許可信号φｆ９～φｆ１２をＬレベルからＨレベルに移行させるタイミングにおいて、発光を開始する。また、時刻ｄの許可信号φｆ９～φｆ１２をＨレベルからＬレベルに移行させるタイミングと、時刻ｅの駆動部６における信号発生回路６２がＯｆｆ信号をＭＯＳトランジスタ６１に供給するタイミングとを入れ替えてもよい。
（発光装置４の構造）
発光装置４は、光を出射しうる半導体材料で構成される。例えば、発光装置４は、ＧａＡｓ系の化合物半導体で構成される。そして、後述する断面図（後述する図１１参照）に示すように、ｎ型のＧａＡｓの基板８０上に、ＧａＡｓ系の化合物半導体層が複数積層された半導体層積層体にて構成される。そして、発光装置４は、半導体層積層体が複数の島状に分離されることで構成される。なお、島状に残された領域は、アイランドと呼ばれる。半導体層積層体を島状にエッチングして、素子を分離することは、メサエッチングと呼ばれる。
以下に、発光部２２及び許可回路２７の構造を順に説明する。
＜発光部２２の構造＞
各発光部２２は、半導体積層体が互いに分離されたアイランド３０１に構成されている。なお、発光部２２－１、２２－２、…に対応するアイランド３０１をアイランド３０１－１、３０１－２、…と表記する。
図１０は、発光部２２の拡大平面図である。図１０は、図５に示した発光装置４における発光部２２－１２（アイランド３０１－１２）の一部分を拡大した図である。以下では、発光部２２－１２を、発光部２２と表記し、アイランド３０１－１２をアイランド３０１と表記して説明する。なお、図１０には、アイランド３０２を合わせて示している。ｘ方向、ｙ方向及びｚ方向は、図５と同様である。
アイランド３０１は、複数の発光ダイオードＬＥＤと複数の駆動サイリスタＳを備える。ここでは、４個の発光ダイオードＬＥＤ１～ＬＥＤ４と、それぞれ発光ダイオードＬＥＤ１～ＬＥＤ４を囲んでいる設定サイリスタＳ１～Ｓ４とに符号を付している。
まず、紙面の右下に位置する発光ダイオードＬＥＤ１と設定サイリスタＳ１に着目して、発光部２２の平面構造を説明する。なお、発光ダイオードＬＥＤ１及び設定サイリスタＳ１を区別しないで、発光ダイオードＬＥＤ及び設定サイリスタＳと表記して説明する。以下同様である。
発光ダイオードＬＥＤにおいて、中央部の円形の部分は、発光ダイオードＬＥＤの光出射口３４１である。駆動サイリスタＳは、光出射口３４１を取り巻いて設けられているｐ型のアノード層（以下では、ｐアノード層と表記する。他も同様とする。）８８の領域３１１（後述する図１１参照）である。そして、領域３１１上には、ｐオーミック電極３２１が設けられている。さらに、その外側に、６個の穴（トレンチ）３４２と、６個のｎゲート電極３３１が設けられている。ｎゲート電極３３１は、後述するｎ型のゲート層（ｎゲート層）８７上に設けられている。なお、一部のｎゲート電極３３１は、隣接する発光ダイオードＬＥＤのｎゲート電極３３１と繋がっている。
そして、ｎゲート層８７は、発光許可部２６側（＋ｘ方向側）に引き出され、その端部に、許可回路２７（アイランド３０１－１２の場合、許可回路２７－１２）に接続されるｎゲート電極３３２が設けられている。なお、発光許可部２６側に引き出されたｎゲート層８７の部分は、配線２５（ここでは、配線２５－１２）となっている。
そして、光出射口３４１を除いて、発光部２２を覆って発光用電極７２が設けられている。発光用電極７２は、絶縁層８９（後述する図１１（ａ）、（ｂ）参照）に設けられたスルーホールを介して、領域３１１上に設けられたｐオーミック電極３２１と接続されている。なお、図１１では、発光用電極７２を破線で示している。
アイランド３０２は、ｎゲート層８７が露出するように設けられ、露出したｎゲート層８７上にｎゲート電極３３３が設けられている。アイランド３０２におけるｎゲート電極３３３の一端部は、絶縁層８９に設けられたスルーホールを介して発光用電極７２に接続されている。アイランド３０２におけるｎゲート電極３３３の他端部は、図５に示した電源電圧線７４に接続されている。つまり、アイランド３０２は、ｎゲート層８７及びｎゲート電極３３３により、電源電圧ＶＬＤを電源電圧線７４に供給する。本実施の形態において、ｎゲート電極３３３は、供給電極の一例である。
図１１は、発光部２２の断面図である。図１１（ａ）は、図１０におけるＸＩＡ－ＸＩＡ′線での断面図、図１１（ｂ）は、図１０におけるＸＩＢ－ＸＩＢ′線での断面図である。図１１（ａ）は、ｎゲート電極３３１を挟んで隣接する２個の発光ダイオードＬＥＤ１、ＬＥＤ２の部分の断面図である。図１１（ｂ）は、穴３４２を挟んで隣接する２個の発光ダイオードＬＥＤ３、ＬＥＤ４の部分の断面図である。
図１１（ａ）に示すように、発光部２２は、ｎ型のＧａＡｓの基板８０上に、発光ダイオードＬＥＤを構成するｎ型のカソード層（ｎカソード層）８１、発光層８２、ｐ型のアノード層（ｐアノード層）８３が積層されている。つまり、発光ダイオードＬＥＤは、積層されたｎカソード層８１をカソード、発光層８２を発光層、ｐアノード層８３をアノードとして構成される。
次に、ｐアノード層８３上にトンネル接合層８４が積層されている。
そして、トンネル接合層８４上に、駆動サイリスタＳを構成するｎ型のカソード層（ｎカソード層）８５、ｐ型のゲート層（ｐゲート層）８６、ｎ型のゲート層（ｎゲート層）８７、ｐ型のアノード層（ｐアノード層）８８が積層されている。つまり、駆動サイリスタＳは、積層されたｎカソード層８５をカソード、ｐゲート層８６をｐゲート、ｎゲート層８７をｎゲート、ｎゲート層８７をアノードとして構成される。
ここで、ｎカソード層８１、発光層８２、ｐアノード層８３、トンネル接合層８４、ｎカソード層８５、ｐゲート層８６、ｎゲート層８７、ｎゲート層８７の積層体が半導体層積層体である。
発光ダイオードＬＥＤは、上側に積層された駆動サイリスタＳのｐアノード層８８、ｎゲート層８７、ｐゲート層８６、ｎカソード層８５及びトンネル接合層８４をエッチングにより除去して、ｐアノード層８３が露出されて構成されている。つまり、露出したｐアノード層８３から光が出射する。露出したｐアノード層８３が光出射口３４１である。
駆動サイリスタＳは、発光ダイオードＬＥＤの光出射口３４１の周囲に残るｎカソード層８５、ｐゲート層８６、ｎゲート層８７及びｐアノード層８８により構成されている。そして、駆動サイリスタＳの基板８０側には、トンネル接合層８４、発光ダイオードＬＥＤを構成するｐアノード層８３、発光層８２及びｎカソード層８１が存在する。つまり、発光ダイオードＬＥＤと駆動サイリスタＳとは、トンネル接合層８４を介して積層され、直列接続されている。
トンネル接合層８４は、発光ダイオードＬＥＤのｐアノード層８３と駆動サイリスタＳのｎカソード層８５との間に設けられている。つまり、トンネル接合層８４を設けないと、発光ダイオードＬＥＤのｐアノード層８３と駆動サイリスタＳのｎカソード層８５とが逆バイアス状態になるため、駆動サイリスタＳのｎカソード層８５から発光ダイオードＬＥＤのｐアノード層８３へは、電流が流れにくい。トンネル接合層８４は、発光ダイオードＬＥＤのｐアノード層８３側のｐ型の不純物を高濃度に添加したｐ＋＋層と、駆動サイリスタＳのｎカソード層８５側のｎ型の不純物を高濃度に添加したｎ＋＋層との接合である。トンネル接合層８４では、空乏領域の幅が狭いため、逆バイアス状態において、ｎ＋＋層側の伝導帯（コンダクションバンド）からｐ＋＋層側の価電子帯（バレンスバンド）に電子がトンネルする。よって、駆動サイリスタＳのｎカソード層８５から発光ダイオードＬＥＤのｐアノード層８３に電流が流れやすくなる。
そして、ｐアノード層８８上にｐアノード層８８にオーミック接触するｐオーミック電極３２１が形成されている。ｐオーミック電極３２１は、絶縁層８９に形成されたスルーホールを介して、発光用電極７２に接続されている。
さらに、ｐアノード層８８の一部がエッチングで除去されて露出したｎゲート層８７にオーミック接触するｎゲート電極３３１が形成されている。ｎゲート電極３３１は、露出したｎゲート層８７の抵抗を低減する。
なお、発光用電極７２とｎゲート電極３３１とは、絶縁層８９を介して絶縁されている。
図１１（ａ）に示すように、ｎゲート電極３３１を挟んで隣接する発光ダイオードＬＥＤ１の光出射口３４１と発光ダイオードＬＥＤ２の光出射口３４１との間において、発光ダイオードＬＥＤと駆動サイリスタＳとを構成するｎカソード層８１、発光層８２、ｐアノード層８３、トンネル接合層８４、ｎカソード層８５、ｐゲート層８６、ｎゲート層８７及びｐアノード層８８が連続している。
図１１（ｂ）に示すように、発光ダイオードＬＥＤ３の光出射口３４１と発光ダイオードＬＥＤ４の光出射口３４１とは、穴３４２を挟んで隣接する。穴３４２は、ｐアノード層８８、ｎゲート層８７、ｐゲート層８６、ｎカソード層８５、トンネル接合層８４、ｐアノード層８３、発光層８２及びｎカソード層８１を除去して設けられている。そして、この穴３４２を介して、ｐアノード層８３に含まれる電流狭窄層を酸化することにより、穴３４２に近い部分を電流が流れにくい電流阻止部βとする。一方、穴３４２から遠い部分は、酸化されないで残る。つまり、酸化されなかった部分は、電流が流れる電流通過部αとなる。穴３４２は、光出射口３４１の周囲において、光出射口３４１を取り巻く位置に複数設けられている。よって、電流通過部αは、円形に近く形成される。この電流通過部αに対応して光出射口３４１が設けられる。このことから、発光部２２においてｎカソード層８１、ｐアノード層８３及び発光層８２が連続して設けられていても、光出射口３４１毎に発光ダイオードＬＥＤが構成されていることになる。
一方、図９（ａ）に示したように、駆動サイリスタＳを構成するｎカソード層８５、ｐゲート層８６、ｎゲート層８７及びｐアノード層８８は、発光ダイオードＬＥＤ間において連続している。よって、駆動サイリスタＳは、発光部２２毎に動作する。発光部２２における複数の発光ダイオードＬＥＤに対して、１個の駆動サイリスタＳが設けられているとしてもよい。
発光部２２間、つまりアイランド３０１間は、図８（ａ）、（ｂ）の右端部と同様に、ｐアノード層８８、ｎゲート層８７、ｐゲート層８６、ｎカソード層８５、トンネル接合層８４、ｐアノード層８３、発光層８２及びｎカソード層８１が除去されている。つまり、発光部２２を構成するｐアノード層８３、発光層８２及びｎカソード層８１及び駆動サイリスタＳを構成するｐアノード層８８、ｎゲート層８７、ｐゲート層８６、ｎカソード層８５が、アイランド３０１間で不連続になっている。よって、各発光部２２は、個別に発光が制御される。
＜許可回路２７の構造＞
各許可回路２７は、半導体層積層体の内、トンネル接合層８４までエッチングにより除去されることで互いに分離されたアイランド３０３、３０４とで構成されている。なお、許可回路２７－１、２７－２、…に対応するアイランド３０３をアイランド３０３－１、３０３－２、…と表記し、アイランド３０４をアイランド３０４－１、３０４－２、…と表記する。
図１２は、許可回路２７の平面図である。図１２は、図５に示した発光装置４における許可回路２７－１（アイランド３０３－１、３０４－１）である。アイランド３０３－１、３０４－１をアイランド３０３、３０４と表記して説明する。ｘ方向、ｙ方向及びｚ方向は、図５と同様である。なお、配線２５、基準電圧線７３、電源電圧線７４、接続線７５を破線で示し、これらの配線と接続するために絶縁層８９に設けられたスルーホールを〇で示す。
許可回路２７には、ｙ方向に電源電圧線７４と基準電圧線７３がｙ方向に並列して設けられている（図５参照）。電源電圧線７４には、電源電圧ＶＬＤが供給され、基準電圧線７３には、基準電圧Ｖｇａ（０Ｖ）が供給される。なお、図示しないが、基準電圧線７３は、アイランド３０２と同様なアイランドにより、基準電圧端子２８に接続されている。
アイランド３０３は、基準電圧線７３側からｘ方向に延びる。そして、－ｙ方向に曲がり、－ｘ方向に向かって設けられている。つまり、アイランド３０３は左右が反転したＣ字状に設けられている。アイランド３０３には、発光許可サイリスタＦ及びｎｐｎバイポーラトランジスタＴｒが設けられている。
発光許可サイリスタＦは、ｐアノード層８８による領域３１２をｐアノードとする。ｐアノード層８８による領域３１２上に設けられたｐオーミック電極３２２が、絶縁層８９に設けられたスルーホールを介して、信号端子２４（ここでは、信号端子２４－１）に接続されている。発光許可サイリスタＦの－ｘ方向側は、露出させたｎゲート層８７上にｎゲート電極３３４が設けられている。ｎゲート電極３３４の－ｘ方向側の端部において、基準電圧線７３に接続されている。
ｎｐｎバイポーラトランジスタＴｒは、発光許可サイリスタＦの－ｙ方向側に設けられている。発光許可サイリスタＦ側のｎゲート層８７がエミッタ（［Ｅ］）となり、発光許可サイリスタＦの－ｙ方向側のｎゲート層８７がコレクタ（［Ｃ］）になっている。そして、エミッタ（［Ｅ］）とコレクタ（［Ｃ］）との間は、ｐゲート層８６を露出させている。露出させたｐゲート層８６が、ベース（［Ｂ］）となっている。コレクタ（［Ｃ］）側のｎゲート層８７上にｎゲート電極３３５が設けられている。一方、－ｘ方向側に延びたｎゲート層８７上にｎゲート電極３３６が設けられている。ｎゲート電極３３６は、絶縁層８９に設けられたスルーホールを介して、配線２５（ここでは、配線２５－１）に接続されている。ｎゲート電極３３５とｎゲート電極３３６との間のｎゲート層８７が抵抗Ｒ１となっている。
アイランド３０４には、抵抗Ｒ２が設けられている。アイランド３０４のｐアノード層８８による領域３１３が抵抗Ｒ２となっている。領域３１３はｘ方向の両端部に、ｐオーミック電極３２３、３２４が設けられている。そして、ｘ方向側のｐオーミック電極３２３と、アイランド３０３のｎゲート電極３３５とは、絶縁層８９に設けられたスルーホールを介して、接続線７５により接続されている。－ｘ方向側のｐオーミック電極は、アイランド３０４の露出させたｎゲート層８７に設けられたｎゲート電極３３７とともに、絶縁層８９に設けられたスルーホールを介して、電源電圧線７４に接続されている。
図１３は、許可回路２７の断面図である。図１３（ａ）は、図１２のＸＩＩＩＡ－ＸＩＩＩＡ′線での断面図、図１３（ｂ）は、図１２のＸＩＩＩＢ－ＸＩＩＩＢ′線での断面図である。図１３（ａ）において、紙面の右方向がｙ方向、紙面の表面方向がｘ方向、紙面の上方向がｚ方向である。
図１３（ａ）に示すように、発光許可サイリスタＦは、トンネル接合層８４上のｎカソード層８５をカソード（［Ｋ］）、ｐゲート層８６をｐゲート（［Ｇ２］）、ｎゲート層８７をｎゲート（［Ｇ１］）、ｐノード層８８をｐアノード（［Ａ］）として構成されている。ｎｐｎバイポーラトランジスタＴｒは、ｐゲート層８６が露出するようにエッチングされて構成されている。ｎｐｎバイポーラトランジスタＴｒは、ｎゲート層８７をエミッタ（［Ｅ］）、ｐゲート層８６をベース（［Ｂ］）、ｎゲート層８７をコレクタ（［Ｃ］）として構成されている。つまり、発光許可サイリスタＦのｎゲート（［Ｇ１］）であるｎゲート層８７は、ｎｐｎバイポーラトランジスタＴｒのエミッタ（［Ｅ］）を兼ねている。発光許可サイリスタＦのｐゲート（［Ｇ２］）であるｐゲート層８６は、ｎｐｎバイポーラトランジスタＴｒのベース（［Ｂ］）を兼ねている。
図１３（ｂ）に示すように、ｎゲート層８７上のｎゲート電極３３４は、基準電圧線７３に接続されている。基準電圧Ｖｇａ（０Ｖ）が供給される基準電圧線７３により、発光許可サイリスタＦのｎゲート（［Ｇ１］）及びｎｐｎバイポーラトランジスタＴｒのエミッタ（［Ｅ］）は、０Ｖに設定されている。なお、図示していないが、許可回路２７（発光許可部２６）の発光ダイオードＬＥＤのアノードであるｐアノード層８３は、基準電圧Ｖｇａ（０Ｖ）に接続されている。
図１４は、許可回路２７の他の断面図である。図１４（ａ）は、図１２のＸＩＶＡ－ＸＩＶＡ′線での断面図、図１４（ｂ）は、図１２のＸＩＶＢ－ＸＩＶＢ′線での断面図である。図１４（ａ）において、紙面の右方向がｙ方向、紙面の表面方向がｘ方向、紙面の上方向がｚ方向である。
図１４（ａ）に示すように、ｎゲート層８７に設けられたｎゲート電極３３５、３３６間のｎゲート層８７が抵抗Ｒ１である。
図１４（ｂ）に示すように、ｐアノード層８８に設けられたｐオーミック電極３２３、３２４間のｐアノード層８８及びｎゲート層８７が抵抗Ｒ２である。
（半導体層積層体の構成）
ｎカソード層８１、発光層８２及びｐアノード層８３が発光ダイオードＬＥＤを構成する半導体層、ｎカソード層８５、ｐゲート層８６、ｎゲート層８７及びｐアノード層８８が駆動サイリスタＳ及び許可回路２７を構成する半導体層である。
以下、順に説明する。
＜基板８０＞
基板８０は、ｎ型のＧａＡｓを例として説明するが、ｐ型のＧａＡｓ、不純物を添加していないイントリンシック（ｉ）のＧａＡｓでもよい。また、ＩｎＰ、ＧａＮ、ＩｎＡｓ、その他ＩＩＩ－Ｖ族、ＩＩ－ＶＩ材料からなる半導体基板、サファイア、Ｓｉ、Ｇｅなどでもよい。基板を変更した場合、基板上にモノリシックに積層される材料は、基板の格子定数に略整合（歪構造、歪緩和層、メタモルフィック成長を含む）する材料を用いる。一例として、ＩｎＡｓ基板上には、ＩｎＡｓ、ＩｎＡｓＳｂ、ＧａＩｎＡｓＳｂなどを使用し、ＩｎＰ基板上にはＩｎＰ、ＩｎＧａＡｓＰなどを使用し、ＧａＮ基板上又はサファイア基板上には、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮを使用し、Ｓｉ基板上にはＳｉ、ＳｉＧｅ、ＧａＰなどを使用する。ただし、基板８０が電気絶縁性である場合には、ｎカソード層８１に電圧を供給する電極を別途設けることが必要となる。また、基板８０を除く半導体層積層体を他の支持基板に張り付け、他の支持基板上に半導体層積層体を設ける場合は、支持基板と格子定数が整合している必要はない。
＜発光ダイオードＬＥＤを構成する半導体層＞
ここでは、発光ダイオードＬＥＤは、ＶＣＳＥＬであるとして説明する。
ｎカソード層８１は、Ａｌ組成の異なるＡｌＧａＡｓ層を交互に重ねたｎ型の下部分布ブラック型反射鏡（ＤＢＲ：Distributed Bragg Reflector）を構成する。発光層８２は、上部スペーサ層及び下部スペーサ層に挟まれた量子井戸層を含む活性領域として構成されている。そして、ｐアノード層８３は、Ａｌ組成の異なるＡｌＧａＡｓ層を交互に重ねた上部分布ブラック型反射鏡として構成されている。以下では、分布ブラック型反射鏡をＤＢＲと表記する。ＶＣＳＥＬの１個の光出力は、４ｍＷ～８ｍＷと、他のレーザダイオードに比べて高い。
ｎカソード層８１を構成するｎ型の下部ＤＢＲは、Ａｌ０．９Ｇａ０．１Ａｓ層とＧａＡｓ層とをペアとした積層体として構成されている。下部ＤＢＲの各層は、厚さがλ／４ｎｒ（但し、λは発振波長、ｎｒは媒質の屈折率）であり、交互に４０周期積層されている。キャリアとして、ｎ型不純物であるシリコン（Ｓｉ）がドーピングされている。キャリア濃度は、例えば、３×１０１８ｃｍ－３である。
発光層８２を構成する下部スペーサ層は、アンドープのＡｌ０．６Ｇａ０．４Ａｓ層であり、量子井戸活性層は、アンドープのＩｎＧａＡｓ量子井戸層及びアンドープのＧａＡｓ障壁層であり、上部スペーサ層は、アンドープのＡｌ０．６Ｇａ０．４Ａｓ層である。
ｐアノード層８３を構成するｐ型の上部ＤＢＲは、ｐ型のＡｌ０．９Ｇａ０．１Ａｓ層とＧａＡｓ層とをペアとした積層体として構成されている。上部ＤＢＲの各層は、厚さがλ／４ｎｒであり、交互に２９周期積層してある。キャリアとして、ｐ型不純物であるカーボン（Ｃ）がドーピングされている。キャリア濃度は、例えば、３×１０１８ｃｍ－３である。上部ＤＢＲ２０８の最下層又はその内部に、ｐ型のＡｌＡｓの電流狭窄層が設けられている。
ｐ型のＡｌＡｓは、ＡｌＧａＡｓよりも酸化速度が速く、酸化領域は、穴３４２の側面から内部に向けて酸化される。Ａｌが酸化されてＡｌ２Ｏ３が形成されることにより、電気抵抗が高くなって、電流阻止部βが形成される。なお、電流狭窄層としては、ＡｌＡｓの代わりにＡｌの不純物濃度が高いｐ型のＡｌＧａＡｓＧａＡｓなどＡｌが酸化されてＡｌ２Ｏ３が形成されるものであればよい。電流阻止部βは、ＡｌＧａＡｓなどの半導体層に水素イオン（Ｈ＋）を打ち込むことで形成してもよい（Ｈ＋イオン打ち込み）。
＜トンネル接合層８４＞
トンネル接合層８４は、ｐ型の不純物を高濃度に添加したｐ＋＋層とｎ型の不純物を高濃度に添加したｎ＋＋層との接合である。ｎ＋＋層及びｐ＋＋層は、例えば不純物濃度１×１０２０／ｃｍ３と高濃度である。なお、通常の接合の不純物濃度は、１０１７／ｃｍ３台～１０１８／ｃｍ３台である。ｐ＋＋層とｎ＋＋層との組み合わせ（以下では、ｐ＋＋層／ｎ＋＋層で表記する。）は、例えばｐ＋＋ＧａＡｓ／ｎ＋＋ＧａＩｎＰ、ｐ＋＋ＡｌＧａＡｓ／ｎ＋＋ＧａＩｎＰ、ｐ＋＋ＧａＡｓ／ｎ＋＋ＧａＡｓ、ｐ＋＋ＡｌＧａＡｓ／ｎ＋＋ＡｌＧａＡｓ、ｐ＋＋ＩｎＧａＡｓ／ｎ＋＋ＩｎＧａＡｓ、ｐ＋＋ＧａＩｎＡｓＰ／ｎ＋＋ＧａＩｎＡｓＰ、ｐ＋＋ＧａＡｓＳｂ／ｎ＋＋ＧａＡｓＳｂである。なお、組み合わせを相互に変更したものでもよい。
＜駆動サイリスタＳ及び許可回路２７を構成する半導体層＞
ｎカソード層８５は、例えば不純物濃度１×１０１８／ｃｍ３のｎ型のＡｌ０．９ＧａＡｓである。Ａｌ組成は、０～１の範囲で変更してもよい。
ｐゲート層８６は、例えば不純物濃度１×１０１７／ｃｍ３のｐ型のＡｌ０．９ＧａＡｓである。Ａｌ組成は、０～１の範囲で変更してもよい。
ｎゲート層８７は、例えば不純物濃度１×１０１７／ｃｍ３のｎ型のＡｌ０．９ＧａＡｓである。Ａｌ組成は、０～１の範囲で変更してもよい。
ｐアノード層８８は、例えば不純物濃度１×１０１８／ｃｍ３のｐ型のＡｌ０．９ＧａＡｓである。Ａｌ組成は、０～１の範囲で変更してもよい。
＜発光装置４の製造方法＞
発光装置４は、次のように製造される。
基板８０上に、ｎカソード層８１、発光層８２、ｐアノード層８３、トンネル接合層８４、ｎカソード層８５、ｐゲート層８６、ｎゲート層８７、ｐアノード層８８を順に積層する。次に、ｐアノード層８８、ｎゲート層８７、ｐゲート層８６、ｎカソード層８５、トンネル接合層８４、ｐアノード層８３、発光層８２及びｎカソード層８１をエッチングして、発光部２２間及び発光許可部２６を分離する部分及び穴３４２を形成する。
そして、酸化雰囲気において、穴３４２の側面からｐアノード層８３における電流狭窄層を酸化して、電流阻止部βを形成する。
さらに、ｐアノード層８８の一部をエッチングして、ｎゲート層８７の表面を露出させる。そして、ｐアノード層８８上にｐオーミック電極３２１、３２２を形成し、ｎゲート層８７上にｎゲート層８７にオーミック接触するｎゲート電極３３１、３３２、３３３、３３４、３３５、３３６、３３７を形成する。なお、ｐオーミック電極３２１、３２２は、例えば、ｐ型のＡｌＧａＡｓにオーミック接触するＺｎを含むＡｕ（ＡｕＺｎ）などで構成されている。ｎゲート電極３３１、３３２、３３３、３３４、３３５、３３６、３３７は、例えば、ｎ型のＡｌＧａＡｓにオーミック接触するＧｅを含むＡｕ（ＡｕＧｅ）などで構成されている。
絶縁層８９、ｐアノード層８８、ｎゲート層８７、ｐゲート層８６、ｎカソード層８５、トンネル接合層８４をエッチングして、光出射口３４１及びアイランド３０３、３０４を形成する。次に、前面に絶縁層８９を形成する。そして、絶縁層８９は、例えばＳｉＯ２、ＳｉＮなどである。
そして、ｐオーミック電極３２１の部分の絶縁層８９にスルーホールを形成し、発光用電極７２、基準電圧線７３、電源電圧線７４、接続線７５及び信号端子２４を形成する。
上記のように、発光ダイオードＬＥＤと駆動サイリスタＳとを積層すれば、駆動サイリスタＳをオフ状態からオン状態に移行させることで、発光ダイオードＬＥＤの発光が制御される。つまり、発光ダイオードＬＥＤと駆動サイリスタＳとを積層しない場合に比べ、発光ダイオードＬＥＤの発光の制御が容易になる。
本実施の形態では、発光素子の一例として、直列接続された発光ダイオードＬＥＤと駆動サイリスタＳとをこの順で基板８０上に設けた。基板８０上に、駆動サイリスタＳと発光ダイオードＬＥＤとをこの順に積層してもよい。
また、本実施の形態では、ｎ型の基板８０としたが、ｐ型の基板として、極性が逆の発光装置４を構成してもよい。このとき、直列接続された発光ダイオードＬＥＤと駆動サイリスタＳとをこの順で基板８０上に設けてもよく、駆動サイリスタＳと発光ダイオードＬＥＤとをこの順に積層してもよい。
さらに、本実施の形態では、直列接続された発光ダイオードＬＥＤと駆動サイリスタＳとを発光素子の一例としたが、発光ダイオードＬＥＤを用いず、駆動サイリスタが発光する機能を持ってもよい。
本実施の形態では、発光部２２は同じ発光部２２の発光素子（本実施の形態では、発光ダイオードＬＥＤ）同士が隣り合うように構成した。このようにすることで、発光部２２の構成が容易になる。しかし、発光素子同士が固まって配置される必要はなく、端子部２３の同じ信号端子２４に接続された発光素子同士を１つの発光部２２とみなしてもよい。
本実施の形態では、発光装置４が３Ｄセンサ５と共に活用される例を示したが、これに限定されない。光伝送に使用される発光装置に適用してもよく、その場合は光伝送路と組み合わせてもよく、許可信号φｆによって許可された発光を同じ光伝送路にいれてもよいし、異なる光伝送路にいれてもよい。
１…情報処理装置、２…ユーザインターフェイス（ＵＩ）部、３…光学装置、４、４′…発光装置、５…三次元センサ（３Ｄセンサ）、６…駆動部、７…許可信号発生部、８…計測制御部、８Ａ…３Ｄ形状特定部、９…システム制御部、９Ａ…認識処理部、１０…配線基板、２１…光出射部、２２、２２－１～２２－１２…発光部、２３…端子部、２４、２４－１～２４－１２…信号端子、２５、２５－１～２５－４…配線、２７、２７－１～２７－１２…許可回路、２８…基準電圧端子、３０…光拡散部材、４０…保持部、６１…ＭＯＳトランジスタ、６２…信号発生回路、７１…基準電圧線、７２…発光用電極、７２Ａ、７２Ｂ…パッド部、７３…基準電圧線、７４…電源電圧線、７５…接続線、８０…ｎ型の基板、８１…ｎ型のカソード層（ｎカソード層）、８２…発光層、８３…ｐ型のアノード層（ｐアノード層）、８４…トンネル接合層、８５…ｎ型のカソード層（ｎカソード層）、８６…ｐ型のゲート層（ｐゲート層）、８７…ｎ型のゲート層（ｎゲート層）、８８…ｐ型のアノード層（ｐアノード層）、８９…絶縁層、９０…裏面電極、１００…照射領域、３４１…光出射口、３４２…穴（トレンチ）、φｆ、φｆ１～φｆ１２…許可信号、Ｆ…発光許可サイリスタ、ＬＥＤ…発光ダイオード、Ｓ…駆動サイリスタ、Ｔｒ…ｎｐｎバイポーラトランジスタ、ＶＬＤ…電源電圧、Ｖｄ…順方向電圧（拡散電位）

Claims (10)

  1. サイリスタの機能を含む発光素子を含む発光部と、
    前記発光部に発光のために第１の電圧が印加される発光用電極と、
    前記第１の電圧より低く、当該第１の電圧に関係なく設定され第２の電圧によって、前記発光素子に発光を許可する発光許可サイリスタと、
    を備える発光装置。
  2. １又は多数の前記発光素子からなる前記発光部を備え、
    複数の前記発光部毎に前記発光許可サイリスタが設けられていることを特徴とする請求項１に記載の発光装置。
  3. 前記発光部と前記発光許可サイリスタとが共通に設けられる基板を備え、
    前記基板において、前記発光許可サイリスタは、当該基板の外部に設けられる前記第２の電圧を供給する部材と前記発光部との間に設けられていることを特徴とする請求項２に記載の発光装置。
  4. 複数の前記発光部毎に設けられた複数の前記発光許可サイリスタ毎に、前記第２の電圧を供給する端子部を備え、
    前記基板は、互いに対向する第１の側面及び第２の側面と、当該第１の側面及び当該第２の側面とを接続する、互いに対向する第３の側面及び第４の側面とを有し、
    前記第２の電圧を供給する部材は、前記第１の側面側に設けられ、
    前記端子部は、前記基板における前記第１の側面側、及び、前記第３の側面側と前記第４の側面側の前記発光許可サイリスタが設けられた部分の、いずれか一方又は両方に設けられていることを特徴とする請求項３に記載の発光装置。
  5. 基準電圧を供給する他の端子部を備え、
    前記他の端子部が、前記基板上に設けられていることを特徴とする請求項３又は４に記載の発光装置。
  6. 前記発光素子は、面発光ダイオードと、当該面発光ダイオードに積層され、オン状態になることにより当該面発光ダイオードを発光させる駆動サイリスタとを備えることを特徴とする請求項１に記載の発光装置。
  7. 前記発光許可サイリスタに接続されたバイポーラトランジスタを備え、
    前記バイポーラトランジスタは、前記駆動サイリスタと接続され、前記発光許可サイリスタがオン状態となると、当該バイポーラトランジスタがオン状態になることで当該駆動サイリスタがオン状態に移行可能に構成されていることを特徴とする請求項６に記載の発光装置。
  8. 前記面発光ダイオードは、垂直共振器面発光レーザであることを特徴とする請求項６又は７に記載の発光装置。
  9. 前記発光用電極に電気的に接続され、前記発光許可サイリスタに電源電圧を供給する供給電極とを備えることを特徴とする請求項１に記載の発光装置。
  10. 請求項１乃至９のいずれか１項に記載の発光装置と、
    前記発光装置から出射した光が照射された被計測物からの反射光を受光する三次元センサと、
    を備える計測装置。
JP2021068714A 2021-04-14 2021-04-14 発光装置及び計測装置 Pending JP2022163641A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2021068714A JP2022163641A (ja) 2021-04-14 2021-04-14 発光装置及び計測装置
US17/406,189 US11908967B2 (en) 2021-04-14 2021-08-19 Light-emitting device and measurement device
CN202111037714.6A CN115207761A (zh) 2021-04-14 2021-09-06 发光装置以及测量装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021068714A JP2022163641A (ja) 2021-04-14 2021-04-14 発光装置及び計測装置

Publications (1)

Publication Number Publication Date
JP2022163641A true JP2022163641A (ja) 2022-10-26

Family

ID=83574035

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021068714A Pending JP2022163641A (ja) 2021-04-14 2021-04-14 発光装置及び計測装置

Country Status (3)

Country Link
US (1) US11908967B2 (ja)
JP (1) JP2022163641A (ja)
CN (1) CN115207761A (ja)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2577034B2 (ja) 1988-03-18 1997-01-29 日本板硝子株式会社 自己走査形発光素子アレイおよびその駆動方法
JP4649701B2 (ja) 2000-04-24 2011-03-16 富士ゼロックス株式会社 自己走査型発光装置
JP2009286048A (ja) 2008-05-30 2009-12-10 Fuji Xerox Co Ltd 光源ヘッド、及び画像形成装置
JP6939740B2 (ja) * 2018-08-24 2021-09-22 三菱電機株式会社 半導体モジュール
EP3859395A4 (en) * 2019-12-06 2021-08-04 Shenzhen Goodix Technology Co., Ltd. SYSTEM FOR CAPTURING THREE-DIMENSIONAL IMAGES AND ASSOCIATED ELECTRONIC DEVICE AND FLIGHT DISTANCE MEASUREMENT METHOD
JP7404930B2 (ja) * 2020-02-26 2023-12-26 富士フイルムビジネスイノベーション株式会社 発光装置、光学装置及び計測装置
CN113994418A (zh) * 2020-05-11 2022-01-28 深圳市艾比森光电股份有限公司 一种负电压双电压电源驱动的led显示屏

Also Published As

Publication number Publication date
CN115207761A (zh) 2022-10-18
US11908967B2 (en) 2024-02-20
US20220336692A1 (en) 2022-10-20

Similar Documents

Publication Publication Date Title
US20200278426A1 (en) 3D and LiDAR Sensing Modules
CN106505410B (zh) 垂直腔面发射激光器阵列及其制造方法
USRE49953E1 (en) Light emitting device, optical measurement apparatus, and image forming apparatus
EP0288267B1 (en) An optical semiconductor device
JP2784011B2 (ja) 自己走査型発光素子アレイ
JP6083194B2 (ja) 面発光型半導体レーザアレイ装置、光源および光源モジュール
JP7463782B2 (ja) 発光素子アレイ、発光装置、光学装置、計測装置及び情報処理装置
JP2023112933A (ja) 発光装置および計測装置
JP2022163641A (ja) 発光装置及び計測装置
JP2022186713A (ja) 発光装置
JP2022163640A (ja) 発光装置及び計測装置
JP2023117941A (ja) 光源装置、発光装置及び計測装置
US20230378370A1 (en) Light-emitting component, optical measurement device, image forming apparatus, and method for manufacturing light-emitting component
US20220344901A1 (en) Light-emitting component, light-emitting element array chip, and optical measurement apparatus
US20230125222A1 (en) Light emitting device and measurement apparatus
CN115249949A (zh) 发光部件、发光元件阵列芯片以及光学测量装置
CN115249942A (zh) 发光部件、发光元件阵列芯片和光计测装置
JP2022151903A (ja) 発光装置及び計測装置
JP2022165805A (ja) 発光装置及び計測装置
CN115132896A (zh) 发光装置和测量装置
CN117791312A (zh) 发光部件、半导体层叠基板、发光装置及测定装置
CN117791309A (zh) 发光阵列、发光装置、测定装置及发光阵列的制造方法
JP2001060718A (ja) 発光サイリスタおよび自己走査型発光装置
JPH0210770A (ja) 光セットリセット回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240226