JP2022165805A - 発光装置及び計測装置 - Google Patents

発光装置及び計測装置 Download PDF

Info

Publication number
JP2022165805A
JP2022165805A JP2021071314A JP2021071314A JP2022165805A JP 2022165805 A JP2022165805 A JP 2022165805A JP 2021071314 A JP2021071314 A JP 2021071314A JP 2021071314 A JP2021071314 A JP 2021071314A JP 2022165805 A JP2022165805 A JP 2022165805A
Authority
JP
Japan
Prior art keywords
light
transfer
light emitting
emitting device
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021071314A
Other languages
English (en)
Inventor
崇 近藤
Takashi Kondo
道昭 村田
Michiaki Murata
健一 大野
Kenichi Ono
純一朗 早川
Junichiro Hayakawa
貴史 樋口
Takafumi Higuchi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fujifilm Business Innovation Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujifilm Business Innovation Corp filed Critical Fujifilm Business Innovation Corp
Priority to JP2021071314A priority Critical patent/JP2022165805A/ja
Priority to US17/411,821 priority patent/US20220311209A1/en
Priority to CN202111056331.3A priority patent/CN115132896A/zh
Publication of JP2022165805A publication Critical patent/JP2022165805A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Led Devices (AREA)
  • Optical Radar Systems And Details Thereof (AREA)

Abstract

【課題】電極部を発光装置の長手方向に配置する場合と比較して、発光装置のサイズを小さくする。【解決手段】基板と、複数の発光素子からなる発光部と、発光素子の発光状態が順に伝播する信号を出力する転送部と、転送部を駆動する信号を入出力するための電極部と、を備え、基板は、長辺と短辺とを有する長方形状であり、電極部は、転送部を挟んで、基板の短辺に沿って配置されている。電極部は、発光素子の発光状態を制御順に転送させる転送信号が与えられる転送信号電極、転送部に電源電位及び基準電位を与える電源電極を有し、転送信号電極及び電源電極は、転送部に対して、同一直線状に複数配置されている。【選択図】図1

Description

本発明は、発光装置及び計測装置に関する。
しきい電圧もしくはしきい電流が外部から光によって制御可能な発光素子多数個を、一次元、二次元、もしくは三次元的に配列し、各発光素子から発生する光の少なくとも一部が、各発光素子近傍の他の発光素子に入射するように構成し、各発光素子に、外部から電圧もしくは電流を印加させるクロックラインを接続した発光素子アレイが知られている(特許文献1)。
pnpnpn6層半導体構造の発光素子を構成し、両端のp型第1層とn型第6層、および中央のp型第3層およびn型第4層に電極を設け、pn層に発光ダイオード機能を担わせ、pnpn4層にサイリスタ機能を担わせた自己走査型発光装置も知られている(特許文献2)。
特開平01-238962号公報 特開2001-308385号公報
本発明は、電極部を発光装置の長手方向に配置する場合と比較して、発光装置のサイズを小さくすることを目的とする。
前記課題を解決するために、請求項1に記載の発光装置は、
基板と、
複数の発光素子からなる発光部と、
前記発光素子の発光状態を制御する信号を出力する転送部と、
前記転送部を駆動する信号を入出力するための電極部と、
を備え、
前記基板は、長辺と短辺とを有する長方形状であり、
前記電極部は、前記転送部を挟んで、前記基板の短辺に沿って配置されている、
ことを特徴とする。
請求項2記載の発明は、請求項1に記載の発光装置において、
前記電極部は、前記発光素子の発光状態に移行可能な状態を制御させる転送信号が与えられる転送信号電極、前記転送部に電源電位及び基準電位を与える電源電極を有し、前記転送信号電極及び前記電源電極は、前記転送部に対して、同一直線状に複数配置されている、
ことを特徴とする。
請求項3記載の発明は、請求項1に記載の発光装置において、
前記電極部は、前記発光素子の発光状態に移行可能な状態を制御させる転送信号が与えられる転送信号電極、前記転送部に電源電位及び基準電位を与える電源電極を有し、前記転送信号電極及び前記電源電極は、前記転送部に対して、交差する方向に複数配置されている、
ことを特徴とする。
請求項4記載の発明は、請求項1に記載の発光装置において、
前記電極部は、前記発光素子の発光状態に移行可能な状態を制御させる転送信号が与えられる一対の転送信号電極からなり、前記転送部を挟んで、対向して配置されている、
ことを特徴とする。
請求項5記載の発明は、請求項1ないし4のいずれか1項に記載の発光装置において、
前記転送部は、第1方向転送部及び第1方向と交差する第2方向転送部からなり、前記基板の長辺方向には、前記第1方向転送部及び前記第2方向転送部のいずれも配置されていない、
ことを特徴とする。
請求項6記載の発明は、請求項1ないし5のいずれか1項に記載の発光装置において、
前記発光部の面積は、前記転送部の面積よりも大きい、
ことを特徴とする。
請求項7記載の発明は、請求項1ないし5のいずれか1項に記載の発光装置において、
前記発光部は、それぞれが複数の発光素子を含み、互いに独立駆動可能な複数の発光素子群が二次元状に配列されている、
ことを特徴とする。
請求項8記載の発明は、請求項1ないし7のいずれか1項に記載の発光装置において、
複数の前記発光素子に電流を供給する発光電極部を有し、
前記電極部と前記発光電極部は長手方向で並んでいる
ことを特徴とする。
前記課題を解決するために、請求項9に記載の計測装置は、
請求項1ないし8のいずれか1項に記載の発光装置と、
前記発光装置から光が照射された対象物から、反射光を受光する受光部と、
前記発光装置から光が対象物に照射されてから、前記光学装置が備える受光部で受光されるまでの時間に基づいて、三次元形状を計測し、前記対象物の三次元形状を計測する処理部と、
を備えた、
ことを特徴とする。
請求項1に記載の発明によれば、電極部を発光装置の長手方向に配置する場合と比較して、発光装置のサイズを小さくすることができる。
請求項2に記載の発明によれば、電極部を発光装置の長手方向に配置する場合と比較して、基板の長手方向の長さを短くすることができる。
請求項3に記載の発明によれば、電極部を発光装置の長手方向に配置する場合と比較して、基板の長手方向の長さを短くすることができる。
請求項4に記載の発明によれば、電極部を発光装置の長手方向に配置する場合と比較して、基板の長手方向の長さを短くすることができる。
請求項5に記載の発明によれば、発光装置のサイズを小さくすることができる。
請求項6に記載の発明によれば、発光装置の発光光量を大きくすることができる。
請求項7に記載の発明によれば、分割照射することができる。
請求項8によれば、発光電極と電極につながる配線を近づけることができる。
請求項9に記載の発明によれば、三次元計測が行える光学装置が提供される。
請求項10に記載の発明によれば、三次元形状を計測できる計測装置が提供される。
本実施形態に係る発光装置の平面レイアウトの一例を示す図である。 本実施形態に係る発光装置の概略的な等価回路図である。 変形例1に係る発光装置の平面レイアウトの一例を示す図である。 変形例2に係る発光装置の平面レイアウトの一例を示す図である. 本実施形態に係る発光装置の平面レイアウトの一例を転送部を中心として示す図である。 発光装置の断面構造を示す図である。 発光装置を用いた計測装置を説明する図である。
次に図面を参照しながら、以下に実施形態及び具体例を挙げ、本発明を更に詳細に説明するが、本発明はこれらの実施形態及び具体例に限定されるものではない。
また、以下の図面を使用した説明において、図面は模式的なものであり、各寸法の比率等は現実のものとは異なることに留意すべきであり、理解の容易のために説明に必要な部材以外の図示は適宜省略されている。
(1)発光装置の全体構成
図1は本実施形態に係る発光装置100の平面レイアウトの一例を示す図、図2は本実施形態に係る発光装置100の概略的な等価回路図である。図2においては、発光装置100を制御する制御部200を合わせて示している。
発光装置100は、図1に示すように、基板110と、複数の発光素子からなる発光部120と、発光素子の発光を制御する転送部130と、発光部120と転送部130とを相互に接続する共通信号線150とを含んで構成される。
発光部120は、発光素子の一例としてレーザ光を出射するレーザダイオードを複数備える。そして、発光装置100は、次に説明するように自己走査型発光素子アレイ(SLED:Self-Scanning Light Emitting Device)として構成されている。本実施形態において、レーザダイオードは、例えば垂直共振器面発光レーザVCSEL(Vertical Cavity Surface Emitting Laser)である。以下では、発光素子がVCSELであるとして説明するが、発光ダイオードLEDなどの他の発光デバイスであってもよい。
(2)発光装置の等価回路
まず、図2の等価回路を参照しながら、発光装置100の機能構成を説明する。
発光部120は、VCSELを複数備える。一例として、15個のVCSELにより1個のVCSEL群が構成されている。図1では、12個のVCSEL群(VCSEL群#1~#12)を示し、図2の等価回路図においては、その一部である4個のVCSEL群(VCSEL群#1~#4)を示している。本実施例では、1個のVCSEL群に含まれる15個のVCSELが隣り合うように構成され、VCSEL群の領域が分散されないようになっている。
そして、発光装置100は、VCSEL群毎に駆動サイリスタSを備える。VCSEL群と駆動サイリスタSとは直列接続されている。そして、駆動サイリスタSについても、VCSEL群の番号である「i」を付すこととする。例えば、VCSEL群#1の備える駆動サイリスタSは、駆動サイリスタS1である。
発光装置100は、さらに複数の転送サイリスタT、複数の結合ダイオードD、複数の電源線抵抗Rg、スタートダイオードSD、電流制限抵抗R1、R2を備える。ここでは、複数の転送サイリスタTをそれぞれ区別する場合、転送サイリスタT1、T2、T3、…のように、VCSEL群の番号である「i」を付して区別する。結合ダイオードD、電源線抵抗Rgも同様である。後述するように、例えば、転送サイリスタT1は、VCSEL群#1に対応するように設けられている。図2は、iが1~4に対応する部分を示している。発光装置100における「i」は、予め定められた数であってよい。例えば128個、512個、1024個などであってよい。転送サイリスタTの数は、VCSEL群の数と同じであればよい。なお、転送サイリスタTの数は、VCSEL群の数を超えてもよいし、少なくてもよい。
転送サイリスタTは、転送サイリスタT1、T2、T3、…の順に配列され、結合ダイオードDは、結合ダイオードD1、D2、D3、…の順に配列されている。なお、結合ダイオードD1は、転送サイリスタT1と転送サイリスタT2との間に設けられている。他の結合ダイオードDも同様である。また、電源線抵抗Rgも、電源線抵抗Rg1、Rg2Rg3、…の順に配列されている。
VCSEL、結合ダイオードDは、アノードとカソードとを備える2端子素子である。駆動サイリスタS、転送サイリスタTは、アノード、カソード、ゲートを備える3端子素子である。ここで、転送サイリスタTのゲートをゲートGt、駆動サイリスタSのゲートを、ゲートGsとする。なお、それぞれを区別する場合には、前述したと同様に「i」を付す。VCSELで構成される部分を発光部120とする。
次に、各素子(VCSEL、駆動サイリスタS、転送サイリスタTなど)の接続関係を説明する。前述したように、VCSELijと駆動サイリスタSiとは直列接続されている。つまり、駆動サイリスタSiは、アノードが基準電位Vga(接地電位(GND)など)に接続され、カソードがVCSELijのアノードに並列接続されている。VCSELijのカソードは、VCSELijを発光又は非発光の状態に制御する点灯信号ΦIが供給される点灯信号線56に共通に接続されている。
基準電位Vgaは、後述するように、発光装置100を構成する基板110の裏面に設けられたVga端子(後述する図1、図3参照)を介して供給される。
転送サイリスタTは、アノードが基準電位Vgaに接続されている。奇数番号の転送サイリスタT1、T3、…は、カソードが転送信号線52に接続されている。転送信号線52は、電流制限抵抗R1を介して電極部140を構成する電極パッドの一つであるΦ1端子に接続されている。
偶数番号の転送サイリスタT2、T4、…は、カソードが転送信号線53に接続されている。転送信号線53は、電流制限抵抗R2を介して電極部140を構成する電極パッドの一つであるΦ2端子に接続されている。
結合ダイオードDは、互いに直列接続されている。つまり、一つの結合ダイオードDのカソードが隣接する結合ダイオードDのアノードに接続されている。スタートダイオードSDは、アノードが転送信号線53に接続され、カソードが結合ダイオードD1のアノードに接続されている。
そして、スタートダイオードSDのカソードと結合ダイオードD1のアノードとが、転送サイリスタT1のゲートGt1に接続されている。結合ダイオードD1のカソードと結合ダイオードD2のアノードとが、転送サイリスタT2のゲートGt2に接続されている。他の結合ダイオードDについても同様である。
転送サイリスタTのゲートGtは、電源線抵抗Rgを介して、電源線51に接続されている。電源線51は、電極部140を構成する電極パッドの一つであるVgk端子に接続されている。そして、転送サイリスタTiのゲートGtiは、駆動サイリスタSiのゲートGsiに接続されている。
制御部200の構成を説明する。制御部200は、点灯信号ΦIなどの信号を生成して発光装置100に供給し、発光装置100は、電極部140を介して供給された信号によって動作する。
制御部200は、電子回路で構成されている。例えば、制御部200は、発光装置100の動作を制御するために構成された集積回路(IC)であってもよい。制御部200は、転送信号生成部210、点灯信号生成部220、電源電位生成部230及び基準電位生成部240を備える。
転送信号生成部210は、転送信号Φ1、Φ2を生成し、転送信号Φ1を発光装置100の転送信号電極の一例としてのΦ1端子に供給し、転送信号Φ2を発光装置100の転送信号電極の一例としてのΦ2端子に供給する。
点灯信号生成部220は、点灯信号ΦIを生成し、電流制限抵抗RIを介して、発光装置100の点灯信号電極の一例としてのΦI端子に供給する。なお、電流制限抵抗RIは、発光装置100内に設けられてもよい。また、電流制限抵抗RIが発光装置100の動作に必要でない場合には、電流制限抵抗RIを設けなくともよい。
電源電位生成部230は、電源電位Vgkを生成し、発光装置100の電源電極の一例としてのVgk端子に供給する。基準電位生成部540は、基準電位Vgaを生成し、発光装置100の電源電極の一例としてのVga端子に供給する。電源電位Vgkは、一例として-3.3Vである。基準電位Vgaは、前述したように、一例として接地電位(GND)である。
これら電源電極や転送信号電極からの信号を基に転送部が駆動される。
転送信号生成部210の生成する転送信号Φ1、Φ2、点灯信号生成部220が生成する点灯信号ΦIについては、後述する。
図2に示した発光装置100では、1個の転送サイリスタTiには、15個のVCSELij(j=1~15)がVCSEL群として、駆動サイリスタSiを介して接続されている。
後述するように、転送サイリスタTiは、オン状態になることで、転送サイリスタTiに接続された駆動サイリスタSiをオン状態に移行可能に設定する。また、駆動サイリスタSiがオン状態なると、VCSELijが発光する。なお、転送サイリスタTiは、「i」の順にオン状態を転送するように駆動される。つまり、転送サイリスタTiにおいて、オン状態が順に伝搬する。これにより、転送サイリスタTiは、VCSEL群を順次発光させている。
ここでは、複数のVCSEL(本実施形態においては15個)により1個のVCSEL群が構成されている。そして、転送サイリスタT毎に、VCSEL群が接続され、VCSEL群に含まれる複数のVCSELが並行して発光する。なお、図2に示す例では、各VCSEL群は、同じ数(ここでは、15個)のVCSELを備えるが、VCSEL群間でVCSELの数は異なってもよい。
VCSELは、低次の単一横モード(シングルモード)で発振することがよい。シングルモードでは、VCSELの発光点(後述する図3の光出射口310)から出射する光(出射光)の強度プロファイルが単峰性(強度ピークが1つである特性)となる。一方、高次を含む多重横モード(マルチモード)で発振するVCSELでは、複数峰になるなど、強度プロファイルがいびつになりやすい。また、シングルモードでは、マルチモードに比べて、発光点から出射する光(出射光)の拡がり角が小さい。
そして、VCSELは、発光点の面積が小さいほど単一横モード(シングルモード)で発振しやすい。このため、シングルモードのVCSELは、光出力が小さい。光出力を大きくしようとして、発光点の面積を大きくすると、マルチモードに移行しやすい。そこで、複数のVCSELをVCSEL群とし、VCSEL群に含まれる複数のVCSELを並行して発光させることで、光出力を大きくしている。
(3)発光装置の平面レイアウト
図1に戻って、まず、発光装置100における転送部130と電極部140の平面レイアウトについて説明する。発光装置100の基板110は、長辺110aと短辺110bを有する長方形状であり、図1において、x方向が長辺方向、y方向が短辺方向である。
図1に示すように、発光装置100は、電極部140が、転送部130を挟んで、基板110の短辺110bに沿って配置されている。
電極部140は、制御部200の転送信号生成部210で生成される転送信号Φ1、Φ2の供給を受ける転送信号電極としてのΦ1端子、Φ2端子、電源電位生成部230で生成される電源電位Vgkの供給を受ける電源電極としてのVgk端子、基準電位生成部540で生成される基準電位Vgaの供給を受けるVga端子からなり、それぞれの端子はボンディングパッドである。
発光装置100の転送部130には、電極部140のΦ1端子から延びる転送信号線52、Φ2端子から延びる転送信号線53、Vgk端子から延びる電源線51、Vga端子から延びる基準電位線54が導電パターンとして形成されている。
転送部130においては、転送信号線52には奇数番号の転送サイリスタT1、T3、・・・のカソードが接続され、転送信号線53には偶数番号の転送サイリスタT2、T4、・・・のカソードが接続されている。
このように、制御部200と転送部130との間で、転送信号Φ1、Φ2を入出力するΦ1端子、Φ2端子、電源電位Vgk、基準電位Vgaを入出力するVgk端子、Vga端子は、図1に示すように、転送部130に対して、直線状に並んで配置されている。これにより、電極部140を基板110の長辺方向に配置する場合と比較して、発光装置100のサイズを小さくすることができる。
また、点灯信号生成部220で生成される、VCSELijを発光又は非発光の状態に制御する点灯信号ΦIの供給を受ける点灯信号電極であるΦI端子は、発光部120を挟んで基板110の長辺110aに沿って配置されている。ΦI端子は、図1に示すように、発光部120の長手方向に亘って形成され、電極部130と基板110の長手方向において並んで配置されている。これにより、ΦI端子と電極部130につながる配線を近づけることができる。
発光部120は、15個のVCSELで構成された12個のVCSEL群(VCSEL群#1~#12)がx方向(第1方向)に4個、x方向と交差(直交)するy方向(第2方向)に3個、4×3の二次元状に配列されて構成され、分割照射可能となっている。また、発光部120の面積は、転送部140の面積よりも大きく、発光装置100の発光光量が大きくなるようになっている。
そして、このように第1方向と第2方向の二次元状に配列されたVCSEL群に転送信号を出力する転送部130は、第1方向のVCSEL群に転送信号を出力する第1方向転送部、第2方向のVCSEL群に転送信号を出力する第2方向転送部が一つにまとまって基板110の短辺110bに沿って配置されている。すなわち、転送部130は、基板110の長辺方向(x方向)にはいずれも配置されていない。これにより、発光装置100のサイズを小さくすることができる。
「変形例1」
図3は変形例1に係る発光装置100Aの平面レイアウトの一例を示す図である。
変形例1に係る発光装置100Aは、制御部200と転送部130との間で、転送信号Φ1、Φ2を入出力するΦ1端子、Φ2端子、電源電位Vgk、基準電位Vgaを入出力するVgk端子、Vga端子は、図3に示すように、転送部130に対して、交差(直交)する方向に並んで配置されている。これにより、電極部140を基板110の長辺方向に配置する場合と比較して、発光装置100のサイズを小さくすることができる。
「変形例2」
図4は変形例2に係る発光装置100Bの平面レイアウトの一例を示す図である。
本実施形態に係る発光装置100においては、変形例1を含めて、電源電位Vgk、基準電位Vgaを入出力するVgk端子、Vga端子がある場合について記載したが、Vgk端子、Vga端子は省略することも可能であり、その場合、図4に示すように、制御部200と転送部130との間で、転送信号Φ1、Φ2を入出力するΦ1端子、Φ2端子は、転送部130を挟んで、それぞれ1つずつ配置されてもよい。これにより、電極部140を基板110の長辺方向に配置する場合と比較して、発光装置100のサイズをより小さくすることができる。
図5は本実施形態に係る発光装置100の平面レイアウトの一例を転送部130を中心として示す図である。
発光装置100は、レーザ光を出射することができる半導体材料、例えば、GaAs系の化合物半導体で構成される。そして、後述する断面図(後述する図6)に示すように、発光装置100は、p型のGaAsの基板110上に、GaAs系の化合物半導体層が複数積層された半導体層積層体がメサエッチングにより素子間分離された複数のアイランドで構成されている。ここでは、図5に示すアイランド301~306により、発光装置100の平面レイアウトを説明する。なお、アイランド301、302、303は、VCSEL群毎に設けられる。よって、アイランド301、302、303を、VCSEL群ごとに区別する場合には、前述と同様に「i」を付し、アイランド301-i、302-i、303-iと表記する場合がある。なお、図5では、iが1~12の部分を示している。また、VCSEL群におけるVCSELの数を前述と同様に「j」と表記する。ここでは、jは1~15である。このように、発光装置100は、共通の半導体基板に構成され小型化される。
アイランド301-iには、VCSELij、駆動サイリスタSiが設けられている。なお、後述する図6に示すように、VCSELijと駆動サイリスタSiとは、積層されている。なお、図5では、VCSELijと駆動サイリスタSiとを、VCSELij/Siと表記する。例えば、「i」が1の場合、VCSEL1j/S1と表記する。図5においては、アイランド301-1、301-4、301-12を図示し、その他のアイランド301-iは省略している。尚、アイランド301-iにおいて、15個のVCSELが配列されている。
アイランド302-iには、転送サイリスタTi及び結合ダイオードDiが設けられている。アイランド302-iは、y方向(短辺方向)に並列するように設けられている。
アイランド303-iには、電源線抵抗Rgiが設けられている。アイランド303-iは、y方向(短辺方向)に並列するように設けられている。
アイランド304には、スタートダイオードSDが設けられている。アイランド305には電流制限抵抗R1が、アイランド306には電流制限抵抗R2が設けられている。
(4)発光装置の断面構造
次に、これらのアイランド301~306の接続関係を説明する前に、アイランド301、302の断面構造を説明する。
図6は、発光装置100の断面構造を示す図である。なお、図6は、図5におけるA-A線での発光装置100の断面図である。つまり、図6に示す断面図は、紙面において、左側から結合ダイオードD1、転送サイリスタT1、VCSEL11/S1、VCSEL12/S1を横切る断面であり、アイランド301-1とアイランド302-1の部分を示している。
まず、駆動サイリスタSとVCSELとが設けられたアイランド301-1を説明する。ここでは、駆動サイリスタSとVCSELとが積層されて構成されている(VCSEL11/S1、VCSEL12/S1)。図6に示すように、p型のGaAsの基板110上に、駆動サイリスタS1を構成するp型のアノード層(以下では、pアノード層と表記する。以下同様とする。)11、n型のゲート層(nゲート層)12、p型のゲート層(pゲート層)13、n型のカソード層(nカソード層)14が積層されている。つまり、駆動サイリスタSは、pアノード層11をアノード、nゲート層12をnゲート、pゲート層13をpゲート、nカソード層14をカソードとして構成されている。
次に、nカソード層14上にトンネル接合層15が積層されている。そして、トンネル接合層15上に、VCSEL11、VCSEL12を構成するp型のアノード層(pアノード層)16、発光層17、n型のカソード層(nカソード層)18が積層されている。つまり、VCSELは、pアノード層16をアノード、発光層17を発光層、nカソード層18をカソードとして構成されている。
駆動サイリスタS1とVCSEL11、VCSEL12とは、トンネル接合層15を介して直列接続されている。トンネル接合層15については後述する。
VCSEL11及びVCSEL12の部分では、VCSELの周囲のトンネル接合層15が露出するように、nカソード層18、発光層17、pアノード層16がエッチングにより除去されている。ここでは、VCSELの断面形状が円形になっている。つまり、VCSELの部分は、円柱状に形成されている。よって、VCSELの部分をポスト311と表記する(図5参照)。
駆動サイリスタSを構成するpアノード層11、nゲート層12、pゲート層13、nカソード層14、トンネル接合層15は、VCSEL群#1に属するVCSEL間で連続する。
また、アイランド301-1では、さらにトンネル接合層15とnカソード層14とを除去してpゲート層13を露出させた部分に、pゲート層13などp型の半導体層とオーミック接触が形成しやすい金属材料で構成されたpオーミック電極331が、駆動サイリスタS1のゲートGs1として設けられている。
VCSELのnカソード層18上には、nカソード層18などn型の半導体層とオーミック接触が形成しやすい金属材料で構成されたnオーミック電極321が設けられている。なお、nオーミック電極321は、光出射口310を取り囲むように、円形に設けられている(図5参照)。
ポスト311のpアノード層16には、電流狭窄層16bが含まれる。ここでは、一例として、pアノード層16は、下側pアノード層16a、電流狭窄層16b、上側pアノード層16cの3層から構成されている。電流狭窄層16bは、AlAsのように、Alの組成比が高い材料で構成され、酸化によりAlがAlになることにより、電気抵抗が高くなって、電流が流れにくくなる部分(図6中の黒塗りの部分)が形成される層をいう。
ポスト311は円柱状に設けられているので、露出したpアノード層16の側面から電流狭窄層16bの酸化を行うと、円形の断面における周辺部から中心部へと酸化が進む。そして、中心部を酸化させないことで、VCSELの断面における中心部が電流の流れやすい電流通過領域16dとなり、周辺部が電流の流れにくい電流阻止領域16eとなる。なお、VCSELは、発光層17の電流通過領域16dにより電流経路が制限された部分において発光が生じる。この電流通過領域16dに対応するVCSELの表面の領域が発光点であり、光出射口310である。
電流狭窄層16bを設けるのは、VCSELを低次の単一横モード(シングルモード)で発振させるためである。つまり、VCSELが形成されるポスト311の断面形状を円形にして周辺部から酸化させることで、光出射口310の断面形状を円形とするとともに、面積を小さくしている。
また、VCSELの周辺部は、メサエッチングに起因した欠陥が多く、非発光再結合が起こりやすい。このため、電流阻止領域16eを設けることで、非発光再結合に消費される電力が抑制される。よって、低消費電力化及び光取り出し効率の向上が図れる。尚、光取り出し効率とは、電力当たりに取り出すことができる光量である。
次に、転送サイリスタT1と結合ダイオードD1とが設けられたアイランド302-1を説明する。転送サイリスタT1は、駆動サイリスタSと同様に、pアノード層11、nゲート層12、pゲート層13、nカソード層14で構成される。つまり、転送サイリスタT1は、pアノード層11をアノード、nゲート層12をnゲート、pゲート層13をpゲート、nカソード層14をカソードとして構成される。ここでは、pゲート層13上にゲート電極(後述するpオーミック電極332)が設けられている。
結合ダイオードD1は、pゲート層13、nカソード層14で構成されている。つまり、結合ダイオードD1は、pゲート層13をアノード、nカソード層14をカソードとして構成されている。
アイランド302-1では、駆動サイリスタSとVCSELとが積層された部分におけるnカソード層18、発光層17、pアノード層16及びトンネル接合層15が除去されている。そして、転送サイリスタT1の部分と、結合ダイオードD1の部分とにおいて、nカソード層14がポスト312と、ポスト313として残るように、nカソード層14が除去されている。
ポスト312のnカソード層14上に、nオーミック電極322が転送サイリスタT1のカソード電極として設けられている。同様に、ポスト313のnカソード層14上に、nオーミック電極323が結合ダイオードD1のカソード電極として設けられている。
pゲート層13上に設けられたpオーミック電極332は、転送サイリスタT1のゲートGt1及び結合ダイオードD1のアノード電極として機能する。
そして、表面を覆うように層間絶縁層21が設けられている。層間絶縁層21上には、スルーホールを介して、アイランド301-1に設けられたpオーミック電極331(ゲートGs1)とアイランド302-1に設けられたpオーミック電極332(ゲートGt1)とを接続する信号線55が設けられている。また、層間絶縁層21上には、nオーミック電極322に接続された転送信号線52が設けられている。そして、層間絶縁層21上には、転送信号線53が設けられている。さらに、層間絶縁層21上には、スルーホールを介して、nオーミック電極323に接続された配線54-2が設けられている。
さらに、表面を覆うように層間絶縁層22が設けられている。そして、層間絶縁層22上には、層間絶縁層22及び層間絶縁層21に設けたスルーホールを介して、アイランド301-1に設けられたnオーミック電極321に接続された点灯信号線56が設けられている。つまり、信号線55と点灯信号線56とは、層間絶縁層22を介した多層配線構造となっている。
尚、層間絶縁層21、22が、VCSELの出射光に対して透過性が劣る場合には、光出射口310上の層間絶縁層21、22の代わりに、VCSELの出射光に対して透過性に優れる光出射層を設けてもよい。
アイランド301、302、303、304、305、306は、周囲の半導体層積層体が基板110に至るまでエッチングにより除去されることで、互いに分離されている。尚、pアノード層11に至るまでエッチングされてもよく、pアノード層11の厚さ方向の一部に至るまでエッチングされてもよい。
図5に戻って、他のアイランド303、304、305、306を説明する。アイランド303には、電源線抵抗Rg1が構成されている。アイランド303-1は、半導体層積層体におけるnカソード層18、発光層17、pアノード層16、トンネル接合層15、nカソード層14が除去されて、pゲート層13を露出させている。露出させたpゲート層13上に一対のpオーミック電極が設けられている。そして、pオーミック電極間のpゲート層13が抵抗として用いられている。
アイランド304には、スタートダイオードSDが設けられている。アイランド304は、半導体層積層体におけるnカソード層18、発光層17、pアノード層16、トンネル接合層15が除去されている。そして、nカソード層14が残されたポスト314を除いて、pゲート層13を露出させている。スタートダイオードSDは、ポスト314を構成するnカソード層14がカソード、pゲート層13がアノードである。そして、ポスト314のnカソード層14上に設けられたnオーミック電極がカソード電極、露出させたpゲート層13上に設けられたpオーミック電極がアノード電極である。
アイランド305には、電流制限抵抗R1、アイランド306には、電流制限抵抗R2が設けられている。アイランド305、306は、アイランド303と同様の構成であって、露出させたpゲート層13上に設けられた1対のpオーミック電極間のpゲート層13をそれぞれ電流制限抵抗R1、R2とする。
アイランド301~306及びアイランド間の接続関係を説明する。
前述したように、アイランド301-1のポスト311に設けられたVCSELのカソードであるnカソード層18は、nオーミック電極321を介して、点灯信号線56に並列に接続される。他のアイランド301も同様である。
アイランド302-1のポスト312に設けられた転送サイリスタT1のカソードであるnカソード層18は、nオーミック電極322を介して、転送信号線52に接続されている。なお、アイランド302-3に設けられた転送サイリスタT3も同様である。つまり、奇数番号iの転送サイリスタTiのカソード(nカソード層18)は、転送信号線52に接続されている。
一方、アイランド302-2に設けられた転送サイリスタT2のカソード(nカソード層18)は、転送信号線53に接続されている。つまり、偶数番号iの転送サイリスタTiのカソード(nカソード層18)は、転送信号線53に接続されている。
そして、アイランド301-1のゲートGs1であるpオーミック電極331とアイランド302-1のゲートGt1であるpオーミック電極332とは、信号線55-1で接続されている。アイランド302-1のポスト313に設けられた結合ダイオードD1のカソード(nカソード層18)は、nオーミック電極323を介して、配線57-2に接続されている。配線57-2は、隣接するアイランド302-2のpオーミック電極及びアイランド303-2の電源線抵抗Rg2のpオーミック電極に接続されている。
尚、信号線55-1からの信号は複数のVCSEL11だけでなくVCSEL12等#1群のVCSELにも伝わる。信号線55-1に相当するものが、発光素子群毎に設けられており、信号線55-1は共通信号線となっている。
アイランド302-1に設けられたpオーミック電極333(ゲートGt1のpオーミック電極332と同様にpゲート層13上に設けられている)と、アイランド303-1に設けられた電源線抵抗Rg1の一方のpオーミック電極と、アイランド304に設けられたスタートダイオードSDのカソード電極であるnオーミック電極とは、配線57-1により接続されている。
また、アイランド303-1の電源線抵抗Rg1の他方のpオーミック電極は、電源線51に接続されている。電源線51は、Vgk端子に接続されている。他のアイランド303も同様である。
転送信号線52は、アイランド305の電流制限抵抗R1の一方のpオーミック電極に接続されている。電流制限抵抗R1の他方のpオーミック電極は、Φ1端子に接続されている。転送信号線53は、アイランド303のスタートダイオードSDのpオーミック電極に接続されるとともに、アイランド306の電流制限抵抗R2の一方のpオーミック電極に接続されている。アイランド306の電流制限抵抗R2の他方のpオーミック電極は、Φ2端子に接続されている。
以上においては、アイランド301-1、302-1、303-1を例として説明したが、他のアイランド301、302、303でも同様である。
(5)発光装置の動作
(5.1)サイリスタ
次に、駆動サイリスタS、転送サイリスタTの動作について説明する。駆動サイリスタSと転送サイリスタTとをまとめてサイリスタと表記する。
サイリスタは、pアノード層11、nゲート層12、pゲート層13、nカソード層14が積層されて構成されている。サイリスタは、前述したように、アノード、カソード、ゲートの3端子を有する半導体素子であって、例えば、GaAs、GaAlAs、AlAsなどによるp型の半導体層(pアノード層11、pゲート層13)、n型の半導体層(nゲート層12、nカソード層14)を積層して構成されている。つまり、サイリスタは、pnpn構造を成している。ここでは、一例として、p型の半導体層とn型の半導体層とで構成されるpn接合の順方向電位(拡散電位)Vdを1.5Vとする。
一例として、pアノード層11の基準電位Vgaをハイレベルの電位(以下では「H」と表記する)として0V、Vgk端子(図2参照)に供給される電源電位Vgkをローレベルの電位(以下では「L」と表記する。)として-3.3Vとする。よって、「H(0V)」、「L(-3.3V)」と表記することがある。図2に示したように、Vgk端子は、電源線抵抗Rg1を介して、ゲート(サイリスタが転送サイリスタT1の場合はゲートGt1)に接続されている。
アノードとカソードとの間に電流が流れていないオフ状態のサイリスタは、しきい電圧
より低い電位(絶対値が大きい負の電位)がカソードに印加されるとオン状態に移行(タ
ーンオン)する。ここで、サイリスタのしきい電圧は、ゲートの電位からpn接合の順方
向電位Vd(1.5V)を引いた値である。
オン状態になると、サイリスタのゲートは、アノードの電位に近い電位になる。ここでは、アノードは0Vであるので、ゲートは0Vになるとする。また、オン状態のサイリスタのカソードは、アノードの電位からpn接合の順方向電位Vd(1.5V)を引いた電位に近い電位(絶対値を保持電圧と表記する。)となる。ここでは、アノードは0Vであるので、オン状態のサイリスタのカソードは、-1.5Vに近い電位(絶対値が1.5Vより大きい負の電位)となる。ここでは、保持電圧は、1.5Vであるとする。
オン状態のサイリスタは、カソードにオン状態を維持するために必要な電位より低い電位(絶対値が大きい負の電位)が継続的に印加され、オン状態を維持しうる電流(維持電流)が供給されると、オン状態を維持する。
一方、オン状態のサイリスタは、カソードがオン状態を維持するために必要な電位(上記の-1.5Vに近い電位)より高い電位(絶対値が小さい負の電位、0V又は正の電位)になると、オフ状態に移行(ターンオフ)する。
(5.2)積層された駆動サイリスタとVCSELの動作
次に、積層された駆動サイリスタSとVCSELの動作を説明する。
ここで、VCSELは、立ち上がり電圧を1.5Vとする。つまり、VCSELのアノードとカソードとの間に1.5V以上の電圧が印加されていれば、VCSELが発光する。点灯信号ΦIは、0V(「H(0V)」)又は-3.3V(「L(-3.3V)」)であるとする。0Vは、VCSELをオフ状態にする電位、-3.3Vは、VCSELをオフ状態からオン状態にする電位である。
VCSELをオフ状態からオン状態に移行させる場合、点灯信号ΦIが、「L(-3.3V)」に設定される。このとき、駆動サイリスタSのゲートGsに-1.5Vが印加されると、駆動サイリスタSのしきい値は、ゲートGsの電位(-1.5V)からpn接合の順方向電位Vd(1.5V)を引いた、-3Vになる。このとき、点灯信号ΦIは、-3.3Vであるので、駆動サイリスタSがターンオンしてオフ状態からオン状態に移行するとともに、VCSELもオフ状態からオン状態に移行する。つまり、VCSELは、レーザ発振して発光する。すると、オン状態の駆動サイリスタSに印加される電圧(保持電圧Vr)は1.5Vであるので、VCSELには1.8Vが印加される。なお、VCSELは立ち上がり電圧が1.5Vであるので、VCSELは、発光を継続する。
一方、点灯信号ΦIを0Vにすると、駆動サイリスタSとVCSELとの直列接続の両
端が0Vになり、駆動サイリスタSがオン状態からオフ状態に移行(ターンオフ)するとともに、VCSELが非発光になる。
(6)計測装置
上述した本実施形態に係る発光装置100は光計測に用いることができる。
図7は、発光装置100を用いた計測装置1を説明する図である。
計測装置1は、上記した発光装置100と、光を受光する受光部101と、データを処理する処理部102とを備える。そして、計測装置1に対向して計測対象物(対象物)103が置かれている。なお、図7において、計測対象物103は、一例として人であり、図7は、上方から見た図である。
発光装置100は、前述したように二次元状に配置されたVCSEL群を点灯して、実線で示すように発光装置100を中心として円錐状に広がった光を出射する。
受光部101は、計測対象物103により反射された光を受光するデバイスである。受光部101は、破線で示すように受光部101に向かう光を受光する。受光部101は、二次元方向から光を受光する撮像デバイスであるとよい。
処理部102は、データを入出力する入出力部を備えたコンピュータとして構成されている。そして、処理部102は、光に関する情報を処理して、計測対象物103までの距離や計測対象物103の3次元形状を算出する。
計測装置1の処理部102は、発光装置100を制御し、発光装置100から短い期間において光を出射させる。つまり、発光装置100は、パルス状に光を出射し、処理部102は、発光装置100が光を出射した時刻と、受光部101が計測対象物103からの反射光を受光した時刻との時間差から、発光装置100から出射されてから、計測対象物103に反射して、受光部101に到達するまでの光路長を算出する。発光装置100及び受光部101の位置やこれらの間隔は予め定められている。よって、処理部102は、発光装置100、受光部101からの距離又は基準とする点(以下では、基準点と表記する。)から、計測対象物103までの距離を計測する。なお、基準点とは、発光装置100及び受光部101から予め定められた位置に設けられた点(ポイント)である。
この方法は、光の到達時間を基にした測量法であって、タイムオブフライト(TOF)法と呼ばれる。
この方法を、計測対象物103上の複数の点(ポイント)に対して行えば、計測対象物103の三次元的な形状が計測される。前述したように、発光装置100からの出射光は、二次元に広がって計測対象物103に照射される。そして、計測対象物103における発光装置100との距離が短い部分からの反射光が、いち早く受光部101に入射する。上記した二次元画像を取得する撮像デバイスを用いた場合、フレーム画像には、反射光が到達した部分に輝点が記録される。一連の複数のフレーム画像において記録された輝点から、それぞれの輝点に対して、光路長が算出される。そして、発光装置100、受光部101からの距離又は基準点からの距離が算出される。このようにして、計測対象物103の三次元形状が算出される。
また、別の方法として、ストラクチャードライト法を用いた光測量法にも本実施の形態の発光装置100を使用することができる。使用する装置は、図9に示した発光装置100を用いた計測装置1とほぼ同じである。異なる点は、計測対象物103に照射する光のパターンは無数の光ドット(ランダムパターン)であり、これを受光部101で受光する。
そして処理部102は、光に関する情報を処理する。ここで、処理の仕方として、前出の時間差を求めるものではなく、無数の光ドットの位置ずれ量を算出することで計測対象物103までの距離や計測対象物103の三次元形状を算出する。
従来この方式に用いられる光源は、ランダムに配置された二次元VCSELアレイ等が使用されるが、照射するランダムパターンは、予め定められた1~4パターン程度である(ストラクチャードライトFix方式)。一方、本実施の形態の発光装置100は、照射させたい光ドットを外部からの信号によって自由に設定できるため、より多くのランダムパターンで光を照射することができる(ストラクチャードライトProgrammable方式)。
以上のような、計測装置1は、物品までの距離を算出することに適用させうる。また、物品の形状を算出させて、物品の識別に適用されうる。そして、人の顔の形状を算出させることで、顔認証に適用されうる。さらに、車に積載することにより、前方、後方、側方などにおける障害物の検出に適用されうる。このように、計測装置1は、距離や形状などの算出に広く用いることができる。
上記実施形態においては、発光装置100を計測に用いる例を説明したが、それに限定されない。光伝送用の発光装置として、光伝送路と共に利用してもよく、生体認証用の発光装置として対象物の内部に向け光を発する発光装置としてもよい。
上記実施形態においては、VCSEL群は同じ群の発光素子どうしが隣り合うように構成した。このようにすることで、VCSEL群の領域が分散されず、共通信号線の簡略化などの構成が容易になる。その場合、同じ共通信号線に接続された発光素子同士を1つの発光群とみなせることから、VCSEL群の領域が分散され、VCSEL群の形状が綺麗な区画に分かれていなくてもよいことになる。
上記実施形態においては、転送サイリスタTiにおいて、オン状態が順に伝播し、これにより、転送サイリスタTiは、VCSEL群を順次点灯させている例を説明したが、転送サイリスタTiが更にメモリ部を有し、転送サイリスタTiにおいて、オン状態が順に伝播された後、一旦メモリ部で信号を蓄積しておき、複数のVCSEL群に対して同時に信号を送ることで、複数のVCSEL群が一斉に点灯するように構成しても良い。
1・・・計測装置、101・・・受光部、102・・・処理部、103・・・計測対象物
100、100A、100B・・・発光装置
110・・・基板
120・・・発光部
S・・・駆動サイリスタ、VCSEL・・・垂直共振器面発光レーザ素子
130・・・転送部
Φ1、Φ2・・・転送信号、ΦI・・・点灯信号、D・・・結合ダイオード、SD・・・スタートダイオード、T・・・転送サイリスタ、Rg・・・電源線抵抗、R1、R2・・・電流制限抵抗
140・・・電極部
Φ1・・・Φ1端子、Φ2・・・Φ2端子、Vgk・・・Vgk端子、Vga・・・Vga端子
150・・・共通信号線
51・・・電源線、52、53・・転送信号線、54・・・基準電位線、56・・・点灯信号線
200・・・制御部
210・・・転送信号生成部、220・・・点灯信号生成部、230・・・電源電位生成部、240・・・基準電位生成部
301~306・・・アイランド

Claims (9)

  1. 基板と、
    複数の発光素子からなる発光部と、
    前記発光素子の発光状態を制御する信号を出力する転送部と、
    前記転送部を駆動する信号を入出力するための電極部と、
    を備え、
    前記基板は、長辺と短辺とを有する長方形状であり、
    前記電極部は、前記転送部を挟んで、前記基板の短辺に沿って配置されている、
    ことを特徴とする発光装置。
  2. 前記電極部は、前記発光素子の発光状態に移行可能な状態を制御させる転送信号が与えられる転送信号電極、前記転送部に電源電位及び基準電位を与える電源電極を有し、前記転送信号電極及び前記電源電極は、前記転送部に対して、同一直線状に複数配置されている、
    ことを特徴とする請求項1に記載の発光装置。
  3. 前記電極部は、前記発光素子の発光状態に移行可能な状態を制御させる転送信号が与えられる転送信号電極、前記転送部に電源電位及び基準電位を与える電源電極を有し、前記転送信号電極及び前記電源電極は、前記転送部に対して、交差する方向に複数配置されている、
    ことを特徴とする請求項1に記載の発光装置。
  4. 前記電極部は、前記発光素子の発光状態に移行可能な状態を制御させる転送信号が与えられる一対の転送信号電極からなり、前記転送部を挟んで、対向して配置されている、
    ことを特徴とする請求項1に記載の発光装置。
  5. 前記転送部は、第1方向転送部及び第1方向と交差する第2方向転送部からなり、前記基板の長辺方向には、前記第1方向転送部及び前記第2方向転送部のいずれも配置されていない、
    ことを特徴とする請求項1ないし4のいずれか1項に記載の発光装置。
  6. 前記発光部の面積は、前記転送部の面積よりも大きい、
    ことを特徴とする請求項1ないし5のいずれか1項に記載の発光装置。
  7. 前記発光部は、それぞれが複数の発光素子を含み、互いに独立駆動可能な複数の発光素子群が二次元状に配列されている、
    ことを特徴とする請求項1ないし5のいずれか1項に記載の発光装置。
  8. 複数の発光素子に電流を供給する発光電極部を有し、
    前記電極部と前記発光電極部は長手方向で並んでいる
    ことを特徴とする請求項1ないし7のいずれか1項に記載の発光装置
  9. 請求項1ないし8のいずれか1項に記載の発光装置と、
    前記発光装置から光が照射された対象物から、反射光を受光する受光部と、
    前記発光装置から光が対象物に照射されてから、前記受光部で受光されるまでの時間に基づいて、前記発光装置から前記対象物までの距離、又は前記対象物の三次元形状を計測する処理部と、を備えた、
    ことを特徴とする計測装置。
JP2021071314A 2021-03-29 2021-04-20 発光装置及び計測装置 Pending JP2022165805A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2021071314A JP2022165805A (ja) 2021-04-20 2021-04-20 発光装置及び計測装置
US17/411,821 US20220311209A1 (en) 2021-03-29 2021-08-25 Light-emitting device and measurement device
CN202111056331.3A CN115132896A (zh) 2021-03-29 2021-09-09 发光装置和测量装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021071314A JP2022165805A (ja) 2021-04-20 2021-04-20 発光装置及び計測装置

Publications (1)

Publication Number Publication Date
JP2022165805A true JP2022165805A (ja) 2022-11-01

Family

ID=83851388

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021071314A Pending JP2022165805A (ja) 2021-03-29 2021-04-20 発光装置及び計測装置

Country Status (1)

Country Link
JP (1) JP2022165805A (ja)

Similar Documents

Publication Publication Date Title
JP2020120018A (ja) 発光装置、光学装置、光計測装置及び画像形成装置
JP7463782B2 (ja) 発光素子アレイ、発光装置、光学装置、計測装置及び情報処理装置
JP2022165805A (ja) 発光装置及び計測装置
US20230070027A1 (en) Surface emitting laser element array, light emitting device, optical device, measurement device, and information processing apparatus
JP2022151903A (ja) 発光装置及び計測装置
US20220311209A1 (en) Light-emitting device and measurement device
JP2000022274A (ja) 2次元発光素子アレイ及びこれを用いた画像形成装置
US20230307885A1 (en) Light emitting element, light emitting element array, light emitting component, optical device, and optical measurement apparatus
US20230307893A1 (en) Light emitting element, light emitting element array, light emitting component, optical device, and optical measurement apparatus
US20230032341A1 (en) Light-emitting element array, optical device, optical measurement device, and method for manufacturing light-emitting element array
JP2022168785A (ja) 発光部品、発光素子アレイチップおよび光計測装置
US20230033889A1 (en) Light-emitting element array, optical device, optical measurement device, and method for manufacturing light-emitting element array
JP2022168784A (ja) 発光部品、発光素子アレイチップおよび光計測装置
JP2023042123A (ja) 発光装置及び光測定装置
US20230125222A1 (en) Light emitting device and measurement apparatus
US20230080701A1 (en) Light emitting device and optical measurement apparatus
JP2023042124A (ja) 発光装置及び光測定装置
JP2023018618A (ja) 発光素子アレイ、光学装置、光計測装置および発光素子アレイの製造方法
US20230378370A1 (en) Light-emitting component, optical measurement device, image forming apparatus, and method for manufacturing light-emitting component
US20220337028A1 (en) Light-emitting device and measurement device
JP2022168783A (ja) 発光部品、発光素子アレイチップおよび光計測装置
US20220336692A1 (en) Light-emitting device and measurement device
JP2024048239A (ja) 発光部品、半導体積層基板、発光装置、および測定装置
JP2024048238A (ja) 発光部品、半導体積層基板、発光装置、および測定装置
JP2001060718A (ja) 発光サイリスタおよび自己走査型発光装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240226