JP2022168785A - 発光部品、発光素子アレイチップおよび光計測装置 - Google Patents
発光部品、発光素子アレイチップおよび光計測装置 Download PDFInfo
- Publication number
- JP2022168785A JP2022168785A JP2021074495A JP2021074495A JP2022168785A JP 2022168785 A JP2022168785 A JP 2022168785A JP 2021074495 A JP2021074495 A JP 2021074495A JP 2021074495 A JP2021074495 A JP 2021074495A JP 2022168785 A JP2022168785 A JP 2022168785A
- Authority
- JP
- Japan
- Prior art keywords
- light
- layer
- emitting
- light emitting
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003287 optical effect Effects 0.000 title claims description 17
- 238000005259 measurement Methods 0.000 title description 22
- 239000000758 substrate Substances 0.000 claims abstract description 57
- 238000000034 method Methods 0.000 claims description 10
- 238000012545 processing Methods 0.000 claims description 9
- 230000008569 process Effects 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 284
- 238000012546 transfer Methods 0.000 description 166
- 230000008878 coupling Effects 0.000 description 27
- 238000010168 coupling process Methods 0.000 description 27
- 238000005859 coupling reaction Methods 0.000 description 27
- 239000004065 semiconductor Substances 0.000 description 24
- 230000007704 transition Effects 0.000 description 18
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 15
- 238000010586 diagram Methods 0.000 description 11
- 238000005530 etching Methods 0.000 description 10
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 8
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 8
- 230000000903 blocking effect Effects 0.000 description 8
- 239000000463 material Substances 0.000 description 7
- 239000012535 impurity Substances 0.000 description 6
- 239000011241 protective layer Substances 0.000 description 6
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 4
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 3
- 229910000673 Indium arsenide Inorganic materials 0.000 description 3
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 238000003384 imaging method Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 230000006798 recombination Effects 0.000 description 2
- 238000005215 recombination Methods 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910002704 AlGaN Inorganic materials 0.000 description 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 229910004541 SiN Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000002096 quantum dot Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- FAQYAMRNWDIXMY-UHFFFAOYSA-N trichloroborane Chemical compound ClB(Cl)Cl FAQYAMRNWDIXMY-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
- H01S5/042—Electrical excitation ; Circuits therefor
- H01S5/0425—Electrodes, e.g. characterised by the structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/026—Monolithically integrated components, e.g. waveguides, monitoring photo-detectors, drivers
- H01S5/0261—Non-optical elements, e.g. laser driver components, heaters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/40—Arrangement of two or more semiconductor lasers, not provided for in groups H01S5/02 - H01S5/30
- H01S5/42—Arrays of surface emitting lasers
- H01S5/423—Arrays of surface emitting lasers having a vertical cavity
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/022—Mountings; Housings
- H01S5/0233—Mounting configuration of laser chips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
- H01S5/042—Electrical excitation ; Circuits therefor
- H01S5/0425—Electrodes, e.g. characterised by the structure
- H01S5/04256—Electrodes, e.g. characterised by the structure characterised by the configuration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
- H01S5/042—Electrical excitation ; Circuits therefor
- H01S5/0428—Electrical excitation ; Circuits therefor for applying pulses to the laser
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
- G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
- G01S7/48—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S17/00
- G01S7/481—Constructional features, e.g. arrangements of optical elements
- G01S7/4814—Constructional features, e.g. arrangements of optical elements of transmitters alone
- G01S7/4815—Constructional features, e.g. arrangements of optical elements of transmitters alone using multiple transmitters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/022—Mountings; Housings
- H01S5/0233—Mounting configuration of laser chips
- H01S5/02345—Wire-bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
- H01S5/042—Electrical excitation ; Circuits therefor
- H01S5/0425—Electrodes, e.g. characterised by the structure
- H01S5/04256—Electrodes, e.g. characterised by the structure characterised by the configuration
- H01S5/04257—Electrodes, e.g. characterised by the structure characterised by the configuration having positive and negative electrodes on the same side of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/06—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium
- H01S5/062—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium by varying the potential of the electrodes
- H01S5/06209—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium by varying the potential of the electrodes in single-section lasers
- H01S5/06216—Pulse modulation or generation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
- H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
- H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
- H01S5/18308—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] having a special structure for lateral current or light confinement
- H01S5/18311—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] having a special structure for lateral current or light confinement using selective oxidation
- H01S5/18313—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] having a special structure for lateral current or light confinement using selective oxidation by oxidizing at least one of the DBR layers
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Radar, Positioning & Navigation (AREA)
- Remote Sensing (AREA)
- Semiconductor Lasers (AREA)
- Optical Radar Systems And Details Thereof (AREA)
- Measurement Of Optical Distance (AREA)
- Led Devices (AREA)
Abstract
【課題】アレイ化した複数の発光素子の点灯や消灯を同期させて動作させる。【解決手段】基板と、基板上に設けられ、基板の面と交差する方向に光を出射する複数の発光素子Hsと、複数の発光素子Hsのそれぞれに電気的に接続し、複数の発光素子Hsの点灯および消灯をともに行うように制御するゲート電極であるn型のオーミック電極336と、を備え、複数の発光素子Hsのうち最も離れた発光素子間の距離La1、Lb2よりも、それぞれの発光素子Hsとn型のオーミック電極336との距離La2、Lb2が小さい(La1>La2、Lb1>Lb2)発光部品。【選択図】図7
Description
本発明は、発光部品、発光素子アレイチップ、光計測装置に関する。
特許文献1には、しきい電圧もしくはしきい電流が外部から制御可能な発光素子多数個を、一次元、二次元、もしくは三次元的に配列し、各発光素子のしきい電圧もしくはしきい電流を制御する電極を互いに電気的手段にて接続し、各発光素子に、外部から電圧もしくは電流を印加させるクロックラインを接続した、発光素子アレイが記載されている。
特許文献2には、基板と基板上にアレイ状に配設された面発光型半導体レーザと基板上に配列され前記面発光型半導体レーザの発光を選択的にオン・オフさせるスイッチ素子としてのサイリスタとを備える自己走査型の光源ヘッドが記載されている。
3Dセンシングなどでは、発光素子を多数、配置した発光素子ヘッドを用いた発光部が採用されている。この個々の発光素子を、単体の発光素子ではなく複数の発光素子で構成し、この複数の発光素子の点灯や消灯を同期させて動作させアレイ化を図ることが考えられる。このとき、アレイ化させた複数の発光素子の点灯や消灯を行う電極構造も、同期させて動作させるための構造であることがある。
本発明は、アレイ化した複数の発光素子の点灯や消灯を同期させて動作させることを目的とする。
本発明は、アレイ化した複数の発光素子の点灯や消灯を同期させて動作させることを目的とする。
請求項1に記載の発明は、基板と、前記基板上に設けられ、当該基板の面と交差する方向に光を出射する複数の発光素子と、複数の前記発光素子のそれぞれに電気的に接続し、複数の当該発光素子の点灯および消灯をともに行うように制御するゲート電極と、を備え、複数の前記発光素子のうち最も離れた当該発光素子間の距離よりも、それぞれの当該発光素子と前記ゲート電極との距離が小さい発光部品である。
請求項2に記載の発明は、前記ゲート電極は、前記発光素子の周囲以外の箇所で共通の層としてつながる請求項1に記載の発光部品である。
請求項3に記載の発明は、前記ゲート電極は、前記発光素子の周囲以外の箇所を覆う請求項2に記載の発光部品である。
請求項4に記載の発明は、前記ゲート電極は、枝分かれ構造をなすことで共通の層としてつながる請求項2に記載の発光部品である。
請求項5に記載の発明は、前記発光素子は、サイリスタと、当該サイリスタを構成する層の間に設けられ発光を行う発光層とを備える層構造をなす請求項1に記載の発光部品である。
請求項6に記載の発明は、前記サイリスタの上部p型層および上部n型層は、複数の前記発光素子間で分断されるとともに、前記サイリスタの下側ゲート層は、複数の前記発光素子間で共通の層としてつながりゲート層として機能する請求項5に記載の発光部品である。
請求項7に記載の発明は、前記下側ゲート層の上側の一部は、複数の前記発光素子間でさらに分断される請求項6に記載の発光部品である。
請求項8に記載の発明は、前記サイリスタの分断されたp層の一部は、発光層を流れる電流を狭窄する電流狭窄層を有する請求項7に記載の発光部品である。
請求項9に記載の発明は、前記サイリスタの複数の前記発光素子のそれぞれの周囲に配される複数の孔部をさらに備える請求項5に記載の発光部品である。
請求項10に記載の発明は、前記サイリスタのゲート層および最上層は、複数の前記孔部の間を介し、複数の前記発光素子間で共通の層としてつながる請求項9に記載の発光部品である。
請求項11に記載の発明は、前記サイリスタは、前記孔部を介して酸化され、前記発光層を流れる電流を狭窄する電流狭窄層を備える請求項10に記載の発光部品である。
請求項12に記載の発明は、請求項1乃至11の何れか1項に記載の発光部品が、主走査方向に列状に配される発光部品列と、前記発光部品を駆動する信号を入出力するための駆動手段と、を備える発光素子アレイチップである。
請求項13に記載の発明は、請求項1乃至11の何れか1項に記載の発光部品と、前記発光部品から光が照射された対象物から、反射光を受光する受光部と、前記受光部が受光した光に関する情報を処理して、前記発光部品から対象物までの距離、または当該対象物の形状を計測する処理部と、を備える光計測装置。
請求項2に記載の発明は、前記ゲート電極は、前記発光素子の周囲以外の箇所で共通の層としてつながる請求項1に記載の発光部品である。
請求項3に記載の発明は、前記ゲート電極は、前記発光素子の周囲以外の箇所を覆う請求項2に記載の発光部品である。
請求項4に記載の発明は、前記ゲート電極は、枝分かれ構造をなすことで共通の層としてつながる請求項2に記載の発光部品である。
請求項5に記載の発明は、前記発光素子は、サイリスタと、当該サイリスタを構成する層の間に設けられ発光を行う発光層とを備える層構造をなす請求項1に記載の発光部品である。
請求項6に記載の発明は、前記サイリスタの上部p型層および上部n型層は、複数の前記発光素子間で分断されるとともに、前記サイリスタの下側ゲート層は、複数の前記発光素子間で共通の層としてつながりゲート層として機能する請求項5に記載の発光部品である。
請求項7に記載の発明は、前記下側ゲート層の上側の一部は、複数の前記発光素子間でさらに分断される請求項6に記載の発光部品である。
請求項8に記載の発明は、前記サイリスタの分断されたp層の一部は、発光層を流れる電流を狭窄する電流狭窄層を有する請求項7に記載の発光部品である。
請求項9に記載の発明は、前記サイリスタの複数の前記発光素子のそれぞれの周囲に配される複数の孔部をさらに備える請求項5に記載の発光部品である。
請求項10に記載の発明は、前記サイリスタのゲート層および最上層は、複数の前記孔部の間を介し、複数の前記発光素子間で共通の層としてつながる請求項9に記載の発光部品である。
請求項11に記載の発明は、前記サイリスタは、前記孔部を介して酸化され、前記発光層を流れる電流を狭窄する電流狭窄層を備える請求項10に記載の発光部品である。
請求項12に記載の発明は、請求項1乃至11の何れか1項に記載の発光部品が、主走査方向に列状に配される発光部品列と、前記発光部品を駆動する信号を入出力するための駆動手段と、を備える発光素子アレイチップである。
請求項13に記載の発明は、請求項1乃至11の何れか1項に記載の発光部品と、前記発光部品から光が照射された対象物から、反射光を受光する受光部と、前記受光部が受光した光に関する情報を処理して、前記発光部品から対象物までの距離、または当該対象物の形状を計測する処理部と、を備える光計測装置。
請求項1に記載の発明によれば、アレイ化した複数の発光素子の点灯や消灯を同期させて動作させることができる。
請求項2に記載の発明によれば、より容易な手段で、ゲート電極とそれぞれの発光素子との間の距離を小さくすることができる。
請求項3に記載の発明によれば、ゲート電極の製造が容易になる。
請求項4に記載の発明によれば、ゲート電極の面積を小さくしつつ、ゲート電極とそれぞれの発光素子との間の距離を小さくすることができる。
請求項5に記載の発明によれば、発光素子の構造を簡素化することができる。
請求項6に記載の発明によれば、メサ型にて発光素子をともに点灯および消灯する構成を実現できる。
請求項7に記載の発明によれば、電流狭窄層を設ける面積を小さくできる。
請求項8に記載の発明によれば、光を出射する出射口に対し電流を流すことができる。
請求項9に記載の発明によれば、孔部を介して電流狭窄層を形成できる。
請求項10に記載の発明によれば、スイッチングの効率が向上する。
請求項11に記載の発明によれば、光を出射する出射口に対し電流を流すことができる。
請求項12に記載の発明によれば、アレイ化した複数の発光素子の点灯や消灯を同期させて動作させることができる発光素子アレイチップを提供できる。
請求項13に記載の発明によれば、発光素子を並列点灯させた光計測装置が得られる。
請求項2に記載の発明によれば、より容易な手段で、ゲート電極とそれぞれの発光素子との間の距離を小さくすることができる。
請求項3に記載の発明によれば、ゲート電極の製造が容易になる。
請求項4に記載の発明によれば、ゲート電極の面積を小さくしつつ、ゲート電極とそれぞれの発光素子との間の距離を小さくすることができる。
請求項5に記載の発明によれば、発光素子の構造を簡素化することができる。
請求項6に記載の発明によれば、メサ型にて発光素子をともに点灯および消灯する構成を実現できる。
請求項7に記載の発明によれば、電流狭窄層を設ける面積を小さくできる。
請求項8に記載の発明によれば、光を出射する出射口に対し電流を流すことができる。
請求項9に記載の発明によれば、孔部を介して電流狭窄層を形成できる。
請求項10に記載の発明によれば、スイッチングの効率が向上する。
請求項11に記載の発明によれば、光を出射する出射口に対し電流を流すことができる。
請求項12に記載の発明によれば、アレイ化した複数の発光素子の点灯や消灯を同期させて動作させることができる発光素子アレイチップを提供できる。
請求項13に記載の発明によれば、発光素子を並列点灯させた光計測装置が得られる。
以下、添付図面を参照して、本発明の実施の形態について詳細に説明する。
なお、以下では、アルミニウムをAlとするなど、元素記号を用いて表記する。
なお、以下では、アルミニウムをAlとするなど、元素記号を用いて表記する。
ここではまず、発光部品10について説明を行なう。本実施の形態の発光部品10は、表面形状が矩形である基板80の表面において、列状に設けられた複数の面発光レーザ素子VCSELを備える。
(発光部品10の回路構成)
図1は、発光部品10の回路構成を説明する等価回路図である。以下において説明する各素子は、端子(φ1端子、φ2端子、Vgk端子、φI端子)を除き、発光部品10上のレイアウト(後述する図2参照)に基づいて配置されている。そして、基板80の裏面に設けられたVsub端子を、基板80の外に引き出して示している。
図1は、発光部品10の回路構成を説明する等価回路図である。以下において説明する各素子は、端子(φ1端子、φ2端子、Vgk端子、φI端子)を除き、発光部品10上のレイアウト(後述する図2参照)に基づいて配置されている。そして、基板80の裏面に設けられたVsub端子を、基板80の外に引き出して示している。
発光部品10は、面発光レーザ素子VCSEL1~VCSEL128で構成される発光部102を備える。
さらに、発光部品10は面発光レーザ素子VCSEL1~VCSEL128と同様に列状に配列された転送サイリスタT1~T128(区別しない場合は、転送サイリスタTと表記する。)を備える。
なお、ここでは転送素子の一例として転送サイリスタTを用いて説明するが、順にオン状態になる素子であれば他の回路素子であってもよく、例えば、シフトレジスタや複数のトランジスタを組み合わせた回路素子を用いてもよい。
また、発光部品10は、転送サイリスタT1~T128をそれぞれ番号順に2つをペアにして、それぞれのペアの間に結合ダイオードD1~D127(区別しない場合は、結合ダイオードDと表記する。)を備える。
さらに、発光部品10は、電源線抵抗Rg1~Rg128(区別しない場合は、電源線抵抗Rgと表記する。)を備える。
また、発光部品10は、転送サイリスタT1~T128をそれぞれ番号順に2つをペアにして、それぞれのペアの間に結合ダイオードD1~D127(区別しない場合は、結合ダイオードDと表記する。)を備える。
さらに、発光部品10は、電源線抵抗Rg1~Rg128(区別しない場合は、電源線抵抗Rgと表記する。)を備える。
また、発光部品10は、1個のスタートダイオードSDを備える。そして、後述する第1転送信号φ1が送信される第1転送信号線72と第2転送信号φ2が送信される第2転送信号線73とに過剰な電流が流れるのを防止するために設けられた電流制限抵抗R1、R2を備える。
ここでは、転送サイリスタT1~T128、電源線抵抗Rg1~Rg128、結合ダイオードD1~D127、スタートダイオードSD、電流制限抵抗R1、R2により駆動部101が構成される。
なお、後述する図2(b)に示すように、面発光レーザ素子VCSEL1~VCSEL128、転送サイリスタT1~T128、電源線抵抗Rg1~Rg128、結合ダイオードD1~D127、スタートダイオードSD、電流制限抵抗R1、R2は、基板80上に列状に配列される。
ここでは、転送サイリスタT1~T128、電源線抵抗Rg1~Rg128、結合ダイオードD1~D127、スタートダイオードSD、電流制限抵抗R1、R2により駆動部101が構成される。
なお、後述する図2(b)に示すように、面発光レーザ素子VCSEL1~VCSEL128、転送サイリスタT1~T128、電源線抵抗Rg1~Rg128、結合ダイオードD1~D127、スタートダイオードSD、電流制限抵抗R1、R2は、基板80上に列状に配列される。
発光部102の面発光レーザ素子VCSEL1~VCSEL128、駆動部101及び転送サイリスタT1~T128は、図1中において、左側から番号順に配列されている。さらに、結合ダイオードD1~D127、電源線抵抗Rg1~Rg128も、図中左側から番号順に配列されている。
本実施の形態では、発光部102における面発光レーザ素子VCSEL、転送サイリスタT、電源線抵抗Rgはそれぞれ128個とした。なお、結合ダイオードDの数は、転送サイリスタTの数より1少ない127個である。
面発光レーザ素子VCSELなどの数は、上記に限らず、予め定められた個数とすればよい。そして、転送サイリスタTの数は、面発光レーザ素子VCSELの数より多くてもよい。
面発光レーザ素子VCSELなどの数は、上記に限らず、予め定められた個数とすればよい。そして、転送サイリスタTの数は、面発光レーザ素子VCSELの数より多くてもよい。
上記の結合ダイオードD、スタートダイオードSDは、アノード端子(アノード)、カソード端子(カソード)を備えるダイオード構造の2端子の半導体素子、面発光レーザ素子VCSEL、転送サイリスタTは、アノード端子(アノード)、ゲート端子(ゲート)、カソード端子(カソード)の3端子を有するサイリスタ構造の半導体素子である。
なお、面発光レーザ素子VCSEL、結合ダイオードD、スタートダイオードSD、転送サイリスタTは、電極として構成されたアノード端子、ゲート端子、カソード端子を必ずしも備えない場合がある。よって、以下では、端子を略して表記する場合がある。
なお、面発光レーザ素子VCSEL、結合ダイオードD、スタートダイオードSD、転送サイリスタTは、電極として構成されたアノード端子、ゲート端子、カソード端子を必ずしも備えない場合がある。よって、以下では、端子を略して表記する場合がある。
では次に、発光部品10における各素子の電気的な接続について説明する。
面発光レーザ素子VCSEL、転送サイリスタTのそれぞれのアノードは、発光部品10の基板80に接続される(アノードコモン)。
これらのアノードは、基板80の裏面に設けられたVsub端子である裏面電極89(後述の図2(b)参照)を介して電源ライン200aに接続される。この電源ライン200aは、基準電位供給部160から基準電位Vsubが供給される。
なお、この接続はp型の基板80を用いた際の構成であり、n型の基板を用いる場合は極性が逆となり、不純物を添加していないイントリンシック(i)型の基板を用いる場合には、基板の駆動部101及び発光部102が設けられる側に、基準電位Vsubを供給する電源ライン200aと接続される端子が設けられる。
面発光レーザ素子VCSEL、転送サイリスタTのそれぞれのアノードは、発光部品10の基板80に接続される(アノードコモン)。
これらのアノードは、基板80の裏面に設けられたVsub端子である裏面電極89(後述の図2(b)参照)を介して電源ライン200aに接続される。この電源ライン200aは、基準電位供給部160から基準電位Vsubが供給される。
なお、この接続はp型の基板80を用いた際の構成であり、n型の基板を用いる場合は極性が逆となり、不純物を添加していないイントリンシック(i)型の基板を用いる場合には、基板の駆動部101及び発光部102が設けられる側に、基準電位Vsubを供給する電源ライン200aと接続される端子が設けられる。
転送サイリスタTの配列に沿って、奇数番号の転送サイリスタT1、T3、…のカソードは、第1転送信号線72に接続されている。そして、第1転送信号線72は、電流制限抵抗R1を介してφ1端子に接続されている。このφ1端子には、第1転送信号ライン201が接続され、転送信号発生部120から第1転送信号φ1が送信される。
一方、転送サイリスタTの配列に沿って、偶数番号の転送サイリスタT2、T4、…のカソードは、第2転送信号線73に接続されている。そして、第2転送信号線73は、電流制限抵抗R2を介してφ2端子に接続されている。このφ2端子には、第2転送信号ライン202が接続され、転送信号発生部120から第2転送信号φ2が送信される。
一方、転送サイリスタTの配列に沿って、偶数番号の転送サイリスタT2、T4、…のカソードは、第2転送信号線73に接続されている。そして、第2転送信号線73は、電流制限抵抗R2を介してφ2端子に接続されている。このφ2端子には、第2転送信号ライン202が接続され、転送信号発生部120から第2転送信号φ2が送信される。
面発光レーザ素子VCSEL1~VCSEL128のそれぞれのカソードは、点灯信号線75に接続されている。点灯信号線75は、φI端子に接続されている。発光部品10では、φI端子は、発光部品10の外側に設けられた電流制限抵抗RIを介して点灯信号ライン204に接続され、点灯信号発生部140から点灯信号φI1が送信される。点灯信号φI1は、面発光レーザ素子VCSEL1~VCSEL128に点灯のための電流を供給する。
転送サイリスタT1~T128のそれぞれのゲートGt1~Gt128(区別しない場合は、ゲートGtと表記する。)は、同じ番号の面発光レーザ素子VCSEL1~VCSEL128のゲートGs1~Gs128(区別しない場合は、ゲートGsと表記する。)に、1対1で接続されている。よって、ゲートGt1~Gt128とゲートGs1~Gs128とは、同じ番号のものが電気的に同電位になっている。よって、例えばゲートGt1(ゲートGs1)と表記して、電位が同じであることを示す。
転送サイリスタT1~T128のそれぞれのゲートGt1~Gt128を番号順に2個ずつペアとしたゲートGt間に、結合ダイオードD1~D127がそれぞれ接続されている。すなわち、結合ダイオードD1~D127はそれぞれがゲートGt1~Gt128のそれぞれの間に挟まれるように直列接続されている。そして、結合ダイオードD1の向きは、ゲートGt1からゲートGt2に向かって電流が流れる方向に接続されている。他の結合ダイオードD2~D127についても同様である。
転送サイリスタTのゲートGt(ゲートGs)は、転送サイリスタTのそれぞれに対応して設けられた電源線抵抗Rgを介して、電源線71に接続されている。電源線71はVgk端子に接続されている。Vgk端子には、電源ライン200bが接続され、電源電位供給部170から電源電位Vgkが供給される。
そして、転送サイリスタT1のゲートGt1は、スタートダイオードSDのカソード端子に接続されている。一方、スタートダイオードSDのアノードは、第2転送信号線73に接続されている。
(発光部品10の具体的構成)
図2は、本実施の形態が適用される発光部品10の平面レイアウト図及び断面図の一例である。また、図3は、本実施の形態が適用される発光部品10における、面発光レーザ素子VCSELの拡大図である。
なお、以後、説明の便宜上、図中上側を、上側、図中下側を下側と言うことがあるが、実際に設置される向きとして、上側、下側になるとは限らない。
このうち、図2(a)は、発光部品10の平面レイアウト図、図2(b)は、図2(a)のIIB-IIB線での断面図である。図2(a)において、紙面の右方向がx方向、紙面の上方向がy方向、紙面の表面方向がz方向である。そして、平面とは、紙面の表面側(z方向)から見た面である。よって、図2(b)において、紙面の左方向がz方向、紙面の上方向がy方向である。
図2は、本実施の形態が適用される発光部品10の平面レイアウト図及び断面図の一例である。また、図3は、本実施の形態が適用される発光部品10における、面発光レーザ素子VCSELの拡大図である。
なお、以後、説明の便宜上、図中上側を、上側、図中下側を下側と言うことがあるが、実際に設置される向きとして、上側、下側になるとは限らない。
このうち、図2(a)は、発光部品10の平面レイアウト図、図2(b)は、図2(a)のIIB-IIB線での断面図である。図2(a)において、紙面の右方向がx方向、紙面の上方向がy方向、紙面の表面方向がz方向である。そして、平面とは、紙面の表面側(z方向)から見た面である。よって、図2(b)において、紙面の左方向がz方向、紙面の上方向がy方向である。
図2(a)では、面発光レーザ素子VCSEL1~VCSEL4、転送サイリスタT1~T4を中心とした部分を示している。なお、基板80の裏面に設けられたVsub端子(裏面電極89)は、基板80の外に引き出して示している。
図2(a)のIIB-IIB線での断面図である図2(b)では、図中下より面発光レーザ素子VCSEL1、転送サイリスタT1、結合ダイオードD1、電源線抵抗Rg1が示されている。そして、図2(a)、(b)の図中には、主要な素子や端子を名前により表記している。なお、基板80の表面において、面発光レーザ素子VCSEL(面発光レーザ素子VCSEL1~VCSEL4)は、x方向に配列されている。
図2および図3に示すように、本実施の形態では、面発光レーザ素子VCSELは、複数の発光素子Hsからなる。これらの複数の発光素子Hsは、それぞれ面発光レーザ素子VCSELとしての機能を有し、複数の出射口50から光を出射する。ここでは、説明を簡単にするために、複数の発光素子Hsとして、5個の発光素子Hs1~Hs5を図示しているが、実際には、複数の発光素子Hsは、例えば、40個設けられ、面発光レーザ素子VCSELを構成する。
まず、発光部品10の断面構造を、図2(b)により説明する。
p型の基板80(基板80)上に、面発光レーザ素子VCSEL、転送サイリスタT、結合ダイオードD1、電源線抵抗Rg1を構成するp型のDBR構造のアノード(DBR)層81(pDBR層81)、n型のゲート層82(nゲート層82)、発光層83、p型のゲート層84(pゲート層84)、n型のDBR構造のカソード(DBR)層85(nDBR層85)が順に設けられている。なお、以下では、( )内の表記を用いる。他の場合も同様とする。ここで、pDBR層81、nゲート層82、発光層83、pゲート層84、nDBR層85が積層された半導体層を半導体積層体と表記する。
p型の基板80(基板80)上に、面発光レーザ素子VCSEL、転送サイリスタT、結合ダイオードD1、電源線抵抗Rg1を構成するp型のDBR構造のアノード(DBR)層81(pDBR層81)、n型のゲート層82(nゲート層82)、発光層83、p型のゲート層84(pゲート層84)、n型のDBR構造のカソード(DBR)層85(nDBR層85)が順に設けられている。なお、以下では、( )内の表記を用いる。他の場合も同様とする。ここで、pDBR層81、nゲート層82、発光層83、pゲート層84、nDBR層85が積層された半導体層を半導体積層体と表記する。
そして、発光部品10には、図2(b)に示すように、これらの積層構造体の表面及び側面を覆うように設けられた透光性の絶縁材料で構成された保護層90が設けられている。図2(b)では、矢印で面発光レーザ素子VCSELの光が出射する方向(光出射方向)を示す。ここでは、基板80の面と交差する方向(ここでは、z方向)である。ここで、「面」は、発光部品10の表面や裏面である。
そして、これらの積層構造体と電源線71、第1転送信号線72、第2転送信号線73、点灯信号線75などの配線とが、保護層90に設けられたスルーホール(図2(a)では○で示す。)を介して接続されている。以下の説明では、保護層90及びスルーホールについての説明を省略する。
また、図2(b)に示すように、基板80の裏面にはVsub端子となる裏面電極89が設けられている。
pDBR層81、nゲート層82、発光層83、pゲート層84、nDBR層85は、それぞれが半導体層であって、エピタキシャル成長によりモノリシックに積層される。そして、相互に電気的に分離された複数の積層構造体(島)(後述する積層構造体301、302、303、…)になるように、積層構造体間の半導体積層体がエッチング(メサエッチング)により除去されている。なお、複数の積層構造体の間は、エッチングでなくイオン注入などにより電気的に分離されていてもよい。
ここでは、pDBR層81、nDBR層85の表記は、面発光レーザ素子VCSELを構成する場合の機能(働き)に対応させている。すなわち、pDBR層81は面発光レーザ素子VCSELのアノードとして機能するとともに、DBR層として機能する。また、nDBR層85は面発光レーザ素子VCSELのカソードとして機能するとともに、DBR層として機能する。つまり、面発光レーザ素子VCSELは、アノードとカソードとを備えたサイリスタ構造を有している。また、面発光レーザ素子VCSELは、サイリスタと、サイリスタを構成する層の間に設けられ発光を行う発光層83とを備える層構造をなす、と言うこともできる。
なお、結合ダイオードD、電源線抵抗Rgを構成する場合には、後述するように異なる機能を有する。
以下に説明するように、複数の積層構造体は、pDBR層81、nゲート層82、発光層83、pゲート層84、nDBR層85の複数の層の内、層の一部を備えていないものを含む。例えば、積層構造体301は、pDBR層81、nゲート層82、発光層83、pゲート層84、nDBR層85の一部を備えない箇所がある。
次に、発光部品10の平面レイアウトを、図2(a)により説明する。
積層構造体301には、面発光レーザ素子VCSEL1が設けられている。積層構造体302には、転送サイリスタT1及び結合ダイオードD1が設けられている。積層構造体303には、電源線抵抗Rg1が設けられている。積層構造体304には、スタートダイオードSDが設けられている。積層構造体305には電流制限抵抗R1が、積層構造体306には電流制限抵抗R2が設けられている。
そして、発光部品10には、積層構造体301、302、303と同様な積層構造体が、並列して複数形成されている。これらの積層構造体には、面発光レーザ素子VCSEL2、VCSEL3、VCSEL4、…、転送サイリスタT2、T3、T4、…結合ダイオードD2、D3、D4、…等が、積層構造体301、302、303と同様に設けられている。
積層構造体301には、面発光レーザ素子VCSEL1が設けられている。積層構造体302には、転送サイリスタT1及び結合ダイオードD1が設けられている。積層構造体303には、電源線抵抗Rg1が設けられている。積層構造体304には、スタートダイオードSDが設けられている。積層構造体305には電流制限抵抗R1が、積層構造体306には電流制限抵抗R2が設けられている。
そして、発光部品10には、積層構造体301、302、303と同様な積層構造体が、並列して複数形成されている。これらの積層構造体には、面発光レーザ素子VCSEL2、VCSEL3、VCSEL4、…、転送サイリスタT2、T3、T4、…結合ダイオードD2、D3、D4、…等が、積層構造体301、302、303と同様に設けられている。
ここで、図2(a)、(b)により、積層構造体301~積層構造体306について詳細に説明する。
図2(b)に示すように、積層構造体301に設けられた面発光レーザ素子VCSEL1は、pDBR層81、nゲート層82、発光層83、pゲート層84、nDBR層85から構成されている。
図2(b)に示すように、積層構造体301に設けられた面発光レーザ素子VCSEL1は、pDBR層81、nゲート層82、発光層83、pゲート層84、nDBR層85から構成されている。
面発光レーザ素子VCSELのpDBR層81には、図2(b)に黒塗りで示すように、発光層83を流れる電流を狭窄する電流狭窄層(後述する図4における電流狭窄層81b)が含まれている。電流狭窄層は、面発光レーザ素子VCSELに流れる電流を、面発光レーザ素子VCSELの中央部に制限するために設けられている層である。すなわち、面発光レーザ素子VCSELの周辺部は、メサエッチングに起因して欠陥が多い。このため、非発光再結合が起こりやすい。そこで、面発光レーザ素子VCSELの中央部が電流の流れやすい電流通過部(領域)αとなり、周辺部が電流の流れにくい電流阻止部(領域)βとなるように、電流狭窄層が設けられている。なお、電流阻止部βを電流狭窄領域と表記することがある。
電流阻止部βを設けると非発光再結合に消費される電力が抑制されるので、低消費電力化及び光取り出し効率が向上する。なお、光取り出し効率とは、電力当たりに取り出すことができる光量である。
なお、電流狭窄層については、後述する。
なお、電流狭窄層については、後述する。
また、面発光レーザ素子VCSELの出射する光が通過することによる損失を抑制するように、面発光レーザ素子VCSELには、面発光レーザ素子VCSELの発光素子Hs1~Hs5から光を出射する出射口50が設けられている。なお、出射口50とは、面発光レーザ素子VCSELの出射面上において出射光量が最も強い部分ということもできる。
そして、面発光レーザ素子VCSELに設けられたそれぞれの発光素子Hs1~Hs5のそれぞれの周囲には、複数の孔部55が設けられている。ここでは、発光素子Hs1~Hs5毎に、8個の孔部55が設けられている。8個の孔部55は、出射口50の周囲に出射口50を取り囲むように、設けられている。孔部55は、積層構造体間と同様に、pDBR層81、nゲート層82、発光層83、pゲート層84、nDBR層85が取り除かれている。後述するように、電流狭窄層81bは、積層構造体301の縁辺部及び孔部55を介して酸化されて、電流阻止部βが形成される。なお、積層構造体301の縁辺部とは、半導体積層体が除去されて形成された積層構造体301の端の部分を言う。つまり、積層構造体301の縁辺部とは、積層構造体301の半導体積層体が露出した側面である。
そして、nDBR層85(領域311)上に設けられたn型のオーミック電極321(nオーミック電極321)をカソード電極とする。なお、nオーミック電極321は、出射口50と孔部55との間に出射口50を囲むように設けられている。また、nDBR層85を除去して露出させたpゲート層84上に設けられたp型のオーミック電極331(pオーミック電極331)をゲートGs1とする。p型のオーミック電極331は、詳しくは後述する複数の発光素子のそれぞれに電気的に接続し、複数の発光素子Hsの点灯および消灯をともに行うように制御するゲート電極の一例である。
なお、同じVCSELに含まれる複数の発光素子Hs同士では、pゲート層84が繋がっている。ただし、一のVCSELに含まれる発光素子Hsと他のVCSELに含まれる発光素子Hsとでは、pゲート層84が繋がらないように、孔56が形成されている。例えば、VCSEL1に含まれる発光素子Hsと、隣接するVCSEL2に含まれる発光素子Hsとでは、pゲート層84が繋がらないように、両者の間に孔56が形成されている。
なお、同じVCSELに含まれる複数の発光素子Hs同士では、pゲート層84が繋がっている。ただし、一のVCSELに含まれる発光素子Hsと他のVCSELに含まれる発光素子Hsとでは、pゲート層84が繋がらないように、孔56が形成されている。例えば、VCSEL1に含まれる発光素子Hsと、隣接するVCSEL2に含まれる発光素子Hsとでは、pゲート層84が繋がらないように、両者の間に孔56が形成されている。
転送サイリスタT1は、積層されたpDBR層81、nゲート層82、発光層83、pゲート層84、nDBR層85から構成されている。そして、nDBR層85(領域313)上に設けられたnオーミック電極323をカソード端子とする。さらに、nDBR層85を除去して露出させたpゲート層84上に設けられたpオーミック電極332をゲートGt1の端子(ゲート端子Gt1と表記することがある。)とする。
同じく、積層構造体302に設けられた結合ダイオードD1は、pゲート層84、nDBR層85から構成される。そして、nDBR層85(領域314)上に設けられたnオーミック電極324をカソード端子とする。さらに、nDBR層85を除去して露出させたpゲート層84上に設けられたpオーミック電極332をアノード端子とする。ここでは、結合ダイオードD1のアノード端子は、ゲートGt1(ゲート端子Gt1)と同じである。
積層構造体303に設けられた電源線抵抗Rg1は、pゲート層84で構成される。つまり、電源線抵抗Rg1は、nDBR層85を除去して露出させたpゲート層84上に設けられたpオーミック電極333とpオーミック電極334との間のpゲート層84を抵抗として設けられている。
積層構造体304に設けられたスタートダイオードSDは、pゲート層84、nDBR層85から構成される。つまり、スタートダイオードSDは、nDBR層85(領域315)上に設けられたnオーミック電極325をカソード端子とする。さらに、nDBR層85を除去して露出させたpゲート層84上に設けられたpオーミック電極335をアノード端子とする。
積層構造体305に設けられた電流制限抵抗R1、積層構造体306に設けられた電流制限抵抗R2は、積層構造体303に設けられた電源線抵抗Rg1と同様に設けられ、それぞれが2個のpオーミック電極(符号なし)間のpゲート層84を抵抗とする。
積層構造体305に設けられた電流制限抵抗R1、積層構造体306に設けられた電流制限抵抗R2は、積層構造体303に設けられた電源線抵抗Rg1と同様に設けられ、それぞれが2個のpオーミック電極(符号なし)間のpゲート層84を抵抗とする。
図2(a)において、各素子間の接続関係を説明する。
点灯信号線75は、幹部75aと複数の枝部75bとを備える。幹部75aは面発光レーザ素子VCSELの列方向に延びるように設けられている。枝部75bは幹部75aから枝分かれして、積層構造体301に設けられた面発光レーザ素子VCSEL1のカソード端子であるnオーミック電極321と接続されている。他の面発光レーザ素子VCSELのカソード端子も同様である。
点灯信号線75は、面発光レーザ素子VCSEL1側に設けられたφI端子に接続されている。
点灯信号線75は、幹部75aと複数の枝部75bとを備える。幹部75aは面発光レーザ素子VCSELの列方向に延びるように設けられている。枝部75bは幹部75aから枝分かれして、積層構造体301に設けられた面発光レーザ素子VCSEL1のカソード端子であるnオーミック電極321と接続されている。他の面発光レーザ素子VCSELのカソード端子も同様である。
点灯信号線75は、面発光レーザ素子VCSEL1側に設けられたφI端子に接続されている。
第1転送信号線72は、積層構造体302に設けられた転送サイリスタT1のカソード端子であるnオーミック電極323に接続されている。第1転送信号線72には、積層構造体302と同様な積層構造体に設けられた、他の奇数番号の転送サイリスタTのカソード端子が接続されている。第1転送信号線72は、積層構造体305に設けられた電流制限抵抗R1を介してφ1端子に接続されている。
一方、第2転送信号線73は、符号を付さない積層構造体に設けられた偶数番号の転送サイリスタTのカソード端子であるnオーミック電極(符号なし)に接続されている。第2転送信号線73は、積層構造体306に設けられた電流制限抵抗R2を介してφ2端子に接続されている。
一方、第2転送信号線73は、符号を付さない積層構造体に設けられた偶数番号の転送サイリスタTのカソード端子であるnオーミック電極(符号なし)に接続されている。第2転送信号線73は、積層構造体306に設けられた電流制限抵抗R2を介してφ2端子に接続されている。
電源線71は、積層構造体303に設けられた電源線抵抗Rg1の一方の端子であるpオーミック電極334に接続されている。他の電源線抵抗Rgの一方の端子も電源線71に接続されている。電源線71は、Vgk端子に接続されている。
そして、積層構造体301に設けられたpオーミック電極331(ゲート端子Gs1)は、積層構造体302のpオーミック電極332(ゲート端子Gt1)に接続配線76で接続されている。
そして、pオーミック電極332(ゲート端子Gt1)は、積層構造体303のpオーミック電極333(電源線抵抗Rg1の他方の端子)に接続配線77で接続されている。
積層構造体302に設けられたnオーミック電極324(結合ダイオードD1のカソード端子)は、隣接する転送サイリスタT2のゲート端子Gt2であるp型オーミック電極(符号なし)に接続配線79で接続されている。
ここでは説明を省略するが、他の面発光レーザ素子VCSEL、転送サイリスタT、結合ダイオードD等についても同様である。
積層構造体302に設けられたnオーミック電極324(結合ダイオードD1のカソード端子)は、隣接する転送サイリスタT2のゲート端子Gt2であるp型オーミック電極(符号なし)に接続配線79で接続されている。
ここでは説明を省略するが、他の面発光レーザ素子VCSEL、転送サイリスタT、結合ダイオードD等についても同様である。
積層構造体302のpオーミック電極332(ゲート端子Gt1)は、積層構造体304に設けられたnオーミック電極325(スタートダイオードSDのカソード端子)に接続配線78で接続されている。pオーミック電極335(スタートダイオードSDのアノード端子)は、第2転送信号線73に接続されている。
なお、上記の接続及び構成は、p型の基板80を用いた際のものであり、n型の基板を用いる場合は、極性が逆となる。また、i型の基板を用いる場合は、基板の駆動部101及び発光部102が設けられる側に、基準電位Vsubを供給する電源ライン200aと接続される端子が設けられる。そして、接続及び構成は、p型の基板を用いる場合、n型の基板を用いる場合のどちらかと同様になる。
なお、上記の接続及び構成は、p型の基板80を用いた際のものであり、n型の基板を用いる場合は、極性が逆となる。また、i型の基板を用いる場合は、基板の駆動部101及び発光部102が設けられる側に、基準電位Vsubを供給する電源ライン200aと接続される端子が設けられる。そして、接続及び構成は、p型の基板を用いる場合、n型の基板を用いる場合のどちらかと同様になる。
ここで、図2(b)を参照して、発光部品10の製造方法を説明する。
まず、p型の基板80上に、pDBR層81、nゲート層82、発光層83、pゲート層84、nDBR層85を順にエピタキシャル成長させて、半導体積層体を形成する。ここでは、基板80は、p型のGaAsを例として説明するが、n型のGaAs、不純物を添加していないイントリンシック(i)型のGaAsでもよい。
まず、p型の基板80上に、pDBR層81、nゲート層82、発光層83、pゲート層84、nDBR層85を順にエピタキシャル成長させて、半導体積層体を形成する。ここでは、基板80は、p型のGaAsを例として説明するが、n型のGaAs、不純物を添加していないイントリンシック(i)型のGaAsでもよい。
DBR層は、例えばAl0.9Ga0.1Asの高Al組成の低屈折率層と、例えばAl0.2Ga0.8Asの低Al組成の高屈折率層との組み合わせで構成されている。低屈折率層及び高屈折率層のそれぞれの膜厚(光路長)は、例えば中心波長の0.25(1/4)に設定されている。なお、低屈折率層と高屈折率層とのAlの組成比は、0~1の範囲で変更してもよい。
pDBR層81は、下側pDBR層81a、電流狭窄層81b、上側pDBR層81cを順に積層して構成されている(後述する図4(b)参照)。下側pDBR層81a及び上側pDBR層81cは、例えば不純物濃度1×1018/cm3である。電流狭窄層81bは、例えばAlAs又はAlの不純物濃度が高いp型のAlGaAsである。Alが酸化されてAl2O3が形成されることにより、電気抵抗が高くなって、電流経路を狭窄するものであればよい。
nDBR層85は、例えば不純物濃度1×1018/cm3である。
nDBR層85は、例えば不純物濃度1×1018/cm3である。
nゲート層82は、例えば不純物濃度1×1017/cm3のn型のAl0.9GaAsである。Al組成は、0~1の範囲で変更してもよい。
発光層83は、井戸(ウエル)層と障壁(バリア)層とが交互に積層された量子井戸構造である。井戸層は、例えばGaAs、AlGaAs、InGaAs、GaAsP、AlGaInP、GaInAsP、GaInPなどであり、障壁層は、AlGaAs、GaAs、GaInP、GaInAsPなどである。なお、発光層83は、量子線(量子ワイヤ)や量子箱(量子ドット)であってもよい。
pゲート層84は、例えば不純物濃度1×1017/cm3のp型のAl0.9GaAsである。Al組成は、0~1の範囲で変更してもよい。
これらの半導体層は、例えば有機金属気相成長法(MOCVD:Metal Organic Chemical Vapor Deposition)、分子線エピタキシー法(MBE:Molecular Beam Epitaxy)などによって積層され、半導体積層体が形成される。
次に、nDBR層85上に、nオーミック電極321、323、324などが形成される。nオーミック電極(nオーミック電極321、323、324など)は、例えばnDBR層85などのn型の半導体層とオーミックコンタクトが取りやすいGeを含むAu(AuGe)などである。nオーミック電極(nオーミック電極321、323、324など)は、例えばリフトオフ法などにより形成される。
次に、nDBR層85、pゲート層84、発光層83、nゲート層82、pDBR層81を順にエッチングし、積層構造体301、302などの積層構造体に分離する。同時に、積層構造体301における孔部55を形成する。このエッチングは、硫酸系のエッチング液(重量比において硫酸:過酸化水素水:水=1:10:300)などを用いたウェットエッチングで行ってもよく、例えば塩化ホウ素などを用いた異方性ドライエッチング(RIE)で行ってもよい。この積層構造体に分離するエッチングは、メサエッチング又はポストエッチングと呼ばれることがある。
次に、積層構造体の縁辺部及び孔部55において、側面が露出した電流狭窄層81bを側面から酸化して、電流阻止部βを形成する。電流狭窄層81bの酸化は、例えば、300~400℃での水蒸気酸化により、AlAs、AlGaAsなどである電流狭窄層81bのAlを酸化させることで行う。このとき、露出した側面から酸化が進行し、Alの酸化物であるAl2O3による電流阻止部βが形成される。電流狭窄層81bの酸化されなかった部分が、電流通過部αとなる。
次に、nDBR層85をエッチングして、pゲート層84を露出させる。このエッチングは、硫酸系のエッチング液(重量比において硫酸:過酸化水素水:水=1:10:300)を用いたウェットエッチングで行ってもよく、例えば塩化ホウ素を用いた異方性ドライエッチングで行ってもよい。そして、pゲート層84上に、pオーミック電極(pオーミック電極331、332など)を形成する。pオーミック電極は、例えばpゲート層84などのp型の半導体層とオーミックコンタクトが取りやすいZnを含むAu(AuZn)などである。そして、pオーミック電極(pオーミック電極331、332など)は、例えばリフトオフ法などにより形成される。
次に、例えばSiO2、SiON、SiNなどの絶縁性材料により積層構造体301、302などの表面を覆うように、保護層90が形成される。そして、nオーミック電極(nオーミック電極321、323、324など)及びpオーミック電極(pオーミック電極331、332など)の上の保護層90にスルーホール(開口)が設けられる。さらに、保護層90に設けられたスルーホールを介して、nオーミック電極(nオーミック電極321、323、324など)及びpオーミック電極(pオーミック電極331、332など)を接続する配線(電源線71、第1転送信号線72、第2転送信号線73、点灯信号線75など)及び裏面電極89が形成される。配線及び裏面電極89は、Al、Auなどである。
以上のようにして、発光部品10が製造される。
なお、基板80には、InP、GaN、InAs、その他III-V族、II-VI材料からなる半導体基板、サファイア、Si、Geなどを用いてもよい。基板を変更した場合、基板上にモノリシックに積層される半導体積層体の材料は、基板の格子定数に略整合(歪構造、歪緩和層、メタモルフィック成長を含む)する材料を用いる。一例として、InAs基板上には、InAs、InAsSb、GaInAsSbなどを使用し、InP基板上にはInP、InGaAsPなどを使用し、GaN基板上又はサファイア基板上には、GaN、AlGaN、InGaNを使用し、Si基板上にはSi、SiGe、GaPなどを使用する。ただし、結晶成長後に他の支持基板に貼りつける場合は、支持基板に対して半導体材料が略格子整合している必要はない。
なお、基板80には、InP、GaN、InAs、その他III-V族、II-VI材料からなる半導体基板、サファイア、Si、Geなどを用いてもよい。基板を変更した場合、基板上にモノリシックに積層される半導体積層体の材料は、基板の格子定数に略整合(歪構造、歪緩和層、メタモルフィック成長を含む)する材料を用いる。一例として、InAs基板上には、InAs、InAsSb、GaInAsSbなどを使用し、InP基板上にはInP、InGaAsPなどを使用し、GaN基板上又はサファイア基板上には、GaN、AlGaN、InGaNを使用し、Si基板上にはSi、SiGe、GaPなどを使用する。ただし、結晶成長後に他の支持基板に貼りつける場合は、支持基板に対して半導体材料が略格子整合している必要はない。
(面発光レーザ素子VCSELの発光素子Hsの積層構造)
図4は、本実施の形態が適用される発光部品10における発光素子Hsの拡大図である。図4(a)は、発光素子Hsの平面図、図4(b)は、図4(a)のIVB-IVB線で の断面図、図4(c)は、図4(a)のIVC-IVC線での断面図である。
図4は、本実施の形態が適用される発光部品10における発光素子Hsの拡大図である。図4(a)は、発光素子Hsの平面図、図4(b)は、図4(a)のIVB-IVB線で の断面図、図4(c)は、図4(a)のIVC-IVC線での断面図である。
図4(a)に示すように、発光素子Hsの周囲には、8個の孔部55が設けられている。これらの孔部55は、トレンチとも呼ばれ、これにより、この構成の面発光レーザ素子VCSELは、トレンチ型とも呼ばれる。孔部55は、図4(b)に示すように、nDBR層85、pゲート層84、発光層83、nゲート層82、pDBR層81をエッチングにより除去して、基板80に到達するように設けられている。孔部55を介して、pDBR層81に設けられた電流狭窄層81bが酸化される。すると、孔部55から孔部55を中心としてその周囲に酸化が進む。つまり、8個の孔部55で囲まれた中央部が、酸化されなかった部分(電流通過部α)となる。
図4(b)、(c)に示すように、出射口50における電流通過部αを除いて、電流狭窄層81bは、隣接する孔部55間及び積層構造体301の外側側面から酸化される。
複数の孔部55は、出射口50を囲むように設けた円状に配置されることにより、酸化されなかった部分(電流通過部α)の平面形状が円形に近くなる。面発光レーザ素子VCSELでは、出射口50が円形で且つ径が小さいほど、単一モードで発振しやすくなり、強度分布が単峰になりやすい。よって、複数の孔部55は、円状に配置され、電流通過部αが円形に近くなることがよい。即ち、この場合、電流狭窄層81bも孔部55の周囲に円形状に形成されることになる。そして、電流狭窄層81bを円形状に形成するために、孔部55は、発光素子Hsが光を出射する出射口50の周囲に円形状に予め定められた間隔を有して配列する、と言うこともできる。
発光素子Hsの孔部55以外のnDBR層85、pゲート層84、発光層83、nゲート層82、pDBR層81は、面発光レーザ素子VCSELのオン/オフを設定(制御)する設定サイリスタとして機能する。また、電流狭窄層81bより上側に位置するnDBR層85、pゲート層84、発光層83、nゲート層82、上側pDBR層81cは、電流経路として機能する。よって、発光素子Hsの孔部55以外の面積が大きい程、面発光レーザ素子VCSELに流れる電流に対する抵抗が小さくなる。よって、孔部55の個数は、酸化されなかった部分(電流通過部α)の形状、及び面発光レーザ素子VCSELに流れる電流の経路の抵抗によって設定すればよい。なお、孔部55の数は、少なくとも4であればよい。また、孔部55の平面形状は、図4(a)では正方形としたが、円形、長方形など他の形状であってもよい。
また、孔部55は、孔部55の箇所において、少なくともゲート電極であるp型のオーミック電極331の下面の位置に達する深さを有することが好ましい。即ち、孔部55は、少なくともnDBR層85を貫通し、pゲート層84の上面の位置にまで達することが好ましい。これにより、複数の発光素子のそれぞれの発光点を、分離しやすくなる。
またサイリスタ構造を有する発光素子Hsの各層のうち、最下層の位置まで達する深さを有することがさらに好ましい。即ち、孔部55は、pDBR層81の位置まで達する深さを有することがさらに好ましい。なお、図4(b)では、孔部55は、pDBR層81に達するのみならず、pDBR層81を貫通し、基板80に達した場合を示している。また、孔部55は、pDBR層81を貫通させずに、pDBR層81の位置まで達した部分で止めても良い。そのように構成すると、エッチング時間が短縮される一方、pDBR層81を貫通させると複数の発光素子Hsのそれぞれの発光点を、さらに分離しやすくなる。
またサイリスタ構造を有する発光素子Hsの各層のうち、最下層の位置まで達する深さを有することがさらに好ましい。即ち、孔部55は、pDBR層81の位置まで達する深さを有することがさらに好ましい。なお、図4(b)では、孔部55は、pDBR層81に達するのみならず、pDBR層81を貫通し、基板80に達した場合を示している。また、孔部55は、pDBR層81を貫通させずに、pDBR層81の位置まで達した部分で止めても良い。そのように構成すると、エッチング時間が短縮される一方、pDBR層81を貫通させると複数の発光素子Hsのそれぞれの発光点を、さらに分離しやすくなる。
また、図4(c)に示すように、サイリスタ構造をなす発光素子Hsの中のpゲート層84は、複数の孔部55の間を介し、複数の発光素子Hs間で共通の層としてつながる。そしてさらに、ゲート電極であるp型のオーミック電極331と電気的に接続する。即ち、図4(b)に示すように、pゲート層84は、孔部55で分断される箇所があるものの、図4(c)に示すように、孔部55が存在しない箇所では、互いにつながり、電気的に接続する。これにより、サイリスタの上部ゲート層であるpゲート層84は、複数の発光素子Hs間で共通の層としてつながり、複数の発光素子Hs間で共通のゲート層として機能する。なお、上側ゲート層は、サイリスタの2つのゲート層のうち上側に位置するゲート層であり、下側ゲート層は、サイリスタの2つのゲート層のうち下側に位置するゲート層であることを意味する。
また、サイリスタ構造の最上層であるnDBR層85は、複数の孔部55の間を介し、複数の発光素子Hs間で共通の層としてつながる。即ち、図4(b)に示すように、nDBR層85は、孔部55で分断される箇所があるものの、図4(c)に示すように、孔部55が存在しない箇所では、互いにつながり、電気的に接続する。
このような構成とすることで、p型のオーミック電極331によるスイッチングの効率が向上する。その結果、発光素子Hsを複数個としても、これらが、ほぼ同じ時間で点灯および消灯させることができる。これは、複数の発光素子Hsの点灯および消灯のタイミングを揃えることができる、と言うこともできる。
このような構成とすることで、p型のオーミック電極331によるスイッチングの効率が向上する。その結果、発光素子Hsを複数個としても、これらが、ほぼ同じ時間で点灯および消灯させることができる。これは、複数の発光素子Hsの点灯および消灯のタイミングを揃えることができる、と言うこともできる。
また、p型のオーミック電極331は、発光素子Hsの周囲以外の箇所で共通の層としてつながる。図4(b)~(c)の場合は、p型のオーミック電極331は、発光素子Hsの周囲以外の箇所をまんべんなく覆う。さらに具体的には、p型のオーミック電極331は、発光素子Hsの出射口50、p型のオーミック電極331及び孔部55の周囲以外の以外の箇所を覆い形成されている。
このような構成とすることで、p型のオーミック電極331からの信号の伝達が速くなる。その結果、発光素子Hsを複数個としても、これらを、ほぼ同じ時間で点灯および消灯させることができる。
このような構成とすることで、p型のオーミック電極331からの信号の伝達が速くなる。その結果、発光素子Hsを複数個としても、これらを、ほぼ同じ時間で点灯および消灯させることができる。
さらに、本実施の形態のp型のオーミック電極331の構成は、トレンチ型の面発光レーザ素子VCSELのみならず、メサ型の面発光レーザ素子VCSELについても適用ができる。
図5は、メサ型の面発光レーザ素子VCSELの拡大図である。
図示する面発光レーザ素子VCSELは、図4のトレンチ型の場合と同様に、複数の発光素子Hsからなる。ここでは、5個の発光素子Hs1~Hs5を図示している。また、面発光レーザ素子VCSELには、発光素子Hs1~Hs5から光を出射する出射口50が設けられている。一方、図4の場合とは異なり、孔部55は形成されていない。
図5は、メサ型の面発光レーザ素子VCSELの拡大図である。
図示する面発光レーザ素子VCSELは、図4のトレンチ型の場合と同様に、複数の発光素子Hsからなる。ここでは、5個の発光素子Hs1~Hs5を図示している。また、面発光レーザ素子VCSELには、発光素子Hs1~Hs5から光を出射する出射口50が設けられている。一方、図4の場合とは異なり、孔部55は形成されていない。
図6(a)~(b)は、メサ型の面発光レーザ素子VCSELにおける、発光素子Hsの拡大図である。図6(a)は、発光素子Hsの平面図、図6(b)は、図6(a)のVIB-VIB線での断面図である。
図6(b)に示すように、発光素子Hsは、図4の場合と同様に、サイリスタ構造をなし、p型のDBR構造のアノード(DBR)層81(pDBR層81)、n型のゲート層82(nゲート層82)、発光層83、p型のゲート層84(pゲート層84)、n型のDBR構造のカソード(DBR)層85(nDBR層85)が順に設けられている。
また、pゲート層84は、下側pゲート層84a、電流狭窄層84b、上側pゲート層84cを順に積層して構成されている。
発光素子HsのpDBR層81、nゲート層82、pゲート層84、nDBR層85は、設定サイリスタとして機能する。
また、pゲート層84は、下側pゲート層84a、電流狭窄層84b、上側pゲート層84cを順に積層して構成されている。
発光素子HsのpDBR層81、nゲート層82、pゲート層84、nDBR層85は、設定サイリスタとして機能する。
そして、nDBR層85上に設けられたn型のオーミック電極321(nオーミック電極321)をカソード電極とする。nオーミック電極321は、出射口50を囲み設けられている。また、nDBR層85、pゲート層84、発光層83、nゲート層82の図中上側一部を除去して露出させたnゲート層82上に設けられたn型のオーミック電極336(nオーミック電極336)をゲートGs1とする。n型のオーミック電極336は、ゲート電極の一例である。
メサ型の発光素子Hsでは、サイリスタの上側p型層であるpゲート層84および上側n型層であるnDBR層85は、複数の発光素子Hs間で分断される。さらに、メサ型の発光素子Hsでは、下側ゲート層であるnゲート層82の上側の一部は、複数の発光素子間Hsでさらに分断される。これにより、nゲート層82は、凸形状をなす。
そして、分断されず複数の発光素子間Hs間でつながっている下側の一部をゲート層として、ゲート電極であるnオーミック電極336を接続する。これにより、サイリスタの下側ゲート層であるnゲート層82は、複数の発光素子Hs間で共通の層としてつながり、複数の発光素子Hs間で共通のゲート層として機能する。即ち、nゲート層82は、全てが複数の発光素子Hs間で分断されない形態があり、この場合、nゲート層82は、全てが、複数の発光素子Hs間で共通の層としてつながる。また、nゲート層82は、図中上側の一部が分断される形態でもよく、この場合、nゲート層82は、図中下側が、複数の発光素子Hs間で共通の層としてつながる。
そして、分断されず複数の発光素子間Hs間でつながっている下側の一部をゲート層として、ゲート電極であるnオーミック電極336を接続する。これにより、サイリスタの下側ゲート層であるnゲート層82は、複数の発光素子Hs間で共通の層としてつながり、複数の発光素子Hs間で共通のゲート層として機能する。即ち、nゲート層82は、全てが複数の発光素子Hs間で分断されない形態があり、この場合、nゲート層82は、全てが、複数の発光素子Hs間で共通の層としてつながる。また、nゲート層82は、図中上側の一部が分断される形態でもよく、この場合、nゲート層82は、図中下側が、複数の発光素子Hs間で共通の層としてつながる。
また、電流狭窄層81bは、サイリスタの分断されたp層であるpゲート層84の一部に設けられる。即ち、pゲート層84は、凸形状の凸部に発光層83を流れる電流を狭窄する電流狭窄層81bを有する。
そして、メサ型の面発光レーザ素子VCSELでは、上述したように、下側ゲート層であるnゲート層82の上側の一部が、複数の発光素子Hs間でさらに分断される。これにより、分断した箇所を、発光層83を流れる電流を狭窄する電流狭窄層として機能させる、と言うこともできる。
そして、メサ型の面発光レーザ素子VCSELでは、上述したように、下側ゲート層であるnゲート層82の上側の一部が、複数の発光素子Hs間でさらに分断される。これにより、分断した箇所を、発光層83を流れる電流を狭窄する電流狭窄層として機能させる、と言うこともできる。
そして、n型のオーミック電極336は、発光素子Hsの周囲以外の箇所で共通の層としてつながる。図6(a)~(b)の場合は、n型のオーミック電極336は、発光素子Hsの周囲以外の箇所をまんべんなく覆う。
このような構成とすることで、メサ型の面発光レーザ素子VCSELでも、n型のオーミック電極336からの信号の伝達が速くなる。その結果、発光素子Hsを複数個としても、これらが、ほぼ同じ時間で点灯および消灯させることができる。
このような構成とすることで、メサ型の面発光レーザ素子VCSELでも、n型のオーミック電極336からの信号の伝達が速くなる。その結果、発光素子Hsを複数個としても、これらが、ほぼ同じ時間で点灯および消灯させることができる。
なお、p型のオーミック電極331、n型のオーミック電極336の形態は、図4、6の形態に限られるものではない。複数の発光素子Hsのうち最も離れた発光素子Hs間の距離よりも、それぞれの発光素子Hsとゲート電極である、p型のオーミック電極331、n型のオーミック電極336との距離が小さければよい。
図7(a)~(b)、図8(c)~(d)、図9(e)は、n型のオーミック電極336の種々の形態について示した図である。
なお、下記では、n型のオーミック電極336を例として説明を行うが、p型のオーミック電極331でも同様である。
このうち、図7(a)は、図6(a)と同様のn型のオーミック電極336を示している。この場合、複数の発光素子Hs1~Hs5のうち最も離れた発光素子Hs間の距離は、距離La1である。なお、発光素子Hs間の距離は、発光素子Hs間の中心間距離である。また、それぞれの発光素子Hsとゲート電極であるn型のオーミック電極336との距離は、距離La2である。発光素子Hsとn型のオーミック電極336との距離は、各発光素子Hsの中心とオーミック電極336の縁部との最短距離のうち、最も長い場合である。このとき、La1よりLa2が小さく(La1>La2)、上記関係が成り立つ。
なお、下記では、n型のオーミック電極336を例として説明を行うが、p型のオーミック電極331でも同様である。
このうち、図7(a)は、図6(a)と同様のn型のオーミック電極336を示している。この場合、複数の発光素子Hs1~Hs5のうち最も離れた発光素子Hs間の距離は、距離La1である。なお、発光素子Hs間の距離は、発光素子Hs間の中心間距離である。また、それぞれの発光素子Hsとゲート電極であるn型のオーミック電極336との距離は、距離La2である。発光素子Hsとn型のオーミック電極336との距離は、各発光素子Hsの中心とオーミック電極336の縁部との最短距離のうち、最も長い場合である。このとき、La1よりLa2が小さく(La1>La2)、上記関係が成り立つ。
また、図7(b)は、n型のオーミック電極336が、発光素子Hs1~Hs5の周囲以以外の箇所を半分覆う場合を示している。この場合、複数の発光素子Hs1~Hs5のうち最も離れた発光素子Hs間の距離は、距離Lb1である。また、それぞれの発光素子Hs1~Hs5とゲート電極であるn型のオーミック電極336との距離は、距離Lb2である。このとき、Lb1よりLb2が小さく(Lb1>Lb2)、上記関係が成り立つ。
また、図8(c)~(d)、図9(e)は、n型のオーミック電極336が各発光素子Hsに隣接する位置にまで達する場合を示している。
図8(c)では、8個の発光素子Hs1~Hs8が格子状に配される場合を示している。そして、ここでは、n型のオーミック電極336を、発光素子Hs1~Hs8を取り囲むように格子状に配した場合を示している。この場合、複数の発光素子Hs1~Hs8のうち最も離れたHs間の距離は、距離Lc1である。また、それぞれの発光素子Hs1~Hs8とゲート電極であるn型のオーミック電極336との距離は、距離Lc2である。このとき、Lc1よりLc2が小さく(Lc1>Lc2)、上記関係が成り立つ。
図8(c)では、8個の発光素子Hs1~Hs8が格子状に配される場合を示している。そして、ここでは、n型のオーミック電極336を、発光素子Hs1~Hs8を取り囲むように格子状に配した場合を示している。この場合、複数の発光素子Hs1~Hs8のうち最も離れたHs間の距離は、距離Lc1である。また、それぞれの発光素子Hs1~Hs8とゲート電極であるn型のオーミック電極336との距離は、距離Lc2である。このとき、Lc1よりLc2が小さく(Lc1>Lc2)、上記関係が成り立つ。
さらに、図8(d)、図9(e)は、n型のオーミック電極336が、枝分かれ構造をなすことで共通の層としてつながる場合を示している。
図8(d)では、n型のオーミック電極336が、各発光素子Hs1~Hs8に隣接する位置にまで達するのに、n型のオーミック電極336を枝分かれするようにした場合を示している。この場合、複数の発光素子Hs1~Hs8のうち最も離れた発光素子Hs間の距離は、距離Ld1である。また、それぞれの発光素子Hs1~Hs8とゲート電極であるn型のオーミック電極336との距離は、距離Ld2である。このとき、Ld1よりLd2が小さく(Ld1>Ld2)、上記関係が成り立つ。
また、図9(e)では、両側に配される各発光素子Hs1~Hs7に対し、n型のオーミック電極336が、交互の枝分かれする場合を示している。この場合、複数の発光素子Hs1~Hs7のうち最も離れた発光素子Hs間の距離は、距離Le1である。また、それぞれの発光素子Hs1~Hs7とゲート電極であるn型のオーミック電極336との距離は、距離Le2である。このとき、Le1よりLe2が小さく(Le1>Le2)、上記関係が成り立つ。
上記図7(a)~(b)、図8(c)~(d)、図9(e)の場合、n型のオーミック電極336からの信号の伝達が速くなる効果が生じる。
図8(d)では、n型のオーミック電極336が、各発光素子Hs1~Hs8に隣接する位置にまで達するのに、n型のオーミック電極336を枝分かれするようにした場合を示している。この場合、複数の発光素子Hs1~Hs8のうち最も離れた発光素子Hs間の距離は、距離Ld1である。また、それぞれの発光素子Hs1~Hs8とゲート電極であるn型のオーミック電極336との距離は、距離Ld2である。このとき、Ld1よりLd2が小さく(Ld1>Ld2)、上記関係が成り立つ。
また、図9(e)では、両側に配される各発光素子Hs1~Hs7に対し、n型のオーミック電極336が、交互の枝分かれする場合を示している。この場合、複数の発光素子Hs1~Hs7のうち最も離れた発光素子Hs間の距離は、距離Le1である。また、それぞれの発光素子Hs1~Hs7とゲート電極であるn型のオーミック電極336との距離は、距離Le2である。このとき、Le1よりLe2が小さく(Le1>Le2)、上記関係が成り立つ。
上記図7(a)~(b)、図8(c)~(d)、図9(e)の場合、n型のオーミック電極336からの信号の伝達が速くなる効果が生じる。
<サイリスタ>
次に、サイリスタ(面発光レーザ素子VCSEL、転送サイリスタT)の基本的な動作を説明する。サイリスタは、前述したように、アノード端子(アノード)、カソード端子(カソード)、ゲート端子(ゲート)の3端子を有する半導体素子であって、例えば、GaAs、GaAlAs、AlAsなどによるp型の半導体層(pDBR層81、pゲート層84)、n型の半導体層(nゲート層82、nDBR層85)を基板80上に積層して構成されている。つまり、サイリスタは、pnpn構造を成している。ここでは、p型の半導体層とn型の半導体層とで構成されるpn接合の順方向電位(拡散電位)Vdを一例として1.5Vとして説明する。
次に、サイリスタ(面発光レーザ素子VCSEL、転送サイリスタT)の基本的な動作を説明する。サイリスタは、前述したように、アノード端子(アノード)、カソード端子(カソード)、ゲート端子(ゲート)の3端子を有する半導体素子であって、例えば、GaAs、GaAlAs、AlAsなどによるp型の半導体層(pDBR層81、pゲート層84)、n型の半導体層(nゲート層82、nDBR層85)を基板80上に積層して構成されている。つまり、サイリスタは、pnpn構造を成している。ここでは、p型の半導体層とn型の半導体層とで構成されるpn接合の順方向電位(拡散電位)Vdを一例として1.5Vとして説明する。
以下では、一例として、Vsub端子である裏面電極89(図2参照)に供給される基準電位Vsubをハイレベルの電位(以下では「H」と表記する。)として0V、Vgk端子に供給される電源電位Vgkをローレベルの電位(以下では「L」と表記する。)として-5Vとして説明する。よって、「H」(0V)、「L」(-5V)と表記することがある。
まず、サイリスタ単体の動作を説明する。ここでは、サイリスタのアノードは0Vであるとする。
アノードとカソードとの間に電流が流れていないオフ状態のサイリスタは、しきい電圧より低い電位(絶対値が大きい負の電位)がカソードに印加されるとオン状態に移行(ターンオン)する。ここで、サイリスタのしきい電圧は、ゲートの電位からpn接合の順方向電位Vd(1.5V)を引いた値である。
オン状態になると、サイリスタのゲートは、アノード端子の電位に近い電位になる。ここでは、アノードは0Vであるので、ゲートは、0Vになるとする。また、オン状態のサイリスタのカソードは、アノードの電位からpn接合の順方向電位Vd(1.5V)を引いた電位に近い電位となる。ここでは、アノードは0Vであるので、オン状態のサイリスタのカソードは、-1.5Vに近い電位(絶対値が1.5Vより大きい負の電位)となる。なお、カソードの電位は、オン状態のサイリスタに電流を供給する電源との関係で設定される。
アノードとカソードとの間に電流が流れていないオフ状態のサイリスタは、しきい電圧より低い電位(絶対値が大きい負の電位)がカソードに印加されるとオン状態に移行(ターンオン)する。ここで、サイリスタのしきい電圧は、ゲートの電位からpn接合の順方向電位Vd(1.5V)を引いた値である。
オン状態になると、サイリスタのゲートは、アノード端子の電位に近い電位になる。ここでは、アノードは0Vであるので、ゲートは、0Vになるとする。また、オン状態のサイリスタのカソードは、アノードの電位からpn接合の順方向電位Vd(1.5V)を引いた電位に近い電位となる。ここでは、アノードは0Vであるので、オン状態のサイリスタのカソードは、-1.5Vに近い電位(絶対値が1.5Vより大きい負の電位)となる。なお、カソードの電位は、オン状態のサイリスタに電流を供給する電源との関係で設定される。
オン状態のサイリスタは、カソードが、オン状態を維持するために必要な電位(上記の-1.5Vに近い電位)より高い電位(絶対値が小さい負の電位、0V又は正の電位)になると、オフ状態に移行(ターンオフ)する。
一方、オン状態のサイリスタのカソードに、オン状態を維持するために必要な電位より低い電位(絶対値が大きい負の電位)が継続的に印加され、オン状態を維持しうる電流(維持電流)が供給されると、サイリスタはオン状態を維持する。
一方、オン状態のサイリスタのカソードに、オン状態を維持するために必要な電位より低い電位(絶対値が大きい負の電位)が継続的に印加され、オン状態を維持しうる電流(維持電流)が供給されると、サイリスタはオン状態を維持する。
なお、上記に示した電圧は一例であって、面発光レーザ素子VCSELの発光波長や光量によって変えることになる。その際は、点灯信号φIの電位(「L」)を調整すればよい。
なお、サイリスタは、GaAsなどの半導体で構成されるので、オン状態において、nゲート層82とpゲート層84との間で発光することがある。なお、サイリスタが出射する光の量は、カソードの面積及びカソードとアノードとの間に流す電流によって決まる。よって、サイリスタからの発光を利用しない場合、例えば、カソードの面積を小さくしたり、電極や配線を構成する材料などによって遮光したりすることで、不要な光を抑制するようにしてもよい。
(発光部品10の動作)
次に、発光部品10の動作について説明する。
<タイミングチャート>
図10は、発光部品10の動作を説明するタイミングチャートである。
図10では、発光部品10の面発光レーザ素子VCSEL1~VCSEL5の5個の面発光レーザ素子VCSELの点灯(発振)又は非点灯を制御(点灯制御と表記する。)する部分のタイミングチャートを示している。なお、図10では、発光部品10の面発光レーザ素子VCSEL1、VCSEL2、VCSEL3、VCSEL5を点灯させ、面発光レーザ素子VCSEL4を消灯(非点灯)としている。
次に、発光部品10の動作について説明する。
<タイミングチャート>
図10は、発光部品10の動作を説明するタイミングチャートである。
図10では、発光部品10の面発光レーザ素子VCSEL1~VCSEL5の5個の面発光レーザ素子VCSELの点灯(発振)又は非点灯を制御(点灯制御と表記する。)する部分のタイミングチャートを示している。なお、図10では、発光部品10の面発光レーザ素子VCSEL1、VCSEL2、VCSEL3、VCSEL5を点灯させ、面発光レーザ素子VCSEL4を消灯(非点灯)としている。
図10において、時刻aから時刻kへとアルファベット順に時刻が経過するとする。面発光レーザ素子VCSEL1は、期間T(1)において、面発光レーザ素子VCSEL2は、期間T(2)において、面発光レーザ素子VCSEL3は、期間T(3)において、面発光レーザ素子VCSEL4は、期間T(4)において点灯又は非点灯の制御(点灯制御)がされる。以下、同様にして番号が5以上の面発光レーザ素子VCSELが点灯制御される。
ここでは、期間T(1)、T(2)、T(3)、…は同じ長さの期間とし、それぞれを区別しないときは期間Tと呼ぶ。
ここでは、期間T(1)、T(2)、T(3)、…は同じ長さの期間とし、それぞれを区別しないときは期間Tと呼ぶ。
φ1端子(図1、図2参照)に送信される第1転送信号φ1及びφ2端子(図1、図2参照)に送信される第2転送信号φ2は、「H」(0V)と「L」(-5V)との2つの電位を有する信号である。そして、第1転送信号φ1及び第2転送信号φ2は、連続する2つの期間T(例えば、期間T(1)と期間T(2))を単位として波形が繰り返される。
以下では、「H」(0V)及び「L」(-5V)を、「H」及び「L」と省略する場合がある。
以下では、「H」(0V)及び「L」(-5V)を、「H」及び「L」と省略する場合がある。
第1転送信号φ1は、期間T(1)の開始時刻bで「H」(0V)から「L」(-5V)に移行し、時刻fで「L」から「H」に移行する。そして、期間T(2)の終了時刻iにおいて、「H」から「L」に移行する。
第2転送信号φ2は、期間T(1)の開始時刻bにおいて「H」(0V)であって、時刻eで「H」(0V)から「L」(-5V)に移行する。そして、期間T(2)の終了時刻iと時刻jとの間において「L」から「H」に移行する。
第1転送信号φ1と第2転送信号φ2とを比較すると、第2転送信号φ2は、第1転送信号φ1を時間軸上で期間T後ろにずらしたものに当たる。一方、第2転送信号φ2は、期間T(1)において、破線で示す波形及び期間T(2)での波形が、期間T(3)以降において繰り返す。第2転送信号φ2の期間T(1)の波形が期間T(3)以降と異なるのは、期間T(1)は発光部品10が動作を開始する期間であるためである。
第2転送信号φ2は、期間T(1)の開始時刻bにおいて「H」(0V)であって、時刻eで「H」(0V)から「L」(-5V)に移行する。そして、期間T(2)の終了時刻iと時刻jとの間において「L」から「H」に移行する。
第1転送信号φ1と第2転送信号φ2とを比較すると、第2転送信号φ2は、第1転送信号φ1を時間軸上で期間T後ろにずらしたものに当たる。一方、第2転送信号φ2は、期間T(1)において、破線で示す波形及び期間T(2)での波形が、期間T(3)以降において繰り返す。第2転送信号φ2の期間T(1)の波形が期間T(3)以降と異なるのは、期間T(1)は発光部品10が動作を開始する期間であるためである。
第1転送信号φ1と第2転送信号φ2との一組の転送信号は、後述するように、転送サイリスタTのオン状態を番号順に伝播させることにより、オン状態の転送サイリスタTと同じ番号の面発光レーザ素子VCSELを、点灯(発振)又は非点灯の制御(点灯制御)の対象として指定する。
次に、発光部品10のφI端子に送信される点灯信号φI1について説明する。点灯信号φI1は、「H」(0V)と「L」(-5V)との2つの電位を有する信号である。
ここでは、発光部品10の面発光レーザ素子VCSEL1に対する点灯制御の期間T(1)において、点灯信号φI1を説明する。点灯信号φI1は、期間T(1)の開始時刻bにおいて「H」(0V)であって、時刻cで「H」(0V)から「L」(-5V)に移行する。そして、時刻dで「L」から「H」に移行し、時刻eにおいて「H」を維持する。
ここでは、発光部品10の面発光レーザ素子VCSEL1に対する点灯制御の期間T(1)において、点灯信号φI1を説明する。点灯信号φI1は、期間T(1)の開始時刻bにおいて「H」(0V)であって、時刻cで「H」(0V)から「L」(-5V)に移行する。そして、時刻dで「L」から「H」に移行し、時刻eにおいて「H」を維持する。
図1を参照しつつ、図10に示したタイミングチャートにしたがって、発光部品10の動作を説明する。なお、以下では、面発光レーザ素子VCSEL1、VCSEL2を点灯制御する期間T(1)、T(2)について説明する。
(1)時刻a
時刻aにおいて、発光部品10の信号発生回路110の基準電位供給部160は、基準電位Vsubを「H」(0V)に設定する。電源電位供給部170は、電源電位Vgkを「L」(-5V)に設定する。すると、発光部品10の電源ライン200aは基準電位Vsubの「H」(0V)になり、発光部品10のVsub端子は「H」になる。同様に、電源ライン200bは電源電位Vgkの「L」(-5V)になり、発光部品10のVgk端子は「L」になる(図1参照)。これにより、発光部品10の電源線71は「L」になる(図1参照)。
時刻aにおいて、発光部品10の信号発生回路110の基準電位供給部160は、基準電位Vsubを「H」(0V)に設定する。電源電位供給部170は、電源電位Vgkを「L」(-5V)に設定する。すると、発光部品10の電源ライン200aは基準電位Vsubの「H」(0V)になり、発光部品10のVsub端子は「H」になる。同様に、電源ライン200bは電源電位Vgkの「L」(-5V)になり、発光部品10のVgk端子は「L」になる(図1参照)。これにより、発光部品10の電源線71は「L」になる(図1参照)。
そして、信号発生回路110の転送信号発生部120は第1転送信号φ1、第2転送信号φ2をそれぞれ「H」(0V)に設定する。すると、第1転送信号ライン201及び第2転送信号ライン202が「H」になる(図1参照)。これにより、発光部品10のφ1端子及びφ2端子が「H」になる。電流制限抵抗R1を介してφ1端子に接続されている第1転送信号線72の電位も「H」になり、電流制限抵抗R2を介してφ1端子に接続されている第2転送信号線73も「H」になる(図1参照)。
さらに、信号発生回路110の点灯信号発生部140は、点灯信号φI1をそれぞれ「H」(0V)に設定する。すると、点灯信号ライン204が「H」になる(図1参照)。これにより、発光部品10のφI端子が、電流制限抵抗RIを介して「H」になり、φI端子に接続された点灯信号線75も「H」(0V)になる(図1参照)。
面発光レーザ素子VCSELのアノード(pDBR層81)は、「H」に設定されたVsub端子に接続されている。
転送サイリスタTのアノード(pDBR層81)は、「H」に設定されたVsub端子に接続されている。
転送サイリスタTのアノード(pDBR層81)は、「H」に設定されたVsub端子に接続されている。
奇数番号の転送サイリスタT1、T3、T5、…のそれぞれのカソードは、第1転送信号線72に接続され、「H」(0V)に設定されている。偶数番号の転送サイリスタT2、T4、T6、…のそれぞれのカソードは、第2転送信号線73に接続され、「H」に設定されている。よって、転送サイリスタTは、アノード及びカソードがともに「H」となり、オフ状態にある。
面発光レーザ素子VCSELのカソード端子は、「H」(0V)の点灯信号線75に接続されている。よって、面発光レーザ素子VCSELは、アノード及びカソードがともに「H」となり、オフ状態にある。
ゲートGt1は、前述したように、スタートダイオードSDのカソードに接続されている。ゲートGt1は、電源線抵抗Rg1を介して、電源電位Vgk(「L」(-5V))の電源線71に接続されている。そして、スタートダイオードSDのアノード端子は第2転送信号線73に接続され、電流制限抵抗R2を介して、「H」(0V)のφ2端子に接続されている。よって、スタートダイオードSDは順バイアスであり、スタートダイオードSDのカソード(ゲートGt1)は、スタートダイオードSDのアノードの電位(「H」(0V))からpn接合の順方向電位Vd(1.5V)を引いた値(-1.5V)になる。また、ゲートGt1が-1.5Vになると、結合ダイオードD1は、アノード(ゲートGt1)が-1.5Vで、カソードが電源線抵抗Rg2を介して電源線71(「L」(-5V))に接続されているので、順バイアスになる。よって、ゲートGt2の電位は、ゲートGt1の電位(-1.5V)からpn接合の順方向電位Vd(1.5V)を引いた-3Vになる。さらに、結合ダイオードD2は、アノード(ゲートGt1)が-3Vで、カソードが電源線抵抗Rg2を介して電源線71(「L」(-5V))に接続されているので、順バイアスになる。よって、ゲートGt3の電位は、ゲートGt2の電位(-3V)からpn接合の順方向電位Vd(1.5V)を引いた-4.5Vになる。しかし、4以上の番号のゲートGtには、スタートダイオードSDのアノードが「H」(0V)であることの影響は及ばず、これらのゲートGtの電位は、電源線71の電位である「L」(-5V)になっている。
なお、ゲートGtはゲートGsであるので、ゲートGsの電位は、ゲートGtの電位と同じである。よって、面発光レーザ素子VCSEL、転送サイリスタTのしきい電圧は、ゲートGt、Gsの電位からpn接合の順方向電位Vd(1.5V)を引いた値となる。すなわち、転送サイリスタT1のしきい電圧は-3V、面発光レーザ素子VCSEL2、転送サイリスタT2のしきい電圧は-4.5V、面発光レーザ素子VCSEL3、転送サイリスタT3のしきい電圧は-6V、番号が4以上の面発光レーザ素子VCSEL、転送サイリスタTのしきい電圧は-6.5Vとなっている。
(2)時刻b
図10に示す時刻bにおいて、第1転送信号φ1が、「H」(0V)から「L」(-5V)に移行する。これにより発光部品10は、動作を開始する。
第1転送信号φ1が「H」から「L」に移行すると、φ1端子及び電流制限抵抗R1を介して、第1転送信号線72の電位が、「H」(0V)から「L」(-5V)に移行する。すると、転送サイリスタT1に印加されている電圧は-3.3Vであるので、しきい電圧が-3Vである転送サイリスタT1がターンオンする。転送サイリスタT1がターンオンすることで、第1転送信号線72の電位は、転送サイリスタT1のアノードの電位からpn接合の順方向電位Vd(1.5V)を引いた-3.2Vに近い電位(絶対値が3.2Vより大きい負の電位)になる。
なお、転送サイリスタT3はしきい電圧が-6Vであり、番号が5以上の奇数番号の転送サイリスタTは、しきい電圧が-6.5Vである。転送サイリスタT3及び番号が5以上の奇数番号の転送サイリスタTに印加される電圧は、面発光レーザ素子VCSELに印加される電圧1.7Vを-3.2Vに足した-1.5Vになるので、転送サイリスタT3及び番号が5以上の奇数番号の転送サイリスタTはターンオンしない。
一方、偶数番号の転送サイリスタTは、第2転送信号φ2が「H」(0V)であって、第2転送信号線73が「H」(0V)であるのでターンオンできない。
図10に示す時刻bにおいて、第1転送信号φ1が、「H」(0V)から「L」(-5V)に移行する。これにより発光部品10は、動作を開始する。
第1転送信号φ1が「H」から「L」に移行すると、φ1端子及び電流制限抵抗R1を介して、第1転送信号線72の電位が、「H」(0V)から「L」(-5V)に移行する。すると、転送サイリスタT1に印加されている電圧は-3.3Vであるので、しきい電圧が-3Vである転送サイリスタT1がターンオンする。転送サイリスタT1がターンオンすることで、第1転送信号線72の電位は、転送サイリスタT1のアノードの電位からpn接合の順方向電位Vd(1.5V)を引いた-3.2Vに近い電位(絶対値が3.2Vより大きい負の電位)になる。
なお、転送サイリスタT3はしきい電圧が-6Vであり、番号が5以上の奇数番号の転送サイリスタTは、しきい電圧が-6.5Vである。転送サイリスタT3及び番号が5以上の奇数番号の転送サイリスタTに印加される電圧は、面発光レーザ素子VCSELに印加される電圧1.7Vを-3.2Vに足した-1.5Vになるので、転送サイリスタT3及び番号が5以上の奇数番号の転送サイリスタTはターンオンしない。
一方、偶数番号の転送サイリスタTは、第2転送信号φ2が「H」(0V)であって、第2転送信号線73が「H」(0V)であるのでターンオンできない。
転送サイリスタT1がターンオンすると、ゲートGt1/Gs1の電位は、転送サイリスタT1のアノードの電位である「H」(0V)になる。そして、ゲートGt2(ゲートGs2)の電位が-1.5V、ゲートGt3(ゲートGs3)の電位が-3V、ゲートGt4(ゲートGs4)の電位が-4.5V、番号が5以上のゲートGt(ゲートGl)の電位が「L」になる。
これにより、面発光レーザ素子VCSEL1のしきい電圧が-1.5V、転送サイリスタT2、面発光レーザ素子VCSEL2のしきい電圧が-3V、転送サイリスタT3、面発光レーザ素子VCSEL3のしきい電圧が-4.5V、転送サイリスタT4、面発光レーザ素子VCSEL4のしきい電圧が-6V、番号が5以上の転送サイリスタT、面発光レーザ素子VCSELのしきい電圧が-6.5Vになる。
しかし、第1転送信号線72は、オン状態の転送サイリスタT1により-1.5Vになっているので、オフ状態の奇数番号の転送サイリスタTはターンオンしない。第2転送信号線73は、「H」(0V)であるので、偶数番号の転送サイリスタTはターンオンしない。点灯信号線75は「H」(0V)であるので、いずれの面発光レーザ素子VCSELも点灯しない。
これにより、面発光レーザ素子VCSEL1のしきい電圧が-1.5V、転送サイリスタT2、面発光レーザ素子VCSEL2のしきい電圧が-3V、転送サイリスタT3、面発光レーザ素子VCSEL3のしきい電圧が-4.5V、転送サイリスタT4、面発光レーザ素子VCSEL4のしきい電圧が-6V、番号が5以上の転送サイリスタT、面発光レーザ素子VCSELのしきい電圧が-6.5Vになる。
しかし、第1転送信号線72は、オン状態の転送サイリスタT1により-1.5Vになっているので、オフ状態の奇数番号の転送サイリスタTはターンオンしない。第2転送信号線73は、「H」(0V)であるので、偶数番号の転送サイリスタTはターンオンしない。点灯信号線75は「H」(0V)であるので、いずれの面発光レーザ素子VCSELも点灯しない。
時刻bの直後(ここでは、時刻bにおける信号の電位の変化によってサイリスタなどの変化が生じた後、定常状態になったときを言う。他の場合も同じである。)において、転送サイリスタT1がオン状態にあって、他の転送サイリスタT、面発光レーザ素子VCSELはオフ状態にある。
(3)時刻c
時刻cにおいて、点灯信号φI1が「H」(0V)から「L」(-5V)に移行する。
点灯信号φI1が「H」から「L」に移行すると、電流制限抵抗RI及びφI端子を介して、点灯信号線75が「H」(0V)から「L」(-5V)に移行する。すると、面発光レーザ素子VCSELに印加される電圧1.7Vを足した-3.3Vが面発光レーザ素子VCSEL1に印加され、しきい電圧が-1.5Vである面発光レーザ素子VCSEL1がターンオンして、面発光レーザ素子VCSEL1が点灯(発光)する。これにより、点灯信号線75の電位が-3.2Vに近い電位になる。なお、面発光レーザ素子VCSEL2はしきい電圧が-3Vであるが、面発光レーザ素子VCSEL2に印加される電圧は、面発光レーザ素子VCSELに印加される電圧1.7Vを-3.2Vに足した-1.5Vになるので、面発光レーザ素子VCSEL2はターンオンしない。
時刻cの直後において、転送サイリスタT1、面発光レーザ素子VCSEL1がオン状態にあって、面発光レーザ素子VCSEL1が点灯(発光)している。
時刻cにおいて、点灯信号φI1が「H」(0V)から「L」(-5V)に移行する。
点灯信号φI1が「H」から「L」に移行すると、電流制限抵抗RI及びφI端子を介して、点灯信号線75が「H」(0V)から「L」(-5V)に移行する。すると、面発光レーザ素子VCSELに印加される電圧1.7Vを足した-3.3Vが面発光レーザ素子VCSEL1に印加され、しきい電圧が-1.5Vである面発光レーザ素子VCSEL1がターンオンして、面発光レーザ素子VCSEL1が点灯(発光)する。これにより、点灯信号線75の電位が-3.2Vに近い電位になる。なお、面発光レーザ素子VCSEL2はしきい電圧が-3Vであるが、面発光レーザ素子VCSEL2に印加される電圧は、面発光レーザ素子VCSELに印加される電圧1.7Vを-3.2Vに足した-1.5Vになるので、面発光レーザ素子VCSEL2はターンオンしない。
時刻cの直後において、転送サイリスタT1、面発光レーザ素子VCSEL1がオン状態にあって、面発光レーザ素子VCSEL1が点灯(発光)している。
(4)時刻d
時刻dにおいて、点灯信号φI1が「L」(-5V)から「H」(0V)に移行する。
点灯信号φI1が「L」から「H」に移行すると、電流制限抵抗RI及びφI端子を介して、点灯信号線75の電位が-3.2Vから「H」に移行する。すると、面発光レーザ素子VCSEL1のアノードが「H」になるので面発光レーザ素子VCSEL1が消灯する(非点灯になる)。面発光レーザ素子VCSEL1の点灯期間は、点灯信号φI1が「H」から「L」に移行した時刻cから、点灯信号φI1が「L」から「H」に移行する時刻dまでの、点灯信号φI1が「L」である期間となる。
時刻dの直後において、転送サイリスタT1がオン状態にある。
時刻dにおいて、点灯信号φI1が「L」(-5V)から「H」(0V)に移行する。
点灯信号φI1が「L」から「H」に移行すると、電流制限抵抗RI及びφI端子を介して、点灯信号線75の電位が-3.2Vから「H」に移行する。すると、面発光レーザ素子VCSEL1のアノードが「H」になるので面発光レーザ素子VCSEL1が消灯する(非点灯になる)。面発光レーザ素子VCSEL1の点灯期間は、点灯信号φI1が「H」から「L」に移行した時刻cから、点灯信号φI1が「L」から「H」に移行する時刻dまでの、点灯信号φI1が「L」である期間となる。
時刻dの直後において、転送サイリスタT1がオン状態にある。
(5)時刻e
時刻eにおいて、第2転送信号φ2が「H」(0V)から「L」(-5V)に移行する。ここで、面発光レーザ素子VCSEL1を点灯制御する期間T(1)が終了し、面発光レーザ素子VCSEL2を点灯制御する期間T(2)が開始する。
第2転送信号φ2が「H」から「L」に移行すると、φ2端子を介して第2転送信号線73の電位が「H」から「L」に移行する。前述したように、転送サイリスタT2は、しきい電圧が-3Vになっているので、ターンオンする。
これにより、ゲート端子Gt2(ゲート端子Gs2)の電位が「H」(0V)、ゲートGt3(ゲートGs3)の電位が-1.5V、ゲートGt4(ゲートGs4)の電位が-3V、ゲートGt5(ゲートGs5)の電位が-4.5Vになる。そして、番号が6以上のゲートGt(ゲートGs)の電位が-5Vになる。
時刻eの直後において、転送サイリスタT1、T2がオン状態にある。
時刻eにおいて、第2転送信号φ2が「H」(0V)から「L」(-5V)に移行する。ここで、面発光レーザ素子VCSEL1を点灯制御する期間T(1)が終了し、面発光レーザ素子VCSEL2を点灯制御する期間T(2)が開始する。
第2転送信号φ2が「H」から「L」に移行すると、φ2端子を介して第2転送信号線73の電位が「H」から「L」に移行する。前述したように、転送サイリスタT2は、しきい電圧が-3Vになっているので、ターンオンする。
これにより、ゲート端子Gt2(ゲート端子Gs2)の電位が「H」(0V)、ゲートGt3(ゲートGs3)の電位が-1.5V、ゲートGt4(ゲートGs4)の電位が-3V、ゲートGt5(ゲートGs5)の電位が-4.5Vになる。そして、番号が6以上のゲートGt(ゲートGs)の電位が-5Vになる。
時刻eの直後において、転送サイリスタT1、T2がオン状態にある。
(6)時刻f
時刻fにおいて、第1転送信号φ1が「L」(-5V)から「H」(0V)に移行する。
第1転送信号φ1が「L」から「H」に移行すると、φ1端子を介して第1転送信号線72の電位が「L」から「H」に移行する。すると、オン状態の転送サイリスタT1は、アノード及びカソードがともに「H」になって、ターンオフする。
すると、ゲートGt1(ゲートGs1)の電位は、電源線抵抗Rg1を介して、電源線71の電源電位Vgk(「L」(-5V))に向かって変化する。これにより、結合ダイオードD1が電流の流れない方向に電位が加えられた状態(逆バイアス)になる。よって、ゲートGt2(ゲートGs2)が「H」(0V)である影響は、ゲートGt1(ゲートGs1)には及ばなくなる。すなわち、逆バイアスの結合ダイオードDで接続されたゲートGtを有する転送サイリスタTは、しきい電圧が-6.5Vになって、第1転送信号φ1又は第2転送信号φ2が「L」(-5V)になっても、ターンオンしなくなる。
時刻fの直後において、転送サイリスタT2がオン状態にある。
時刻fにおいて、第1転送信号φ1が「L」(-5V)から「H」(0V)に移行する。
第1転送信号φ1が「L」から「H」に移行すると、φ1端子を介して第1転送信号線72の電位が「L」から「H」に移行する。すると、オン状態の転送サイリスタT1は、アノード及びカソードがともに「H」になって、ターンオフする。
すると、ゲートGt1(ゲートGs1)の電位は、電源線抵抗Rg1を介して、電源線71の電源電位Vgk(「L」(-5V))に向かって変化する。これにより、結合ダイオードD1が電流の流れない方向に電位が加えられた状態(逆バイアス)になる。よって、ゲートGt2(ゲートGs2)が「H」(0V)である影響は、ゲートGt1(ゲートGs1)には及ばなくなる。すなわち、逆バイアスの結合ダイオードDで接続されたゲートGtを有する転送サイリスタTは、しきい電圧が-6.5Vになって、第1転送信号φ1又は第2転送信号φ2が「L」(-5V)になっても、ターンオンしなくなる。
時刻fの直後において、転送サイリスタT2がオン状態にある。
(7)その他
時刻gにおいて、点灯信号φI1が「H」(0V)から「L」(-5V)に移行すると、時刻cでの面発光レーザ素子VCSEL1と同様に、面発光レーザ素子VCSEL2がターンオンして、面発光レーザ素子VCSEL2が点灯(発光)する。
そして、時刻hにおいて、点灯信号φI1が「L」(-5V)から「H」(0V)に移行すると、時刻dでの面発光レーザ素子VCSEL1と同様に、面発光レーザ素子VCSEL2がターンオフして、面発光レーザ素子VCSEL2が消灯する。
さらに、時刻iにおいて、第1転送信号φ1が「H」(0V)から「L」(-5V)に移行すると、時刻bでの転送サイリスタT1又は時刻eでの転送サイリスタT2と同様に、しきい電圧が-3Vの転送サイリスタT3がターンオンする。時刻iで、面発光レーザ素子VCSEL2を点灯制御する期間T(2)が終了し、面発光レーザ素子VCSEL3を点灯制御する期間T(3)が開始する。
以降は、これまで説明したことの繰り返しとなる。
時刻gにおいて、点灯信号φI1が「H」(0V)から「L」(-5V)に移行すると、時刻cでの面発光レーザ素子VCSEL1と同様に、面発光レーザ素子VCSEL2がターンオンして、面発光レーザ素子VCSEL2が点灯(発光)する。
そして、時刻hにおいて、点灯信号φI1が「L」(-5V)から「H」(0V)に移行すると、時刻dでの面発光レーザ素子VCSEL1と同様に、面発光レーザ素子VCSEL2がターンオフして、面発光レーザ素子VCSEL2が消灯する。
さらに、時刻iにおいて、第1転送信号φ1が「H」(0V)から「L」(-5V)に移行すると、時刻bでの転送サイリスタT1又は時刻eでの転送サイリスタT2と同様に、しきい電圧が-3Vの転送サイリスタT3がターンオンする。時刻iで、面発光レーザ素子VCSEL2を点灯制御する期間T(2)が終了し、面発光レーザ素子VCSEL3を点灯制御する期間T(3)が開始する。
以降は、これまで説明したことの繰り返しとなる。
なお、面発光レーザ素子VCSELを点灯(発光)させないで、消灯(非点灯)のままとするときは、図10の面発光レーザ素子VCSEL4を点灯制御する期間T(4)における時刻jから時刻kに示す点灯信号φI1のように、点灯信号φIを「H」(0V)のままとすればよい。このようにすることで、面発光レーザ素子VCSEL4のしきい電圧が-1.5Vであっても、面発光レーザ素子VCSEL4はターンオンせず、面発光レーザ素子VCSEL4は消灯(非点灯)のままとなる。
以上説明したように、転送サイリスタTのゲート端子Gtは結合ダイオードDによって相互に接続されている。よって、ゲートGtの電位が変化すると、電位が変化したゲートGtに、順バイアスの結合ダイオードDを介して接続されたゲートGtの電位が変化する。そして、電位が変化したゲートを有する転送サイリスタTのしきい電圧が変化する。転送サイリスタTは、しきい電圧が-3.3Vより高い(絶対値が小さい負の値)と、第1転送信号φ1又は第2転送信号φ2が「H」(0V)から「L」(-5V)に移行するタイミングにおいてターンオンする。
そして、オン状態の転送サイリスタTのゲートGtにゲートGsが接続された面発光レーザ素子VCSELは、しきい電圧が-1.5Vであるので、点灯信号φIが「H」(0V)から「L」(-5V)に移行するとターンオンし、面発光レーザ素子VCSELが点灯(発光)する。
そして、オン状態の転送サイリスタTのゲートGtにゲートGsが接続された面発光レーザ素子VCSELは、しきい電圧が-1.5Vであるので、点灯信号φIが「H」(0V)から「L」(-5V)に移行するとターンオンし、面発光レーザ素子VCSELが点灯(発光)する。
すなわち、転送サイリスタTはオン状態になることで、点灯制御の対象である面発光レーザ素子VCSELを指定し、「L」(-5V)の点灯信号φIは、点灯制御の対象である面発光レーザ素子VCSELをターンオンするとともに、面発光レーザ素子VCSELを点灯(発光)させる。
なお、「H」(0V)の点灯信号φIは、面発光レーザ素子VCSELをオフ状態に維持するとともに、面発光レーザ素子VCSELを非点灯に維持する。すなわち、点灯信号φIは、面発光レーザ素子VCSELの点灯(発光)/非点灯(非発光)を設定する。
このように、画像データに応じて点灯信号φIを設定して、各面発光レーザ素子VCSELの点灯又は非点灯を制御する。
なお、「H」(0V)の点灯信号φIは、面発光レーザ素子VCSELをオフ状態に維持するとともに、面発光レーザ素子VCSELを非点灯に維持する。すなわち、点灯信号φIは、面発光レーザ素子VCSELの点灯(発光)/非点灯(非発光)を設定する。
このように、画像データに応じて点灯信号φIを設定して、各面発光レーザ素子VCSELの点灯又は非点灯を制御する。
以上説明したように、発光部品10は、自己走査型発光素子アレイ(SLED:Self-Scanning Light Emitting Device)として構成されている。
以上詳述した形態によれば、アレイ化した複数の発光素子Hsの点灯や消灯を同期させて動作させることができる。
なお、上述した例では、発光素子Hsとして、面発光レーザ素子VCSELについて示したが、これに限られるものではない。例えば、発光素子Hsとして、ライトエミッティングサイリスタを使用してもよい。
また、電流狭窄層は、上述した例では、pDBR層81やpゲート層84に設けたが、発光層83以外であれば、何れの層に設けてもよい。ただし、n型の層よりもp型の層に設けることが好ましい。また、発光層83により近い層に設けることが好ましい。
また、電流狭窄層は、上述した例では、pDBR層81やpゲート層84に設けたが、発光層83以外であれば、何れの層に設けてもよい。ただし、n型の層よりもp型の層に設けることが好ましい。また、発光層83により近い層に設けることが好ましい。
(変形例1)
変形例1では、上記発光部品10を使用して発光チップCとする。つまり、上記発光部品10の構成を実装し、チップ状とする。そして、さらにこの発光チップCを列状に配して発光装置65とする場合について説明する。
変形例1では、上記発光部品10を使用して発光チップCとする。つまり、上記発光部品10の構成を実装し、チップ状とする。そして、さらにこの発光チップCを列状に配して発光装置65とする場合について説明する。
図11は、発光部品10を使用した発光チップCを配した発光装置65の上面図である。
図11に例として示す発光装置65では、光源部として、回路基板上に、40個の発光素子アレイチップの一例としての発光チップC1~C40(区別しない場合は、発光チップCと表記する。)が、X方向に二列に千鳥状に配置して構成されている。発光チップC1~C40の構成は同じであってよい。
本明細書では、「~」は、番号によってそれぞれが区別された複数の構成要素を示すもので、「~」の前後に記載されたもの及びその間の番号のものを含むことを意味する。例えば、発光チップC1~C40は、発光チップC1から番号順に発光チップC40までを含む。
図11に例として示す発光装置65では、光源部として、回路基板上に、40個の発光素子アレイチップの一例としての発光チップC1~C40(区別しない場合は、発光チップCと表記する。)が、X方向に二列に千鳥状に配置して構成されている。発光チップC1~C40の構成は同じであってよい。
本明細書では、「~」は、番号によってそれぞれが区別された複数の構成要素を示すもので、「~」の前後に記載されたもの及びその間の番号のものを含むことを意味する。例えば、発光チップC1~C40は、発光チップC1から番号順に発光チップC40までを含む。
なお、本実施の形態では、発光チップCの数として、合計40個を用いたが、これに限定されない。
そして、発光装置65は、発光チップCを駆動する信号発生回路110を搭載している。信号発生回路110は、発光チップCを駆動する信号を入出力するための駆動手段の一例である。信号発生回路110は、例えば集積回路(IC)などで構成されている。なお、発光装置65が信号発生回路110を搭載していなくともよい。このときは、信号発生回路110は、発光装置65の外部に設けられ、発光チップCを制御する制御信号などを、ケーブルなどを介して供給する。ここでは、発光装置65は信号発生回路110を備えるとして説明する。
そして、発光装置65は、発光チップCを駆動する信号発生回路110を搭載している。信号発生回路110は、発光チップCを駆動する信号を入出力するための駆動手段の一例である。信号発生回路110は、例えば集積回路(IC)などで構成されている。なお、発光装置65が信号発生回路110を搭載していなくともよい。このときは、信号発生回路110は、発光装置65の外部に設けられ、発光チップCを制御する制御信号などを、ケーブルなどを介して供給する。ここでは、発光装置65は信号発生回路110を備えるとして説明する。
図12は、発光チップCの構成、発光装置65の信号発生回路110の構成及び回路基板上の配線(ライン)の構成の一例を示した図である。図12(a)は発光チップCの構成を示し、図12(b)は発光装置65の信号発生回路110の構成及び回路基板上の配線(ライン)の構成を示す。なお、図12(b)では、発光チップC1~C40の内、発光チップC1~C9の部分を示している。
はじめに、図12(a)に示す発光チップCの構成を説明する。
発光チップCは、表面形状が矩形である基板80の表面において、長辺の一辺に近い側に長辺に沿って列状に設けられた複数の面発光レーザ素子VCSEL(面発光レーザ素子VCSEL1~VCSEL128)を含んで構成される発光部102を備える。複数の面発光レーザ素子VCSELは、主走査方向に列状に配される発光部品列の一例である。さらに、発光チップCは、基板80の表面の長辺方向の両端部に、各種の制御信号等を取り込むための複数のボンディングパッドである端子(φ1端子、φ2端子、Vgk端子、φI端子)を備える。なお、これらの端子は、基板80の一端部からφI端子、φ1端子の順に設けられ、基板80の他端部からVgk端子、φ2端子の順に設けられている。そして、発光部102は、φ1端子とφ2端子との間に設けられている。さらに、基板80の裏面にはVsub端子として裏面電極89(図2参照)が設けられている。ここで、基板80の表面において、面発光レーザ素子VCSEL1~VCSEL128の配列の方向をx方向、x方向と直交する方向をy方向とする。
発光チップCは、表面形状が矩形である基板80の表面において、長辺の一辺に近い側に長辺に沿って列状に設けられた複数の面発光レーザ素子VCSEL(面発光レーザ素子VCSEL1~VCSEL128)を含んで構成される発光部102を備える。複数の面発光レーザ素子VCSELは、主走査方向に列状に配される発光部品列の一例である。さらに、発光チップCは、基板80の表面の長辺方向の両端部に、各種の制御信号等を取り込むための複数のボンディングパッドである端子(φ1端子、φ2端子、Vgk端子、φI端子)を備える。なお、これらの端子は、基板80の一端部からφI端子、φ1端子の順に設けられ、基板80の他端部からVgk端子、φ2端子の順に設けられている。そして、発光部102は、φ1端子とφ2端子との間に設けられている。さらに、基板80の裏面にはVsub端子として裏面電極89(図2参照)が設けられている。ここで、基板80の表面において、面発光レーザ素子VCSEL1~VCSEL128の配列の方向をx方向、x方向と直交する方向をy方向とする。
なお、「列状」とは、図12(a)に示したように複数の面発光レーザ素子VCSELが一直線上に配置されている場合に限らず、複数の面発光レーザ素子VCSELのそれぞれが、列方向と直交する方向に対して、互いに異なるずれ量を有して配置されている状態でもよい。例えば、それぞれの面発光レーザ素子VCSELが、列方向と直交する方向にずれ量をもって配置されていてもよい。また、隣接する面発光レーザ素子VCSEL間で交互に、又は複数の面発光レーザ素子VCSEL毎に、ジグザグに配置されていてもよい。
次に、図12(b)により、発光装置65の信号発生回路110の構成及び回路基板上の配線(ライン)の構成を説明する。
前述したように、発光装置65の回路基板には、信号発生回路110及び発光チップC1~C40が搭載され、信号発生回路110と発光チップC1~C40とを接続する配線(ライン)が設けられている。
前述したように、発光装置65の回路基板には、信号発生回路110及び発光チップC1~C40が搭載され、信号発生回路110と発光チップC1~C40とを接続する配線(ライン)が設けられている。
まず、信号発生回路110の構成について説明する。
信号発生回路110には、各種のデータ及び制御信号が入力される。信号発生回路110は、これらの各種のデータ及び制御信号に基づいて、データの並び替えや光量の補正等を行う。
そして、信号発生回路110は、各種の制御信号に基づき、発光チップC1~C40に、第1転送信号φ1、第2転送信号φ2を送信する転送信号発生部120を備える。
そしてまた、信号発生回路110は、各種の制御信号に基づき、発光チップC1~C40に、点灯信号φI1~φI40(区別しない場合は、点灯信号φIと表記する。)をそれぞれ送信する点灯信号発生部140を備える。
さらにまた、信号発生回路110は、発光チップC1~C40に電位の基準となる基準電位Vsubを供給する基準電位供給部160、発光チップC1~C40の駆動のための電源電位Vgkを供給する電源電位供給部170を備える。
信号発生回路110には、各種のデータ及び制御信号が入力される。信号発生回路110は、これらの各種のデータ及び制御信号に基づいて、データの並び替えや光量の補正等を行う。
そして、信号発生回路110は、各種の制御信号に基づき、発光チップC1~C40に、第1転送信号φ1、第2転送信号φ2を送信する転送信号発生部120を備える。
そしてまた、信号発生回路110は、各種の制御信号に基づき、発光チップC1~C40に、点灯信号φI1~φI40(区別しない場合は、点灯信号φIと表記する。)をそれぞれ送信する点灯信号発生部140を備える。
さらにまた、信号発生回路110は、発光チップC1~C40に電位の基準となる基準電位Vsubを供給する基準電位供給部160、発光チップC1~C40の駆動のための電源電位Vgkを供給する電源電位供給部170を備える。
次に、発光チップC1~C40の配列について説明する。
奇数番号の発光チップC1、C3、C5、…は、それぞれの基板80の長辺方向に間隔を設けて一列に配列されている。偶数番号の発光チップC2、C4、C6、…も、同様にそれぞれの基板80の長辺の方向に間隔を設けて一列に配列されている。そして、奇数番号の発光チップC1、C3、C5、…と偶数番号の発光チップC2、C4、C6、…とは、発光チップCに設けられた発光部102側の長辺が向かい合うように、互いに180°回転した状態で千鳥に配列されている。そして、発光チップC間においても面発光レーザ素子VCSELが主走査方向(X方向)に予め定められた間隔で並ぶように位置が設定されている。なお、図12(b)の発光チップC1~C40に、図12(a)に示した発光部102の面発光レーザ素子VCSELの並び(面発光レーザ素子VCSEL1~VCSEL128の番号順)の方向を矢印で示している。
奇数番号の発光チップC1、C3、C5、…は、それぞれの基板80の長辺方向に間隔を設けて一列に配列されている。偶数番号の発光チップC2、C4、C6、…も、同様にそれぞれの基板80の長辺の方向に間隔を設けて一列に配列されている。そして、奇数番号の発光チップC1、C3、C5、…と偶数番号の発光チップC2、C4、C6、…とは、発光チップCに設けられた発光部102側の長辺が向かい合うように、互いに180°回転した状態で千鳥に配列されている。そして、発光チップC間においても面発光レーザ素子VCSELが主走査方向(X方向)に予め定められた間隔で並ぶように位置が設定されている。なお、図12(b)の発光チップC1~C40に、図12(a)に示した発光部102の面発光レーザ素子VCSELの並び(面発光レーザ素子VCSEL1~VCSEL128の番号順)の方向を矢印で示している。
信号発生回路110と発光チップC1~C40とを接続する配線(ライン)について説明する。
回路基板には、発光チップCの基板80の裏面に設けられたVsub端子である裏面電極89(図2参照)に接続され、基準電位Vsubを供給する電源ライン200aが設けられている。
そして、回路基板には、発光チップCに設けられたVgk端子に接続され、駆動のための電源電位Vgkを供給する電源ライン200bが設けられている。
回路基板には、発光チップCの基板80の裏面に設けられたVsub端子である裏面電極89(図2参照)に接続され、基準電位Vsubを供給する電源ライン200aが設けられている。
そして、回路基板には、発光チップCに設けられたVgk端子に接続され、駆動のための電源電位Vgkを供給する電源ライン200bが設けられている。
回路基板には、信号発生回路110の転送信号発生部120から、発光チップC1~C40のφ1端子に第1転送信号φ1を送信するための第1転送信号ライン201、発光チップC1~C40のφ2端子に第2転送信号φ2を送信するための第2転送信号ライン202が設けられている。第1転送信号φ1、第2転送信号φ2は、発光チップC1~C40に共通(並列)に送信される。
そしてまた、回路基板には、信号発生回路110の点灯信号発生部140から、各発光チップC1~C40のそれぞれのφI端子に、それぞれ電流制限抵抗RIを介して、点灯信号φI1~φI40を送信する点灯信号ライン204-1~204-40(区別しない場合は、点灯信号ライン204と表記する。)が設けられている。
以上説明したように、回路基板上のすべての発光チップC1~C40に、基準電位Vsub、電源電位Vgkが共通に供給される。第1転送信号φ1、第2転送信号φ2も、発光チップC1~C40に共通(並列)に送信される。一方、点灯信号φI1~φI40は、発光チップC1~C40にそれぞれ個別に送信される。
[光計測装置1]
上記した発光装置65は、光計測に用いうる。
図13は、発光装置65を用いた光計測装置1を説明する図である。
光計測装置1は、上記した発光装置65と、光を受光する受光部11と、データを処理する処理部12とを備える。そして、光計測装置1に対向して計測対象物(対象物)13が置かれている。なお、図13において、計測対象物13は、一例として人である。そして、図13は、上方から見た図である。
上記した発光装置65は、光計測に用いうる。
図13は、発光装置65を用いた光計測装置1を説明する図である。
光計測装置1は、上記した発光装置65と、光を受光する受光部11と、データを処理する処理部12とを備える。そして、光計測装置1に対向して計測対象物(対象物)13が置かれている。なお、図13において、計測対象物13は、一例として人である。そして、図13は、上方から見た図である。
発光装置65は、前述したように面発光レーザ素子VCSELを点灯して、実線で示すように発光装置65を中心として、上下方向に光の照射方向を移動させつつ、図中左右方向に直線状に光を出射する。即ち、計測対象物13に対し、光を走査させて照射する。
受光部11は、計測対象物13により反射された光を受光するデバイスである。受光部11は、破線で示すように受光部11に向かう光を受光する。受光部11は、二次元方向から光を受光する撮像デバイスであるとよい。
処理部12は、データを入出力する入出力部を備えたコンピュータとして構成されている。そして、処理部12は、光に関する情報を処理して、計測対象物13までの距離や計測対象物13の三次元形状を算出する。
光計測装置1の処理部12は、発光装置65を制御し、光を出射させる。すると、処理部12は、発光装置65が光を出射したタイミング(時刻)と、受光部11が計測対象物13からの反射光を受光したタイミング(時刻)との時間差から、発光装置65から出射されてから、計測対象物13に反射して、受光部11に到達するまでの光路長を算出する。発光装置65及び受光部11の位置やこれらの間隔は予め定められている。よって、処理部12は、発光装置65、受光部11からの距離又は基準とする点(基準点)から、計測対象物13までの距離を計測(算出)する。なお、基準点とは、発光装置65及び受光部11から予め定められた位置に設けられた点(ポイント)である。
光計測装置1の処理部12は、発光装置65を制御し、光を出射させる。すると、処理部12は、発光装置65が光を出射したタイミング(時刻)と、受光部11が計測対象物13からの反射光を受光したタイミング(時刻)との時間差から、発光装置65から出射されてから、計測対象物13に反射して、受光部11に到達するまでの光路長を算出する。発光装置65及び受光部11の位置やこれらの間隔は予め定められている。よって、処理部12は、発光装置65、受光部11からの距離又は基準とする点(基準点)から、計測対象物13までの距離を計測(算出)する。なお、基準点とは、発光装置65及び受光部11から予め定められた位置に設けられた点(ポイント)である。
この方法は、光の到達時間を基にした測量法であって、タイムオブフライト(TOF)法と呼ばれる。
この方法を、計測対象物13上の複数の点(ポイント)に対して行えば、計測対象物13の三次元的な形状が計測される。前述したように、発光装置65からの出射光は、計測対象物13に照射される。そして、計測対象物13における発光装置65との距離が短い部分からの反射光が、いち早く受光部11に入射する。上記した二次元画像を取得する撮像デバイスを用いた場合、フレーム画像には、反射光が到達した部分に輝点が記録される。一連の複数のフレーム画像において記録された輝点から、それぞれの輝点に対して、光路長が算出される。そして、発光装置65、受光部11からの距離又は基準とする点(基準点)からの距離が算出される。つまり、計測対象物13の三次元形状が算出される。
この方法を、計測対象物13上の複数の点(ポイント)に対して行えば、計測対象物13の三次元的な形状が計測される。前述したように、発光装置65からの出射光は、計測対象物13に照射される。そして、計測対象物13における発光装置65との距離が短い部分からの反射光が、いち早く受光部11に入射する。上記した二次元画像を取得する撮像デバイスを用いた場合、フレーム画像には、反射光が到達した部分に輝点が記録される。一連の複数のフレーム画像において記録された輝点から、それぞれの輝点に対して、光路長が算出される。そして、発光装置65、受光部11からの距離又は基準とする点(基準点)からの距離が算出される。つまり、計測対象物13の三次元形状が算出される。
以上のような、光計測装置1は、物品までの距離を算出することに適用させうる。また、物品の形状を算出させて、物品の識別に適用されうる。そして、人の顔の形状を算出させて、識別(顔認証)に適用されうる。さらに、車に積載することにより、前方、後方、側方などにおける障害物の検出に適用されうる。このように、光計測装置1は、距離や形状などの算出に広く用いられうる。
[画像形成装置2]
上記した発光装置65は、画像を形成する画像形成に用いうる。
図14は、発光装置65を用いた画像形成装置2を説明する図である。
画像形成装置2は、上記した発光装置65と、駆動制御部21と、光を受光するスクリーン22とを備える。
上記した発光装置65は、画像を形成する画像形成に用いうる。
図14は、発光装置65を用いた画像形成装置2を説明する図である。
画像形成装置2は、上記した発光装置65と、駆動制御部21と、光を受光するスクリーン22とを備える。
画像形成装置2の動作を説明する。
発光装置65は、前述したように、面発光レーザ素子VCSELを点灯/非点灯に設定する。そして、実線で示すように発光装置65を中心として、上下方向に光の照射方向を移動させつつ、図中左右方向に直線状に光を出射する。即ち、スクリーン22に対し、光を走査させて照射する。これにより、二次元の静止画像(二次元画像)が得られる。そして、画像信号が入力を受け付け、二次元画像が形成されるように、画像信号に基づき発光装置65を駆動する駆動制御部21により、点灯維持期間をフレームとして、順次書き換えることにより、二次元画像の動画像が得られる。これらの二次元状の静止画像や動画像が、スクリーン22に投影される。
発光装置65は、前述したように、面発光レーザ素子VCSELを点灯/非点灯に設定する。そして、実線で示すように発光装置65を中心として、上下方向に光の照射方向を移動させつつ、図中左右方向に直線状に光を出射する。即ち、スクリーン22に対し、光を走査させて照射する。これにより、二次元の静止画像(二次元画像)が得られる。そして、画像信号が入力を受け付け、二次元画像が形成されるように、画像信号に基づき発光装置65を駆動する駆動制御部21により、点灯維持期間をフレームとして、順次書き換えることにより、二次元画像の動画像が得られる。これらの二次元状の静止画像や動画像が、スクリーン22に投影される。
以上、本実施の形態について説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、種々の変更または改良を加えたものも、本発明の技術的範囲に含まれることは、特許請求の範囲の記載から明らかである。
1…光計測装置、2…画像形成装置、50…出射口、55…孔部、65…発光装置、80…基板、81…pアノード(DBR)層、81b、84b…電流狭窄層、82…nゲート層、83…発光層、84…pゲート層、85…nカソード(DBR)層、101…駆動部、102…発光部、110…信号発生回路、120…転送信号発生部、140…点灯信号発生部、160…基準電位供給部、170…電源電位供給部、301~306、301′…積層構造体、φ1…第1転送信号、φ2…第2転送信号、φI(φI1~φI40)…点灯信号、α…電流通過部(領域)、β…電流阻止部(領域)、C(C1~C40)…発光チップ、D(D1~D127)…結合ダイオード、SD…スタートダイオード、T(T1~T128)…転送サイリスタ、VCSEL(VCSEL1~VCSEL128)…垂直共振器面発光レーザ、Vgk…電源電位、Vsub…基準電位
Claims (13)
- 基板と、
前記基板上に設けられ、当該基板の面と交差する方向に光を出射する複数の発光素子と、
複数の前記発光素子のそれぞれに電気的に接続し、複数の当該発光素子の点灯および消灯をともに行うように制御するゲート電極と、
を備え、
複数の前記発光素子のうち最も離れた当該発光素子間の距離よりも、それぞれの当該発光素子と前記ゲート電極との距離が小さい発光部品。 - 前記ゲート電極は、前記発光素子の周囲以外の箇所で共通の層としてつながる請求項1に記載の発光部品。
- 前記ゲート電極は、前記発光素子の周囲以外の箇所を覆う請求項2に記載の発光部品。
- 前記ゲート電極は、枝分かれ構造をなすことで共通の層としてつながる請求項2に記載の発光部品。
- 前記発光素子は、サイリスタと、当該サイリスタを構成する層の間に設けられ発光を行う発光層とを備える層構造をなす請求項1に記載の発光部品。
- 前記サイリスタの上部p型層および上部n型層は、複数の前記発光素子間で分断されるとともに、前記サイリスタの下側ゲート層は、複数の前記発光素子間で共通の層としてつながりゲート層として機能する請求項5に記載の発光部品。
- 前記下側ゲート層の上側の一部は、複数の前記発光素子間でさらに分断される請求項6に記載の発光部品。
- 前記サイリスタの分断されたp層の一部は、発光層を流れる電流を狭窄する電流狭窄層を有する請求項7に記載の発光部品。
- 前記サイリスタの複数の前記発光素子のそれぞれの周囲に配される複数の孔部をさらに備える請求項5に記載の発光部品。
- 前記サイリスタのゲート層および最上層は、複数の前記孔部の間を介し、複数の前記発光素子間で共通の層としてつながる請求項9に記載の発光部品。
- 前記サイリスタは、前記孔部を介して酸化され、前記発光層を流れる電流を狭窄する電流狭窄層を備える請求項10に記載の発光部品。
- 請求項1乃至11の何れか1項に記載の発光部品が、主走査方向に列状に配される発光部品列と、
前記発光部品を駆動する信号を入出力するための駆動手段と、
を備える発光素子アレイチップ。 - 請求項1乃至11の何れか1項に記載の発光部品と、
前記発光部品から光が照射された対象物から、反射光を受光する受光部と、
前記受光部が受光した光に関する情報を処理して、前記発光部品から対象物までの距離、または当該対象物の形状を計測する処理部と、
を備える光計測装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021074495A JP2022168785A (ja) | 2021-04-26 | 2021-04-26 | 発光部品、発光素子アレイチップおよび光計測装置 |
US17/401,420 US20220344900A1 (en) | 2021-04-26 | 2021-08-13 | Light-emitting component, light-emitting element array chip, and optical measurement apparatus |
CN202111012279.1A CN115249949A (zh) | 2021-04-26 | 2021-08-31 | 发光部件、发光元件阵列芯片以及光学测量装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021074495A JP2022168785A (ja) | 2021-04-26 | 2021-04-26 | 発光部品、発光素子アレイチップおよび光計測装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2022168785A true JP2022168785A (ja) | 2022-11-08 |
Family
ID=83693549
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021074495A Pending JP2022168785A (ja) | 2021-04-26 | 2021-04-26 | 発光部品、発光素子アレイチップおよび光計測装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20220344900A1 (ja) |
JP (1) | JP2022168785A (ja) |
CN (1) | CN115249949A (ja) |
-
2021
- 2021-04-26 JP JP2021074495A patent/JP2022168785A/ja active Pending
- 2021-08-13 US US17/401,420 patent/US20220344900A1/en active Pending
- 2021-08-31 CN CN202111012279.1A patent/CN115249949A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
US20220344900A1 (en) | 2022-10-27 |
CN115249949A (zh) | 2022-10-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108427248B (zh) | 发光部件、发光装置和图像形成装置 | |
CN107219741B (zh) | 发光部件、打印头和图像形成装置 | |
JP6210120B2 (ja) | 発光部品、プリントヘッド及び画像形成装置 | |
CN108780827B (zh) | 发光部件、打印头、图像形成设备和半导体层层叠基板 | |
USRE49953E1 (en) | Light emitting device, optical measurement apparatus, and image forming apparatus | |
JP6332535B2 (ja) | 積層構造体、発光部品、プリントヘッド及び画像形成装置 | |
JP2020120018A (ja) | 発光装置、光学装置、光計測装置及び画像形成装置 | |
JP7463782B2 (ja) | 発光素子アレイ、発光装置、光学装置、計測装置及び情報処理装置 | |
CN113451348A (zh) | 发光零件 | |
JP6222388B1 (ja) | 発光部品、プリントヘッド及び画像形成装置 | |
JP2019057653A (ja) | 発光部品、プリントヘッド、画像形成装置及び発光部品の製造方法 | |
CN111095701B (zh) | 发光部件、打印头、图像形成装置以及光照射装置 | |
JP2022168785A (ja) | 発光部品、発光素子アレイチップおよび光計測装置 | |
JP2022168784A (ja) | 発光部品、発光素子アレイチップおよび光計測装置 | |
JP2022168783A (ja) | 発光部品、発光素子アレイチップおよび光計測装置 | |
JP2017174907A (ja) | 発光部品、プリントヘッド及び画像形成装置 | |
JP2021150651A (ja) | 面発光レーザ素子アレイ、発光装置、光学装置、計測装置及び情報処理装置 | |
JP7059547B2 (ja) | 積層構造体、発光部品、プリントヘッド及び画像形成装置 | |
US20240106195A1 (en) | Light-emitting component, multilayer semiconductor substrate, and measurement apparatus | |
US20230378370A1 (en) | Light-emitting component, optical measurement device, image forming apparatus, and method for manufacturing light-emitting component | |
JP2024048238A (ja) | 発光部品、半導体積層基板、発光装置、および測定装置 | |
JP2022151903A (ja) | 発光装置及び計測装置 | |
JP2022165805A (ja) | 発光装置及び計測装置 | |
JP2019057646A (ja) | 発光部品、プリントヘッド及び画像形成装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20240226 |